知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-16
(45)【発行日】2024-07-24
(54)【発明の名称】積層セラミックコンデンサ
(51)【国際特許分類】
H01G 4/30 20060101AFI20240717BHJP
【ＦＩ】
H01G4/30 201F
H01G4/30 513
【請求項の数】
10
(21)【出願番号】P 2021151502
(22)【出願日】2021-09-16
(65)【公開番号】P2023043725
(43)【公開日】2023-03-29
【審査請求日】2023-04-14
(73)【特許権者】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】100145713
【弁理士】
【氏名又は名称】加藤 竜太
(74)【代理人】
【識別番号】100165157
【弁理士】
【氏名又は名称】芝 哲央
(72)【発明者】
【氏名】岸 浩太郎
(72)【発明者】
【氏名】村松 諭
【審査官】田中 晃洋
(56)【参考文献】
【文献】特開２０２１－１２８９６９（ＪＰ，Ａ）
【文献】特開２０１２－１５６４７１（ＪＰ，Ａ）
【文献】特開２０１８－１２１０１１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｇ ４／３０
(57)【特許請求の範囲】
【請求項1】
複数の積層された誘電体層と、前記誘電体層上に積層された複数の内部電極層とを有し、高さ方向に相対する第１の主面および第２の主面と、前記高さ方向直交する長さ方向に相対する第１の端面および第２の端面と、前記高さ方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面を有する積層体と、前記第１の端面上に位置する第１面部と、前記第１の主面上の一部に位置する第２面部および前記第２の主面上の一部に位置する第３面部の少なくともいずれか一方と、前記第１の側面上の一部に位置する第４面部と、前記第２の側面上の一部に位置する第５面部と、を有する第１の外部電極と、
前記第２の端面上に位置する第６面部と、前記第１の主面上の一部に位置する第７面部および前記第２の主面上の一部に位置する第８面部の少なくともいずれか一方と、前記第１の側面上の一部に位置する第９面部と、前記第２の側面上の一部に位置する第１０面部と、を有する第２の外部電極と、を有する積層セラミックコンデンサであって、
前記積層体の前記第１の端面および前記第２の端面を結ぶ前記長さ方向の長さをｌ、前記第１の側面および前記第２の側面を結ぶ前記幅方向の長さをｗ、前記第１の主面および前記第２の主面を結ぶ前記高さ方向の長さをｔとしたとき、ｗ＞ｌ＞ｔの寸法関係にあり、
前記第４面部および前記第５面部ならびに前記第９面部および前記第１０面部には、前記積層体の表面が露出する開口部が存在し、
前記第１面部には、開口部が存在しない、積層セラミックコンデンサ。
【請求項2】
前記開口部は、前記第４面部および前記第５面部ならびに前記第９面部および前記第１０面部の前記高さ方向の中央部に配置されている、請求項１に記載の積層セラミックコンデンサ。
【請求項3】
前記第４面部および前記第５面部に形成されている前記開口部は、前記第４面部および前記第５面部の長さ方向の中央部よりも前記第１の端面側に偏って配置され、前記第９面部および前記第１０面部に形成されている前記開口部は、前記第９面部および前記第１０面部の長さ方向の中央部よりも前記第２の端面側に偏って配置されている、請求項１または請求項２に記載の積層セラミックコンデンサ。
【請求項4】
前記開口部の面積は、前記開口部が配置される前記第４面部および前記第５面部ならびに前記第９面部および前記第１０面部のそれぞれの面積に対して、３％以上２０％以下である、請求項１～３のいずれか１項に記載の積層セラミックコンデンサ。
【請求項5】
前記積層体の前記第１の主面および前記第２の主面を結ぶ高さ方向の長さは、１５０μｍ以下である、請求項１～４のいずれか１項に記載の積層セラミックコンデンサ。
【請求項6】
前記積層体の前記第１の主面および前記第２の主面を結ぶ高さ方向の長さは、１００μｍ以下である、請求項１～４のいずれか１項に記載の積層セラミックコンデンサ。
【請求項7】
前記積層体の前記第１の主面および前記第２の主面を結ぶ高さ方向の長さは、５０μｍ以下である、請求項１～４のいずれか１項に記載の積層セラミックコンデンサ。
【請求項8】
前記内部電極層は、第１の内部電極層と第２の内部電極層とを有し、前記第１の内部電極層は、前記積層体の内部に位置する第１の対向電極部と、前記第１の対向電極部に接続され、前記第１の端面、前記第１の側面の一部、および前記第２の側面の一部に露出する第１の引き出し部と、前記第１の引き出し部の前記第１の側面に引き出されている部分とは間隔をあけて、前記第１の対向電極部に接続され、前記第１の側面の一部に露出する第２の引き出し部と、前記第１の引き出し部の前記第２の側面に引き出されている部分とは間隔をあけて、前記第１の対向電極部に接続され、前記第２の側面の一部に露出する第３の引き出し部と、を有し、
前記第２の内部電極層は、前記積層体の内部に位置する第２の対向電極部と、前記第２の対向電極部に接続され、前記第２の端面、前記第１の側面の一部、前記第２の側面の一部に露出する第４の引き出し部と、前記第４の引き出し部の前記第１の側面に引き出されている部分とは間隔をあけて、前記第２の対向電極部に接続され、前記第１の側面の一部に露出する第５の引き出し部と、前記第４の引き出し部の前記第２の側面に引き出されている部分とは間隔をあけて、前記第２の対向電極部に接続され、前記第２の側面の一部に露出する第６の引き出し部と、を有している、請求項１～７のいずれか１項に記載の積層セラミックコンデンサ。
【請求項9】
前記第１の引き出し部、前記第２の引き出し部および前記第３の引き出し部はいずれも、前記第１の外部電極に接続されており、前記第４の引き出し部、前記第５の引き出し部および前記第６の引き出し部はいずれも、前記第２の外部電極に接続されている、請求項８に記載の積層セラミックコンデンサ。
【請求項10】
前記第１の外部電極は、第１の下地電極層と、前記第１の下地電極層上に配置された第１のめっき層と、を有し、前記第２の外部電極は、第２の下地電極層と、前記第２の下地電極層上に配置された第２のめっき層と、を有し、
前記第１の下地電極層および前記第２の下地電極層は、スパッタ電極である、請求項１～９のいずれか１項に記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層セラミックコンデンサに関する。
【背景技術】
【0002】
従来、積層セラミックコンデンサが知られている。一般的な積層セラミックコンデンサは、幅方向Ｗの寸法よりも長さ方向Ｌの寸法が長い略直方体形状の積層体を有し、この積層体の長さ方向Ｌの両端部に、外部電極が設けられている。一方、ＥＳＬを低減するために、積層体の長さ方向Ｌの寸法と幅方向Ｗの寸法の大小関係を逆転させた、所謂ＬＷ逆転タイプの積層セラミックコンデンサも知られている（特許文献１および特許文献２を参照）。
【0003】
さらに近年、基板の実装密度が高密度化するにつれて、積層セラミックコンデンサの実装面積が減少している。そこで、PoP(Package on Package)の実装形態が採用され、基板の下端部にLSC(Land side Capacitor)タイプで実装される積層セラミックコンデンサの需要が増大している。このようなLSC(Land side Capacitor)タイプで実装される積層セラミックコンデンサとしては、低背化された高さ方向の厚みの薄い積層セラミックコンデンサが求められる。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０２０－５７７５３号公報
【文献】特開２０２０－６１５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献２には、外部電極の第４面部および第５面部の少なくとも一方の端縁には、当該端縁から第１面部に向かって凹んだ凹部が設けられ、当該凹部の第３方向の両側部分は、前記部品本体の第２方向の２つの面の稜部を覆う被覆部となっている、ＬＷ逆転タイプの積層セラミック電子部品が開示されている。
【0006】
しかしながら、特許文献２に開示される積層セラミック電子部品においては、下地導体層とその上に設けられる被覆導体層の形成位置や厚みばらつきなどによって、部品本体の第２方向の２つの面の稜部を覆う被覆部の面積や形状がばらつくことが考えられる。ここで、ＬＷ逆転タイプの積層セラミック電子部品を実装基板にはんだを用いて実装する際、被覆部の面積や形状の左右差によっては、被覆部に対するはんだの濡れ方がそれぞれの面で変化し、はんだの引っ張り応力の加わり方に差が生じる可能性がある。これにより、セルフアライメント効果が悪化することが考えられる。その結果、積層セラミック電子部品が回転したり、傾いたりしやすくなり、実装性が低下するおそれがある。なお、ＬＷ逆転タイプの積層セラミック電子部品が実装される基板のランドは、ランド間の距離が短いため、セルフアライメント効果が悪化し、積層セラミック電子部品が大きく回転してしまった場合には、極性の異なるランドに１つの外部電極が跨るように実装されてしまい、ショート不良が発生する可能性がある。
【0007】
本発明の目的は、セルフアライメント効果の悪化を抑制し、安定した実装を行うことができるＬＷ逆転タイプの積層セラミックコンデンサを提供することである。
【課題を解決するための手段】
【0008】
本発明に係る積層セラミックコンデンサは、複数の積層された誘電体層と、前記誘電体層上に積層された複数の内部電極層とを有し、高さ方向に相対する第１の主面および第２の主面と、前記高さ方向直交する長さ方向に相対する第１の端面および第２の端面と、前記高さ方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面を有する積層体と、前記第１の端面上に位置する第１面部と、前記第１の主面上の一部に位置する第２面部および前記第２の主面上の一部に位置する第３面部の少なくともいずれか一方と、前記第１の側面上の一部に位置する第４面部と、前記第２の側面上の一部に位置する第５面部と、を有する第１の外部電極と、前記第２の端面上に位置する第６面部と、前記第１の主面上の一部に位置する第７面部および前記第２の主面上の一部に位置する第８面部の少なくともいずれか一方と、前記第１の側面上の一部に位置する第９面部と、前記第２の側面上の一部に位置する第１０面部と、を有する第２の外部電極と、を有する積層セラミックコンデンサであって、前記積層体の前記第１の端面および前記第２の端面を結ぶ前記長さ方向の長さをｌ、前記第１の側面および前記第２の側面を結ぶ前記幅方向の長さをｗ、前記第１の主面および前記第２の主面を結ぶ前記高さ方向の長さをｔとしたとき、ｗ＞ｌ＞ｔの寸法関係にあり、前記第４面部および前記第５面部ならびに前記第９面部および前記第１０面部には、前記積層体の表面が露出する開口部が存在する。
【発明の効果】
【0009】
本発明によれば、セルフアライメント効果の悪化を抑制し、安定した実装を行うことができるＬＷ逆転タイプの積層セラミックコンデンサを提供することができる。
【図面の簡単な説明】
【0010】
【図1】実施形態の積層セラミックコンデンサの外観斜視図である。
【図12】上記実施形態の積層セラミックコンデンサの製造工程における途中状態を示す図である。
【図13】上記実施形態の積層セラミックコンデンサの製造工程における途中状態を示す図である。
【図14】上記実施形態の積層セラミックコンデンサの製造工程における途中状態を示す図である。
【図18A】実験例における実装性の評価方法を説明するための図である。
【図18B】実験例における実装性の評価方法を説明するための図である。
【図18C】実験例における実装性の評価方法を説明するための図である。
【図18D】実験例における実装性の評価方法を説明するための図である。
【発明を実施するための形態】
【0011】
以下、本開示の実施形態に係る積層セラミックコンデンサ１について説明する。図１は、本実施形態の積層セラミックコンデンサ１の外観斜視図である。図２は、図１に示す積層セラミックコンデンサ１を矢印ＩＩの方向に沿って第１の側面ＷＳ１側を見たときの矢視図である。図３は、図１に示す積層セラミックコンデンサ１を矢印ＩＩＩの方向に沿って第２の側面ＷＳ２側を見たときの矢視図である。図４は、図２に示す積層セラミックコンデンサ１を矢印ＩＶの方向に沿って第１の主面ＴＳ１側を見たときの矢視図である。図５は、図２に示す積層セラミックコンデンサ１を矢印Ｖの方向に沿って第２の主面ＴＳ２側を見たときの矢視図である。図６は、図４に示す積層セラミックコンデンサ１のＶＩ－ＶＩ線に沿った断面図である。図７は、図６に示す積層セラミックコンデンサ１のＶＩＩ－ＶＩＩ線に沿った断面図である。図８Ａは、図６に示す積層セラミックコンデンサ１のＶＩＩＩＡ－ＶＩＩＩＡ線に沿った断面図である。図８Ｂは、図６に示す積層セラミックコンデンサ１のＶＩＩＩＢ－ＶＩＩＩＢ線に沿った断面図である。図９は、図４に示す積層セラミックコンデンサ１のＩＸ－ＩＸ線に沿った断面図であって、積層体１０の第１の側面ＷＳ１を示す図である。図１０Ａは、図６におけるＸＡ部の拡大図であって、第１の外部電極４０Ａの断面を示す図である。図１０Ｂは、図６におけるＸＢ部の拡大図であって、第２の外部電極４０Ｂの断面を示す図である。
【0012】
積層セラミックコンデンサ１は、積層体１０と、外部電極４０と、を有する。
【0013】
図１～図９には、ＸＹＺ直交座標系が示されている。積層セラミックコンデンサ１および積層体１０の長さ方向Ｌは、Ｙ方向と対応している。積層セラミックコンデンサ１および積層体１０の幅方向Ｗは、Ｘ方向と対応している。積層セラミックコンデンサ１および積層体１０の高さ方向Ｔは、Ｚ方向と対応している。ここで、図６に示す断面はＬＴ断面とも称される。図７に示す断面はＷＴ断面とも称される。図８Ａおよび図８Ｂに示す断面はＬＷ断面とも称される。
【0014】
図１～５に示すように、積層体１０は、高さ方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、高さ方向Ｔに直交する長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、高さ方向Ｔおよび長さ方向Ｌに直交する幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、を含む。
【0015】
積層体１０は、略直方体形状を有している。積層体１０の角部および稜線部には、丸みがつけられていることが好ましい。角部は、積層体の３面が交わる部分であり、稜線部は、積層体の２面が交わる部分である。なお、積層体１０を構成する表面の一部または全部に凹凸などが形成されていてもよい。
【0016】
【0017】
内層部１１は、複数の誘電体層２０と、複数の内部電極層３０と、を含む。内層部１１は、高さ方向Ｔにおいて、最も第１の主面ＴＳ１側に位置する内部電極層３０から最も第２の主面ＴＳ２側に位置する内部電極層３０までを含む。内層部１１では、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１１は、静電容量を発生させ実質的にコンデンサとして機能する部分である。なお、内層部１１は、有効層部ともいう。
【0018】
複数の誘電体層２０は、誘電体材料により構成される。誘電体材料は、例えばセラミック材料である。誘電体材料は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、またはＣａＺｒＯ３などの成分を含む誘電体セラミックであってもよい。これらの成分が主成分である場合、所望とする積層体の特性に応じて、例えば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの、主成分よりも含有量が少ない副成分が添加されていてもよい。
【0019】
誘電体層２０の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。積層される誘電体層２０の枚数は、１５枚以上７００枚以下であることが好ましい。なお、この誘電体層２０の枚数は、内層部１１の誘電体層の枚数と第１の主面側外層部１２および第２の主面側外層部１３の誘電体層の枚数との総数である。
【0020】
複数の内部電極層３０は、複数の第１の内部電極層３１および複数の第２の内部電極層３２を有する。第１の内部電極層３１は、複数の誘電体層２０上に配置され、第１の端面ＬＳ１に引き出されている。第２の内部電極層３２は、複数の誘電体層２０上に配置され、第２の端面に引き出されている。複数の第１の内部電極層３１および複数の第２の内部電極層３２は、積層体１０の高さ方向Ｔに誘電体層２０を介して交互に配置されている。第１の内部電極層３１および第２の内部電極層３２は、誘電体層２０を挟むようにして配置されている。
【0021】
図８Ａに示すように、第１の内部電極層３１は、第２の内部電極層３２に対向する第１の対向電極部３１Ａと、第１の対向電極部３１Ａから第１の端面ＬＳ１、第１の側面ＷＳ１の一部、および第２の側面ＷＳ２の一部に引き出される第１の引き出し部３１Ｂと、第１の対向電極部３１Ａから第１の側面ＷＳ１の一部に引き出される第２の引き出し部３１Ｃと、第１の対向電極部３１Ａから第２の側面ＷＳ２の一部に引き出される第３の引き出し部３１Ｄと、を有する。
【0022】
第１の対向電極部３１Ａは、積層体１０の内部に位置する。第１の引き出し部３１Ｂは、第１の対向電極部３１Ａに接続され、第１の端面ＬＳ１、第１の側面ＷＳ１の一部、および第２の側面ＷＳ２の一部に露出している。第２の引き出し部３１Ｃは、第１の対向電極部３１Ａに接続され、第１の側面ＷＳ１の一部に露出している。第３の引き出し部３１Ｄは、第１の対向電極部３１Ａに接続され、第２の側面ＷＳ２の一部に露出している。
【0023】
なお、第２の引き出し部３１Ｃは、第１の引き出し部３１Ｂにおける、第１の側面ＷＳ１に引き出されている部分と、長さ方向Ｌに間隔をあけて配置されている。第３の引き出し部３１Ｄは、第１の引き出し部３１Ｂにおける、第２の側面ＷＳ２に引き出されている部分と、長さ方向Ｌに間隔をあけて配置されている。
【0024】
図８Ｂに示すように、第２の内部電極層３２は、第１の内部電極層３１に対向する第２の対向電極部３２Ａと、第２の対向電極部３２Ａから第２の端面ＬＳ２、第１の側面ＷＳ１の一部、および第２の側面ＷＳ２の一部に引き出される第４の引き出し部３２Ｂと、第２の対向電極部３２Ａから第１の側面ＷＳ１の一部に引き出される第５の引き出し部３２Ｃと、第２の対向電極部３２Ａから第２の側面ＷＳ２の一部に引き出される第６の引き出し部３２Ｄと、を有する。
【0025】
第２の対向電極部３２Ａは、積層体１０の内部に位置する。第４の引き出し部３２Ｂは、第２の対向電極部３２Ａに接続され、第２の端面ＬＳ２、第１の側面ＷＳ１の一部、および第２の側面ＷＳ２の一部に露出している。第５の引き出し部３２Ｃは、第２の対向電極部３２Ａに接続され、第１の側面ＷＳ１の一部に露出している。第６の引き出し部３２Ｄは、第２の対向電極部３２Ａに接続され、第２の側面ＷＳ２の一部に露出している。
【0026】
なお、第５の引き出し部３２Ｃは、第４の引き出し部３２Ｂにおける、第１の側面ＷＳ１に引き出されている部分と、長さ方向Ｌに間隔をあけて配置されている。第６の引き出し部３２Ｄは、第４の引き出し部３２Ｂにおける、第２の側面ＷＳ２に引き出されている部分と、長さ方向Ｌに間隔をあけて配置されている。
【0027】
図９は、図４に示す積層セラミックコンデンサ１のＩＸ－ＩＸ線に沿った断面図であり、積層体１０の第１の側面ＷＳ１を示す図である。なお、図８Ａおよび図８Ｂにおいても、図９の断面図の位置を示すＩＸ－ＩＸ線が示されている。図９に示すように、積層体１０の第１の側面ＷＳ１には、第１の内部電極層３１の第１の引き出し部３１Ｂおよび第２の引き出し部３１Ｃと、第２の内部電極層３２の第４の引き出し部３２Ｂおよび第５の引き出し部３２Ｃと、が露出している。第１の引き出し部３１Ｂと、第２の引き出し部３１Ｃとは、離間した状態で積層体１０の表面に露出している。第４の引き出し部３２Ｂと、第５の引き出し部３２Ｃとは、離間した状態で積層体１０の表面に露出している。
【0028】
また、図示は省略するが、第１の側面ＷＳ１側と同様に、第２の側面ＷＳ２側には、第１の内部電極層３１の第１の引き出し部３１Ｂおよび第３の引き出し部３１Ｄと、第２の内部電極層３２の第４の引き出し部３２Ｂおよび第６の引き出し部３２Ｄと、が露出している。第１の引き出し部３１Ｂと、第３の引き出し部３１Ｄとは、離間した状態で積層体１０の表面に露出している。第４の引き出し部３２Ｂと、第６の引き出し部３２Ｄとは、離間した状態で積層体１０の表面に露出している。
【0029】
これにより、後述の開口部Ｈを有する本実施形態の外部電極４０の形状を実現することができる。そして、第１の内部電極層３１の第２の引き出し部３１Ｃと、第２の内部電極層３２の第５の引き出し部３２Ｃとの距離を短くすることができるため、また、第１の内部電極層３１の第３の引き出し部３１Ｄと、第２の内部電極層３２の第６の引き出し部３２Ｄとの距離を短くすることができるため、電流が流れる経路を短くすることが可能となる。よって、ＥＳＬを減少させることができる。
【0030】
本実施形態では、第１の対向電極部３１Ａと第２の対向電極部３２Ａが誘電体層２０を介して対向することにより容量が形成され、コンデンサの特性が発現する。
【0031】
第１の対向電極部３１Ａおよび第２の対向電極部３２Ａの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。
【0032】
第１の引出き出し部３１Ｂおよび第４の引き出し部３２Ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。本実施形態においては、第１の引出き出し部３１Ｂおよび第４の引き出し部３２Ｂの形状は、矩形形状のコーナー部が一部除去された略Ｔ字状となっている。
【0033】
第２の引出き出し部３１Ｃ、第３の引き出し部３１Ｄ、第５の引出き出し部３２Ｃ、第６の引き出し部３２Ｄの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。
【0034】
なお、第１の引き出し部３１Ｂにおける、第１の端面ＬＳ１に露出している部分の幅方向Ｗの寸法は、第１の対向電極部３１Ａの幅方向の寸法よりも大きい。第４の引き出し部３２Ｂにおける、第２の端面ＬＳ２に露出している部分の幅方向Ｗの寸法は、第２の対向電極部３２Ａの幅方向の寸法よりも大きい。
【0035】
第１の引き出し部３１Ｂおよび第４の引き出し部３２Ｂの第１の側面ＷＳ１の一部に露出する部分の長さ方向Ｌの寸法はそれぞれ、３０μｍ以上２３０μｍ以下であることが好ましい。第１の引き出し部３１Ｂおよび第４の引き出し部３２Ｂの第２の側面ＷＳ２の一部に露出する部分の長さ方向Ｌの寸法はそれぞれ、３０μｍ以上２３０μｍ以下であることが好ましい。第２の引き出し部３１Ｃおよび第５の引き出し部３２Ｃの第１の側面ＷＳ１の一部に露出する部分の長さ方向Ｌの寸法はそれぞれ、３０μｍ以上２３０μｍ以下であることが好ましい。第３の引き出し部３１Ｄおよび第６の引き出し部３２Ｄの第２の側面ＷＳ２の一部に露出する部分の長さ方向Ｌの寸法はそれぞれ、３０μｍ以上２３０μｍ以下であることが好ましい。
【0036】
これらの積層体１０の側面に露出している各引き出し部の寸法は、略等しくてもよい。ただし、第２の引き出し部３１Ｃおよび第５の引き出し部３２Ｃの第１の側面ＷＳ１の一部に露出する部分の長さ方向Ｌの寸法は、第１の引き出し部３１Ｂおよび第４の引き出し部３２Ｂの第１の側面ＷＳ１の一部に露出する部分の長さ方向Ｌの寸法よりも長くてもよい。第３の引き出し部３１Ｄおよび第６の引き出し部３２Ｄの第２の側面ＷＳ２の一部に露出する部分の長さ方向Ｌの寸法は、第１の引き出し部３１Ｂおよび第４の引き出し部３２Ｂの第２の側面ＷＳ２の一部に露出する部分の長さ方向Ｌの寸法よりも長くてもよい。
【0037】
第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成される。合金を用いる場合、第１の内部電極層３１および第２の内部電極層３２は、例えばＡｇ－Ｐｄ合金等により構成されてもよい。
【0038】
第１の内部電極層３１および第２の内部電極層３２のそれぞれの厚みは、例えば、０．２μｍ以上２．０μｍ以下程度であることが好ましい。第１の内部電極層３１および第２の内部電極層３２の枚数は、合わせて１５枚以上２００枚以下であることが好ましい。
【0039】
第１の主面側外層部１２は、積層体１０の第１の主面ＴＳ１側に位置する。第１の主面側外層部１２は、第１の主面ＴＳ１と、最も第１の主面ＴＳ１に近い内部電極層３０との間に位置する複数の誘電体層２０の集合体である。すなわち、第１の主面側外層部１２は、第１の主面ＴＳ１と、複数の内部電極層３０のうち最も第１の主面ＴＳ１側に位置する内部電極層３０との間に位置する複数の誘電体層２０から形成されている。第１の主面側外層部１２で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。
【0040】
第２の主面側外層部１３は、積層体１０の第２の主面ＴＳ２側に位置する。第２の主面側外層部１３は、第２の主面ＴＳ２と最も第２の主面ＴＳ２に近い内部電極層３０との間に位置する複数の誘電体層２０の集合体である。すなわち、第２の主面側外層部１３は、第２の主面ＴＳ２と、複数の内部電極層３０のうち最も第２の主面ＴＳ２側に位置する内部電極層３０との間に位置する複数の誘電体層２０から形成されている。第２の主面側外層部１３で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。
【0041】
以上のように、積層体１０は、積層された複数の誘電体層２０と、誘電体層２０上に積層された複数の内部電極層３０と、を有する。すなわち、積層セラミックコンデンサ１は、誘電体層２０と内部電極層３０とが交互に積層された積層体１０を有する。
【0042】
なお、積層体１０は、対向電極部１１Ｅを有する。対向電極部１１Ｅは、第１の内部電極層３１の第１の対向電極部３１Ａと第２の内部電極層３２の第２の対向電極部３２Ａが対向する部分である。対向電極部１１Ｅは、内層部１１の一部として構成されている。図８Ａおよび図８Ｂには、対向電極部１１Ｅの幅方向Ｗおよび長さ方向Ｌの範囲が示されている。なお、対向電極部１１Ｅは、コンデンサ有効部ともいう。
【0043】
なお、積層体１０は、端面側外層部を有する。端面側外層部は、第１の端面ＬＳ１側に位置する第１の端面側外層部ＬＧ１と、第２の端面ＬＳ２側に位置する第２の端面側外層部ＬＧ２と、を有する。第１の端面側外層部ＬＧ１は、対向電極部１１Ｅと第１の端面ＬＳ１との間に位置する誘電体層２０および第１の引き出し部３１Ｂを含む部分である。すなわち、第１の端面側外層部ＬＧ１は、複数枚の誘電体層２０の第１の端面ＬＳ１側の部分と複数枚の第１の引き出し部３１Ｂの集合体である。第２の端面側外層部ＬＧ２は、対向電極部１１Ｅと第２の端面ＬＳ２との間に位置する誘電体層２０および第４の引き出し部３２Ｂを含む部分である。すなわち、第２の端面側外層部ＬＧ２は、複数枚の誘電体層２０の第２の端面ＬＳ２側の部分と複数枚の第４の引き出し部３２Ｂの集合体である。図６、図８Ａおよび図８Ｂには、第１の端面側外層部ＬＧ１および第２の端面側外層部ＬＧ２の長さ方向Ｌの範囲が示されている。なお、第１の端面側外層部ＬＧ１および第２の端面側外層部ＬＧ２は、Ｌギャップまたはエンドギャップともいう。
【0044】
なお、積層体１０は、側面側外層部を有する。側面側外層部は、第１の側面ＷＳ１側に位置する第１の側面側外層部ＷＧ１と、第２の側面ＷＳ２側に位置する第２の側面側外層部ＷＧ２と、を有する。第１の側面側外層部ＷＧ１は、対向電極部１１Ｅと第１の側面ＷＳ１との間に位置する誘電体層２０を含む部分である。すなわち、第１の側面側外層部ＷＧ１は、複数枚の誘電体層２０の第１の側面ＷＳ１側の部分の集合体である。第２の側面側外層部ＷＧ２は、対向電極部１１Ｅと第２の側面ＷＳ２との間に位置する誘電体層２０を含む部分である。すなわち、第２の側面側外層部ＷＧ２は、複数枚の誘電体層２０の第２の側面ＷＳ２側の部分の集合体である。図７、図８Ａおよび図８Ｂには、第１の側面側外層部ＷＧ１および第２の側面側外層部ＷＧ２の幅方向Ｗの範囲が示されている。なお、第１の側面側外層部ＷＧ１および第２の側面側外層部ＷＧ２は、Ｗギャップまたはサイドギャップともいう。
【0045】
図６～図８Ｂに示すように、積層体１０の第１の端面ＬＳ１および第２の端面ＬＳ２を結ぶ長さ方向Ｌの長さをｌ、第１の側面ＷＳ１および第２の側面ＷＳ２を結ぶ幅方向Ｗの長さをｗ、第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向Ｔの長さをｔとしたとき、これらの寸法関係は、ｗ＞ｌ＞ｔとなっている。これにより、内部電極層３０の端面における引き出し部の幅を広くすることができる。また、第１の外部電極４０Ａと第２の外部電極４０Ｂの間の距離を短くすることができるため、積層セラミックコンデンサ１のＥＳＬを減少させることができる。
【0046】
積層体１０の第１の端面ＬＳ１および第２の端面ＬＳ２を結ぶ長さ方向Ｌの長さｌは、０．０５ｍｍ以上０．７ｍｍ以下であることが好ましい。また、積層体１０の第１の側面ＷＳ１および第２の側面ＷＳ２を結ぶ幅方向Ｗの長さｗは、０．１５ｍｍ以上１．５ｍｍ以下であることが好ましい。また、積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向Ｔの長さｔは、１５０μｍ以下であることが好ましい。これにより、高密度実装が可能となる。また、積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向Ｔの長さｔは、１００μｍ以下であることが好ましく、５０μｍ以下であることがより好ましい。これにより、より高密度実装が可能となる。
【0047】
なお、積層体１０のｌ、ｗ、ｔの各寸法は、以下の方法により測定される。
【0048】
まず、積層体１０のｗ寸法が測定される。具体的には、積層セラミックコンデンサ１の長さ方向Ｌにおける真ん中の位置、すなわち、積層セラミックコンデンサ１のＬ／２の位置において、積層体１０のｗ寸法が、マイクロメーターにより測定される。
【0049】
次に、積層体１０のｌ寸法およびｔ寸法が測定される。まず、ｗ寸法を測定した積層セラミックコンデンサ１と同一の積層セラミックコンデンサ１が、積層セラミックコンデンサ１の幅方向Ｗにおける真ん中の位置、すなわち、積層セラミックコンデンサ１のＷ／２の位置まで、ＬＴ面と平行となるように研磨される。そして、研磨により露出したＬＴ断面が、マイクロスコープにより観察される。積層体１０のｌ寸法は、ＬＴ断面における、積層体１０の高さ方向Ｔにおける真ん中の位置、すなわち積層体１０のｔ／２の位置において、マイクロスコープにより測定される。積層体１０のｔ寸法は、ＬＴ断面における、積層体１０の長さ方向Ｌにおける真ん中の位置、すなわち積層体１０のｌ／２の位置において、マイクロスコープにより測定される。
【0050】
外部電極４０は、第１の端面ＬＳ１側に配置された第１の外部電極４０Ａと、第２の端面ＬＳ２側に配置された第２の外部電極４０Ｂと、を有する。
【0051】
第１の外部電極４０Ａは、第１の内部電極層３１に接続されている。本実施形態の第１の外部電極４０Ａは、第１の端面ＬＳ１上に位置する第１面部４０Ａ１と、第１の主面ＴＳ１上の一部に位置する第２面部４０Ａ２と、第２の主面ＴＳ２上の一部に位置する第３面部４０Ａ３と、第１の側面ＷＳ１上の一部に位置する第４面部４０Ａ４と、第２の側面ＷＳ２上の一部に位置する第５面部４０Ａ５と、を有する。なお、第１の外部電極４０Ａは、第１の主面ＴＳ１上の一部に位置する第２面部４０Ａ２および第２の主面ＴＳ２上の一部に位置する第３面部４０Ａ３の少なくともいずれか一方と、第１の端面ＬＳ１上に位置する第１面部４０Ａ１と、第１の側面ＷＳ１上の一部に位置する第４面部４０Ａ４と、第２の側面ＷＳ２上の一部に位置する第５面部４０Ａ５と、を有することが好ましい。
【0052】
第１面部４０Ａ１は、第１の端面ＬＳ１の全体を覆っており、第１の内部電極層３１に接続される部分である。第２面部４０Ａ２および第３面部４０Ａ３のいずれかは、実装基板のランドに接続される部分である。
【0053】
第４面部４０Ａ４は、第１の側面ＷＳ１に露出する第１の引き出し部３１Ｂおよび第２の引き出し部３１Ｃに接続される部分である。第５面部４０Ａ５は、第２の側面ＷＳ２に露出する第１の引き出し部３１Ｂおよび第３の引き出し部３１Ｄに接続される部分である。このように、第１の引き出し部３１Ｂ、第２の引き出し部３１Ｃおよび第３の引き出し部３１Ｄはいずれも、同一の外部電極である、第１の外部電極４０Ａに接続されている。
【0054】
第４面部４０Ａ４および第５面部４０Ａ５には、積層体１０が露出する開口部Ｈが存在する。開口部Ｈは、周囲が外部電極４０を構成する材料により囲まれている。開口部Ｈは、第４面部４０Ａ４および第５面部４０Ａ５の表面からへこむように形成された凹部であり、底部において積層体１０の表面が露出している。
【0055】
このような開口部Ｈが形成されることにより、第４面部４０Ａ４および第５面部４０Ａ５において、積層体１０の長さ方向Ｌにおける開口部Ｈの両側に、はんだの濡れあがり部としての、第２面部４０Ａ２と第３面部４０Ａ３とを高さ方向に連結する連結面が形成される。
【0056】
図２に示すように、第４面部４０Ａ４は、開口部Ｈの積層体１０の長さ方向Ｌの中心側に、第２面部４０Ａ２と第３面部４０Ａ３とを高さ方向に連結する第１連結面Ｆ１を有する。また、第４面部４０Ａ４は、開口部Ｈの第１の端面ＬＳ１側に、第２面部４０Ａ２と第３面部４０Ａ３とを高さ方向に連結する第２連結面Ｆ２を有する。第２連結面Ｆ２は、第１面部４０Ａ１と連結している。
【0057】
図３に示すように、第５面部４０Ａ５は、開口部Ｈの積層体１０の長さ方向Ｌの中心側に、第２面部４０Ａ２と第３面部４０Ａ３とを高さ方向に連結する第３連結面Ｆ３を有する。また、第５面部４０Ａ５は、開口部Ｈの第１の端面ＬＳ１側に、第２面部４０Ａ２と第３面部４０Ａ３とを高さ方向に連結する第４連結面Ｆ４を有する。第４連結面Ｆ４は、第１面部４０Ａ１と連結している。
【0058】
第２の外部電極４０Ｂは、第２の内部電極層３２に接続されている。本実施形態の第２の外部電極４０Ｂは、第２の端面ＬＳ２上に位置する第６面部４０Ｂ１と、第１の主面ＴＳ１上の一部に位置する第７面部４０Ｂ２と、第２の主面ＴＳ２上の一部に位置する第８面部４０Ｂ３と、第１の側面ＷＳ１上の一部に位置する第９面部４０Ｂ４と、第２の側面ＷＳ２上の一部に位置する第１０面部４０Ｂ５と、を有する。なお、第２の外部電極４０Ｂは、第１の主面ＴＳ１上の一部に位置する第７面部４０Ｂ２および第２の主面ＴＳ２上の一部に位置する第８面部４０Ｂ３の少なくともいずれか一方と、第１の外部電極４０Ａと、第２の端面ＬＳ２上に位置する第６面部４０Ｂ１と、第１の側面ＷＳ１上の一部に位置する第９面部４０Ｂ４と、第２の側面ＷＳ２上の一部に位置する第１０面部４０Ｂ５と、を有することが好ましい。
【0059】
第６面部４０Ｂ１は、第２の端面ＬＳ２の全体を覆っており、第２の内部電極層３２に接続される部分である。第７面部４０Ｂ２および第８面部４０Ｂ３のいずれかは、実装基板のランドに接続される部分である。
【0060】
第９面部４０Ｂ４は、第１の側面ＷＳ１に露出する第４の引き出し部３２Ｂおよび第５の引き出し部３２Ｃに接続される部分である。第１０面部４０Ｂ５は、第２の側面ＷＳ２に露出する第４の引き出し部３２Ｂおよび第６の引き出し部３２Ｄに接続される部分である。このように、第４の引き出し部３２Ｂ、第５の引き出し部３２Ｃおよび第６の引き出し部３２Ｄはいずれも、同一の外部電極である、第２の外部電極４０Ｂに接続されている。
【0061】
第９面部４０Ｂ４および第１０面部４０Ｂ５には、積層体１０が露出する開口部Ｈが存在する。開口部Ｈは、周囲が外部電極４０を構成する材料により囲まれている。開口部Ｈは、第９面部４０Ｂ４および第１０面部４０Ｂ５の表面からへこむように形成された凹部であり、底部において積層体１０の表面が露出している。
【0062】
このような開口部Ｈが形成されることにより、第９面部４０Ｂ４および第１０面部４０Ｂ５において、積層体１０の長さ方向Ｌにおける開口部Ｈの両側に、はんだの濡れあがり部としての、第７面部４０Ｂ２と第８面部４０Ｂ３とを高さ方向に連結する連結面が形成される。
【0063】
図２に示すように、第９面部４０Ｂ４は、開口部Ｈの積層体１０の長さ方向Ｌの中心側に、第７面部４０Ｂ２と第８面部４０Ｂ３とを高さ方向に連結する第５連結面Ｆ５を有する。また、第９面部４０Ｂ４は、開口部Ｈの第２の端面ＬＳ２側に、第７面部４０Ｂ２と第８面部４０Ｂ３とを高さ方向に連結する第６連結面Ｆ６を有する。第６連結面Ｆ６は、第６面部４０Ｂ１と連結している。
【0064】
図３に示すように、第１０面部４０Ｂ５は、開口部Ｈの積層体１０の長さ方向Ｌの中心側に、第７面部４０Ｂ２と第８面部４０Ｂ３とを高さ方向に連結する第７連結面Ｆ７を有する。また、第１０面部４０Ｂ５は、開口部Ｈの第２の端面ＬＳ２側に、第７面部４０Ｂ２と第８面部４０Ｂ３とを高さ方向に連結する第８連結面Ｆ８を有する。第８連結面Ｆ８は、第６面部４０Ｂ１と連結している。
【0065】
これにより、積層体１０の第１の側面ＷＳ１および第２の側面ＷＳ２に対するはんだの濡れ上がり量を適切にすることができる。また、開口部Ｈを囲うようにしてはんだが濡れ上がるため、開口部Ｈを境として、はんだが２つに分かれて濡れ上がるようにすることができる。そのため、積層セラミックコンデンサ１の実装面側において、はんだによって応力がかかる点を、２点に分散させることができる。よって、セルフアライメント効果が向上し、積層セラミックコンデンサ１の実装性が安定する。その結果、積層セラミックコンデンサ１が傾くことを防止することができる。また、積層セラミックコンデンサ１が回転して、ショート不良に至ることを抑制することができる。
【0066】
なお、第４面部４０Ａ４、第５面部４０Ａ５、第９面部４０Ｂ４、および第１０面部４０Ｂ５に設けられる開口部Ｈは、略同等の大きさで形成されることが好ましい。なお、開口部Ｈの形状は、特に限定されず、矩形状、多角形状、円形状、または楕円形状であることが好ましい。
【0067】
第４面部４０Ａ４および第５面部４０Ａ５に形成されている開口部Ｈは、第４面部４０Ａ４および第５面部４０Ａ５の高さ方向Ｔの中央部に配置されることが好ましい。第４面部４０Ａ４および第５面部４０Ａ５に形成されている開口部Ｈは、第４面部４０Ａ４および第５面部４０Ａ５の長さ方向Ｌの中央部、もしくは第４面部４０Ａ４および第５面部４０Ａ５の長さ方向Ｌの中央部よりも第１の端面ＬＳ１側に偏って配置されていることが好ましい。第４面部４０Ａ４および第５面部４０Ａ５に形成されている開口部Ｈを、第１の端面ＬＳ１側に偏って配置することにより、はんだ濡れ上がり部としての第１連結面Ｆ１および第３連結面Ｆ３の面積を確保することができる。
【0068】
第９面部４０Ｂ４および第１０面部４０Ｂ５に形成されている開口部Ｈは、第９面部４０Ｂ４および第１０面部４０Ｂ５の高さ方向Ｔの中央部に配置されることが好ましい。第９面部４０Ｂ４および第１０面部４０Ｂ５に形成されている開口部Ｈは、第９面部４０Ｂ４および第１０面部４０Ｂ５の長さ方向Ｌの中央部、もしくは第９面部４０Ｂ４および第１０面部４０Ｂ５の長さ方向Ｌの中央部よりも第２の端面ＬＳ２側に偏って配置されていることが好ましい。第９面部４０Ｂ４および第１０面部４０Ｂ５に形成されている開口部Ｈを、第２の端面ＬＳ２側に偏って配置することにより、はんだ濡れ上がり部としての第５連結面Ｆ５および第７連結面Ｆ７の面積を確保することができる。
【0069】
これにより、開口部Ｈを境として、はんだが２つに分かれて濡れ上がりやすくなる。そのため、積層セラミックコンデンサ１の実装面側において、はんだによって応力がかかる点を、２点に分散させることができる。よって、セルフアライメント効果が向上し、積層セラミックコンデンサ１の実装性が安定する。その結果、積層セラミックコンデンサが傾くことを防止することができる。また、積層セラミックコンデンサ１が回転して、ショート不良に至ることを抑制することができる。
【0070】
第４面部４０Ａ４および第５面部４０Ａ５ならびに第９面部４０Ｂ４および第１０面部４０Ｂ５に形成されている開口部Ｈの面積はそれぞれ、第４面部４０Ａ４および第５面部４０Ａ５ならびに第９面部４０Ｂ４および第１０面部４０Ｂ５のそれぞれの面積に対して、１％以上５０％以下であることが好ましい。より好ましくは、この開口部Ｈの面積率は、３％以上２０％以下である。これにより、セルフアライメント効果が発揮され、積層セラミックコンデンサ１が傾くことや、回転してショート不良に至ることを抑制する抑制効果をより顕著なものにすることができる。
【0071】
上述の開口部Ｈの面積率は、光学顕微鏡を用いて測定される。以下、図２を参照して、第４面部４０Ａ４における開口部Ｈの面積率の測定方法を説明する。なお、以下では、第４面部４０Ａ４の領域および開口部Ｈが共に略矩形状であるの場合の測定方法について説明する。
【0072】
まず、積層セラミックコンデンサ１の第１の側面ＷＳ１位置する第１の外部電極４０Ａが、顕微鏡の視野内に入る倍率となるように視野が設定される。次に、開口部Ｈの輪郭が識別され、開口部Ｈの長さ方向Ｌの寸法ｄ１および高さ方向Ｔの寸法ｄ２が測定される。その後、Ａ１＝ｄ１×ｄ２の計算式により開口部Ｈの面積Ａ１が算出される。次に、第１の外部電極４０Ａの輪郭が識別され、第４面部４０Ａ４の長さ方向Ｌの寸法Ｄ１および高さ方向Ｔの寸法Ｄ２が測定される。その後、Ａ２＝Ｄ１×Ｄ２の計算式により、第４面部４０Ａ４の面積Ａ２が算出される。さらにその後、第４面部４０Ａ４の面積に対する、第４面部４０Ａ４に位置する開口部Ｈの面積率が、Ａ１÷Ａ２の計算式により算出される。
【0073】
以上、開口部Ｈの面積率の測定方法の代表として、第４面部４０Ａ４に位置する開口部Ｈの面積率の測定方法を説明したが、第５面部４０Ａ５、第９面部４０Ｂ４および第１０面部４０Ｂ５に位置する開口部Ｈの面積率も同様の測定方法により算出される。第４面部４０Ａ４、第５面部４０Ａ５、第９面部４０Ｂ４および第１０面部４０Ｂ５に位置する開口部Ｈの面積率がそれぞれ算出され、その後、４つの開口部Ｈの面積率の平均値が、積層セラミックコンデンサ１における、開口部Ｈの面積率として算出される。
【0074】
図１０Ａに示すように、第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置された第１のめっき層６０Ａと、を有する。第１の下地電極層５０Ａは、積層体１０の表面に配置される。第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置される。
【0075】
図１０Ｂに示すように、第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上に配置された第２のめっき層６０Ｂと、を有する。第２の下地電極層５０Ｂは、積層体１０の表面に配置される。第２のめっき層６０Ｂは、第２の下地電極層５０Ｂを覆うように配置される。
【0076】
第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層、薄膜層等から選ばれる少なくとも１つを含む。
【0077】
第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、本実施形態においては、薄膜層である。薄膜層は、金属粒子が堆積された層である。
【0078】
第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを薄膜層で形成する場合は、スパッタリング法または蒸着法等の薄膜形成法により形成されていることが好ましい。ここではスパッタリング法で形成されたスパッタ電極について説明する。
【0079】
本実施形態の第１の下地電極層５０Ａは、スパッタ電極により形成された第１の薄膜層５１Ａにより構成されている。第２の下地電極層５０Ｂは、スパッタ電極により形成された第２の薄膜層５１Ｂにより構成されている。スパッタ電極で下地電極層を形成する場合は、積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２に直接スパッタ電極を形成することが好ましい。
【0080】
図６、図１０Ａに示すように、スパッタ電極で形成される第１の薄膜層５１Ａは、第１の主面ＴＳ１上の第１の端面ＬＳ１側の一部および第２の主面ＴＳ２上の第１の端面ＬＳ１側の一部に配置されている。具体的には、第１の薄膜層５１Ａは、第１の主面ＴＳ１上における、図４に示される第１の外部電極４０Ａに覆われている部分に配置されていることが好ましい。第１の薄膜層５１Ａは、第２の主面ＴＳ２上における、図５に示される第１の外部電極４０Ａに覆われている部分に配置されていることが好ましい。
【0081】
さらに、図９に示すように、第１の薄膜層５１Ａは、第１の主面ＴＳ１上の一部と、第１の主面ＴＳ１上の一部から連続して第１の側面ＷＳ１の一部に若干周りむように配置されていることが好ましい。第１の薄膜層５１Ａは、第２の主面ＴＳ２上の一部と、第２の主面ＴＳ２上の一部から連続して第１の側面ＷＳ１の一部に若干周りむように配置されていることが好ましい。
【0082】
また、図示は省略するが、第１の側面ＷＳ１側と同様に、第２の側面ＷＳ２側においても、第１の薄膜層５１Ａは、第１の主面ＴＳ１上の一部と、第１の主面ＴＳ１上の一部から連続して第２の側面ＷＳ２の一部に若干周りむように配置されていることが好ましい。また、第１の薄膜層５１Ａは、第２の主面ＴＳ２上の一部と、第２の主面ＴＳ２上の一部から連続して第２の側面ＷＳ２の一部に若干周りむように配置されていることが好ましい。
【0083】
例えば、積層体１０の稜線部に丸み等の面取り部が形成されている場合、第１の薄膜層５１Ａは、第１の主面ＴＳ１の第１の端面ＬＳ１側の一部と、その部分に連続する第１の側面ＷＳ１側の面取り部および第２の側面ＷＳ２側の面取り部に配置されていることが好ましい。第１の薄膜層５１Ａは、第２の主面ＴＳ２の第１の端面ＬＳ１側の一部と、その部分に連続する第１の側面ＷＳ１側の面取り部および第２の側面ＷＳ２側の面取り部に配置されていることが好ましい。これであれば、スパッタリング法等による薄膜層の形成が容易である。
【0084】
以上の方法により、めっき層を形成する際に、第１の側面ＷＳ１上の一部および第２の側面ＷＳ２上の一部に配置される第１の薄膜層５１Ａと、第１の側面ＷＳ１上および第２の側面ＷＳ２上に露出している内部電極層３０との距離をコントロールすることができる。よって、第１の側面ＷＳ１上の一部および第２の側面ＷＳ２上の一部に配置される第１の薄膜層５１Ａと、第１の側面ＷＳ１上および第２の側面ＷＳ２上に露出している内部電極層３０との間の積層体１０の表面上においても、めっき層を堆積させることが容易となる。
【0085】
図６、図１０Ｂに示すように、スパッタ電極で形成される第２の薄膜層５１Ｂは、第１の主面ＴＳ１上の第２の端面ＬＳ２側の一部および第２の主面ＴＳ２上の第２の端面ＬＳ２側の一部に配置されている。具体的には、第２の薄膜層５１Ｂは、第１の主面ＴＳ１上における、図４に示される第２の外部電極４０Ｂに覆われている部分に配置されていることが好ましい。第２の薄膜層５１Ｂは、第２の主面ＴＳ２上における、図５に示される第２の外部電極４０Ｂに覆われている部分に配置されていることが好ましい。
【0086】
さらに、図９に示すように、第２の薄膜層５１Ｂは、第１の主面ＴＳ１上の一部と、第１の主面ＴＳ１上の一部から連続して第１の側面ＷＳ１の一部に若干周りむように配置されていることが好ましい。第２の薄膜層５１Ｂは、第２の主面ＴＳ２上の一部と、第２の主面ＴＳ２上の一部から連続して第１の側面ＷＳ１の一部に若干周りむように配置されていることが好ましい。
【0087】
また、図示は省略するが、第１の側面ＷＳ１側と同様に、第２の側面ＷＳ２側においても、第２の薄膜層５１Ｂは、第１の主面ＴＳ１上の一部と、第１の主面ＴＳ１上の一部から連続して第２の側面ＷＳ２の一部に若干周りむように配置されていることが好ましい。また、第２の薄膜層５１Ｂは、第２の主面ＴＳ２上の一部と、第２の主面ＴＳ２上の一部から連続して第２の側面ＷＳ２の一部に若干周りむように配置されていることが好ましい。
【0088】
例えば、積層体１０の稜線部に丸み等の面取り部が形成されている場合、第２の薄膜層５１Ｂは、第１の主面ＴＳ１の第２の端面ＬＳ２側の一部と、その部分に連続する第１の側面ＷＳ１側の面取り部および第２の側面ＷＳ２側の面取り部に配置されていることが好ましい。第２の薄膜層５１Ｂは、第２の主面ＴＳ２の第２の端面ＬＳ２側の一部と、その部分に連続する第１の側面ＷＳ１側の面取り部および第２の側面ＷＳ２側の面取り部に配置されていることが好ましい。これであれば、スパッタリング法等による薄膜層の形成が容易である。
【0089】
以上の方法により、めっき層を形成する際に、第１の側面ＷＳ１上の一部および第２の側面ＷＳ２上の一部に配置される第２の薄膜層５１Ｂと、第１の側面ＷＳ１上および第２の側面ＷＳ２上に露出している内部電極層３０との距離をコントロールすることができる。よって、第１の側面ＷＳ１上の一部および第２の側面ＷＳ２上の一部に配置される第２の薄膜層５１Ｂと、第１の側面ＷＳ１上および第２の側面ＷＳ２上に露出している内部電極層３０との間の積層体１０の表面上においても、めっき層を堆積させることが容易となる。
【0090】
スパッタ電極により形成される薄膜層は、例えば、Ｍｇ、Ａｌ、Ｔｉ、Ｗ、Ｃｒ、Ｃｕ、Ｎｉ、Ａｇ、Ｃｏ、ＭｏおよびＶからなる群より選ばれる少なくとも１種の金属を含むことが好ましい。これにより、積層体１０に対する外部電極４０の固着力を高めることができる。薄膜層は、単層であってもよいし、複数層によって形成されていてもよい。例えば、Ｎｉ－Ｃｒ合金の層と、Ｎｉ－Ｃｕ合金の層の２層構造によって形成されていてもよい。
【0091】
スパッタ電極の第１の主面ＴＳ１と第２の主面ＴＳ２を結ぶ積層方向の厚みは、５０ｎｍ以上４００ｎｍ以下であることが好ましく、５０ｎｍ以上１３０ｎｍ以下であることがさらに好ましい。
【0092】
積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２に直接スパッタ電極を形成して下地電極層を配置する場合は、第１の端面ＬＳ１上および第２の端面ＬＳ２上には焼き付け層の下地電極層を形成するか、下地電極層を形成せずに後述するめっき層を直接形成することが好ましい。本実施形態においては、第１の端面ＬＳ１上および第２の端面ＬＳ２上には下地電極層を形成せずに後述するめっき層を直接形成している。
【0093】
なお、変形例で後述するように、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層であってもよい。焼付け層は、金属成分と、ガラス成分もしくはセラミック成分のどちらか一方を含んでいるか、その両方を含んでいることが好ましい。金属成分は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。ガラス成分は、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。セラミック成分は、誘電体層２０と同種のセラミック材料を用いてもよいし、異なる種のセラミック材料を用いてもよい。セラミック成分は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、（Ｂａ，Ｃａ）ＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３等から選ばれる少なくとも１つを含む。
【0094】
焼き付け層は、例えば、ガラスおよび金属を含む導電性ペーストを積層体１０に塗布して焼き付けたものである。焼き付け層は、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層および誘電体層を有する積層チップを焼成して積層体１０を得た後に積層体１０に導電性ペーストを塗布して焼き付けたものでもよい。なお、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。この場合、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。焼き付け層は、複数層であってもよい。
【0095】
なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを設けずに、積層体１０上に後述の第１のめっき層６０Ａおよび第２のめっき層６０Ｂが直接配置される構成であってもよい。
【0096】
第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置されている。
【0097】
第２のめっき層６０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。
【0098】
第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含んでいてもよい。第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、それぞれ複数層により形成されていてもよい。
【0099】
下地電極層が薄膜層で形成されている場合には、めっき層は、下層めっき層としてのＣｕめっき層と、中層めっき層としてのＮｉめっき層と、上層めっき層としてのＳｎめっき層の３層構造で形成されていることが好ましい。すなわち、第１のめっき層６０Ａは、第１のＣｕめっき層６１Ａと、第１のＮｉめっき層６２Ａと、第１のＳｎめっき層６３Ａと、を有することが好ましい。第２のめっき層６０Ｂは、第２のＣｕめっき層６１Ｂと、第２のＮｉめっき層６２Ｂと、第２のＳｎめっき層６３Ｂと、を有することが好ましい。ただし、第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、３層構造に限らず、その他の層構成であってもよい。
【0100】
第１のＣｕめっき層６１Ａは、積層体１０の第１の端面ＬＳ１と、積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２に配置された第１の下地電極層５０Ａとしての第１の薄膜層５１Ａと、を覆うように配置される。本実施形態においては、第１のＣｕめっき層６１Ａはさらに、積層体１０の第１の側面ＷＳ１および第２の側面ＷＳ２における、内部電極層３０が露出している部分を覆うように配置される。このとき、第１の薄膜層５１Ａと、積層体１０の表面に露出している内部電極層３０との間の隙間や、積層体１０の表面に露出している複数の内部電極層３０どうしの隙間は狭く形成されているため、これらの隙間の領域にもめっき層が堆積する。よって、第１の外部電極４０Ａの第４面部４０Ａ４および第５面部４０Ａ５には、上述の開口部Ｈが形成される。
【0101】
第１のＮｉめっき層６２Ａは、第１のＣｕめっき層６１Ａを覆うように配置される。第１のＳｎめっき層６３Ａは、第１のＮｉめっき層６２Ａを覆うように配置される。本実施形態においては、第１のめっき層６０Ａは、第１の内部電極層３１と直接電気的に接続されている。
【0102】
第２のＣｕめっき層６１Ｂは、積層体１０の第２の端面ＬＳ２と、積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２に配置された第２の下地電極層５０Ｂとしての第２の薄膜層５１Ｂと、を覆うように配置される。本実施形態においては、第２のＣｕめっき層６１Ｂはさらに、積層体１０の第１の側面ＷＳ１および第２の側面ＷＳ２における、内部電極層３０が露出している部分を覆うように配置される。このとき、第２の薄膜層５１Ｂと、積層体１０の表面に露出している内部電極層３０との間の隙間や、積層体１０の表面に露出している複数の内部電極層３０どうしの隙間は狭く形成されているため、これらの隙間の領域にもめっき層が堆積する。よって、第２の外部電極４０Ｂの第９面部４０Ｂ４および第１０面部４０Ｂ５には、上述の開口部Ｈが形成される。
【0103】
第２のＮｉめっき層６２Ｂは、第２のＣｕめっき層６１Ｂを覆うように配置される。第２のＳｎめっき層６３Ｂは、第２のＮｉめっき層６２Ｂを覆うように配置される。本実施形態においては、第２のめっき層６０Ｂは、第２の内部電極層３２と直接電気的に接続されている。
【0104】
下地電極層を覆うようにＣｕめっき層およびＮｉめっき層からなるめっき層を設けることにより、積層セラミックコンデンサ１を実装する際のはんだによって下地電極層が侵食されることを防止する。また、Ｎｉめっき層の表面に、さらに、Ｓｎめっき層を設けることにより、積層セラミックコンデンサ１を実装する際のはんだの濡れ性を向上させる。これにより、積層セラミックコンデンサ１を容易に実装することができる。
【0105】
めっき層一層あたりの厚みは、２μｍ以上１５μｍ以下であることが好ましい。すなわち、第１のＣｕめっき層６１Ａ、第１のＮｉめっき層６２Ａ、第１のＳｎめっき層６３Ａ、第２のＣｕめっき層６１Ｂ、第２のＮｉめっき層６２Ｂ、および第２のＳｎめっき層６３Ｂそれぞれの平均厚みは、２μｍ以上１５μｍ以下であることが好ましい。より具体的には、第１のＣｕめっき層６１Ａおよび第２のＣｕめっき層６１Ｂそれぞれの平均厚みは、５μｍ以上８μｍ以下であることがより好ましい。また、第１のＮｉめっき層６２Ａ、第１のＳｎめっき層６３Ａ、第２のＮｉめっき層６２Ｂ、および第２のＳｎめっき層６３Ｂそれぞれの平均厚みは、２μｍ以上４μｍ以下であることがより好ましい。
【0106】
なお、積層体１０と外部電極４０を含む積層セラミックコンデンサ１の第１の端面ＬＳ１と第２の端面ＬＳ２を結ぶ長さ方向の寸法をＬ寸法とすると、Ｌ寸法は、０．１ｍｍ以上０．８ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の第１の側面ＷＳ１と第２の側面ＷＳ２を結ぶ幅方向の寸法をＷ寸法とすると、Ｗ寸法は、０．２ｍｍ以上１．６ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向の寸法をＴ寸法とすると、Ｔ寸法は、０．０５ｍｍ以上０．２ｍｍ以下であることが好ましい。本実施形態の積層セラミックコンデンサ１の長さ方向のＬ寸法は、積層セラミックコンデンサ１の幅方向のＷ寸法よりも小さい。なお、本実施形態においては、積層セラミックコンデンサ１の第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向は、誘電体層２０および内部電極層３０の積層方向である。
【0107】
以上のように、本実施形態の積層セラミックコンデンサ１は、ＬＷ逆転タイプの積層セラミックコンデンサにおいて、第１の外部電極４０Ａの第４面部４０Ａ４および第５面部４０Ａ５ならびに、第２の外部電極４０Ｂの第９面部４０Ｂ４および第１０面部４０Ｂ５に、積層体１０の表面が露出する開口部Ｈが形成されている。これにより、セルフアライメント効果の悪化を抑制し、安定した実装を行うことができる。なお、セルフアライメント効果とは、はんだ付けに際して、溶融したはんだにその表面積が小さくなるような力、すなわち表面張力が作用することにより、溶融したはんだによって支持された実装の対象となる電子素子が移動することで、その位置決めが行なわれる効果のことである。このセルフアライメント効果が得られることにより、実装時の位置ずれを防止することができる。
【0108】
以下、本実施形態の積層セラミックコンデンサ１の外部電極４０の層構成の変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１１Ａおよび図１１Ｂは、本実施形態の積層セラミックコンデンサ１の外部電極４０の層構成の変形例を示す断面図であり、図１０Ａおよび図１０Ｂに対応する図である。
【0109】
本変形例においては、外部電極４０の構成が、上記実施形態とは異なる。
【0110】
第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１のめっき層６０Ａを有する。本変形例の第１の下地電極層５０Ａは、第１の焼き付け層５２Ａにより構成される。本変形例の第１のめっき層６０Ａは、第１のＮｉめっき層６２Ａと、第１のＳｎめっき層６３Ａを有する。
【0111】
第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２のめっき層６０Ｂを有する。本変形例の第２の下地電極層５０Ｂは、第２の焼き付け層５２Ｂにより構成される。本変形例の第２のめっき層６０Ｂは、第２のＮｉめっき層６２Ｂと、第２のＳｎめっき層６３Ｂを有する。
【0112】
本変形例においては、第１の下地電極層５０Ａは、例えば、上述の第１の外部電極４０Ａと同様に、第１の端面ＬＳ１上に位置する第１面部と、第１の主面ＴＳ１上の一部に位置する第２面部と、第２の主面ＴＳ２上の一部に位置する第３面部と、第１の側面ＷＳ１上の一部に位置する第４面部と、第２の側面ＷＳ２上の一部に位置する第５面部と、を有している。なお、第１の下地電極層５０Ａの第４面部および第５面部には、前述の開口部Ｈに対応する開口部が形成されている。なお、本変形例においては、第１の下地電極層５０Ａは、第１の内部電極層３１に接続されている。
【0113】
第１のＮｉめっき層６２Ａは、第１の下地電極層５０Ａを覆うように配置される。第１のＳｎめっき層６３Ａは、第１のＮｉめっき層６２Ａを覆うように配置される。
【0114】
本変形例においては、第２の下地電極層５０Ｂは、例えば、上述の第２の外部電極４０Ｂと同様に、第２の端面ＬＳ２上に位置する第６面部と、第１の主面ＴＳ１上の一部に位置する第７面部と、第２の主面ＴＳ２上の一部に位置する第８面部と、第１の側面ＷＳ１上の一部に位置する第９面部と、第２の側面ＷＳ２上の一部に位置する第１０面部と、を有している。なお、第２の下地電極層５０Ｂの第９面部および第１０面部には、前述の開口部Ｈに対応する開口部が形成されている。なお、本変形例においては、第２の下地電極層５０Ｂは、第２の内部電極層３２に接続されている。
【0115】
第２のＮｉめっき層６２Ｂは、第２の下地電極層５０Ｂを覆うように配置される。第２のＳｎめっき層６３Ｂは、第２のＮｉめっき層６２Ｂを覆うように配置される。
【0116】
第１の下地電極層５０Ａを構成する第１の焼き付け層５２Ａおよび第２の下地電極層５０Ｂを構成する第２の焼き付け層５２Ｂは、例えば、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものであってもよい。なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。
【0117】
下地電極層が焼き付け層で形成されている場合には、第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造であることが好ましい。その場合、Ｎｉめっき層は、下地電極層が、積層セラミックコンデンサ１を実装する際のはんだによって侵食されることを防止する。また、Ｓｎめっき層は、積層セラミックコンデンサ１を実装する際のはんだの濡れ性を向上させる。これにより、積層セラミックコンデンサ１の実装を容易にする。
【0118】
なお、第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、２層構造に限らず、上記実施形態と同様、Ｃｕめっきを含む３層構造で形成されていてもよいし、その他の層構成であってもよい。
【0119】
めっき層一層あたりの厚みは、２μｍ以上１５μｍ以下であることが好ましい。すなわち、第１のＮｉめっき層６２Ａ、第１のＳｎめっき層６３Ａ、第２のＮｉめっき層６２Ｂ、および第２のＳｎめっき層６３Ｂそれぞれの平均厚みは、２μｍ以上１５μｍ以下であることが好ましい。より具体的には、第１のＮｉめっき層６２Ａ、第１のＳｎめっき層６３Ａ、第２のＮｉめっき層６２Ｂ、および第２のＳｎめっき層６３Ｂそれぞれの平均厚みは、２μｍ以上４μｍ以下であることがより好ましい。
【0120】
次に、本実施形態の積層セラミックコンデンサ１の製造方法について説明する。
【0121】
誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストが準備される。誘電体シートおよび内部電極用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。導電性材料からなるペーストは、例えば、金属粉末に有機バインダおよび有機溶剤が加えられたものである。
【0122】
誘電体シート上に、内部電極層３０用の導電性ペーストが、例えば、スクリーン印刷やグラビア印刷などにより、本実施形態の内部電極層３０の形状になるようにパターン設計された印刷版を用いて印刷される。これにより、第１の内部電極層３１のパターンが形成された誘電体シートおよび、第２の内部電極層３２のパターンが形成された誘電体シートが準備される。ここで、第１の引き出し部３１Ｂと、第２の引き出し部３１Ｃおよび第３の引き出し部３１Ｄとの間隔、第４の引き出し部３２Ｂと、第５の引き出し部３２Ｃおよび第６の引き出し部３２Ｄとの間隔をコントロールすることによって、開口部Ｈの大きさを調整することができる。
【0123】
内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第１の主面ＴＳ１側の第１の主面側外層部１２となる部分が形成される。その上に、第１の内部電極層３１のパターンが印刷された誘電体シートおよび第２の内部電極層３２のパターンが印刷された誘電体シートが順次交互に積層されることにより、内層部１１となる部分が形成される。この内層部１１となる部分の上に、内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第２の主面ＴＳ２側の第２の主面側外層部１３となる部分が形成される。これにより、積層シートが作製される。
【0124】
積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。
【0125】
積層ブロックが所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みがつけられてもよい。
【0126】
積層チップが焼成されることにより、積層体１０が作製される。焼成温度は、誘電体層２０や内部電極層３０の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
【0127】
本実施形態においては、下地電極層は、薄膜層により形成されている。下地電極層を薄膜層で形成する場合は、マスキングなどを行うことにより、積層体１０の外部電極を形成したい部分に薄膜層が形成される。薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成される。本実施形態においては、スパッタリング法により、薄膜層としてのスパッタ電極が形成される。
【0128】
図１２～図１４は、本実施形態の積層セラミックコンデンサの製造工程における途中状態を示す図であり、積層体１０に薄膜層が配置された後であって、めっき層が配置される前の状態を示す図である。図１２は、積層体１０に薄膜層としての第１の薄膜層５１Ａおよび第２の薄膜層５１Ｂが配置された状態を示す図であって、図６のＬＴ断面に対応する図である。図１３は、積層体１０に薄膜層としての第１の薄膜層５１Ａが配置された状態を示す図であって、図７のＷＴ断面に対応する図である。図１４は、積層体１０に第１の薄膜層５１Ａおよび第２の薄膜層５１Ｂが配置された状態を示す図であって、図９に対応する、積層体１０の第１の側面ＷＳ１の表面を示す図である。
【0129】
スパッタ電極で形成される第１の薄膜層５１Ａは、第１の主面ＴＳ１上の第１の端面ＬＳ１側の一部および第２の主面ＴＳ２上の第１の端面ＬＳ１側の一部に配置される。スパッタ電極で形成される第２の薄膜層５１Ｂは、第１の主面ＴＳ１上の第２の端面ＬＳ２側の一部および第２の主面ＴＳ２上の第２の端面ＬＳ２側の一部に配置される。
【0130】
本実施形態においては、スパッタ電極で形成される薄膜層は、第１の主面ＴＳ１上の一部および第２の主面ＴＳ２上の一部と、第１の主面ＴＳ１上の一部および第２の主面ＴＳ２上の一部から連続して第１の側面ＷＳ１の一部、第２の側面ＷＳ２の一部に若干周りむように配置される。これにより、第１の側面ＷＳ１上の一部、第２の側面ＷＳ２上の一部に配置される薄膜層と、第１の側面ＷＳ１上および第２の側面ＷＳ２上に露出している内部電極膜との距離をコントロールすることが可能となる。よって、第１の側面ＷＳ１上の一部、第２の側面ＷＳ２上の一部に配置される薄膜層と、第１の側面ＷＳ１上および第２の側面ＷＳ２上に露出している内部電極層との間の積層体１０の表面上においても、めっき層を堆積させることが可能となる。
【0131】
その後、薄膜層からなる下地電極層および積層体の表面上に、めっき層が形成される。本実施形態においては、めっき層として、Ｃｕめっき層と、Ｎｉめっき層と、Ｓｎめっき層の３層のめっき層が形成される。
【0132】
めっき層を形成するにあたっては、電解めっき法で形成する。めっき工法としては、バレルめっきを用いることが好ましい。
【0133】
ここで、第１の側面ＷＳ１上の一部、第２の側面ＷＳ２上の一部にも回り込ませるように薄膜層を形成する場合、薄膜層と、積層体１０の第１の側面ＷＳ１上および第２の側面ＷＳ２上に露出している内部電極層との距離をコントロールすることができる。よって、第１の側面ＷＳ１上の一部、第２の側面ＷＳ２上の一部に配置される薄膜層と、第１の側面ＷＳ１上および第２の側面ＷＳ２上に露出している内部電極層との間の積層体１０の表面上においても、めっき層を堆積させることが容易となる。
【0134】
また、めっき層は、積層体１０の第１の側面ＷＳ１および第２の側面ＷＳ２における、内部電極層が露出している部分を覆うように配置される。このとき、薄膜層と、積層体１０の表面に露出している内部電極層との間の隙間や、積層体１０の表面に露出している複数の内部電極層どうしの隙間は狭く形成されているため、これらの隙間の領域にもめっき層が堆積する。これにより、本実施形態の開口部Ｈを除く部分に、めっき層が形成される。
【0135】
なお、例えば、開口部Ｈの面積が小さい場合などにおいて、めっき層の形成のコントロールが難しい場合には、開口部を設ける箇所にマスキングを行って、めっき層を形成してもよい。これにより、より開口部Ｈを形成しやすくなる。
【0136】
なお、下地電極層を焼き付け層で形成する場合は、積層体１０の第１の端面ＬＳ１側において、積層体１０の第１の端面ＬＳ１上に位置する第１面部と、第１の主面ＴＳ１上の一部に位置する第２面部と、第２の主面ＴＳ２上の一部に位置する第３面部と、第１の側面ＷＳ１上の一部に位置する第４面部と、第２の側面ＷＳ２上の一部に位置する第５面部とに、第１の下地電極層となる導電性ペーストが塗布される。また、積層体１０の第２の端面ＬＳ２側において、積層体１０の第２の端面ＬＳ２上に位置する第６面部と、第１の主面ＴＳ１上の一部に位置する第７面部と、第２の主面ＴＳ２上の一部に位置する第８面部と、第１の側面ＷＳ１上の一部に位置する第９面部と、第２の側面ＷＳ２上の一部に位置する第１０面部とに、第２の下地電極層となる導電性ペーストが塗布される。
【0137】
なお、開口部Ｈになる部分等、下地電極層を形成したくない部分には、あらかじめマスキングなどを行われる。マスキングを行った後、ガラス成分と金属とを含む導電性ペーストが、例えばディッピングやスクリーン印刷などの方法により、積層体１０に塗布される。その後、焼き付け処理が行われ、下地電極層が形成される。この時の焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
【0138】
なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。この場合は、焼成前の積層チップに対して、導電性ペーストを塗布し、積層チップと積層チップに塗布した導電性ペーストを同時に焼き付けて、焼き付け層が形成された積層体１０を形成する。
【0139】
その後、焼き付け層からなる下地電極層および積層体１０の表面上に、めっき層が形成される。下地電極層を焼き付け層で形成する場合は、めっき層として、例えば、Ｎｉめっき層と、Ｓｎめっき層の２層のめっき層が形成される。めっき層を形成するにあたっては、電解めっき法で形成される。めっき工法としては、バレルめっきを用いることが好ましい。
【0140】
なお、例えば、開口部Ｈの面積が小さい場合に、めっき層の形成のコントロールが難しい場合には、開口部を設ける箇所にマスキングを行って、めっき層を形成してもよい。これにより、より開口部Ｈを形成しやすくなる。
【0141】
このような製造工程により、積層セラミックコンデンサ１が製造される。
【0142】
なお、外部電極４０の構成は、上述の構成に限らない。以下、本実施形態の積層セラミックコンデンサ１の外部電極４０の配置位置の変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１５は、本実施形態の積層セラミックコンデンサ１の外部電極４０の配置位置の変形例を示す断面図であり、図１に対応する図である。
【0143】
本変形例においては、外部電極４０の配置位置が、上記実施形態とは異なる。本変形例においては、第１の外部電極４０Ａおよび第２の外部電極４０Ｂが、第１の主面ＴＳ１または第２の主面ＴＳ２のいずれか一方のみに配置されている。
【0144】
例えば、本変形例の第１の外部電極４０Ａは、第１の端面ＬＳ１上に位置する第１面部４０Ａ１と、第２の主面ＴＳ２上の一部に位置する第３面部４０Ａ３と、第１の側面ＷＳ１上の一部に位置する第４面部４０Ａ４と、第２の側面ＷＳ２上の一部に位置する第５面部４０Ａ５と、を有する。つまり、本変形例の第１の外部電極４０Ａは、第１の主面ＴＳ１上には形成されていない。
【0145】
例えば、本変形例の第２の外部電極４０Ｂは、第２の端面ＬＳ２上に位置する第６面部４０Ｂ１と、第２の主面ＴＳ２上の一部に位置する第８面部４０Ｂ３と、第１の側面ＷＳ１上の一部に位置する第９面部４０Ｂ４と、第２の側面ＷＳ２上の一部に位置する第１０面部４０Ｂ５と、を有する。つまり、本変形例の第２の外部電極４０Ｂは、第１の主面ＴＳ１上には形成されていない。
【0146】
そして、本変形例の第１の外部電極４０Ａの第４面部４０Ａ４および第５面部４０Ａ５ならびに、第２の外部電極４０Ｂの第９面部４０Ｂ４および第１０面部４０Ｂ５には、上記実施形態と同様、積層体１０の表面が露出する開口部Ｈが存在している。
【0147】
このような構成によっても、セルフアライメント効果の悪化を抑制し、安定した実装を行うことができる。さらに、第１の主面ＴＳ１または第２の主面ＴＳ２のいずれか一方の主面に、第１の外部電極４０Ａおよび第２の外部電極４０Ｂを配置しないことにより、積層セラミックコンデンサ１の高さ方向Ｔの寸法を低減させて、積層セラミックコンデンサ１のさらなる低背化を図ることができる。また、第１の主面ＴＳ１または第２の主面ＴＳ２のいずれか一方の主面に、第１の外部電極４０Ａおよび第２の外部電極４０Ｂを配置しないことにより、外部電極４０の厚みの分だけ積層体１０の高さ寸法を確保することができる。よって、積層体１０の有効層部の体積を増加させることが可能となり、積層セラミックコンデンサ１の高容量化を図ることができる。
【0148】
本実施形態の積層セラミックコンデンサ１によれば、以下の効果を奏する。
【0149】
（１）本実施形態の積層セラミックコンデンサ１は、複数の積層された誘電体層２０と、誘電体層２０上に積層された複数の内部電極層３０とを有し、高さ方向に相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、高さ方向直交する長さ方向に相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、高さ方向および長さ方向に直交する幅方向に相対する第１の側面ＷＳ１および第２の側面ＷＳ２を有する積層体１０と、第１の端面ＬＳ１上に位置する第１面部４０Ａ１と、第１の主面ＴＳ１上の一部に位置する第２面部４０Ａ２および第２の主面ＴＳ２上の一部に位置する第３面部４０Ａ３の少なくともいずれか一方と、第１の側面ＷＳ１上の一部に位置する第４面部４０Ａ４と、第２の側面ＷＳ２上の一部に位置する第５面部４０Ａ５と、を有する第１の外部電極４０Ａと、第２の端面ＬＳ２上に位置する第６面部４０Ｂ１と、第１の主面ＴＳ１上の一部に位置する第７面部４０Ｂ２および第２の主面ＴＳ２上の一部に位置する第８面部４０Ｂ３の少なくともいずれか一方と、第１の側面ＷＳ１上の一部に位置する第９面部４０Ｂ４と、第２の側面ＷＳ２上の一部に位置する第１０面部４０Ｂ５と、を有する第２の外部電極４０Ｂと、を有する積層セラミックコンデンサ１であって、積層体１０の第１の端面ＬＳ１および第２の端面ＬＳ２を結ぶ長さ方向の長さをｌ、第１の側面ＷＳ１および第２の側面ＷＳ２を結ぶ幅方向の長さをｗ、第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向の長さをｔとしたとき、ｗ＞ｌ＞ｔの寸法関係にあり、第４面部４０Ａ４および第５面部４０Ａ５ならびに第９面部４０Ｂ４および第１０面部４０Ｂ５には、積層体１０の表面が露出する開口部Ｈが存在する。これにより、セルフアライメント効果の悪化を抑制し、安定した実装を行うことができるＬＷ逆転タイプの積層セラミックコンデンサを提供することができる。
【0150】
（２）本実施形態の積層セラミックコンデンサ１の開口部Ｈは、第４面部４０Ａ４および第５面部４０Ａ５ならびに第９面部４０Ｂ４および第１０面部４０Ｂ５の高さ方向の中央部に配置されている。これにより、開口部Ｈを囲うようにして、適切にはんだが濡れ上がるようになる。
【0151】
（３）本実施形態の積層セラミックコンデンサ１の、第４面部４０Ａ４および第５面部４０Ａ５に形成されている開口部Ｈは、第４面部４０Ａ４および第５面部４０Ａ５の長さ方向の中央部よりも第１の端面ＬＳ１側に偏って配置され、第９面部４０Ｂ４および第１０面部４０Ｂ５に形成されている開口部Ｈは、第９面部４０Ｂ４および第１０面部４０Ｂ５の長さ方向の中央部よりも第２の端面ＬＳ２側に偏って配置されている。これにより、開口部Ｈの両側に、はんだ濡れ上がる領域を適切に確保することができる。
【0152】
（４）本実施形態の積層セラミックコンデンサ１の開口部Ｈの面積は、開口部Ｈが配置される第４面部４０Ａ４および第５面部４０Ａ５ならびに第９面部４０Ｂ４および第１０面部４０Ｂ５のそれぞれの面積に対して、３％以上２０％以下である。これにより、セルフアライメント効果が発揮され、積層セラミックコンデンサ１が傾くことや、回転してショート不良に至ることを抑制する抑制効果をより顕著なものにすることができる。
【0153】
（５）本実施形態の積層セラミックコンデンサ１の積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向の長さｔは、１５０μｍ以下である。このような低背化された積層セラミックコンデンサにおいて、本実施形態の効果が適切に得られることができる。
【0154】
（６）本実施形態の積層セラミックコンデンサ１の積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向の長さｔは、１００μｍ以下である。このような低背化された積層セラミックコンデンサにおいて、本実施形態の効果が適切に得られることができる。
【0155】
（７）本実施形態の積層セラミックコンデンサ１の積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向の長さｔは、５０μｍ以下である。このような低背化された積層セラミックコンデンサにおいて、本実施形態の効果が適切に得られることができる。
【0156】
（８）本実施形態の積層セラミックコンデンサ１の内部電極層３０は、第１の内部電極層３１と第２の内部電極層３２とを有し、第１の内部電極層３１は、積層体１０の内部に位置する第１の対向電極部３１Ａと、第１の対向電極部３１Ａに接続され、第１の端面ＬＳ１、第１の側面ＷＳ１の一部、および第２の側面ＷＳ２の一部に露出する第１の引き出し部３１Ｂと、第１の引き出し部３１Ｂの第１の側面ＷＳ１に引き出されている部分とは間隔をあけて、第１の対向電極部３１Ａに接続され、第１の側面ＷＳ１の一部に露出する第２の引き出し部３１Ｃと、第１の引き出し部３１Ｂの第２の側面ＷＳ２に引き出されている部分とは間隔をあけて、第１の対向電極部３１Ａに接続され、第２の側面ＷＳ２の一部に露出する第３の引き出し部３１Ｄと、を有し、第２の内部電極層３２は、積層体１０の内部に位置する第２の対向電極部３２Ａと、第２の対向電極部３２Ａに接続され、第２の端面ＬＳ２、第１の側面ＷＳ１の一部、第２の側面ＷＳ２の一部に露出する第４の引き出し部３２Ｂと、第４の引き出し部３２Ｂの第１の側面ＷＳ１に引き出されている部分とは間隔をあけて、第２の対向電極部３２Ａに接続され、第１の側面ＷＳ１の一部に露出する第５の引き出し部３２Ｃと、第４の引き出し部３２Ｂの第２の側面ＷＳ２に引き出されている部分とは間隔をあけて、第２の対向電極部３２Ａに接続され、第２の側面ＷＳ２の一部に露出する第６の引き出し部３２Ｄと、を有している。これにより、第４面部４０Ａ４および第５面部４０Ａ５ならびに第９面部４０Ｂ４および第１０面部４０Ｂ５に、積層体１０の表面が露出する開口部Ｈを容易に形成することができる。また、第１の内部電極層３１の引き出し部と、第２の内部電極層３２の引き出し部との距離を短くすることができるため、電流が流れる経路を短くすることが可能となる。よって、ＥＳＬを減少させることができる。
【0157】
（９）本実施形態の積層セラミックコンデンサ１は、第１の引き出し部３１Ｂ、第２の引き出し部３１Ｃおよび第３の引き出し部３１Ｃはいずれも、第１の外部電極４０Ａに接続されており、第４の引き出し部３２Ｂ、第５の引き出し部３２Ｃおよび第６の引き出し部３２Ｄはいずれも、第２の外部電極に接続されている。これにより、第４面部４０Ａ４および第５面部４０Ａ５ならびに第９面部４０Ｂ４および第１０面部４０Ｂ５に、積層体１０の表面が露出する開口部Ｈを形成しつつ、ＥＳＬを減少させることができる。
【0158】
（１０）本実施形態の積層セラミックコンデンサ１の第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置された第１のめっき層６０Ａと、を有し、第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上に配置された第２のめっき層６０Ｂと、を有し、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、スパッタ電極である。これにより、外部電極の厚みを薄く形成することが可能となり、積層体１０の厚みを確保しやすい構造となるため、容量の確保や積層体１０の強度を確保することができる。
【0159】
＜実験例＞
実験例のサンプルとして積層セラミックコンデンサを作製し、実装性の評価および、容量および下地電極層の厚みの評価を行った。
実験例のサンプルとして積層セラミックコンデンサを作製し、実装性の評価および、容量および下地電極層の厚みの評価を行った。
【0160】
まず、実施例のサンプルとして、上述の製造方法にしたがって、図１～図１０Ｂに示す、下記仕様の積層セラミックコンデンサ１を作製した。また、比較例１のサンプルとして、図１６Ａに示す、外部電極１４０（第１の外部電極１４０Ａ、第２の外部電極１４０Ｂ）に開口部Ｈが設けられていない積層セラミックコンデンサ１０１を作製した。また、比較例２のサンプルとして、図１７Ａに示す、外部電極２４０（第１の外部電極２４０Ａ、第２の外部電極２４０Ｂ）に開口部Ｈが設けられておらず、外部電極の端縁から積層体１０の端面側に向かって凹んだ凹部Ｒが設けられている積層セラミックコンデンサ２０１を作製した。
【0161】
図１６Ａは、比較例１の積層セラミックコンデンサ１０１の外観斜視図であり、図１に対応する図である。図１６Ｂは、比較例１の積層セラミックコンデンサ１０１の第１の内部電極層１３１を示す図であり、図８Ａに対応する図である。図１６Ｃは、比較例１の積層セラミックコンデンサ１０１の第２の内部電極層１３２を示す図であり、図８Ｂに対応する図である。図１７Ａは、比較例２の積層セラミックコンデンサ２０１の外観斜視図であり、図１に対応する図である。図１７Ｂは、比較例２の積層セラミックコンデンサ２０１の第１の内部電極層２３１を示す図であり、図８Ａに対応する図である。図１７Ｃは、比較例２の積層セラミックコンデンサ２０１の第２の内部電極層２３２を示す図であり、図８Ｂに対応する図である。なお、図１６Ｂ、図１６Ｃ、図１７Ｂ、図１７Ｃにおいては、外部電極が省略されている。
【0162】
（実施例の構成）
・積層セラミックコンデンサの寸法：Ｌ×Ｗ×Ｔ＝０．５２０ｍｍ×１．０００ｍｍ×０．１００ｍｍ
・誘電体層のセラミック材料：ＢａＴｉＯ３
・容量：０．４７μＦ
・定格電圧：４Ｖ
・内部電極層の材料：Ｎｉ
・内部電極層のパターン：図８Ａ、図８Ｂに示すパターン
・外部電極の構造：
下地電極層：薄膜層（スパッタ電極）
下地電極層の材質：ＮｉＣｒ層とＮｉＣｕ層の２層構造
下地電極層の厚み：主面厚み０．２μｍ（第１の主面ＴＳ１、第２の主面ＴＳ２それぞれに配置されている下地電極層の厚み）
めっき層：Ｃｕめっき、Ｎｉめっき、Ｓｎめっきの３層構造
Ｃｕめっき厚み：５．５μｍ
Ｎｉめっき厚み：２．５μｍ
Ｓｎめっき厚み：３．２μｍ
第４面部および第５面部ならびに第９面部および第１０面部の積層体が露出する開口部Ｈの面積率：表２参照
・積層セラミックコンデンサの寸法：Ｌ×Ｗ×Ｔ＝０．５２０ｍｍ×１．０００ｍｍ×０．１００ｍｍ
・誘電体層のセラミック材料：ＢａＴｉＯ３
・容量：０．４７μＦ
・定格電圧：４Ｖ
・内部電極層の材料：Ｎｉ
・内部電極層のパターン：図８Ａ、図８Ｂに示すパターン
・外部電極の構造：
下地電極層：薄膜層（スパッタ電極）
下地電極層の材質：ＮｉＣｒ層とＮｉＣｕ層の２層構造
下地電極層の厚み：主面厚み０．２μｍ（第１の主面ＴＳ１、第２の主面ＴＳ２それぞれに配置されている下地電極層の厚み）
めっき層：Ｃｕめっき、Ｎｉめっき、Ｓｎめっきの３層構造
Ｃｕめっき厚み：５．５μｍ
Ｎｉめっき厚み：２．５μｍ
Ｓｎめっき厚み：３．２μｍ
第４面部および第５面部ならびに第９面部および第１０面部の積層体が露出する開口部Ｈの面積率：表２参照
【0163】
（比較例１の構成）
・積層セラミックコンデンサの寸法：Ｌ×Ｗ×Ｔ＝０．５２０ｍｍ×１．０００ｍｍ×０．１００ｍｍ
・誘電体層のセラミック材料：ＢａＴｉＯ３
・容量：０．３６μＦ
・定格電圧：４Ｖ
・内部電極層の材料：Ｎｉ
・内部電極層のパターン：図１６Ｂ、図１６Ｃに示すパターン
・外部電極の構造：
下地電極層：導電性ペーストを塗布して焼き付けた焼き付け層
下地電極層の材質：Ｎｉ
下地電極層の厚み：端面厚み１０μｍ、側面厚み５μｍ、主面厚み５μｍ（第１の主面ＴＳ１、第２の主面ＴＳ２それぞれに配置されている下地電極層の厚み）
めっき層：Ｃｕめっき、Ｎｉめっき、Ｓｎめっきの３層構造
Ｃｕめっき厚み：５．５μｍ
Ｎｉめっき厚み：２．５μｍ
Ｓｎめっき厚み：３．２μｍ
・積層セラミックコンデンサの寸法：Ｌ×Ｗ×Ｔ＝０．５２０ｍｍ×１．０００ｍｍ×０．１００ｍｍ
・誘電体層のセラミック材料：ＢａＴｉＯ３
・容量：０．３６μＦ
・定格電圧：４Ｖ
・内部電極層の材料：Ｎｉ
・内部電極層のパターン：図１６Ｂ、図１６Ｃに示すパターン
・外部電極の構造：
下地電極層：導電性ペーストを塗布して焼き付けた焼き付け層
下地電極層の材質：Ｎｉ
下地電極層の厚み：端面厚み１０μｍ、側面厚み５μｍ、主面厚み５μｍ（第１の主面ＴＳ１、第２の主面ＴＳ２それぞれに配置されている下地電極層の厚み）
めっき層：Ｃｕめっき、Ｎｉめっき、Ｓｎめっきの３層構造
Ｃｕめっき厚み：５．５μｍ
Ｎｉめっき厚み：２．５μｍ
Ｓｎめっき厚み：３．２μｍ
【0164】
（比較例２の構成）
・積層セラミックコンデンサの寸法：Ｌ×Ｗ×Ｔ＝０．５２０ｍｍ×１．０００ｍｍ×０．１００ｍｍ
・誘電体層のセラミック材料：ＢａＴｉＯ３
・容量：０．４７μＦ
・定格電圧：４Ｖ
・内部電極層の材料：Ｎｉ
・内部電極層のパターン：図１７Ｂ、図１７Ｃに示すパターン
・外部電極の構造：
下地電極層：薄膜層（スパッタ電極）
下地電極層の材質：ＮｉＣｒ層とＮｉＣｕ層の２層
下地電極層の厚み：主面厚み０．２μｍ（第１の主面ＴＳ１、第２の主面ＴＳ２それぞれに配置されている下地電極層の厚み）
めっき層：Ｃｕめっき、Ｎｉめっき、Ｓｎめっきの３層構造
Ｃｕめっき厚み：５．５μｍ
Ｎｉめっき厚み：２．５μｍ
Ｓｎめっき厚み：３．２μｍ
・積層セラミックコンデンサの寸法：Ｌ×Ｗ×Ｔ＝０．５２０ｍｍ×１．０００ｍｍ×０．１００ｍｍ
・誘電体層のセラミック材料：ＢａＴｉＯ３
・容量：０．４７μＦ
・定格電圧：４Ｖ
・内部電極層の材料：Ｎｉ
・内部電極層のパターン：図１７Ｂ、図１７Ｃに示すパターン
・外部電極の構造：
下地電極層：薄膜層（スパッタ電極）
下地電極層の材質：ＮｉＣｒ層とＮｉＣｕ層の２層
下地電極層の厚み：主面厚み０．２μｍ（第１の主面ＴＳ１、第２の主面ＴＳ２それぞれに配置されている下地電極層の厚み）
めっき層：Ｃｕめっき、Ｎｉめっき、Ｓｎめっきの３層構造
Ｃｕめっき厚み：５．５μｍ
Ｎｉめっき厚み：２．５μｍ
Ｓｎめっき厚み：３．２μｍ
【0165】
次に、作製したサンプルを用いて、実装性の評価および、容量および下地電極層の厚みの評価を行った。
【0166】
（実装性評価１）
まず、開口部Ｈの面積率が１３％の実施例のサンプルと、比較例１および比較例２のサンプルを用いて、実装性の評価を行った。それぞれ１００個のサンプルを用いて評価を行った。表１に、実装性の評価結果を示す。
まず、開口部Ｈの面積率が１３％の実施例のサンプルと、比較例１および比較例２のサンプルを用いて、実装性の評価を行った。それぞれ１００個のサンプルを用いて評価を行った。表１に、実装性の評価結果を示す。
【0167】
【表1】
【0168】
比較例１では、回転不良となったサンプルが８個発生した。はんだ量を多くして評価を行ったことにより、第１の外部電極と第２の外部電極へのはんだの濡れあがり方に差が生じ、回転不良が発生したと推測される。
【0169】
比較例２では、回転不良となったサンプルが１５個発生した。そのうちの２個は、回転量が大きく、極性の異なるランドに１つの外部電極が跨るように実装され、ショート不良が発生した。比較例２のサンプルにおいては、下地電極層とその上に設けられるめっき層の形成位置や厚みのばらつきなどによって、積層体の第１の側面部および第２の側面部の稜線部を覆う外部電極の面積や形状にばらつきが生じ、第１の側面部および第２の側面部の外部電極に対するはんだの濡れ方に変化が生じやすく、はんだの濡れ上がり量に大きな差が生じてしまう場合があると考えられる。その結果、積層セラミックコンデンサに対するはんだの引っ張り応力の加わり方に差が生じて、回転不良が発生したと推測される。
【0170】
（実装性評価２）
次に、開口部Ｈの面積率を以下のように振った実施例のサンプルを作製し、実装性の評価をおこなった。それぞれ１００個のサンプルを用いて評価を行った。表２に、実装性の評価結果を示す。
次に、開口部Ｈの面積率を以下のように振った実施例のサンプルを作製し、実装性の評価をおこなった。それぞれ１００個のサンプルを用いて評価を行った。表２に、実装性の評価結果を示す。
【0171】
【表2】
【0172】
実施例のサンプルにおいては、良好な結果が得られることが確認された。特に、開口部Ｈの面積率は、１％以上５０％以下であることが好ましく、３％以上２０％以下であると、より好ましいことが確認された。
【0173】
（容量および下地電極層の厚みの評価）
次に、容量および下地電極層の厚みの評価を行った。表３に、評価結果を示す。
次に、容量および下地電極層の厚みの評価を行った。表３に、評価結果を示す。
【0174】
【表3】
【0175】
表３に示されるように、比較例１は、実施例や比較例２と比較して、外部電極の厚みが厚くなってしまうため、積層体の寸法を確保することが難しく、積層セラミックコンデンサを規定寸法内におさめる場合は、容量が小さくなってしまう。
【0176】
本実験例における評価方法を以下に示す。
【0177】
（実装性の評価方法）
図１８Ａ～図１８Ｄは、実装性の評価方法を説明するための図である。まず、図１８Ａに示すガラスエポキシ基板３００上に配置されている２つのランド３１０Ａ、３１０Ｂ上に、それぞれはんだ（はんだ組成Ｓｎ－３．０Ａｇ－０．５Ｃｕ）が印刷される。このときのはんだ量は、通常の試験時よりも過酷な条件とするために、通常の試験の１．５倍の量とした。具体的には、それぞれのランドに対して１５０ｕｍの厚みのはんだが印刷される。なお、図１８Ａに示すように、ランドの幅方向の長さは１．０ｍｍ、ランドの長さ方向の長さは０．３ｍｍ、２つのランド間の距離は０．２ｍｍとした。
図１８Ａ～図１８Ｄは、実装性の評価方法を説明するための図である。まず、図１８Ａに示すガラスエポキシ基板３００上に配置されている２つのランド３１０Ａ、３１０Ｂ上に、それぞれはんだ（はんだ組成Ｓｎ－３．０Ａｇ－０．５Ｃｕ）が印刷される。このときのはんだ量は、通常の試験時よりも過酷な条件とするために、通常の試験の１．５倍の量とした。具体的には、それぞれのランドに対して１５０ｕｍの厚みのはんだが印刷される。なお、図１８Ａに示すように、ランドの幅方向の長さは１．０ｍｍ、ランドの長さ方向の長さは０．３ｍｍ、２つのランド間の距離は０．２ｍｍとした。
【0178】
次に、積層セラミックコンデンサが、はんだが塗布されたランド上に載置される。このとき、図１８Ｂに示すように、ランドの幅方向の長さの中央において、ランドの幅方向に対して垂直となるように基準線をとり、その基準線から、ランドの幅方向に０．１ｍｍずれた位置に、積層セラミックコンデンサの幅方向Ｗの中央が位置するように、積層セラミックコンデンサが載置される。なお、この時、図１８Ｃに示されるランドと積層セラミックコンデンサのなす角θ、すなわち、２つのランドの対向する内側の辺のいずれか一方と、積層セラミックコンデンサの外部電極の第１の端面ＬＳ１側の面または第２の端面ＬＳ２側の面との間のなす鋭角側の角度θが、５°以内となるように載置する。
【0179】
その後、リフローはんだ付けにより、ランドに積層セラミックコンデンサの外部電極がはんだ接合され、積層セラミックコンデンサが基板に実装される。実装された後、積層セラミックコンデンサの実装状態を観察し、ランドと積層セラミックコンデンサのなす角θが５°以上傾いているものを回転不良とした。さらに、図１８Ｄに示すように、積層セラミックコンデンサが大きく回転し、２つのランドに対して第１の外部電極もしくは第２の外部電極が跨るように実装されてしまったものをショート不良とした。
【0180】
（開口部Ｈの面積率の算出方法）
開口部Ｈの面積率は、光学顕微鏡を用いて測定される。まず、積層セラミックコンデンサ１の第１の側面ＷＳ１位置する第１の外部電極４０Ａが、顕微鏡の視野内に入る倍率となるように視野が設定される。次に、開口部Ｈの輪郭が識別され、開口部Ｈの長さ方向Ｌの寸法ｄ１および高さ方向Ｔの寸法ｄ２が測定される（図２参照）。その後、Ａ１＝ｄ１×ｄ２の計算式により開口部Ｈの面積Ａ１が算出される。次に、第１の外部電極４０Ａの輪郭が識別され、第４面部４０Ａ４の長さ方向Ｌの寸法Ｄ１および高さ方向Ｔの寸法Ｄ２が測定される（図２参照）。その後、Ａ２＝Ｄ１×Ｄ２の計算式により、第４面部４０Ａ４の面積Ａ２が算出される。さらにその後、第４面部４０Ａ４の面積に対する、第４面部４０Ａ４に位置する開口部Ｈの面積率が、Ａ１÷Ａ２の計算式により算出される。同様に、第５面部４０Ａ５、第９面部４０Ｂ４および第１０面部４０Ｂ５に位置する開口部Ｈの面積率も算出される。そして、４つの開口部Ｈの面積率の平均値、すなわち、第４面部４０Ａ４、第５面部４０Ａ５、第９面部４０Ｂ４および第１０面部４０Ｂ５に位置する開口部Ｈの面積率の平均値が、積層セラミックコンデンサ１における、開口部Ｈの面積率として算出される。
開口部Ｈの面積率は、光学顕微鏡を用いて測定される。まず、積層セラミックコンデンサ１の第１の側面ＷＳ１位置する第１の外部電極４０Ａが、顕微鏡の視野内に入る倍率となるように視野が設定される。次に、開口部Ｈの輪郭が識別され、開口部Ｈの長さ方向Ｌの寸法ｄ１および高さ方向Ｔの寸法ｄ２が測定される（図２参照）。その後、Ａ１＝ｄ１×ｄ２の計算式により開口部Ｈの面積Ａ１が算出される。次に、第１の外部電極４０Ａの輪郭が識別され、第４面部４０Ａ４の長さ方向Ｌの寸法Ｄ１および高さ方向Ｔの寸法Ｄ２が測定される（図２参照）。その後、Ａ２＝Ｄ１×Ｄ２の計算式により、第４面部４０Ａ４の面積Ａ２が算出される。さらにその後、第４面部４０Ａ４の面積に対する、第４面部４０Ａ４に位置する開口部Ｈの面積率が、Ａ１÷Ａ２の計算式により算出される。同様に、第５面部４０Ａ５、第９面部４０Ｂ４および第１０面部４０Ｂ５に位置する開口部Ｈの面積率も算出される。そして、４つの開口部Ｈの面積率の平均値、すなわち、第４面部４０Ａ４、第５面部４０Ａ５、第９面部４０Ｂ４および第１０面部４０Ｂ５に位置する開口部Ｈの面積率の平均値が、積層セラミックコンデンサ１における、開口部Ｈの面積率として算出される。
【0181】
（容量の測定方法）
積層セラミックコンデンサの静電容量は、ＬＣＲメーター（自動平衡ブリッジ方式）を使用して、測定電圧が０．５Ｖｒｍｓ、測定周波数が１ｋＨｚの条件で測定される。
積層セラミックコンデンサの静電容量は、ＬＣＲメーター（自動平衡ブリッジ方式）を使用して、測定電圧が０．５Ｖｒｍｓ、測定周波数が１ｋＨｚの条件で測定される。
【0182】
以上の結果より、本実施形態の積層セラミックコンデンサ１であれば、例えばはんだ量にばらつきがあったとしても、積層体１０の第１の側面ＷＳ１および第２の側面ＷＳ２に対してのはんだの濡れ上がりを適切に抑制することができるため、積層セラミックコンデンサ１の回転方向に加わる応力を抑制することができる。そのため、セルフアライメント効果が向上し、積層セラミックコンデンサ１の実装性が安定する。その結果、ショート不良などを防止することができる。
【0183】
本発明は、上記実施形態の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、上記実施形態において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
【符号の説明】
【0184】
１ 積層セラミックコンデンサ
１０ 積層体
１１ 内層部
１２ 第１の主面側外層部
１３ 第２の主面側外層部
ＬＳ１ 第１の端面
ＬＳ２ 第２の端面
ＷＳ１ 第１の側面
ＷＳ２ 第２の側面
ＴＳ１ 第１の主面
ＴＳ２ 第２の主面
ｌ 長さ方向の長さ
ｗ 幅方向の長さ
ｔ 高さ方向の長さ
２０ 誘電体層
３０ 内部電極層
３１ 第１の内部電極層
３１Ａ 第１の対向電極部
３１Ｂ 第１の引き出し部
３１Ｃ 第２の引き出し部
３１Ｄ 第３の引き出し部
３２ 第２の内部電極層
３２Ａ 第２の対向電極部
３２Ｂ 第４の引き出し部
３２Ｃ 第５の引き出し部
３２Ｄ 第６の引き出し部
４０ 外部電極
４０Ａ 第１の外部電極
４０Ａ１ 第１面部
４０Ａ２ 第２面部
４０Ａ３ 第３面部
４０Ａ４ 第４面部
４０Ａ５ 第５面部
４０Ｂ 第２の外部電極
４０Ｂ１ 第６面部
４０Ｂ２ 第７面部
４０Ｂ３ 第８面部
４０Ｂ４ 第９面部
４０Ｂ５ 第１０面部
Ｈ 開口部
５０Ａ 第１の下地電極層
５１Ａ 第１の薄膜層
５０Ｂ 第２の下地電極層
５１Ｂ 第２の薄膜層
６０Ａ 第１のめっき層
６０Ｂ 第２のめっき層
Ｌ 長さ方向
Ｗ 幅方向
Ｔ 積層方向
１０ 積層体
１１ 内層部
１２ 第１の主面側外層部
１３ 第２の主面側外層部
ＬＳ１ 第１の端面
ＬＳ２ 第２の端面
ＷＳ１ 第１の側面
ＷＳ２ 第２の側面
ＴＳ１ 第１の主面
ＴＳ２ 第２の主面
ｌ 長さ方向の長さ
ｗ 幅方向の長さ
ｔ 高さ方向の長さ
２０ 誘電体層
３０ 内部電極層
３１ 第１の内部電極層
３１Ａ 第１の対向電極部
３１Ｂ 第１の引き出し部
３１Ｃ 第２の引き出し部
３１Ｄ 第３の引き出し部
３２ 第２の内部電極層
３２Ａ 第２の対向電極部
３２Ｂ 第４の引き出し部
３２Ｃ 第５の引き出し部
３２Ｄ 第６の引き出し部
４０ 外部電極
４０Ａ 第１の外部電極
４０Ａ１ 第１面部
４０Ａ２ 第２面部
４０Ａ３ 第３面部
４０Ａ４ 第４面部
４０Ａ５ 第５面部
４０Ｂ 第２の外部電極
４０Ｂ１ 第６面部
４０Ｂ２ 第７面部
４０Ｂ３ 第８面部
４０Ｂ４ 第９面部
４０Ｂ５ 第１０面部
Ｈ 開口部
５０Ａ 第１の下地電極層
５１Ａ 第１の薄膜層
５０Ｂ 第２の下地電極層
５１Ｂ 第２の薄膜層
６０Ａ 第１のめっき層
６０Ｂ 第２のめっき層
Ｌ 長さ方向
Ｗ 幅方向
Ｔ 積層方向
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図9】
【図10A】
【図10B】
【図11A】
【図11B】
【図12】
【図13】
【図14】
【図15】
【図16A】
【図16B】
【図16C】
【図17A】
【図17B】
【図17C】
【図18A】
【図18B】
【図18C】
【図18D】