特許 7522292 電力変換装置及びその制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-16

(45)【発行日】2024-07-24

(54)【発明の名称】電力変換装置及びその制御方法

(51)【国際特許分類】

   H02M 7/487 20070101AFI20240717BHJP

【ＦＩ】

H02M7/487

【請求項の数】 16

(21)【出願番号】P 2023500101

(86)(22)【出願日】2021-06-30

(65)【公表番号】

(43)【公表日】2023-08-02

(86)【国際出願番号】 KR2021008277

(87)【国際公開番号】W WO2022005206

(87)【国際公開日】2022-01-06

【審査請求日】2023-01-06

(31)【優先権主張番号】10-2020-0082213

(32)【優先日】2020-07-03

(33)【優先権主張国・地域又は機関】KR

(31)【優先権主張番号】10-2020-0103474

(32)【優先日】2020-08-18

(33)【優先権主張国・地域又は機関】KR

(73)【特許権者】

【識別番号】593121379

【氏名又は名称】エルエス、エレクトリック、カンパニー、リミテッド

【氏名又は名称原語表記】ＬＳ ＥＬＥＣＴＲＩＣ ＣＯ．， ＬＴＤ．

【住所又は居所原語表記】１２７，ＬＳ－ｒｏ，Ｄｏｎｇａｎ－ｇｕ，Ａｎｙａｎｇ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ

(74)【復代理人】

【識別番号】100143823

【弁理士】

【氏名又は名称】市川 英彦

(74)【代理人】

【識別番号】100232275

【弁理士】

【氏名又は名称】和田 宣喜

(72)【発明者】

【氏名】ユン，ソンジェ

(72)【発明者】

【氏名】パク，ギウ

(72)【発明者】

【氏名】ソ，ジョンウォン

【審査官】安池 一貴

(56)【参考文献】

【文献】国際公開第２０１２／０４６５２１（ＷＯ，Ａ１）

【文献】特開２００２－０７８３５１（ＪＰ，Ａ）

【文献】中国特許第１０１５１５７６３（ＣＮ，Ｂ）

【文献】米国特許出願公開第２０１１／００１３４３８（ＵＳ，Ａ１）

【文献】特開２０１９－１４９８８２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ７／４８７

(57)【特許請求の範囲】

【請求項1】

互いに直列に連結される第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子と、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子、前記第４のスイッチング素子各々と逆並列に連結される第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオードと、前記第１のスイッチング素子及び前記第２のスイッチング素子の連結点と、前記第３のスイッチング素子及び前記第４のスイッチング素子の連結点との間で互いに直列に連結される第５ダイオード及び第６ダイオードを含むレッグ；
前記第１のスイッチング素子のドレイン（ｄｒａｉｎ）端子に連結される直流正極端子、前記第４のスイッチング素子のソース（ｓｏｕｒｃｅ）端子に連結される直流負極端子、前記直流正極端子と前記直流負極端子との間で互いに直列に中性点で連結される第１キャパシタ及び第２キャパシタを含む平滑部；
前記第２のスイッチング素子及び前記第３のスイッチング素子の連結点と連結される交流端子；
前記直流正極端子、前記直流負極端子及び中性点からそれぞれ出力される電位に応じて前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子、及び前記第４のスイッチング素子各々のオン（ＯＮ）又はオフ（ＯＦＦ）を制御するゲートドライバ；
前記第１のスイッチング素子を制御するための第１のパルス幅変調信号、前記第２のスイッチング素子を制御するための第２のパルス幅変調信号、前記第３のスイッチング素子を制御するための第３のパルス幅変調信号、及び、前記第４のスイッチング素子を制御するための第４のパルス幅変調信号を出力するパルス幅変調（ＰＭＷ）コントローラ；
該パルス幅変調コントローラと前記ゲートドライバとの間に設けられ、前記第２のパルス幅変調信号を所定の遅延時間だけ遅延させ、遅延させた該第２のパルス幅変調信号を前記ゲートドライバに出力する第１の信号遅延部；及び
前記パルス幅変調コントローラと前記ゲートドライバとの間に設けられ、前記第３のパルス幅変調信号を所定の遅延時間だけ遅延させ、遅延させた該第３のパルス幅変調信号を前記ゲートドライバに出力する第２の信号遅延部；
を含む、
電力変換装置であって、
前記パルス幅変調コントローラが、前記第１のパルス幅変調信号及び前記第４のパルス幅変調信号を前記ゲートドライバに出力し、前記第２のパルス幅変調信号及び前記第３のパルス幅変調信号を前記第１の信号遅延部及び第２の信号遅延部にそれぞれ出力し、
前記ゲートドライバは、当該電力変換装置の駆動を停止する場合、前記第２のスイッチング素子が前記第１のスイッチング素子よりも遅れてオフされるように制御し、前記第３のスイッチング素子が前記第４のスイッチング素子よりも遅れてオフされるように制御する、
電力変換装置。

【請求項2】

前記ゲートドライバは、
前記第１のスイッチング素子から第２のスイッチング素子への経路に電流が流れる途中、前記電力変換装置の駆動を中止する場合、前記第２のスイッチング素子が所定の遅延時間だけ前記第１のスイッチング素子よりも遅れてオフされるように制御する、
請求項１に記載の電力変換装置。

【請求項3】

前記ゲートドライバは、
前記第３のスイッチング素子から第４のスイッチング素子への経路に電流が流れる途中、前記電力変換装置の駆動を中止する場合、前記第３のスイッチング素子が前記所定の遅延時間だけ前記第４のスイッチング素子よりも遅れてオフされるように制御する、
請求項１に記載の電力変換装置。

【請求項4】

前記ゲートドライバは、
前記第１のスイッチング素子及び前記第２のスイッチング素子がオン（ＯＮ）されており、前記電力変換装置の駆動中止命令を行う場合、前記第２のスイッチング素子をオフ（ＯＦＦ）させる制御動作を、前記第１のスイッチング素子をオフ（ＯＦＦ）させる制御動作よりも所定の遅延時間だけ遅れて行う、
請求項１に記載の電力変換装置。

【請求項5】

前記ゲートドライバは、
前記第３のスイッチング素子及び前記第４のスイッチング素子がオン（ＯＮ）されており、前記電力変換装置の駆動中止命令を行う場合、前記第３のスイッチング素子をオフ（ＯＦＦ）させる制御動作を、前記第４のスイッチング素子をオフ（ＯＦＦ）させる制御動作よりも所定の遅延時間だけ遅れて行う、
請求項１に記載の電力変換装置。

【請求項6】

前記ゲートドライバは、
前記直流正極端子から電位を出力する場合、前記第１のスイッチング素子及び前記第２のスイッチング素子にオン（ＯＮ）し、前記第３のスイッチング素子及び前記第４のスイッチング素子をオフ（ＯＦＦ）するように制御する、
請求項１に記載の電力変換装置。

【請求項7】

前記ゲートドライバは、
前記中性点から電位を出力して、交流電圧が正（＋）電圧である場合、前記第１のスイッチング素子をオフし、前記第２のスイッチング素子をオン（ＯＮ）するように制御する、
請求項１に記載の電力変換装置。

【請求項8】

前記ゲートドライバは、
前記中性点から電位を出力して、交流電圧が負（－）電圧である場合、前記第４のスイッチング素子をオフし、前記第３のスイッチング素子をオン（ＯＮ）するように制御する、
請求項１に記載の電力変換装置。

【請求項9】

前記ゲートドライバは、
前記直流負極端子から電位を出力する場合、前記第３のスイッチング素子及び前記第４のスイッチング素子をオンし、前記第１のスイッチング素子及び前記第２のスイッチング素子をオフするように制御する、
請求項１に記載の電力変換装置。

【請求項10】

前記ゲートドライバは、
前記第２のスイッチング素子及び前記第３のスイッチング素子がオン（ＯＮ）されている場合、前記第１のスイッチング素子のオフ状態を維持するように制御する、
請求項１に記載の電力変換装置。

【請求項11】

前記ゲートドライバは、
前記第２のスイッチング素子及び前記第３のスイッチング素子がオン（ＯＮ）されている場合、前記第４のスイッチング素子のオフ状態を維持するように制御する、
請求項１に記載の電力変換装置。

【請求項12】

前記レッグは、複数本であって、複数のレッグが並列に連結される、
請求項１に記載の電力変換装置。

【請求項13】

前記第５ダイオードのカソード（ｃａｔｈｏｄｅ）端子は、前記第１のスイッチング素子と前記第２のスイッチング素子との間に連結され、前記第１のスイッチング素子及び前記第２のスイッチング素子の連結点から前記中性点への電流を防ぐ方向に連結される、
請求項１に記載の電力変換装置。

【請求項14】

前記第６ダイオードのアノード（Ａｎｏｄｅ）端子は、前記第３のスイッチング素子と前記第４のスイッチング素子との間に連結され、前記中性点から前記第３のスイッチング素子及び前記第４のスイッチング素子の連結点への電流を防ぐ方向に連結される、
請求項１３に記載の電力変換装置。

【請求項15】

前記第５ダイオード及び第６ダイオードは、ツェナーダイオード（Ｚｅｎｅｒ ｄｉｏｄｅ）である、
請求項１に記載の電力変換装置。

【請求項16】

前記スイッチング素子及び前記第１ダイオード乃至前記第６ダイオードは、所定のバンドギャップ以上を有するワイドバンドギャップ（Ｗｉｄｅ Ｂａｎｄ Ｇａｐ，ＷＢＧ）半導体素子であり、１つのモジュールでパッケージしたことを特徴とする、
請求項１に記載の電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電力変換装置及びその制御方法に関し、より詳細には、駆動中止を行う場合、スイッチング素子を保護することのできる電力変換装置及びその制御方法に関する。

【背景技術】

【0002】

従来の電力変換装置では、駆動中止を行う場合、スイッチング素子を同時にオフさせる制御信号を同時に出力していた。

【0003】

この場合、信号伝達の遅延により、あらゆるスイッチング素子が同時にオフされるのではなく、一部のスイッチング素子が先にオフされるか遅れてオフされるという問題が発生した。

【0004】

一部のスイッチング素子が先にオフされるか遅れてオフされる場合、瞬間的に特定のスイッチング素子に高い電圧がかかって、特定のスイッチング素子が焼損するという問題が発生した。

【0005】

よって、電力変換装置で駆動中止を行う場合、スイッチング素子を保護するため制御方法の必要性が増大しつつある。

【0006】

また、従来の電力変換装置では、ダイオードに導通するとき、高い電圧降下による損失低下を防ぐために、ショットキーダイオードをさらに連結していた。しかし、ダイオードの追加によるコスト上昇の問題があることから、電流を測定するため電流センサーを必要とし、電流の流れによる受動的ターンオン（Ｔｕｒｎ ｏｎ）／ターンオフ（Ｔｕｒｎ ｏｆｆ）制御で複雑性が増大するという問題があった。

【0007】

また、従来の電力変換装置では、スイッチング素子と、各スイッチング素子と並列に連結される受動素子とを、相異する材料の素子で使用し、各々の素子を別途連結した３－レベルインバータ／コンバータシステムを開示しているが、寄生インダクタンスが非常に大きくて、さらなるゲーティング回路を使用するなど、その構成が非常に複雑であるという問題があった。

【0008】

また、従来の電力変換装置では、各々のスイッチング素子及びダイオードが複数のモジュールで構成されて、寄生インダクタンスが増加するという問題があった。

【発明の概要】

【発明が解決しようとする課題】

【0009】

本開示は、電力変換装置で駆動中止を行う場合に発生し得るスイッチング素子の焼損可能性を最小化する、電力変換装置を提供することを目的とする。

【0010】

本開示は、電力変換装置で駆動中止を行う場合、特定のスイッチング素子に入力される信号を、所定の遅延時間だけ遅延させて、特定のスイッチング素子が焼損することを防止し得る、電力変換装置を提供することを目的とする。

【0011】

本開示は、電力変換装置で駆動中止を行う場合、スイッチング素子に瞬間的に高い電圧がかかることを防止して、焼損可能性を最小化する、電力変換装置を提供することを目的とする。

【0012】

本開示は、さらなるダイオードを使用することなく、導通損失を減らし得る、高効率な電力変換装置を提供することを目的とする。

【0013】

本開示は、複数のスイッチング素子及びダイオードを１つのモジュールで構成して、インダクタンスを減らし、電力変換の効率を高めることができる、電力変換装置を提供することを目的とする。

【0014】

本開示は、電源から出力される電圧モードに応じて、各々のスイッチング素子の動作を制御して、ダイオードに導通する時間を減らすことができる、電力変換装置を提供することを目的とする。

【課題を解決するための手段】

【0015】

本開示の実施形態による電力変換装置は、互いに直列に連結される第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子と、第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子各々と逆並列に連結される第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオードと、第１のスイッチング素子及び第２のスイッチング素子の連結点と、第３のスイッチング素子及び第４のスイッチング素子の連結点との間で互いに直列に連結される第５ダイオード及び第６ダイオードを含むレッグと、第１のスイッチング素子のドレイン（ｄｒａｉｎ）端子に連結される直流正極端子、第４のスイッチング素子のソース（ｓｏｕｒｃｅ）端子に連結される直流負極端子、直流正極端子の間で互いに直列に中性点で連結される第１キャパシタ及び第２キャパシタを含む平滑部と、直流正極端子、直流負極端子及び中性点からそれぞれ出力される電位に応じて第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、及び第４のスイッチング素子各々のオン（ＯＮ）／オフ（ＯＦＦ）を制御するゲートドライバと、ゲートドライバに、複数のスイッチング素子をそれぞれ制御するための複数のパルス幅変調信号を出力するパルス幅変調（ＰＭＷ）コントローラと、複数のパルス幅変調信号のうち少なくとも１つのパルス幅変調信号を、所定の遅延時間だけ遅延させる信号遅延部と、を含む。

【0016】

本開示の実施形態による電力変換装置は、ゲートドライバに、第１のスイッチング素子を制御するための第１のパルス幅変調信号、第２のスイッチング素子を制御するための第２のパルス幅変調信号、第３のスイッチング素子を制御するための第３のパルス幅変調信号、及び第４のスイッチング素子を制御するための第４のパルス幅変調信号を出力するパルス幅変調（ＰＭＷ）コントローラを含む。

【0017】

本開示の実施形態による電力変換装置は、第２のパルス幅変調信号又は第３のパルス幅変調信号を、所定の遅延時間だけ遅延させる信号遅延部を含む。

【0018】

本開示の実施形態による電力変換装置は、パルス幅変調コントローラから出力される第２のパルス幅変調信号を、所定の遅延時間だけ遅延させて、遅延された第２のパルス幅変調信号を出力する信号遅延部を含む。

【0019】

本開示の実施形態による電力変換装置は、第１のスイッチング素子から第２のスイッチング素子への経路に電流が流れる途中、電力変換装置の駆動を中止する場合、第２のスイッチング素子が所定の遅延時間だけ、第１のスイッチング素子よりも遅れてオフされるように制御するゲートドライバを含む。

【0020】

本開示の実施形態による電力変換装置は、パルス幅変調コントローラから出力される第３のパルス幅変調信号を、所定の遅延時間だけ遅延させて、遅延された第３のパルス幅変調信号を出力する信号遅延部を含む。

【0021】

本開示の実施形態による電力変換装置は、第３のスイッチング素子から第４のスイッチング素子への経路に電流が流れる途中、電力変換装置の駆動を中止する場合、第３のスイッチング素子が所定の遅延時間だけ、第４のスイッチング素子よりも遅れてオフされるように制御するゲートドライバを含む。

【0022】

本開示の実施形態による電力変換装置は、複数のスイッチング素子各々のオン（ＯＮ）又はオフ（ＯＦＦ）状態に基づいて、複数のスイッチング素子各々がオフ（ＯＦＦ）される時間を異にして制御するゲートドライバを含む。

【0023】

本開示の実施形態による電力変換装置は、第１のスイッチング素子及び第２のスイッチング素子がオン（ＯＮ）されており、電力変換装置の駆動中止命令を行う場合、第２のスイッチング素子をオフ（ＯＦＦ）させる制御動作を、第１のスイッチング素子をオフ（ＯＦＦ）させる制御動作よりも所定の遅延時間だけ遅れて行うゲートドライバを含む。

【0024】

本開示の実施形態による電力変換装置は、第３のスイッチング素子及び第４のスイッチング素子がオン（ＯＮ）されており、電力変換装置の駆動中止命令を行う場合、第３のスイッチング素子をオフ（ＯＦＦ）させる制御動作を、第４のスイッチング素子をオフ（ＯＦＦ）させる制御動作よりも所定の遅延時間だけ遅れて行うゲートドライバを含む。

【0025】

本開示の実施形態による電力変換装置は、互いに直列に連結される第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子と、第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子各々と逆並列に連結される第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオードと、第１のスイッチング素子及び第２のスイッチング素子の連結点と、第３のスイッチング素子及び第４のスイッチング素子の連結点との間で互いに直列に連結される第５ダイオード及び第６ダイオードを含むレッグ、第１のスイッチング素子のドレイン（ｄｒａｉｎ）端子に連結される直流正極端子、第４のスイッチング素子のソース（ｓｏｕｒｃｅ）端子に連結される直流負極端子、直流正極端子の間で互いに直列に中性点で連結される第１キャパシタ及び第２キャパシタを含む平滑部と、直流正極端子、直流負極端子及び中性点からそれぞれ出力される電位に応じて第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、及び第４のスイッチング素子各々のオン（ＯＮ）／オフ（ＯＦＦ）を制御するゲートドライバと、を含む。

【0026】

本開示の実施形態による電力変換装置は、直流正極端子から電位を出力する場合、第１のスイッチング素子及び第２のスイッチング素子にオン（ＯＮ）し、第３のスイッチング素子及び第４のスイッチング素子をオフ（ＯＦＦ）するように制御するゲートドライバを含む。

【0027】

本開示の実施形態による電力変換装置は、中性点から電位を出力して、交流電圧が正（＋）電圧である場合、第１のスイッチング素子をオフし、第２のスイッチング素子をオン（ＯＮ）するように制御するゲートドライバを含む。

【0028】

本開示の実施形態による電力変換装置は、中性点から電位を出力して、交流電圧が負（－）電圧である場合、第４のスイッチング素子をオフし、第３のスイッチング素子をオン（ＯＮ）するように制御するゲートドライバを含む。

【0029】

本開示の実施形態による電力変換装置は、直流負極端子から電位を出力する場合、第３のスイッチング素子及び第４のスイッチング素子をオンし、第１のスイッチング素子及び第２のスイッチング素子をオフするように制御するゲートドライバを含む。

【0030】

本開示の実施形態による電力変換装置は、第２のスイッチング素子及び第３のスイッチング素子がオン（ＯＮ）されている場合、第１のスイッチング素子のオフ状態を維持するように制御するゲートドライバを含む。

【0031】

本開示の実施形態による電力変換装置は、第２のスイッチング素子及び第３のスイッチング素子１３がオン（ＯＮ）されている場合、第４のスイッチング素子のオフ状態を維持するように制御するゲートドライバを含む。

【0032】

本開示の実施形態による電力変換装置は、複数のレッグが並列に連結される。

【0033】

本開示の実施形態による電力変換装置は、第５ダイオードのカソード（ｃａｔｈｏｄｅ）端子が、第１のスイッチング素子と第２のスイッチング素子との間に連結され、第１のスイッチング素子及び第２のスイッチング素子の連結点から中性点への電流を防ぐ方向に連結される。

【0034】

本開示の実施形態による電力変換装置は、第６ダイオードのアノード（Ａｎｏｄｅ）端子が、第３のスイッチング素子と第３のスイッチング素子との間に連結され、中性点から第３のスイッチング素子及び第４のスイッチング素子の連結点への電流を防ぐ方向に連結される。

【発明の効果】

【0035】

本開示の実施形態によれば、駆動中止を行う場合に発生し得るスイッチング素子の焼損可能性を最小化することができる。

【0036】

本開示の一実施形態によれば、電力変換装置で駆動中止を行う場合、特定のスイッチング素子に入力される信号を、所定の遅延時間だけ遅延させて、特定のスイッチング素子が焼損することを防止することができる。

【0037】

本開示の一実施形態によれば、電力変換装置で駆動中止を行う場合、スイッチング素子に瞬間的に高い電圧がかかることを防止して、焼損可能性を最小化することができる。

【0038】

本開示の実施形態によれば、さらなるダイオードを使用することなく、導通損失を減らすことができる。

【0039】

本開示の一実施形態によれば、電力変換装置の複数のスイッチング素子及びダイオードによる寄生インダクタンスを減少させて、電力変換の効率を高めることができる。

【0040】

本開示の一実施形態によれば、電源に出力される電圧モードに応じて各々のスイッチング素子の動作を制御して、ダイオードに導通する時間を減らし、電力変換の効率を高めることができる。

【図面の簡単な説明】

【0041】

【図1】本開示の一実施形態による電力変換装置の構成例を示す図面である。

【図2】本開示の一実施形態によるＰＷＭコントローラ及びゲートドライバを示すブロック図である。

【図3】本開示の一実施形態による電力変換装置の回路動作を説明するための図面である。

【図4】電力変換装置の駆動中止による電流ループの生成を説明するための図面である。

【図5】本開示の一実施形態による電力変換装置の回路動作を説明するための図面である。

【図6】電力変換装置の駆動中止による電流ループの生成を説明するための図面である。

【図7】本開示の一実施形態による信号遅延部を説明するための図面である。

【図8】本開示の他の実施形態による電力変換装置の回路動作を説明するための図面である。

【図9】本開示の他の実施形態による電力変換装置の回路動作を説明するための図面である。

【図10】本開示の他の実施形態による電力変換装置の回路動作を説明するための図面である。

【図11】本開示の他の実施形態による電力変換装置の回路動作を説明するための図面である。

【発明を実施するための形態】

【0042】

以下では、本発明に関する実施形態について図面を参照してより詳説する。以下の説明で使われる構成要素に対する接尾辞「モジュール」及び「部」は、明細書の作成における容易性のみを考慮して付与されているか混用されるものであって、それ自体として互いに区別される意味あるいは役割を有するものではない。

【0043】

図１は、本開示の一実施形態による電力変換装置の構成例を示す図面である。

【0044】

図１を参考すると、本開示の一実施形態による電力変換装置１の単相回路を示す。電力変換装置１が３相に電力を供給するインバータ装置である場合は、図１の回路を３相回路で構成し、直流電力を交流電力に変化して出力することができる。また、電力変換装置１０が３相に電力を供給するコンバータ装置である場合、図１の回路を３相回路で構成し、交流電力を直流電力に変換して出力することができる。

【0045】

図１を参考すると、電力変換装置１は、第１のスイッチング素子１１、第２のスイッチング素子１２、第３のスイッチング素子１３、及び第４のスイッチング素子１４と、第１ダイオード２１、第２ダイオード２２、第３ダイオード２３、第４ダイオード２４、第５ダイオード２５、及び第６ダイオード２６と、を含むレッグを含むことができる。また、電力変換装置１は、第１キャパシタ３１と、第２キャパシタ３２と、交流端子ＡＣと、直流正（＋）極端子Ｐと、直流負（－）極端子Ｎと、を含むことができる。第１キャパシタ３１及び第２キャパシタ３２は、直流正（＋）極端子Ｐと直流負（－）極端子Ｎにおいて互いに直列に連結されてもよい。よって、直流リンクが２つのキャパシタに直列に連結されてもよい。また、電力変換装置１は、第１のスイッチング素子のドレイン（ｄｒａｉｎ）端子に連結される直流正極端子、第４のスイッチング素子のソース（ｓｏｕｒｃｅ）端子に連結される直流負極端子、前記直流正極端子の間で互いに直列に中性点で連結される第１キャパシタ及び第２キャパシタを含む平滑部を含むことができる。

【0046】

一方、第１ダイオード２１、第２ダイオード２２、第３ダイオード２３、及び第４ダイオード２４は、それぞれ第１のスイッチング素子１１、第２のスイッチング素子１２、第３のスイッチング素子、及び第４のスイッチング素子１４のボディーダイオード（Ｂｏｄｙ Ｄｉｏｄｅ）であってもよい。また、第１のスイッチング素子１１及び第１ダイオード２１は、第１の電力半導体スイッチに、第２のスイッチング素子１２及び第２ダイオード２２は、第２の電力半導体スイッチに、第３のスイッチング素子１３及び第２ダイオード２３は、第３の電力半導体スイッチに、第４のスイッチング素子１４及び第４ダイオード２１は、第４の電力半導体スイッチに称することもできる。電力半導体スイッチは、ＭＯＳＦＥＴ、ＳｉＣ－ＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などを含むことができる。

【0047】

また、電力変換装置１は、ゲートドライバ４０を含むことができる。ゲートドライバ４０は、スイッチング素子を制御することができる。ゲートドライバ４０は、第１のゲートドライバ４１、第２のゲートドライバ４２、第３のゲートドライバ４３、及び第４のゲートドライバ４４を含むことができる。ゲートドライバ４０は、スイッチング素子１１，１２，１３，１４にそれぞれ電圧を印可するか遮断することにより、スイッチング素子各々をオン（ＯＮ）するかオフ（ＯＦＦ）することができる。

【0048】

第１のスイッチング素子１１、第２のスイッチング素子１２、第３のスイッチング素子１３、及び第４のスイッチング素子１４は、直流電源の正（＋）極端子から負（－）極端子に互いに直列に連結されてもよい。

【0049】

また、第５ダイオード２５及び第６ダイオード２６は、互いに直列に連結されてもよく、第５ダイオード２５及び第６ダイオード２６の連結点は、第１キャパシタ３１及び第２キャパシタ３２の中性点Ｏで連結されてもよい。

【0050】

一方、第５ダイオード２５及び第６ダイオード２６は、ツェナーダイオード（Ｚｅｎｅｒ ｄｉｏｄｅ）であってもよい。ツェナーダイオードは、半導体ダイオードの一種であって、非常に低い降伏電圧の特性を有しており、逆方向に所定の降伏電圧がかかったとき、電流が流れるという特徴を有する。よって、第５ダイオード２５及び第６ダイオード２６は、過電圧から回路素子を保護することができる。

【0051】

一方、第５ダイオード２５のカソード（ｃａｔｈｏｄｅ）端子は、第１のスイッチング素子１１と第２のスイッチング素子１２との間に連結され、第１のスイッチング素子１１及び第２のスイッチング素子１２の連結点から直流電源の中性点Ｏへの電流を防ぐ方向に連結されてもよい。

【0052】

また、第６ダイオード２６のアノード（Ａｎｏｄｅ）端子は、第３のスイッチング素子１３と第４のスイッチング素子１４との間に連結され、直流電源の中性点Ｏから第３のスイッチング素子１３と第４のスイッチング素子１４の連結点への電流を防ぐ方向に連結されてもよい。

【0053】

一方、第１のスイッチング素子１１、第２のスイッチング素子１２、第３のスイッチング素子１３、及び第４のスイッチング素子１４と、前記第１のスイッチング素子１１、第２のスイッチング素子１２、第３のスイッチング素子１３、及び第４のスイッチング素子１４各々と逆並列に連結される第１ダイオード２１、第２ダイオード２２、第３ダイオード２３、第４ダイオード２４、第５ダイオード２５、第６ダイオード２６は、所定のバンドギャップ（Ｅ_ｇ）以上を有するワイドバンドギャップ（Ｗｉｄｅ Ｂａｎｄ Ｇａｐ，ＷＢＧ）半導体素子であってもよい。ワイドバンドギャップ半導体素子は、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、又はダイヤモンド等の材料からなる素子であってもよい。

【0054】

よって、電力変換装置１は、第１のスイッチング素子１１、第２のスイッチング素子１２、第３のスイッチング素子１３、及び第４のスイッチング素子１４にそれぞれ逆並列に連結される第１ダイオード２１、第２ダイオード２２、第３ダイオード２３、第４ダイオード２４に導通時、高い電圧降下による損失低下を防ぐために、さらにダイオード（例えば、ショットキーダイオード）を連結することなく、導通損失を最小化することができる。

【0055】

電力変換装置１は、さらにダイオードに流れる電流を測定するための電流センサーが不要であり、コストを下げることができ、電流導通によってオンオフを制御しなくても良いため、複雑性を低くすることができる。

【0056】

また、ワイドバンドギャップ半導体素子であるスイッチング素子及びダイオードを１つのモジュールでパッケージ化することができ、寄生インダクタンスを減らすことができる。

【0057】

図２は、本開示の一実施形態によるＰＷＭコントローラ５０及びゲートドライバ４０を示すブロック図である。

【0058】

電力変換装置１は、パルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ，ＰＷＭ）コントローラ５０を含むことができる。

【0059】

パルス幅変調（ＰＷＭ）コントローラ５０は、入力された電圧をパルス幅変調して、パルス幅変調信号を出力することができる。

【0060】

また、パルス幅変調（ＰＷＭ）コントローラ５０は、ゲートドライバ４０にパルス幅変調信号を出力することができる。ゲートドライバ４０は、パルス幅変調信号に基づいて、スイッチング素子をそれぞれ制御することができる。

【0061】

例えば、パルス幅変調（ＰＷＭ）コントローラ５０は、入力された電圧をパルス幅変調して、複数のパルス幅変調信号をそれぞれ第１のゲートドライバ４１、第２のゲートドライバ４２、第３のゲートドライバ４２、及び第４のゲートドライバ４４に提供することができる。

【0062】

パルス幅変調（ＰＷＭ）コントローラ５０は、第１のパルス幅変調信号（Ｑ_１）を、第１のスイッチング素子１１を制御する第１のゲートドライバ４１に出力することができる。パルス幅変調（ＰＷＭ）コントローラ５０は、第２のパルス幅変調信号（Ｑ_２）を、第２のスイッチング素子１２を制御する第２のゲートドライバ４２に出力することができる。パルス幅変調（ＰＷＭ）コントローラ５０は、第３のパルス幅変調信号（Ｑ_３）を、第３のスイッチング素子１３を制御する第３のゲートドライバ４３に出力することができる。パルス幅変調（ＰＷＭ）コントローラ５０は、第４のパルス幅変調信号（Ｑ_４）を、第４のスイッチング素子１４を制御する第４のゲートドライバ４４に出力することができる。

【0063】

各々のゲートドライバ４１，４２，４３，４４は、各々のパルス幅変調信号（Ｑ_１，Ｑ_２，Ｑ_３，Ｑ_４）が入力されて、各々がスイッチング素子１１，１２，１３，１４のオン（ＯＮ）及びオフ（ＯＦＦ）を制御することができる。

【0064】

図３は、本開示の一実施形態による電力変換装置の回路動作を説明するための図面である。

【0065】

図３を参考すると、ゲートドライバ４０は、電力変換装置１における第１のスイッチング素子１１から第２のスイッチング素子１２への経路に電流が流れるように制御することができる。

【0066】

ゲートドライバ４０は、直流正極端子Ｐ電位を出力する場合、入力された第１のパルス幅変調信号（Ｑ_１）を用いて、第１のスイッチング素子１１に電圧を印可してオン（ＯＮ）し、入力された第２のパルス幅変調信号（Ｑ_２）を用いて、第２のスイッチング素子１２に電圧を印可してオン（ＯＮ）し、入力された第３のパルス幅変調信号（Ｑ_３）を用いて、第３のスイッチング素子１３をオフ（ＯＦＦ）し、入力された第４のパルス幅変調信号（Ｑ_４）を用いて、第４のスイッチング素子１４をオフ（ＯＦＦ）するように制御することができる。

【0067】

Ｐ電位を出力する場合とは、第１キャパシタ３１及び第２キャパシタ３２が直列に連結して構成される直流電源の最上位電位を出力することを意味し得、正（＋）電圧（＋Ｅ）を出力する場合であってもよい。

【0068】

図４は、電力変換装置１の駆動中止による電流ループの生成を説明するための図面である。

【0069】

図４を参考すると、電力変換装置１における第１のスイッチング素子１１から第２のスイッチング素子１２への第１経路（Ｐ１）に電流が流れている場合を示す。

【0070】

電力変換装置１は、駆動を中止する場合、第１のスイッチング素子１１、第２のスイッチング素子１２、第３のスイッチング素子１３、及び第４のスイッチング素子１４をいずれもオフ（ＯＦＦ）することができる。例えば、パルス幅変調（ＰＷＭ）コントローラ５０は、複数のパルス幅変調信号（Ｑ_１，Ｑ_２，Ｑ_３，Ｑ_４）をゲートドライバ４０に出力することができる。第１のゲートドライバ４１、第２のゲートドライバ４２、第３のゲートドライバ４３、及び第４のゲートドライバ４４は、同期化したパルス幅変調信号（Ｑ_１，Ｑ_２，Ｑ_３，Ｑ_４）によって第１のスイッチング素子１１、第２のスイッチング素子１２、第３のスイッチング素子１３、及び第４のスイッチング素子１４をオフ（ＯＦＦ）するように制御することができる。

【0071】

しかし、信号が切断される遅延が発生し得、第１のスイッチング素子１１、第２のスイッチング素子１２、第３のスイッチング素子１３、及び第４のスイッチング素子１４が同時にオフ（ＯＦＦ）されない場合が発生し得る。

【0072】

例えば、第２のスイッチング素子１２が所定の時間（例えば、何ｎｓ）でも先にオフ（ＯＦＦ）される場合、既存に第１経路（Ｐ１）に流れていた電流によって第３のスイッチング素子１３及び第４のスイッチング素子１４がターンオン（Ｔｕｒｎ Ｏｎ）されてもよい。よって、第３のスイッチング素子１３から第４のスイッチング素子１４への第２経路（Ｐ２）に電流が流れる電流ループが生成し得る。この場合、第２のスイッチング素子１２に直流正極端子Ｐと直流負極端子Ｎにおける電圧がかかるようになり、第２のスイッチング素子１２が焼損する可能性がある。よって、駆動中止を行う場合、電流ループの生成を防止することができるように、第２のスイッチング素子１２に出力される第２のパルス幅変調信号（Ｑ_２）に遅延を発生させて、第２のスイッチング素子１２が他のスイッチング素子よりも先にオフ（ＯＦＦ）されないようにする必要がある。

【0073】

図５は、本開示の一実施形態による電力変換装置の回路動作を説明するための図面である。

【0074】

図５を参考すると、ゲートドライバ４０は、電力変換装置１における第３のスイッチング素子１３から第４のスイッチング素子１４への経路に電流が流れるように制御することができる。

【0075】

ゲートドライバ４０は、直流負極端子Ｎ電位を出力する場合、入力された第１のパルス幅変調信号（Ｑ_１）を用いて、第１のスイッチング素子１１をオフし、入力された第２のパルス幅変調信号（Ｑ_２）を用いて、第２のスイッチング素子１２をオフし、入力された第３のパルス幅変調信号（Ｑ_３）を用いて、第３のスイッチング素子１３をオンし、入力された第４のパルス幅変調信号（Ｑ_４）を用いて、第４のスイッチング素子１４をオンするように制御することができる。

【0076】

Ｎ電位を出力する場合とは、第１キャパシタ３１及び第２キャパシタ３２が直列に連結して構成される直流電源の最下位電位を出力することを意味し得、負（－）電圧（－Ｅ）を出力する場合であってもよい。

【0077】

図６は、電力変換装置１の駆動中止による電流ループの生成を説明するための図面である。

【0078】

図６を参考すると、電力変換装置１における第３のスイッチング素子１３から第４のスイッチング素子１４への第３経路（Ｐ３）に電流が流れている場合を示す。

【0079】

電力変換装置１は、駆動を中止する場合、第１のスイッチング素子１１、第２のスイッチング素子１２、第３のスイッチング素子１３、及び第４のスイッチング素子１４をいずれもオフ（ＯＦＦ）することができる。例えば、パルス幅変調（ＰＷＭ）コントローラ５０は、複数のパルス幅変調信号（Ｑ_１，Ｑ_２，Ｑ_３，Ｑ_４）をゲートドライバ４０に出力することができる。第１のゲートドライバ４１、第２のゲートドライバ４２、第３のゲートドライバ４３、及び第４のゲートドライバ４４は、同期化したパルス幅変調信号（Ｑ_１，Ｑ_２，Ｑ_３，Ｑ_４）によって第１のスイッチング素子１１、第２のスイッチング素子１２、第３のスイッチング素子１３、及び第４のスイッチング素子１４をオフ（ＯＦＦ）するように制御することができる。

【0080】

しかし、信号が切断される遅延が発生し得、第１のスイッチング素子１１、第２のスイッチング素子１２、第３のスイッチング素子１３、及び第４のスイッチング素子１４が同時にオフ（ＯＦＦ）されない場合が発生し得る。

【0081】

例えば、第３のスイッチング素子１３が、所定の時間（例えば、何ｎｓ）でも先にオフ（ＯＦＦ）される場合、既存に第３経路（Ｐ３）に流れていた電流によって第１のスイッチング素子１１及び第２のスイッチング素子１２がターンオン（Ｔｕｒｎ Ｏｎ）されてもよい。よって、第２のスイッチング素子１２から第１のスイッチング素子１１への第４経路（Ｐ４）に電流が流れる電流ループが生成され得る。この場合、第３のスイッチング素子１３に直流正極端子Ｐと直流負極端子Ｎにおける電圧がかかるようになり、第３のスイッチング素子１３が焼損する可能性がある。よって、駆動中止を行う場合、電流ループの生成を防止することができるように、第２のスイッチング素子１３に出力される第２のパルス幅変調信号（Ｑ_２）に遅延を発生させて、第２のスイッチング素子１２が他のスイッチング素子よりも先にオフ（ＯＦＦ）されないようにする必要がある。

【0082】

図７は、本開示の一実施形態による信号遅延部を説明するための図面である。

【0083】

電力変換装置１は、信号遅延部６０をさらに含むことができる。

【0084】

信号遅延部６０は、複数のパルス幅変調信号（Ｑ_１，Ｑ_２，Ｑ_３，Ｑ_４）のうち信号の遅延が必要なパルス幅変調信号の信号を、所定の遅延時間だけ遅延させることができる。

【0085】

この場合、遅延される所定の遅延時間は、所定のスイッチング素子が先にオフ（ＯＦＦ）されないようにするか、より遅れてオフ（ＯＦＦ）されるようにする、既に設定した時間を意味し得る。

【0086】

パルス幅変調（ＰＷＭ）コントローラ５０から第１のパルス幅変調信号（Ｑ_１）、第２のパルス幅変調信号（Ｑ_２）、第３のパルス幅変調信号（Ｑ_３）、及び第４のパルス幅変調信号（Ｑ_４）が出力されて、ゲイドドライバー４０に入力されてもよい。

【0087】

図４及び図５において上述したように、第２のスイッチング素子１２又は第３のスイッチング素子１３が、所定の時間（例えば、何ｎｓ）でも先にオフ（ＯＦＦ）される場合、第２のスイッチング素子１２又は第３のスイッチング素子１３が焼損する問題が発生し得るため、電力変換装置１０は、第２のパルス幅変調信号（Ｑ_２）又は第３のパルス幅変調信号（Ｑ_３）を、所定の時間だけ遅延させる信号遅延部６０をさらに含むことができる。

【0088】

例えば、第１の信号遅延部６１は、パルス幅変調（ＰＷＭ）コントローラ５０から出力される第２のパルス幅変調信号（Ｑ_２）を、所定の遅延時間だけ遅延させて、遅延された第２のパルス幅変調信号（Ｑ_２ｄ）を出力することができる。

【0089】

よって、パルス幅変調（ＰＷＭ）コントローラ５０から第１のパルス幅変調信号（Ｑ_１）、第２のパルス幅変調信号（Ｑ_２）、第３のパルス幅変調信号（Ｑ_３）、及び第４のパルス幅変調信号（Ｑ_４）が出力されて、第１のゲートドライバ４１、第２のゲートドライバ４２、第３のゲートドライバ４３、及び第４のゲートドライバ４４に入力される場合、第２のゲートドライバ４２は、遅延された第２のパルス幅変調信号（Ｑ_２ｄ）が入力されることで、第２のゲートドライバ４２が第２のスイッチング素子１２をオフ（ＯＦＦ）する制御を、遅延時間だけ遅らせることができる。

【0090】

よって、電力変換装置１における第１のスイッチング素子１１から第２のスイッチング素子１２への第１経路（Ｐ１）に電流が流れる途中、電力変換装置１の駆動を中止する場合も、第２のスイッチング素子１２が所定の遅延時間だけ遅れてオフ（ＯＦＦ）されるように制御して、第４のスイッチング素子１４から第３のスイッチング素子１３への第２経路（Ｐ２）に電流が流れる電流ループが生成されることを防止し、第２のスイッチング素子１２が焼損することを防止することができる。

【0091】

また、例えば、第２信号遅延部６２は、パルス幅変調（ＰＷＭ）コントローラ５０から出力される第３のパルス幅変調信号（Ｑ_３）を、所定の遅延時間だけ遅延させて、遅延された第３のパルス幅変調信号（Ｑ_３ｄ）を出力することができる。

【0092】

よって、パルス幅変調（ＰＷＭ）コントローラ５０から第１のパルス幅変調信号（Ｑ_１）、第２のパルス幅変調信号（Ｑ_２）、第３のパルス幅変調信号（Ｑ_３）、及び第４のパルス幅変調信号（Ｑ_４）が出力されて、第１のゲートドライバ４１、第２のゲートドライバ４２、第３のゲートドライバ４３、及び第４のゲートドライバ４４に入力される場合、第３のゲートドライバ４３は、遅延された第３のパルス幅変調信号（Ｑ_３ｄ）が入力されることで、第３のゲートドライバ４３が第３のスイッチング素子１３をオフ（ＯＦＦ）する制御を、遅延時間だけ遅らせることができる。

【0093】

よって、電力変換装置１における第３のスイッチング素子１３から第４のスイッチング素子１４への第３経路（Ｐ３）に電流が流れる途中、電力変換装置１の駆動を中止する場合も、第３のスイッチング素子１３が所定の遅延時間だけ遅れてオフ（ＯＦＦ）されるように制御して、第２のスイッチング素子１２から第１のスイッチング素子１１への第４経路（Ｐ４）に電流が流れる電流ループが生成されることを防止し、第３のスイッチング素子１３が焼損することを防止することができる。

【0094】

一方、ゲートドライバは４０は、駆動中止命令を行う場合、複数のスイッチング素子各々のオンオフ状態に基づいて、複数のスイッチング素子各々がオフされる時間を異にして制御することができる。

【0095】

例えば、ゲートドライバ４０は、第１のスイッチング素子１１及び第２のスイッチング素子１２がオン（ＯＮ）されており、電力変換装置１の駆動中止命令を行う場合、第２のスイッチング素子１２をオフ（ＯＦＦ）させる制御動作を、第１のスイッチング素子１１をオフ（ＯＦＦ）させる制御動作よりも所定の遅延時間だけ遅れて動作させることができる。よって、第２のスイッチング素子１２が第１のスイッチング素子１１よりも先にオフされて、電流ループが発生し、第２のスイッチング素子１２が焼損する問題を防止することができる。

【0096】

また、例えば、ゲートドライバ４０は、第３のスイッチング素子１３及び第４のスイッチング素子１４がオン（ＯＮ）されており、電力変換装置１の駆動中止命令を行う場合、第３のスイッチング素子１３をオフ（ＯＦＦ）させる制御動作を、第４のスイッチング素子１４をオフ（ＯＦＦ）させる制御動作よりも所定の遅延時間だけ遅れて動作させることができる。よって、第３のスイッチング素子１３が第４のスイッチング素子１４よりも先にオフされて、電流ループが発生し、第３のスイッチング素子１３が焼損する問題を防止することができる。

【0097】

図８は、本開示の他の実施形態による電力変換装置の回路動作を説明するための図面である。

【0098】

ゲートドライバ４０は、直流正極端子Ｐ電位を出力する場合、第１のスイッチング素子１１及び第２のスイッチング素子１２に電圧を印可してオン（ＯＮ）し、第３のスイッチング素子１３及び第４のスイッチング素子１４は、オフ（ＯＦＦ）するように制御することができる。Ｐ電位を出力する場合とは、第１キャパシタ３１及び第２キャパシタ３２が直列に連結して構成される直流電源の最上位電位を出力することを意味し得、正（＋）電圧（＋Ｅ）を出力する場合であってもよい。

【0099】

よって、電力変換装置１では、第１のスイッチング素子１１から第２のスイッチング素子１２への経路に電流が流れてもよい。

【0100】

図９は、本開示の他の実施形態による電力変換装置の回路動作を説明するための図面である。

【0101】

ゲートドライバ４０は、中性点Ｏ電位を出力する場合、ＡＣ電圧が正（＋）電圧である場合には、第１のスイッチング素子１１をオフ（ＯＦＦ）し、かつ第２のスイッチング素子１２に電圧を印可してオン（ＯＮ）するように制御することができる。Ｏ電位を出力する場合とは、第１キャパシタ３１及び第２キャパシタ３２が直列に連結して構成される直流電源の中間電位を出力することを意味し得、０電圧を出力する場合であってもよい。

【0102】

よって、電力変換装置１では、第５ダイオード２５から第２のスイッチング素子１２への経路に電流が流れてもよい。

【0103】

図１０は、本開示の他の実施形態による電力変換装置の回路動作を説明するための図面である。

【0104】

ゲートドライバ４０は、Ｏ電位を出力する場合、ＡＣ電圧が負（－）電圧である場合には、第４のスイッチング素子１４をオフ（ＯＦＦ）し、かつ第３のスイッチング素子１３に電圧を印可してオン（ＯＮ）するように制御することができる。

【0105】

よって、電力変換装置１では、第３のスイッチング素子１３から第６ダイオード２６への経路に電流が流れてもよい。

【0106】

図１１は、本開示の他の実施形態による電力変換装置の回路動作を説明するための図面である。

【0107】

ゲートドライバ４０は、Ｎ電位を出力する場合、第３のスイッチング素子１３及び第４のスイッチング素子１４に電圧を印可してオン（ＯＮ）し、第１のスイッチング素子１１及び第２のスイッチング素子１２は、オフ（ＯＦＦ）するように制御することができる。Ｎ電位を出力する場合とは、第１キャパシタ３１及び第２キャパシタ３２が、直列に連結して構成される直流電源の最下位電位を出力することを意味し得、負（－）電圧（－Ｅ）を出力する場合であってもよい。

【0108】

よって、電力変換装置１では、第３のスイッチング素子１３から第４のスイッチング素子１４への経路に電流が流れてもよい。

【0109】

一方、ゲートドライバ４０は、第２のスイッチング素子１２及び第３のスイッチング素子１３がオン（ＯＮ）されている場合、第１のスイッチング素子１１をオン（ＯＮ）しないように制御することができる。

【0110】

また、ゲートドライバ４０は、第２のスイッチング素子１２及び第３のスイッチング素子１３がオン（ＯＮ）されている場合、第４のスイッチング素子１４にオン（ＯＮ）しないように制御することができる。

【0111】

ゲートドライバ４０は、電流の方向を考慮せずに、電位出力に応じてスイッチング素子を制御することにより、スイッチング素子各々のボディーダイオードに導通する時間を減らすことができる。

【0112】

以上の説明は、本発明の技術思想を例示的に説明したことに過ぎないし、本発明の属する技術分野における通常の知識を有する者であれば、本発明の本質的な特性から外れない範囲で様々な修正及び変形が可能である。

【0113】

よって、本発明に開示の実施形態は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、これら実施形態よって本発明の技術思想の範囲が限定されるものではない。

【0114】

本発明の保護範囲は、下記の請求の範囲によって解釈しなければならなず、それと同等な範囲内にある全ての技術思想は、本発明の権利範囲に含まれると解釈しなければならない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】