知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-17
(45)【発行日】2024-07-25
(54)【発明の名称】表示パネル及び表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20240718BHJP
G06T 1/00 20060101ALI20240718BHJP
G09F 9/00 20060101ALI20240718BHJP
H10K 50/10 20230101ALI20240718BHJP
H10K 59/121 20230101ALI20240718BHJP
H10K 59/123 20230101ALI20240718BHJP
H10K 59/35 20230101ALI20240718BHJP
H10K 59/40 20230101ALI20240718BHJP
【ＦＩ】
G09F9/30 365
G09F9/30 338
G06T1/00 400G
G09F9/00 366Z
H10K50/10
H10K59/121 213
H10K59/123
H10K59/35
H10K59/40
【請求項の数】
14
(21)【出願番号】P 2020567204
(86)(22)【出願日】2019-12-25
(65)【公表番号】
(43)【公表日】2022-03-15
(86)【国際出願番号】 CN2019128345
(87)【国際公開番号】W WO2020155955
(87)【国際公開日】2020-08-06
【審査請求日】2022-12-19
(31)【優先権主張番号】201910093793.9
(32)【優先日】2019-01-30
(33)【優先権主張国・地域又は機関】CN
(73)【特許権者】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】グオ ユーゼン
(72)【発明者】
【氏名】チェン シャオチュアン
(72)【発明者】
【氏名】ワン レイ
(72)【発明者】
【氏名】ワン ハイシェン
(72)【発明者】
【氏名】リウ インミン
(72)【発明者】
【氏名】ジャオ リージュン
(72)【発明者】
【氏名】リー チャンフェン
【審査官】内村 駿介
(56)【参考文献】
【文献】中国特許出願公開第１０６８４２５９４（ＣＮ，Ａ）
【文献】中国特許出願公開第１０７１３３６１３（ＣＮ，Ａ）
【文献】韓国公開特許第１０－２０１８－０１１７７４８（ＫＲ，Ａ）
【文献】韓国公開特許第１０－２００６－００５６７９３（ＫＲ，Ａ）
【文献】中国実用新案第２０７４２５８５８（ＣＮ，Ｕ）
【文献】中国特許出願公開第１０９０３７２７６（ＣＮ，Ａ）
【文献】韓国公開特許第１０－２０１３－０００７３０９（ＫＲ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｆ ９／３０
Ｈ１０Ｋ ５０／００－１０２／２０
Ｇ０６Ｔ １／００
Ｇ０９Ｆ ９／００
(57)【特許請求の範囲】
【請求項1】
表示パネルであって、前記表示パネルは指紋認証表示パネルであり、
異なる色の光を発する第１サブ画素、第２サブ画素及び第３サブ画素を含むサブ画素アレイと、
前記サブ画素アレイの光出射面の下方に配置される複数の感光手段とを備え、
前記複数の感光手段の各々は、感光層を有する感光素子を含み、前記感光素子の感光層の前記表示パネルのパネル面における正投影と、前記第１サブ画素、前記第２サブ画素及び前記第３サブ画素の前記表示パネルのパネル面における正投影とが何れも重なる領域を有する、
表示パネル。
【請求項2】
各前記感光層の前記表示パネルのパネル面における正投影と、前記第１サブ画素の前記表示パネルのパネル面における正投影との重なる領域の面積は、何れも等しく、各前記感光層の前記表示パネルのパネル面における正投影と、前記第２サブ画素の前記表示パネルのパネル面における正投影との重なる領域の面積は、何れも等しく、
各前記感光層の前記表示パネルのパネル面における正投影と、前記第３サブ画素の前記表示パネルのパネル面における正投影との重なる領域の面積は、何れも等しい、
請求項１に記載の表示パネル。
【請求項3】
前記サブ画素アレイは、列方向に順次配列された複数の表示グループを含み、前記複数の表示グループの各々は、行方向に順次交互に配列された第１表示サブグループ、第２表示サブグループを含み、各前記第１表示サブグループ、各前記第２表示サブグループは何れも、隣接する２行に分布された１つの前記第１サブ画素、１つの前記第２サブ画素及び１つの前記第３サブ画素を含み、
各前記表示グループにおいて、各前記第１表示サブグループにおける前記第１サブ画素、及び前記第２サブ画素は、各前記第２表示サブグループにおける前記第３サブ画素と同じ行に位置し、各前記第１表示サブグループにおける前記第３サブ画素は、各前記第２表示サブグループにおける前記第１サブ画素、前記第２サブ画素と同じ行に位置する、
請求項１又は２に記載の表示パネル。
【請求項4】
前記複数の感光手段は、前記サブ画素アレイの光出射面の下方に均一に分布される、請求項３に記載の表示パネル。
【請求項5】
各前記感光層は、第１サブ感光層、第２サブ感光層、及び第３サブ感光層を含み、各前記第１表示サブグループ、各前記第２表示サブグループの光出射面の下方には、何れも１つの前記感光手段が配置され、
前記表示パネルのパネル面の垂直方向に沿って、各前記第１表示サブグループに対応する前記感光手段において、前記第１サブ感光層は、当該第１表示サブグループにおける前記第３サブ画素、隣接する前記第２表示サブグループの近接する前記第２サブ画素のいずれとも重なりを有し、前記第２サブ感光層は、当該第１表示サブグループにおける前記第３サブ画素、隣接する前記第２表示サブグループの近接する前記第１サブ画素のいずれとも重なりを有し、前記第３サブ感光層は、当該第１表示サブグループにおける前記第１サブ画素、前記第２サブ画素のいずれとも重なりを有し、
前記表示パネルのパネル面の垂直方向に沿って、各前記第２表示サブグループに対応する前記感光手段において、前記第１サブ感光層は、当該第２表示サブグループにおける前記第３サブ画素、隣接する前記第１表示サブグループの近接する前記第２サブ画素のいずれとも重なりを有し、前記第２サブ感光層は、当該第２表示サブグループにおける前記第３サブ画素、隣接する前記第１表示サブグループの近接する前記第１サブ画素のいずれとも重なりを有し、前記第３サブ感光層は、当該第２表示サブグループにおける前記第１サブ画素、前記第２サブ画素のいずれとも重なりを有する、
請求項４に記載の表示パネル。
【請求項6】
列方向に沿って、各前記第１表示サブグループにおける前記第３サブ画素は、隣接する他の前記第１表示サブグループにおける前記第１サブ画素、前記第２サブ画素とともに、１つの第１仮想サブグループを構成し、各前記第２表示サブグループにおける前記第１サブ画素、及び前記第２サブ画素は、隣接する他の前記第２表示サブグループにおける前記第３サブ画素とともに、１つの第２仮想サブグループを構成し、各前記第１仮想サブグループ、各前記第２仮想サブグループの光出射面の下方には、何れも１つの前記感光手段が配置され、
前記表示パネルのパネル面の垂直方向に沿って、各前記第１仮想サブグループに対応する前記感光手段において、前記第１サブ感光層は、当該第１仮想サブグループにおける前記第３サブ画素、隣接する前記第２仮想サブグループの近接する前記第２サブ画素のいずれとも重なりを有し、前記第２サブ感光層は、当該第１仮想サブグループにおける前記第３サブ画素、隣接する前記第２仮想サブグループの近接する前記第１サブ画素のいずれとも重なりを有し、前記第３サブ感光層は、当該第１仮想サブグループにおける前記第１サブ画素、前記第２サブ画素のいずれとも重なりを有し、
前記表示パネルのパネル面の垂直方向に沿って、各前記第２仮想サブグループに対応する前記感光手段において、前記第１サブ感光層は、当該第２仮想サブグループにおける前記第３サブ画素、隣接する前記第１仮想サブグループの近接する前記第２サブ画素のいずれとも重なりを有し、前記第２サブ感光層は、当該第２仮想サブグループにおける前記第３サブ画素、隣接する前記第１仮想サブグループの近接する前記第１サブ画素のいずれとも重なりを有し、前記第３サブ感光層は、当該第２仮想サブグループにおける前記第１サブ画素、前記第２サブ画素のいずれとも重なりを有する、
請求項５に記載の表示パネル。
【請求項7】
各前記第１サブ感光層と、対応する前記第２サブ画素との重なる領域の面積は、何れも等しく、各前記第１サブ感光層と、対応する前記第３サブ画素との重なる領域の面積は、何れも等しく、各前記第２サブ感光層と、対応する前記第１サブ画素との重なる領域の面積は、何れも等しく、各前記第２サブ感光層と、対応する前記第３サブ画素との重なる領域の面積は、何れも等しく、
各前記第３サブ感光層と、対応する前記第１サブ画素との重なる領域の面積は、何れも等しく、各前記第３サブ感光層と、対応する前記第２サブ画素との重なる領域の面積は、何れも等しい、
請求項６に記載の表示パネル。
【請求項8】
１列の前記第１表示サブグループにおいて、前記第１サブ画素と前記第２サブ画素との間の隙間は、前記第３サブ画素の列方向の中心線に整列し、１列の前記第２表示サブグループにおいて、前記第１サブ画素と前記第２サブ画素との間の隙間は、列方向において前記第３サブ画素の中心線に整列し、
各前記感光手段における前記第１サブ感光層、前記第２サブ感光層及び前記第３サブ感光層の中心が仮想三角形を形成するように接続され、
行方向及び列方向に沿って、隣接する２つの前記仮想三角形の中点の間の間隔が何れも等しく、前記中点は、各前記仮想三角形の、前記第３サブ感光層の中心が所在する頂角から対辺に下ろした垂線の中点である、
請求項６に記載の表示パネル。
【請求項9】
前記感光手段において、前記感光層に含まれる第１サブ感光層、第２サブ感光層、及び第３サブ感光層が互いに接続されていない、請求項６に記載の表示パネル。
【請求項10】
前記感光手段における前記感光素子は、さらに、前記表示パネルのパネル面の垂直方向に沿って前記感光層の両側に積層して配置される下部電極及び上部電極を含み、前記下部電極の前記表示パネルのパネル面における正投影は、前記第１サブ感光層、第２サブ感光層、及び第３サブ感光層の前記表示パネルのパネル面における正投影を覆い、且つ前記第１サブ感光層、第２サブ感光層、及び第３サブ感光層に対応する下部電極の部分が互いに連通し、
前記上部電極の前記表示パネルのパネル面における正投影は、前記第１サブ感光層、第２サブ感光層、及び第３サブ感光層の前記表示パネルのパネル面における正投影を覆い、且つ前記第１サブ感光層、第２サブ感光層、及び第３サブ感光層に対応する上部電極の部分が互いに連通する、
請求項９に記載の表示パネル。
【請求項11】
前記表示パネルのパネル面の垂直方向に沿って、前記第１サブ画素、前記第２サブ画素及び前記第３サブ画素のパターンは、何れも六角形である、請求項１～１０の何れか１項に記載の表示パネル。
【請求項12】
前記第１サブ画素は、第１発光素子を含み、前記第１サブ画素と前記感光層との重なる部分は、前記第１サブ画素における前記第１発光素子の第１発光層であり、前記第２サブ画素は、第２発光素子を含み、前記第２サブ画素と前記感光層との重なる部分は、前記第２サブ画素における前記第２発光素子の第２発光層であり、
前記第３サブ画素は、第３発光素子を含み、前記第３サブ画素と前記感光層との重なる部分は、前記第３サブ画素における前記第３発光素子の第３発光層である、
請求項１～１１の何れか１項に記載の表示パネル。
【請求項13】
各前記第１サブ画素、各前記第２サブ画素及び各前記第３サブ画素は、さらに何れも当該サブ画素中の対応する発光素子に電気的接続される駆動トランジスタを含み、前記感光手段は、さらに当該感光手段における前記感光素子に電気的接続されるスイッチングトランジスタを含み、
前記駆動トランジスタ中の活性層は、前記スイッチングトランジスタ中の活性層と材料が異なり、且つ前記スイッチングトランジスタ中の活性層は、酸化物半導体材料からなり、又は
各前記第１サブ画素、各前記第２サブ画素及び各前記第３サブ画素は、さらに何れも当該サブ画素中の対応する発光素子に電気的接続される駆動トランジスタを含み、
前記感光手段は、さらに当該感光手段における前記感光素子に電気的接続されるスイッチングトランジスタを含み、
前記駆動トランジスタ中の活性層は、前記スイッチングトランジスタ中の活性層と材料が異なり、且つ前記駆動トランジスタ中の活性層は、低温ポリシリコン材料からなる、
請求項１２に記載の表示パネル。
【請求項14】
請求項１～１３の何れか１項に記載の表示パネルを備える、表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、表示技術の分野に関し、特に表示パネル及び表示装置に関するものである。
【背景技術】
【0002】
関連技術では、指紋を採取するための認証手段（即ち指紋認証手段）は、通常、表示画面の表示領域外に設けられ、例えば携帯電話等の端末のＨｏｍｅキー（即ちホームキー）に集積されることが多く、表示画面の画面占有率（即ち表示画面全体の正面に占める表示領域の割合）が低い。表示領域の画面占有率をより向上させるために、指紋認証素子を表示領域に集積させる指紋認証技術が提案されている。
【発明の概要】
【課題を解決するための手段】
【0003】
一態様では、サブ画素アレイ及び複数の感光手段を備える表示パネルを提供する。前記サブ画素アレイは、異なる色の光を発する第１サブ画素、第２サブ画素及び第３サブ画素を含む。前記複数の感光手段は、前記サブ画素アレイの光出射面の下方に配置される。前記複数の感光手段の各々は、感光層を有する感光素子を含む。前記感光素子の感光層の前記表示パネルのパネル面における正投影と、前記第１サブ画素、前記第２サブ画素及び前記第３サブ画素の前記表示パネルのパネル面における正投影とは、何れも重なる領域を有する。
【0004】
幾つかの実施例において、各前記感光層の前記表示パネルのパネル面における正投影と、前記第１サブ画素の前記表示パネルのパネル面における正投影との重なる領域の面積は、すべて等しい。各前記感光層の前記表示パネルのパネル面における正投影と、前記第２サブ画素の前記表示パネルのパネル面における正投影との重なる領域の面積は、何れも等しい。各前記感光層の前記表示パネルのパネル面における正投影と、前記第３サブ画素の前記表示パネルのパネル面における正投影との重なる領域の面積は、何れも等しい。
【0005】
幾つかの実施例において、前記サブ画素アレイは、列方向に順次配列された複数の表示グループを含む。前記複数の表示グループの各々は、行方向に順次交互に配列された第１表示サブグループ、第２表示サブグループを含む。各前記第１表示サブグループ、各前記第２表示サブグループは、何れも隣接する２行に配置された１つの前記第１サブ画素、１つの前記第２サブ画素及び１つの前記第３サブ画素を含む。各前記表示グループにおいて、各前記第１表示サブグループにおける前記第１サブ画素及び前記第２サブ画素は、何れも各前記第２表示サブグループにおける前記第３サブ画素と同じ行に位置し、各前記第１表示サブグループにおける前記第３サブ画素は、何れも各前記第２表示サブグループにおける前記第１サブ画素、前記第２サブ画素と同じ行に位置する。
【0006】
幾つかの実施例において、前記複数の感光手段は、前記サブ画素アレイの光出射面の下方に均一に配置される。
【0007】
幾つかの実施例において、各前記感光層は、第１サブ感光層、第２サブ感光層、及び第３サブ感光層を含む。各前記第１表示サブグループ、各前記第２表示サブグループの光出射面の下方には、何れも１つの前記感光手段が配置されている。前記表示パネルのパネル面の垂直方向に沿って、各前記第１表示サブグループに対応する前記感光手段において、前記第１サブ感光層は、当該第１表示サブグループにおける前記第３サブ画素、隣接する前記第２表示サブグループの近接する前記第２サブ画素のいずれとも重なりを有し、前記第２サブ感光層は、当該第１表示サブグループにおける前記第３サブ画素、隣接する前記第２表示サブグループの近接する前記第１サブ画素のいずれとも重なりを有し、前記第３サブ感光層は、当該第１表示サブグループにおける前記第１サブ画素、前記第２サブ画素のいずれとも重なりを有する。
【0008】
前記表示パネルのパネル面の垂直方向に沿って、各前記第２表示サブグループに対応する前記感光手段において、前記第１サブ感光層は、当該第２表示サブグループにおける前記第３サブ画素、隣接する前記第１表示サブグループの近接する前記第２サブ画素のいずれとも重なりを有し、前記第２サブ感光層は、当該第２表示サブグループにおける前記第３サブ画素、隣接する前記第１表示サブグループの近接する前記第１サブ画素のいずれとも重なりを有し、前記第３サブ感光層は、当該第２表示サブグループにおける前記第１サブ画素、前記第２サブ画素のいずれとも重なりを有する。
【0009】
幾つかの実施例において、列方向に沿って、各前記第１表示サブグループにおける前記第３サブ画素は、隣接する他の前記第１表示サブグループにおける前記第１サブ画素、前記第２サブ画素とともに、１つの第１仮想サブグループを構成し、各前記第２表示サブグループにおける前記第１サブ画素、及び前記第２サブ画素は、隣接する他の前記第２表示サブグループにおける前記第３サブ画素とともに、１つの第２仮想サブグループを構成する。各前記第１仮想サブグループ、各前記第２仮想サブグループの光出射面の下方には、何れも１つの前記感光手段が配置されている。
【0010】
前記表示パネルのパネル面の垂直方向に沿って、各前記第１仮想サブグループに対応する前記感光手段において、前記第１サブ感光層は、当該第１仮想サブグループにおける前記第３サブ画素、隣接する前記第２仮想サブグループの近接する前記第２サブ画素のいずれとも重なりを有し、前記第２サブ感光層は、当該第１仮想サブグループにおける前記第３サブ画素、隣接する前記第２仮想サブグループの近接する前記第１サブ画素のいずれとも重なりを有し、前記第３サブ感光層は、当該第１仮想サブグループにおける前記第１サブ画素、前記第２サブ画素のいずれとも重なりを有する。前記表示パネルのパネル面の垂直方向に沿って、各前記第２仮想サブグループに対応する前記感光手段において、前記第１サブ感光層は、当該第２仮想サブグループにおける前記第３サブ画素、隣接する前記第１仮想サブグループの近接する前記第２サブ画素のいずれとも重なりを有し、前記第２サブ感光層は、当該第２仮想サブグループにおける前記第３サブ画素、隣接する前記第１仮想サブグループの近接する前記第１サブ画素のいずれとも重なりを有し、前記第３サブ感光層は、当該第２仮想サブグループにおける前記第１サブ画素、前記第２サブ画素のいずれとも重なりを有する。
【0011】
幾つかの実施例において、各前記第１サブ感光層と、対応する前記第２サブ画素との重なる領域の面積は、何れも等しく、各前記第１サブ感光層と、対応する前記第３サブ画素との重なる領域の面積は、何れも等しい。各前記第２サブ感光層と、対応する前記第１サブ画素との重なる領域の面積は、何れも等しく、各前記第２サブ感光層と、対応する前記第３サブ画素との重なる領域の面積は、何れも等しい。各前記第３サブ感光層と、対応する前記第１サブ画素との重なる領域の面積は、何れも等しく、各前記第３サブ感光層と、対応する前記第２サブ画素との重なる領域の面積は、何れも等しい。
【0012】
幾つかの実施例において、１列の前記第１表示サブグループにおいて、前記第１サブ画素と前記第２サブ画素との間の隙間は、前記第３サブ画素の列方向の中心線に整列し、１列の前記第２表示サブグループにおいて、前記第１サブ画素と前記第２サブ画素との間の隙間は、前記第３サブ画素の列方向の中心線に整列する。各前記感光手段における前記第１サブ感光層、前記第２サブ感光層及び前記第３サブ感光層の中心が仮想三角形を形成するように接続される。行方向及び列方向に沿って、隣接する２つの前記仮想三角形の中点の間の間隔が何れも等しく、前記中点は、各前記仮想三角形のうち、前記第３サブ感光層の中心が所在する頂角から対辺に下ろした垂線の中点である。
【0013】
幾つかの実施例において、前記感光手段では、前記感光層に含まれる第１サブ感光層、第２サブ感光層、及び第３サブ感光層が互いに接続されていない。
【0014】
幾つかの実施例において、前記感光手段における感光素子は、前記表示パネルのパネル面の垂直方向に沿って前記感光層の両側に積層して配置される下部電極及び上部電極をさらに含む。前記下部電極の前記表示パネルのパネル面における正投影は、前記第１サブ感光層、第２サブ感光層、及び第３サブ感光層の前記表示パネルのパネル面における正投影を覆い、且つ前記第１サブ感光層、第２サブ感光層、及び第３サブ感光層に対応する下部電極の部分が互いに連通し、前記上部電極の表示パネルのパネル面における正投影は、前記第１サブ感光層、第２サブ感光層、及び第３サブ感光層の前記表示パネルのパネル面における正投影を覆い、且つ前記第１サブ感光層、第２サブ感光層、及び第３サブ感光層に対応する上部電極の部分が互いに連通する。
【0015】
幾つかの実施例において、前記表示パネルのパネル面の垂直方向に沿って、前記第１サブ画素、前記第２サブ画素及び前記第３サブ画素のパターンは、何れも六角形である。
【0016】
幾つかの実施例において、前記表示パネルは指紋認証表示パネルである。
【0017】
幾つかの実施例において、前記第１サブ画素は、第１発光素子を含み、前記第１サブ画素と前記感光層との重なる部分は、前記第１サブ画素における前記第１発光素子の発光層である。前記第２サブ画素は、第２発光素子を含み、前記第２サブ画素と前記感光層との重なる部分は、前記第２サブ画素における前記第２発光素子の発光層である。前記第３サブ画素は、第３発光素子を含み、前記第３サブ画素と前記感光層との重なる部分は、前記第３サブ画素における前記第３発光素子の発光層である。
【0018】
幾つかの実施例において、各前記第１サブ画素、各前記第２サブ画素及び各前記第３サブ画素は、何れも当該サブ画素における対応する発光素子に電気的接続される駆動トランジスタをさらに含み、前記感光手段は、当該感光手段における前記感光素子に電気的接続されるスイッチングトランジスタをさらに含み、前記駆動トランジスタにおける活性層は、前記スイッチングトランジスタの活性層と材料が異なり、且つ前記スイッチングトランジスタにおける活性層は、酸化物半導体材料からなる。
【0019】
幾つかの実施例において、前記駆動トランジスタにおける活性層は、低温ポリシリコン材料からなる。
【0020】
別の態様では、上記の何れかに記載の表示パネルを備える表示装置を提供する。
【図面の簡単な説明】
【0021】
本開示の実施例における技術案をより明確に説明するため、以下、本開示の幾つかの実施例に用いられる図面について簡単に説明する。以下の説明における図面は、本開示の幾つかの実施例の図面であり、当業者であれば、これらの図面によって他の図面が取得できることは明らかである。さらに、以下の説明における図面は、概略図と見なすことができ、本開示の実施例に係る製品の実際の寸法、方法の実際のプロセス、信号の実際のタイミングなどを限定するものではない。
【0022】
【図1】
関連技術に係る表示パネルの１つの上面図である。
【図2】幾つかの実施例に係る表示パネルの上面図である。
【図4】幾つかの実施例に係る表示パネルのもう１つの上面図である。
【図7】幾つかの実施例に係る表示パネルの更に１つの上面図である。
【図10】幾つかの実施例に係るＯＬＥＤ表示パネルの断面図である。
【図14】幾つかの実施例に係る表示装置の断面図である。
【発明を実施するための形態】
【0023】
以下、図面を参照し、本開示の実施例における技術案を明確かつ完全に説明する。無論、ここに記載された実施例はあくまで本開示の実施例の一部のみであり、全ての実施例ではないと理解されるべきである。本開示における実施例に基づき、当業者が取得する他のすべての実施例は、本開示の権利範囲に含まれるものとする。
【0024】
文脈上別段の解釈を要しない限り、本明細書及び特許請求の範囲全体において、用語「備える（ｃｏｍｐｒｉｓｅ）」及びその他の形式、例えば、第三人称の単数形である「備える（ｃｏｍｐｒｉｓｅｓ）」及び現在分詞の形式である「備える（ｃｏｍｐｒｉｓｉｎｇ）」は、オープンエンドの用語、即ち「含むが、これらに限定されない」と解釈されるべきである。明細書の説明において、用語「１つの実施例（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「幾つかの実施例（ｓｏｍｅ ｅｍｂｏｄｉｍｅｎｔｓ）」、「例示的な実施例（ｅｘｅｍｐｌａｒｙ ｅｍｂｏｄｉｍｅｎｔｓ）」、「例示（ｅｘａｍｐｌｅ）」、「特定の例示（ｓｐｅｃｉｆｉｃ ｅｘａｍｐｌｅ）」、又は「幾つかの例示（ｓｏｍｅ ｅｘａｍｐｌｅｓ）」などは、この実施例又は実施例に関連する特定の特徴、構造、材料、又は特性が、本開示の少なくとも１つの実施例又は例示に含まれることを示すことが意図される。上記の用語の概略的な表現は、必ずしも同じ実施例又は例示を指すわけではない。さらに、説明された特定の特徴、構造、材料、又は特性は、任意の適切な態様で、任意の１つ又は複数の実施例又は例示に含まれ得る。
【0025】
「Ａ、Ｂ及びＣの少なくとも１つ」は、「Ａ、Ｂ又はＣの少なくとも１つ」と同じ意味であり、何れもＡのみ、Ｂのみ、Ｃのみ、Ａ及びＢの組合せ、Ａ及びＣの組合せ、Ｂ及びＣの組合せ、並びにＡ、Ｂ及びＣの組合せのようなＡ、Ｂ及びＣの組合せを含む。
【0026】
以下、用語「第１」、「第２」は説明の目的だけに用いられ、相対的な重要性を明示又は暗示する、又は対象となる技術的特徴の数を明示又は暗示すると理解されるべきではない。従って、「第１」、「第２」で限定される特徴は、１つ又は複数の該特徴を明示的又は暗黙的に含むことができる。本開示の実施例の説明では、特に説明がない限り、「複数」は２つ又はその以上を意味する。
【0027】
なお、本開示の実施例で使用される全ての用語（技術的又は科学的用語を含む）は、特に定義されない限り、本開示が属する技術分野の当業者によって理解されるものと同じ意味を有する。また、容易に理解されるだろうが、通常の辞書などに定義された用語は、関連技術の文脈における意味と一致する意味を有すると解釈されるべきであり、明細書で明確に定義しない限り、理想化又は極度の形式化の意味で解釈されるべきではない。
【0028】
例えば、本開示明細書及び請求の範囲で使用された用語、「備える」又は「含む」などのような用語とは、その用語の前に現れる要素が、その用語の後に現れる要素を包含することを意味するが、他の要素をも包含する可能性が除外されることは意図しない。「上／上方」、「下／下方」、「行／行方向」、「列／列方向」などの方位又は位置関係を示す用語は、図面に示す方位又は位置関係に基づくものであり、言及された装置又は要素が特定の方位を有し、特定の方位で構成及び操作されなければならないことを示す又は示唆するものではなく、本開示の技術案を便利に説明するためのものに過ぎず、従って本開示を限定するものと解釈されるべきではない。
【0029】
例えば、場合によっては、「行方向」に関する実施例は、「列方向」等の場合に実施されてもよく、その逆も同様である。本開示の技術案を９０°回転又は鏡像にしたものも、本開示の請求の範囲に属する。
【0030】
関連技術において、画面下指紋認証装置では、表示領域内に集積された指紋認証素子は、通常、感光手段である。画面下指紋認証技術は、指紋認証素子を表示領域の特定の領域に集積してもよいし、指紋認証素子を表示領域の任意の領域に集積してもよく、後者は、全画面指紋認証技術と称される。感光手段を表示パネルの内部に集積すること（即ち、Ｉｎ ｃｅｌｌ集積）は、表示パネルの知能化及び画面占有率をさらに向上させることができる。感光手段は、指表面の稜部及び谷部で反射された光を受光して光電信号を生成する感光層（受光層とも称することができる）を有する感光素子を含む。指表面の稜部が相対的に突出し、谷部が相対的に凹んでいるため、稜部と谷部で反射される光線の光強度が異なり、これにより感光素子で生成される光電信号に影響し、複数の感光素子で生成される光電信号を処理することで指紋の認証を実現できる。
【0031】
しかしながら、表示パネルの既存の表示解像度が高い、即ち、非常に高密度に分布した複数のサブ画素を有する。このため、表示パネルに感光手段を集積した後、各感光手段の感光層の面積は、何れも既存のサブ画素の影響を受けてしまう。小さな面積の感光層しか有さないため、画面外の独立した光学指紋アレイに対して、表示パネル内に集積された感光手段の受光面積（即ち、感光層が光を受光できる面積）が減少し、光感知電気信号の低下を招く。また、表示領域内の各サブ画素が異なる色の表示光を発するため、感光層が指の反射光を受光することに影響を与え、感光手段の認証精度が低下する。
【0032】
以下、表示パネルをＯＬＥＤ（即ちＯｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、有機エレクトロルミネッセンスダイオード）表示パネルとする場合を例として、関連技術における感光手段が集積されたＯＬＥＤ表示パネル、及び感光手段が表示パネルに集積された配列方式に対して具体的に説明する。
【0033】
ＯＬＥＤ表示パネルは、マトリックス配列された複数のサブ画素（即ちｓｕｂ－ｐｉｘｅｌ。副画素とも称する）を含む。複数のサブ画素は、さらに、複数の赤サブ画素（Ｒｅｄ。以下、Ｒサブ画素とも称する）、複数の緑サブ画素（Ｇｒｅｅｎ。以下、Ｇサブ画素とも称する）、複数の青サブ画素（Ｂｌｕｅ。以下、Ｂサブ画素とも称する）に分割される。Ｒ、Ｇ、Ｂサブ画素のマトリックス設計は、ＯＬＥＤ表示パネルによって表示される画面がより良い色品質を有するように、具体的には、品字形（Ｄｅｌｔａとも称する、即ち三角形）の設計構造を用いる。
【0034】
図１に示すように、各行のサブ画素において、Ｂサブ画素（図１ではＢと表記する）、Ｇサブ画素（図１ではＧと表記する）、Ｒサブ画素（図１ではＲと表記する）を１グループとして繰り返し配列される。さらに、隣接する２行のサブ画素は、ずらして配置され、ずらした幅は、例えば各サブ画素の行方向Ｘ－Ｘ’の幅の半分とする。次行のサブ画素と、前行のサブ画素のうちの隣接する２つのサブ画素の間の隙間とを列方向Ｙ－Ｙ’に整列させることにより、隣接する２行にそれぞれ位置し、且つ互いに近接する３つの異なる色のサブ画素を１つの品字形の構造（図１における破線の枠で示すように）を形成するようにする。
【0035】
なお、上記図１では、マトリクス配列された複数のサブ画素のうちの部分的な配列のみを示し、他の図示されていないサブ画素も上記のようなＲＧＢ品字形に配列される。
【0036】
Ｒ、Ｇ、Ｂサブ画素は、それぞれ、赤光、緑光、青光を発するＯＬＥＤ素子をさらに含む。図１において各六角形が示すのは、それぞれ、各ＯＬＥＤ素子の発光層、即ち、Ｒ発光層、Ｇ発光層、Ｂ発光層である。各発光層の下に覆われている部分は、各ＯＬＥＤ素子のアノードＯ１である。ＯＬＥＤ素子のカソードは、通常、透明電極であり、ＯＬＥＤ素子の発光層が発する光を上方の透明カソードの側から射出可能にし（即ち、トップエミッション型）、且つ各ＯＬＥＤ素子のカソードは、通常、一体に接続される電極層の層全体である。図１には、各ＯＬＥＤ素子のカソードは示されていない。
【0037】
例示的には、Ｇサブ画素に含まれるＯＬＥＤ素子において、図１に示すように、アノードＯ１が１つの電極であり、これにより１つのＧサブ画素における発光層の全てを発光するように制御する。又は、アノードＯ１は、列方向Ｙ－Ｙ’に沿う複数の電極（例えば、２つ）に分割され、これにより、１つのＧサブ画素における発光層の、各電極に対応する部分がそれぞれ発光するように制御してもよい。これは、従来の設計であり、具体的な説明を省略する。
【0038】
図１に戻り参照すると、ＲＧＢ品字形の設計構造に基づいて、関連技術の感光手段は、行方向Ｘ－Ｘ'に沿って、隣接する２つのサブ画素の間の隙間の下方に１つの感光手段が設けられる設計方式である。図１には、各感光手段における感光層Ｓのみが示されている。
【0039】
上記のＯＬＥＤ表示パネルに感光手段を追加した後、隣接する２つのサブ画素の間の隙間は非常に小さい（行方向Ｘ－Ｘ'に沿って、隙間の幅は各サブ画素の幅に対してほぼ無視できるほど非常に小さい）。感光層Ｓは、指表面の稜部、谷部によって反射された光を受光するためには一定の面積が必要である。このため、行方向Ｘ－Ｘ'に沿って、感光層ＳがＲ、Ｇ、Ｂサブ画素の間の隙間の下方に設けられる時、感光層のＯＬＥＤ表示パネルのパネル面における正投影と隣接する２つのサブ画素の発光層のＯＬＥＤ表示パネルのパネル面における正投影とが必然的に重なる領域がある。指表面の稜部、谷部によって反射された光はＲ、Ｇ、Ｂサブ画素の発光層を透過して、隣接する２つのサブ画素の間の隙間の下方に設けられた感光層の表面に照射される。ここで、ＯＬＥＤ表示パネルのパネル面は、ＯＬＥＤ表示パネルの表示面と理解することができる。
【0040】
上記の設計方式において、各感光手段は、異なるＲ発光層、Ｇ発光層、Ｂ発光層の下方に位置される。感光手段の配置位置は、Ｒサブ画素とＧサブ画素の間の隙間の下方、Ｇサブ画素とＢサブ画素の間の隙間の下方、及びＲサブ画素とＢサブ画素の間の隙間の下方の３種類がある。
【0041】
図１における第１行のサブ画素を例にすると、左から１番目の感光手段の感光層Ｓは、Ｂサブ画素とＧサブ画素との間の隙間の下方に位置する。該感光層Ｓが受光した反射光は、Ｂ発光層とＧ発光層を透過してフィルタリングされたものである。左から２番目の感光手段の感光層Ｓは、Ｇサブ画素とＲサブ画素との間の隙間の下方に位置する。該感光層Ｓが受光した反射光は、Ｇ発光層とＲ発光層を透過してフィルタリングされたものである。左から３番目の感光手段の感光層Ｓは、Ｒのサブ画素とＢのサブ画素との間の隙間の下方に位置する。この感光層Ｓが受光した反射光は、Ｒ発光層とＢ発光層を透過してフィルタリングされたものである。
【0042】
異なる色の光を発する発光層の材料が異なるため、これに応じて、異なる色の光を発する発光層が指表面の稜部や谷部によって反射された光をフィルタリングする程度も異なる。これにより、各感光手段の感光層に到達する反射光のフィルタリングされた程度が大きく異なり、感光手段によって生成された光電信号には一定の歪みが発生し、指紋の認証精度に影響を与える。
【0043】
これに鑑み、本開示の実施例の一態様は、表示パネルを提供する。図２に示すように、当該表示パネル０１は、サブ画素アレイ１０、及び当該サブ画素アレイ１０の光出射面の下方に配置された複数の感光手段１４を備える。ここで、サブ画素アレイ１０の光出射面は、当該サブ画素アレイ１０が光線を発する面である。サブ画素アレイにおける各サブ画素が発光素子を含む場合、サブ画素アレイ１０の光出射面は、発光素子の発光層が光線を発する面と理解することもできる。
【0044】
当該サブ画素アレイ１０は、異なる色の光を発する第１サブ画素１１、第２サブ画素１２及び第３サブ画素１３を含む。前記複数の感光手段１４の各々は、感光層を含む感光素子を有する。各感光素子の感光層１４０１の表示パネル０１のパネル面における正投影と、第１サブ画素１１、第２サブ画素１２及び第３サブ画素１３の表示パネル０１のパネル面における正投影とが何れも重なる領域を有する。なお、表示パネルのパネル面とは、当該表示パネルの表示面を指す。
【0045】
幾つかの実施例において、前記表示パネル０１は、指紋認証表示パネルであり、この指紋認証表示パネルは、指紋認証のための感光手段１４をＯＬＥＤ表示パネルに集積させる表示パネルである。
【0046】
容易に理解されるだろうが、第１サブ画素１１、第２サブ画素１２及び第３サブ画素１３は、例えば、青色、緑色及び赤色を含む、異なる色の光を発する。
例示的には、第１サブ画素１１は青色の光を発し、即ち、第１サブ画素１１は、Ｂサブ画素である。第２サブ画素１２は緑色の光を発し、即ち、第２サブ画素１２は、Ｇサブ画素である。第３サブ画素１３は、赤色の光を発し、即ち、第３サブ画素１３は、Ｒサブ画素である。
例示的には、第１サブ画素１１は青色の光を発し、即ち、第１サブ画素１１は、Ｂサブ画素である。第２サブ画素１２は緑色の光を発し、即ち、第２サブ画素１２は、Ｇサブ画素である。第３サブ画素１３は、赤色の光を発し、即ち、第３サブ画素１３は、Ｒサブ画素である。
【0047】
このように、本開示の幾つかの実施例が提供される上記の表示パネル０１では、当該表示パネル０１に集積された指紋認証のための各感光手段１４において、感光素子の感光層１４０１の表示パネル０１のパネル面における正投影と、異なる色の光を発する第１サブ画素１１、第２サブ画素１２及び第３サブ画素１３の表示パネル０１のパネル面における正投影とが何れも重なる領域を有する。即ち、各感光手段１４は、何れも第１サブ画素１１における発光層、第２サブ画素１２における発光層、及び第３サブ画素１３における発光層の下方に位置する。各感光手段１４における感光層１４０１が受光する指表面の稜部及び谷部からの反射光線は、何れも３色の光を発光可能なサブ画素における発光層を透過してフィルタリングされる。このため、各感光手段１４における感光層１４０１に到達する反射光の、フィルタリングされた後の程度の差を低減し、感光手段によって発生する光電信号の歪みの程度を低減して、上記表示パネル０１に集積された感光手段１４の認証精度が向上される。
【0048】
幾つかの実施例において、各感光層１４０１の表示パネル０１のパネル面における正投影と、第１サブ画素１１の表示パネル０１のパネル面における正投影との重なる領域の面積は、何れも等しく、各感光層１４０１の表示パネル０１のパネル面における正投影と、第２サブ画素１２の表示パネル０１のパネル面における正投影との重なる領域の面積は、何れも等しく、各感光層１４０１の表示パネル０１のパネル面における正投影と、第３サブ画素１３の表示パネル０１のパネル面における正投影との重なる領域の面積は、何れも等しい。
【0049】
なお、第１サブ画素１１、第２サブ画素１２及び第３サブ画素１３は異なる色の光を発し、表示パネル０１が画面を表示する時の、対応する色の配置要求に基づいて、幾つかの例示において、表示パネル０１のパネル面の垂直方向に沿って、第１サブ画素１１、第２サブ画素１２及び第３サブ画素１３のパターンが完全に同じであるとは限らない。このため、各感光層１４０１と同じ色の光を発するサブ画素との重なる領域の面積が何れも等しくなればよく、各感光層１４０１と異なる色の光を発するサブ画素との間の重なる領域の面積は等しくても等しくなくてもよく、本開示の実施例はこれに限定されない。
【0050】
このように、各感光層１４０１の表示パネル０１のパネル面における正投影と、同じ色の光を発するサブ画素の表示パネル０１のパネル面における正投影との重なる領域の面積を何れも等しくさせることにより、異なる色の光を発する第１サブ画素１１、第２サブ画素１２及び第３サブ画素１３における発光層が各感光手段１４における感光層１４０１に対する光遮断総面積を何れも同じにして、各感光手段１４における感光層１４０１が受光した反射光のフィルタリングされた程度の差をなくすことにより、フィルタリングされた程度の差による光電信号の歪みの問題を解決し、上記表示パネル０１に集積された感光手段１４の認証精度をさらに向上させる。
【0051】
幾つかの実施例において、本開示の幾つかの実施例に係る表示パネル０１では、各サブ画素の配列方式は、具体的には、品字形である。図２にさらに示すように、上述のサブ画素アレイ１０は、具体的には、列方向Ｙ－Ｙ’に沿って順次配列された複数の表示グループ１００を含む。
【0052】
前記複数の表示グループ１００の各々は、行方向Ｘ－Ｘ’に順次交互に配列された第１表示サブグループ１０１、第２表示サブグループ１０２を含む。
【0053】
各第１表示サブグループ１０１と第２表示サブグループ１０２は、何れも隣接する２行に分布された１つの上述第１サブ画素１１、１つの上述第２サブ画素１２、及び１つの上述第３サブ画素１３を含む。
【0054】
各表示グループ１００において、各第１表示サブグループ１０１における第１サブ画素１１及び第２サブ画素１２は、各第２表示サブグループ１０２における第３サブ画素１３と同じ行に位置し、各第１表示サブグループ１０１における第３サブ画素１３は、何れも各前記第２表示サブグループ１０２における第１サブ画素１１、第２サブ画素１２と同じ行に位置する。
【0055】
即ち、各表示グループ１００において、各第１表示サブグループ１０１は、倒立した品字形（以下、逆品字形と略称する）に類似する構造、各第２表示サブグループ１０２は、正立した品字形（以下、正品字形と略称する）に類似する構造である。
【0056】
このように、サブ画素アレイ１０は、行方向Ｘ－Ｘ’に沿って交互に配列された１列の逆品字形、１列の正品字形からなる。
【0057】
上記の逆品字形と正品字形とが交互に配列される設計に基づいて、本開示の幾つかの実施例は、文字Ｙに類似する構造（以下、Ｙ型と略称する）を有する感光手段１４をさらに提供する。当該Ｙ型の感光手段１４は、上記サブ画素アレイ１０の光出射面の下方に均一に分布されることができる。図２に示すように、各第１表示サブグループ１０１及び各第２表示サブグループ１０２の光出射面の下方には、何れも１つの感光手段１４が配置される。
【0058】
図３に示すように、各感光層１４０１は、第１サブ感光層Ｓ１、第２サブ感光層Ｓ２、及び第３サブ感光層Ｓ３を含む。
【0059】
ここで、表示パネル０１のパネル面の垂直方向に沿って、各第１表示サブグループ１０１に対応する感光手段１４において、第１サブ感光層Ｓ１は、当該第１表示サブグループ１０１における第３サブ画素１３、隣接する第２表示サブグループ１０２の近接する第２サブ画素１２のいずれとも重なりを有し、第２サブ感光層Ｓ２は、当該第１表示サブグループ１０１における第３サブ画素１３、隣接する第２表示サブグループ１０２の近接する第１サブ画素１１のいずれとも重なりを有し、第３サブ感光層Ｓ３は、当該第１表示サブグループ１０１における第１サブ画素１１、第２サブ画素１２のいずれとも重なりを有する。
【0060】
表示パネル０１のパネル面の垂直方向に沿って、各第２表示サブグループ１０２に対応する感光手段１４において、第１サブ感光層Ｓ１は、当該第２表示サブグループ１０２における第３サブ画素１３、隣接する第１表示サブグループ１０１の近接する第２サブ画素１２のいずれとも重なりを有し、第２サブ感光層Ｓ２は、当該第２表示サブグループ１０２における第３サブ画素１３、隣接する第１表示サブグループ１０１の近接する第１サブ画素１１のいずれとも重なりを有し、第３サブ感光層Ｓ３は、当該第２表示サブグループ１０２における第１サブ画素１１、第２サブ画素１２のいずれとも重なりを有する。
【0061】
ここで、上記のＡとＢとが「重なりを有する」とは、Ａの表示パネル０１のパネル面における正投影と、Ｂの表示パネル０１のパネル面における正投影とが重なる領域を有することを指す。
【0062】
幾つかの例示において、第１表示サブグループ１０１は、逆品字形構造を呈する。第１表示サブグループ１０１に対応する、その光出射面の下方に位置する感光手段１４も、対応して逆Ｙ型構造を呈する。これにより、各感光手段１４における感光層１４０１から３方向に延び出した分岐を、異なる隣接するサブ画素の間の隙間の下方に位置させることができる。
【0063】
即ち、第１サブ感光層Ｓ１は第２サブ画素１２、第３サブ画素１３と重なりを有し、第２サブ感光層Ｓ２は第１サブ画素１１、第３サブ画素１３と重なりを有し、第３サブ感光層Ｓ３は第１サブ画素１１、第２サブ画素１２と重なりを有する。このように、品字形構造のサブ画素の設計において、各逆品字形構造の第１表示サブグループ１０１の光出射面の下方の感光手段１４の受光面積を最大化させることが実現でき、これにより感光手段１４が生成する光電信号の信号量を向上させることができる。
【0064】
他の幾つかの例示において、第２表示サブグループ１０２は、正品字形構造を呈する。第２表示サブグループ１０２に対応する、その光出射面の下方に位置される感光手段１４も、対応して正Ｙ型構造を呈する。これにより、各感光手段１４における感光層１４０１から３方向に延び出した分岐を、異なる隣接するサブ画素の間の隙間の下方に位置させることができる。
【0065】
即ち、第１サブ感光層Ｓ１は第２サブ画素１２、第３サブ画素１３と重なりを有し、第２サブ感光層Ｓ２は第１サブ画素１１、第３サブ画素１３と重なりを有し、第３サブ感光層Ｓ３は第１サブ画素１１、第２サブ画素１２と重なりを有する。このように、品字形構造のサブ画素の設計において、各正品字形構造の第２表示サブグループ１０２の光出射面の下方の感光手段１４の受光面積を最大化させることが実現でき、これにより感光手段１４が生成する光電信号の信号量を向上させることができる。
【0066】
幾つかの実施例において、上記表示パネル０１により多くの感光手段１４を集積可能にして、全画面指紋認証を容易にするため、感光手段１４は、さらに、列方向Ｙ－Ｙ’に隣接する２つの第１表示サブグループ１０１の間、及び列方向Ｙ－Ｙ’に隣接する２つの第２表示サブグループ１０２の間に配置される。
【0067】
具体的には、図４に示すように、列方向Ｙ－Ｙ’に沿って、各第１表示サブグループ１０１における第３サブ画素１３は、隣接する他の第１表示サブグループ１０１における第１サブ画素１１、第２サブ画素１２とともに、１つの第１仮想サブグループ１０３を構成する。各第２表示サブグループ１０２における第１サブ画素１１、及び第２サブ画素１２は、隣接する他の第２表示サブグループ１０２における第３サブ画素１３とともに、１つの第２仮想サブグループ１０４を構成する。各第１仮想サブグループ１０３、各第２仮想サブグループ１０４の光出射面の下方には、何れも１つの上記感光手段１４が配置される。
【0068】
ここで、図５に示すように、表示パネル０１のパネル面の垂直方向に沿って、各第１仮想サブグループ１０３に対応する感光手段１４において、第１サブ感光層Ｓ１は、当該第１仮想サブグループ１０３における第３サブ画素１３、隣接する第２仮想サブグループ１０４の近接する第２サブ画素１２のいずれとも重なりを有し、第２サブ感光層Ｓ２は、当該第１仮想サブグループ１０３における第３サブ画素１３、隣接する第２仮想サブグループ１０４の近接する第１サブ画素１１のいずれとも重なりを有し、第３サブ感光層Ｓ３は、当該第１仮想サブグループ１０３における第１サブ画素１１、第２サブ画素１２のいずれとも重なりを有する。
【0069】
容易に理解されるだろうが、第１表示サブグループ１０１は逆品字形構造を呈するため、列方向Ｙ－Ｙ’に沿った隣接する２つの第１表示サブグループ１０１において、互いに隣接する３つのサブ画素からなる第１仮想サブグループ１０３は、相反する正品字形構造を呈し、当該正品字形構造の第１仮想サブグループ１０３の出射光面の下方に位置する感光手段１４も、対応して正Ｙ型構造である。
【0070】
このように、品字形構造のサブ画素の設計において、各正品字形構造の第１仮想サブグループ１０３の光出射面の下方の感光手段１４の受光面積を最大化させることが実現でき、これにより感光手段１４による光電信号の信号量を向上させることができる。
【0071】
図５に戻り参照すると、表示パネル０１のパネル面の垂直方向に沿って、各第２仮想サブグループ１０４に対応する感光手段１４において、第１サブ感光層Ｓ１は、当該第２仮想サブグループ１０４における第３サブ画素１３、隣接する第１仮想サブグループ１０３の近接する第２サブ画素１２のいずれとも重なりを有し、第２サブ感光層Ｓ２は、当該第２仮想サブグループ１０４における第３サブ画素１３、隣接する第１仮想サブグループ１０３の近接する第１サブ画素１１のいずれとも重なりを有し、第３サブ感光層Ｓ３は、当該第２仮想サブグループ１０４における第１サブ画素１１、第２サブ画素１２のいずれとも重なりを有する。
【0072】
容易に理解されるだろうが、第２表示サブグループ１０２は正品字形構造を呈するため、列方向Ｙ－Ｙ’に沿った隣接する２つの第２表示サブグループ１０２において、互いに隣接する３つのサブ画素からなる第２仮想サブグループ１０４は、相反する逆品字形構造を呈し、当該逆品字形構造の第２仮想サブグループ１０４の出射光面の下方に位置する感光手段１４も、対応して逆Ｙ型構造である。
【0073】
このように、品字形の構造のサブ画素の設計において、各逆品字形構造の第２仮想サブグループ１０４の光出射面の下方の感光手段１４の受光面積を最大化させることが実現でき、これにより感光手段１４による光電信号の信号量を向上させることができる。
【0074】
幾つかの実施例において、図３又は図５に示すように、上述した正Ｙ型構造及び逆Ｙ型構造の感光手段１４では、各感光層１４０１における３つの分岐、即ち感光層１４０１に含まれる第１サブ感光層Ｓ１、第２サブ感光層Ｓ２、及び第３サブ感光層Ｓ３が互いに接続されていない。
【0075】
このように、隣接するサブ画素の間の隙間に配置可能な配線やビア等の従来の構造を回避することができ、これらの構造を配置するためのスペースを残すことができる。
【0076】
幾つかの実施例において、感光手段１４における感光素子は、さらに、表示パネル０１のパネル面の垂直方向に沿って、感光層１４０１の両側に積層して配置される下部電極及び上部電極を含む。
【0077】
下部電極の表示パネル０１のパネル面における正投影は、第１サブ感光層Ｓ１、第２サブ感光層Ｓ２、及び第３サブ感光層Ｓ３の表示パネル０１のパネル面における正投影を覆い、且つ第１サブ感光層Ｓ１、第２サブ感光層Ｓ２、及び第３サブ感光層Ｓ３が対応する下部電極の部分が互いに連通する。ここで、第１サブ感光層Ｓ１、第２サブ感光層Ｓ２及び第３サブ感光層Ｓ３に対応する下部電極の部分は、下部電極の表示パネル０１のパネル面における正投影と、第１サブ感光層Ｓ１、第２サブ感光層Ｓ２及び第３サブ感光層Ｓ３の表示パネル０１のパネル面における正投影とが重なり部分を有する。即ち、各下部電極は一体構造である。
【0078】
上部電極の表示パネル０１のパネル面における正投影は、第１サブ感光層Ｓ１、第２サブ感光層Ｓ２、及び第３サブ感光層Ｓ３の表示パネル０１のパネル面における正投影を覆い、且つ第１サブ感光層Ｓ１、第２サブ感光層Ｓ２、及び第３サブ感光層Ｓ３に対応する上部電極の部分が互いに連通する。ここで、第１サブ感光層Ｓ１、第２サブ感光層Ｓ２及び第３サブ感光層Ｓ３に対応する上部電極の部分は、上部電極の表示パネル０１のパネル面における正投影と、第１サブ感光層Ｓ１、第２サブ感光層Ｓ２及び第３サブ感光層Ｓ３の表示パネル０１のパネル面における正投影とが重なる部分を有する。即ち、各上部電極は一体構造である。
【0079】
このような配置により、互いに接続されていない第１サブ感光層Ｓ１、第２サブ感光層Ｓ２及び第３サブ感光層Ｓ３は、何れも下部電極の表面に配置することができ、上部電極が互いに接続されていない第１サブ感光層Ｓ１、第２サブ感光層Ｓ２及び第３サブ感光層Ｓ３を覆い、１つの感光手段１４を形成する。
【0080】
幾つかの例示において、図３及び図５に示すように、上記正Ｙ型構造及び逆Ｙ型構造の感光手段１４における下部電極１４０２は、対応して正Ｙ型構造及び逆Ｙ型構造であり、上部電極は、図３又は図５に示されていないが、通常、透明電極である。
【0081】
１つの実現可能な形態として、感光層１４０１の３方向に延びる各サブ感光層の製造及び設計を容易にするため、図２～図５に示すように、各第１サブ感光層Ｓ１は、対応する第２サブ画素１２との重なる領域の面積が何れも等しく、各第１サブ感光層Ｓ１は、対応する第３サブ画素１３との重なる領域の面積が何れも等しい。各第２サブ感光層Ｓ２は、対応する前記第１サブ画素１１との重なる領域の面積が何れも等しく、各第２サブ感光層Ｓ２は、対応する第３サブ画素１３との重なる領域の面積が何れも等しい。各第３サブ感光層Ｓ３は、対応する第１サブ画素１１との重なる領域の面積が何れも等しく、各第３サブ感光層Ｓ３は、対応する第２サブ画素１２との重なる領域の面積が何れも等しい。
【0082】
第１サブ画素１１、第２サブ画素１２及び第３サブ画素１３がそれぞれＢサブ画素、Ｇサブ画素及びＲサブ画素を例として、各感光手段１４が異なるサブ画素の出射光面の下方で、対応するサブ画素における発光層によって覆われる面積分布の割合は、下記の表１に示す通りである。表１から分かるように、正Ｙ構造の感光手段１４がＲ、Ｇ、Ｂサブ画素の発光層によって覆われる面積と、逆Ｙ構造の感光手段１４がＲ、Ｇ、Ｂサブ画素の発光層によって覆われる面積とがそれぞれ対応して等しい。これにより、各感光手段における感光層１４０１が受光した反射光のフィルタリングされた程度の差をなくし、フィルタリングされた程度の差による光電信号の歪みの問題が解決される。
【0083】
【表1】
【0084】
図１に戻り参照すると、関連技術において、サブ画素のパターンは、通常六角形であり、且つ六角形は列方向Ｙ－Ｙ’に沿った長さが行方向Ｘ－Ｘ’に沿った幅より長い。即ち、各サブ画素は細長状の六角形である。
【0085】
これにより、隣接する２つのサブ画素の間の隙間の下方に１つの感光手段が配置される場合には、隣接する２つの感光手段における感光層Ｓの行方向Ｘ－Ｘ’に沿った間隔Ｗ１と、隣接する２つの感光手段における感光層Ｓの列方向Ｙ－Ｙ’に沿った間隔Ｗ２とが等しくないため、感光手段の行方向及び列方向の間隔が異なり、指紋画素を採取する時に画像の歪みが発生し、生成された指紋画像が圧縮又は伸張され、補正アルゴリズムを追加する必要があり、指紋認証の難しさが増加する。
【0086】
上記の問題に鑑み、本開示の幾つかの実施例は、さらに、Ｙ型構造の感光手段を行方向及び列方向の隙間が何れも同じになるように配置することを提出した。これにより指紋画素を採取する時に画像の歪みが発生せず、補正アルゴリズムを追加する必要がなく、指紋認証の難しさが低減される。
【0087】
図４に戻り参照すると、１列の第１表示サブグループ１０１において、第１サブ画素１１と第２サブ画素１２との間の隙間は、第３サブ画素１３の列方向Ｙ－Ｙ’の中心線に整列し、１列の第２表示サブグループ１０２において、第１サブ画素１１と第２サブ画素１２との間の隙間は、第３サブ画素１３の列方向Ｙ－Ｙ’の中心線に整列する。
【0088】
こうして、各第１表示サブグループ１０１、各第２表示サブグループ１０２、各第１仮想サブグループ１０３、及び各第２仮想サブグループ１０４の光出射面の下方に位置する感光手段１４は、マトリックス配列された感光アレイを形成することができる。
【0089】
幾つかの実施例において、この感光アレイにおいて、感光手段１４の行方向Ｘ－Ｘ’及び列方向Ｙ－Ｙ’に沿う間隔を何れも等しくさせるため、図６に示すように、各感光手段１４における第１サブ感光層Ｓ１、第２サブ感光層Ｓ２及び第３サブ感光層Ｓ３の中心が仮想三角形（図６における破線三角形で示される）を形成するように接続され、行方向Ｘ－Ｘ’及び列方向Ｙ－Ｙ’に沿って、隣接する２つの仮想三角形の中点の間の間隔は、何れも等しい（何れもＷである）。
【0090】
ここで、上記中点は、各仮想三角形において、第３サブ感光層の中心が位置する頂角から対辺に下ろした垂線の中点である。
【0091】
【0092】
他の幾つかの例示において、図７及び図８に示すように、上記表示パネル０１のパネル面の垂直方向に沿って、第１サブ画素１１、第２サブ画素１２及び第３サブ画素１３のパターンは、何れも矩形である。本開示は第１サブ画素１１、第２サブ画素１２及び第３サブ画素１３のパターンを限定しない。
【0093】
図７及び図８に示すように、各逆品字形構造の第１表示サブグループ１０１の光出射面の下方には、何れも１つの逆Ｙ型構造の感光手段１４が配置され、各正品字形構造の第２表示サブグループ１０２の光出射面の下方には、何れも１つの正Ｙ型構造の感光手段１４が配置され、各正品字形構造の第１仮想サブグループ１０３の光出射面の下方には、何れも１つの正Ｙ型構造の感光手段１４が配置され、各逆品字形構造の第２仮想サブグループ１０４の光出射面の下方には、何れも１つの逆Ｙ型構造の感光手段１４が配置される。
【0094】
なお、図７において、各感光手段１４の全体構造のみが示され、そのうちの互いに接続されていない第１サブ感光層Ｓ１、第２サブ感光層Ｓ２及び第３サブ感光層が示されていないが、各サブ感光層のパターン及び具体的な説明は、上記の図２－図５及び対応する実施例の具体的な説明を参照すればよく、ここでその説明を省略する。
【0095】
さらに、図８の拡大模式図は、矩形の各サブ画素の配列方式のみを示すものであり、各表示サブグループ及び各仮想サブグループの出射光面の下方の感光手段は示されていない。
【0096】
幾つかの実施例において、図９に示すように、第１サブ画素は、第１発光素子１１０を含み、第２サブ画素は、第２発光素子１２０を含み、第３サブ画素は、第３発光素子１３０を含む。
【0097】
容易に理解されるだろうが、上記表示パネル０１は、ベース基板２００をさらに備え、上記各サブ画素及び感光手段１４が、上記ベース基板２００上に設けられる。
【0098】
図９に戻り参照すると、上記表示パネル０１のパネル面の垂直方向Ｚ－Ｚ'に沿って、第１サブ画素と感光手段における感光層（図９における断面方向に具体的に示されるのは、感光層における第２サブ感光層Ｓ２及び第３サブ感光層Ｓ３である）との重なる部分は、具体的には、当該第１サブ画素における第１発光素子１１０の第１発光層１１０１であり、第２サブ画素と感光層（図９における断面方向に具体的に示されるのは、感光層における第１サブ感光層Ｓ１及び第３サブ感光層Ｓ３である）との重なる部分は、当該第２サブ画素における第２発光素子１２０の第２発光層１２０１であり、第３サブ画素と感光層（図９における断面方向に具体的に示されるのは、感光層における第１サブ感光層Ｓ１及び第２サブ感光層Ｓ２である）との重なり部分は、当該第３サブ画素における第３発光素子１３０の第３発光層１３０１である。
【0099】
さらに、上記各第１サブ画素１１、各第２サブ画素１２及び各第３サブ画素１３は、何れも当該サブ画素中の対応する発光素子に電気的接続される駆動トランジスタＤをさらに含む。
【0100】
各感光手段１４は、さらに、当該感光手段１４における感光素子１４０に電気的接続されるスイッチトランジスタＴを含む。
【0101】
各サブ画素における駆動トランジスタＤ中の活性層は、感光手段におけるスイッチングトランジスタＴ中の活性層と材料が異なり、且つスイッチングトランジスタＴ中の活性層は、酸化物半導体材料からなる。
【0102】
なお、上述した「各第１サブ画素１１、各第２サブ画素１２及び各第３サブ画素１３は、何れも当該サブ画素中の対応する発光素子に電気的接続される駆動トランジスタＤをさらに含む」とは、各第１サブ画素１１は、対応する駆動信号を受信するように、第１発光素子１１０に電気的接続される駆動トランジスタＤをさらに含み、各第２サブ画素１２は、対応する駆動信号を受信するように、第２発光素子１２０に電気的接続される駆動トランジスタＤをさらに含み、各第３サブ画素１３は、対応する駆動信号を受信するように、第３発光素子１３０に電気的接続される駆動トランジスタＤをさらに含むことを指す。
【0103】
上述した実施例において、感光手段１４におけるスイッチトランジスタＴ中の活性層は、酸化物半導体材料からなる。低温ポリシリコン（即ちＬｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ、ＬＴＰＳと略称する）材料を用いた活性層より、スイッチングトランジスタＴのリーク電流が低減され、リーク電流が大きいことによる、感光素子１４０が発生した指紋の稜部、谷部信号の差の顕著性への影響が軽減される。これにより、感光素子１４０が生成した指紋の稜部、谷部信号の差を大きくして指紋認証精度を向上し、上記Ｙ型感光手段１４の配置方式と組合せることにより、指紋認証精度に優れた感光手段を上記表示パネル０１に集積することに有利である。
【0104】
幾つかの例示において、酸化物半導体材料は、ＩＧＺＯ（即ちＩｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ、インジウムガリウム亜鉛酸化物）、ＩＧＴＯ（即ちＩｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、インジウムガリウムスズ酸化物）、ＩＺＴＯ（即ちＩｎｄｉｕｍ Ｚｉｎｃ Ｔｉｎ Ｏｘｉｄｅ、インジウム亜鉛スズ酸化物）のうちの少なくとも１つを含む。
【0105】
幾つかの実施例において、各サブ画素における駆動トランジスタＤ中の活性層は、単結晶シリコン、ポリシリコン、低温ポリシリコン、有機半導体などの従来の材料プロセス、例えば、従来の低温ポリシリコン（即ち、Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ、ＬＴＰＳと略称する）材料で作製することができる。このため、製造工程を簡略化させ、その結果、光学指紋の酸化物プロセス及び表示のためのサブ画素のＬＴＰＳプロセスのＬＴＰＯ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ－Ｏｘｉｄｅ、低温ポリシリコン酸化物）混合プロセスを実現させた。
【0106】
以下、まず、関連技術の、感光素子が集積されていないＯＬＥＤ表示パネル及び感光素子が集積されているＯＬＥＤ表示パネルの具体的な構造について説明する。
【0107】
図１０に示すように、従来の感光手段が集積されていないＯＬＥＤ表示パネルでは、各サブ画素における駆動トランジスタＤの活性層は、通常、ＬＴＰＳ材料からなる。典型的な製造プロセスは、８回のパターニング工程が必要とするプロセス（以下は、８ Ｍａｓｋプロセスと略称する）である。具体的な構造は以下に示す通りである。
【0108】
図１０に戻り参照すると、ＯＬＥＤ表示パネルは、ベース基板２００上に、順次配置された以下の構造、即ち、
後続に形成されるソースＤ（ｓ）、ドレインＤ（ｄ）とそれぞれ接触するための２つのドープ領域ａ１、及びこの２つのドープ領域ａ１の間に位置する非ドープ領域ａ２を含む活性層Ｄ（ａ）と、
活性層Ｄ（ａ）を覆うゲート絶縁層（即ち、Ｇａｔｅ Ｉｎｓｕｌａｔｏｒ、ＧＩと略称する）２０１と、
ゲート絶縁層２０１上に配置されたゲート電極Ｄ（ｇ）と、
ゲートＤ（ｇ）を覆う第１層間絶縁層（Ｉｎｔｅｒ Ｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ、ＩＬＤと略称する）２０２と、
第１層間絶縁層２０２上に配置され、且つゲートＤ（ｇ）に対向配置され、とゲートＤ（ｇ）との間で蓄積容量を形成する蓄積コンデンサ電極Ｃ１と、
蓄積コンデンサ電極Ｃ１を覆う第２層間絶縁層２０３と、
第２層間絶縁層２０３上に配置され、且つ第２層間絶縁層２０３、第１層間絶縁層２０２及びゲート絶縁層２０１を貫通する異なるビアを介して、２つのドープ領域ａ１に接続され、ゲートＤ（ｇ）及び活性層Ｄ（ａ）とで駆動トランジスタＤを構成する、ソースＤ（ｓ）、ドレインＤ（ｄ）と、
駆動トランジスタＤを覆う第３層間絶縁層２０４と、
第３層間絶縁層２０４上に配置され、第３層間絶縁層２０４上のビアを介して下方のドレインＤ（ｄ）に接続されるアノードＯ１と、
アノードＯ１を覆う画素定義層（即ちＰｉｘｅｌ ｄｅｆｉｎｉｎｇ ｌａｙｅｒ、ＰＤＬと略称する）２０５であって、アノードＯ１が画素定義層２０５に形成された開口部から露出され、少なくとも開口部内に発光層Ｏ２を堆積させてアノードＯ１に接続させるようにする、画素定義層２０５と、
発光層Ｏ２及び画素定義層２０５を覆うカソードＯ３であって、カソードＯ３、アノードＯ１、及び両者の間に位置する発光層Ｏ２がＯＬＥＤ素子を構成するようになるカソードＯ３と、
ＯＬＥＤ素子を覆う薄膜封止層（即ちＴｈｉｎ Ｆｉｌｍ Ｅｎｃａｐｓｕｌａｔｉｏｎ、ＴＦＥと略称する）２０６と、を有する。
後続に形成されるソースＤ（ｓ）、ドレインＤ（ｄ）とそれぞれ接触するための２つのドープ領域ａ１、及びこの２つのドープ領域ａ１の間に位置する非ドープ領域ａ２を含む活性層Ｄ（ａ）と、
活性層Ｄ（ａ）を覆うゲート絶縁層（即ち、Ｇａｔｅ Ｉｎｓｕｌａｔｏｒ、ＧＩと略称する）２０１と、
ゲート絶縁層２０１上に配置されたゲート電極Ｄ（ｇ）と、
ゲートＤ（ｇ）を覆う第１層間絶縁層（Ｉｎｔｅｒ Ｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ、ＩＬＤと略称する）２０２と、
第１層間絶縁層２０２上に配置され、且つゲートＤ（ｇ）に対向配置され、とゲートＤ（ｇ）との間で蓄積容量を形成する蓄積コンデンサ電極Ｃ１と、
蓄積コンデンサ電極Ｃ１を覆う第２層間絶縁層２０３と、
第２層間絶縁層２０３上に配置され、且つ第２層間絶縁層２０３、第１層間絶縁層２０２及びゲート絶縁層２０１を貫通する異なるビアを介して、２つのドープ領域ａ１に接続され、ゲートＤ（ｇ）及び活性層Ｄ（ａ）とで駆動トランジスタＤを構成する、ソースＤ（ｓ）、ドレインＤ（ｄ）と、
駆動トランジスタＤを覆う第３層間絶縁層２０４と、
第３層間絶縁層２０４上に配置され、第３層間絶縁層２０４上のビアを介して下方のドレインＤ（ｄ）に接続されるアノードＯ１と、
アノードＯ１を覆う画素定義層（即ちＰｉｘｅｌ ｄｅｆｉｎｉｎｇ ｌａｙｅｒ、ＰＤＬと略称する）２０５であって、アノードＯ１が画素定義層２０５に形成された開口部から露出され、少なくとも開口部内に発光層Ｏ２を堆積させてアノードＯ１に接続させるようにする、画素定義層２０５と、
発光層Ｏ２及び画素定義層２０５を覆うカソードＯ３であって、カソードＯ３、アノードＯ１、及び両者の間に位置する発光層Ｏ２がＯＬＥＤ素子を構成するようになるカソードＯ３と、
ＯＬＥＤ素子を覆う薄膜封止層（即ちＴｈｉｎ Ｆｉｌｍ Ｅｎｃａｐｓｕｌａｔｉｏｎ、ＴＦＥと略称する）２０６と、を有する。
【0109】
さらに、感光手段が集積された従来のＯＬＥＤ表示パネルの断面構造は、図１１に示すように、前記図１０に示された８ Ｍａｓｋプロセスにおいて、感光手段におけるスイッチングトランジスタＴと感光素子が追加されているため、合計１２ Ｍａｓｋプロセスが必要である。具体的には以下に示す通りである。
【0110】
図１１に戻り参照すると、ベース基板２００から離れる方向に沿って、ベース基板２００上に配置された各層構造は、順次に以下の通りである。
各サブ画素における駆動トランジスタＤの活性層Ｄ（ａ）及び各感光手段におけるスイッチングトランジスタＴの活性層Ｔ（ａ）、
以上の構造を覆うゲート絶縁層２０１、
ゲート絶縁層２０１上に配置された各サブ画素における駆動トランジスタＤのゲートＤ（ｇ）及び各感光手段におけるスイッチングトランジスタＴのゲートＴ（ｇ）、
以上の構造を覆う第１層間絶縁層２０２、
第１層間絶縁層２０２上に配置され、且つゲートＤ（ｇ）に対向配置され、とゲートＤ（ｇ）との間で蓄積容量を形成する蓄積コンデンサ電極Ｃ１、
以上の構造を覆う第２層間絶縁層２０３、
第２層間絶縁層２０３上に配置され、第２層間絶縁層２０３、第１層間絶縁層２０２及びゲート絶縁層２０１を貫通する異なるビアを介して活性層Ｄ（ａ）に接続され、ゲートＤ（ｇ）及び活性層Ｄ（ａ）とで駆動トランジスタＤを構成するソースＤ（ｓ）、ドレインＤ（ｄ）及び第２層間絶縁層２０３上に配置され、第２層間絶縁層２０３、第１層間絶縁層２０２及びゲート絶縁層２０１を貫通する異なるビアを介して活性層Ｔ（ａ）に接続され、ゲートＴ（ｇ）及び活性層Ｔ（ａ）とでスイッチングトランジスタＴを構成するソースＴ（ｓ）、ドレインＴ（ｄ）、
以上の構造を覆う第３層間絶縁層２０４、
第３層間絶縁層２０４上に配置され、且つ第３層間絶縁層２０４を貫通する異なるビアを介して、それぞれ駆動トランジスタＤのドレインＤ（ｄ）、スイッチングトランジスタＴのドレインＴ（ｄ）に接続される接続部Ｌ１、感光手段の下部電極１４０２。ここで、追加された接続部Ｌ１は、ソース及びドレインを製造する時のＳＤ ｍａｓｋを流用し、感光手段の下部電極１４０２が表示パネル内部の各配線を回避するとともに、後続に形成される感光手段における感光層が指の表面で反射された光を受光するための一定の面積を確保するようにする。
各サブ画素における駆動トランジスタＤの活性層Ｄ（ａ）及び各感光手段におけるスイッチングトランジスタＴの活性層Ｔ（ａ）、
以上の構造を覆うゲート絶縁層２０１、
ゲート絶縁層２０１上に配置された各サブ画素における駆動トランジスタＤのゲートＤ（ｇ）及び各感光手段におけるスイッチングトランジスタＴのゲートＴ（ｇ）、
以上の構造を覆う第１層間絶縁層２０２、
第１層間絶縁層２０２上に配置され、且つゲートＤ（ｇ）に対向配置され、とゲートＤ（ｇ）との間で蓄積容量を形成する蓄積コンデンサ電極Ｃ１、
以上の構造を覆う第２層間絶縁層２０３、
第２層間絶縁層２０３上に配置され、第２層間絶縁層２０３、第１層間絶縁層２０２及びゲート絶縁層２０１を貫通する異なるビアを介して活性層Ｄ（ａ）に接続され、ゲートＤ（ｇ）及び活性層Ｄ（ａ）とで駆動トランジスタＤを構成するソースＤ（ｓ）、ドレインＤ（ｄ）及び第２層間絶縁層２０３上に配置され、第２層間絶縁層２０３、第１層間絶縁層２０２及びゲート絶縁層２０１を貫通する異なるビアを介して活性層Ｔ（ａ）に接続され、ゲートＴ（ｇ）及び活性層Ｔ（ａ）とでスイッチングトランジスタＴを構成するソースＴ（ｓ）、ドレインＴ（ｄ）、
以上の構造を覆う第３層間絶縁層２０４、
第３層間絶縁層２０４上に配置され、且つ第３層間絶縁層２０４を貫通する異なるビアを介して、それぞれ駆動トランジスタＤのドレインＤ（ｄ）、スイッチングトランジスタＴのドレインＴ（ｄ）に接続される接続部Ｌ１、感光手段の下部電極１４０２。ここで、追加された接続部Ｌ１は、ソース及びドレインを製造する時のＳＤ ｍａｓｋを流用し、感光手段の下部電極１４０２が表示パネル内部の各配線を回避するとともに、後続に形成される感光手段における感光層が指の表面で反射された光を受光するための一定の面積を確保するようにする。
【0111】
下部電極１４０２上に配置され、例えばＰＩＮ型の受光層、即ち、順次積層して配置されたＮ型半導体層（図１１ではＮと表記）、Ｉ型真性半導体層（図１１ではＩと表記）及びＰ型半導体層（図１１ではＰと表記）からなる感光層１４０１、
以上の構造を覆う積層して配置された保護層２０８及び第４層間絶縁層２０７、
第４層間絶縁層２０７上に配置されたアノードＯ１と感光素子の上部電極１４０３であって、アノードＯ１と上部電極１４０３は、それぞれ保護層２０８と第４層間絶縁層２０７を貫通する異なるビアを介して、下方に対応する駆動トランジスタＤのドレインＤ（ｄ）、感光層１４０１に接続され、別途のパターニング工程を追加する必要がなく、同じＭａｓｋで形成することができるアノードＯ１と感光素子の上部電極１４０３。
以上の構造を覆う積層して配置された保護層２０８及び第４層間絶縁層２０７、
第４層間絶縁層２０７上に配置されたアノードＯ１と感光素子の上部電極１４０３であって、アノードＯ１と上部電極１４０３は、それぞれ保護層２０８と第４層間絶縁層２０７を貫通する異なるビアを介して、下方に対応する駆動トランジスタＤのドレインＤ（ｄ）、感光層１４０１に接続され、別途のパターニング工程を追加する必要がなく、同じＭａｓｋで形成することができるアノードＯ１と感光素子の上部電極１４０３。
【0112】
アノードＯ１の上方には、画素定義層２０５、発光層Ｏ２、カソードＯ３及び薄膜封止層２０６が順次配置され、具体的な工程は、前述の説明を参照すればよく、ここでその説明を省略する。
【0113】
なお、隣接するサブ画素の発光層Ｏ２は、下方の感光素子の感光層１４０１と重なりを有する。
【0114】
光学式指紋認証を表示パネルに集積するには、感光手段全体が比較的大きな受光面積を有する、即ち感光手段の全画面のアレイ設計を形成する必要がある。この設計では、感光手段におけるスイッチトランジスタのリーク電流が指紋認証ノイズ（即ち、干渉）の１つの主な発生源となる。一方、酸化物ＴＦＴ（即ちＴｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、薄膜トランジスタ）は、低電流リークの性能においてＬＴＰＳ ＴＦＴより遥かに優れる。このため、本開示の実施例に係る上記表示パネル０１は、さらにＬＴＰＯプロセスにより各サブ画素における駆動トランジスタＤと各感光手段１４におけるスイッチトランジスタＴを形成する。
【0115】
幾つかの実施例において、感光手段１４におけるスイッチングトランジスタＴの構造は、ボトムゲート構造である。これに基づいて、上記表示パネル０１の図２及び図４のＢ－Ｂ’方向に沿った具体的な断面構造は、図１２に示す通りである。
【0116】
なお、図１２に示されるサブ画素は、具体的には、第３サブ画素１３及びその中の第３発光素子１３０であり、残りの第１サブ画素１１及びその中の第１発光素子１１０、第２サブ画素１２及びその中の第２発光素子１２０の構造は類似し、ここでその説明を省略する。
【0117】
さらに、図１２において、感光層（この断面方向に具体的に示されているのは、感光層における第２サブ感光層Ｓ２である）を覆うのは、第３発光素子１３０の第３発光層１３０１及び隣接する第１発光素子の第１発光層１１０１である。
【0118】
図１２に示すように、表示パネル０１の具体的な構造は以下に示す通りである。
ベース基板２００上に配置される、各サブ画素における駆動トランジスタＤの活性層Ｄ（ａ）、
活性層Ｄ（ａ）を覆うゲート絶縁層２０１、
ゲート絶縁層２０１上に配置される各サブ画素における駆動トランジスタＤのゲートＤ（ｇ）、
ゲートＤ（ｇ）を覆う第１層間絶縁層２０２、
第１層間絶縁層２０２上に配置された蓄積コンデンサ電極Ｃ１及びスイッチングトランジスタＴのゲートＴ（ｇ）であって、二者は、同じＭａｓｋで製造されてもよく、蓄積コンデンサ電極Ｃ１とゲートＤ（ｇ）とは、その間で蓄積容量を形成するように対向配置され、
以上の構造を覆う第２層間絶縁層２０３、
第２層間絶縁層２０３上に配置されたスイッチングトランジスタＴの活性層Ｔ（ａ）、
以上の構造を覆う第３層間絶縁層２０４、
第３層間絶縁層２０４上に配置された駆動トランジスタＤのソースＤ（ｓ）とゲートＤ（ｄ）、スイッチングトランジスタＴのソースＴ（ｓ）とゲートＴ（ｄ）であって、ソースＤ（ｓ）とゲートＤ（ｄ）は、第３層間絶縁層２０４、第２層間絶縁層２０３、第１層間絶縁層２０２及びゲート絶縁層２０１を貫通する異なるビアを介して、下方の駆動トランジスタＤの活性層Ｄ（ａ）に接続され、こうして、ゲートＤ（ｇ）、ソースＤ（ｓ）、ドレインＤ（ｄ）及び活性層Ｄ（ａ）が駆動トランジスタＤを構成し、及び、ソースＴ（ｓ）とゲートＴ（ｄ）は、第３層間絶縁層２０４を貫通する異なるビアを介して、下方の活性層Ｔ（ａ）に接続され、こうして、ゲートＴ（ｇ）、ソースＴ（ｓ）、ドレインＴ（ｄ）及び活性層Ｔ（ａ）がスイッチングトランジスタＴを構成し、
以上の構造を覆う保護層２０８、
保護層２０８上に配置された感光素子１４０の下部電極１４０２、
下部電極１４０２上に配置された感光層（図１２の断面方向に具体的に示されているのは、第２サブ感光層Ｓ２）であって、当該感光層１４０１は、例えば、ＰＩＮ型感光層であってもよく、
以上の構造を覆う第４層間絶縁層２０７、
第４層間絶縁層２０７上に配置された第３発光素子１３０のアノードＯ１及び感光素子１４０の上部電極１４０３であって、アノードＯ１は、第４層間絶縁層２０７と保護層２０８を貫通するビアを介して下方の駆動トランジスタＤのドレインＤ（ｄ）に接続され、上部電極１４０３は、第４層間絶縁層２０７を貫通するビアを介して下方のスイッチングトランジスタＴのドレインＴ（ｄ）に接続され、こうして、上部電極１４０３、下部電極１４０２、及び両者の間の感光層は、感光素子１４０を構成し、
以上の構造を覆う画素定義層２０５、
画素定義層２０５上の開口部には、アノードＯ１が露出され、第３発光素子１３０の第３発光層１３０１は、アノードＯ１に接続され且つ発光面１０Ａの下方の感光素子１４０の感光層を覆うように、開口部及び画素定義層２０５上に堆積され、隣接する第１サブ画素における第１発光素子の第１発光層１１０１も、発光面１０Ａの下方の感光素子１４０の感光層を覆い、
各発光層及び画素定義層２０５を覆うカソードＯ３の層の層全体であって、カソードＯ３の層の層全体、各独立したアノードＯ１、及び両者の間に位置する異なる色の光を発する発光層は、１つのＯＬＥＤ素子を構成し、
ＯＬＥＤ素子を覆う薄膜封止層２０６。
ベース基板２００上に配置される、各サブ画素における駆動トランジスタＤの活性層Ｄ（ａ）、
活性層Ｄ（ａ）を覆うゲート絶縁層２０１、
ゲート絶縁層２０１上に配置される各サブ画素における駆動トランジスタＤのゲートＤ（ｇ）、
ゲートＤ（ｇ）を覆う第１層間絶縁層２０２、
第１層間絶縁層２０２上に配置された蓄積コンデンサ電極Ｃ１及びスイッチングトランジスタＴのゲートＴ（ｇ）であって、二者は、同じＭａｓｋで製造されてもよく、蓄積コンデンサ電極Ｃ１とゲートＤ（ｇ）とは、その間で蓄積容量を形成するように対向配置され、
以上の構造を覆う第２層間絶縁層２０３、
第２層間絶縁層２０３上に配置されたスイッチングトランジスタＴの活性層Ｔ（ａ）、
以上の構造を覆う第３層間絶縁層２０４、
第３層間絶縁層２０４上に配置された駆動トランジスタＤのソースＤ（ｓ）とゲートＤ（ｄ）、スイッチングトランジスタＴのソースＴ（ｓ）とゲートＴ（ｄ）であって、ソースＤ（ｓ）とゲートＤ（ｄ）は、第３層間絶縁層２０４、第２層間絶縁層２０３、第１層間絶縁層２０２及びゲート絶縁層２０１を貫通する異なるビアを介して、下方の駆動トランジスタＤの活性層Ｄ（ａ）に接続され、こうして、ゲートＤ（ｇ）、ソースＤ（ｓ）、ドレインＤ（ｄ）及び活性層Ｄ（ａ）が駆動トランジスタＤを構成し、及び、ソースＴ（ｓ）とゲートＴ（ｄ）は、第３層間絶縁層２０４を貫通する異なるビアを介して、下方の活性層Ｔ（ａ）に接続され、こうして、ゲートＴ（ｇ）、ソースＴ（ｓ）、ドレインＴ（ｄ）及び活性層Ｔ（ａ）がスイッチングトランジスタＴを構成し、
以上の構造を覆う保護層２０８、
保護層２０８上に配置された感光素子１４０の下部電極１４０２、
下部電極１４０２上に配置された感光層（図１２の断面方向に具体的に示されているのは、第２サブ感光層Ｓ２）であって、当該感光層１４０１は、例えば、ＰＩＮ型感光層であってもよく、
以上の構造を覆う第４層間絶縁層２０７、
第４層間絶縁層２０７上に配置された第３発光素子１３０のアノードＯ１及び感光素子１４０の上部電極１４０３であって、アノードＯ１は、第４層間絶縁層２０７と保護層２０８を貫通するビアを介して下方の駆動トランジスタＤのドレインＤ（ｄ）に接続され、上部電極１４０３は、第４層間絶縁層２０７を貫通するビアを介して下方のスイッチングトランジスタＴのドレインＴ（ｄ）に接続され、こうして、上部電極１４０３、下部電極１４０２、及び両者の間の感光層は、感光素子１４０を構成し、
以上の構造を覆う画素定義層２０５、
画素定義層２０５上の開口部には、アノードＯ１が露出され、第３発光素子１３０の第３発光層１３０１は、アノードＯ１に接続され且つ発光面１０Ａの下方の感光素子１４０の感光層を覆うように、開口部及び画素定義層２０５上に堆積され、隣接する第１サブ画素における第１発光素子の第１発光層１１０１も、発光面１０Ａの下方の感光素子１４０の感光層を覆い、
各発光層及び画素定義層２０５を覆うカソードＯ３の層の層全体であって、カソードＯ３の層の層全体、各独立したアノードＯ１、及び両者の間に位置する異なる色の光を発する発光層は、１つのＯＬＥＤ素子を構成し、
ＯＬＥＤ素子を覆う薄膜封止層２０６。
【0119】
上記表示パネル０１のプロセス全体は１２ ｍａｓｋであり、従来の完全なＬＴＰＳ設計とｍａｓｋの数が同じであるため、本開示の実施例に係る上記表示パネル０１により、ｍａｓｋを増加することなくより優れたＬＴＰＯ設計を実現することができる。
【0120】
他の幾つかの実施例において、感光手段１４におけるスイッチングトランジスタＴの構造は、トップゲート構造である。トップゲート構造のスイッチングトランジスタＴについて、図２及び図４のＢ－Ｂ'方向に沿う他の具体的な断面構造は、図１３に示すように、ベース基板２００から離れる方向に沿って、各層構造は、順次に、
駆動トランジスタＤの活性層Ｄ（ａ）→ゲート絶縁層２０１→駆動トランジスタＤのゲートＤ（ｇ）→第１層間絶縁層２０２→蓄積コンデンサ電極Ｃ１とスイッチングトランジスタＴの活性層Ｔ（ａ）→第２層間絶縁層２０３→駆動トランジスタＤのソースＤ（ｓ）とドレインＤ（ｄ）、スイッチングトランジスタＴのソースＴ（ｓ）、ドレインＴ（ｄ）及びゲートＴ（ｇ）→第３層間絶縁層２０４→感光素子１４０の下部電極１４０２→感光素子１４０の感光層（図１３の断面方向に具体的に示されるのは、第２サブ感光層Ｓ２である）→保護層２０８→第３発光素子１３０のアノードＯ１及び感光素子１４０の上部電極１４０３→画素定義層２０５→各サブ画素における発光層（図１３の断面方向は、その中の第３発光素子１３０の第３発光層１３０１と、隣接する第１サブ画素における第１発光素子の第１発光層１１０１のみを示している）→カソードＯ３の層の層全体→薄膜封止層２０６である。
駆動トランジスタＤの活性層Ｄ（ａ）→ゲート絶縁層２０１→駆動トランジスタＤのゲートＤ（ｇ）→第１層間絶縁層２０２→蓄積コンデンサ電極Ｃ１とスイッチングトランジスタＴの活性層Ｔ（ａ）→第２層間絶縁層２０３→駆動トランジスタＤのソースＤ（ｓ）とドレインＤ（ｄ）、スイッチングトランジスタＴのソースＴ（ｓ）、ドレインＴ（ｄ）及びゲートＴ（ｇ）→第３層間絶縁層２０４→感光素子１４０の下部電極１４０２→感光素子１４０の感光層（図１３の断面方向に具体的に示されるのは、第２サブ感光層Ｓ２である）→保護層２０８→第３発光素子１３０のアノードＯ１及び感光素子１４０の上部電極１４０３→画素定義層２０５→各サブ画素における発光層（図１３の断面方向は、その中の第３発光素子１３０の第３発光層１３０１と、隣接する第１サブ画素における第１発光素子の第１発光層１１０１のみを示している）→カソードＯ３の層の層全体→薄膜封止層２０６である。
【0121】
上記各構造の具体的な説明については、前述の図１２を参照すればよく、ここでその説明を省略する。
【0122】
上記図１３に示されている表示パネル０１の構造において、スイッチングトランジスタＴのゲートＴ（ｇ）が、その活性層Ｔ（ａ）の上方（即ち、ベース基板２００から離れた側）に位置するため、ゲートＴ（ｇ）のＭａｓｋプロセスを増加する必要があり、上記表示パネル０１の製造を完了するには、合計１３ Ｍａｓｋプロセスが必要となる。
【0123】
なお、本開示の全ての実施例において、何れも駆動トランジスタのドレインがアノードに接続され、スイッチングトランジスタのドレインが下部電極に接続される場合を例として説明したが、当業者は、トランジスタのソース及びドレインの構造及び構成上に互換性があるので、駆動トランジスタのソースをアノードに接続させ、スイッチングトランジスタのソースを下部電極に接続させてもよいことが、本開示の上述実施例の均等な変形例であることを理解するであろう。
【0124】
さらに、本開示の幾つかの実施例は、表示装置を提供する。図１４に示すように、表示装置０２は、上記の何れか１つの実施例に記載のタッチ表示パネル０１を備える。
【0125】
幾つかの例示において、当該表示装置０２は、光学式認証（例えば指紋認証）機能が集積されたＯＬＥＤ表示装置、例えば、ディスプレイ、テレビ、携帯電話、タブレットコンピュータ、デジタルフォトフレーム、ナビゲーション、スマートウォッチ、スマートバンド等のいかなる表示機能を有する製品又は部品であってもよい。
【0126】
上述した実施形態の説明において、具体的な特徴、構造、材料又は特徴は、任意の１つ又は複数の実施例又は例示において、適切な方法で組み合せることができる。
【0127】
以上に説明したのは、本開示の具体的な実施形態のみであり、本開示の保護範囲は、これらに限定されない。当業者が本開示の技術的範囲内に容易に想到できる変更や置換は、何れも本開示の保護範囲内に含まれるものとする。従って、本開示の保護範囲は、前記特許請求の範囲に記載された権利範囲を準拠するものとする。
【0128】
この出願は、２０１９年０１月３０日に中国特許局に出願された、出願番号２０１９１００９３７９３．９である中国特許出願を基礎とする優先権を主張し、その内容の全てが参照によって本出願に組み込まれる。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】