特許 7522832 縦型電界効果トランジスタおよびその形成のための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-17

(45)【発行日】2024-07-25

(54)【発明の名称】縦型電界効果トランジスタおよびその形成のための方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240718BHJP

   H01L 21/336 20060101ALI20240718BHJP

【ＦＩ】

H01L29/78 652E

H01L29/78 652F

H01L29/78 652J

H01L29/78 652K

H01L29/78 652S

H01L29/78 653A

H01L29/78 658G

【請求項の数】 10

(21)【出願番号】P 2022525733

(86)(22)【出願日】2020-09-24

(65)【公表番号】

(43)【公表日】2023-01-11

(86)【国際出願番号】 EP2020076738

(87)【国際公開番号】W WO2021089230

(87)【国際公開日】2021-05-14

【審査請求日】2022-05-02

(31)【優先権主張番号】102019217081.1

(32)【優先日】2019-11-06

(33)【優先権主張国・地域又は機関】DE

(73)【特許権者】

【識別番号】591245473

【氏名又は名称】ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング

【氏名又は名称原語表記】ＲＯＢＥＲＴ ＢＯＳＣＨ ＧＭＢＨ

(74)【代理人】

【識別番号】100118902

【弁理士】

【氏名又は名称】山本 修

(74)【代理人】

【識別番号】100196508

【弁理士】

【氏名又は名称】松尾 淳一

(74)【代理人】

【識別番号】100161908

【弁理士】

【氏名又は名称】藤木 依子

(72)【発明者】

【氏名】バリングハウス，イェンス

(72)【発明者】

【氏名】クレープス，ダニエル

(72)【発明者】

【氏名】ショルテン，ディック

【審査官】上田 智志

(56)【参考文献】

【文献】国際公開第２０１４／１４１４７２（ＷＯ，Ａ１）

【文献】国際公開第２０１８／１４７４６６（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１３／００４３４６８（ＵＳ，Ａ１）

【文献】特表２０１４－５２７３０２（ＪＰ，Ａ）

【文献】特開２０１０－２３２６２７（ＪＰ，Ａ）

【文献】特開２０１３－０１２６４７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２１／３３６

(57)【特許請求の範囲】

【請求項1】

ドリフト領域（２０４）と、
前記ドリフト領域（２０４）の上または上方の半導体フィン（２３０）と、
前記半導体フィン（２３０）の上または上方の接続領域（２１２）と、
前記半導体フィン（２３０）の少なくとも１つの側壁の隣に形成されているゲート電極（２２０）とを有し、
前記半導体フィン（２３０）が、前記ゲート電極（２２０）の横隣に配置されている第１の区間（２０８）内で、前記ドリフト領域（２０４）と接触する第２の区間（２０６）内および／または前記接続領域（２１２）と接触する第３の区間（２１０）内より小さな横方向の広がりを有する縦型電界効果トランジスタ（２００，３００，４００，５００，６００）において、
前記接続領域（２１２）が、前記第３の区間（２１０）内の前記半導体フィン（２３０）の横方向の広がりより大きな横方向の広がりを有する、
縦型電界効果トランジスタ（２００，３００，４００，５００，６００）。

【請求項2】

前記半導体フィン（２３０）が、少なくとも１つの直線状の側壁を有する、請求項１に記載の縦型電界効果トランジスタ（２００，３００，４００，５００，６００）。

【請求項3】

前記半導体フィン（２３０）が、直線状の第１の側壁および前記第１の側壁に向かい合う直線状の第２の側壁を有する、請求項１または２に記載の縦型電界効果トランジスタ（２００，３００，４００，５００，６００）。

【請求項4】

前記半導体フィン（２３０）が、前記第２の区間（２０６）内で、前記第１の区間（２０８）内の前記半導体フィン（２３０）および／または前記ドリフト領域（２０４）より大きな導電率を有する結合領域（４０２）を有する、請求項１～３のいずれか一項に記載の縦型電界効果トランジスタ（２００，３００，４００，５００，６００）。

【請求項5】

前記結合領域（４０２）の横隣に形成されているシールド構造（４０４）をさらに有し、前記シールド構造（４０４）が、前記結合領域（４０２）とは違う導電型を有する、請求項４に記載の縦型電界効果トランジスタ（２００，３００，４００，５００，６００）。

【請求項6】

前記ゲート電極（２２０）と前記ドリフト領域（２０４）の間に配置されている絶縁層（２２３）をさらに有する、請求項１～４のいずれか一項に記載の縦型電界効果トランジスタ（２００，３００，４００，５００，６００）。

【請求項7】

前記ドリフト領域（２０４）および前記半導体フィン（２３０）が、窒化ガリウムもしくは炭化ケイ素を有するか、または、窒化ガリウムもしくは炭化ケイ素から構成されている、請求項１～６のいずれか一項に記載の縦型電界効果トランジスタ（２００，３００，４００，５００，６００）。

【請求項8】

前記半導体フィン（２３０）が、２つ以上の相互に結合された半導体フィン（２３０）よりなるネットワークとして形成されている、請求項１～７のいずれか一項に記載の縦型電界効果トランジスタ（２００，３００，４００，５００，６００）。

【請求項9】

縦型電界効果トランジスタ（２００，３００，４００，５００，６００）の形成のための方法（９００）であって、
ドリフト領域（２０４）を形成するステップ（９１０）と、
前記ドリフト領域（２０４）の上または上方で半導体フィン（２３０）を形成するステップ（９２０）と、
前記半導体フィン（２３０）の上または上方で接続領域（２１２）を形成するステップ（９３０）と、
前記半導体フィン（２３０）の少なくとも１つの側壁の隣に形成されるゲート電極（２２０）を形成するステップ（９４０）とを有し、
前記半導体フィン（２３０）が、前記ゲート電極（２２０）の横隣に配置されている第１の区間（２０８）内では、前記ドリフト領域（２０４）と接触する第２の区間（２０６）内および／または前記接続領域（２１２）と接触する第３の区間（２１０）内より小さな横方向の広がりを有するよう形成され、
前記接続領域（２１２）が、前記第３の区間（２１０）内の前記半導体フィン（２３０）の横方向の広がりより大きな横方向の広がりを有するよう形成される、
方法（９００）。

【請求項10】

前記半導体フィン（２３０）の前記より小さな横方向の広がりが、エッチング停止マスクおよび異方性エッチングを使用して形成され、前記エッチング停止マスクが、前記半導体フィン（２３０）の上または上方で形成される、請求項９に記載の方法（９００）。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は縦型電界効果トランジスタおよびその形成のための方法に関する。

【背景技術】

【0002】

自動車分野において、エレクトロモビリティへと進んでいく開発により、高速で損失なくスイッチングするパワー半導体のための解決策が求められている。これと同時の横型部品から縦型部品への傾向と、数十年前から確立されているシリコン技術の、いわゆる「ワイドバンドギャップ」材料、つまりワイドバンドギャップ半導体材料、例えば炭化ケイ素（ＳｉＣ）または窒化ガリウム（ＧａＮ）への傾向とが、新規の部品コンセプトおよび製造プロセスの開発をもたらした。

【0003】

ワイドバンドギャップ半導体の適用には、いわゆるパワーＦｉｎＦＥＴ（Ｆｉｎ＝フィン、ＦＥＴ＝電界効果トランジスタ）の使用が有利であり得る。従来のＭＯＳＦＥＴまたはＭＩＳＦＥＴでは、アクティブスイッチング可能なコンポーネントは、反転チャネルによって、例えばゲート電圧の印加により電子経路が形成されるｎｐｎ接合内のｐ型領域によって提供される。これに対しパワーＦｉｎＦＥＴでは、スイッチング可能なコンポーネントが薄い半導体フィンからなり、半導体フィンはその幾何形状およびゲートメタライゼーションの適切な選択によりスイッチング可能である。パワーＦｉｎＦＥＴのチャネル抵抗は、ＳｉＣまたはＧａＮをベースとする従来のＭＯＳＦＥＴまたはＭＩＳＦＥＴの場合よりはるかに低い。これに基づき、部品全体のより低いオン抵抗が結果として生じる。

【0004】

パワーＦｉｎＦＥＴでは、半導体フィンの領域内のチャネル領域は、ゲート金属の高さに形成される。主にこの領域の幅がパワーＦｉｎＦＥＴの閾値電圧を決定するので、完全空乏化を保証するため、この領域の幅はある特定の値を下回るべきである。関連技術のパワーＦｉｎＦＥＴ１００の構造を図１に図解している。従来のパワーＦｉｎＦＥＴ１００は、基板１０２上で、ｎ型ドーピングを有するドリフト領域１０４と、ドレイン電極１０６と、ソース電極１０８と、ゲート電極１１０と、半導体フィン１１２と、ゲート誘電体１１４と、絶縁部１１６とを有する。半導体フィン１１２は、ｎ＋型ドーピング１１８により、ソース電極１０８と接続されている。パワーＦｉｎＦＥＴ１００では、スイッチング可能なコンポーネントが薄い半導体フィン１１２からなり、半導体フィン１１２はその幾何形状およびゲートメタライゼーション１１０の適切な選択によりスイッチング可能である。半導体フィンの幅は、とりわけ半導体フィンに使用される半導体材料およびゲート金属の仕事関数に依存する。このように薄い半導体フィンは、パワートランジスタの大量生産において典型的に用いられているような従来のフォトリソグラフィの使用ではもう製造できない。これに加え、薄い半導体フィンは、電気抵抗の低い表面メタライゼーションとの電気接触を困難にする。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の課題は、改善された表面コンタクトを備えた縦型電界効果トランジスタを可能にする縦型電界効果トランジスタおよびその形成のための方法を提供することである。

【課題を解決するための手段】

【0006】

本課題は、本発明の１つの態様に基づき、縦型電界効果トランジスタによって解決される。縦型電界効果トランジスタは、ドリフト領域と、ドリフト領域の上または上方の半導体フィンと、半導体フィンの上または上方の接続領域と、半導体フィンの少なくとも１つの側壁の隣に形成されているゲート電極とを有し、半導体フィンは、ゲート電極の横隣に配置されている第１の区間内で、ドリフト領域と接触する第２の区間内および／または接続領域と接触する第３の区間内より小さな横方向の広がりを有する。チャネル領域（第１の区間）の上および／または下のより幅広い領域は、半導体フィン上でのより大きな接触面積を、したがって半導体フィンの接触領域（半導体フィンの第２および／または第３の区間）の寄生的な電気接触抵抗の減少を可能にする。チャネル領域の上および／または下の領域内の拡張された半導体フィンは、表面コンタクト、例えばソース電極の接触抵抗の減少を可能にする。

【0007】

半導体フィンの代わりに、さらなる態様では半導体柱が形成され得る。
本課題は、本発明のさらなる態様に基づき、縦型電界効果トランジスタの形成のための方法によって解決される。方法は、ドリフト領域を形成するステップと、ドリフト領域の上または上方で半導体フィンを形成するステップと、半導体フィンの上または上方で接続領域を形成するステップと、半導体フィンの少なくとも１つの側壁の隣に形成されるゲート電極を形成するステップとを有し、半導体フィンは、ゲート電極の横隣に配置されている第１の区間内では、ドリフト領域と接触する第２の区間内および／または接続領域と接触する第３の区間内より小さな横方向の広がりで形成される。これは、縦型電界効果トランジスタを製造するために、ほかのコンセプトに比べて投資費用および運営費用に関して安価な工場設備を採用し得ることを可能にする。

【0008】

これらの態様の変形形態は従属請求項および明細書中で詳しく説明している。本発明の実施形態を図に示しており、以下により詳しく解説する。

【図面の簡単な説明】

【0009】

【図1】関連技術の縦型電界効果トランジスタの概略図である。

【図2】様々な実施形態に基づく縦型電界効果トランジスタの概略的な断面図である。

【図3】様々な実施形態に基づく縦型電界効果トランジスタの概略的な断面図である。

【図4】様々な実施形態に基づく縦型電界効果トランジスタの概略的な断面図である。

【図5】様々な実施形態に基づく縦型電界効果トランジスタの概略的な断面図である。

【図6】様々な実施形態に基づく縦型電界効果トランジスタの概略的な断面図である。

【図7】様々な実施形態に基づく縦型電界効果トランジスタの製造のためのプロセスステップの概略図である。

【図8】図８Ａは様々な実施形態に基づく半導体フィンを上から見た概略図である。図８Ｂは様々な実施形態に基づく半導体柱を上から見た概略図である。図８Ｃは様々な実施形態に基づく結合された半導体フィンよりなるネットワークを上から見た概略図である。

【図9】様々な実施形態に基づく縦型電界効果トランジスタの形成のための方法のフロー図である。

【発明を実施するための形態】

【0010】

以下の詳細な説明では、この説明の一部を成している添付の図面を参照し、これらの図面では、具体的な説明のために、本発明が行使され得る個々の例示的実施形態を示している。本発明の保護範囲から逸脱することなく、ほかの例示的実施形態を利用できること、および構造上または論理上の変更が行われ得ることは自明である。個別に別の記載がない限り、ここで説明される様々な例示的実施形態の特徴が相互に組み合わされ得ることは自明である。したがって以下の詳細な説明を制限の意味において解釈するべきではなく、本発明の保護範囲は添付の請求項によって定義されている。図では、それが理にかなっている限り、同一のまたは類似の要素に同一の符号を付している。

【0011】

図２は、様々な実施形態に基づく縦型電界効果トランジスタ２００の概略的な断面図を示している。様々な実施形態において縦型電界効果トランジスタ２００は、半導体基板２０２上のドリフト領域２０４と、ドリフト領域２０４の上または上方の接続領域２１２を備えた半導体フィン２３０（その長手方向が図平面に縦に延びている）と、第１のソース／ドレイン電極（例えばソース電極２１４）と、第２のソース／ドレイン電極（例えばドレイン電極２１６）とを有する。以下では例示的に、第１のソース／ドレイン電極がソース電極２１４であり、第２のソース／ドレイン電極がドレイン電極２１６であると仮定する。縦型電界効果トランジスタ２００はさらに、半導体フィン２３０の少なくとも１つの側壁の横隣にゲート電極２２０を有し、ゲート電極２２０は、絶縁層２２２によってソース電極２１４から電気的に絶縁されている。ゲート誘電体２１８は、ゲート電極２２０と半導体フィン２３０の少なくとも１つの側壁との間に配置されている。

【0012】

半導体フィン２３０は、ゲート電極２２０の横隣に配置されている第１の区間２０８内で、ドリフト領域２０４と接触する第２の区間２０６内および／またはソース電極２１４と接触する第３の区間２１０内より小さな横方向の広がりを有するように形成されている。これは、基板表面での電流を通す接触面積を何倍も拡げることを可能にする。これにより、縦型電界効果トランジスタのための、明らかにより低くてより確実なオーミック接触領域が作製され得る。

【0013】

言い換えれば、半導体フィン２３０は第２の区間２０６および／または第３の区間２１０内で、第１の区間２０８に対して横方向に拡張されており、したがって減少した総抵抗を有する。第２の区間２０６および第３の区間２１０内での拡張は、同じ横方向の広がりで形成されてもよく、互いに異なる横方向の広がりで形成されてもよい。様々な実施形態において半導体フィン２３０は、第２の区間２０６内では第１の区間２０８内より大きな横方向の広がりを有するが、第３の区間２１０内では第１の区間２０８内より大きな横方向の広がりを有しない（図３を参照）。代替策として半導体フィン２３０は、第３の区間２１０内では第１の区間２０８内より大きな横方向の広がりを有するが、第２の区間２０６内では第１の区間２０８内より大きな横方向の広がりを有しない。代替策として半導体フィン２３０は、第２および第３の区間２０６、２１０内で第１の区間２０８内より大きな横方向の広がりを有する。半導体フィン２３０は、少なくとも１つの実質的に直線状の、つまり真っ直ぐの、または縦方向に平坦な側壁を有し得る。半導体フィン２３０は、例えば直線状の第１の側壁および第１の側壁に向かい合う直線状の第２の側壁を有する。第１および第２の側壁は互いに平行であり得る。

【0014】

図２は、様々な実施形態に基づく単一のＦｉｎＦＥＴセルの概略的な断面図を示す。一般的には、何百～何千ものこのようなセルが並列接続されており、この構造は、この三次元の平面において続いている。複数のセルを組み合わせることにより、２次元に広がるＦｉｎＦＥＴセルのアレイが生じる。縦型電界効果トランジスタは、パワー半導体部品であり得る。例として、半導体基板２０２は、ＧａＮ基板２０２またはＳｉＣ基板２０２であり得る。半導体基板２０２上で、弱いｎ型導電性の半導体ドリフト領域２０４、例えばＧａＮドリフト領域２０４またはＳｉＣドリフト領域２０４が形成（例えば被覆）され得る。ドリフト領域２０４の上では、半導体フィン２３０の形態での、例えばＧａＮフィンまたはＳｉＣフィンの形態でのｎ型導電性の半導体領域が形成され得る。接続領域２１２は、ｎ型ドーピングされた（例えばｎ＋型ドーピングされた）半導体材料を有し得るかまたはそれから構成され得る。

【0015】

トランジスタまたはスイッチとしての縦型電界効果トランジスタ２００の機能のために、半導体フィン２３０は、第１の区間２０８内では、例えば示されている図平面内での横方向の広がりを約１００ｎｍ～約２００ｎｍの範囲内で、および示されている図平面内での縦方向の広がりを約０．３μｍ～約３μｍの範囲内で有する。

【0016】

ゲート電圧の印加なしでは、電界効果トランジスタ２００は、半導体フィン２３０の下で、ドリフト領域２０４内の電子ガスが空乏化され得るので、自己遮断していることができる。ゲート電極２２０への正電圧の印加により、半導体フィン２３０のうちゲート電極２２０に隣接する領域内で電子が蓄積され得る。電子は、ソース電極２１４から半導体フィン２３０を通って半導体フィン２３０の底内へと流れることができ、かつそこからドリフト領域２０４内へ、さらにドリフト領域２０４および基板２０２を通ってドレイン電極２１６内に達し得る。

【0017】

様々な実施形態において接続領域２１２は、第３の区間２１０の上方で、（図平面の中への）深さ全体に形成されている。
様々な実施形態において、ゲート誘電体２１８、ドリフト領域２０４、および／または半導体フィン２３０は、ゲート誘電体２１８に対する界面が、丸められた角および／もしくは縁を有するかまたはできるだけ大きな曲率半径を有するように形成され得る。これは、電界ピークの低下を可能にする。

【0018】

様々な実施形態に基づく縦型電界効果トランジスタ３００を示す、図３で図解されているように、様々な実施形態において接続領域２１２は、第３の区間２１０内の半導体フィン２３０の横方向の広がりより大きな横方向の広がりを有する。

【0019】

様々な実施形態に基づく縦型電界効果トランジスタ４００を示す、図４で図解されているように、半導体フィン２３０は、第２の区間２０６内で、第１の区間２０８内の半導体フィン２３０および／またはドリフト領域２０４より大きな導電率を有する結合領域４０２を有し得る。

【0020】

図４で図解されているように、様々な実施形態において、結合領域４０２の横隣に形成されているシールド構造４０４が設けられてもよく、シールド構造４０４は、結合領域４０２とは違う導電型を有する。第２の区間内の結合領域４０２は、ｎ型ドーピングされた（例えばｎ＋型ドーピングされた）半導体材料を有し得るかまたはそれから構成され得る。シールド構造４０４は、例えばｐ型ドーピングされた半導体材料もしくは真性半導体材料を有するかまたはそれから構成されている。

【0021】

半導体フィン２３０は、第２の区間２０６内で、第１の区間２０８内より強くｎ型ドーピングされ得る。これは、より良い電流波及を可能にする。さらに、ゲート電極２２０の下でドリフト領域２０４内に配置されているシールド構造４０４が設けられ得る。これは、電界ピークに対してゲート誘電体２１８をシールドすることを可能にする。第２の区間２０６内で半導体フィン２３０がより高濃度のｎ型ドーピングを有することができる。その代わりに、より高濃度のｎ型ドーピングがシールド構造４０４の下縁まで形成されていてよい。ｐ型ドーピングを有するシールド構造４０４は、ソース電極２１４と導電性に接続され得る。その代わりにまたはそれに加えて、様々な実施形態に基づく縦型電界効果トランジスタ５００を示す図５で図解されているように、ゲート電極２２０とドリフト領域２０４の間のゲート誘電体２１８において縦に生じる電界ピークは、ドリフト領域２０４とゲート電極２２０の間の底内で、半導体フィン２３０の隣に配置されている第２の絶縁層２２３によって低下され得る。例えば、第２の絶縁層２２３はゲート誘電体２１８とドリフト領域２０４の間に配置され得る。これは、領域内のゲート誘電体２１８の破壊強度を高めること、したがって縦型電界効果トランジスタの耐電圧を高めることを可能にする。第２の絶縁層２２３は、ゲート誘電体２１８より大きな厚さを有し得る。

【0022】

様々な実施形態に基づく縦型電界効果トランジスタ６００を示す図６で図解されているように、様々な実施形態において、半導体フィン２３０の少なくとも１つの側壁が反っているかまたは湾曲していることができる。

【0023】

多数の半導体フィン２３０が相並んで（図８Ａを参照）配置され得る。半導体フィンの代わりに１つまたは複数の半導体柱２４０（図８Ｂを参照）が設けられ得る。その代わりに、２つ以上の相互に結合された半導体フィン２３０よりなるネットワークが設けられ得る（図８Ｃを参照）。

【0024】

図９は、様々な実施形態に基づく縦型電界効果トランジスタの形成のための方法９００のフロー図を示している。この方法９００は、ドリフト領域を形成するステップ９１０と、ドリフト領域の上または上方で半導体フィンを形成するステップ９２０と、半導体フィンの上または上方で接続領域を形成するステップ９３０と、半導体フィンの少なくとも１つの側壁の隣に形成されるゲート電極を形成するステップ９４０とを有する。半導体フィンは、ゲート電極の横隣に配置されている第１の区間内では、ドリフト領域と接触する第２の区間内および／または接続領域と接触する第３の区間内より小さな横方向の広がりで形成される。半導体フィンの横方向のより小さな広がりは、例えばエッチング停止マスクおよび異方性エッチングを使用して形成され得る。エッチング停止マスクは、半導体フィンの上または上方で形成され得る。

【0025】

その上で熱酸化物が形成され得ない半導体材料、例えば窒化ガリウム（ＧａＮ）、酸化ガリウム（ＧａＯｘ）、窒化アルミニウム（ＡｌＮ）、ダイヤモンドの場合、異方性エッチングプロセスが、半導体フィン２３０の図２で示された形状を実現する可能性を提供し得る。図７Ａ～Ｆでは、ＧａＮをベースとする縦型電界効果トランジスタの形成のための方法の一例についての概略的な断面図を示している。

【0026】

図７Ａは、ｎ＋型ドーピングされた半導体材料（２１２）の提示を示しており、この半導体材料（２１２）は、エピタクシーまたは（イオン）注入により、ドリフト領域２０４および基板２０２の上または上方で提供される。平面的な半導体フィンが、ｎ＋型ドーピングされた半導体材料内で形成され、これにより接続領域２１２が構造化されて形成される。この構造化は、湿式化学エッチングまたは乾式エッチングによって形成され得る。窒化ガリウム、酸化ガリウム、および窒化アルミニウムには、例えば塩素含有プラズマ中での乾式エッチングが適用され得る。ダイヤモンドには、酸素含有プラズマ中での同等のエッチングが適用され得る。窒化ガリウムのための湿式化学エッチングプロセスは、例えば様々な濃度および温度の水酸化カリウム（ＫＯＨ）または水酸化テトラメチルアンモニウム（ＴＭＡＨ）中で可能である。

【0027】

図７Ｂは、半導体フィンを露出させるまたは形成するための、接続領域２１２の上または上方でのマスキングまたはマスク７０２の形成と、溝構造（トレンチ）の構造化または形成とを示す。マスキング材料として、窒化物化合物および／または酸化物化合物が使用され得る。

【0028】

図７Ｃは、半導体フィンの第１の区間を形成するための、例えばＫＯＨまたはＴＭＡＨを使った異方性湿式エッチングを示す。
図７Ｄは、半導体フィンの上または上方での、さらなるマスキングまたはマスク７０４の形成を示す。

【0029】

図７Ｅは、半導体フィン２３０の拡張部または半導体フィンの第２の区間を形成するための、マスキングされた半導体フィンの周囲での、さらなる溝構造の形成を示す。
図７Ｆは、ゲート電極、ソース電極、およびドレイン電極ならびに絶縁部の形成を示す。

【0030】

説明したおよび図に示した実施形態は、例示的に選択されているだけである。異なる実施形態を全体的にまたは個々の特徴に関して相互に組み合わせることができる。１つの実施形態がさらなる実施形態の特徴によって補填されてもよい。さらに、説明したプロセスステップを繰り返すことができ、かつ説明した順番とは違う順番で実施することができる。とりわけ、本発明は提示した方法には制限されていない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図7C】

【図7D】

【図7E】

【図7F】

【図8A】

【図8B】

【図8C】

【図9】