▶ ツー−シックス デラウェア インコーポレイテッドの特許一覧
特許7522891誘導－非誘導導波路を有する垂直共振器型面発光レーザ（ＶＣＳＥＬ）エミッタ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-17
(45)【発行日】2024-07-25
(54)【発明の名称】誘導－非誘導導波路を有する垂直共振器型面発光レーザ（ＶＣＳＥＬ）エミッタ
(51)【国際特許分類】
H01S 5/183 20060101AFI20240718BHJP
H01S 5/20 20060101ALI20240718BHJP
H01S 5/42 20060101ALI20240718BHJP
【ＦＩ】
H01S5/183
H01S5/20 610
H01S5/42
【請求項の数】
19
【外国語出願】
(21)【出願番号】P 2023089395
(22)【出願日】2023-05-31
(65)【公開番号】P2024068076
(43)【公開日】2024-05-17
【審査請求日】2023-05-31
(31)【優先権主張番号】17/982,204
(32)【優先日】2022-11-07
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】519146787
【氏名又は名称】ツー－シックス デラウェア インコーポレイテッド
【氏名又は名称原語表記】ＩＩ－ＶＩ Ｄｅｌａｗａｒｅ，Ｉｎｃ．
(74)【代理人】
【識別番号】100118902
【弁理士】
【氏名又は名称】山本 修
(74)【代理人】
【識別番号】100106208
【弁理士】
【氏名又は名称】宮前 徹
(74)【代理人】
【識別番号】100196508
【弁理士】
【氏名又は名称】松尾 淳一
(72)【発明者】
【氏名】エフゲニー・ジビック
(72)【発明者】
【氏名】アントワーヌ・ピシス
(72)【発明者】
【氏名】ステファノ・ティレッリ
【審査官】皆藤 彰吾
(56)【参考文献】
【文献】特開２００６－３５１７９８（ＪＰ，Ａ）
【文献】特開２００４－１７２３４１（ＪＰ，Ａ）
【文献】特開２０２０－０６４９９３（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｓ ５／１８３
Ｈ０１Ｓ ５／２０
Ｈ０１Ｓ ５／４２
(57)【特許請求の範囲】
【請求項1】
上部ミラーと、下部ミラーと、
前記上部ミラーと前記下部ミラーとの間の活性領域および垂直共振器と、
前記上部ミラーと前記活性領域との間の、光に関する誘導部分であって、該誘導部分の内側部分は該誘導部分の外側部分より高い有効屈折率を有する、誘導部分と、
前記活性領域と前記下部ミラーとの間の、光に関する非誘導部分であって、該非誘導部分の内側部分は該非誘導部分の外側部分より低い有効屈折率を有する、非誘導部分と
を備え、
前記垂直共振器は、前記上部ミラーと前記下部ミラーとの間に前記誘導部分および前記非誘導部分を含む導波路を定める、
半導体デバイス。
【請求項2】
請求項１に記載の半導体デバイスであって、前記上部ミラーは分布ブラッグ反射鏡を含み、
前記下部ミラーは分布ブラッグ反射鏡を含む、
半導体デバイス。
【請求項3】
請求項１に記載の半導体デバイスであって、前記活性領域は複数の活性層を含み、
各活性層は、量子井戸と、量子ドットと、量子ダッシュとのうちの少なくとも１つを含む、
半導体デバイス。
【請求項4】
請求項３に記載の半導体デバイスであって、前記活性領域は、前記複数の活性層のうちの隣接する活性層間にトンネル接合層を含む、半導体デバイス。
【請求項5】
請求項１に記載の半導体デバイスであって、前記誘導部分の前記内側部分はトンネル接合アパーチャであり、
前記非誘導部分の前記内側部分はｐ－ｎ阻止層アパーチャである、
半導体デバイス。
【請求項6】
請求項５に記載の半導体デバイスであって、前記トンネル接合アパーチャは、前記ｐ－ｎ阻止層アパーチャより大きい横方向寸法を有する、半導体デバイス。
【請求項7】
請求項５に記載の半導体デバイスであって、前記トンネル接合アパーチャは、前記ｐ－ｎ阻止層アパーチャより小さい横方向寸法を有する、半導体デバイス。
【請求項8】
ＶＣＳＥＬエミッタのアレイを含む半導体デバイスであって、ＶＣＳＥＬエミッタの前記アレイの各ＶＣＳＥＬエミッタは、
上部ミラーと、
下部ミラーと、
前記上部ミラーと前記下部ミラーとの間の活性領域および垂直共振器と、
前記上部ミラーと前記活性領域との間の、光に関する誘導部分であって、該誘導部分の内側部分は該誘導部分の外側部分より高い有効屈折率を有する、誘導部分と、
前記活性領域と前記下部ミラーとの間の、光に関する非誘導部分であって、該非誘導部分の内側部分は該非誘導部分の外側部分より低い有効屈折率を有する、非誘導部分と
を含み、
前記垂直共振器は、前記活性領域と前記上部ミラーとの間の前記誘導部分および前記活性領域と前記下部ミラーとの間の前記非誘導部分を含む導波路を定める、
半導体デバイス。
【請求項9】
請求項８に記載の半導体デバイスであって、各ＶＣＳＥＬエミッタの前記上部ミラーは分布ブラッグ反射鏡を含み、
各ＶＣＳＥＬエミッタの前記下部ミラーは分布ブラッグ反射鏡を含み、
各ＶＣＳＥＬエミッタの前記活性領域は複数の活性層を含み、
各活性層は、量子井戸と、量子ドットと、量子ダッシュとのうちの少なくとも１つを含む、
半導体デバイス。
【請求項10】
請求項８に記載の半導体デバイスであって、第１のＶＣＳＥＬエミッタの前記非誘導部分および前記第１のＶＣＳＥＬエミッタに隣接する第２のＶＣＳＥＬエミッタの前記非誘導部分は、前記第１のＶＣＳＥＬエミッタを前記第２のＶＣＳＥＬエミッタにコヒーレントに結合する、半導体デバイス。
【請求項11】
請求項８に記載の半導体デバイスであって、第１のＶＣＳＥＬエミッタの前記非誘導部分および前記第１のＶＣＳＥＬエミッタに隣接する第２のＶＣＳＥＬエミッタの前記非誘導部分は、前記第１のＶＣＳＥＬエミッタを前記第２のＶＣＳＥＬエミッタに位相結合する、半導体デバイス。
【請求項12】
請求項８に記載の半導体デバイスであって、各ＶＣＳＥＬエミッタの前記誘導部分はトンネル接合アパーチャを含み、
各ＶＣＳＥＬエミッタの前記非誘導部分はｐ－ｎ阻止層アパーチャを含む、
半導体デバイス。
【請求項13】
請求項１２に記載の半導体デバイスであって、各ＶＣＳＥＬエミッタの前記トンネル接合アパーチャは、電流の流れとは逆方向のｐ－ｎ接合を含み、
各ＶＣＳＥＬエミッタの前記ｐ－ｎ接合は、５ボルトより大きい降伏電圧を有する、
半導体デバイス。
【請求項14】
請求項１２に記載の半導体デバイスであって、各ＶＣＳＥＬエミッタの前記トンネル接合アパーチャは、それぞれの前記ＶＣＳＥＬエミッタについての前記ｐ－ｎ阻止層より小さい横方向寸法を有する、半導体デバイス。
【請求項15】
請求項１２に記載の半導体デバイスであって、各ＶＣＳＥＬエミッタの前記トンネル接合アパーチャは、それぞれの前記ＶＣＳＥＬエミッタについての前記ｐ－ｎ阻止層より大きい横方向寸法を有する、半導体デバイス。
【請求項16】
半導体デバイスを形成する方法であって、第１のエピタキシャルプロセスを介して、基板の頂面に下部ミラーを成長させるステップと、
前記第１のエピタキシャルプロセスを介して、前記下部ミラーの頂面にｐ－ｎ阻止層を成長させるステップと、
導波路の非誘導部分を、第１のリソグラフィプロセスを介して、前記ｐ－ｎ阻止層をエッチングして前記導波路の前記非誘導部分のアパーチャを形成することによって形成するステップであって、前記非誘導部分の前記アパーチャは、前記非誘導部分の前記アパーチャ以外の部分より低い有効屈折率を有する、ステップと、
第２のエピタキシャルプロセスを介して、前記導波路の前記非誘導部分の上に活性領域を成長させるステップと、
前記第２のエピタキシャルプロセスを介して、前記活性領域の頂面にトンネル接合層を成長させるステップと、
前記導波路の誘導部分を、第２のリソグラフィプロセスを介して、前記トンネル接合層をエッチングして前記導波路の前記誘導部分のアパーチャを形成することによって形成するステップであって、前記誘導部分の前記アパーチャは、前記誘導部分の前記アパーチャ以外の部分より高い有効屈折率を有する、ステップと、
第３のエピタキシャルプロセスを介して、前記導波路の前記誘導部分の上に上部ミラーを成長させるステップと
を含む方法。
【請求項17】
請求項１６に記載の方法であって、前記第１のエピタキシャルプロセスを介して前記下部ミラーを成長させるステップは、交互の高屈折率層および低屈折率層を成長させて分布ブラッグ反射鏡を形成するステップ
を含み、
前記第３のエピタキシャルプロセスを介して前記上部ミラーを成長させるステップは、交互の高屈折率層および低屈折率層を成長させて分布ブラッグ反射鏡を形成するステップを含む、
方法。
【請求項18】
請求項１６に記載の方法であって、前記第２のエピタキシャルプロセスを介して前記活性領域を成長させるステップは、量子井戸と、量子ドットと、量子ダッシュとのうちの少なくとも１つを含む第１の活性層を成長させるステップと、
前記第１の活性層の頂面にトンネル接合層を成長させるステップと、
前記トンネル接合層の頂面に第２の活性層を成長させるステップと
を含み、前記第２の活性層は、量子井戸と、量子ドットと、量子ダッシュとのうちの少なくとも１つを含む、方法。
【請求項19】
請求項１６に記載の方法であって、前記導波路の前記誘導部分を形成するステップは、横方向寸法が前記非誘導部分の前記アパーチャの横方向寸法より大きくなるように、前記誘導部分の前記アパーチャを形成する、方法。
【発明の詳細な説明】
【技術分野】
【0001】
[0001]レーザは一般に、データ通信、３Ｄ感知、ＬＩＤＡＲなどの様々な用途で使用されており、多くの現在のデバイスの構成要素である。
【背景技術】
【0002】
より一般的になってきた１つの用途は、データネットワークにおいてレーザを使用することである。レーザは、多くの光ファイバ通信システムにおいて、ネットワーク上でデジタルデータを伝送するために使用される。１つの例示的な構成では、デジタルデータによってレーザを変調させて、バイナリデータストリームを表す明るい出力および暗い出力の周期を含む光信号を生じさせることができる。実際の運用では、レーザは、バイナリハイを表す高い光出力、およびバイナリローを表す、より低電力の光出力を出力する。迅速な反応時間を取得するために、レーザは常にオンであるが、高い光出力からより低い光出力へ変動する。
【0003】
[0002]光ネットワークには、銅線ベースのネットワークなどの他のタイプのネットワークに比べて、様々な利点がある。たとえば、多くの既存の銅線ネットワークは、銅線技術に対して可能な限りほぼ最大のデータ伝送速度および可能な限りほぼ最大の距離で動作する。他方では、多くの既存の光ネットワークは、データ伝送速度および距離の両方に関して、銅線ネットワークに対して可能な最大値を超えている。すなわち、光ネットワークは、銅線ネットワークによって可能な場合より速い速度で、より遠い距離にわたってデータを確実に伝送することが可能である。
【0004】
[0003]光データ伝送で使用される１つのタイプのレーザは、垂直共振器型面発光レーザ（Vertical Cavity Surface Emitting Laser）（ＶＣＳＥＬ）デバイスである。その名が示すように、ＶＣＳＥＬデバイスは、２つのミラースタック間に挟まれ、それらのミラースタックによって画定されたレーザ共振器（cavity）を有する。ＶＣＳＥＬデバイスは典型的に、砒化ガリウム（ＧａＡｓ）などの半導体ウエハ上に構築される。ＶＣＳＥＬデバイスは、半導体ウエハ上に構築された底部ミラーを含む。典型的に、底部ミラーは、高屈折率層および低屈折率層が交互に並ぶ層をいくつか含む。光が１つの屈折率の層から別の屈折率の層へ進むと、光の一部分が同相で反射される。そのようなミラーは一般に、分布ブラッグ反射鏡（ＤＢＲ）と呼ばれる。十分な数の交互層を使用することによって、光の約９９．９％という大部分をミラーによって反射することができる。頂部ミラーも同様にＤＢＲとして実装することができるが、上部ミラーより反射率が低く（たとえば、約９８％）、頂部ミラーと底部ミラーとの間の光が頂部ミラーから直交方向に逃げる可能性がある。量子井戸（ＱＷ）を反転分布で含む電気的に励起された活性領域は、頂部ミラーと底部ミラーとの間で反射される光を増幅させ、したがってコヒーレントレーザ発光を生じさせることができる。
【発明の概要】
【0005】
[0004]ＶＣＳＥＬデバイスおよびそのようなＶＣＳＥＬデバイスを形成する方法について、図の少なくとも１つに関連して図示および／または説明し、特許請求の範囲により徹底的に記載する。
【0006】
[0005]本開示のこれらおよび他の利点、態様、および新規な特徴、ならびに本開示の例示的な実施形態の詳細は、以下の説明および図面からより徹底的に理解されよう。
[0006]本開示の様々な特徴および利点は、添付の図面と併せて以下の詳細な説明を参照するとより容易に理解されよう。添付の図面では、同じ参照番号が同様の構造要素を指す。
[0006]本開示の様々な特徴および利点は、添付の図面と併せて以下の詳細な説明を参照するとより容易に理解されよう。添付の図面では、同じ参照番号が同様の構造要素を指す。
【図面の簡単な説明】
【0007】
【図1】[0007]誘導部分および非誘導部分を有する導波路を含む垂直共振器型面発光レーザ（ＶＣＳＥＬ）デバイスを構成する半導体デバイスの斜視図である。
【図5】[0011]誘導部分および非誘導部分を有する導波路の一実施形態のモードフィルタリング態様を示す図である。
【図6】[0012]コヒーレントに結合された２つのＶＣＳＥＬエミッタを有するＶＣＳＥＬデバイスに対する導波路の有効屈折率を示す図である。
【図8】[0014]コヒーレントに結合された２つのＶＣＳＥＬエミッタを有し、そのようなＶＣＳＥＬエミッタの誘導部分および非誘導部分によってそれぞれの有効屈折率Δｎｅｆｆが提供されるＶＣＳＥＬデバイスの態様を示す図である。
【図9】コヒーレントに結合された２つのＶＣＳＥＬエミッタを有し、そのようなＶＣＳＥＬエミッタの誘導部分および非誘導部分によってそれぞれの有効屈折率Δｎｅｆｆが提供されるＶＣＳＥＬデバイスの態様を示す図である。
【発明を実施するための形態】
【0008】
[0015]以下の議論は、ＶＣＳＥＬデバイスおよびＶＣＳＥＬデバイスを製造する方法の様々な例を提供する。そのような例は非限定的であり、添付の特許請求の範囲は、開示する特定の例に限定されるべきではない。以下の議論において、「例」および「たとえば」という用語は非限定的である。
【0009】
[0016]これらの図は一般的な構造様式を示しており、本開示を不要に曖昧にすることを回避するために、よく知られている特徴および技法の説明および詳細は省略することができる。加えて、図面内の要素は、必ずしも原寸通りに描かれていない。たとえば、本開示で論じる例の理解の改善の助けとなるために、これらの図における要素のいくつかの寸法が他の要素に対して強調されることがある。異なる図における同じ参照番号は、同じ要素を示す。
【0010】
[0017]「または」という用語は、「または」によって接続されるリスト内の項目のいずれか１つまたは複数を意味する。一例として、「ｘまたはｙ」は、３つの要素からなる集合｛（ｘ），（ｙ），（ｘ，ｙ）｝のいずれかの要素を意味する。別の例として、「ｘ、ｙ、またはｚ」は、７つの要素からなる集合｛（ｘ），（ｙ），（ｚ），（ｘ，ｙ），（ｘ，ｚ），（ｙ，ｚ），（ｘ，ｙ，ｚ）｝のいずれかの要素を意味する。
【0011】
[0018]「備える、含む（ｃｏｍｐｒｉｓｅｓ）」、「備える、含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含む（ｉｎｃｌｕｄｉｎｇ）」という用語は、「オープンエンド」の用語であり、記載の特徴の存在を指定するが、１つまたは複数の他の特徴の存在または追加を除外しない。
【0012】
[0019]「第１」、「第２」などの用語は、本明細書において様々な要素について説明するために使用することができ、これらの要素はこれらの用語によって限定されるべきではない。これらの用語は、１つの要素を別の要素から区別するためにのみ使用される。したがってたとえば、本開示の教示から逸脱することなく、本開示で論じる第１の要素を第２の要素と呼ぶこともできる。
【0013】
[0020]別途指定されない限り、「結合される」という用語は、２つの要素が互いに直接接触する状態、または２つの要素が１つもしくは複数の他の要素によって間接的に接続される状態について説明するために使用することができる。たとえば、要素Ａが要素Ｂに結合されるという場合、要素Ａは要素Ｂに直接接触することができ、または介在する要素Ｃによって要素Ｂに間接的に接続することがある。同様に、「上（ｏｖｅｒ）」または「上（ｏｎ）」という用語は、２つの要素が互いに直接接触する状態、または２つの要素が１つもしくは複数の他の要素によって間接的に接続される状態について説明するために使用することができる。
【0014】
[0021]概して、本開示の態様は、誘導部分および非誘導部分の両方を有する導波路を画定する垂直共振器を有する１つまたは複数のＶＣＳＥＬエミッタを備える垂直共振器型面発光層（ＶＣＳＥＬ）デバイスを対象とする。いくつかの実施形態では、ＶＣＳＥＬデバイスは、上部ミラーとＶＣＳＥＬエミッタの活性領域との間に位置決めされた誘導部分および／または非誘導部分を有するＶＣＳＥＬエミッタを含むことができる。さらに、ＶＣＳＥＬデバイスは、下部ミラーとＶＣＳＥＬエミッタの活性領域との間に位置決めされた誘導部分および／または非誘導部分を有するＶＣＳＥＬエミッタを含むことができる。
【0015】
[0022]図１を次に参照すると、半導体デバイスの垂直共振器型面発光レーザ（ＶＣＳＥＬ）デバイス１００の例示的な実施形態が示されている。示されているように、ＶＣＳＥＬデバイス１００は、半導体基板１１０、下部接触層１２０、半導体基板１１０上のＶＣＳＥＬエミッタ１２５、パッシベーション層１８０、および上部接触層１９０を備える。基板１１０は、第１のタイプの不純物（たとえば、ｐ型またはｎ型ドーパント）でドープすることができる。下部接触層１２０は、基板１１０の底面に接触することができる。
【0016】
[0023]ＶＣＳＥＬエミッタ１２５は、下部ミラー１３０、非誘導部分１４０、活性領域１５０、誘導部分１６０、および上部ミラー１７０を含むことができる。下部ミラー１３０は基板１１０の上に位置することができ、非誘導部分１４０は下部ミラー１３０の上に位置することができる。様々な実施形態では、下部ミラー１３０の底面が基板１１０の頂面に接触することができ、非誘導部分１４０の底面が下部ミラー１３０の頂面に接触することができる。
【0017】
[0024]さらに示されているように、活性領域１５０は非誘導部分１４０の上に位置することができる。示されているように、活性領域１５０は、下部活性層１５２、トンネル接合層１５４、および上部活性層１５６を含むことができる。様々な実施形態では、下部活性層１５２の底面が非誘導部分１４０の頂面に接触することができ、トンネル接合層１５４の底面が下部活性層１５２の頂面に接触することができ、上部活性層１５６の底面がトンネル接合層１５４の頂面に接触することができる。誘導部分１６０は、活性領域１５０の上に位置することができる。様々な実施形態では、誘導部分１６０の底面が活性領域１５０の上部活性層１５６の頂面に接触することができる。
【0018】
[0025]さらに示されているように、上部ミラー１７０は誘導部分１６０の上に位置することができ、パッシベーション層１８０は上部ミラー１７０の上に位置することができ、上部接触層１９０はパッシベーション層１８０の上に位置することができる。様々な実施形態では、上部ミラー１７０の底面が誘導部分１６０の頂面に接触することができ、パッシベーション層１８０の底面が上部ミラー１７０の頂面に接触することができ、上部接触層１９０の底面がパッシベーション層１８０の頂面に接触することができる。さらに、上部接触層１９０の底面は、パッシベーション層１８０内の開口を通過して、上部ミラー１７０の頂面に接触することができる。さらに、上部接触層１９０は、ＶＣＳＥＬエミッタ１２５の垂直共振器１９６の上にアパーチャ１９４を備えることができ、アパーチャ１９４は、垂直共振器１９６からの光が上部ミラー１７０の頂面を通過することを可能にする。
【0019】
[0026]下部ミラー１３０は、交互層１３２、１３４の分布ブラッグ反射鏡（ＤＢＲ）スタックを備えることができる。様々な実施形態では、交互層１３２、１３４は、交互の高屈折率層および低屈折率層（たとえば、交互のＡｌＧａＡｓ層およびＡｌＡｓ層）を含むことができる。しかし他の実施形態では、下部ミラー１３０の交互層１３２、１３４が他のＩＩＩ－Ｖ半導体材料を含むこともできる。下部ミラー１３０の層１３２、１３４は、ドープされてもドープされなくてもよい。さらにドープは、基板１１０の特定のＶＣＳＥＬ設計およびドープタイプに応じて、ｎ型またはｐ型とすることができる。しかし、他のタイプのＶＣＳＥＬミラーを使用することもできる。
【0020】
[0027]同様に、上部ミラー１７０も、交互層１７２、１７４の分布ブラッグ反射鏡（ＤＢＲ）スタックを備えることができる。様々な実施形態では、交互層１７２、１７４は、交互の高屈折率層および低屈折率層（たとえば、交互のＡｌＧａＡｓ層およびＡｌＡｓ層）を含むことができる。しかし他の実施形態では、上部ミラー１７０の交互層１７２、１７４が他のＩＩＩ－Ｖ半導体材料を含むこともできる。上部ミラー１７０の層１７２、１７４は、ドープされてもドープされなくてもよい。さらにドープは、特定のＶＣＳＥＬ設計に応じて、ｎ型またはｐ型とすることができる。しかし、他のタイプのＶＣＳＥＬミラーを使用することもできる。
【0021】
[0028]下部接触層１２０および上部接触層１９０は、ＶＣＳＥＬエミッタ１２５を電気的にバイアスするオーミック接触を構成することができる。上部接触層１９０にかかる電圧が下部接触層１２０にかかる電圧とは異なる状態で、ＶＣＳＥＬエミッタ１２５が順方向にバイアスされるとき、活性領域１５０は光を放出することができ、その光は上部ミラー１７０と下部ミラー１３０との間で反射し、最終的に上部ミラー１７０および上部接触層１９０内のアパーチャ１９４を通過する。接触層１２０、１９０の他の構成を使用して、活性領域１５０に電圧を生成して光を生成することができることが、当業者には理解されよう。
【0022】
[0029]図２を次に参照すると、図１のＶＣＳＥＬデバイス１００を製造する例示的な方法２００に関する流れ図が提示されている。以下でより詳細に説明するように、図２の方法２００は、いくつかの実施形態では、３つ以上のエピタキシャル成長プロセスを利用して、ＶＣＳＥＬデバイス１００の様々な構造を形成する。
【0023】
[0030]２１０で、第１のエピタキシャル成長プロセスが実行される。図３Ａに示すように、第１のエピタキシャル成長プロセスは、基板１１０の頂面上で下部ミラー１３０の交互層１３２、１３４を成長させることができる。様々な実施形態では、層１３２、１３４は、基板１１０上にｎ－ＤＢＲミラー１３０を画定することができる。下部ミラー１３０を形成した後、第１のエピタキシャル成長プロセスは、下部ミラー１３０の頂面上に導波路下層１４１をさらに成長させることができる。たとえば、下部ミラー１３０の頂面上にｐ－ｎ層を成長させることができる。
【0024】
[0031]第１のエピタキシャル成長プロセス後、２２０の第１のリソグラフィプロセスによって、導波路下層１４１をパターニングし、導波路下層１４１の一部分を除去して非誘導部分１４０を形成することができる。図３Ｂに示すように、リソグラフィプロセスは、導波路下層１４１を通るアパーチャ１４２を形成して、非誘導部分１４０を取得することができる。特に、アパーチャ１４２をリソグラフィで画定することができ、ｐ層をエッチングで除去して、電流が流れるための部分的なｎ共振器を画定することができる。
【0025】
[0032]第１のリソグラフィプロセスを介して非誘導部分１４０を形成した後、２３０の第２のエピタキシャルプロセスによって、図３Ｃに示すように、活性領域１５０および導波路上層１６１を成長させることができる。特に、第２のエピタキシャルプロセスは、非誘導部分１４０の頂面上に下部活性層１５２を成長させることができ、下部活性層１５２は量子井戸、量子ドット、および／または量子ダッシュを含む。第２のエピタキシャル成長プロセスは、下部活性層１５２の頂面上のトンネル接合層１５４、およびトンネル接合層１５４の頂面上の上部活性層１５６をさらに成長させることができ、上部活性層１５６は量子井戸、量子ドット、および／または量子ダッシュを含む。層１５２、１５６などの複数の活性層を有する実施形態では、第２のエピタキシャルプロセスは、活性層およびトンネル接合層を成長させるいくつかのサイクルを含むことができ、したがって場合によりＶＣＳＥＬエミッタ１２５は、３つ以上の活性層１５２、１５６を備える。第２のエピタキシャルプロセスはまた、上部活性層１５６の頂面上に導波路上層１６１を成長させることができる。いくつかの実施形態では、導波路上層１６１は単に、活性層およびトンネル接合層を成長させるサイクルにおいて最後に成長したトンネル接合層を備えることができる。
【0026】
[0033]第２のエピタキシャル成長プロセス後、２４０の第２のリソグラフィプロセスによって、導波路上層１６１をパターニングし、導波路上層１６１の一部分を除去して、非誘導部分１４０を形成することができる。図３Ｄに示すように、リソグラフィプロセスは、内側区域またはアパーチャ１６２を画定し、画定されたアパーチャ１６２の外側の区域または部分を除去することができる。このようにして、リソグラフィプロセスは、電流が流れるための内側区域またはアパーチャ１６２を画定し、ＶＣＳＥＬエミッタ１２５のｎ共振器１９６を完成させることができる。様々な実施形態では、電流とは逆方向の高ドープ（１０１９ｃｍ－３超）されたｐ－ｎ接合によって、トンネル接合アパーチャ１６２を設けることができる。電流はトンネル接合アパーチャを介して流れる。トンネル接合の外側では、逆方向にバイアスされたｐ－ｎ接合によって電流が阻止される。そのような実施形態では、５ボルトより大きい降伏電圧を有するｐ－ｎ接合を実装することができる。
【0027】
[0034]第２のリソグラフィプロセスを介して誘導部分１６０を形成した後、２５０の第３のエピタキシャルプロセスによって、上部ミラー１７０を成長させることができる。特に、第３のエピタキシャルプロセスは、図３Ｅに示すように、誘導部分１６０の頂面上に上部ミラー１７０の交互層１７２、１７４を成長させることができる。
【0028】
[0035]上部ミラー１７０を形成した後、２６０の様々な処理ステップによって、図３Ｆに示すように、ＶＣＳＥＬデバイス１００の形成を完了することができる。特に、基板１１０の底面上に下部接触層１２０を形成することができ、上部ミラー１７０の頂面上にパッシベーション層１８０を形成することができる。パッシベーション層１８０を通る開口１８２をエッチングすることができ、パッシベーション層１８０の頂面上に上部接触層１９０を形成することができ、上部接触層１９０は開口１８２を通って延び、上部ミラー１７０の頂面に接触する。さらに、示されているように、上部接触層１９０は、上部接触層１９０を通るアパーチャ１９４がＶＣＳＥＬエミッタ１２５の垂直共振器１９６の上に位置決めされるように形成することができる。
【0029】
[0036]様々な実施形態では、非誘導部分１４０および誘導部分１６０は導波路を画定し、同じＶＣＳＥＬエミッタ１２５内に誘導要素および非誘導要素の両方を提供する。誘導部分１６０の内側部分の有効屈折率は、外側部分の有効屈折率より高い。したがって、誘導部分１６０を通って進む光は、誘導部分に制限される。逆に、非誘導部分１４０の内側部分の有効屈折率は、外側部分の有効屈折率より低い。したがって、非誘導部分１４０を通って進む光は、非誘導部分１４０から漏れる。たとえば、誘導部分１６０は、トンネル接合アパーチャを備えることができ、トンネル接合アパーチャを通る電流の流れを制限する誘導部分１６０を有する導波路を提供することができる。さらに、非誘導部分１４０は、アパーチャ１４２を有する阻止ｐ－ｎ層を備えることができ、阻止ｐ－ｎ層は、アパーチャ１４２を通る電流の流れをさらに制限する。このようにして、ＶＣＳＥＬエミッタ１２５は、活性領域１５０の上下からの電流を制限して、効率を改善することができる。電流を制限する以外に、ＶＣＳＥＬエミッタ１２５の導波路は、ミラー１３０、１７０間の光の発生および／または隣接するＶＣＳＥＬエミッタ１２５間の光結合を支援する誘導部分および非誘導部分の両方を含む。
【0030】
[0037]特に、ＶＣＳＥＬエミッタ１２５内の横方向の導波路は、有効屈折率ステップによって画定することができる。有効屈折率ステップ（Δｎ）は、導波路の内側および外側の波長差（Δλ）に関係する。
【0031】
【数1】
【0032】
ここで、λ０は垂直共振器１９６内の波長であり、ｎ０は共振器内の有効屈折率である。ＶＣＳＥＬエミッタ１２５の発光波長は光共振器の厚さによって、ｎ０×ｄで画定され、ここでｄは垂直共振器１９６の厚さまたは高さである。したがって、非誘導部分１４０および誘導部分１６０の厚さは、垂直共振器１９６の対応するエッチング深さを画定する。したがって、非誘導部分１４０および誘導部分１６０を形成するために使用されるそのような過成長材料の厚さを制御することによって、ＶＣＳＥＬエミッタ１２５は、所望の誘導特性および非誘導特性を有する導波路を有するように設計することができる。
【0033】
[0038]そのような導波路の例が、図４Ａ～図４Ｄに示されている。特に、図４Ａは、誘導特性を提供する誘導部分１６０のみを備える導波路（たとえば、前述のトンネル接合アパーチャ）の横方向の有効屈折率ステップΔｎを示す。逆に、図４Ｂは、非誘導特性を提供する非誘導部分１４０のみを備える導波路（たとえば、前述のｐ－ｎ活性領域）の横方向の有効屈折率ステップΔｎを示す。図４Ｃおよび図４Ｄは、誘導特性を提供する誘導部分１６０および非誘導特性を提供する非誘導部分１４０を含む、より複雑な導波路の横方向の有効屈折率ステップΔｎを示す。特に、図４Ｃおよび図４Ｄの導波路は、厚さおよび／または横方向寸法（たとえば、直径、幅など）において異なるトンネル接合アパーチャ１６２および／またはｐ－ｎ阻止層アパーチャ１４２を備える。より具体的には、図４Ｃは、誘導部分１６０のアパーチャ１６２が非誘導部分１４０のアパーチャ１４２と位置合わせされた（たとえば、同軸方向に位置合わせされた）導波路を示し、アパーチャ１６２の直径は小さいアパーチャ１４２より小さい。逆に、図４Ｄは、誘導部分１６０のアパーチャ１６２が非誘導部分１４０のアパーチャ１４２と位置合わせされた（たとえば、同軸方向に位置合わせされた）導波路を示し、アパーチャ１６２の直径はアパーチャ１４２より大きい。
【0034】
[0039]誘導特性を有する誘導部分１６０および非誘導特性を有する非誘導部分１４０の両方を備える導波路を使用することで、モード選択に関する追加の柔軟性がＶＣＳＥＬエミッタ１２５に提供される。上記の誘導部分１６０および非誘導部分１４０はどちらも、それぞれのアパーチャ１４２、１６２への電流の流れを制限する。しかし、ＶＣＳＥＬエミッタ１２５の様々な実施形態では、活性領域１５０の両側からの電流制限を不要にすることができる。そのような実施形態では、誘導部分１６０または非誘導部分１４０を介して電流を制限するだけで十分対応できる。したがって、他の層は単に、電流の流れをさらに制限することなく、垂直共振器１９６の厚さを変化させて、光を誘導または非誘導にすることができる。
【0035】
[0040]図５に示すように、誘導部分１６０の誘導特性および非誘導部分１４０の非誘導特性を組み合わせて、モードフィルタ要素を提供することができる。たとえば、誘導部分１６０はトンネル接合アパーチャ１６２を備えることができ、トンネル接合アパーチャ１６２の横方向の有効屈折率Δｎｅｆｆは、非誘導部分１４０のｐ－ｎ阻止層およびそのアパーチャ１４２によって提供される横方向の有効屈折率Δｎｅｆｆより大きい。特に、誘導部分１６０は、活性領域１５０によって放出される基本モードの光を誘導して制限するように設計することができる。同時に、非誘導部分１４０は、活性領域１５０によって放出される２次モードの光が、誘導部分１６０によって提供される光導波路の外側に延び、非誘導部分１４０の非誘導区域と重複するように設計することができる。そのような非誘導区域により、２次モードの光が漏れ、光損失が大きくなる。そのような非誘導区域がなければ、２次モードも制限されるが、光損失はより大きくなる。しかし、特定の電流値において、このモードは損失を克服してレーザ発振を開始し、ＬＩ曲線にキンクを生じさせる。したがって、非誘導部分１４０および誘導部分１６０を組み合わせることで、単一モードのＶＣＳＥＬエミッタにおける光パワーを改善することができる。
【0036】
[0041]モード選択に対する追加および／または別法として、誘導特性および非誘導特性の両方を有する導波路は、ＶＣＳＥＬデバイスの隣接するＶＣＳＥＬエミッタ１２５間の位相結合を促進するために使用することができる。特に、隣接するＶＣＳＥＬエミッタ１２５間の非誘導特性を有する導波路は、コヒーレント結合を促進することができる。したがって、非誘導特性を使用することで、コヒーレントのＶＣＳＥＬアレイを設計する上で別の自由度を提供することができ、これは所望／特有の遠視野パターンを生じさせるのに役立つことができる。
【0037】
[0042]これに関して、図６は、ＶＣＳＥＬデバイスの隣接するＶＣＳＥＬエミッタ１２５をコヒーレントに結合するための好適な導波路の有効屈折率プロファイルΔｎｅｆｆを示す。さらに、図７は、円形のアパーチャを有するコヒーレントに結合されたＶＣＳＥＬエミッタ１２５に対応する光モード強度プロファイルを示す。このため、隣接するＶＣＳＥＬエミッタ１２５は、トンネル接合アパーチャ１６２を有する誘導部分１６０およびｐ－ｎ阻止層アパーチャ１４２を有する非誘導部分１４０を備える導波路を有するように構築することができ、これらの部分を組み合わせて、所望の有効屈折率プロファイルΔｎｅｆｆを提供する。特に、トンネル接合アパーチャ１６２は、ｐ－ｎ阻止層アパーチャ１４２によって提供される有効屈折率ステップより大きい有効屈折率ステップを提供するように構成することができる。このようにして、誘導部分１６０は、２つのＶＣＳＥＬエミッタ１２５における光モードの全体的な制限を誘導および提供することができる。さらに、非誘導部分１４０は、光モードを非誘導とし、隣接するＶＣＳＥＬエミッタ１２５間の結合係数を制御することができる。そのような実施形態では、非誘導部分１４０を使用して、結合されたＶＣＳＥＬエミッタ１２５の同相または位相ずれアレイのいずれかを設計することができる。
【0038】
[0043]図６および図７の例は、ＶＣＳＥＬデバイス１００の２つの結合されたＶＣＳＥＬエミッタ１２５を示すが、結合されるＶＣＳＥＬエミッタ１２５の数は２に限定されるものではない。たとえば、ＶＣＳＥＬエミッタ１２５の結合アレイは、様々な数量のＶＣＳＥＬエミッタ１２５（たとえば、１×２、１×３、１×４など）を備える１次元のアレイを含むことができる。さらに、ＶＣＳＥＬエミッタ１２５の結合アレイは、様々な数量のＶＣＳＥＬエミッタ１２５（たとえば、２×２、２×４、４×４など）を備える２次元のアレイを含むことができる。さらに、導波路特性は、アレイの隣接するＶＣＳＥＬエミッタ１２５間の位相および結合強度を変動させることができ、それにより遠視野パターンを設計するためのさらなる自由度を提供することができる。上述した規則的な１Ｄまたは２Ｄアレイに対する追加または別法として、ＶＣＳＥＬデバイス１００は、ＶＣＳＥＬエミッタ１２５間で距離、位相結合条件、および／または結合強度が変動する不規則な１Ｄまたは２Ｄアレイとして配置されたＶＣＳＥＬエミッタ１２５の結合アレイを含むことができる。
【0039】
[0044]上記で論じた結合に対する追加および／または別法として、非誘導部分１４０の非誘導特性をＶＣＳＥＬアレイモードフィルタとして使用することができる。このため、図８および図９は、コヒーレントに結合された２つのＶＣＳＥＬエミッタ１２５の態様を示す。図８に示すように、誘導部分１６０のトンネル接合アパーチャ１６２によって提供される有効屈折率Δｎｅｆｆは、非誘導部分１４０のｐ－ｎ阻止層アパーチャ１４２の有効屈折率Δｎｅｆｆと比較するとより大きくすることができる。図８の導波路部分１４０、１６０によって提供されるモード選択は、図５に関連して上記で説明したモード選択と同様に機能する。すなわち、図８に関連する導波路部分１４０、１６０は協働して、より高次のモードに対して高い損失をもたらす。導波路部分１４０、１６０のそのような構成は、ＶＣＳＥＬエミッタ１２５の高単一モードパワーのコヒーレントに結合されたアレイを設計するために使用することができる。特に、図９の左側は、コヒーレントに結合された２つのＶＣＳＥＬエミッタ１２５に対する導波路部分１４０、１６０の有効屈折率プロファイルを示す。図９の右側は、誘導部分１６０および非誘導部分１４０によって提供される誘導特性および非誘導特性により、その結果得られる結合されたＶＣＳＥＬエミッタ１２５のモード強度を示す。０次モードのみが制限される。
【0040】
[0045]上記の実施形態は概して、光モードの制限／誘導のために正の有効屈折率ステップΔｎｅｆｆを提供する誘導部分１６０に対して、トンネル接合アパーチャ１６２を利用する。しかし、アパーチャ１４２に類似のアパーチャを有するｐ－ｎ阻止層を使用することもできる。そのような実施形態では、ＶＣＳＥＬエミッタ１２５は、活性領域１５０の上下に１つずつ、２つのｐ－ｎ阻止層アパーチャを含むことができる。
【0041】
[0046]さらに、上記の実施形態では、アパーチャ１４２、１６２の保持または除去されるいずれかの材料は、略円形とすることができる。しかし他の実施形態では、導波路部分１４０、１６０は、適当な導波路および／または電流制限構造を画定するために、異なる数のアパーチャ（たとえば、０、１、２、３など）および／または異なる形状（たとえば、楕円形、正方形、矩形、環状形など）のアパーチャを含むことができる。さらに、ＶＣＳＥＬデバイス１００の上記の実施形態は、活性領域１５０の上に単一の誘導部分１６０を有するＶＣＳＥＬエミッタ１２５を含むが、他の実施形態では、活性領域１５０の上に１つもしくは複数の非誘導部分および／または１つもしくは複数の誘導部分を含むことができる。同様に、ＶＣＳＥＬデバイス１００の上記の実施形態は、活性領域１５０の下に単一の非誘導部分１４０を有するＶＣＳＥＬエミッタ１２５を含むが、他の実施形態では、活性領域１５０の下に１つもしくは複数の非誘導部分および／または１つもしくは複数の誘導部分を含むことができる。
【0042】
[0047]本開示は、特定の例への参照を含むが、本開示の範囲を逸脱することなく、様々な変更を加えることができ、均等物に置き換えることができることが、当業者には理解されよう。加えて、本開示の範囲から逸脱することなく、開示する例に修正を加えることができる。したがって、本開示は、開示する例に限定されるのではなく、本開示は、添付の特許請求の範囲内に入るすべての例を含むことが意図される。
【符号の説明】
【0043】
１００ 垂直共振器型面発光レーザ（ＶＣＳＥＬ）デバイス
１１０ 半導体基板
１２０ 下部接触層
１２５ ＶＣＳＥＬエミッタ
１３０ 下部ミラー
１３２ 交互層
１３４ 交互層
１４０ 非誘導部分
１４１ 導波路下層
１４２ アパーチャ
１５０ 活性領域
１５２ 下部活性層
１５４ トンネル接合層
１５６ 上部活性層
１６０ 誘導部分
１６１ 導波路上層
１６２ アパーチャ
１７０ 上部ミラー
１７２ 交互層
１７４ 交互層
１８０ パッシベーション層
１８２ 開口
１９０ 上部接触層
１９４ アパーチャ
１９６ 垂直共振器
１１０ 半導体基板
１２０ 下部接触層
１２５ ＶＣＳＥＬエミッタ
１３０ 下部ミラー
１３２ 交互層
１３４ 交互層
１４０ 非誘導部分
１４１ 導波路下層
１４２ アパーチャ
１５０ 活性領域
１５２ 下部活性層
１５４ トンネル接合層
１５６ 上部活性層
１６０ 誘導部分
１６１ 導波路上層
１６２ アパーチャ
１７０ 上部ミラー
１７２ 交互層
１７４ 交互層
１８０ パッシベーション層
１８２ 開口
１９０ 上部接触層
１９４ アパーチャ
１９６ 垂直共振器
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図4A】
【図4B】
【図4C】
【図4D】
【図5】
【図6】
【図7】
【図8】
【図9】
