特許 7523106 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-18

(45)【発行日】2024-07-26

(54)【発明の名称】表示装置

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20240719BHJP

   G09G 3/20 20060101ALI20240719BHJP

   H10K 59/12 20230101ALI20240719BHJP

【ＦＩ】

G09G3/3233

G09G3/20 623R

G09G3/20 624B

G09G3/20 670J

H10K59/12

【請求項の数】 11

(21)【出願番号】P 2020021805

(22)【出願日】2020-02-12

(65)【公開番号】P2021128220

(43)【公開日】2021-09-02

【審査請求日】2023-01-18

(73)【特許権者】

【識別番号】520333321

【氏名又は名称】深▲セン▼通鋭微電子技術有限公司

(74)【代理人】

【識別番号】110002848

【氏名又は名称】弁理士法人ＮＩＰ＆ＳＢＰＪ国際特許事務所

(72)【発明者】

【氏名】正岡 明

【審査官】村上 遼太

(56)【参考文献】

【文献】米国特許出願公開第２０１９／０１５６７１８（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１４／０３４７３３２（ＵＳ，Ａ１）

【文献】国際公開第２０１６／１８１２６１（ＷＯ，Ａ１）

【文献】国際公開第２０１４／２０８４５９（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１７／０２４３５３９（ＵＳ，Ａ１）

【文献】韓国公開特許第１０－２０１７－０１３２５９８（ＫＲ，Ａ）

【文献】国際公開第２０１５／０９３０９７（ＷＯ，Ａ１）

【文献】特開２００３－１４０６１３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ３／００－５／４２

Ｈ０５Ｂ３３／００－３３／２８

４４／００

４５／６０

Ｈ１０Ｋ５０／００－９９／００

(57)【特許請求の範囲】

【請求項1】

電源線と、走査信号線と、データ電圧が供給されるデータ信号線と、画素回路と、前記画素回路に接続するモニタ回路と、前記データ電圧に対応するデータ信号を生成する制御部とを備える表示装置であって、
前記画素回路に、発光素子と、容量素子と、前記データ信号線に接続する第１トランジスタと、前記容量素子および前記第１トランジスタに接続する第２トランジスタと、前記モニタ回路および前記第２トランジスタに接続する第３トランジスタと、第４トランジスタとが含まれ、
前記第２トランジスタの１つの導通端子が、第４トランジスタを介して前記発光素子のアノードに接続され、
前記第４トランジスタがオンとされるとともに前記導通端子が第１基準電圧に設定される第１モニタ期間に、前記モニタ回路から第３トランジスタおよび第４トランジスタを経由して前記発光素子のカソードに到る第１電流経路が形成され、
前記第４トランジスタがオフとされるとともに前記導通端子が前記第１基準電圧と同電圧に設定される第２モニタ期間に、前記電源線から前記第２トランジスタおよび第３トランジスタを経由して前記モニタ回路に到る第２電流経路が形成され、
前記モニタ回路は、前記第１モニタ期間に前記第１電流経路の電流値を検出し、前記第１電流経路の電流値と同じ大きさの電流を前記第２トランジスタの導通端子間に流すための設定が前記第２トランジスタに対して行われた後に前記第２モニタ期間に前記第２電流経路の電流値を検出することを特徴とする表示装置。

【請求項2】

電源線と、走査信号線と、データ電圧が供給されるデータ信号線と、画素回路と、前記画素回路に接続するモニタ回路と、前記データ電圧に対応するデータ信号を生成する制御部とを備える表示装置であって、
前記画素回路に、発光素子と、容量素子と、前記データ信号線に接続する第１トランジスタと、前記容量素子および前記第１トランジスタに接続する第２トランジスタと、前記モニタ回路および前記第２トランジスタに接続する第３トランジスタと、第４トランジスタとが含まれ、
前記第２トランジスタの１つの導通端子が、第４トランジスタを介して前記発光素子のアノードに接続され、
前記第４トランジスタがオンとされるとともに前記導通端子が第１基準電圧に設定される第１モニタ期間に、前記モニタ回路から第３トランジスタおよび第４トランジスタを経由して前記発光素子のカソードに到る第１電流経路が形成され、
前記第４トランジスタがオフとされるとともに前記導通端子が前記第１基準電圧と同電圧に設定される第２モニタ期間に、前記電源線から前記第２トランジスタおよび第３トランジスタを経由して前記モニタ回路に到る第２電流経路が形成され、
前記モニタ回路は、前記第１モニタ期間に前記第１電流経路の電流値を検出し、前記第２モニタ期間に前記第２電流経路の電流値を検出し、
前記第４トランジスタがオンとされるとともに前記導通端子が第２基準電圧に設定される第３モニタ期間に、前記モニタ回路から第３トランジスタを経由して前記発光素子のカソードに到る第１電流経路が形成され、
前記第４トランジスタがオフとされるとともに前記導通端子が前記第２基準電圧と同電圧に設定される第４モニタ期間に、前記電源線から前記第２トランジスタおよび第３トランジスタを経由して前記モニタ回路に到る第２電流経路が形成され、
前記モニタ回路は、前記第３モニタ期間に前記第１電流経路の電流値を検出し、前記第４モニタ期間に前記第２電流経路の電流値を検出することを特徴とする表示装置。

【請求項3】

電源線と、走査信号線と、データ電圧が供給されるデータ信号線と、画素回路と、前記画素回路に接続するモニタ回路と、前記データ電圧に対応するデータ信号を生成する制御部とを備える表示装置であって、
前記画素回路に、発光素子と、容量素子と、前記データ信号線に接続する第１トランジスタと、前記容量素子および前記第１トランジスタに接続する第２トランジスタと、前記モニタ回路および前記第２トランジスタに接続する第３トランジスタと、第４トランジスタとが含まれ、
前記第２トランジスタの１つの導通端子が、第４トランジスタを介して前記発光素子のアノードに接続され、
前記第４トランジスタがオンとされるとともに前記導通端子が第１基準電圧に設定される第１モニタ期間に、前記モニタ回路から第３トランジスタおよび第４トランジスタを経由して前記発光素子のカソードに到る第１電流経路が形成され、
前記第４トランジスタがオフとされるとともに前記導通端子が前記第１基準電圧と同電圧に設定される第２モニタ期間に、前記電源線から前記第２トランジスタおよび第３トランジスタを経由して前記モニタ回路に到る第２電流経路が形成され、
前記モニタ回路は、前記第１モニタ期間に前記第１電流経路の電流値を検出し、前記第２モニタ期間に前記第２電流経路の電流値を検出し、
前記第４トランジスタがオンとされるとともに前記導通端子が第１基準電圧と異なる所定電圧に設定される期間に、前記モニタ回路から第３トランジスタを経由して前記発光素子のカソードに到る第１電流経路の電流値を検出する工程と、前記第４トランジスタがオフとされるとともに前記導通端子が前記所定電圧と同一の値に設定される期間に、前記電源線から前記第２トランジスタおよび第３トランジスタを経由して前記モニタ回路に到る第２電流経路の電流値を検出する工程からなる特性検出が、複数回行われることを特徴とする表示装置。

【請求項4】

前記第１基準電圧は、発光素子のカソード電圧と発光素子の発光閾値電圧との和よりも大きいことを特徴とする請求項１～３のいずれか１項に記載の表示装置。

【請求項5】

前記制御部は、前記導通端子が前記第１基準電圧に設定されたときに、前記第１電流経路の電流値と同じ大きさの電流を前記第２トランジスタの導通端子間に流すためのモニタ用のデータ電圧を算出し、
前記第２モニタ期間の前に、前記モニタ用のデータ電圧を前記第２トランジスタのゲート端子に設定する準備期間が設けられていることを特徴とする請求項１～３のいずれか１項に記載の表示装置。

【請求項6】

前記制御部は、前記第１モニタ期間に得られた電流値および前記第２モニタ期間に得られた電流値に基づいて、入力信号を補正してデータ信号とするための補正データを生成し、前記補正データをメモリに記録することを特徴とする請求項５に記載の表示装置。

【請求項7】

前記制御部は、前記第１モニタ期間よりも前に記録された補正データを用いて、前記モニタ用のデータ電圧を算出することを特徴とする請求項６に記載の表示装置。

【請求項8】

前記制御部は、前記第１電流経路の電流値に対する前記第２電流経路の電流値の比が規定値以上である場合に、前記第１モニタ期間に得られた電流値および前記第２モニタ期間に得られた電流値から算出される補正データを用いて前記モニタ用のデータ電圧を修正し、修正されたモニタ用のデータ電圧を前記ゲート端子に設定した状態で前記第２電流経路の電流値を再検出することを特徴とする請求項７に記載の表示装置。

【請求項9】

前記準備期間終了時に、前記第１トランジスタがＯｎからＯｆｆ、前記第３トランジスタがＯｆｆからＯｎとなり、
通常動作における、前記ゲート端子へのデータ電圧の書き込み終了時に、前記第１トランジスタがＯｎからＯｆｆ、前記第４トランジスタがＯｆｆからＯｎとなることを特徴とする請求項５に記載の表示装置。

【請求項10】

前記データ信号線が前記モニタ回路に接続され、
前記第２トランジスタの１つの導通端子が、前記第３トランジスタを介して前記データ信号線に接続されていることを特徴とする請求項１～９のいずれか１項に記載の表示装置。

【請求項11】

前記発光素子は、有機発光ダイオードあるいは量子ドット発光ダイオードである請求項１～９のいずれか１項に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置に関する。

【背景技術】

【0002】

アクティブマトリックス方式の有機発光表示装置は、応答速度が速く、発光効率、輝度、および視野角が大きいという利点がある。そのため、有機発光表示装置の開発が積極的に進められている。

【0003】

有機発光表示装置は、一般的に有機発光ダイオード（Organic Light Emitting Diode；以下、ＯＬＥＤと略記）に流れる駆動電流を制御する駆動トランジスタと、ＯＬＥＤで構成される画素回路と、をマトリックス状に配列し、映像信号に応じて画素の輝度を調整し、任意の画像を表示させる。画素の輝度は、駆動トランジスタのゲート電圧で駆動電流を制御することによって、調整することができる。

【0004】

ＯＬＥＤは経時劣化や局所での長時間の高輝度表示等で劣化し（焼き付きが起こり）、局所的に輝度が低下して周囲画素との顕著な輝度差発生の原因となり、表示画像に輝度ムラが生じる。ＯＬＥＤを画素とした画像表示装置では、このような劣化による輝度ムラを補正する必要がある。

【0005】

特許文献１には、外部回路で駆動トランジスタおよびＯＬＥＤの特性検出を行い、その検出結果に基づいて表示データを補正し、駆動トランジスタの製造ばらつきおよび経時劣化、並びにＯＬＥＤの製造ばらつきおよび経時劣化を補償する手法が記載されている。

【先行技術文献】

【特許文献】

【0006】

【文献】国際公開ＷＯ２０１５／０９３０９７号

【発明の概要】

【発明が解決しようとする課題】

【0007】

図１２は特許文献１の補償工程を示す模式図である。図１３は特許文献１の補償工程を示すグラフである。図１２に示す、駆動トランジスタＴ１２（以下、Ｔ１２と略記）の特性検出動作では、Ｔ１２を通る電流がＯＬＥＤに流れ込むことなく、モニタ回路に流れ込み、モニタ回路に充電される電荷量から電流量を検出する。そのため、図１３に示すように、特性検出動作中にデータ信号線Ｓ（ｊ）に印加する電圧Ｖｓｔは、ＯＬＥＤに電流が流れないように、Ｖｓｔ＜ＥＬＶＳＳ+Ｖｔｈｏに設定される（ＶｔｈｏはＯＬＥＤの発光閾値電圧）。

【0008】

一方、図１２に示す通常動作では、Ｔ１２からＯＬＥＤに電流が流れ込み、その電流に応じた輝度でＯＬＥＤが発光する。Ｔ１２のソース電圧（ＯＬＥＤのアノード電圧）は、特定の輝度でＯＬＥＤが発光する電圧Ｖｏｐになる。Ｔ１２のソース電圧は、特性検出動作中がＶｓｔ、通常動作中がＶｏｐであり、Ｖｏｐ＞Ｖｓｔとなる（図１３参照）。なお、Ｔ１２のゲート・ソース間電圧をＶｇｓとする。

【0009】

通常動作中にＯＬＥＤに流れる電流Ｉｏｐは、Ｖｇｓを印加した時のＴ１２のＩ－Ｖ特性（電流－ドレイン・ソース間電圧特性）と、ＯＬＥＤのＩ-Ｖ特性（電流－アノード・カソード間電圧特性）の交点である。また、Ｔ１２のソース電圧（ＯＬＥＤのアノード電圧）はＶｏｐであり、Ｔ１２のドレイン・ソース間電圧は、ＥＬＶＤＤ－Ｖｏｐ、ＯＬＥＤのアノード・カソード間電圧はＶｏｐ－ＥＬＶＳＳである。

【0010】

特性検出動作中のＴ１２のソース電圧（ＯＬＥＤのアノード電圧）はＶｓｔであり、Ｔ１２の電流Ｉｔは、Ｔ１２のＩ－Ｖ特性におけるＶｓｔに対応する値である。Ｔ１２のドレイン・ソース間電圧は、ＥＬＶＤＤ－Ｖｓｔである。

【0011】

ここで、ＥＬＶＤＤ－Ｖｏｐ＜ＥＬＶＤＤ－Ｖｓｔであるため、Ｉｔ＞Ｉｏｐとなり、通常動作と特性検出動作とでＴ１２に同じＶｇｓを設定しても、Ｔ１２の電流に電流誤差ΔＩ＝Ｉｔ－Ｉｏｐが生じる。これは、図１３に記載のように、飽和領域でも、Ｔ１２のドレイン・ソース間電圧の増加に伴ってＴ１２の電流（ドレイン・ソース間電流）が増加するためである。特性検出動作で測定したＴ１２の電流Ｉｔに基づいて補正データを演算し、この補正データを用いて通常動作時のデータ電圧（Ｔ１２のゲート電圧）を設定すると、電流誤差ΔＩに起因する表示品質の低下が見受けられる。

【課題を解決するための手段】

【0012】

本発明の一態様にかかる表示装置は、

【発明の効果】

【0013】

前記構成によれば、通常動作と特性検出動作の電流誤差が低減され、外部補償の精度を高めることができる。

【図面の簡単な説明】

【0014】

【図1】実施形態１の表示装置の構成を示す回路図である。

【図2】実施形態１の補償工程の一例を示すフローチャートである。

【図3】実施形態１の補償工程を示すタイミングチャートである。

【図4】実施形態１の通常動作の一例を示すタイミングチャートである。

【図5】実施形態１の補償工程期間の動作および通常動作を示す模式図である。

【図6】図２の補償工程の効果を示すグラフである。

【図7】実施形態１の補償工程の別例を示すフローチャートである。

【図8】図７の補償工程の効果を示すグラフである。

【図9】実施形態１の通常動作の別例を示すタイミングチャートである。

【図10】実施形態１の表示装置の別構成を示す回路図である。

【図11】実施形態２の表示装置の構成を示す回路図である。

【図12】特許文献１の補償工程を示す模式図である。

【図13】特許文献１の補償工程を示すグラフである。

【発明を実施するための形態】

【0015】

〔実施形態１〕
図１は、実施形態１の表示装置の構成を示す回路図である。表示装置１０は、画素回路２０と、モニタ回路の機能をもつ出力回路３０と、制御部５０とを含む。

【0016】

画素回路２０（ｉ行、ｊ列目の画素回路）は、発光素子（例えば、有機発光ダイオードＯＬＥＤ）、ストレージコンデンサＣｓｔ（容量素子）と、第１トランジスタＴ１と、第２トランジスタ（駆動トランジスタ）Ｔ２と、第３トランジスタＴ３（モニタ制御トランジスタ）と、第４トランジスタ（発光制御トランジスタ）とを含む。第１トランジスタ～第４トランジスタはＮ型である。画素回路２０では、第１トランジスタＴ１のゲート端子は走査信号線Ｇｉに接続され、第３トランジスタＴ３のゲート端子はモニタ制御線Ｍｉに接続され、第４トランジスタＴ４のゲート端子は発光制御線Ｅｉに接続される。第２トランジスタＴ２のゲート端子は、第１トランジスタＴ１を介してデータ信号線Ｓｊに接続されるとともに、容量素子Ｃｓｔを介して第２トランジスタＴ２のソース端子に接続される。データ信号線Ｓｊは、モニタラインを兼ねており、第２トランジスタＴ２のソース端子は、第３トランジスタＴ３を介してデータ信号線Ｓｊに接続されるとともに、第４トランジスタＴ４を介してＯＬＥＤのアノードに接続され、データ信号線Ｓｊは出力回路３０に接続される。

【0017】

第１トランジスタＴ１は画素２０を選択する入力トランジスタとして機能しており、走査信号線Ｇｉで制御される。容量素子Ｃｓｔは、通常動作時にはデータ電圧をストレージし、電流測定時（後述）には、第２トランジスタＴ２のゲート・ソース間電圧を一定に保ち、ドレイン・ソース間電流を一定に保つ。第２トランジスタＴ２はＯＬＥＤへの電流の供給を制御する駆動トランジスタとして機能しており、データ信号線Ｓｊから第１トランジスタＴ１を介して第２トランジスタＴ２のゲート端子にデータ電圧が供給される。第３トランジスタＴ３は、データ信号線Ｓｊと、第２トランジスタＴ２のソース端子との接続・非接続を制御するモニタ制御トランジスタとしており、モニタ制御線Ｍｉで制御される。第４トランジスタＴ４は、第２トランジスタＴ２または第３トランジスタＴ３と、ＯＬＥＤのアノードとの接続・非接続を制御する発光制御トランジスタとして機能しており、発光制御線Ｅｉで制御される。ＥＬＶＤＤは、画素回路２０を駆動するための高電位側の電源線であり、ＥＬＶＳＳは、画素回路２０を駆動するための低電位側の電源線である。

【0018】

なお、画素回路２０では発光素子にＯＬＥＤを用いているがこれに限定されず、発光層に量子ドットを含む量子ドット発光ダイオード（ＱＬＥＤ）を用いてもよい。

【0019】

出力回路３０は、ＤＡコンバータ３２１と、セレクタ３２２と、オペアンプ３３１と、モニタコンデンサ３３２と、ＡＤコンバータ３２４と、スイッチ３３３・３３４・３３５とを含む。オペアンプ３３１の反転入力端子が、スイッチ３３４を介してデータ信号線Ｓｊに接続され、オペアンプ３３１の非反転入力端子がＤＡコンバータ３２１に接続され、オペアンプ３３１の出力端子がセレクタ３２２の入力端子に接続される。オペアンプ３３１の反転入力端子および出力端子間には、スイッチ３３３およびモニタコンデンサ３３２が並列に配され、セレクタ３２２の出力端子はＡＤコンバータ３２４に接続される。

【0020】

オペアンプ３３１、モニタコンデンサ３３２、およびスイッチ３３３によって、データ信号線Ｓｊに流れる電流を時間積分する積分回路が構成される。ＤＡコンバータ３２１は、オペアンプ３３１の出力電圧を決めるデジタル信号ＤＡＴ＿ＭＤをアナログ信号ＡＳに変換する。アナログ信号ＡＳは、オペアンプ３３１の非反転入力端子に入力され、データ信号線Ｓｊにデジタル信号ＤＡＴ＿ＭＤで定まる出力電圧が印加される。セレクタ３２２は、供給される複数のアンプ出力（アナログ電圧）を時分割で出力する。ＡＤコンバータ３２４は、セレクタ３２２の出力（アナログ電圧）をデジタル信号ＭＯ＿Ｄに変換する。

【0021】

制御部５０は、補正データ演算部２０１と、メモリ２０２と、映像データ補正部２０３と、基準信号生成部２０４と、電圧演算部２０５と、セレクタ２０６とを含む。補正データ演算部２０１は、第２トランジスタＴ２およびＯＬＥＤの特性を示すデジタル信号ＭＯ＿Ｄから入力信号ＤＡＴの補正データを演算する。メモリ２０２は補正データを保持する。映像データ補正部２０３は、通常動作中の入力信号ＤＡＴと、メモリ２０２から読み出した補正データとを用いてデータ信号ＤＡＴ１（映像信号）を生成する。基準信号生成部２０４は、ＯＬＥＤおよび第２トランジスタＴ２の特性検出動作中の基準電圧を示す基準信号ＤＡＴ２を生成する。電圧演算部２０５は、ＯＬＥＤの特性検出結果（電流値）に対応するデータ電圧を示すデータ信号ＤＡＴ３を生成する。セレクタ２０６は、動作状態に応じて、データ信号ＤＡＴ１、基準信号ＤＡＴ２、データ信号ＤＡＴ３を切り替え、出力回路３０への出力（デジタル信号ＤＡＴ＿ＭＤ）とする。

【0022】

図２は、実施形態１の補償工程の一例を示すフローチャートである。図３は、実施形態１の補償工程を示すタイミングチャートである。図４は、実施形態１の通常動作の一例を示すタイミングチャートである。図５は、実施形態１の補償工程期間の動作および通常動作を示す模式図である。

【0023】

図２のステップＳ１では、基準信号生成部２０４から送られる基準信号ＤＡＴ２に対応する基準電圧Ｖｓ１（第１基準電圧：Ｖｓ１＞ＥＬＶＳＳ+Ｖｔｈｏ）を第２トランジスタＴ２のソース端子に印加し、１回目のＯＬＥＤ特性（基準電圧Ｖｓ１に対するＯＬＥＤの電流値Ｉｏ１）の検出を行う。ＶｔｈｏはＯＬＥＤの発光閾値電圧である。ステップＳ１は、図３の期間Ｔｏ１～Ｔｏ４で行われる。

【0024】

期間Ｔｏ１は、ＯＬＥＤ特性検出のための、ストレージコンデンサＣｓｔへの書き込み期間である。走査信号線Ｇｉの電位、モニタ制御線Ｍｉの電位、発光制御線Ｅｉの電位はそれぞれ、Ｈｉｇｈ、Ｌｏｗ、Ｈｉｇｈとなり、第１トランジスタＴ１、第３トランジスタＴ３、第４トランジスタＴ４はそれぞれ、Ｏｎ、Ｏｆｆ、Ｏｎとなる。また、制御信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ２Ｂはそれぞれ、Ｈｉｇｈ、Ｈｉｇｈ、Ｌｏｗとなり、スイッチ３３３、３３４、３３５はそれぞれ、Ｏｎ、Ｏｎ、Ｏｆｆとなる。期間Ｔｏ１では、オペアンプ３３１からデータ信号線Ｓｊに黒表示のデータ電圧が供給され、第２トランジスタＴ２のゲート端子に書き込まれる。これはＯＬＥＤ特性検出中の第２トランジスタＴ２のリーク電流を防ぐためであり、リーク電流を防ぐことができる電圧であれば黒表示のデータ電圧に限定されるものではない。

【0025】

期間Ｔｏ２は、ＯＬＥＤ特性検出のための、データ信号線Ｓｊの充電期間である。走査信号線Ｇｉの電位、モニタ制御線Ｍｉの電位はそれぞれ、Ｌｏｗ、Ｈｉｇｈとなり、第１トランジスタＴ１、第３トランジスタＴ３、第４トランジスタはそれぞれ、Ｏｆｆ、Ｏｎ、Ｏｎである。オペアンプ３３１の非反転入力端子の電圧が基準信号生成部２０４によって基準電圧Ｖｓ１に変更され、オペアンプ３３１はデータ信号線Ｓｊを基準電圧Ｖｓ１に充電する。

【0026】

期間Ｔｏ３（第１モニタ期間）は、ＯＬＥＤ特性検出のための、ＯＬＥＤに流れる電流の積分期間である。図５に示すように、第３トランジスタＴ３がオンとされるとともにＯＬＥＤのアノード端子（第２トランジスタＴ２のソース端子）が第１基準電圧Ｖｓ１に設定される期間Ｔｏ３には、出力回路３０から第３トランジスタＴ３を経由してＯＬＥＤのカソードに到る第１電流経路Ｚ１が形成され、ＯＬＥＤのアノード・カソード間電圧をＶｓ１－ＥＬＶＳＳとした時にＯＬＥＤに流れる電流（Ｉｏ１）がデータ信号線Ｓｊに流れる。

【0027】

制御信号ＣＬＫ１はＬｏｗになり、スイッチ３３３はＯｆｆになる。データ信号線Ｓｊの電流の時間積分値Ｉｎｔ＿ＯＬＥＤに応じてコンデンサ３３２に電荷が蓄積され、オペアンプ３３１の出力電圧ＭＯ＿Ａが変化する。

【0028】

期間Ｔｏ４は、ＯＬＥＤ特性検出のためのＡＤ（アナログ・デジタル）変換期間である。制御信号ＣＬＫ２、ＣＬＫ２ＢはそれぞれＬｏｗ、Ｈｉｇｈとなり、スイッチ３３４、３３５はそれぞれＯｆｆ、Ｏｎとなる。スイッチ３３４がＯｆｆすることで、データ信号線Ｓｊからコンデンサ３３２には電流が流れなくなり、期間Ｔｏ３終了時点における時間積分値Ｉｎｔ＿ＯＬＥＤに応じて決まる出力電圧ＭＯ＿Ａで維持され、セレクタ３２２に入力される。セレクタ３２２は複数列のＭＯ＿Ａを時分割でＡＤコンバータ３２４に出力し、ＡＤコンバータ３２４が複数列の出力電圧ＭＯ＿Ａをデジタル信号ＭＯ＿Ｄに順番に変換する。期間Ｔｏ４では、スイッチ３３５がＯｎとなり、電圧制御線ＣＬからデータ信号線Ｓｊに基準電圧Ｖｓ１が供給される。

【0029】

図２のステップＳ２では、ステップＳ１で検出されたＩｏ１と同じ値の電流を第２トランジスタＴ２に流すために必要なモニタ用のデータ電圧Ｖｘ１（第２トランジスタＴ２のゲート端子に印加する電圧）を、電圧演算部２０５で算出する。下記の式は、データ電圧Ｖｘと、第２トランジスタＴ２のゲート・ソース間電圧Ｖｇｓと、第２トランジスタＴ２のドレイン・ソース間電圧Ｖｄｓと、第２トランジスタＴ２のドレイン・ソース間電流Ｉｄｓとの関係を示す。なお、これらの関係は下記の式に限定されるものではない。

【0030】

Ｉｄｓ＝β（Ｖｇｓ－Ｖｔｈｔ）^２（１＋λＶｄｓ）
Ｖｇｓ＝Ｖｘ－Ｖｓ
Ｖｄｓ＝ＥＬＶＤＤ－Ｖｓ
ここで、Ｖｓは第２トランジスタＴ２のソース電圧、ＶｔｈｔはＴＦＴの閾値電圧、βはキャリア移動度に比例したパラメータ、λは、飽和領域におけるＩｄｓ－Ｖｄｓ特性の傾きであり、Ｖｔｈｔ、β、λは入力信号ＤＡＴの補正を行うための補正データである。上式に、Ｖｓ＝Ｖｓ１、Ｖｘ＝Ｖｘ１、Ｉｄｓ＝Ｉｏ１を代入すれば、データ電圧Ｖｘ１を、基準電圧Ｖｓ１およびステップＳ１で検知された電流Ｉｏ１を用いて表すことができる。

【0031】

モニタ用のデータ電圧Ｖｘ１を演算する時、補正データメモリ２０２に保持された補正データ（すなわち、前回の特性検出で更新された補正データ）を用いる。また、初めての特性検出の際は、前回更新された補正データがないため、初期設定の補正データを用いる。初期設定の補正データは、出荷検査で駆動トランジスタの特性を測定して算出することが望ましい。

【0032】

図２のステップＳ３では、第２トランジスタＴ２のゲート端子をデータ電圧Ｖｘ１に設定し、１回目の第２トランジスタ特性（基準電圧Ｖｓ１に対する、第２トランジスタＴ２のドレイン・ソース間電流Ｉｔ１）の検出を行う。ステップＳ３は、図３の期間Ｔｔ１～Ｔｔ４で行われる。

【0033】

期間Ｔｔ１（準備期間）は、第２トランジスタＴ２特性検出のための、ストレージコンデンサＣｓｔへの書き込み期間である。走査信号線Ｇｉの電位、モニタ制御線Ｍｉの電位、発光制御線Ｅｉの電位はそれぞれ、Ｈｉｇｈ、Ｌｏｗ、Ｌｏｗになり、第１トランジスタＴ１、第３トランジスタＴ３、第４トランジスタＴ４はＯｎ、Ｏｆｆ、Ｏｆｆとなる。また、制御信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ２Ｂはそれぞれ、Ｈｉｇｈ、Ｈｉｇｈ、Ｌｏｗとなり、スイッチ３３３、３３４、３３５はそれぞれ、Ｏｎ、Ｏｎ、Ｏｆｆになる。データ信号線Ｓｊには、電圧演算部２０５で生成されたＤＡＴ３に対応するデータ電圧Ｖｘ１がオペアンプ３３１から供給され、データ電圧Ｖｘ１が第２トランジスタＴ２のゲート端子に書き込まれる。

【0034】

期間Ｔｔ２は、第２トランジスタＴ２特性検出のための、データ信号線Ｓｊの充電期間である。走査信号線Ｇｉの電位、モニタ制御線Ｍｉの電位はそれぞれ、Ｌｏｗ、Ｈｉｇｈとなり、第１トランジスタＴ１、第３トランジスタＴ３はそれぞれ、Ｏｆｆ、Ｏｎになる。オペアンプ３３１はデータ信号線Ｓｊを基準電圧Ｖｓ１に充電する。これにより、図５に示すように、第２トランジスタＴ２のゲート・ソース間電圧ＶｇｓをＶｘ１－Ｖｓ１、ドレイン・ソース間電圧をＥＬＶＤＤ－Ｖｓ１とした時に第２トランジスタＴ２のドレイン・ソース間に流れる電流Ｉｔ１がデータ信号線Ｓｊに流れる。

【0035】

期間Ｔｔ３（第２モニタ期間）は、第２トランジスタＴ２特性検出のための、第２トランジスタＴ２に流れる電流の積分期間である。図５に示すように、第４トランジスタＴ４がオフであり、第２トランジスタＴ２のソース端子が基準電圧Ｖｓ１と同電圧に設定される期間Ｔｔ３には、電源線ＥＬＶＤＤから第２トランジスタＴ２および第３トランジスタＴ３を経由して出力回路３０に到る第２電流経路Ｚ２が形成される。

【0036】

制御信号ＣＬＫ１はＬｏｗになり、スイッチ３３３はＯｆｆになる。データ信号線Ｓｊに流れる電流Ｉｔ１の時間積分値Ｉｎｔ＿ＴＦＴに応じて、モニタコンデンサ３３２に電荷が蓄積され、オペアンプ３３１の出力電圧ＭＯ＿Ａが変化する。

【0037】

期間Ｔｔ４は、第２トランジスタＴ２特性検出のためのＡＤ（アナログ・デジタル）変換期間である。制御信号ＣＬＫ２、ＣＬＫ２ＢはそれぞれＬｏｗ、Ｈｉｇｈとなり、スイッチ３３４、３３５はそれぞれＯｆｆ、Ｏｎとなる。スイッチ３３４がＯｆｆすることで、データ信号線Ｓｊからコンデンサ３３２には電流が流れなくなり、期間Ｔｔ３終了時点における時間積分値Ｉｎｔ＿ＴＦＴに応じて決まる出力電圧ＭＯ＿Ａで維持され、セレクタ３２２に入力される。セレクタ３２２は複数列のＭＯ＿Ａを時分割でＡＤコンバータ３２４に出力し、ＡＤコンバータ３２４が複数列の出力電圧ＭＯ＿Ａをデジタル信号ＭＯ＿Ｄに順番に変換する。期間Ｔｔ４では、スイッチ３３５がＯｎとなり、電圧制御線ＣＬからデータ信号線Ｓｊに基準電圧Ｖｓ１が供給される。

【0038】

図２のステップＳ４では、基準信号生成部２０４から送られる基準信号ＤＡＴ２に対応する基準電圧Ｖｓ２（第２基準電圧）をＯＬＥＤのアノード端子（第２トランジスタＴ２のソース端子）に印加し、第３モニタ期間に、２回目のＯＬＥＤ特性（基準電圧Ｖｓ２に対するＯＬＥＤの電流値Ｉｏ２）の検出を行う。

【0039】

図２のステップＳ５では、ステップＳ４で検出されたＩｏ２と同じ値の電流を第２トランジスタＴ２に流すために必要な、モニタ用のデータ電圧Ｖｘ２（第２トランジスタＴ２のゲート端子に印加する電圧）を電圧演算部２０５で算出する。ここでは、初期設定の補正データあるいは前回の特性検出で更新された補正データを用いる。

【0040】

図２のステップＳ６では、第２トランジスタＴ２のゲート端子をデータ電圧Ｖｘ２に設定し、第４モニタ期間に、２回目の第２トランジスタ特性（基準電圧Ｖｓ２に対する、第２トランジスタＴ２のドレイン・ソース間電流Ｉｔ２）の検出を行う。

【0041】

図２のステップＳ７では、補正データ演算部２０１が、ＯＬＥＤ特性（Ｉｏ１・Ｉｏ２）および第２トランジスタ特性（Ｉｔ１・Ｉｔ２）を示すデジタル信号ＭＯ＿Ｄに基づいて今回の補正データを算出し、メモリ２０２の補正データを更新する。実施形態１では、特性検出（ＯＬＥＤおよび第２トランジスタ）を２回行っているがこれに限定されず、処理の簡略化のために１回だけ特性検出を行ってもよいし、補正データの精度向上のために３回以上特性検出を行ってもよい。

【0042】

図４に示す通常動作では、走査信号線Ｇｉの電位、走査信号線Ｇ（ｉ＋１）の電位が順にＬｏｗからＨｉｇｈに立ち上がり、各行の第１トランジスタＴ１は順次ＯｆｆからＯｎになる。モニタ制御線Ｍｉの電位、発光制御線Ｅｉの電位はそれぞれ、Ｌｏｗ、Ｈｉｇｈに固定されており、第３トランジスタＴ３、第４トランジスタＴ４はそれぞれＯｆｆ、Ｏｎに固定されている。

【0043】

オペアンプ３３１は、映像信号補正部２０３からのデータ信号ＤＡＴ１（補正データによって補正済）に対応するデータ電圧をデータ信号線Ｓｊに供給し、このデータ電圧が各行の第２トランジスタＴ２のゲート端子（ストレージコンデンサＣｓｔの一方電極）に順次書き込まれる。書き込みが終わると、対応する走査信号線の電位はＨｉｇｈからＬｏｗになり、第１トランジスタＴ１がＯｎからＯｆｆになる。図５に示すように、書き込みが終了した画素２０では、第２トランジスタＴ２のソース電圧をＶｏｐとして、ストレージコンデンサＣｓｔに書き込まれたデータ電圧に応じて第２トランジスタＴ２に電流（ドレイン・ソース間電流）Ｉｏｐが生じ、この電流に応じた輝度でＯＬＥＤが発光する。

【0044】

図６は、図２の補償工程の効果を示すグラフである。図５および図６に示すように、実施形態１では基準電圧Ｖｓ１＞ＥＬＶＳＳ+Ｖｔｈｏであるため、従来と比較して、基準電圧Ｖｓ１と通常動作時の第２トランジスタＴ２のソース電圧との差が小さくなり、ステップＳ３で検出されるＩｔ１と通常動作時の第２トランジスタＴ２のドレイン・ソース電流との誤差が小さくなる。

【0045】

例えばＶｏｐ＝Ｖｓ１の場合は、理想的には、Ｉｔ１＝Ｉｏ１＝Ｉｏｐとなり、通常動作と同じ条件で特性検出（ＯＬＥＤおよび第２トランジスタ）を行うことができるため、外部補償の精度を高めることができる。実際には、測定誤差、前回の特性検出からの第２トランジスタＴ２の経時変化によってＩｔ１およびＩｏ１間には若干の誤差が生じるが、前記従来の手法と比較すれば補償精度は高まる。

【0046】

図７は、実施形態１の補償工程の別例を示すフローチャートである。例えば、補償工程の間隔が長く、第２トランジスタの経時変化が大きい場合は、図７の補償工程を用いることが望ましい。

【0047】

図７では、ステップＳ１～Ｓ７は図２と同じであり、ステップＳ８では、（Ｉｔ１／Ｉｏ１－１）の絶対値＜規定値Ｙｃ、かつ、（Ｉｔ２／Ｉｏ２－１）の絶対値＜規定値Ｙｃを満たすかを判定し、ＮＯであれば、ステップＳ９に進み、ステップＳ２で検出されたＩｏ１と同じ値の電流を第２トランジスタＴ２に流すために必要な、モニタ用のデータ電圧Ｖｙ１（第２トランジスタＴ２のゲート端子に印加する電圧）を電圧演算部２０５で再算出する。ここでは、ステップＳ７で更新された補正データを用いる。

【0048】

ステップＳ１０では、第２トランジスタＴ２のゲート端子をデータ電圧Ｖｙ１に設定して、第２トランジスタ特性（基準電圧Ｖｓ１に対する、第２トランジスタＴ２のドレイン・ソース間電流Ｉｔ１）の再検出を行う。

【0049】

ステップＳ１１では、ステップＳ４で検出されたＩｏ２と同じ値の電流を第２トランジスタＴ２に流すために必要な、モニタ用のデータ電圧Ｖｙ２（第２トランジスタＴ２のゲート端子に印加する電圧）を電圧演算部２０５で再算出する。ここでは、ステップＳ７で更新された補正データを用いる。

【0050】

ステップＳ１２では、第２トランジスタＴ２のゲート端子をデータ電圧Ｖｙ２に設定して、第２トランジスタ特性（基準電圧Ｖｓ２に対する、第２トランジスタＴ２のドレイン・ソース間電流Ｉｔ２）の再検出を行う。

【0051】

ステップＳ１２の後はステップＳ７に進み、補正データ演算部２０１が、ＯＬＥＤ特性（Ｉｏ１・Ｉｏ２）およびステップＳ１０・Ｓ１２で再検出された第２トランジスタ特性（Ｉｔ１・Ｉｔ２）を示すデジタル信号ＭＯ＿Ｄに基づいて今回の補正データを算出し、メモリ２０２の補正データを更新する。

【0052】

図８は、図７の補償工程の効果を示すグラフである。Ｓ９・Ｓ１１においてＳ７で得られた補正データを用いることで、Ｉｔ１がＩｏ１に近づき、Ｖｏｐ＝基準電圧Ｖｓ１の場合に、Ｉｔ１≒Ｉｏ１＝Ｉｏｐとなる。すなわち、通常動作と同程度の条件で、ＯＬＥＤおよび第２トランジスタＴ２の特性検出を行うことができ、補償精度を高めることができる。また、規定値Ｙｃを小さくすることで、補償精度をさらに高めることができる。

【0053】

図９は、実施形態１の通常動作の別例を示すタイミングチャートである。図４の通常動作では、第１トランジスタＴ１のスイッチング動作でデータ書き込みを行う。一方、図３の特性検出動作（図３の期間Ｔｔ１）では、第１トランジスタＴ１および第３トランジスタＴ３のスイッチング動作でデータ書き込みを行う。よって、通常動作と特性検出動作でスイッチング動作するトランジスタ数が異なる。第１トランジスタＴ１、第３トランジスタＴ３、第４トランジスタＴ４のスイッチング動作は、各トランジスタ（Ｔ１・Ｔ３・Ｔ４）の寄生容量を介して第２トランジスタＴ２のゲート端子電圧に影響を与えるため、通常動作および特性検出動作間の第２トランジスタＴ２の電流誤差の原因となりうる。

【0054】

図９では、走査信号線Ｇｉの電位がＨｉｇｈの期間（データ電圧の書き込み期間）は、発光制御線Ｅｉの電位をＬｏｗ（第４トランジスタＴ４をオフ）とし、ＯＬＥＤを非発光とする。走査信号線Ｇｉの電位がＨｉｇｈからＬｏｗに落ちる（データ電圧の書き込みが終わる）と、発光制御線Ｅｉの電位はＬｏｗからＨｉｇｈに立ち上がり、各行の第１トランジスタＴ１がＯｎからＯｆｆ、第４トランジスタＴ４がＯｆｆからＯｎになり、ＯＬＥＤが発光する。こうすれば、通常動作の書き込み終了時にスイッチング動作するトランジスタ数（Ｔ１・Ｔ４の２個）と、特性検出動作の書き込み終了時にスイッチング動作するトランジスタ数（Ｔ１・Ｔ３の２個）とが同一となり、第３トランジスタＴ３と第４トランジスタＴ４の寄生容量を同程度にすれば、第２トランジスタＴ２の電流誤差を小さくし、補償精度をさらに高めることができる。

【0055】

図１０は、実施形態１の表示装置の別構成を示す回路図である。図１の表示装置では、画素回路２０の各トランジスタ（Ｔ１～Ｔ４）にＮ型のトランジスタを用いているがこれに限定されない。図１０のように、各トランジスタ（Ｔ１～Ｔ４）をＰ型とし、第２トランジスタ（駆動トランジスタ）とＥＬＶＤＤ（高電位側電源）との間に、ストレージコンデンサＣｓｔを設ける構成でもよい。

【0056】

〔実施形態２〕
図１１は、実施形態２の表示装置の構成を示す回路図である。図１の表示装置では、データ信号線Ｓｊがモニタラインを兼ねているがこれに限定されない。図１１のように、モニタラインＭＬとデータ信号線Ｓｊとを別構成とした上でオペアンプ３３７を設け、モニタラインＭＬをオペアンプ３３１およびスイッチ３３３に接続し、データ信号線Ｓｊをオペアンプ３３７の出力端子に接続する構成でもよい。オペアンプ３３７の出力端子は、その反転入力端子に接続され、セレクタ２０６の出力端子がＤＡコンバータ３２７に接続され、ＤＡコンバータ３２７がオペアンプ３３７の非反転入力端子に接続される。

【0057】

上述の各実施形態は、例示および説明を目的とするものであり、限定を目的とするものではない。これら例示および説明に基づけば、多くの変形形態が可能になることが、当業者には明らかである。

【0058】

〔まとめ〕

【符号の説明】

【0059】

１０ 表示装置
２０ 画素回路
３０ （モニタ回路機能を有する）出力回路
５０ 制御部
Ｇｉ 走査信号線
Ｍｉ モニタ制御線
Ｅｉ 発光制御線
Ｃｓｔ ストレージコンデンサ（容量素子）
Ｔ１ 第１トランジスタ
Ｔ２ 第２トランジスタ
Ｔ３ 第３トランジスタ
Ｔ４ 第４トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】