ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-19
(45)【発行日】2024-07-29
(54)【発明の名称】表示装置及びその製造方法
(51)【国際特許分類】
H01L 29/786 20060101AFI20240722BHJP
H01L 21/336 20060101ALI20240722BHJP
G09F 9/30 20060101ALI20240722BHJP
G09F 9/00 20060101ALI20240722BHJP
H05B 33/10 20060101ALI20240722BHJP
H10K 50/10 20230101ALI20240722BHJP
【ＦＩ】
H01L29/78 616V
H01L29/78 612B
H01L29/78 616L
H01L29/78 618B
H01L29/78 617M
H01L29/78 619B
H01L29/78 617N
G09F9/30 338
G09F9/30 349C
G09F9/00 338
H05B33/10
H05B33/14 A
【請求項の数】
5
(21)【出願番号】P 2020194460
(22)【出願日】2020-11-24
(65)【公開番号】P2022083170
(43)【公開日】2022-06-03
【審査請求日】2023-10-19
(73)【特許権者】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】弁理士法人スズエ国際特許事務所
(72)【発明者】
【氏名】花田 明紘
(72)【発明者】
【氏名】三浦 健太郎
(72)【発明者】
【氏名】渡壁 創
(72)【発明者】
【氏名】小野寺 涼
【審査官】脇水 佳弘
(56)【参考文献】
【文献】国際公開第２０１５／０５２９９１（ＷＯ，Ａ１）
【文献】国際公開第２０１６／１７５０８６（ＷＯ，Ａ１）
【文献】特開２００３－２５７９８９（ＪＰ，Ａ）
【文献】特開２０１８－０５４６７７（ＪＰ，Ａ）
【文献】特開２０１８－０７４０７６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０２０／００４３９５５（ＵＳ，Ａ１）
【文献】特開２０２０－１２９６３５（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７８６
Ｈ０１Ｌ ２１／３３６
Ｇ０９Ｆ ９／３０
Ｇ０９Ｆ ９／００
Ｈ１０Ｋ ５９／１０
Ｈ０５Ｂ ３３／１０
Ｈ１０Ｋ ５０／１０
(57)【特許請求の範囲】
【請求項1】
第１半導体層を形成し、前記第１半導体層に第１不純物元素を注入し、
前記第１不純物元素が注入された前記第１半導体層上に第１絶縁層を形成し、
前記第１絶縁層上に、遮光層と、前記第１半導体層の一部と重畳する第１ゲート電極と、を形成し、
前記第１ゲート電極をマスクとして、前記第１半導体層に第２不純物元素を注入し、
前記第１ゲート電極、前記遮光層、及び前記第１絶縁層を覆って、第２絶縁層を形成し、
前記遮光層上に、前記第２絶縁層を挟んで、第２半導体層を形成し、
前記第２半導体層及び前記第２絶縁層上に、第３絶縁層を形成し、
前記第３絶縁層上に、前記第１半導体層と接する第１ソース電極及び第１ドレイン電極、及び、前記第２半導体層の一部と重畳して、第２ゲート電極を形成し、
前記第１ソース電極及び前記第１ドレイン電極を通して、前記第１半導体層に第３不純物元素を注入し、前記第１半導体層に第１ソース領域及び第１ドレイン領域を形成する、表示装置の製造方法。
【請求項2】
前記第１半導体層は多結晶シリコン層であり、前記第２半導体層は酸化物半導体層である、請求項１に記載の表示装置の製造方法。
【請求項3】
前記第２不純物元素及び前記第３不純物元素は、同じ極性を有し、前記第１ソース領域は、前記第１ソース電極と接する第１領域を有し、
前記第１ドレイン領域は、前記第１ドレイン電極と接する第２領域を有し、
前記第１半導体層及び前記第１絶縁層の界面近傍の領域において、前記第１領域及び前記第２領域に含まれる前記第３不純物元素の濃度は、前記第１領域以外の前記第１ソース領域及び前記第２領域以外の前記第１ドレイン領域よりも高い、請求項１に記載の表示装置の製造方法。
【請求項4】
前記第２不純物元素及び前記第３不純物元素は、同じ極性を有し、前記第１ソース電極及び前記第１ドレイン電極は、前記第３不純物元素を含む、請求項１に記載の製造方法。
【請求項5】
前記第２不純物元素及び前記第３不純物元素は、同じ極性を有し、前記第２ゲート電極は、前記第３不純物元素を含む、請求項１に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、表示装置及びその製造方法に関する。
【背景技術】
【0002】
表示装置において、表示領域の画素回路に酸化物半導体を備えたトランジスタが設けられ、かつ、周辺領域の駆動回路にシリコン半導体を備えたトランジスタが設けられる技術が提案されている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１３－２５４９５０号公報
【文献】特開２０２０－１２９６３５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本実施形態は、信頼性が向上したトランジスタを提供でき、表示性能が向上した表示装置が提供できる。
【課題を解決するための手段】
【0005】
一実施形態に係る表示装置は、複数の画素が設けられた表示領域と、前記画素を駆動する駆動回路が設けられた非表示領域と、前記駆動回路に設けられ、第１半導体層と、第１ゲート電極と、前記第１半導体層及び前記第１ゲート電極との間に設けられた第１絶縁層と、第１ソース電極と、第１ドレイン電極と、を有する第１トランジスタと、前記複数の画素のそれぞれに設けられ、第２半導体層と、第２ゲート電極と、第２半導体層及び前記第２ゲート電極との間に設けられた第２絶縁層と、第２ソース電極と、第２ドレイン電極と、を有する第２トランジスタと、を備え、前記第１半導体層は多結晶シリコンで形成され、前記第２半導体層は酸化物半導体層で形成され、前記第１半導体層は、前記第１ゲート電極と重畳する第１チャネル形成領域と、第１ソース領域と、第１ドレイン領域と、を有し、前記第１ソース領域のうち前記第１ソース電極と接する第１領域と、及び前記第１ドレイン領域のうち前記第１ドレイン電極と接する第２領域と、を有し、前記第１ソース領域、前記第１ドレイン領域、前記第１領域、及び前記第２領域は、極性を付与する第１不純物元素を有し、前記第１半導体層及び前記第１絶縁層の界面近傍の領域において、前記第１領域及び前記第２領域に含まれる前記第１不純物元素の濃度は、前記第１ソース領域及び前記第１ドレイン領域よりも高い。
【0006】
一実施形態に係る表示装置は、複数の画素が設けられた表示領域と、前記画素を駆動する駆動回路が設けられた非表示領域と、前記駆動回路に設けられ、第１半導体層と、第１ゲート電極と、前記第１半導体層及び前記第１ゲート電極との間に設けられた第１絶縁層と、第１ソース電極と、第１ドレイン電極と、を有する第１トランジスタと、前記複数の画素のそれぞれに設けられ、第２半導体層と、第２ゲート電極と、第２半導体層及び前記第２ゲート電極との間に設けられた第２絶縁層と、第２ソース電極と、第２ドレイン電極と、を有する第２トランジスタと、前記第１ゲート電極と前記第２半導体層との間に設けられた第３絶縁層と、を備え、前記第１半導体層は多結晶シリコンで形成され、前記第２半導体層は酸化物半導体層で形成され、前記第１半導体層は、前記第１ゲート電極と重畳する第１チャネル形成領域と、第１ソース領域と、第１ドレイン領域と、を有し、前記第１ソース領域のうち前記第１ソース電極と接する第１領域と、及び前記第１ドレイン領域のうち前記第１ドレイン電極と接する第２領域と、を有し、前記第１ソース領域、前記第１ドレイン領域、前記第１領域、前記第２領域、前記第２半導体層、前記第１ソース電極、及び第１ドレイン電極、前記第２絶縁層、及び、前記第３絶縁層は、極性を付与する第１不純物元素を有する。
【0007】
また、一実施形態に係る表示装置の製造方法では、第１半導体層を形成し、前記第１半導体層に第１不純物元素を注入し、前記第１不純物元素が注入された前記第１半導体層上に第１絶縁層を形成し、前記第１絶縁層上に、前記第１半導体層の一部と重畳して、第１ゲート電極及び遮光層を形成し、前記第１ゲート電極をマスクとして、前記第１半導体層に第２不純物元素を注入し、前記第１ゲート電極、前記遮光層、及び前記第１絶縁層を覆って、第２絶縁層を形成し、前記遮光層上に、前記第２絶縁層を挟んで、第２半導体層を形成し、前記第２半導体層及び前記第２絶縁層上に、第３絶縁層を形成し、前記第３絶縁層上に、前記第１半導体層と接する第１ソース電極及び第１ドレイン電極、及び、前記第２半導体層の一部と重畳して、第２ゲート電極を形成し、前記第１ソース電極及び前記第１ドレイン電極を通して、前記第１半導体層に第３不純物元素を注入し、前記第１半導体層に第１領域及び第２領域を形成する。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
以下、図面を参照しながら一実施形態に係る表示装置について詳細に説明する。
以下、図面を参照しながら一実施形態に係る表示装置について詳細に説明する。
【0010】
本実施形態においては、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第３方向Ｚの矢印の先端に向かう方向を上又は上方と定義し、第３方向Ｚの矢印の先端に向かう方向とは反対側の方向を下又は下方と定義する。
【0011】
また、「第１部材の上方の第２部材」及び「第１部材の下方の第２部材」とした場合、第２部材は、第１部材に接していてもよく、又は第１部材から離れて位置していてもよい。後者の場合、第１部材と第２部材との間に、第３の部材が介在していてもよい。一方、「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は第１部材に接している。
【0012】
また、第３方向Ｚの矢印の先端側に表示装置を観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ－Ｙ平面に向かって見ることを平面視という。第１方向Ｘ及び第３方向Ｚによって規定されるＸ－Ｚ平面、あるいは第２方向Ｙ及び第３方向Ｚによって規定されるＹ－Ｚ平面における表示装置の断面を見ることを断面視という。
【0013】
図１は、実施形態の表示装置の平面図である。図１に示す表示装置ＤＳＰには、基板ＳＵＢ１には、表示領域ＤＡと、表示領域ＤＡとは異なる非表示領域ＮＤＡと、非表示領域ＮＤＡに設けられた駆動回路ＤＲＶとが設けられている。
表示領域ＤＡは、複数の画素ＰＸを含み、複数の画素ＰＸは、マトリクス状に配置される。
表示領域ＤＡは、複数の画素ＰＸを含み、複数の画素ＰＸは、マトリクス状に配置される。
【0014】
非表示領域ＮＤＡは、表示領域ＤＡの外側を囲む周辺領域ＦＡともいう。非表示領域ＮＤＡには、駆動回路ＤＲＶと、図示しない端子を介して接続される配線基板ＦＰＣを有している。駆動素子ＣＴＬは、配線基板ＦＰＣ上に設けられている。駆動素子ＣＴＬは、例えばドライバＩＣが挙げられる。
表示装置ＤＳＰの外部から、配線基板ＦＰＣを介して、映像信号及び各種制御信号が供給される。映像信号は、駆動素子ＣＴＬ及び駆動回路ＤＲＶを介して複数の画素ＰＸに入力される。より具体的には、駆動回路ＤＲＶは、表示領域ＤＡに設けられる走査線ＧＬ、信号線ＳＬ等を制御及び駆動することにより、画素ＰＸを駆動する。
表示装置ＤＳＰの外部から、配線基板ＦＰＣを介して、映像信号及び各種制御信号が供給される。映像信号は、駆動素子ＣＴＬ及び駆動回路ＤＲＶを介して複数の画素ＰＸに入力される。より具体的には、駆動回路ＤＲＶは、表示領域ＤＡに設けられる走査線ＧＬ、信号線ＳＬ等を制御及び駆動することにより、画素ＰＸを駆動する。
【0015】
表示領域ＤＡには、複数の走査線ＧＬ及び複数の信号線ＳＬが設けられている。複数の走査線ＧＬは、第１方向Ｘに沿って延伸し、第２方向Ｙに沿って並んで配置されている。複数の信号線ＳＬは、第２方向Ｙに沿って延伸し、第１方向Ｘに沿って並んで配置されている。複数の画素ＰＸは、それぞれ、複数の走査線ＧＬのうちの１つ、及び、複数の信号線ＳＬのうちの１つと接続されている。複数の画素ＰＸは、それぞれ、２つの信号線ＳＬ及び２つの走査線ＧＬの間の領域に配置されている。複数の画素ＰＸはそれぞれ、後述する発光素子ＥＬＭを有する。映像信号及び各種制御信号に基づいて、発光素子ＥＬＭが発光する。
あるいは、画素ＰＸとして液晶層を有する画素を設けてもよい。
あるいは、画素ＰＸとして液晶層を有する画素を設けてもよい。
【0016】
複数の画素ＰＸはそれぞれ、制御素子として薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を有している。駆動回路ＤＲＶにも、薄膜トランジスタが設けられている。
【0017】
画素ＰＸの制御素子として用いられる薄膜トランジスタは、リーク電流が小さいことが好適である。画像信号が入力されてから、次の画像信号が入力されるまでの間、信号の電圧レベルを維持することができるからである。このような薄膜トランジスタとして、酸化物半導体を活性層として用いる薄膜トランジスタ（酸化物半導体トランジスタ、酸化物半導体薄膜トランジスタともいう）が挙げられる。
酸化物半導体には、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。
酸化物半導体には、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。
【0018】
酸化物半導体は、リーク電流が小さいが、キャリアの移動度が小さい。そのため高速駆動が必要なＴＦＴでは、不適当な場合がある。
多結晶シリコン（Lｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉ：ＬＴＰＳ）を活性層として有する薄膜トランジスタ（多結晶シリコントランジスタ、多結晶シリコン薄膜トランジスタともいう）は、移動度が高い。そこで駆動回路ＤＲＶに設けられる薄膜トランジスタには、多結晶シリコンを活性層として用いる薄膜トランジスタが好適である。
画素ＰＸに酸化物半導体を有する薄膜トランジスタ、駆動回路ＤＲＶに多結晶シリコンを用いた薄膜トランジスタを用いる表示装置ＤＳＰは、リーク電流低下及び高速駆動の両方の効果を得ることが可能となる。本実施形態では、多結晶シリコンを用いた薄膜トランジスタを、第１薄膜トランジスタ又は第１トランジスタ、酸化物半導体層を有する薄膜トランジスタを、第２薄膜トランジスタ又は第２トランジスタともいう。
多結晶シリコン（Lｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉ：ＬＴＰＳ）を活性層として有する薄膜トランジスタ（多結晶シリコントランジスタ、多結晶シリコン薄膜トランジスタともいう）は、移動度が高い。そこで駆動回路ＤＲＶに設けられる薄膜トランジスタには、多結晶シリコンを活性層として用いる薄膜トランジスタが好適である。
画素ＰＸに酸化物半導体を有する薄膜トランジスタ、駆動回路ＤＲＶに多結晶シリコンを用いた薄膜トランジスタを用いる表示装置ＤＳＰは、リーク電流低下及び高速駆動の両方の効果を得ることが可能となる。本実施形態では、多結晶シリコンを用いた薄膜トランジスタを、第１薄膜トランジスタ又は第１トランジスタ、酸化物半導体層を有する薄膜トランジスタを、第２薄膜トランジスタ又は第２トランジスタともいう。
【0019】
図２は、実施形態の表示装置の概念断面図である。図面を見易くするために、一部の構成要素のハッチングは省略している。図２に示す表示装置ＤＳＰは、基材ＢＡ１、絶縁層ＵＣ１、遮光層ＬＳ１、絶縁層ＵＣ２、トランジスタＴｒ１、絶縁層ＩＬＩ１、絶縁層ＩＬＩ２、トランジスタＴｒ２、絶縁層ＩＬＩ３、絶縁層ＩＬＩ４、絶縁層ＰＡＳ１、絶縁層ＰＬＮ１、接続電極ＮＥ、絶縁層ＰＬＮ２、画素電極ＰＥ、有機ＥＬ層ＥＬＹ、共通電極ＣＥ、絶縁層ＰＡＳ２を有している。
トランジスタＴｒ１及びＴｒ２は、それぞれ、第１薄膜トランジスタ及び第２薄膜トランジスタに該当する。すなわち、トランジスタＴｒ１は、多結晶シリコントランジスタであり、トランジスタＴｒ２は、酸化物半導体トランジスタである。
トランジスタＴｒ１及びＴｒ２は、それぞれ、第１薄膜トランジスタ及び第２薄膜トランジスタに該当する。すなわち、トランジスタＴｒ１は、多結晶シリコントランジスタであり、トランジスタＴｒ２は、酸化物半導体トランジスタである。
【0020】
基材ＢＡ１の材料は、ガラスや樹脂である。このような樹脂として、例えば、ポリイミド樹脂やアクリル樹脂が挙げられる。
絶縁層ＵＣ１は、ガラス等からの不純物をブロックするもので、例えば、酸化珪素や窒化珪素の単層又は積層で形成されている。
遮光層ＬＳ１は、トランジスタＴｒ１の半導体層を遮光する機能を有する。遮光層ＬＳ１が、金属層である場合は、トランジスタＴｒ１のバックゲートとしての機能を有していてもよい。その場合は、遮光層ＬＳ１は、トランジスタＴｒ１に含まれるといえる。
絶縁層ＵＣ１は、ガラス等からの不純物をブロックするもので、例えば、酸化珪素や窒化珪素の単層又は積層で形成されている。
遮光層ＬＳ１は、トランジスタＴｒ１の半導体層を遮光する機能を有する。遮光層ＬＳ１が、金属層である場合は、トランジスタＴｒ１のバックゲートとしての機能を有していてもよい。その場合は、遮光層ＬＳ１は、トランジスタＴｒ１に含まれるといえる。
【0021】
遮光層ＬＳ１及び絶縁層ＵＣ１上に、絶縁層ＵＣ２が設けられている。絶縁層ＵＣ２は、絶縁層ＵＣ１と同様の材料で形成されていればよい。
絶縁層ＵＣ２上に、トランジスタＴｒ１の活性層である半導体層ＳＣ１が設けられている。半導体層ＳＣ１は、上述の多結晶シリコンで形成されている。半導体層ＳＣ１を、第１半導体層又は多結晶シリコン層と呼ぶこともある。
半導体層ＳＣ１には、ゲート電極ＧＥ１と重畳するチャネル形成領域、後述するソース電極ＳＥ１と重畳するソース領域、後述するドレイン電極ＤＥ１と重畳するドレイン領域を有している。
絶縁層ＵＣ２上に、トランジスタＴｒ１の活性層である半導体層ＳＣ１が設けられている。半導体層ＳＣ１は、上述の多結晶シリコンで形成されている。半導体層ＳＣ１を、第１半導体層又は多結晶シリコン層と呼ぶこともある。
半導体層ＳＣ１には、ゲート電極ＧＥ１と重畳するチャネル形成領域、後述するソース電極ＳＥ１と重畳するソース領域、後述するドレイン電極ＤＥ１と重畳するドレイン領域を有している。
【0022】
半導体層ＳＣ１及び絶縁層ＵＣ２上に、絶縁層ＧＩ１が設けられている。絶縁層ＧＩ１は、例えば酸化珪素で形成されている。絶縁層ＧＩ１は、トランジスタＴｒ１のゲート絶縁層である。
絶縁層ＧＩ１上には、トランジスタＴｒ１のゲート電極ＧＥ１、電極ＬＥ１、遮光層ＬＳ２が設けられている。換言すると、絶縁層ＧＩ１は、半導体層ＳＣ１及びゲート電極ＧＥ１との間に設けられている。ゲート電極ＧＥ１、電極ＬＥ１、遮光層ＬＳ２は、例えば、モリブデンタングステン合金（ＭｏＷ）や、アルミニウム合金をチタンで挟んだ積層体で形成される。
絶縁層ＧＩ１上には、トランジスタＴｒ１のゲート電極ＧＥ１、電極ＬＥ１、遮光層ＬＳ２が設けられている。換言すると、絶縁層ＧＩ１は、半導体層ＳＣ１及びゲート電極ＧＥ１との間に設けられている。ゲート電極ＧＥ１、電極ＬＥ１、遮光層ＬＳ２は、例えば、モリブデンタングステン合金（ＭｏＷ）や、アルミニウム合金をチタンで挟んだ積層体で形成される。
【0023】
電極ＬＥ１は、絶縁層ＵＣ２及びＧＩ１に設けられたコンタクトホールを介して、遮光層ＬＳ１と接続されている。上述のように、遮光層ＬＳ１がトランジスタＴｒ１のバックゲートとして機能する場合は、電極ＬＥ１を介して信号が入力される。
遮光層ＬＳ２は、トランジスタＴｒ２の活性層を遮光する。遮光層ＬＳ２は、トランジスタＴｒ２のバックゲートとして機能してもよい。その場合は、遮光層ＬＳ２は、トランジスタＴｒ２に含まれるといえる。
遮光層ＬＳ２は、トランジスタＴｒ２の活性層を遮光する。遮光層ＬＳ２は、トランジスタＴｒ２のバックゲートとして機能してもよい。その場合は、遮光層ＬＳ２は、トランジスタＴｒ２に含まれるといえる。
【0024】
ゲート電極ＧＥ１、電極ＬＥ１、遮光層ＬＳ２を覆って、絶縁層ＧＩ１上に、絶縁層ＩＬＩ１が設けられている。絶縁層ＩＬＩ１は、例えば、窒化珪素で形成されている。
絶縁層ＩＬＩ１上には、絶縁層ＩＬＩ２が設けられている。絶縁層ＩＬＩ２は、例えば、酸化珪素で形成されている。絶縁層ＩＬＩ１及びＩＬＩ２は、トランジスタＴｒ１の層間絶縁層として機能する。絶縁層ＩＬＩ１及びＩＬＩ２は、遮光層ＬＳ２と半導体層ＳＣ２の絶縁層としても機能する。
絶縁層ＩＬＩ１上には、絶縁層ＩＬＩ２が設けられている。絶縁層ＩＬＩ２は、例えば、酸化珪素で形成されている。絶縁層ＩＬＩ１及びＩＬＩ２は、トランジスタＴｒ１の層間絶縁層として機能する。絶縁層ＩＬＩ１及びＩＬＩ２は、遮光層ＬＳ２と半導体層ＳＣ２の絶縁層としても機能する。
【0025】
絶縁層ＩＬＩ２上に、遮光層ＬＳ２と重畳して、半導体層ＳＣ２が設けられる。半導体層ＳＣ２は、上述の酸化物半導体で形成されている。半導体層ＳＣ２を、第２半導体層又は酸化物半導体層と呼ぶこともある。
半導体層ＳＣ２には、ゲート電極ＧＥ２と重畳するチャネル形成領域、後述するソース電極ＳＥ２と重畳するソース領域、後述するドレイン電極ＤＥ２と重畳するドレイン領域を有している。ゲート電極ＧＥ２は、走査線ＧＬと電気的に接続されている。ゲート電極ＧＥ２は、走査線ＧＬと一体形成されていてもよい。
半導体層ＳＣ２には、ゲート電極ＧＥ２と重畳するチャネル形成領域、後述するソース電極ＳＥ２と重畳するソース領域、後述するドレイン電極ＤＥ２と重畳するドレイン領域を有している。ゲート電極ＧＥ２は、走査線ＧＬと電気的に接続されている。ゲート電極ＧＥ２は、走査線ＧＬと一体形成されていてもよい。
【0026】
半導体層ＳＣ２及び絶縁層ＩＬＩ２上に、絶縁層ＧＩ２が設けられている。絶縁層ＧＩ２は、例えば酸化珪素又は窒素を含む酸化珪素で形成される。絶縁層ＧＩ２は、トランジスタＴｒ２のゲート絶縁層として機能する。半導体層ＳＣ２は、絶縁層ＩＬＩ２及びＧＩ２との間に設けられているともいえる。
絶縁層ＧＩ２上に、半導体層ＳＣ２のチャネル形成領域と重畳してゲート電極ＧＥ２、半導体層ＳＣ１のソース領域と重畳してソース電極ＳＥ１ａ、半導体層ＳＣ１のドレイン領域と重畳してドレイン電極ＤＥ１、電極ＬＥ１と接続する電極ＬＥ２が設けられている。換言すると、絶縁層ＧＩ２は、半導体層ＳＣ２及びゲート電極ＧＥ２との間に設けられている。ゲート電極ＧＥ２、ソース電極ＳＥ１ａ、ドレイン電極ＤＥ１、電極ＬＥ２は、それぞれ、例えば、アルミニウム合金層をチタン膜で挟持した積層膜、モリブデン層、又はモリブデンとタングステンの合金層で形成されている。
絶縁層ＧＩ２上に、半導体層ＳＣ２のチャネル形成領域と重畳してゲート電極ＧＥ２、半導体層ＳＣ１のソース領域と重畳してソース電極ＳＥ１ａ、半導体層ＳＣ１のドレイン領域と重畳してドレイン電極ＤＥ１、電極ＬＥ１と接続する電極ＬＥ２が設けられている。換言すると、絶縁層ＧＩ２は、半導体層ＳＣ２及びゲート電極ＧＥ２との間に設けられている。ゲート電極ＧＥ２、ソース電極ＳＥ１ａ、ドレイン電極ＤＥ１、電極ＬＥ２は、それぞれ、例えば、アルミニウム合金層をチタン膜で挟持した積層膜、モリブデン層、又はモリブデンとタングステンの合金層で形成されている。
【0027】
絶縁層ＧＩ２、ゲート電極ＧＥ２、ソース電極ＳＥ１ａ、ドレイン電極ＤＥ１，及び電極ＬＥ
２を覆って、絶縁層ＩＬＩ３が設けられている。絶縁層ＩＬＩ３上に、絶縁層ＩＬＩ４が設けられている。絶縁層ＩＬＩ３及びＩＬＩ４は、それぞれ、窒化珪素及び酸化珪素で形成される。
２を覆って、絶縁層ＩＬＩ３が設けられている。絶縁層ＩＬＩ３上に、絶縁層ＩＬＩ４が設けられている。絶縁層ＩＬＩ３及びＩＬＩ４は、それぞれ、窒化珪素及び酸化珪素で形成される。
【0028】
絶縁層ＩＬＩ４上に、ソース電極ＳＥ１ａと接続されるソース電極ＳＥ１ｂ、半導体層ＳＣ２のソース領域と重畳してソース電極ＳＥ２、半導体層ＳＣ２のドレイン領域と重畳してドレイン電極ＤＥ２が設けられている。ソース電極ＳＥ１ｂ、ソース電極ＳＥ２、及びドレイン電極ＤＥ２は、例えば、アルミニウム合金層をチタン膜で挟持した積層膜で形成される。
ソース電極ＳＥ１ａ及びＳＥ１ｂを併せて、ソース電極ＳＥ１とする。ソース電極ＳＥ１ｂは、信号線ＳＬと一体形成されていてもよい。ソース電極ＳＥ１（ソース電極ＳＥ１ａ及びＳＥ１ｂ）が信号線ＳＬと一体形成されていてもよい。
ソース電極ＳＥ１ａ及びＳＥ１ｂを併せて、ソース電極ＳＥ１とする。ソース電極ＳＥ１ｂは、信号線ＳＬと一体形成されていてもよい。ソース電極ＳＥ１（ソース電極ＳＥ１ａ及びＳＥ１ｂ）が信号線ＳＬと一体形成されていてもよい。
【0029】
絶縁層ＩＬＩ４、ソース電極ＳＥ１ｂ、ソース電極ＳＥ２、及びドレイン電極ＤＥ２を覆って、絶縁層ＰＡＳ１が設けられている。絶縁層ＰＡＳ１は、例えば酸化珪素で形成されている。
絶縁層ＰＡＳ１を覆って、絶縁層ＰＬＮ１が設けられている。絶縁層ＰＬＮ１は、有機絶縁材料、例えばポリイミドで形成されている。
絶縁層ＰＬＮ１上には、ドレイン電極ＤＥ２に接続される接続電極ＮＥが設けられている。接続電極ＮＥは、例えば、アルミニウム合金層をチタン膜で挟持した積層膜で形成される。本実施形態では、接続電極ＮＥを設ける構成について説明したが、これに限定されない。接続電極ＮＥを設けず、後述する画素電極ＰＥを直接ドレイン電極ＤＥ２に接続する構成であってもよい。
絶縁層ＰＡＳ１を覆って、絶縁層ＰＬＮ１が設けられている。絶縁層ＰＬＮ１は、有機絶縁材料、例えばポリイミドで形成されている。
絶縁層ＰＬＮ１上には、ドレイン電極ＤＥ２に接続される接続電極ＮＥが設けられている。接続電極ＮＥは、例えば、アルミニウム合金層をチタン膜で挟持した積層膜で形成される。本実施形態では、接続電極ＮＥを設ける構成について説明したが、これに限定されない。接続電極ＮＥを設けず、後述する画素電極ＰＥを直接ドレイン電極ＤＥ２に接続する構成であってもよい。
【0030】
絶縁層ＰＬＮ１及び接続電極ＮＥを覆って、絶縁層ＰＬＮ２が設けられている。絶縁層ＰＬＮ２は、有機絶縁材料、例えばポリイミドで形成されている。絶縁層ＰＬＮ１及びＰＬＮ２は、トランジスタ等により生じる、基板ＳＵＢ１の凹凸を平坦化する機能を有する。
絶縁層ＰＬＮ２上には、接続電極ＮＥに接続する画素電極ＰＥが設けられている。上述のように、画素電極ＰＥは、ドレイン電極ＤＥ２と接続されていてもよい。
画素電極ＰＥは、反射性を有する第１導電層、及び透光性を有する第２導電層の積層構造であってもよい。例えば、第１導電層の材料として、銀（Ａｇ）、第２導電層の材料として、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）を用い、画素電極ＰＥが、ＩＺＯ、Ａｇ、ＩＺＯがこの順に積層された積層構造で形成されていてもよい。
絶縁層ＰＬＮ２上には、接続電極ＮＥに接続する画素電極ＰＥが設けられている。上述のように、画素電極ＰＥは、ドレイン電極ＤＥ２と接続されていてもよい。
画素電極ＰＥは、反射性を有する第１導電層、及び透光性を有する第２導電層の積層構造であってもよい。例えば、第１導電層の材料として、銀（Ａｇ）、第２導電層の材料として、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）を用い、画素電極ＰＥが、ＩＺＯ、Ａｇ、ＩＺＯがこの順に積層された積層構造で形成されていてもよい。
【0031】
隣り合う画素電極ＰＥとの間に、バンクＢＫ（凸部、リブ、隔壁ともいう）が設けられる。バンクＢＫの材料として、絶縁層ＰＬＮ１及びＰＬＮ２の材料と同様の有機材料が用いられる。バンクＢＫは、画素電極ＰＥの一部を露出するように開口される。また、開口部ＯＰの端部は、なだらかなテーパ形状となることが好ましい。開口部ＯＰの端部が急峻な形状となっていると、後に形成される有機ＥＬ層ＥＬＹにカバレッジ不良が生じる。
【0032】
画素電極ＰＥと重畳して、隣り合うバンクＢＫとの間に、有機ＥＬ層ＥＬＹが設けられている。有機ＥＬ層ＥＬＹは、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層、電子注入層等を含んでいる。なお本明細書では、有機ＥＬ層ＥＬＹを有機材料層ともいう。有機ＥＬ層ＥＬＹは、少なくとも発光層を含んでおり、他の層は必要に応じて適宜設ければよい。
【0033】
有機ＥＬ層ＥＬＹ及びバンクＢＫを覆って、共通電極ＣＥが設けられる。共通電極ＣＥは、例えば、第１層及び第２層を含んでいてもよい。第２層は第１層よりも透過率が高くてもよい。例えば、第１層として、マグネシウム－銀合金（ＭｇＡｇ）やイッテルビウム－銀合金（ＹｂＡｇ）の薄膜を形成してもよい。第２層として、透明電極、例えばインジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）や、インジウム亜鉛酸化物（ＩＺＯ）を形成する。
本実施形態では、画素電極ＰＥが陽極となり、共通電極ＣＥが陰極となる。有機ＥＬ層ＥＬＹで生じた発光は、上方に取り出される。すなわち表示装置ＤＳＰは、トップエミッション構造を有している。
本実施形態では、画素電極ＰＥが陽極となり、共通電極ＣＥが陰極となる。有機ＥＬ層ＥＬＹで生じた発光は、上方に取り出される。すなわち表示装置ＤＳＰは、トップエミッション構造を有している。
【0034】
共通電極ＣＥを覆って、絶縁層ＰＡＳ２が設けられる。詳細は後述するが、絶縁層ＰＡＳ２は、外部から水分が有機ＥＬ層ＥＬＹに侵入することを防止する機能や光学調整機能を有している。絶縁層ＰＡＳ２としてはガスバリア性の高いものが好適である。絶縁層ＰＡＳ２として、例えば、有機絶縁層と窒素を含む無機絶縁層との積層であってもよい。あるいは絶縁層ＰＡＳ２として、例えば、有機絶縁層を、窒素を含む無機絶縁層２層で挟持した絶縁層が挙げられる。さらにあるいは、無機絶縁層を２層積層した構造であってもよい。当該有機絶縁層の材料としては、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等が挙げられる。当該窒素を含む無機絶縁層の材料としては、例えば、窒化シリコン、窒化アルミニウムが挙げられる。
図示しないが、絶縁層ＰＡＳ２上に、さらに有機樹脂層や、基材ＢＡ１に対向する基材ＢＡ２を設けてもよい。
図示しないが、絶縁層ＰＡＳ２上に、さらに有機樹脂層や、基材ＢＡ１に対向する基材ＢＡ２を設けてもよい。
【0035】
図３は、実施形態の表示装置の部分断面図である。図面を見易くするために、一部の構成要素の表示や、一部の構成要素のハッチングは省略している。上述のように、トランジスタＴｒ１は、多結晶シリコントランジスタであり、トランジスタＴｒ２は、酸化物半導体トランジスタである。
半導体層ＳＣ１は、チャネル形成領域ＲＣ１、ソース領域ＲＳ１、ドレイン領域ＲＤ１を有している。チャネル形成領域ＲＣ１及びソース領域ＲＳ１、並びに、チャネル形成領域ＲＣ１及びドレイン領域ＲＤ１との間には、それぞれ、低濃度不純物領域（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ：ＬＤＤともいう）ＬＤＤ１及びＬＤＤ２が設けられている。低濃度不純物領域ＬＤＤ１及びＬＤＤ２は、ドレイン領域ＲＤ１よりも不純物濃度が低い。ドレイン領域ＲＤ１の不純物濃度は、ソース領域ＲＳ１と同様でよい。すなわち低濃度不純物領域ＬＤＤ１及びＬＤＤ２は、ソース領域ＲＳ１よりも不純物濃度が低い。ただし低濃度不純物領域ＬＤＤ１及びＬＤＤ２は、形成しなくてもよい。当該不純物元素は、トランジスタＴｒ１に極性を付与する不純物元素であり、不純物元素の種類については後述する。
半導体層ＳＣ２は、チャネル形成領域ＲＣ２、ソース領域ＲＳ２、ドレイン領域ＲＤ２を有している。
半導体層ＳＣ１は、チャネル形成領域ＲＣ１、ソース領域ＲＳ１、ドレイン領域ＲＤ１を有している。チャネル形成領域ＲＣ１及びソース領域ＲＳ１、並びに、チャネル形成領域ＲＣ１及びドレイン領域ＲＤ１との間には、それぞれ、低濃度不純物領域（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ：ＬＤＤともいう）ＬＤＤ１及びＬＤＤ２が設けられている。低濃度不純物領域ＬＤＤ１及びＬＤＤ２は、ドレイン領域ＲＤ１よりも不純物濃度が低い。ドレイン領域ＲＤ１の不純物濃度は、ソース領域ＲＳ１と同様でよい。すなわち低濃度不純物領域ＬＤＤ１及びＬＤＤ２は、ソース領域ＲＳ１よりも不純物濃度が低い。ただし低濃度不純物領域ＬＤＤ１及びＬＤＤ２は、形成しなくてもよい。当該不純物元素は、トランジスタＴｒ１に極性を付与する不純物元素であり、不純物元素の種類については後述する。
半導体層ＳＣ２は、チャネル形成領域ＲＣ２、ソース領域ＲＳ２、ドレイン領域ＲＤ２を有している。
【0036】
ソース領域ＲＳ１のうちソース電極ＳＥ１ａ（ＳＥ１）と接する領域、及びドレイン領域ＲＤ１のうちドレイン電極ＤＥ１と接する領域に、領域ＴＩ１及びＴＩ２が設けられている。詳細は後述するが、半導体層ＳＣ１及び絶縁層ＧＩ１との界面近傍において、領域ＴＩ１の不純物濃度は、ソース領域ＲＳ１のうち他の領域より高い。半導体層ＳＣ１及び絶縁層ＧＩ１との界面近傍において、領域ＴＩ２の不純物濃度は、ドレイン領域ＲＤ１のうち他の領域より高い。不純物濃度の高い領域ＴＩ１及びＴＩ２を、ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１と接する領域に形成することで、ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１、並びに、半導体層ＳＣ１とのコンタクト抵抗の上昇を抑制することができる。
領域ＴＩ１及びＴＩ２の不純物元素は、ソース領域ＲＳ１及びドレイン領域ＲＤ１と同じ元素である。トランジスタＴｒ１がｎチャネル型トランジスタであれば、当該不純物元素は、例えばリン（Ｐ）であればよい。トランジスタＴｒ１がｐチャネル型トランジスタであれば、当該不純物元素は、例えばホウ素（Ｂ）であればよい。
領域ＴＩ１及びＴＩ２の不純物元素は、ソース領域ＲＳ１及びドレイン領域ＲＤ１と同じ元素である。トランジスタＴｒ１がｎチャネル型トランジスタであれば、当該不純物元素は、例えばリン（Ｐ）であればよい。トランジスタＴｒ１がｐチャネル型トランジスタであれば、当該不純物元素は、例えばホウ素（Ｂ）であればよい。
【0037】
領域ＴＩ１及びＴＩ２は、半導体層ＳＣ１に電気的なコンタクトを得るためのコンタクトホール部において、ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１を通して、不純物元素ＩＭ１が半導体層ＳＣ１に注入されることにより形成される。トランジスタＴｒ１において、上述のコンタクトホールを形成しない領域では、絶縁層ＧＩ１、ＩＬＩ１、ＩＬＩ２、及びＧＩ２が存在するため、半導体層ＳＣ１の深さまで不純物元素ＩＭ１が届かず、半導体層ＳＣ１に不純物元素ＩＭ１が注入されない。換言すると、不純物元素ＩＭ１は、領域ＴＩ１及びＴＩ２に濃度の極大が位置する。一方、領域ＴＩ１及びＴＩ２以外の半導体層ＳＣ１には、不純物元素ＩＭ１が注入されない。
トランジスタＴｒ２において、ゲート電極ＧＥ２が存在する領域では、ゲート電極ＧＥ２と絶縁層ＧＩ２がマスクとなり、半導体層ＳＣ２に不純物元素ＩＭ１が注入されない。不純物元素ＩＭ１が注入されない上述の領域が、チャネル形成領域ＲＣ１となる。一方、ゲート電極ＧＥ２が存在しない領域では、不純物元素ＩＭ１が絶縁層ＧＩ２を通して、半導体層ＳＣ２に注入される。換言すると、不純物元素ＩＭ１は、半導体層ＳＣ２で濃度が極大となるように注入される。半導体層ＳＣ２で不純物元素ＩＭ１が注入された領域がソース領域ＲＳ２及びドレイン領域ＲＤ２となる。
不純物元素ＩＭ１がこのような濃度分布をとるためには、注入時の印加電圧を調整すればよい。当該注入工程での不純物元素ＩＭ１の濃度を濃度ＣＮ１とする。領域ＴＩ１及びＴＩ２中の不純物元素ＩＭ１の濃度を濃度ＣＴ１とする。
トランジスタＴｒ２において、ゲート電極ＧＥ２が存在する領域では、ゲート電極ＧＥ２と絶縁層ＧＩ２がマスクとなり、半導体層ＳＣ２に不純物元素ＩＭ１が注入されない。不純物元素ＩＭ１が注入されない上述の領域が、チャネル形成領域ＲＣ１となる。一方、ゲート電極ＧＥ２が存在しない領域では、不純物元素ＩＭ１が絶縁層ＧＩ２を通して、半導体層ＳＣ２に注入される。換言すると、不純物元素ＩＭ１は、半導体層ＳＣ２で濃度が極大となるように注入される。半導体層ＳＣ２で不純物元素ＩＭ１が注入された領域がソース領域ＲＳ２及びドレイン領域ＲＤ２となる。
不純物元素ＩＭ１がこのような濃度分布をとるためには、注入時の印加電圧を調整すればよい。当該注入工程での不純物元素ＩＭ１の濃度を濃度ＣＮ１とする。領域ＴＩ１及びＴＩ２中の不純物元素ＩＭ１の濃度を濃度ＣＴ１とする。
【0038】
半導体層ＳＣ１のうち、キャリア（電子又はホール）が流れる領域は、半導体層ＳＣ１及び絶縁層ＧＩ１との界面近傍である。領域ＴＩ１及びＴＩ２では、上述のように、不純物元素ＩＭ１の濃度の極大の位置が半導体層ＳＣ１及び絶縁層ＧＩ１との界面近傍にある。一方、ソース領域ＲＳ１及びドレイン領域ＲＤ１のうち、ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１が存在しない領域、すなわち領域ＴＩ１及びＴＩ２ではない他の領域において、半導体層ＳＣ１及び絶縁層ＧＩ１との界面近傍での不純物元素ＩＭ１の濃度は、領域ＴＩ１及びＴＩ２よりも低い。上述のように、不純物元素ＩＭ１が、半導体層ＳＣ１の深さまで届かないためである。
【0039】
当該注入工程は、酸化珪素で形成された絶縁層ＧＩ２の終端化処理を兼ねている。半導体層ＳＣ２は、絶縁層ＧＩ２中に存在する欠陥準位のために、信頼性が低下する恐れがある。欠陥準位は主として酸化珪素中の余剰酸素に起因する。当該欠陥は、トランジスタＴｒ２が駆動中に、電子トラップとして機能してしまう。これによりトランジスタＴｒ２の信頼性が低下してしまう。
【0040】
絶縁層ＧＩ２中の欠陥修復には、水素の終端化を利用することも可能である。しかしながら、酸化物半導体トランジスタたるトランジスタＴｒ２では、過剰な水素によりしきい値Ｖｔｈが大きくディプリートする恐れが生じる。極端なＶｔｈシフト（ディプリート）はトランジスタＴｒ２を備える表示装置ＤＳＰの動作異常を引き起こす恐れがある。よって、表示装置ＤＳＰにおいては、水素による絶縁層ＧＩ２の終端化は好ましくない。
本実施形態においては、水素の代わりに不純物元素ＩＭ１、例えばリンやホウ素により、絶縁層ＧＩ２の終端化を行っている。
本実施形態においては、水素の代わりに不純物元素ＩＭ１、例えばリンやホウ素により、絶縁層ＧＩ２の終端化を行っている。
【0041】
上述したように当該注入工程により、半導体層ＳＣ２の低抵抗化を行うことが可能である。酸化物半導体である半導体層ＳＣ２に不純物元素を打ち込むと、半導体層ＳＣ２に欠陥準位が生じる。これにより半導体層ＳＣ２の低抵抗化を図ることが可能である。
【0042】
図４は、実施形態の表示装置の部分断面図である。図４では、ゲート電極ＧＥ２、ソース電極ＳＥ１ａ、ドレイン電極ＤＥ１を、総じて金属層ＧＭ２としている。なお図４は、半導体層ＳＣ２が設けられていない領域の断面図である。
不純物元素ＩＭ１の注入工程で、金属層ＧＭ２が設けられた領域では、金属層ＧＭ２を通して不純物元素ＩＭ１が注入される。金属層ＧＭ２の一部に不純物元素ＩＭ１を含む領域ＴＩａ２、及び、絶縁層ＧＩ２中の金属層ＧＭ２と重畳した一部に不純物元素ＩＭ１を含む領域ＴＩａ１が形成される。
金属層ＧＭ２及び絶縁層ＧＩ２の界面をＩＦ１、絶縁層ＧＩ２及びＩＬＩ２の界面をＩＦ２とする。領域ＴＩａ２は、金属層ＧＭ２のうち界面ＩＦ１の近傍に位置する。領域ＴＩａ１は、絶縁層ＧＩ２のうち界面ＩＦ１の近傍に位置する。
不純物元素ＩＭ１の注入工程で、金属層ＧＭ２が設けられた領域では、金属層ＧＭ２を通して不純物元素ＩＭ１が注入される。金属層ＧＭ２の一部に不純物元素ＩＭ１を含む領域ＴＩａ２、及び、絶縁層ＧＩ２中の金属層ＧＭ２と重畳した一部に不純物元素ＩＭ１を含む領域ＴＩａ１が形成される。
金属層ＧＭ２及び絶縁層ＧＩ２の界面をＩＦ１、絶縁層ＧＩ２及びＩＬＩ２の界面をＩＦ２とする。領域ＴＩａ２は、金属層ＧＭ２のうち界面ＩＦ１の近傍に位置する。領域ＴＩａ１は、絶縁層ＧＩ２のうち界面ＩＦ１の近傍に位置する。
【0043】
金属層ＧＭ２が設けられない領域では、絶縁層ＩＬＩ２の一部に不純物元素ＩＭ１を含む領域ＴＩｂ１、及び絶縁層ＧＩ２の一部に不純物元素ＩＭ１を含む領域ＴＩｂ２が形成される。領域ＴＩｂ１は、絶縁層ＩＬＩ２のうち界面ＩＦ２の近傍に位置する。領域ＴＩｂ２は、絶縁層ＧＩ２のうち界面ＩＦ２の近傍に位置する。
図４には示さないが、絶縁層ＩＬＩ２及びＧＩ２との間に半導体層ＳＣ２が設けられている場合（図３参照）、領域ＴＩｂ１は半導体層ＳＣ２中に形成される。その場合は、領域ＴＩｂ１及びＴＩｂ２についての説明は、絶縁層ＩＬＩ２を半導体層ＳＣ２に読み替えればよい。
領域ＴＩａ１及びＴＩａ２を併せて領域ＴＩａと呼ぶ。領域ＴＩｂ１及びＴＩｂ２を併せて領域ＴＩｂと呼ぶ。領域ＴＩａ及びＴＩｂは、それぞれ、不純物元素ＩＭ１を含んでいる。不純物元素ＩＭ１は、例えばホウ素とする。ただし図３と同様に不純物元素ＩＭ１はリンであってもよい。
図４には示さないが、絶縁層ＩＬＩ２及びＧＩ２との間に半導体層ＳＣ２が設けられている場合（図３参照）、領域ＴＩｂ１は半導体層ＳＣ２中に形成される。その場合は、領域ＴＩｂ１及びＴＩｂ２についての説明は、絶縁層ＩＬＩ２を半導体層ＳＣ２に読み替えればよい。
領域ＴＩａ１及びＴＩａ２を併せて領域ＴＩａと呼ぶ。領域ＴＩｂ１及びＴＩｂ２を併せて領域ＴＩｂと呼ぶ。領域ＴＩａ及びＴＩｂは、それぞれ、不純物元素ＩＭ１を含んでいる。不純物元素ＩＭ１は、例えばホウ素とする。ただし図３と同様に不純物元素ＩＭ１はリンであってもよい。
【0044】
金属層ＧＭ２を通して絶縁層ＧＩ２に不純物元素ＩＭ１を注入するには、金属層ＧＭ２の厚さを超えるような印加電圧で行う必要がある。このような印加電圧で不純物元素ＩＭ１を注入すると、金属層ＧＭ２が設けられない領域における絶縁層ＩＬＩ２及びＧＩ２では、第３方向Ｚと逆方向（深さ方向ともいう）において、金属層ＧＭ２及び絶縁層ＧＩ２の界面から離れた部分で、不純物元素ＩＭ１の濃度の極大が位置する。
【0045】
言い換えると、領域ＴＩａは界面ＩＦ１を含み、領域ＴＩｂは界面ＩＦ２を含んでいる。領域ＴＩａは、第３方向Ｚに対して、領域ＴＩｂよりも上方に位置している。
絶縁層ＧＩ２のうち、領域ＴＩｂの上方の領域であり、金属層ＧＭ２と重畳しない領域をＴＩｃとすると、領域ＴＩｃの不純物濃度は、領域ＴＩｂより低い。また領域ＴＩｃの不純物濃度は、領域ＴＩａより低い。
絶縁層ＧＩ２のうち、領域ＴＩｂの上方の領域であり、金属層ＧＭ２と重畳しない領域をＴＩｃとすると、領域ＴＩｃの不純物濃度は、領域ＴＩｂより低い。また領域ＴＩｃの不純物濃度は、領域ＴＩａより低い。
【0046】
図３及び図４に示されるようにトランジスタＴｒ１の半導体層ＳＣ１のソース領域ＲＳ１、ドレイン領域ＲＤ１、領域ＴＩ１、領域ＴＩ２、並びに、ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１は、不純物元素ＩＭ１を含んでいる。
トランジスタＴｒ２の半導体層ＳＣ２、絶縁層ＧＩ２及びゲート電極ＧＥ２は、不純物元素ＩＭ１を含んでいる。
トランジスタＴｒ１及びＴｒ２との間に配置される絶縁層ＩＬＩ２は、不純物元素ＩＭ１を含んでいる。
トランジスタＴｒ２の半導体層ＳＣ２、絶縁層ＧＩ２及びゲート電極ＧＥ２は、不純物元素ＩＭ１を含んでいる。
トランジスタＴｒ１及びＴｒ２との間に配置される絶縁層ＩＬＩ２は、不純物元素ＩＭ１を含んでいる。
【0047】
図５（Ａ）から図５（Ｃ）は、表示装置の作成工程を示す断面図である。図５（Ａ）から図５（Ｃ）において、トランジスタＴｒ１はｎチャネル型トランジスタである。図示しない基材上に絶縁層ＵＣが形成される。絶縁層ＵＣ上に、半導体層ＳＣ１の材料である半導体膜が成膜される。半導体膜の成膜後、例えば、レーザ照射にてアニールを行う。その後、当該半導体膜が島状に形成されることにより、半導体層ＳＣ１が形成される。
半導体層ＳＣ１のキャリア濃度調整のために不純物元素ＩＭ２を注入する（図５（Ａ）参照）。不純物元素ＩＭ２は、例えばホウ素である。当該注入工程における不純物元素ＩＭ２の濃度をＣＮ２とすると、濃度ＣＮ２は濃度ＣＮ１より低い。半導体層ＳＣ１に含まれる不純物元素ＩＭ２の濃度をＣＴ２とする。不純物元素ＩＭ２を注入後、半導体層ＳＣ１を覆って絶縁層ＧＩ１を形成する。
半導体層ＳＣ１のキャリア濃度調整のために不純物元素ＩＭ２を注入する（図５（Ａ）参照）。不純物元素ＩＭ２は、例えばホウ素である。当該注入工程における不純物元素ＩＭ２の濃度をＣＮ２とすると、濃度ＣＮ２は濃度ＣＮ１より低い。半導体層ＳＣ１に含まれる不純物元素ＩＭ２の濃度をＣＴ２とする。不純物元素ＩＭ２を注入後、半導体層ＳＣ１を覆って絶縁層ＧＩ１を形成する。
【0048】
絶縁層ＧＩ１上に、半導体層ＳＣ１の一部と重畳して、ゲート電極ＧＥ１、及び、トランジスタＴｒ２の遮光層ＬＳ２を形成する。
絶縁層ＧＩ１を介し、ゲート電極ＧＥ１をマスクとして、半導体層ＳＣ１に不純物元素ＩＭ３を注入する（図５（Ｂ）参照）。不純物元素ＩＭ３は、不純物元素ＩＭ１と同じ極性を有する不純物元素、例えばリンである。当該注入工程における不純物元素ＩＭ３の濃度をＣＮ３とすると、濃度ＣＮ３は濃度ＣＮ１より低い。半導体層ＳＣ１のうち、不純物元素ＩＭ２が注入され、不純物元素ＩＭ３が注入されない領域は、チャネル形成領域ＲＣ１となる。すなわち、チャネル形成領域ＲＣ１は、不純物元素ＩＭ２を含んでおり、不純物元素ＩＭ３は含まない。チャネル形成領域ＲＣ１中の不純物元素ＩＭ２の濃度は、上述する濃度ＣＴ２である。
絶縁層ＧＩ１を介し、ゲート電極ＧＥ１をマスクとして、半導体層ＳＣ１に不純物元素ＩＭ３を注入する（図５（Ｂ）参照）。不純物元素ＩＭ３は、不純物元素ＩＭ１と同じ極性を有する不純物元素、例えばリンである。当該注入工程における不純物元素ＩＭ３の濃度をＣＮ３とすると、濃度ＣＮ３は濃度ＣＮ１より低い。半導体層ＳＣ１のうち、不純物元素ＩＭ２が注入され、不純物元素ＩＭ３が注入されない領域は、チャネル形成領域ＲＣ１となる。すなわち、チャネル形成領域ＲＣ１は、不純物元素ＩＭ２を含んでおり、不純物元素ＩＭ３は含まない。チャネル形成領域ＲＣ１中の不純物元素ＩＭ２の濃度は、上述する濃度ＣＴ２である。
【0049】
不純物元素ＩＭ３を注入後、絶縁層ＩＬＩ１及びＩＬＩ２を形成する。絶縁層ＩＬＩ２上に、半導体層ＳＣ２の材料である酸化物半導体膜が成膜される。当該酸化物半導体膜を島状に形成することにより、半導体層ＳＣ２が形成される（図５（Ｃ）参照）。
半導体層ＳＣ２を覆って、絶縁層ＧＩ２を形成する。絶縁層ＧＩ２、ＩＬＩ２、ＩＬＩ１、及びＧＩ１に、半導体層ＳＣ１に達するコンタクトホールを形成する。
絶縁層ＧＩ２上に、ソース電極ＳＥ１ａ、ドレイン電極ＤＥ１、及びゲート電極ＧＥ２の材料となる金属膜を成膜する。当該金属膜は、コンタクトホールを介して、半導体層ＳＣ１に接続する。当該金属膜を成形し、ソース電極ＳＥ１ａ、ドレイン電極ＤＥ１、及びゲート電極ＧＥ２を形成する。
半導体層ＳＣ２を覆って、絶縁層ＧＩ２を形成する。絶縁層ＧＩ２、ＩＬＩ２、ＩＬＩ１、及びＧＩ１に、半導体層ＳＣ１に達するコンタクトホールを形成する。
絶縁層ＧＩ２上に、ソース電極ＳＥ１ａ、ドレイン電極ＤＥ１、及びゲート電極ＧＥ２の材料となる金属膜を成膜する。当該金属膜は、コンタクトホールを介して、半導体層ＳＣ１に接続する。当該金属膜を成形し、ソース電極ＳＥ１ａ、ドレイン電極ＤＥ１、及びゲート電極ＧＥ２を形成する。
【0050】
ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１を通して半導体層ＳＣ１に、絶縁層ＧＩ２を通して半導体層ＳＣ２に不純物元素ＩＭ１を注入する（図３参照）。上述のように、不純物元素ＩＭ１及びＩＭ３は同極性であるが、不純物元素ＩＭ１の濃度ＣＮ１は不純物元素ＩＭ３の濃度ＣＮ３より高い。これにより、トランジスタＴｒ１の半導体層ＳＣ１に、領域ＴＩ１を含むソース領域ＲＳ１、及び、領域ＴＩ２を含むドレイン領域ＲＤ１が形成される。なお絶縁層ＧＩ１成膜後にレジストを用いて低濃度不純物領域形成用のマスクを形成し、不純物元素ＩＭ５を注入することで、低濃度不純物領域ＬＤＤ１及びＬＤＤ２を形成してもよい。不純物元素ＩＭ５は、例えばリンである。
また図４の領域ＴＩａ２と同様に、ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１のうち、半導体層ＳＣ１及びソース電極ＳＥ１ａとの界面近傍の領域、並びに、半導体層ＳＣ１及びドレイン電極ＤＥ１との界面近傍の領域は、不純物元素ＩＭ１を含んでいる。
また図４の領域ＴＩａ２と同様に、ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１のうち、半導体層ＳＣ１及びソース電極ＳＥ１ａとの界面近傍の領域、並びに、半導体層ＳＣ１及びドレイン電極ＤＥ１との界面近傍の領域は、不純物元素ＩＭ１を含んでいる。
【0051】
当該注入工程では同時に、トランジスタＴｒ２において、ゲート電極ＧＥ２と重畳する領域の絶縁層ＧＩ２中の欠陥修復が行われ、余剰酸素が低減される。同時に、ゲート電極ＧＥ２が重畳しない領域の半導体層ＳＣ２では欠陥準位が生じ、半導体層ＳＣ２が低抵抗化する。
図４の領域ＴＩａ２と同様に、ゲート電極ＧＥ２のうち、ゲート電極ＧＥ２と絶縁層ＧＩ２との界面近傍の領域は、不純物元素ＩＭ１を含んでいる。領域ＴＩａ１と同様に、絶縁層ＧＩ２のうち、ゲート電極ＧＥ２と重畳し、ゲート電極ＧＥ２と絶縁層ＧＩ２との界面近傍の領域は、不純物元素ＩＭ１を含んでいる。
絶縁層ＧＩ２のうち、ゲート電極ＧＥ２と重畳せず、絶縁層ＧＩ２と半導体層ＳＣ２との界面近傍の領域は、不純物元素ＩＭ１を含んでいる。半導体層ＳＣ２のうち、ゲート電極ＧＥ２と重畳せず、絶縁層ＧＩ２と半導体層ＳＣ２との界面近傍の領域は、不純物元素ＩＭ１を含んでいる。
図４の領域ＴＩａ２と同様に、ゲート電極ＧＥ２のうち、ゲート電極ＧＥ２と絶縁層ＧＩ２との界面近傍の領域は、不純物元素ＩＭ１を含んでいる。領域ＴＩａ１と同様に、絶縁層ＧＩ２のうち、ゲート電極ＧＥ２と重畳し、ゲート電極ＧＥ２と絶縁層ＧＩ２との界面近傍の領域は、不純物元素ＩＭ１を含んでいる。
絶縁層ＧＩ２のうち、ゲート電極ＧＥ２と重畳せず、絶縁層ＧＩ２と半導体層ＳＣ２との界面近傍の領域は、不純物元素ＩＭ１を含んでいる。半導体層ＳＣ２のうち、ゲート電極ＧＥ２と重畳せず、絶縁層ＧＩ２と半導体層ＳＣ２との界面近傍の領域は、不純物元素ＩＭ１を含んでいる。
【0052】
上述のように、当該注入工程では、ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１を超える印加電圧で、不純物元素ＩＭ１が注入される。ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１が存在する領域ではソース電極ＳＥ１ａ及びドレイン電極ＤＥ１と絶縁層ＧＩ２の界面近傍に不純物元素ＩＭ１の濃度の極大が位置する。一方、ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１が存在しない領域の絶縁層ＧＩ２、ＩＬＩ２、ＩＬＩ１、ＧＩ１では、第３方向Ｚと逆方向において、ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１との界面から離れた位置で、不純物元素ＩＭ１の濃度の極大が位置する。換言すると、ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１と絶縁層ＧＩ２の界面よりも下層の領域ＴＩｂ１で、不純物元素ＩＭ１の濃度が大きくなる。
【0053】
本実施形態により、トランジスタＴｒ１の半導体層ＳＣ１において、ソース領域ＲＳ１の領域ＴＩ１及びドレイン領域ＲＤ１の領域ＴＩ２の形成、並びに、トランジスタＴｒ２における半導体層ＳＣ２のソース領域ＲＳ２及びドレイン領域ＲＤ２の低抵抗化、及び絶縁層ＧＩ２中の欠陥修復を、同一工程で行うことができる。
トランジスタＴｒ１は、半導体層ＳＣ１のうち、ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１が接する領域に、領域ＴＩ１及びＴＩ２を有している。領域ＴＩ１及びＴＩ２では、半導体層ＳＣ１及び絶縁層ＧＩ１の近傍に不純物元素ＩＭ１の濃度の極大が位置している。これにより、半導体層ＳＣ１、並びに、ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１とのコンタクト抵抗の上昇を抑制することができる。
トランジスタＴｒ１は、半導体層ＳＣ１のうち、ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１が接する領域に、領域ＴＩ１及びＴＩ２を有している。領域ＴＩ１及びＴＩ２では、半導体層ＳＣ１及び絶縁層ＧＩ１の近傍に不純物元素ＩＭ１の濃度の極大が位置している。これにより、半導体層ＳＣ１、並びに、ソース電極ＳＥ１ａ及びドレイン電極ＤＥ１とのコンタクト抵抗の上昇を抑制することができる。
【0054】
図３及び図４では、不純物元素ＩＭ１、ＩＭ３及びＩＭ５がｎ型を付与する不純物元素、例えばリン、半導体層ＳＣ１のキャリア濃度制御用の不純物元素ＩＭ２は、例えばホウ素である例について説明した。これによりｎチャネル型トランジスタであるＴｒ１を得ることが可能である。
不純物元素ＩＭ１、ＩＭ３及びＩＭ５はｐ型を付与する不純物元素（例えばホウ素）であってもよい。この場合、トランジスタＴｒ１は、ｐチャネル型トランジスタとなる。
不純物元素ＩＭ１、ＩＭ３及びＩＭ５はｐ型を付与する不純物元素（例えばホウ素）であってもよい。この場合、トランジスタＴｒ１は、ｐチャネル型トランジスタとなる。
【0055】
以上本実施形態により、トランジスタＴｒ１及びＴｒ２の信頼性を向上させることができ、表示装置ＤＳＰの表示性能の向上が図れる。
【0056】
＜構成例１＞
図６は、実施形態における表示装置の他の構成例を示す断面図である。図６に示した構成例では、図３に示した構成例と比較して、多結晶シリコントランジスタがｎチャネル型トランジスタ及びｐチャネル型トランジスタを備えるという点で異なっている。
図６に示す表示装置ＤＳＰは、ｎチャネル型多結晶シリコントランジスタであるトランジスタＴｒ１ｎ、ｐチャネル型多結晶シリコントランジスタであるトランジスタＴｒ１ｐ、及び、酸化物半導体トランジスタであるトランジスタＴｒ２を有している。トランジスタＴｒ１ｎ及びＴｒ１ｐは、それぞれのドレイン領域ＲＤ１ｎ及びＲＤ１ｐがドレイン電極ＤＥ１で相補的に接続される、ＣＭＯＳトランジスタＴｒ１ｃを構成する。トランジスタＴｒ１ｎ及びＴｒ１ｐは、それぞれ独立したトランジスタであってもよい。
図６は、実施形態における表示装置の他の構成例を示す断面図である。図６に示した構成例では、図３に示した構成例と比較して、多結晶シリコントランジスタがｎチャネル型トランジスタ及びｐチャネル型トランジスタを備えるという点で異なっている。
図６に示す表示装置ＤＳＰは、ｎチャネル型多結晶シリコントランジスタであるトランジスタＴｒ１ｎ、ｐチャネル型多結晶シリコントランジスタであるトランジスタＴｒ１ｐ、及び、酸化物半導体トランジスタであるトランジスタＴｒ２を有している。トランジスタＴｒ１ｎ及びＴｒ１ｐは、それぞれのドレイン領域ＲＤ１ｎ及びＲＤ１ｐがドレイン電極ＤＥ１で相補的に接続される、ＣＭＯＳトランジスタＴｒ１ｃを構成する。トランジスタＴｒ１ｎ及びＴｒ１ｐは、それぞれ独立したトランジスタであってもよい。
【0057】
トランジスタＴｒ１ｎの半導体層ＳＣ１ｎは、チャネル形成領域ＲＣ１ｎ、ソース領域ＲＳ１ｎ、ドレイン領域ＲＤ１ｎを有している。チャネル形成領域ＲＣ１ｎ及びソース領域ＲＳ１ｎ、並びに、チャネル形成領域ＲＣ１ｎ及びドレイン領域ＲＤ１ｎとの間には、それぞれ、低濃度不純物領域ＬＤＤ１及びＬＤＤ２が設けられている。チャネル形成領域ＲＣ１ｎは、ゲート電極ＧＥ１ｎと重畳している。ソース領域ＲＳ１ｎと重畳してソース電極ＳＥ１ａｎ、ドレイン領域ＲＤ１ｎと重畳してドレイン電極ＤＥ１が設けられている。
【0058】
トランジスタＴｒ１ｐの半導体層ＳＣ１ｐは、チャネル形成領域ＲＣ１ｐ、ソース領域ＲＳ１ｐ、ドレイン領域ＲＤ１ｐを有している。チャネル形成領域ＲＣ１ｐは、ゲート電極ＧＥ１ｐと重畳している。ソース領域ＲＳ１ｐと重畳してソース電極ＳＥ１ａｐ、ドレイン領域ＲＤ１ｐと重畳してドレイン電極ＤＥ１が設けられている。
【0059】
トランジスタＴｒ２の半導体層ＳＣ２は、チャネル形成領域ＲＣ２、ソース領域ＲＳ２、ドレイン領域ＲＤ２を有している。チャネル形成領域ＲＣ２は、ゲート電極ＧＥ２と重畳する。
図６には表示しないが、図２同様、半導体層ＳＣ２のソース領域ＲＳ２及びドレイン領域ＲＤ２それぞれに重畳する、ソース電極ＳＥ２及びドレイン電極ＤＥ２を有している。
不純物元素ＩＭ１は、図３で説明した内容と同様である。
マスクＭＫ１については後述する。
図６には表示しないが、図２同様、半導体層ＳＣ２のソース領域ＲＳ２及びドレイン領域ＲＤ２それぞれに重畳する、ソース電極ＳＥ２及びドレイン電極ＤＥ２を有している。
不純物元素ＩＭ１は、図３で説明した内容と同様である。
マスクＭＫ１については後述する。
【0060】
図７（Ａ）から図７（Ｂ）、図８（Ａ）から図８（Ｂ）は、表示装置の作成工程を示す断面図である。
図示しない基材上に絶縁層ＵＣ２（ＵＣ）が形成される。絶縁層ＵＣ上に、半導体層ＳＣ１の材料である半導体膜が成膜される。半導体膜の成膜後、例えば、レーザ照射にてアニールを行う。その後、当該半導体膜が島状に形成されることにより、半導体層ＳＣ１ｎ及びＳＣ１ｐが形成される。
半導体層ＳＣ１ｎ及びＳＣ１ｐに不純物元素ＩＭ２を注入する（図７（Ａ）参照）。不純物元素ＩＭ２は、不純物元素ＩＭ１と逆の極性を有する不純物元素、例えばホウ素である。当該注入工程における不純物元素ＩＭ２の濃度をＣＮ２とすると、濃度ＣＮ２は不純物元素ＩＭ１の濃度ＣＮ１より低い。半導体層ＳＣ１ｎ及びＳＣ１ｐ中の不純物元素ＩＭ２の濃度をＣＴ１とする。不純物元素ＩＭ２を注入後、半導体層ＳＣ１ｎ及びＳＣ１ｐを覆って絶縁層ＧＩ１を形成する。
図示しない基材上に絶縁層ＵＣ２（ＵＣ）が形成される。絶縁層ＵＣ上に、半導体層ＳＣ１の材料である半導体膜が成膜される。半導体膜の成膜後、例えば、レーザ照射にてアニールを行う。その後、当該半導体膜が島状に形成されることにより、半導体層ＳＣ１ｎ及びＳＣ１ｐが形成される。
半導体層ＳＣ１ｎ及びＳＣ１ｐに不純物元素ＩＭ２を注入する（図７（Ａ）参照）。不純物元素ＩＭ２は、不純物元素ＩＭ１と逆の極性を有する不純物元素、例えばホウ素である。当該注入工程における不純物元素ＩＭ２の濃度をＣＮ２とすると、濃度ＣＮ２は不純物元素ＩＭ１の濃度ＣＮ１より低い。半導体層ＳＣ１ｎ及びＳＣ１ｐ中の不純物元素ＩＭ２の濃度をＣＴ１とする。不純物元素ＩＭ２を注入後、半導体層ＳＣ１ｎ及びＳＣ１ｐを覆って絶縁層ＧＩ１を形成する。
【0061】
絶縁層ＧＩ１上に、半導体層ＳＣ１ｎの一部と重畳してゲート電極ＧＥ１ｎ、半導体層ＳＣ１ｐの一部と重畳してゲート電極ＧＥ１ｐ、及び、トランジスタＴｒ２の遮光層ＬＳ２を形成する。
絶縁層ＧＩ１を介し、ゲート電極ＧＥ１ｎをマスクとして、半導体層ＳＣ１ｎに、及び、ゲート電極ＧＥ１ｐをマスクとして、半導体層ＳＣ１ｐに、不純物元素ＩＭ３を注入する（図７（Ｂ）参照）。不純物元素ＩＭ３は、不純物元素ＩＭ１と同じ極性を有する不純物元素、例えばリンである。当該注入工程における不純物元素ＩＭ３の濃度をＣＮ３とすると、濃度ＣＮ３は濃度ＣＮ１より低い。
半導体層ＳＣ１ｎのうち、不純物元素ＩＭ２が注入され、不純物元素ＩＭ３が注入されない領域は、チャネル形成領域ＲＣ１ｎとなる。すなわち、チャネル形成領域ＲＣ１ｎは、不純物元素ＩＭ２を含んでおり、不純物元素ＩＭ３は含まない。チャネル形成領域ＲＣ１ｎ中の不純物元素ＩＭ２の濃度は、上述のように濃度ＣＴ１である。
絶縁層ＧＩ１を介し、ゲート電極ＧＥ１ｎをマスクとして、半導体層ＳＣ１ｎに、及び、ゲート電極ＧＥ１ｐをマスクとして、半導体層ＳＣ１ｐに、不純物元素ＩＭ３を注入する（図７（Ｂ）参照）。不純物元素ＩＭ３は、不純物元素ＩＭ１と同じ極性を有する不純物元素、例えばリンである。当該注入工程における不純物元素ＩＭ３の濃度をＣＮ３とすると、濃度ＣＮ３は濃度ＣＮ１より低い。
半導体層ＳＣ１ｎのうち、不純物元素ＩＭ２が注入され、不純物元素ＩＭ３が注入されない領域は、チャネル形成領域ＲＣ１ｎとなる。すなわち、チャネル形成領域ＲＣ１ｎは、不純物元素ＩＭ２を含んでおり、不純物元素ＩＭ３は含まない。チャネル形成領域ＲＣ１ｎ中の不純物元素ＩＭ２の濃度は、上述のように濃度ＣＴ１である。
【0062】
半導体層ＳＣ１ｐのうち、不純物元素ＩＭ２が注入され、不純物元素ＩＭ３が注入されない領域は、チャネル形成領域ＲＣ１ｐとなる。すなわち、チャネル形成領域ＲＣ１ｐは、不純物元素ＩＭ２を含んでおり、不純物元素ＩＭ３は含まない。チャネル形成領域ＲＣ１ｐ中の不純物元素ＩＭ２の濃度は、上述のように濃度ＣＴ１である。
ただし、当該注入工程において、半導体層ＳＣ１ｐに不純物元素ＩＭ３を注入しなくてもよい。その場合は、半導体層ＳＣ１ｐを覆ってマスクを形成し、不純物元素ＩＭ３が半導体層ＳＣ１ｐに注入されないようにすればよい。
ただし、当該注入工程において、半導体層ＳＣ１ｐに不純物元素ＩＭ３を注入しなくてもよい。その場合は、半導体層ＳＣ１ｐを覆ってマスクを形成し、不純物元素ＩＭ３が半導体層ＳＣ１ｐに注入されないようにすればよい。
【0063】
不純物元素ＩＭ３注入後、半導体層ＳＣ１ｎ及びゲート電極ＧＥ１ｎを覆ってマスクＭＫ２を形成する。次いで、不純物元素ＩＭ４を濃度ＣＮ４で、半導体層ＳＣ１ｐに注入する（図８（Ａ）参照）。不純物元素ＩＭ４は、ゲート電極ＧＥ１ｐをマスクとして、半導体層ＳＣ１ｐに注入される。不純物元素ＩＭ４は、不純物元素ＩＭ１と逆の極性を有する不純物元素、例えばホウ素である。このとき濃度ＣＮ４は、濃度ＣＮ３より高い。
半導体層ＳＣ１ｐに、不純物元素ＩＭ３が注入されている場合は、不純物元素ＩＭ４の注入により、半導体層ＳＣ１ｐ中のチャネル形成領域ＲＣ１ｐ以外の領域の極性が反転し、ソース領域ＲＳ１ｐ及びドレイン領域ＲＤ１ｐが形成される。不純物元素ＩＭ３が注入されていない場合においても、不純物元素ＩＭ４の注入により、ソース領域ＲＳ１ｐ及びドレイン領域ＲＤ１ｐが形成される。
半導体層ＳＣ１ｐに、不純物元素ＩＭ３が注入されている場合は、不純物元素ＩＭ４の注入により、半導体層ＳＣ１ｐ中のチャネル形成領域ＲＣ１ｐ以外の領域の極性が反転し、ソース領域ＲＳ１ｐ及びドレイン領域ＲＤ１ｐが形成される。不純物元素ＩＭ３が注入されていない場合においても、不純物元素ＩＭ４の注入により、ソース領域ＲＳ１ｐ及びドレイン領域ＲＤ１ｐが形成される。
【0064】
不純物元素ＩＭ４の注入後、絶縁層ＩＬＩ１及びＩＬＩ２を形成する。絶縁層ＩＬＩ２上に、半導体層ＳＣ２の材料である酸化物半導体膜が成膜される。当該酸化物半導体膜を島状に形成することにより、半導体層ＳＣ２が形成される（図８（Ｂ）参照）。
半導体層ＳＣ２を覆って、絶縁層ＧＩ２を形成する。絶縁層ＧＩ２、ＩＬＩ２、ＩＬＩ１、及びＧＩ１に、半導体層ＳＣ１ｎ及びＳＣ１ｐそれぞれに達するコンタクトホールを形成する。
絶縁層ＧＩ２上に、ソース電極ＳＥ１ａｎ、ドレイン電極ＤＥ１、ソース電極ＳＥ１ａｐ、及びゲート電極ＧＥ２の材料となる金属膜を成膜する。当該金属膜は、コンタクトホールを介して、半導体層ＳＣ１ｎ及びＳＣ１ｐそれぞれに接続する。当該金属膜を成形し、ソース電極ＳＥ１ａｎ、ドレイン電極ＤＥ１、ソース電極ＳＥ１ａｐ、及びゲート電極ＧＥ２を形成する。
半導体層ＳＣ２を覆って、絶縁層ＧＩ２を形成する。絶縁層ＧＩ２、ＩＬＩ２、ＩＬＩ１、及びＧＩ１に、半導体層ＳＣ１ｎ及びＳＣ１ｐそれぞれに達するコンタクトホールを形成する。
絶縁層ＧＩ２上に、ソース電極ＳＥ１ａｎ、ドレイン電極ＤＥ１、ソース電極ＳＥ１ａｐ、及びゲート電極ＧＥ２の材料となる金属膜を成膜する。当該金属膜は、コンタクトホールを介して、半導体層ＳＣ１ｎ及びＳＣ１ｐそれぞれに接続する。当該金属膜を成形し、ソース電極ＳＥ１ａｎ、ドレイン電極ＤＥ１、ソース電極ＳＥ１ａｐ、及びゲート電極ＧＥ２を形成する。
【0065】
半導体層ＳＣ１ｐ、ゲート電極ＧＥ１ｐ、ソース電極ＳＥ１ａｐ、及びドレイン電極ＤＥ１の一部を覆ってマスクＭＫ１を形成する。次いで、ソース電極ＳＥ１ａｎ及びドレイン電極ＤＥ１を通して半導体層ＳＣ１ｎに、ゲート電極ＧＥ２を通して絶縁層ＧＩ２に、ゲート電極ＧＥ２の存在しない部分において絶縁層ＧＩ２を通して半導体層ＳＣ２に不純物元素ＩＭ１を濃度ＣＮ１で注入する（図６参照）。上述のように、不純物元素ＩＭ１及びＩＭ３は同極性であるが、不純物元素ＩＭ１の濃度ＣＮ１は不純物元素ＩＭ３の濃度ＣＮ３より高い。
【0066】
これにより、トランジスタＴｒ１の半導体層ＳＣ１ｎに、領域ＴＩ１を含むソース領域ＲＳ１ｎ、及び、領域ＴＩ２を含むドレイン領域ＲＤ１ｎが形成される。図３と同様、絶縁層ＧＩ１成膜後にレジストを用いて低濃度不純物領域形成用のマスクを形成し、不純物元素ＩＭ５を注入することで、低濃度不純物領域ＬＤＤ１及びＬＤＤ２を形成してもよい。
当該不純物元素ＩＭ１注入工程では同時に、トランジスタＴｒ２において、絶縁層ＧＩ２中の欠陥修復が行われ、余剰酸素が低減される。同時に、酸化物半導体層である半導体層ＳＣ２では欠陥準位が生じ、半導体層ＳＣ２が低抵抗化する。
当該不純物元素ＩＭ１注入工程では同時に、トランジスタＴｒ２において、絶縁層ＧＩ２中の欠陥修復が行われ、余剰酸素が低減される。同時に、酸化物半導体層である半導体層ＳＣ２では欠陥準位が生じ、半導体層ＳＣ２が低抵抗化する。
【0067】
本構成例により、トランジスタＴｒ１ｎ、Ｔｒ１ｐ、及びＴｒ２の信頼性を向上させることができ、表示装置ＤＳＰの表示性能の向上が図れる。
本構成例においても、実施形態と同様の効果を奏する。
本構成例においても、実施形態と同様の効果を奏する。
【0068】
本明細書では、トランジスタＴｒ１及びＴｒ２を、それぞれ、第１トランジスタ及び第２トランジスタともいう。または、トランジスタＴｒ１ｎ、Ｔｒ１ｐ、及びＴｒ２を、それぞれ、第１トランジスタ、第２トランジスタ、及び、第３トランジスタともいう。
上述のように、半導体層ＳＣ１及びＳＣ２を、それぞれ、第１半導体層及び第２半導体層ともいう。半導体層ＳＣ１及びＳＣ２を、それぞれ、多結晶シリコン層及び酸化物半導体層ともいう。半導体層ＳＣ１ｎ、ＳＣ２、及びＳＣ１ｐを、それぞれ、第１半導体層、第２半導体層、及び、第３半導体層ともいう。半導体層ＳＣ１ｎ、ＳＣ１ｐ、及びＳＣ２を、それぞれ、第１多結晶シリコン層、第２多結晶シリコン層、及び、酸化物半導体層ともいう。
領域ＴＩ１及びＴＩ２を、それぞれ、第１領域及び第２領域ともいう。
上述のように、半導体層ＳＣ１及びＳＣ２を、それぞれ、第１半導体層及び第２半導体層ともいう。半導体層ＳＣ１及びＳＣ２を、それぞれ、多結晶シリコン層及び酸化物半導体層ともいう。半導体層ＳＣ１ｎ、ＳＣ２、及びＳＣ１ｐを、それぞれ、第１半導体層、第２半導体層、及び、第３半導体層ともいう。半導体層ＳＣ１ｎ、ＳＣ１ｐ、及びＳＣ２を、それぞれ、第１多結晶シリコン層、第２多結晶シリコン層、及び、酸化物半導体層ともいう。
領域ＴＩ１及びＴＩ２を、それぞれ、第１領域及び第２領域ともいう。
【0069】
絶縁層ＧＩ１及びＧＩ２を、それぞれ、第１絶縁層及び第２絶縁層ともいう。絶縁層ＩＬＩ２を、第３絶縁層ともいう。
不純物元素ＩＭ１を第１不純物元素、不純物元素ＩＭ１と逆の極性を付与する不純物元素、例えば、不純物元素ＩＭ４を第２不純物元素ともいう。
注入される不純物元素の順番に基づいて、不純物元素ＩＭ２、ＩＭ３、及びＩＭ１を、第１不純物元素、第２不純物元素、及び第３不純物元素ともいう。不純物元素ＩＭ２、ＩＭ３、ＩＭ４、及びＩＭ１を、第１不純物元素、第２不純物元素、第３不純物元素、及び第４不純物元素ともいう。
不純物元素ＩＭ１を第１不純物元素、不純物元素ＩＭ１と逆の極性を付与する不純物元素、例えば、不純物元素ＩＭ４を第２不純物元素ともいう。
注入される不純物元素の順番に基づいて、不純物元素ＩＭ２、ＩＭ３、及びＩＭ１を、第１不純物元素、第２不純物元素、及び第３不純物元素ともいう。不純物元素ＩＭ２、ＩＭ３、ＩＭ４、及びＩＭ１を、第１不純物元素、第２不純物元素、第３不純物元素、及び第４不純物元素ともいう。
【0070】
本発明の実施形態を説明したが、実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0071】
ＣＮ１…濃度、ＣＮ２…濃度、ＣＮ３…濃度、ＣＮ４…濃度、ＣＴ１…濃度、ＣＴ２…濃度、ＤＡ…表示領域、ＤＥ１…ドレイン電極、ＧＥ１…ゲート電極、ＧＩ…絶縁層、ＧＩ１…絶縁層、ＧＩ２…絶縁層、ＩＬ１…不純物元素、ＩＬＩ１…絶縁層、ＩＬＩ２…絶縁層、ＩＬＩ３…絶縁層、ＩＬＩ４…絶縁層、ＩＭ１…不純物元素、ＩＭ２…不純物元素、ＩＭ３…不純物元素、ＩＭ４…不純物元素、ＩＭ５…不純物元素、ＲＣ１…チャネル形成領域、ＲＤ１…ドレイン領域、ＲＤ１ｎ…ドレイン領域、ＲＤ２…ドレイン領域、ＲＳ１…ソース領域、ＲＳ２…ソース領域、ＳＣ１…半導体層、ＳＣ２…半導体層、ＳＥ１…ソース電極、ＳＥ１ａ…ソース電極、ＴＩ１…領域、ＴＩ２…領域、ＴＩａ…領域、ＴＩａ１…領域、ＴＩａ２…領域、ＴＩｂ…領域、ＴＩｂ１…領域、ＴＩｂ２…領域、ＴＩｃ…領域、Ｔｒ１…トランジスタ、Ｔｒ２…トランジスタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】