特許 7524745 電気光学装置および電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-22

(45)【発行日】2024-07-30

(54)【発明の名称】電気光学装置および電子機器

(51)【国際特許分類】

   G09F 9/30 20060101AFI20240723BHJP

   G02F 1/1368 20060101ALI20240723BHJP

【ＦＩ】

G09F9/30 338

G09F9/30 349C

G02F1/1368

【請求項の数】 10

(21)【出願番号】P 2020202477

(22)【出願日】2020-12-07

(65)【公開番号】P2022090230

(43)【公開日】2022-06-17

【審査請求日】2023-09-25

(73)【特許権者】

【識別番号】000002369

【氏名又は名称】セイコーエプソン株式会社

(74)【代理人】

【識別番号】100179475

【弁理士】

【氏名又は名称】仲井 智至

(74)【代理人】

【識別番号】100216253

【弁理士】

【氏名又は名称】松岡 宏紀

(74)【代理人】

【識別番号】100225901

【弁理士】

【氏名又は名称】今村 真之

(72)【発明者】

【氏名】井澤 彰太郎

【審査官】小野 博之

(56)【参考文献】

【文献】特開２０１５－０９４８８０（ＪＰ，Ａ）

【文献】特開２００４－３３４０６４（ＪＰ，Ａ）

【文献】特開２０２０－１６０１１３（ＪＰ，Ａ）

【文献】特開２０１９－２１９５３１（ＪＰ，Ａ）

【文献】特開２０１１－０６０８２５（ＪＰ，Ａ）

【文献】特開２００４－３２５６２７（ＪＰ，Ａ）

【文献】特開２００５－１１５１０４（ＪＰ，Ａ）

【文献】特開２０１７－０８３６７９（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１８／０３５１０００（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｆ ９／００－９／４６

Ｇ０２Ｆ １／１３－１／１４１

１／１５－１／１９

Ｈ０５Ｂ ３３／００－３３／２８

４４／００

４５／６０

Ｈ１０Ｋ ５０／００－９９／００

(57)【特許請求の範囲】

【請求項1】

基板と、
画素電極と、
前記基板と前記画素電極との間の層に配置されるトランジスターと、
前記基板と前記トランジスターとの間の層に配置される第１遮光膜と、
前記基板と前記トランジスターとの間の層に配置される第２遮光膜と、を備え、
前記第１遮光膜は、前記基板の平面視で前記トランジスターのゲート電極と重なるとともに、前記トランジスターの低濃度ドレイン領域と重ならないように配置され、
前記第２遮光膜は、前記平面視で前記トランジスターのチャネル領域以外と重なり、固定電位が印加されていることを特徴とする電気光学装置。

【請求項2】

前記第１遮光膜は、前記ゲート電極に電気的に接続される請求項１に記載の電気光学装置。

【請求項3】

前記第２遮光膜は、前記トランジスターのソース領域およびドレイン領域と重なる請求項１または２に記載の電気光学装置。

【請求項4】

前記基板は、凹部を有し、
前記凹部は、第１深さである第１部分と、前記第１深さよりも浅い第２深さである第２部分と、を有し、
前記第２遮光膜は、前記第１部分および前記第２部分に配置され、
前記第１遮光膜は、前記第１部分に配置され、かつ前記第２遮光膜と前記ゲート電極との間に位置する請求項１から３のいずれか１項に記載の電気光学装置。

【請求項5】

前記第１遮光膜と前記第２遮光膜との間に配置される絶縁層をさらに備える請求項４に記載の電気光学装置。

【請求項6】

前記絶縁層と前記第１遮光膜との間に配置され、前記絶縁層と前記第１遮光膜とを接着する第１接着層と、
前記基板と前記第２遮光膜と間に配置され、前記基板と前記第２遮光膜とを接着する第２接着層と、をさらに備える請求項５に記載の電気光学装置。

【請求項7】

前記トランジスターの半導体層と前記第１遮光膜との間の距離は、５００Å以上３０００Å以下であり、
前記トランジスターの半導体層と前記第２遮光膜との間の距離は、５００Å以上３０００Å以下である請求項１から６のいずれか１項に記載の電気光学装置。

【請求項8】

基板と、
画素電極と、
前記基板と前記画素電極との間の層に配置されるトランジスターと、
前記基板と前記トランジスターとの間の層に配置される第１遮光膜と、
前記基板と前記トランジスターとの間の層に配置され、固定電位が印加される第２遮光膜と、
前記固定電位が印加される定電位線と、
前記定電位線と前記第２遮光膜とを電気的に接続するコンタクト部と、を備え、
前記第１遮光膜は、前記基板の平面視で前記トランジスターのゲート電極と重なり、
前記第２遮光膜は、前記平面視で前記トランジスターのチャネル領域以外と重なり、
前記コンタクト部は、前記平面視で前記トランジスターの低濃度ドレイン領域と重なり、かつ、前記低濃度ドレイン領域を挟むように配置されている電気光学装置。

【請求項9】

前記基板から前記画素電極に向かって光が入射する請求項１から８のいずれか１項に記載の電気光学装置。

【請求項10】

請求項１から９のいずれか１項に記載の電気光学装置と、
前記電気光学装置の動作を制御する制御部と、を有することを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電気光学装置および電子機器に関する。

【背景技術】

【0002】

プロジェクター等の電子機器には、画素ごとに光学的特性を変更可能な液晶表示装置等の電気光学装置が用いられる。

【0003】

特許文献１に記載の電気光学装置は、基板と、画素ごとに設けられた画素電極と、画素電極のスイッチング素子としてのＬＤＤ(Lightly Doped Drain)構造を有するトランジスターと、基板とトランジスターとの間に配置される遮光膜と、を備える。トランジスターは、チャネル領域、ソース領域、ドレイン領域、低濃度ソース領域および低濃度ドレイン領域を有する半導体層と、平面視でチャネル領域に重なるゲート電極と、を有する。遮光膜は、平面視で画素電極を囲む格子状に配置されており、平面視でトランジスターと重なる。また、遮光膜は、ゲート電極にゲート電位を供給する走査線として利用される。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２００８－２２５０３４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

トランジスターが有する半導体層に遮光膜を近づけるほど遮光性が向上することが知られている。しかし、特許文献１に記載の走査線として機能し得る遮光膜は平面視でトランジスターの全域に重なっているため、遮光膜がトランジスターのチャネル領域以外に近づくとオフリーク電流が増加するおそれがある。この結果、黒点の発生等により表示品位が低下するおそれがある。

【課題を解決するための手段】

【0006】

本発明の電気光学装置の一態様は、基板と、画素電極と、前記基板と前記画素電極との間の層に配置されるトランジスターと、前記基板と前記トランジスターとの間の層に配置される第１遮光膜と、前記基板と前記トランジスターとの間の層に配置される第２遮光膜と、を備え、前記第１遮光膜は、前記基板の平面視で前記トランジスターのゲート電極と重なるとともに、前記トランジスターの低濃度ドレイン領域と重ならないように配置され、前記第２遮光膜は、前記平面視で前記トランジスターのチャネル領域以外と重なり、固定電位が印加されている。

【0007】

本発明の電子機器の一態様は、前述の電気光学装置と、前記電気光学装置の動作を制御する制御部と、を有する。

【図面の簡単な説明】

【0008】

【図1】実施形態に係る電気光学装置の平面図である。

【図2】図１に示す電気光学装置のＡ－Ａ線における断面図である。

【図3】図１の素子基板の電気的な構成を示す等価回路図である。

【図4】図２の素子基板の一部を示す図である。

【図5】図２の素子基板の一部を示す図である。

【図6】図４に示す素子基板の一部を示す図である。

【図7】図４に示す素子基板の一部を示す図である。

【図8】図４に示す第１遮光膜、第２遮光膜および半導体層の平面的な配置を示す図である。

【図9】図４に示すコンタクト部を示す断面図である。

【図10】図６中のＢ－Ｂ線断面である。

【図11】電気光学装置が有する素子基板の一部の製造方法の流れを示す図である。

【図12】凹部形成工程を説明するための断面図である。

【図13】第１および第２遮光膜形成工程を説明するための断面図である。

【図14】第１および第２遮光膜形成工程を説明するための断面図である。

【図15】トランジスター形成工程を説明するための断面図である。

【図16】ストッパー部形成工程を説明するための断面図である。

【図17】ストッパー部形成工程を説明するための平面図である。

【図18】走査線形成工程を説明するための断面図である。

【図19】走査線形成工程を説明するための断面図である。

【図20】走査線形成工程を説明するための平面図である。

【図21】走査線形成工程を説明するための断面図である。

【図22】第１定電位線形成工程を説明するための断面図である。

【図23】第１定電位線形成工程を説明するための断面図である。

【図24】第１定電位線形成工程を説明するための平面図である。

【図25】第１定電位線形成工程を説明するための断面図である。

【図26】変形例の第１遮光膜および第２遮光膜を示す断面図である。

【図27】電子機器の一例であるパーソナルコンピューターを示す斜視図である。

【図28】電子機器の一例であるスマートフォンを示す平面図である。

【図29】電子機器の一例であるプロジェクターを示す模式図である。

【発明を実施するための形態】

【0009】

以下、添付図面を参照しながら本発明に係る好適な実施形態を説明する。なお、図面において各部の寸法または縮尺は実際と適宜に異なり、理解を容易にするために模式的に示す部分もある。また、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られない。

【0010】

１．電気光学装置
１Ａ．基本構成
図１は、第１実施形態に係る電気光学装置１００の平面図である。図２は、図１に示す電気光学装置１００のＡ－Ａ線における断面図である。なお、図１では、対向基板３の図示を省略する。また、以下では、説明の便宜上、互いに直交するＸ軸、Ｙ軸およびＺ軸を適宜用いて説明する。また、Ｘ軸に沿う一方向をＸ１方向と表記し、Ｘ１方向とは反対の方向をＸ２方向と表記する。同様に、Ｙ軸に沿う一方向をＹ１方向と表記し、Ｙ１方向とは反対の方向をＹ２方向と表記する。Ｚ軸に沿う一方向をＺ１方向と表記し、Ｚ１方向とは反対の方向をＺ２方向と表記する。また、以下では、Ｚ１方向またはＺ２方向に見ることを「平面視」とし、Ｚ軸を含む断面に対して垂直方向から見ることを「断面視」とする。

【0011】

図１および図２に示す電気光学装置１００は、アクティブマトリクス駆動方式の透過型の液晶装置である。図２に示すように、電気光学装置１００は、透光性を有する素子基板２と、透光性を有する対向基板３と、枠状のシール部材４と、液晶層５とを有する。なお、「透光性」とは、可視光に対する透過性を意味し、好ましくは可視光の透過率が５０％以上であることをいう。また、素子基板２、液晶層５および対向基板３は、この順にＺ１方向に並ぶ。なお、図１に示す電気光学装置１００の平面視での形状は四角形であるが、例えば円形であってもよい。

【0012】

図２に示すように、素子基板２は、後述の複数のＴＦＴ（Thin Film Transistor）を有する基板である。素子基板２は、第１基板２１と積層体２２と複数の画素電極２５と第１配向膜２９とを有する。第１基板２１は「基板」の例示である。第１基板２１、積層体２２、複数の画素電極２５および第１配向膜２９は、この順にＺ１方向に並ぶ。また、図示はしないが、素子基板２は、複数の画素電極２５を平面視で囲む複数のダミー画素電極を有する。

【0013】

第１基板２１は、透光性および絶縁性を有する平板である。第１基板２１は、例えばガラス基板または石英基板を含む。積層体２２については後述する。また、各画素電極２５は、透光性を有する。各画素電極２５は、例えばＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）およびＦＴＯ（Fluorine-doped tin oxide）等の透明導電材料を含む。画素電極２５は、液晶層５に電界を印加する。第１配向膜２９は、透光性および絶縁性を有する。第１配向膜２９は、液晶層５の液晶分子を配向させる。第１配向膜２９の材料としては、例えば酸化ケイ素またはポリイミドが挙げられる。

【0014】

対向基板３は、素子基板２に対向して配置される基板である。対向基板３は、第２基板３１と絶縁膜３２と共通電極３３と第２配向膜３４とを有する。第２基板３１、絶縁膜３２、共通電極３３および第２配向膜３４は、この順にＺ２方向に並ぶ。また、図示はしないが、対向基板３は、平面視で複数の画素電極２５を囲む遮光性の見切りを有する。「遮光性」とは、可視光に対する遮光性を意味し、好ましくは、可視光の透過率が５０％未満であることをいい、より好ましくは、１０％以下であることをいう。

【0015】

第２基板３１は、透光性および絶縁性を有する平板である。第２基板３１は、例えばガラス基板または石英基板を含む。絶縁膜３２は、透光性および絶縁性を有する。絶縁膜３２の材料は、例えば酸化ケイ素等の無機材料である。共通電極３３は、複数の画素電極２５に対して液晶層５を介して配置される対向電極である。共通電極３３は、例えばＩＴＯ、ＩＺＯおよびＦＴＯ等の透明導電材料を含む。共通電極３３は、液晶層５に電界を印加する。第２配向膜３４は、透光性および絶縁性を有する。第２配向膜３４は、液晶層５の液晶分子を配向させる。第２配向膜３４の材料としては、例えば酸化ケイ素またはポリイミドが挙げられる。

【0016】

シール部材４は、素子基板２と対向基板３との間に配置される。シール部材４は、例えばエポキシ樹脂等の各種硬化性樹脂を含む接着剤等を用いて形成される。シール部材４は、ガラス等の無機材料で構成されるギャップ材を含んでもよい。シール部材４は、素子基板２および対向基板３のそれぞれに対して固着される。

【0017】

液晶層５は、素子基板２、対向基板３およびシール部材４によって囲まれる領域内に配置される。液晶層５は、電界に応じて光学的特性が変化する電気光学層である。液晶層５は、正または負の誘電異方性を有する液晶分子を含む。液晶分子の配向は、液晶層５に印加される電圧に応じて変化する。

【0018】

図１に示すように、素子基板２には、複数の走査線駆動回路１１と信号線駆動回路１２と複数の外部端子１３とが配置される。複数の外部端子１３の一部は、図示しないが、走査線駆動回路１１または信号線駆動回路１２から引き回される配線に接続される。また、複数の外部端子１３は、図示しない配線および導通材を介して共通電極３３に電極的に接続される端子を含む。

【0019】

かかる電気光学装置１００は、画像を表示する表示領域Ａ１０と、平面視で表示領域Ａ１０の外側に位置する周辺領域Ａ２０とを有する。表示領域Ａ１０には、行列状に配列される複数の画素Ｐが設けられる。複数の画素Ｐに対して複数の画素電極２５が１対１で配置される。前述の共通電極３３は、複数の画素Ｐで共通に設けられる。また、周辺領域Ａ２０は、平面視で表示領域Ａ１０を囲む。周辺領域Ａ２０には、走査線駆動回路１１および信号線駆動回路１２が配置される。

【0020】

本実施形態では、電気光学装置１００は透過型であり、素子基板２に入射した光が対向基板３から出射される間に変調されることにより、画像が表示される。なお、対向基板３に入射した光が素子基板２から出射される間に変調されることにより、画像が表示されてもよい。また、電気光学装置１００は、反射型であってもよい。この場合、例えば、共通電極３３が透光性を有し、かつ画素電極２５が反射性を有する。反射型の場合、対向基板３に入射した光が画素電極２５で反射し、再び対向基板３から出射される間で変調されることにより、画像が表示される。

【0021】

また、電気光学装置１００は、例えば、後述するパーソナルコンピューターおよびスマートフォン等のカラー表示を行う表示装置に適用される。当該表示装置に適用される場合、電気光学装置１００に対してカラーフィルターが適宜用いられる。また、電気光学装置１００は、例えば、後述する投射型のプロジェクターに適用される。この場合、電気光学装置１００は、ライトバルブとして機能する。なお、この場合、電気光学装置１００に対してカラーフィルターが省略される。

【0022】

１Ｂ．素子基板２の電気的な構成
図３は、図１の素子基板２の電気的な構成を示す等価回路図である。図３に示すように、素子基板２は、複数のトランジスター２３とｎ本の走査線２４１とｍ本の信号線２４２とｎ本の第１定電位線２４３とを有する。第１定電位線２４３は「定電位線」の例示である。また、後で詳述するが、トランジスター２３、走査線２４１、信号線２４２および第１定電位線２４３は、第１基板２１と画素電極２５との間の層に配置される。ｎおよびｍはそれぞれ２以上の整数である。ｎ本の走査線２４１とｍ本の信号線２４２との各交差に対応してトランジスター２３が配置される。各トランジスター２３は、例えばスイッチング素子として機能するＴＦＴである。各トランジスター２３は、ゲート、ソースおよびドレインを含む。公

【0023】

ｎ本の走査線２４１のそれぞれはＸ１方向に延在し、ｎ本の走査線２４１はＹ２方向に等間隔で並ぶ。ｎ本の走査線２４１のそれぞれは、対応する複数のトランジスター２３のゲートに電気的に接続される。ｎ本の走査線２４１は、図１に示す走査線駆動回路１１に電気的に接続される。１～ｎ本の走査線２４１には、走査線駆動回路１１から走査信号Ｇ１、Ｇ２、…、およびＧｎが線順次で供給される。

【0024】

図３に示すｍ本の信号線２４２のそれぞれはＹ２方向に延在し、ｍ本の信号線２４２はＸ１方向に等間隔で並ぶ。ｍ本の信号線２４２のそれぞれは、対応する複数のトランジスター２３のソースに電気的に接続される。ｍ本の信号線２４２は、図１に示す信号線駆動回路１２に電気的に接続される。１～ｍ本の信号線２４２には、信号線駆動回路１２から画像信号Ｓ１、Ｓ２、…、およびＳｍが並行に供給される。

【0025】

図３に示すｎ本の走査線２４１とｍ本の信号線２４２とは、互いに電気的に絶縁されており、平面視で格子状に配置される。隣り合う２つの走査線２４１と隣り合う２つの信号線２４２とで囲まれる領域が画素Ｐに対応する。各画素電極２５は、対応するトランジスター２３のドレインに電気的に接続される。

【0026】

ｎ本の第１定電位線２４３のそれぞれはＸ１方向に延在し、ｎ本の第１定電位線２４３はＹ２方向に等間隔で並ぶ。また、ｎ本の第１定電位線２４３は、ｍ本の信号線２４２およびｎ本の走査線２４１に対して電気的に絶縁されており、これらに対して間隔をもって配置される。各第１定電位線２４３には、対向基板と同電位の固定電位が印加される。ｎ本の第１定電位線２４３のそれぞれは、対応する複数の容量素子２４０に電気的に接続される。各容量素子２４０は、画素電極２５の電位を保持するための保持容量である。なお、複数の容量素子２４０は、複数の画素電極２５に１対１で電気的に接続される。複数の容量素子２４０は、複数のトランジスター２３のドレインに１対１で電気的に接続される。

【0027】

走査信号Ｇ１、Ｇ２、…、およびＧｎが順次アクティブとなり、ｎ本の走査線２４１が順次選択されると、選択される走査線２４１に接続されるトランジスター２３がオン状態となる。すると、ｍ本の信号線２４２を介して表示すべき階調に応じた大きさの画像信号Ｓ１、Ｓ２、…、およびＳｍが、選択される走査線２４１に対応する画素Ｐに取り込まれ、画素電極２５に印加される。これにより、画素電極２５と図２に共通電極３３との間に形成される液晶容量に、表示すべき階調に応じた電圧が印加され、印加される電圧に応じて液晶分子の配向が変化する。また、容量素子２４０によって、印加される電圧が保持される。このような液晶分子の配向の変化によって光が変調され階調表示が可能となる。

【0028】

１Ｃ．素子基板２の構成
図４および図５のそれぞれは、図２の素子基板２の一部を示す図である。なお、図４および図５は、１つの画素Ｐに着目した図である。

【0029】

図４および図５に示すように、「基板」としての第１基板２１は、凹部２１０を有する。凹部２１０には、第１遮光膜６１および第２遮光膜６２が配置される。凹部２１０、第１遮光膜６１および第２遮光膜６２については後で詳述する。

【0030】

第１基板２１上には積層体２２が配置される。積層体２２は、透光性および絶縁性を有する。積層体２２は、第１基板２１から複数の画素電極２５に向けて順に積層される複数の絶縁層２２１、２２２、２２３、２２４、２２５、２２６、２２７、２２８、２２９および２２０を有する。積層体２２の各層の材料は、例えば、酸窒化ケイ素および酸化ケイ素等の無機材料である。

【0031】

積層体２２の層間には、複数のトランジスター２３および配線等が配置される。具体的には、積層体２２には、図４に示すように、トランジスター２３、走査線２４１、信号線２４２、第１定電位線２４３、第２定電位線２４４、容量素子２４０、ドレイン中継電極２４７およびソース中継電極２４８が配置される。また、積層体２２には、図５に示すように、中継電極２４９が配置される。また、トランジスター２３は、ＬＤＤ（Lightly Doped Drain）構造を有する半導体層２３１と、ゲート電極２３２と、ゲート絶縁膜２３３とを有する。容量素子２４０は、第１容量２４５と第２容量２４６とを有する。また、図４に示すように、積層体２２の層間には、素子基板２の製造時においてエッチングストッパーとして機能するストッパー部２８２が配置される。

【0032】

具体的には、絶縁層２２１と絶縁層２２２との間には、トランジスター２３が有する半導体層２３１が配置される。絶縁層２２２と絶縁層２２３との間には、トランジスター２３が有するゲート電極２３２が配置される。絶縁層２２３と絶縁層２２４との間には、ストッパー部２８２が配置される。絶縁層２２４と絶縁層２２５との間には、走査線２４１、ドレイン中継電極２４７およびソース中継電極２４８が配置される。絶縁層２２５と絶縁層２２６との間には、第１定電位線２４３が配置される。絶縁層２２６と絶縁層２２７との間には、容量素子２４０が有する第１容量２４５が配置される。絶縁層２２７と絶縁層２２８との間には、容量素子２４０が有する第２容量２４６が配置される。絶縁層２２８と絶縁層２２９との間には、信号線２４２および中継電極２４９が配置される。絶縁層２２９と絶縁層２２０との間には、第２定電位線２４４が配置される。

【0033】

トランジスター２３が有する半導体層２３１は、チャネル領域２３１ａ、ドレイン領域２３１ｂ、ソース領域２３１ｃ、低濃度ドレイン領域２３１ｄおよび低濃度ソース領域２３１ｅを有する。チャネル領域２３１ａは、ドレイン領域２３１ｂとソース領域２３１ｃとの間に位置する。低濃度ドレイン領域２３１ｄは、チャネル領域２３１ａとドレイン領域２３１ｂとの間に位置する。低濃度ソース領域２３１ｅは、チャネル領域２３１ａとソース領域２３１ｃとの間に位置する。半導体層２３１は、例えば、ポリシリコンを成膜して形成され、チャネル領域２３１ａを除く領域には、導電性を高める不純物がドープされる。低濃度ドレイン領域２３１ｄおよび低濃度ソース領域２３１ｅ中の不純物濃度は、ドレイン領域２３１ｂおよびソース領域２３１ｃ中の不純物濃度よりも低い。なお、低濃度ソース領域２３１ｅは、省略してもよい。

【0034】

平面図は省略するが、ゲート電極２３２は、平面視で半導体層２３１のチャネル領域２３１ａに重なる。ゲート電極２３２は、例えば、ポリシリコンに導電性を高める不純物がドープされることにより形成される。なお、ゲート電極２３２は、金属、金属シリサイドおよび金属化合物の導電性を有する材料を用いて形成されてもよい。また、ゲート電極２３２とチャネル領域２３１ａとの間には、ゲート絶縁膜２３３が介在する。ゲート絶縁膜２３３は、例えば、熱酸化またはＣＶＤ（chemical vapor deposition）法等で成膜される酸化ケイ素で構成される。

【0035】

第１容量２４５は、一対の電極２４５１および２４５２と、電極２４５１および電極２４５２との間に配置される誘電体層２２５３とを有する。第２容量２４６は、一対の電極２４６１および２４６２と、電極２４６１および電極２４６２との間に配置される誘電体層２２６３とを有する。

【0036】

また、積層体２２内には、２つの配線または電極を電気的に接続するコンタクトとしての導電部２７１、２７２、２７３、２７４、２７５、２７６、２７７、２７８、２７９および２８０が配置される。また、積層体２２内には、コンタクト部２８１が配置される。導電部２７１～２８０およびコンタクト部２８１のそれぞれは、導電性を有する貫通電極であり、例えばほぼ柱状のプラグで構成される。

【0037】

具体的には、図４および図５に示すように、導電部２７１は、絶縁層２２３および２２４を貫通し、ゲート電極２３２と走査線２４１と第１遮光膜６１とを接続する。図４に示すように、導電部２７２は、絶縁層２２２～２２４を貫通し、半導体層２３１のドレイン領域２３１ｂとドレイン中継電極２４７とを接続する。なお、導電部２７２とドレイン中継電極２４７とは、例えば一体的に形成される。導電部２７３は、絶縁層２２２～２２４を貫通し、半導体層２３１のソース領域２３１ｃとソース中継電極２４８とを接続する。なお、導電部２７３とソース中継電極２４８とは、例えば一体的に形成される。
また、後述の図９を参照しつつ説明するが、コンタクト部２８１は、絶縁層２２１～２２５を貫通し、第１定電位線２４３と第２遮光膜６２とを接続する。

【0038】

図４に示すように、導電部２７４は、絶縁層２２５～２２７を貫通し、ドレイン中継電極２４７と第２容量２４６の電極２４６１とを接続する。導電部２７５は、絶縁層２２５～２２８を貫通し、ソース中継電極２４８と信号線２４２とを接続する。導電部２７６は、絶縁層２２６を貫通し、第１定電位線２４３と第１容量２４５の電極２４５１とを接続する。導電部２７７は、絶縁層２２７を貫通し、第１容量２４５の電極２４５２と第２容量２４６の電極２４６１とを接続する。図５に示すように、導電部２７８は、絶縁層２２６および２２７を貫通し、第１定電位線２４３と第２容量２４６の電極２４６２とを接続する。導電部２７９は、絶縁層２２７および２２８を貫通し、第１容量２４５の電極２４５２と中継電極２４９とを接続する。導電部２８０は、絶縁層２２９および２２０を貫通し、中継電極２４９と画素電極２５を接続する。

【0039】

積層体２２に配置される走査線２４１等の配線等の各材料としては、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、鉄（Ｆｅ）およびアルミニウム（Ａｌ）等の金属、金属窒化物ならびに金属酸化物等の金属材料が挙げられる。具体的には例えば、当該配線等は、アルミニウム膜と窒化チタン膜とを含む。アルミニウム膜を含むことで、窒化チタン膜のみで構成される場合に比べて低抵抗化を図ることができる。また、導電部２７１～２８０およびコンタクト部２８１の各材料としては、例えば、タングステン、コバルト（Ｃｏ）、銅（Ｃｕ）等の金属、チタンナイトライド等の金属窒化物、ならびにタングステンシリサイド等の金属酸化物等の金属材料が挙げられる。

【0040】

なお、図４および図５に示す配線等の配置は、一例であり、配線等の配置は図４および図５に示す例に限定されない。

【0041】

１Ｄ．第１遮光膜６１、第２遮光膜６２およびその近傍の構成
図６および図７は、図４に示す素子基板２の一部を示す図である。図８は、図４に示す第１遮光膜６１、第２遮光膜６２および半導体層２３１の平面的な配置を示す図である。図９は、図４に示すコンタクト部２８１を示す断面図である。図１０は、図６中のＢ－Ｂ線断面である。なお、図７は、図１０中のＣ－Ｃ線断面に相当する。図９は、図１０中のＤ－Ｄ線断面に相当する。

【0042】

図６および図７に示すように、第１遮光膜６１および第２遮光膜６２のそれぞれは、第１基板２１とトランジスター２３との間に配置される。第１基板２１の凹部２１０内には、第１遮光膜６１および第２遮光膜６２が配置される。また、凹部２１０内には、第１接着層６１０、第２接着層６２０および絶縁層６３が配置される。

【0043】

凹部２１０は、第１深さである第１部分２１１と、第１深さよりも浅い第２深さである第２部分２１２と、を有する。別の見方をすると、凹部２１０は、第１凹部と、当該第１凹部の底面に形成された第２凹部とを有する。よって、凹部２１０の底面は、段差を有する。

【0044】

図８に示すように、第１部分２１１は、平面視で第２部分２１２の内側に配置される。第１部分２１１は、平面視でゲート電極２３２と半導体層２３１のチャネル領域２３１ａとに重なる。特に、本実施形態では、第１部分２１１は、平面視で半導体層２３１のチャネル領域２３１ａ以外の部分とは重ならない。

【0045】

第２部分２１２は、平面視で半導体層２３１と重なる。加えて、第２部分２１２の平面視での面積は、半導体層２３１の平面視での面積よりも大きい。また、第２部分２１２は、Ｘ１方向での幅が大きい幅広部２１２ａと、幅広部２１２ａよりもＸ１方向での幅が狭い幅狭部２１２ｂとを有する。幅広部２１２ａは、平面視で、半導体層２３１のチャネル領域２３１ａおよび低濃度ドレイン領域２３１ｄと重なる。幅狭部２１２ｂは、平面視で、低濃度ソース領域２３１ｅ、ドレイン領域２３１ｂおよびソース領域２３１ｃと重なる。

【0046】

図６および図７に示すように、第２接着層６２０、第２遮光膜６２、絶縁層６３、第１接着層６１０および第１遮光膜６１は、凹部２１０の底部からこの順に積層される。第１遮光膜６１、第１接着層６１０および絶縁層６３は、凹部２１０の第１部分２１１に配置される。第２遮光膜６２および第２接着層６２０は、凹部２１０の第１部分２１１および第２部分２１２に配置される。

【0047】

第１遮光膜６１および第２遮光膜６２は、遮光性および導電性を有する。第１遮光膜６１および第２遮光膜６２は、トランジスター２３への光の入射を遮るために設けられる。絶縁層６３は、絶縁性を有する。絶縁層６３は、第１遮光膜６１と第２遮光膜６２との間に配置され、これらを絶縁する。第１接着層６１０は、絶縁層６３と第１遮光膜６１との間に配置され、絶縁層６３と第１遮光膜６１とを接着する。第２接着層６２０は、第１基板２１と第２遮光膜６２との間に配置され、第１基板２１と第２遮光膜６２を接着する。

【0048】

第２接着層６２０および第２遮光膜６２は、段差を有する凹部２１０の底面に沿って配置される。よって、第２接着層６２０および第２遮光膜６２は、凹部２１０の底面に倣った段差を有する。また、第１基板２１、第２接着層６２０、第２遮光膜６２、絶縁層６３、第１接着層６１０および第１遮光膜６１の各上面によって、段差のない連続的な面が構成される。すなわち、第１基板２１、第２接着層６２０、第２遮光膜６２、絶縁層６３、第１接着層６１０および第１遮光膜６１の各上面によって、ほぼ平坦な面が形成される。

【0049】

図８に示すように、第１遮光膜６１は、平面視でゲート電極２３２および半導体層２３１のチャネル領域２３１ａと重なる。特に、本実施形態では、第１遮光膜６１は、平面視で半導体層２３１のチャネル領域２３１ａ以外の部分とは重ならない。

【0050】

第２遮光膜６２は、平面視で半導体層２３１に沿って形成され、平面視で半導体層２３１と重なる。加えて、第２遮光膜６２の平面視での面積は、半導体層２３１の平面視での面積よりも大きい。よって、第２遮光膜６２は、平面視でチャネル領域２３１ａと、半導体層２３１のチャネル領域２３１ａ以下の領域との両方に重なっている。また、第２遮光膜６２は、平面視でゲート電極２３２と重なる。また、図１０に示すように、平面視で半導体層２３１と走査線２４１とは交差しているので、第２遮光膜６２は、平面視で走査線２４１と交差している。

【0051】

第１遮光膜６１および第２遮光膜６２の各材料は、例えば、タングステン、チタンおよびクロム等を含む金属材料である。また、第１接着層６１０および第２接着層６２０の各材料は、例えば、チタンナイトライド（ＴｉＮ）、タンタルナイトライド（ＴａＮ）またはタングステンナイトライド（ＷＮ）等の金属窒化物、およびタングステンシリサイド（ＷＳｉ）等の金属シリサイド等金属酸化物である。絶縁層６３の材料は、例えば、酸化ケイ素および酸窒化ケイ素等のケイ素を含む無機材料である。なお、第１遮光膜６１、第２遮光膜６２、絶縁層６３、第１接着層６１０および第２接着層６２０のそれぞれは、単層でも複数層でもよい。

【0052】

図７に示すように、第１遮光膜６１は、導電部２７１を介して走査線２４１に接続される。導電部２７１は、第１遮光膜６１、走査線２４１およびゲート電極２３２のそれぞれに接触し、これらを電気的に接続する。よって、第１遮光膜６１は、トランジスター２３への光の入射を防ぐ機能に加え、バックゲートとしても機能する。導電部２７１は、Ｙ１方向に見た断面視でトランジスター２３を挟むように配置される。よって、導電部２７１は、Ｙ１方向にみた断面視でゲート電極２３２および半導体層２３１を挟むように配置される。加えて、図１０に示すように、導電部２７１は、平面視でゲート電極２３２およびチャネル領域２３１ａと重なる。よって、導電部２７１によって、チャネル領域２３１ａへの光の入射を特に抑制することができる。

【0053】

図９に示すように、第２遮光膜６２は、コンタクト部２８１を介して第１定電位線２４３に接続される。第１定電位線２４３には固定電位が印加されているので、コンタクト部２８１を介して第２遮光膜６２には固定電位が印加される。また、コンタクト部２８１は、第２遮光膜６２、ストッパー部２８２および第２定電位線２４４のそれぞれに接触する。コンタクト部２８１は、Ｙ１方向に見た断面視でストッパー部２８２および半導体層２３１を挟むように配置される。また、図１０に示すように、コンタクト部２８１は、平面視で低濃度ドレイン領域２３１ｄと重なる。よって、コンタクト部２８１によって、低濃度ドレイン領域２３１ｄへの光の入射を特に抑制することができる。

【0054】

前述した第１遮光膜６１は、第１基板２１の平面視でゲート電極２３２および半導体層２３１のチャネル領域２３１ａと重なる。一方、前述のように、第２遮光膜６２は平面視でチャネル領域２３１ａ以外と重なり、第２遮光膜６２には固定電位が印加される。このため、第２遮光膜６２がチャネル領域２３１ａ以外に近づいても、第２遮光膜６２の電位の影響によりオフリーク電流が増加するおそれを抑制することができる。よって、トランジスター２３がオフ状態でのソースとドレインと間のオフリーク電流の増加を抑制しつつ、第１遮光膜６１および第２遮光膜６２をトランジスター２３に近づけることができる。特に、第２遮光膜６２が低濃度ドレイン領域２３１ｄと平面視で重なることで、オフリーク電流が増加を抑制しつつトランジスター２３への遮光性の向上を図ることができる。したがって、オフリーク電流の増加の抑制の背反なく、遮光性を向上させることができる。よって、黒点等の発生や焼き付き等による表示品位の低下を抑制することができる。また、トランジスター２３がＬＤＤ構造を有することで、ＬＤＤ構造を有さない場合に比べ、オフリーク電流の増加を抑制することができる。

【0055】

前述のように、第１遮光膜６１は、ゲート電極２３２に電気的に接続される。よって、第１遮光膜６１には、ゲート電位が印加される。したがって、第１遮光膜６１および第２遮光膜６２には、互いに異なる電位が印加される。第１遮光膜６１がゲート電極２３２に電気的に接続されることで、オン電流の低下を抑制することができる。

【0056】

また、第１遮光膜６１は、ゲート電極２３２に重なっているため、半導体層２３１のチャネル領域２３１ａ以外の領域とは重なってない。第１遮光膜６１は、本実施形態のように、平面視でチャネル領域２３１ａ以外の領域、特に低濃度ドレイン領域２３１ｄと重ならないことが好ましい。これにより、第１遮光膜６１をチャネル領域２３１ａに近づけても、第１遮光膜６１の影響によりオフリーク電流が増加するおそれを特に効果的に抑制することができる。

【0057】

図６に示すように、第１遮光膜６１および第２遮光膜６２を用いることで、半導体層２３１と第１遮光膜６１との間の距離Ｄ１と、半導体層２３１と第２遮光膜６２との間の距離Ｄ２とを従来よりも短くすることができる。具体的には例えば、半導体層２３１と第１遮光膜６１との間の距離Ｄ１、および半導体層２３１と第２遮光膜６２との間の距離Ｄ２のそれぞれは、好ましくは５００Å以上３０００Å以下である。かかる範囲であることで、絶縁層２２１の成膜不良の発生を抑制しつつ、遮光性を充分に向上させすることができる。

【0058】

また、前述のように、コンタクト部２８１は、平面視で低濃度ドレイン領域２３１ｄと重なる。さらに、図９に示すように、コンタクト部２８１は、低濃度ドレイン領域２３１ｄを挟むように配置される。このため、コンタクト部２８１および第２遮光膜６２によって、低濃度ドレイン領域２３１ｄの周囲がほぼ囲まれている。したがって、コンタクト部２８１が低濃度ドレイン領域２３１ｄを挟むように配置されていない場合に比べ、低濃度ドレイン領域２３１ｄに入射する光に対する遮光性を特に高めることができる。なお、コンタクト部２８１は、低濃度ドレイン領域２３１ｄを挟むように配置されていなくてもよい。

【0059】

また、第２遮光膜６２は、平面視で、低濃度ドレイン領域２３１ｄ、ソース領域２３１ｃおよびドレイン領域２３１ｂに重なる。本実施形態では、第２遮光膜６２は、平面視で、半導体層２３１のうちのチャネル領域２３１ａ以下の領域全てに重なる。このため、これらに重なっていない場合に比べ、半導体層３２１に対する遮光性を高めることができる。特に、本実施形態では、半導体層２３１の全てと第２遮光膜６２は重なる。よって、遮光性を最も高めることができる。なお、第２遮光膜６２は、平面視で少なくとも半導体層２３１のうちのチャネル領域２３１ａ以下の一部に重なっていてもよい。

【0060】

また、前述のように、第２遮光膜６２は、凹部２１０の第１部分２１１および第２部分２１２に配置される。一方、第１遮光膜６１は、第１部分２１１に配置され、かつ第２遮光膜６２とゲート電極２３２との間に位置する。第１遮光膜６１および第２遮光膜６２が凹部２１０内に配置されることで、これらが例えば平坦面上に配置される場合に比べ、第１遮光膜６１および第２遮光膜６２の第１基板２１からの剥離が抑制される。よって、剥離による遮光性の低下が抑制される。また、第１遮光膜６１がゲート電極２３２と第２遮光膜６２との間に介在していることで、第１遮光膜６１および第２遮光膜６２による遮光性を確保しつつ、オフリーク電流の増加を抑制できる構成を簡単に実現することができる。

【0061】

さらに、第１遮光膜６１と第２遮光膜６２との間には絶縁層６３が配置される。このため、第１遮光膜６１と第２遮光膜６２とを電気的に絶縁することができる。よって、第１遮光膜６１と第２遮光膜６２とが平面視で重なって配置された状態で、オフリーク電流の増加の抑制およびオン電流の低下の抑制の背反なく、第１遮光膜６１および第２遮光膜６２をトランジスター２３に近づけることができる。

【0062】

また、前述のように、絶縁層６３と第１遮光膜６１との間には、これらを接着する第１接着層６１０が配置される。第１接着層６１０が設けられることで、第１接着層６１０が設けられていない場合に比べ、絶縁層６３と第１遮光膜６１との密着性を高めることができる。同様に、第１基板２１と第２遮光膜６２と間には、これらを接着する第２接着層６２０が配置される。第２接着層６２０が設けられることで、第２接着層６２０が設けられていない場合に比べ、第１基板２１と第２遮光膜６２との密着性を高めることができる。よって、第１遮光膜６１および第２遮光膜６２の剥離を抑制することができる。なお、第１接着層６１０および第２接着層６２０のそれぞれは省略してもよい。

【0063】

また、第１遮光膜６１および第２遮光膜６２を有する電気光学装置１００は、第１遮光膜６１および第２遮光膜６２によって第１基板２１から半導体層２３１に向かう光の入射を効果的に抑制することができる。よって、第１基板２１から画素電極２５に向かって光が入射する電気光学装置１００において、遮光性の効果を特に発揮し得る。

【0064】

１Ｅ．電気光学装置１００の製造方法
図１１は、電気光学装置１００が有する素子基板２の一部の製造方法の流れを示す図である。素子基板２の製造方法は、凹部形成工程Ｓ１１と、第１および第２遮光膜形成工程Ｓ１２と、トランジスター形成工程Ｓ１３、ストッパー部形成工程Ｓ１４と、走査線形成工程Ｓ１５と、第１定電位線形成工程Ｓ１６とを有する。

【0065】

図１２は、凹部形成工程Ｓ１１を説明するための断面図である。図１２に示すように、例えば、ガラス板または石英板等で構成された第１基板２１をエッチングすることにより、第１部分２１１および第２部分２１２を有する凹部２１０が形成される。具体的には、凹部２１０は、第１凹部を形成した後、当該第１凹部の底面をさらにエッチングすることにより第２凹部を形成する。つまり、所謂デュアルダマシンに変更法により凹部２１０が形成される。

【0066】

図１３および図１４のそれぞれは、第１および第２遮光膜形成工程Ｓ１２を説明するための断面図である。図１３に示すように、凹部２１０内に、第２接着層６２０ｘ、第２遮光膜６２ｘ、絶縁層６３ｘ、第１接着層６１０ｘおよび第１遮光膜６１ｘをこの順に積層する。各層は、例えば、ＣＶＤ法またはＰＶＤ（physical vapor deposition）法等の蒸着法により成膜される。次いで、第２接着層６２０ｘ、第２遮光膜６２ｘ、絶縁層６３ｘ、第１接着層６１０ｘおよび第１遮光膜６１ｘに対してＣＭＰ法等の研磨処理を施すことにより、図１４に示すように、第２接着層６２０、第２遮光膜６２、絶縁層６３、第１接着層６１０および第１遮光膜６１が形成される。研磨処理により、第２接着層６２０、第２遮光膜６２、絶縁層６３、第１接着層６１０および第１遮光膜６１の各上面は平坦化される。

【0067】

デュアルダマシン法により、凹部２１０を形成した後に、第２接着層６２０ｘ、第２遮光膜６２ｘ、絶縁層６３ｘ、第１接着層６１０ｘおよび第１遮光膜６１ｘをこの順に積層することで、第２接着層６２０、第２遮光膜６２、絶縁層６３、第１接着層６１０および第１遮光膜６１を簡単かつ確実に形成することができる。よって、例えば第１遮光膜６１および第２遮光膜６２を互いに異なる凹部に形成する場合に比べ、工程数を大幅に削減することができる。このため、生産性を高めることができる。

【0068】

図１５は、トランジスター形成工程Ｓ１３を説明するための断面図である。図１５に示すように、まず、第１遮光膜６１および第２遮光膜６２上に、例えば熱酸化またはＣＶＤ法により絶縁層２２１が形成される。なお、絶縁層２２１には適宜ＣＭＰ法により平坦化が行われる。第１遮光膜６１および第２遮光膜６２が存在するため、絶縁層２２１は、例えば５００Å以上３０００Å以下の範囲内の厚さで形成される。

【0069】

次いで、絶縁層２２１上に、半導体層２３１、ゲート絶縁膜２３３およびゲート電極２３２が形成される。前述のように、半導体層２３１は、例えば、ポリシリコンを成膜して形成され、チャネル領域２３１ａを除く領域には、導電性を高める不純物がドープされる。ゲート絶縁膜２３３は、例えば、熱酸化またはＣＶＤ法等で成膜される。ゲート電極２３２は、例えば、ポリシリコンに導電性を高める不純物がドープされることにより形成される。

【0070】

図１６は、ストッパー部形成工程Ｓ１４を説明するための断面図である。図１７は、ストッパー部形成工程Ｓ１４を説明するための平面図である。

【0071】

図１６に示すように、まず、ゲート電極２３２上に、例えばＣＶＤ法により絶縁層２２３が形成される。なお、絶縁層２２３には適宜ＣＭＰ法により平坦化が行われる。次いで、絶縁層２２３上に、ストッパー部２８２が形成される。ストッパー部２８２は、例えば、タングステン、チタンおよびアルミニウム等の金属、金属窒化物ならびに金属シリサイド等の金属材料を用いて形成される。ストッパー部２８２は、例えば、ＣＶＤ法またはＰＶＤ法により形成された金属材料膜をエッチングによりパターニングすることにより形成される。なお、ストッパー部２８２は、窒化ケイ素等であってもよい。

【0072】

図１７に示すように、ストッパー部２８２は、半導体層２３１の低濃度ドレイン領域２３１ｄに重なるよう形成される。ストッパー部２８２は、第１定電位線形成工程Ｓ１６において形成するコンタクト部２８１が配置されるコンタクトホールＨ４の形成において用いられる。

【0073】

図１８、図１９および図２１のそれぞれは、走査線形成工程Ｓ１５を説明するための断面図である。図２０は、走査線形成工程Ｓ１５を説明するための平面図である。

【0074】

ストッパー部２８２上に、例えばＣＶＤ法により絶縁層２２４が形成される。なお、絶縁層２２４には適宜ＣＭＰ法により平坦化が行われる。次いで、図１８および図１９に示すように、絶縁層２２４に３つのコンタクトホールＨ１、Ｈ２およびＨ３が形成される。コンタクトホールＨ１、Ｈ２およびＨ３は、例えば、フッ素系のエッチング剤を用いたエッチングにより同一処理で形成される。また、図２０に示すように、コンタクトホールＨ１は、ゲート電極２３２に重なるよう形成される。コンタクトホールＨ２は、ドレイン領域２３１ｂに重なるよう形成される。コンタクトホールＨ３は、ソース領域２３１ｃに重なるよう形成される。

【0075】

図１８および図１９に示すように、コンタクトホールＨ１の形成の際、ゲート電極２３２および第１遮光膜６１がエッチングストッパーとして機能する。コンタクトホールＨ１が形成されることで、ゲート電極２３２および第１遮光膜６１の各一部が露出する。また、コンタクトホールＨ１は、２つの深さを有する。具体的には、図１９に示すように、コンタクトホールＨ１は、絶縁層２２４の上面からゲート電極２３２までの深さと、絶縁層２２４の上面から第１遮光膜６１までの深さと、を有する。また、図１８に示すように、コンタクトホールＨ２およびＨ３の形成の際、半導体層２３１がエッチングストッパーとして機能する。よって、コンタクトホールＨ２およびＨ３が形成されることで、半導体層２３１のドレイン領域２３１ｂおよびソース領域２３１ｃの各一部が露出する。

【0076】

次に、コンタクトホールＨ１、Ｈ２およびＨ３内を埋め、かつ絶縁層２２４上に導電膜を形成した後、当該導電膜をエッチングによりパターニングする。これにより、図２１に示すように、コンタクトホールＨ１を埋める導電部２７１と、コンタクトホールＨ２を埋める導電部２７２と、コンタクトホールＨ３を埋める導電部２７３とが形成される。加えて、導電部２７１と走査線２４１とが一体的に形成され、導電部２７２とドレイン中継電極２４７とが一体的に形成され、導電部２７３とソース中継電極２４８とが一体的に形成される。

【0077】

図２２、図２３および図２５のそれぞれは、第１定電位線形成工程Ｓ１６を説明するための断面図である。図２４は、第１定電位線形成工程Ｓ１６を説明するための平面図である。

【0078】

走査線２４１上に、例えばＣＶＤ法により絶縁層２２５が形成される。なお、絶縁層２２５には適宜ＣＭＰ法により平坦化が行われる。次いで、図２２および図２３に示すように、絶縁層２２５にコンタクトホールＨ４が形成される。コンタクトホールＨ４は、例えば、フッ素系のエッチング剤を用いたエッチングにより形成される。また、図２４に示すように、コンタクトホールＨ４は、ストッパー部２８２に重なるよう形成される。

【0079】

図２２および図２３に示すように、コンタクトホールＨ４の形成の際、ストッパー部２８２および第２遮光膜６２がエッチングストッパーとして機能する。コンタクトホールＨ４が形成されることで、ストッパー部２８２および第２遮光膜６２の各一部が露出する。また、図２３に示すように、コンタクトホールＨ４は、２つの深さを有する。具体的には、コンタクトホールＨ４は、絶縁層２２５の上面からストッパー部２８２までの深さと、絶縁層２２５の上面から第２遮光膜６２までの深さと、を有する。

【0080】

次に、コンタクトホールＨ４内を埋め、かつ絶縁層２２５上に導電膜を形成した後、当該導電膜をエッチングによりパターニングする。これにより、図２５に示すように、コンタクトホールＨ４を埋めるコンタクト部２８１が形成される。

【0081】

以上のようにして、素子基板２の第１定電位線２４３までの層が形成される。なお、素子基板２のその他の構成は、例えば公知の方法を用いて形成される。
２．変形例
以上に例示した実施形態は多様に変形され得る。前述の実施形態に適用され得る具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。

【0082】

前述の実施形態では、第１基板２１は凹部２１０を有するが、凹部２１０を有さなくてもよい。その場合、第１基板２１の平坦な上面に第１遮光膜６１および第２遮光膜６２が配置されてもよい。

【0083】

前述の実施形態では、第１遮光膜６１は、平面視で第２遮光膜６２に重なるが、重なっていなくてもよい。

【0084】

図２６は、変形例の第１遮光膜６１Ａおよび第２遮光膜６２Ｂを示す断面図である。図２６に示す第１遮光膜６１Ａは、第１基板２１が有する凹部２１５に配置される。一方、第２遮光膜６２Ｂは、第１基板２１が有する凹部２１６に配置される。したがって、第１遮光膜６１Ａは、平面視で第２遮光膜６２Ａに重なっていない。ただし、前述の実施形態のように、段差を有する１つの凹部２１０を形成し、凹部２１０内に第１遮光膜６１および第２遮光膜６２を形成することで、２つの凹部２１５および２１６を形成し、第１遮光膜６１Ａおよび第２遮光膜６２Ａを形成する場合に比べ、製造の工程数を大幅に削減することができる。加えて、第１基板２１から見て第１遮光膜６１Ａおよび第２遮光膜６２Ａを隙間なく半導体層２３１の下に配置することができるため、トランジスター２３の遮光性能が向上する。

【0085】

前述の実施形態では、半導体層２３１は、平面視で走査線２４１と交差しているが、平面視で走査線２４１に沿って配置されてもよい。したがって、前述の実施形態では、半導体層２３１は、Ｙ２方向に沿って延在するが、走査線２４１が延在するＸ１方向に沿って延在してもよい。また、前述の実施形態では、第２遮光膜６２は、平面視で走査線２４１と交差しているが、平面視で走査線２４１に沿って配置されてもよい。したがって、前述の実施形態では、第２遮光膜６２は、Ｙ２方向に沿って延在するが、走査線２４１が延在するＸ１方向に沿って延在してもよい。

【0086】

前述の実施形態では、アクティブマトリクス方式の電気光学装置１００が例示されるが、これに限定されず、電気光学装置１００の駆動方式は、例えば、パッシブマトリクス方式等でもよい。

【0087】

「電気光学装置」の駆動方式は、縦電界方式に限定されず、横電界方式でもよい。第１実施形態では、素子基板２に画素電極２５が設けられ、対向基板３に共通電極３３が設けられているが、素子基板２または対向基板３のいずれか一方のみに、液晶層５に電界を印加するための電極が設けられてもよい。なお、横電界方式としては、例えばＩＰＳ（In Plane Switching）モードが挙げられる。また、縦電界方式としては、ＴＮ（Twisted Nematic）モード、ＶＡ（Virtical Alignment）、ＰＶＡモードおよびＯＣＢ（Optically Compensated Bend）モードが挙げられる。

【0088】

３．電子機器
電気光学装置１００は、各種電子機器に用いることができる。

【0089】

図２７は、電子機器の一例であるパーソナルコンピューター２０００を示す斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１００と、電源スイッチ２００１およびキーボード２００２が設置される本体部２０１０と、制御部２００３と、を有する。制御部２００３は、例えばプロセッサーおよびメモリーを含み、電気光学装置１００の動作を制御する。

【0090】

図２８は、電子機器の一例であるスマートフォン３０００を示す平面図である。スマートフォン３０００は、操作ボタン３００１と、各種の画像を表示する電気光学装置１００と、制御部３００２と、を有する。操作ボタン３００１の操作に応じて電気光学装置１００に表示される画面内容が変更される。制御部３００２は、例えばプロセッサーおよびメモリーを含み、電気光学装置１００の動作を制御する。

【0091】

図２９は、電子機器の一例であるプロジェクターを示す模式図である。投射型表示装置４０００は、例えば、３板式のプロジェクターである。電気光学装置１ｒは、赤色の表示色に対応する電気光学装置１００であり、電気光学装置１ｇは、緑の表示色に対応する電気光学装置１００であり、電気光学装置１ｂは、青色の表示色に対応する電気光学装置１００である。すなわち、投射型表示装置４０００は、赤、緑および青の表示色に各々対応する３個の電気光学装置１ｒ、１ｇ、１ｂを有する。制御部４００５は、例えばプロセッサーおよびメモリーを含み、電気光学装置１００の動作を制御する。

【0092】

照明光学系４００１は、光源である照明装置４００２からの出射光のうち赤色成分ｒを電気光学装置１ｒに供給し、緑色成分ｇを電気光学装置１ｇに供給し、青色成分ｂを電気光学装置１ｂに供給する。各電気光学装置１ｒ、１ｇ、１ｂは、照明光学系４００１から供給される各単色光を表示画像に応じて変調するライトバルブ等の光変調器として機能する。投射光学系４００３は、各電気光学装置１ｒ、１ｇ、１ｂからの出射光を合成して投射面４００４に投射する。

【0093】

以上の電子機器は、前述の電気光学装置１００と、制御部２００３、３００２または４００５と、を備える。遮光性に優れるとともにオフリーク電流の増加が抑制された電気光学装置１００を備えることで、パーソナルコンピューター２０００、スマートフォン３０００または投射型表示装置４０００の表示品位の向上を図ることができる。

【0094】

なお、本発明の電気光学装置が適用される電子機器としては、例示した機器に限定されず、例えば、ＰＤＡ（Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、車載用の表示器、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、およびＰＯＳ（Point of sale）端末等が挙げられる。さらに、本発明が適用される電子機器としては、プリンター、スキャナー、複写機、ビデオプレーヤー、またはタッチパネルを備えた機器等が挙げられる。

【0095】

以上、好適な実施形態に基づいて本発明を説明したが、本発明は前述の実施形態に限定されない。また、本発明の各部の構成は、前述の実施形態の同様の機能を発揮する任意の構成に置換でき、また、任意の構成を付加できる。

【0096】

また、前述した説明では、本発明の電気光学装置の一例として液晶装置について説明したが、本発明の電気光学装置はこれに限定されない。例えば、本発明の電気光学装置は、イメージセンサー等にも適用することができる。また、例えば、有機ＥＬ（electro luminescence）、無機ＥＬまたは発光ポリマー等の発光素子を用いた表示パネルに対しても前述の実施形態と同様に本発明が適用され得る。また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを用いた電気泳動表示パネルに対しても前述の実施形態と同様に本発明が適用され得る。また、多数の可動式の微小鏡面（マイクロミラー）を用いた表示パネル（ＤＭＤ（Digital Mirror Device））に対しても前述の実施形態と同様に本発明が適用され得る。

【符号の説明】

【0097】

２…素子基板、３…対向基板、４…シール部材、５…液晶層、１１…走査線駆動回路、１２…信号線駆動回路、１３…外部端子、２１…第１基板、２２…積層体、２３…トランジスター、２５…画素電極、２９…第１配向膜、３１…第２基板、３２…絶縁膜、３３…共通電極、３４…第２配向膜、６１…第１遮光膜、６２…第２遮光膜、６３…絶縁層、１００…電気光学装置、２１０…凹部、２１１…第１部分、２１２…第２部分、２１２ａ…幅広部、２１２ｂ…幅狭部、２２０～２２９…絶縁層、２３１…半導体層、２３１ａ…チャネル領域、２３１ｂ…ドレイン領域、２３１ｃ…ソース領域、２３１ｄ…低濃度ドレイン領域、２３１ｅ…低濃度ソース領域、２３２…ゲート電極、２３３…ゲート絶縁膜、２４０…容量素子、２４１…走査線、２４２…信号線、２４３…第１定電位線、２４４…第２定電位線、２４５…第１容量、２４６…第２容量、２４７…ドレイン中継電極、２４８…ソース中継電極、２４９…中継電極、２７１～１８０…導電部、２８１…コンタクト部、２８２…ストッパー部、６１０…第１接着層、６１０ｘ…第１接着層、６２０…第２接着層、６２０ｘ…第２接着層、２２５３…誘電体層、２２６３…誘電体層、２４５１…電極、２４５２…電極、２４６１…電極、２４６２…電極、Ａ１０…表示領域、Ａ２０…周辺領域、Ｄ１…距離、Ｄ２…距離、Ｈ１…コンタクトホール、Ｈ２…コンタクトホール、Ｈ３…コンタクトホール、Ｈ４…コンタクトホール、Ｐ…画素、ｂ…青色成分、ｇ…緑色成分、ｒ…赤色成分。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】