ホーム > 特許ランキング > サンケン電気株式会社
知財求人 - 知財ポータルサイト「IP Force」
特許7524803臨界モード方式の力率改善回路のデジタル制御を行う集積回路及び方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-22
(45)【発行日】2024-07-30
(54)【発明の名称】臨界モード方式の力率改善回路のデジタル制御を行う集積回路及び方法
(51)【国際特許分類】
H02M 7/12 20060101AFI20240723BHJP
【ＦＩ】
H02M7/12 Q
【請求項の数】
4
(21)【出願番号】P 2021039776
(22)【出願日】2021-03-12
(65)【公開番号】P2022139406
(43)【公開日】2022-09-26
【審査請求日】2023-07-20
(73)【特許権者】
【識別番号】000106276
【氏名又は名称】サンケン電気株式会社
(74)【代理人】
【識別番号】100108866
【弁理士】
【氏名又は名称】大坂 雅浩
(72)【発明者】
【氏名】大竹 修
(72)【発明者】
【氏名】古越 隆一
【審査官】麻生 哲朗
(56)【参考文献】
【文献】特開２０１１－０９１９８１（ＪＰ，Ａ）
【文献】特開２００８－１８２５０８（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１１／００３７６２８（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ７／１２
(57)【特許請求の範囲】
【請求項1】
臨界モード方式の力率改善回路のデジタル制御を行う集積回路であって、前記集積回路は、
前記臨界モード方式の力率改善回路の出力電圧検出部およびスイッチング電流検出部と、前記出力電圧検出部およびスイッチング電流検出部の出力信号をアナログ／デジタル変換を行うＡ／ＤコンバータおよびＳ／Ｈ回路と、
前記Ａ／ＤコンバータおよびＳ／Ｈ回路のサンプリング周波数は可変するスイッチング周波数と同期し、
前記Ａ／Ｄコンバータの出力信号を基に演算を行い、前記臨界モード方式の力率改善回路のスイッチング素子をオン／オフするパルス信号を生成する演算器と、
前記臨界モード方式の力率改善回路のスイッチング周波数に基づき前記Ａ／Ｄコンバータの出力信号にサンプリング周波数の補正値を線形補正する補正値算出部と、
前記補正値算出部の補正値を前記演算器の入力信号に加算する加算器と、を備えたことを特徴とする臨界モード方式の力率改善回路のデジタル制御を行う集積回路。
【請求項2】
前記補正値算出部は、線形補正するための数式Ｖｃ＝ａ－ｂ／ｆを備え、前記数式のａ、ｂは、前記サンプリング周波数の帯域を少なくとも二分割にし、前記分割した帯域ごとの測定値の定数に基づく補正定数であり、前記ｆは前記サンプリング周波数であり、前記Ｖｃは前記補正値であって、前記サンプリング周波数の帯域を少なくとも二分割にして、前記分割した帯域ごとに前記補正定数が設定されていることを特徴とする請求項１記載の臨界モード方式の力率改善回路のデジタル制御を行う集積回路。
【請求項3】
臨界モード方式の力率改善回路のデジタル制御を行う方法であって、前記臨界モード方式の力率改善回路の出力電圧検出手段およびスイッチング電流検出手段と、前記出力電圧検出手段およびスイッチング電流検出手段の出力信号をアナログ／デジタル変換を行うアナログ／デジタル変換手段およびサンプル／ホールド手段と、前記アナログ／デジタル変換手段およびサンプル／ホールド手段のサンプリング周波数は可変するスイッチング周波数と同期し、前記アナログ／デジタル変換手段の出力信号を基に演算を行い、前記臨界モード方式の力率改善回路のスイッチング素子をオン／オフするパルス信号を生成する演算手段と、
前記臨界モード方式の力率改善回路のスイッチング周波数に基づき前記アナログ／デジタル変換手段の出力信号にサンプリング周波数の補正値を線形補正する補正値算出手段と、
前記補正値算出手段により算出された補正値を前記演算手段の入力信号に加算する加算手段と、を備えたことを特徴とする臨界モード方式の力率改善回路のデジタル制御を行う方法。
【請求項4】
前記補正値算出手段は、線形補正するための数式Ｖｃ＝ａ－ｂ／ｆに基づきサンプリング周波数の補正値を算出し、前記数式のａ、ｂは、前記サンプリング周波数の帯域を少なくとも二分割にし、前記分割した帯域ごとの測定値の定数に基づく補正定数であり、前記ｆは前記サンプリング周波数であり、前記Ｖｃは前記補正値であって、前記サンプリング周波数の帯域を少なくとも二分割にして、前記分割した帯域ごとの前記補正定数に基づき補正値を算出することを特徴とする請求項３記載の臨界モード方式の力率改善回路のデジタル制御を行う方法。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、交流入力電圧を直流出力電圧に変換して出力する臨界モード方式の力率改善
回路のデジタル制御回路を行う集積回路において、各種の検出信号をアナログ／デジタル
変換するＡ／Ｄコンバータに関する。
回路のデジタル制御回路を行う集積回路において、各種の検出信号をアナログ／デジタル
変換するＡ／Ｄコンバータに関する。
【背景技術】
【0002】
ＬＣＤＴＶ、ＯＬＥＤＴＶなどの家電製品には、交流入力電源から安定した出力電圧を
生成する手段として、力率改善回路（ＰＦＣ）及びＤＣ／ＤＣコンバータが使用されてい
る。特に、力率改善回路においては、品質の安定化、低価格化あるいは小型化の目的から
デジタル制御が採用される。このため、出力電圧、およびスイッチング電流などのアナロ
グ信号をデジタル信号に変換するためにＡ／Ｄコンバータが採用されている。
Ａ／Ｄコンバータのサンプリング周波数は一般的に固定周波数である。これに対して図
８に示す臨界モード方式の力率改善回路（ＰＦＣ）では、図９のリアクトル電流ＩＬ１に
示すように発振周波数は入力電圧に応じて変化し、また、負荷電力の大小によっても変化
する。従って、臨界モード方式の力率改善回路のデジタル制御を考えた場合、少なくとも
リアクトル電流信号と出力電圧信号をアナログ／デジタル変換するＡ／Ｄコンバータが必
要になるが、サンプリングはスイッチング周波数に同期して行わなければならない。また
、力率改善回路（ＰＦＣ）の出力電圧は約４００Ｖと高電圧であり、かつ省エネルギー規
制から検出回路の損失を抑える必要がある。このため、検出回路はハイインピーダンスと
なるため、前述のサンプリング周波数が高周波数に変動すると検出精度が落ちる問題があ
る。すなわち、図８に示す臨界モード方式の力率改善回路（ＰＦＣ）のサンプル＆ホール
ド回路（以下Ｓ＆Ｈ回路）Ｓ／Ｈの検出回路はＲ１，Ｒ２からなる高抵抗値である。図１
０に示すように、サンプリング周波数が高くなると後段のＳ／Ｈ回路との時定数の関係か
らコンデンサＣ３、Ｃ４に十分に充電されていない値をアナログ／デジタル変換され、サ
ンプリング周波数が低い場合よりも検出値ＶＣ４が低くなる。その結果、図１１に示すよ
うにサンプリング周波数が高くなるにつれて力率改善回路（ＰＦＣ）の出力電圧が設定電
圧よりも上昇するという問題を生じる。
ここで、力率改善回路に限定したＡ／Ｄコンバータではないが、サンプリングレートを
変化させるＡ／Ｄコンバータが、特許文献１に開示されている。
生成する手段として、力率改善回路（ＰＦＣ）及びＤＣ／ＤＣコンバータが使用されてい
る。特に、力率改善回路においては、品質の安定化、低価格化あるいは小型化の目的から
デジタル制御が採用される。このため、出力電圧、およびスイッチング電流などのアナロ
グ信号をデジタル信号に変換するためにＡ／Ｄコンバータが採用されている。
Ａ／Ｄコンバータのサンプリング周波数は一般的に固定周波数である。これに対して図
８に示す臨界モード方式の力率改善回路（ＰＦＣ）では、図９のリアクトル電流ＩＬ１に
示すように発振周波数は入力電圧に応じて変化し、また、負荷電力の大小によっても変化
する。従って、臨界モード方式の力率改善回路のデジタル制御を考えた場合、少なくとも
リアクトル電流信号と出力電圧信号をアナログ／デジタル変換するＡ／Ｄコンバータが必
要になるが、サンプリングはスイッチング周波数に同期して行わなければならない。また
、力率改善回路（ＰＦＣ）の出力電圧は約４００Ｖと高電圧であり、かつ省エネルギー規
制から検出回路の損失を抑える必要がある。このため、検出回路はハイインピーダンスと
なるため、前述のサンプリング周波数が高周波数に変動すると検出精度が落ちる問題があ
る。すなわち、図８に示す臨界モード方式の力率改善回路（ＰＦＣ）のサンプル＆ホール
ド回路（以下Ｓ＆Ｈ回路）Ｓ／Ｈの検出回路はＲ１，Ｒ２からなる高抵抗値である。図１
０に示すように、サンプリング周波数が高くなると後段のＳ／Ｈ回路との時定数の関係か
らコンデンサＣ３、Ｃ４に十分に充電されていない値をアナログ／デジタル変換され、サ
ンプリング周波数が低い場合よりも検出値ＶＣ４が低くなる。その結果、図１１に示すよ
うにサンプリング周波数が高くなるにつれて力率改善回路（ＰＦＣ）の出力電圧が設定電
圧よりも上昇するという問題を生じる。
ここで、力率改善回路に限定したＡ／Ｄコンバータではないが、サンプリングレートを
変化させるＡ／Ｄコンバータが、特許文献１に開示されている。
【0003】
図１２は特許文献１に開示されたＡ／Ｄコンバータの非線形補正システムで、係数記憶
、係数変換回路、および補正回路を含む。係数ストレージは、最初のサンプリングレート
でＡ／Ｄコンバータの非線形性を補正するための係数の最初のセットでエンコードされる
。係数変換回路は、係数ストレージに結合されている。係数変換回路は、異なるサンプリ
ングレートでＡ／Ｄコンバータの非線形性を補正するための係数の２番目のセットを生成
するように構成されている。補正回路は、Ａ／Ｄコンバータが異なるサンプリングレート
で動作しているときに、Ａ／Ｄコンバータの出力の非線形性を補正するために係数の２番
目のセットを適用するように構成されている。
、係数変換回路、および補正回路を含む。係数ストレージは、最初のサンプリングレート
でＡ／Ｄコンバータの非線形性を補正するための係数の最初のセットでエンコードされる
。係数変換回路は、係数ストレージに結合されている。係数変換回路は、異なるサンプリ
ングレートでＡ／Ｄコンバータの非線形性を補正するための係数の２番目のセットを生成
するように構成されている。補正回路は、Ａ／Ｄコンバータが異なるサンプリングレート
で動作しているときに、Ａ／Ｄコンバータの出力の非線形性を補正するために係数の２番
目のセットを適用するように構成されている。
【先行技術文献】
【特許文献】
【0004】
【文献】ＵＳ９９３５６４５公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献1によれば、２つの異なるサンプリングレートでＡ／Ｄコンバータの出力の非線
形性を補正することを開示している。
しかしながら、１スイッチング辺り２回のサンプリングレートと演算するための制御回路
、例えばＣＰＵの処理能力は高性能かつ、処理性能が速い高価なものが必要である。
特にＬＣＤ・ＯＬＥＤの大型ＴＶなどの力率改善回路に採用する場合、上記のＡ／Ｄコン
バータおよび制御回路が高価なものになってしまう。
上記問題に鑑み、本開示の一実施形態は、臨界モードの力率改善回路のデジタル制御に
おいて、簡易な線形補正でＡ／Ｄコンバータのサンプリング周波数に対する補正値の算出
を提供することを課題とする。
形性を補正することを開示している。
しかしながら、１スイッチング辺り２回のサンプリングレートと演算するための制御回路
、例えばＣＰＵの処理能力は高性能かつ、処理性能が速い高価なものが必要である。
特にＬＣＤ・ＯＬＥＤの大型ＴＶなどの力率改善回路に採用する場合、上記のＡ／Ｄコン
バータおよび制御回路が高価なものになってしまう。
上記問題に鑑み、本開示の一実施形態は、臨界モードの力率改善回路のデジタル制御に
おいて、簡易な線形補正でＡ／Ｄコンバータのサンプリング周波数に対する補正値の算出
を提供することを課題とする。
【課題を解決するための手段】
【0006】
上記課題を解決するために、臨界モード方式の力率改善回路のデジタル制御を行う集積
回路であって、前記集積回路は、前記臨界モード方式の力率改善回路の出力電圧検出部お
よびスイッチング電流検出部と、前記出力電圧検出部およびスイッチング電流検出部の出
力信号をアナログ／デジタル変換を行うＡ／ＤコンバータおよびＳ／Ｈ回路と、前記Ａ／
ＤコンバータおよびＳ／Ｈ回路のサンプリング周波数は可変するスイッチング周波数と同
期し、前記Ａ／Ｄコンバータの出力信号を基に演算を行い、前記臨界モード方式の力率改
善回路のスイッチング素子をオン／オフするパルス信号を生成する演算器と、前記臨界モ
ード方式の力率改善回路のスイッチング周波数に基づき前記Ａ／Ｄコンバータの出力信号
にサンプリング周波数の補正値を線形補正する補正値算出部と、前記補正値算出部の補正
値を前記演算器の入力信号に加算する加算器と、を備えたことを特徴とする。
回路であって、前記集積回路は、前記臨界モード方式の力率改善回路の出力電圧検出部お
よびスイッチング電流検出部と、前記出力電圧検出部およびスイッチング電流検出部の出
力信号をアナログ／デジタル変換を行うＡ／ＤコンバータおよびＳ／Ｈ回路と、前記Ａ／
ＤコンバータおよびＳ／Ｈ回路のサンプリング周波数は可変するスイッチング周波数と同
期し、前記Ａ／Ｄコンバータの出力信号を基に演算を行い、前記臨界モード方式の力率改
善回路のスイッチング素子をオン／オフするパルス信号を生成する演算器と、前記臨界モ
ード方式の力率改善回路のスイッチング周波数に基づき前記Ａ／Ｄコンバータの出力信号
にサンプリング周波数の補正値を線形補正する補正値算出部と、前記補正値算出部の補正
値を前記演算器の入力信号に加算する加算器と、を備えたことを特徴とする。
【発明の効果】
【0007】
本発明によると、臨界モード方式の力率改善回路のデジタル制御を行う集積回路のＡ／
Ｄコンバータ周辺回路の規模を小さくすることができる。また、サンプリング周波数帯域
を分割し、分割した帯域ごとの補正値を線形補正式で算出することで、Ａ／Ｄコンバータ
の出力信号の精度を簡易な演算で向上できる。また、補正値を線形補正式で算出すること
で高速・高価な演算器（ＣＰＵ）を使用することなく汎用の演算器（ＣＰＵ）を使用する
ことができる。
Ｄコンバータ周辺回路の規模を小さくすることができる。また、サンプリング周波数帯域
を分割し、分割した帯域ごとの補正値を線形補正式で算出することで、Ａ／Ｄコンバータ
の出力信号の精度を簡易な演算で向上できる。また、補正値を線形補正式で算出すること
で高速・高価な演算器（ＣＰＵ）を使用することなく汎用の演算器（ＣＰＵ）を使用する
ことができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
（実施形態）
図１の実施形態は、臨界モード方式の力率改善回路（ＰＦＣ）である。臨界モード方式の
力率改善回路（ＰＦＣ）は、交流電源を全波整流し、その交流整流電圧をリアクトルＬ１
とスイッチング素子Ｑ１の直列接続回路でスイッチングをし、リアクトルＬ１の蓄積エネ
ルギーを全波整流された電圧に重畳し、ダイオードＤ１を介して出力平滑コンデンサＣ２
に供給することで、所定の出力電圧（およそ４００Ｖ）を生成して負荷に供給するもので
ある。
ここで、商用周波数の半周期以上の期間でスイッチング素子Ｑ１のオン時間をほぼ固定し
てスイッチングさせる。スイッチング素子Ｑ１のオフ時のリアクトルＬ１に流れるリアク
トル電流がゼロになった時点（臨界点）でスイッチング素子Ｑ１をターンオンさせる。こ
れにより、図９に示すように交流電源に流れる電流は交流電圧と相似する波形となり、力
率改善が可能になる。
ここで、スイッチング素子Ｑ１のオンオフ制御に必要な信号は、出力電圧Ｖｏｕｔの信号
と、スイッチング素子Ｑ１に流れるドレイン電流の信号になる。前者は、出力電圧Ｖｏｕ
ｔをフィードバック制御するためのオン時間を算出するために必要であり、後者は、スイ
ッチング素子Ｑ１に過大な電流が流れることを制限するためにある。
上記のスイッチング素子Ｑ１のオンオフ制御を担っているのが制御回路２になる。制御回
路２は、スイッチング素子Ｑ１のゲートドライバＢＦ、演算器ＣＡ、補正値算出部ＣＭ、
加算器ＳＵＭ、Ａ／ＤコンバータＡ／Ｄ、Ｓ＆Ｈ回路Ｓ／Ｈ、選択スイッチＳ－ＳＷから
構成される。制御回路２は集積回路で構成される。
図１を参照すると、制御回路２では、出力電圧Ｖｏｕｔを抵抗Ｒ１とＲ２およびコンデ
ンサＣ３で分圧した信号と、スイッチング素子Ｑ１のドレイン電流を検出する抵抗Ｒ３の
電圧降下信号とを切り替える選択スイッチＳ－ＳＷを介してＳ＆Ｈ回路Ｓ／Ｈに接続され
る。Ｓ＆Ｈ回路Ｓ／Ｈの出力はＡ／ＤコンバータＡ／Ｄに接続され、Ａ／ＤコンバータＡ
／Ｄの出力は加算器ＳＵＭを介して演算器ＣＡに接続されている。加算器ＳＵＭの信号は
演算器ＣＡにより図示しない基準電圧と比較して演算され、演算器ＣＡからパルス信号と
して、一方はスイッチング素子Ｑ１を駆動するパルス信号としてゲートドライバＢＦへ出
力され、他方は補正値算出部ＣＭへ出力される。補正値算出部ＣＭの出力は加算器ＳＵＭ
に接続されている。
すなわち、加算器ＳＵＭはＡ／ＤコンバータＡ／Ｄから出力された信号と、補正値算出部
ＣＭの補正信号を加算して演算器ＣＡに入力する。このとき、補正値算出部ＣＭは、演算
器ＣＡから出力されたパルス信号の周波数を基に線形補正された補正値を算出する。
図１の実施形態は、臨界モード方式の力率改善回路（ＰＦＣ）である。臨界モード方式の
力率改善回路（ＰＦＣ）は、交流電源を全波整流し、その交流整流電圧をリアクトルＬ１
とスイッチング素子Ｑ１の直列接続回路でスイッチングをし、リアクトルＬ１の蓄積エネ
ルギーを全波整流された電圧に重畳し、ダイオードＤ１を介して出力平滑コンデンサＣ２
に供給することで、所定の出力電圧（およそ４００Ｖ）を生成して負荷に供給するもので
ある。
ここで、商用周波数の半周期以上の期間でスイッチング素子Ｑ１のオン時間をほぼ固定し
てスイッチングさせる。スイッチング素子Ｑ１のオフ時のリアクトルＬ１に流れるリアク
トル電流がゼロになった時点（臨界点）でスイッチング素子Ｑ１をターンオンさせる。こ
れにより、図９に示すように交流電源に流れる電流は交流電圧と相似する波形となり、力
率改善が可能になる。
ここで、スイッチング素子Ｑ１のオンオフ制御に必要な信号は、出力電圧Ｖｏｕｔの信号
と、スイッチング素子Ｑ１に流れるドレイン電流の信号になる。前者は、出力電圧Ｖｏｕ
ｔをフィードバック制御するためのオン時間を算出するために必要であり、後者は、スイ
ッチング素子Ｑ１に過大な電流が流れることを制限するためにある。
上記のスイッチング素子Ｑ１のオンオフ制御を担っているのが制御回路２になる。制御回
路２は、スイッチング素子Ｑ１のゲートドライバＢＦ、演算器ＣＡ、補正値算出部ＣＭ、
加算器ＳＵＭ、Ａ／ＤコンバータＡ／Ｄ、Ｓ＆Ｈ回路Ｓ／Ｈ、選択スイッチＳ－ＳＷから
構成される。制御回路２は集積回路で構成される。
図１を参照すると、制御回路２では、出力電圧Ｖｏｕｔを抵抗Ｒ１とＲ２およびコンデ
ンサＣ３で分圧した信号と、スイッチング素子Ｑ１のドレイン電流を検出する抵抗Ｒ３の
電圧降下信号とを切り替える選択スイッチＳ－ＳＷを介してＳ＆Ｈ回路Ｓ／Ｈに接続され
る。Ｓ＆Ｈ回路Ｓ／Ｈの出力はＡ／ＤコンバータＡ／Ｄに接続され、Ａ／ＤコンバータＡ
／Ｄの出力は加算器ＳＵＭを介して演算器ＣＡに接続されている。加算器ＳＵＭの信号は
演算器ＣＡにより図示しない基準電圧と比較して演算され、演算器ＣＡからパルス信号と
して、一方はスイッチング素子Ｑ１を駆動するパルス信号としてゲートドライバＢＦへ出
力され、他方は補正値算出部ＣＭへ出力される。補正値算出部ＣＭの出力は加算器ＳＵＭ
に接続されている。
すなわち、加算器ＳＵＭはＡ／ＤコンバータＡ／Ｄから出力された信号と、補正値算出部
ＣＭの補正信号を加算して演算器ＣＡに入力する。このとき、補正値算出部ＣＭは、演算
器ＣＡから出力されたパルス信号の周波数を基に線形補正された補正値を算出する。
【0010】
図８に示す従来技術の力率改善回路１０と本実施形態の力率改善回路１が異なるのは、
補正値算出部ＣＭと、補正値算出部ＣＭから算出された補正値（ａ－ｂ／ｆ）をＡ／Ｄコ
ンバータＡ／Ｄの出力信号に加算する加算器ＳＵＭを備えた点である。
図２は、図１に示す本実施形態の力率改善回路１におけるスイッチング周波数と各部の
動作電圧波形を示す概略図である。図２に示すように、臨界モード方式の力率改善回路（
ＰＦＣ）の負荷電力が重負荷から軽負荷に変化して、スイッチング周波数が低周波数から
高周波数に変化すると、実線で示すＡ／ＤコンバータＡ／Ｄの出力の実際の測定値は低下
していく。ここで、一点鎖線で示す補正値算出部ＣＭから算出された補正値をＡ／Ｄコン
バータＡ／Ｄの出力に加算することで、演算器ＣＡの入力電圧は一定に保たれ、臨界モー
ド方式の力率改善回路（ＰＦＣ）１の出力電圧Ｖｏｕｔは一定の電圧を出力することがで
きる。
補正値算出部ＣＭと、補正値算出部ＣＭから算出された補正値（ａ－ｂ／ｆ）をＡ／Ｄコ
ンバータＡ／Ｄの出力信号に加算する加算器ＳＵＭを備えた点である。
図２は、図１に示す本実施形態の力率改善回路１におけるスイッチング周波数と各部の
動作電圧波形を示す概略図である。図２に示すように、臨界モード方式の力率改善回路（
ＰＦＣ）の負荷電力が重負荷から軽負荷に変化して、スイッチング周波数が低周波数から
高周波数に変化すると、実線で示すＡ／ＤコンバータＡ／Ｄの出力の実際の測定値は低下
していく。ここで、一点鎖線で示す補正値算出部ＣＭから算出された補正値をＡ／Ｄコン
バータＡ／Ｄの出力に加算することで、演算器ＣＡの入力電圧は一定に保たれ、臨界モー
ド方式の力率改善回路（ＰＦＣ）１の出力電圧Ｖｏｕｔは一定の電圧を出力することがで
きる。
【0011】
図２では、Ａ／ＤコンバータＡ／Ｄの出力の補正に関して概念図で示したが、以下に補
正値の算出方法について説明する。
図３は、図1に示す力率改善回路１の出力電圧Ｖｏｕｔに相当する分圧信号で、コンデ
ンサＣ３の電圧ＶＣ３を示す。図３に示すように、出力電圧Ｖｏｕｔの分圧信号（コンデ
ンサＣ３の電圧ＶＣ３）は、Ａ／Ｄコンバータのサンプリング周波数、すなわちスイッチ
ング周波数に応じて変化する。
臨界モード方式の力率改善回路（ＰＦＣ）が重負荷時の場合にはサンプリング周波数は
低い周波数となり、サンプリング直前の電圧ＶＣ３の値はＶ４であり、サンプリング直後
の電圧ＶＣ３の値はＶ３に低下する。
また、軽負荷時の場合にはサンプリング周波数は重負荷時よりも高い周波数となる。こ
こで、図３、図１０に示すように、サンプリング周波数が高くなるにつれて抵抗Ｒ１から
コンデンサＣ３への充電期間が短くなるので重負荷時と比較して軽負荷時のコンデンサＣ
３の電圧ＶＣ３（例えばＶ２、Ｖ１）は重負荷時のコンデンサＣ３の電圧ＶＣ３（例えば
Ｖ４、Ｖ３）よりも低い値になる。
サンプリング直前の電圧値はＶ２であり、サンプリング直後の電圧はＶ１に低下する。
ここで、サンプリング周波数とコンデンサＣ３の両端電圧Ｖ１,Ｖ２,Ｖ３,Ｖ４につい
て考察する。
まず、Ｖ１とＶ２、Ｖ３とＶ４の関係は、
Ｖ１：Ｖ２＝Ｖ３：Ｖ４＝１／（Ｃ３＋Ｃ４）：１／Ｃ３
である。ここで、Ｃ３、Ｃ４はコンデンサＣ３、Ｃ４の容量値を示す。
次に、図1の出力電圧検出回路を簡易化した等価回路を考える。図４（Ａ）は出力電圧
検出回路を簡易化した等価回路と、図４（Ｂ）は図1の出力電圧検出回路を抜き出した図
を示す。図４（Ｂ）の検出回路は少し複雑なので、（Ａ）等価回路に置き換えることを考
える。
まず、図４（Ａ）の等価回路は下記の式（１）のように表すことができる。
I=(V-Vc)/R
=V/R-Vc/R （１）
次に、図４（Ｂ）の検出回路は、下記の式（２）のように表すことができる。
正値の算出方法について説明する。
図３は、図1に示す力率改善回路１の出力電圧Ｖｏｕｔに相当する分圧信号で、コンデ
ンサＣ３の電圧ＶＣ３を示す。図３に示すように、出力電圧Ｖｏｕｔの分圧信号（コンデ
ンサＣ３の電圧ＶＣ３）は、Ａ／Ｄコンバータのサンプリング周波数、すなわちスイッチ
ング周波数に応じて変化する。
臨界モード方式の力率改善回路（ＰＦＣ）が重負荷時の場合にはサンプリング周波数は
低い周波数となり、サンプリング直前の電圧ＶＣ３の値はＶ４であり、サンプリング直後
の電圧ＶＣ３の値はＶ３に低下する。
また、軽負荷時の場合にはサンプリング周波数は重負荷時よりも高い周波数となる。こ
こで、図３、図１０に示すように、サンプリング周波数が高くなるにつれて抵抗Ｒ１から
コンデンサＣ３への充電期間が短くなるので重負荷時と比較して軽負荷時のコンデンサＣ
３の電圧ＶＣ３（例えばＶ２、Ｖ１）は重負荷時のコンデンサＣ３の電圧ＶＣ３（例えば
Ｖ４、Ｖ３）よりも低い値になる。
サンプリング直前の電圧値はＶ２であり、サンプリング直後の電圧はＶ１に低下する。
ここで、サンプリング周波数とコンデンサＣ３の両端電圧Ｖ１,Ｖ２,Ｖ３,Ｖ４につい
て考察する。
まず、Ｖ１とＶ２、Ｖ３とＶ４の関係は、
Ｖ１：Ｖ２＝Ｖ３：Ｖ４＝１／（Ｃ３＋Ｃ４）：１／Ｃ３
である。ここで、Ｃ３、Ｃ４はコンデンサＣ３、Ｃ４の容量値を示す。
次に、図1の出力電圧検出回路を簡易化した等価回路を考える。図４（Ａ）は出力電圧
検出回路を簡易化した等価回路と、図４（Ｂ）は図1の出力電圧検出回路を抜き出した図
を示す。図４（Ｂ）の検出回路は少し複雑なので、（Ａ）等価回路に置き換えることを考
える。
まず、図４（Ａ）の等価回路は下記の式（１）のように表すことができる。
I=(V-Vc)/R
=V/R-Vc/R （１）
次に、図４（Ｂ）の検出回路は、下記の式（２）のように表すことができる。
【0012】
I=(Vout-Vc)/R1-Vc/R2
I=Vout/R1-Vc/R1-Vc/R2
I=Vout/R1-(Vc/R1+Vc/R2)
I=Vout/R1-Vc*(1/R1+1/R2)
I=Vout/R1-Vc*((R1+R2)/(R1*R2))
I=(Vout*R2)/(R1*R2)-Vc*((R1+R2)/(R1*R2))
I=(((Vout*R2)/(R1+R2))*(R1+R2))/(R1*R2)-Vc*(R1+R2)/(R1*R2)) （２）
I=Vout/R1-Vc/R1-Vc/R2
I=Vout/R1-(Vc/R1+Vc/R2)
I=Vout/R1-Vc*(1/R1+1/R2)
I=Vout/R1-Vc*((R1+R2)/(R1*R2))
I=(Vout*R2)/(R1*R2)-Vc*((R1+R2)/(R1*R2))
I=(((Vout*R2)/(R1+R2))*(R1+R2))/(R1*R2)-Vc*(R1+R2)/(R1*R2)) （２）
【0013】
ここで、式（３）の条件とすると、
【0014】
【数3】
【0015】
式（１）と同じI=V/R-Vc/Rで表現できる。式（３）のＲ１、Ｒ２、Ｖｏｕｔはすべて変化
しない定数なので、置き換えが可能になる。これにより、図４（Ｂ）の検出回路を図４（
Ａ）の等価回路に変換することができる。
しない定数なので、置き換えが可能になる。これにより、図４（Ｂ）の検出回路を図４（
Ａ）の等価回路に変換することができる。
【0016】
次に回路図１の過渡特性を考える。
式１の中のVcは時間とともに変化するので、Vc(t)と定義すると、
I=V/R-Vc(t)/R （４）
となる。
また、Vc=t*I/Cの関係であることから
I=C*Vc/t （５）
ここで、Ｖｃは時間とともに変化するので、
I=C*dVc(t)/dt （６）
式（４）に式（６）を当てはめると、
式１の中のVcは時間とともに変化するので、Vc(t)と定義すると、
I=V/R-Vc(t)/R （４）
となる。
また、Vc=t*I/Cの関係であることから
I=C*Vc/t （５）
ここで、Ｖｃは時間とともに変化するので、
I=C*dVc(t)/dt （６）
式（４）に式（６）を当てはめると、
【0017】
【数7】
【0018】
となる。これを積分すると、
In(V/C-Vc(t)/C)=-t/(R*C)+InK （８）
となる。ここでInKは積分定数である。Vc(t)について解くと、
In(V/C-Vc(t)/C)=-t/(R*C)+InK （８）
となる。ここでInKは積分定数である。Vc(t)について解くと、
【0019】
【数9】
【0020】
ここで、t=0の時Vc(t)=0なので、
0=V-KC
K=V/C （１０）
となり、式（９）は、式（１１）として表せられる。
0=V-KC
K=V/C （１０）
となり、式（９）は、式（１１）として表せられる。
【0021】
【数11】
【0022】
ここで、式（３）の条件を式（１１）に当てはめると、式（１２）となる。
【0023】
Vc(t)=(Vout*R2/(R1+R2))*(1-e^(-t/((R1*R2)/(R1+R2))*C))) （１２）
【0024】
この式（１２）をグラフにすると、図５のコンデンサ電圧Ｖｃとサンプリング周期（１／
サンプリング周波数）の特性図になる。
このようにコンデンサＣ３の端子電圧はサンプリング周期（１／サンプリング周波数）
に沿って変化する。また、重負荷時のサンプリング周期（１／サンプリング周波数）によ
って、初期値が変化する。この事から、このグラフは、理論値ともいえる。
ここで、初期値(V1,t1)や(V3,t3)が、どのように決まるかを考える。
まず、軽負荷時のサンプリング周波数をf1,重負荷時のサンプリング周波数をf3とする。
軽負荷時は、
サンプリング周波数）の特性図になる。
このようにコンデンサＣ３の端子電圧はサンプリング周期（１／サンプリング周波数）
に沿って変化する。また、重負荷時のサンプリング周期（１／サンプリング周波数）によ
って、初期値が変化する。この事から、このグラフは、理論値ともいえる。
ここで、初期値(V1,t1)や(V3,t3)が、どのように決まるかを考える。
まず、軽負荷時のサンプリング周波数をf1,重負荷時のサンプリング周波数をf3とする。
軽負荷時は、
【0025】
【数13】
【0026】
を満たす必要が有る。
重負荷時は、
重負荷時は、
【0027】
【数14】
【0028】
を満たす必要が有る。
したがって、最終的にこれらの条件を満たすポイントで安定する。また、図５のグラフを
見ると変化の割合(微分値)が常に変化し、同じところが無いので、一つの条件で、安定点
は一か所になる。
次に、安定点を表す式について考える。
まず、ｔを求めるとき、
したがって、最終的にこれらの条件を満たすポイントで安定する。また、図５のグラフを
見ると変化の割合(微分値)が常に変化し、同じところが無いので、一つの条件で、安定点
は一か所になる。
次に、安定点を表す式について考える。
まず、ｔを求めるとき、
【0029】
【数15】
【0030】
【数16】
【0031】
ここで、1/f=△tと定義する。
次に、ｔが△t変化したときにＡ倍になるVaを求める。
式（１６）より
次に、ｔが△t変化したときにＡ倍になるVaを求める。
式（１６）より
【0032】
【数17】
【0033】
ここで、式（１７）をVaについて解くと、
【0034】
【数18】
【0035】
これにより、ｔが△ｔ変化したときに、コンデンサーＣ３の端子電圧がＡ倍になるポイ
ントの初期値Vaを求めることができる。
ここで、ポイントの時間的初期値taを求めるために式（１６）に代入すると、
ta=R*C*ln(V/(V-(V-V*e^(△t/R/C))/(A-e^(△t/R/C)))) （１９）
となる。
ントの初期値Vaを求めることができる。
ここで、ポイントの時間的初期値taを求めるために式（１６）に代入すると、
ta=R*C*ln(V/(V-(V-V*e^(△t/R/C))/(A-e^(△t/R/C)))) （１９）
となる。
【0036】
次に、本実施形態の線形補正方法について考える。
本実施形態では、演算器ＣＡの負担を減らすため、図６に示すコンデンサＣ３の端子電
圧の理論値を測定値の直線c+b/fに置き換え、当該直線c+b/fに基づき該サンプ
リング周波数に対応する補正値を得る。
図６の直線c+b/fは、軽負荷時のＡ／ＤコンバータＡ／Ｄの測定電圧であるＶ１と、
重負荷時のＡ／ＤコンバータＡ／Ｄの測定電圧であるＶ３を通るラインにする。これは、
誤差がプラスになる領域を作らないためで、誤差がプラスになると、出力電圧が、目標電
圧より高くなるので、部品の破損などを招く恐れが有るためである。
測定値c+b/fのcとbは次のように与えられる。
まず、サンプリング周波数ｆを、ｆ＝1/△ｔと置き換えると、
c+b/f=c+b*△t
この事から、
b=(V3-V1)/(△t3-△t1) （２０）
c=V3-b*△t3 （２１）
となる。
これに式（１８）のVa=(V-V*e^(△t/R/C))/(A-e^(△t/R/C))に当てはめると、
b=(V3-V1)/(△t3-△t1)
=((V-V*e^(△t3/R/C))/(A-e^(△t3/R/C))-(V-V*e^(△t1/R/C))/(A-e^(△t1/R/C))) /(△t
3-△t1) （２２）
c=V3-b*△t3
=(V-V*e^(△t3/R/C))/(A-e^(△t3/R/C)) -b*△t3 （２３）
ここで、条件である式（３）は
R=R1*R2/(R1+R2)
V=Vout*R2/(R1+R2)
である。
また、補正値a-b/fのaは、
a=V-c （２４）
よってaは、
a=V-c=V-((V-V*e^(△t3/R/C))/(A-e^(△t3/R/C)) -b*△t1) =-V*e^(△t3/R/C))/(A-e^(△
t3/R/C)) +b*△t3
=-V*e^(△t3/R/C))/(A-e^(△t3/R/C)) +(((V-V*e^(△t3/R/C))/(A-e^(△t3/R/C)) - (V-V
*e^(△t1/R/C))/(A-e^(△t1/R/C))) /(△t3-△t1))*△t3
=-V*e^(△t3/R/C))/(A-e^(△t3/R/C)) +((V-V*e^(△t3/R/C))/(A-e^(△t3/R/C)) - (V-V*
e^(△t1/R/C))/(A-e^(△t1/R/C))) /△t1 （２５）
として、式（２５）で算出できる。
以上、式（２５）、式（２２）に基づき補正値算出部にてサンプリング周波数毎の線形
の補正値ａ－ｂ／ｆを算出する。これにより、補正値算出部の補正値をＡ／Ｄコンバータ
からの信号に加算器ＳＵＭで加算することで正確な値を得られる。
なお、実験による実測結果を基に定数を求めてもよく、またはシミュレーションでV１、V
３を導き出し、補正値算出部の定数に当てはめてもよい。
本実施形態では、演算器ＣＡの負担を減らすため、図６に示すコンデンサＣ３の端子電
圧の理論値を測定値の直線c+b/fに置き換え、当該直線c+b/fに基づき該サンプ
リング周波数に対応する補正値を得る。
図６の直線c+b/fは、軽負荷時のＡ／ＤコンバータＡ／Ｄの測定電圧であるＶ１と、
重負荷時のＡ／ＤコンバータＡ／Ｄの測定電圧であるＶ３を通るラインにする。これは、
誤差がプラスになる領域を作らないためで、誤差がプラスになると、出力電圧が、目標電
圧より高くなるので、部品の破損などを招く恐れが有るためである。
測定値c+b/fのcとbは次のように与えられる。
まず、サンプリング周波数ｆを、ｆ＝1/△ｔと置き換えると、
c+b/f=c+b*△t
この事から、
b=(V3-V1)/(△t3-△t1) （２０）
c=V3-b*△t3 （２１）
となる。
これに式（１８）のVa=(V-V*e^(△t/R/C))/(A-e^(△t/R/C))に当てはめると、
b=(V3-V1)/(△t3-△t1)
=((V-V*e^(△t3/R/C))/(A-e^(△t3/R/C))-(V-V*e^(△t1/R/C))/(A-e^(△t1/R/C))) /(△t
3-△t1) （２２）
c=V3-b*△t3
=(V-V*e^(△t3/R/C))/(A-e^(△t3/R/C)) -b*△t3 （２３）
ここで、条件である式（３）は
R=R1*R2/(R1+R2)
V=Vout*R2/(R1+R2)
である。
また、補正値a-b/fのaは、
a=V-c （２４）
よってaは、
a=V-c=V-((V-V*e^(△t3/R/C))/(A-e^(△t3/R/C)) -b*△t1) =-V*e^(△t3/R/C))/(A-e^(△
t3/R/C)) +b*△t3
=-V*e^(△t3/R/C))/(A-e^(△t3/R/C)) +(((V-V*e^(△t3/R/C))/(A-e^(△t3/R/C)) - (V-V
*e^(△t1/R/C))/(A-e^(△t1/R/C))) /(△t3-△t1))*△t3
=-V*e^(△t3/R/C))/(A-e^(△t3/R/C)) +((V-V*e^(△t3/R/C))/(A-e^(△t3/R/C)) - (V-V*
e^(△t1/R/C))/(A-e^(△t1/R/C))) /△t1 （２５）
として、式（２５）で算出できる。
以上、式（２５）、式（２２）に基づき補正値算出部にてサンプリング周波数毎の線形
の補正値ａ－ｂ／ｆを算出する。これにより、補正値算出部の補正値をＡ／Ｄコンバータ
からの信号に加算器ＳＵＭで加算することで正確な値を得られる。
なお、実験による実測結果を基に定数を求めてもよく、またはシミュレーションでV１、V
３を導き出し、補正値算出部の定数に当てはめてもよい。
【0037】
なお、図６では、理論値と直線c+b/fとの誤差が大きい。このため、図７に示すよう
に、サンプリング周期（またはサンプリング周波数）を複数のエリア（または前記複数の
サンプリング周波数帯域）に分割し、前記複数のエリア（または前記複数のサンプリング
周波数帯域）ごとに設定された補正定数に基づき補正値ａ－ｂ／ｆを算出することで誤差
を少なくすることができる。
上記実施形態によると、臨界モード方式の力率改善回路のデジタル制御を行う集積回路
のＡ／Ｄコンバータ周辺回路規模を小さくすることができる。
また、サンプリング周波数帯域を分割し、分割した帯域ごとの補正値を線形補正式で算
出することで、Ａ／Ｄコンバータの出力信号の精度を簡易な演算で向上できる。
また、補正値を線形補正式で算出することで、高速・高価な演算器（ＣＰＵ）を使用す
ることなく汎用の演算器（ＣＰＵ）を使用することができる。
に、サンプリング周期（またはサンプリング周波数）を複数のエリア（または前記複数の
サンプリング周波数帯域）に分割し、前記複数のエリア（または前記複数のサンプリング
周波数帯域）ごとに設定された補正定数に基づき補正値ａ－ｂ／ｆを算出することで誤差
を少なくすることができる。
上記実施形態によると、臨界モード方式の力率改善回路のデジタル制御を行う集積回路
のＡ／Ｄコンバータ周辺回路規模を小さくすることができる。
また、サンプリング周波数帯域を分割し、分割した帯域ごとの補正値を線形補正式で算
出することで、Ａ／Ｄコンバータの出力信号の精度を簡易な演算で向上できる。
また、補正値を線形補正式で算出することで、高速・高価な演算器（ＣＰＵ）を使用す
ることなく汎用の演算器（ＣＰＵ）を使用することができる。
【0038】
以上、本発明の実施形態を説明したが、上記実施形態は、本発明の技術的思想を具体化
するための例示であって、個々の構成、組合せ等を上記のものに特定するものではない。
本発明は、要旨を逸脱しない範囲内で種々変更して実施できる。
例えば、線形補正するための数式Ｖｃ＝ａ－ｂ／ｆにおいて、サンプリング周波数ｆを
周期Ｔに置き換えて数式Ｖｃ＝ａ－ｂ×Ｔのようにして、演算器で行う割り算を掛け算に
置き換えて、演算のステップ数を減らすことが可能である。
するための例示であって、個々の構成、組合せ等を上記のものに特定するものではない。
本発明は、要旨を逸脱しない範囲内で種々変更して実施できる。
例えば、線形補正するための数式Ｖｃ＝ａ－ｂ／ｆにおいて、サンプリング周波数ｆを
周期Ｔに置き換えて数式Ｖｃ＝ａ－ｂ×Ｔのようにして、演算器で行う割り算を掛け算に
置き換えて、演算のステップ数を減らすことが可能である。
【産業上の利用可能性】
【0039】
以上のように、本発明に係る力率改善回路のデジタル制御のための集積回路は、臨界モ
ード方式の力率改善回路に用いるのに好適である。従って、これを用いたＬＣＤ、ＯＬＥ
ＤのＴＶ装置の電源などに利用可能である。
ード方式の力率改善回路に用いるのに好適である。従って、これを用いたＬＣＤ、ＯＬＥ
ＤのＴＶ装置の電源などに利用可能である。
【符号の説明】
【0040】
１、１０ 臨界モードの力率改善回路（ＰＦＣ）
２、２０ 集積回路
ＡＣ 交流入力電源
Ａ／Ｄ ＡＤコンバータ
Ｃ１、Ｃ３、Ｃ４ コンデンサ
Ｃ２ 出力平滑コンデンサ
ＣＡ 演算器
ＣＭ 補正値算出部
Ｄ１ ダイオード
Ｑ１ スイッチング素子
Ｒ１～Ｒ３ 抵抗
Ｓ／Ｈ サンプル＆ホールド回路
Ｓ－ＳＷ１ 選択スイッチ
ＳＵＭ 加算器
２、２０ 集積回路
ＡＣ 交流入力電源
Ａ／Ｄ ＡＤコンバータ
Ｃ１、Ｃ３、Ｃ４ コンデンサ
Ｃ２ 出力平滑コンデンサ
ＣＡ 演算器
ＣＭ 補正値算出部
Ｄ１ ダイオード
Ｑ１ スイッチング素子
Ｒ１～Ｒ３ 抵抗
Ｓ／Ｈ サンプル＆ホールド回路
Ｓ－ＳＷ１ 選択スイッチ
ＳＵＭ 加算器
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】