特許 7525235 多重制御量子状態反転ゲート

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-22

(45)【発行日】2024-07-30

(54)【発明の名称】多重制御量子状態反転ゲート

(51)【国際特許分類】

   G06F 7/38 20060101AFI20240723BHJP

   G06N 10/00 20220101ALI20240723BHJP

【ＦＩ】

G06F7/38 510

G06N10/00

【請求項の数】 19

(21)【出願番号】P 2021562774

(86)(22)【出願日】2020-04-14

(65)【公表番号】

(43)【公表日】2022-06-29

(86)【国際出願番号】 EP2020060425

(87)【国際公開番号】W WO2020216647

(87)【国際公開日】2020-10-29

【審査請求日】2022-09-22

(31)【優先権主張番号】16/394,171

(32)【優先日】2019-04-25

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(72)【発明者】

【氏名】フー、シャオハン

(72)【発明者】

【氏名】マスロフ、ドミトリー

(72)【発明者】

【氏名】ピストイア、マルコ

(72)【発明者】

【氏名】ガンベッタ、ジェイ

【審査官】松浦 かおり

(56)【参考文献】

【文献】特開２００６－３３１２４９（ＪＰ，Ａ）

【文献】特開２００４－０９４８８５（ＪＰ，Ａ）

【文献】Dmitri Maslov，On the advantages of using relative phase Toffolis with an application to multiple control Toffoli optimization，[online]，2016年01月05日，p.1-14，[2023年9月12日検索]，インターネット＜ＵＲＬ：https://arxiv.org/pdf/1508.03273.pdf＞

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ５／０１

Ｇ０６Ｆ ７／３８－ ７／５３７

Ｇ０６Ｆ ７／５７－ ７／５７５

Ｇ０６Ｆ ７／７４－ ７／７８

Ｇ０６Ｎ １０／００－１０／８０

(57)【特許請求の範囲】

【請求項1】

量子回路において反転ゲートを実装することであって、前記反転ゲートが、すべての制御が｜１＞の量子状態である場合にターゲット入力の量子状態を反転するように構成され、前記反転ゲートが２つの制御を含み、前記反転ゲートを実装することが、前記反転ゲートの各制御に、３以上の数の未配置の制御量子ビットのセットから選択された１つの制御量子ビットを接続することを含む、前記実装することと、
現在実装された前記反転ゲートの前記各制御が制御量子ビットに現在接続されていると決定することに応答して、前記量子回路に第１の補助ゲートを実装することであって、前記第１の補助ゲートは反転ゲートを含み、前記第１の補助ゲートを実装することは、前記第１の補助ゲートの第１の制御に、前記反転ゲートの第１の制御に接続されていた制御量子ビットを移動し、前記第１の補助ゲートの第２の制御に、前記未配置の制御量子ビットのセットから選択された１つの未配置の制御量子ビットを接続し、前記第１の補助ゲートのターゲットを前記反転ゲートの前記第１の制御に接続することを含む、前記実装することと、
前記量子回路に実装された、制御量子ビットに接続されていない最大数の制御を含んでいるゲートを決定することに応答して、前記ゲートにおいて、前記ゲートの制御を前記未配置の制御量子ビットのセットから選択された１つの未配置の制御量子ビットに接続することと
を含む、方法。

【請求項2】

前記量子回路において、ミラー補助ゲートを実装することをさらに含み、前記ミラー補助ゲートが、前記第１の補助ゲートと同じ制御およびターゲットを含み、前記ミラー補助ゲートが前記反転ゲートの後に配置される、請求項１に記載の方法。

【請求項3】

前記反転ゲートが標準反転ゲートを含む、請求項１または２に記載の方法。

【請求項4】

前記標準反転ゲートが２つの制御を含む、請求項３に記載の方法。

【請求項5】

前記標準反転ゲートが１０個のＣＮＯＴを含む、請求項３または４に記載の方法。

【請求項6】

前記方法は、
前記未配置の制御量子ビットのセットから１つの未配置の制御量子ビットを選択することと、
前記１つの未配置の制御量子ビットを接続した後、前記未配置の制御量子ビットのセットにおいて別の未配置の制御量子ビットが未だ存在するか否かを判定することと
を含み、前記別の未配置の制御量子ビットが存在すると判定された場合には、前記第１の補助ゲートの前記反転ゲートを含めて、現在実装された前記反転ゲートについて、前記反転ゲートの前記各制御が制御量子ビットに現在接続されているか否かが判定され、判定の結果に応じて、前記第１の補助ゲートを実装すること、または、前記ゲートの制御を前記未配置の制御量子ビットのセットから選択された１つの未配置の制御量子ビットに接続することが繰り返される、請求項１ないし５のいずれか一項に記載の方法。

【請求項7】

前記ターゲット入力を中心ノードとして、前記制御量子ビットを葉ノードとして、前記第１の補助ゲートの前記ターゲットを中間ノードとして２次元の形態のＨツリーが構成され、前記Ｈツリーは、前記３以上の数の制御を有する多重反転ゲートを表す、請求項１ないし６のいずれか一項に記載の方法。

【請求項8】

前記第１の補助ゲートが相対位相反転ゲートを含む、請求項１ないし７のいずれか一項に記載の方法。

【請求項9】

前記相対位相反転ゲートが２つの制御を含む、請求項８に記載の方法。

【請求項10】

前記相対位相反転ゲートが３つのＣＮＯＴを含み、スワップを含まない、請求項８または９に記載の方法。

【請求項11】

前記相対位相反転ゲートが３つの制御を含む、請求項８に記載の方法。

【請求項12】

前記相対位相反転ゲートが６つのＣＮＯＴを含み、スワップを含まない、請求項１１に記載の方法。

【請求項13】

コンピュータに、
量子回路において反転ゲートを実装することであって、前記反転ゲートが、すべての制御が｜１＞の量子状態である場合にターゲット入力の量子状態を反転するように構成され、前記反転ゲートが２つの制御を含み、前記反転ゲートを実装することが、前記反転ゲートの各制御に、３以上の数の未配置の制御量子ビットのセットから選択された１つの制御量子ビットを接続することを含む、前記実装することと、
現在実装された前記反転ゲートの前記各制御が制御量子ビットに現在接続されていると決定することに応答して、前記量子回路に第１の補助ゲートを実装することであって、前記第１の補助ゲートは反転ゲートを含み、前記第１の補助ゲートを実装することは、前記第１の補助ゲートの第１の制御に、前記反転ゲートの第１の制御に接続されていた制御量子ビットを移動し、前記第１の補助ゲートの第２の制御に、前記未配置の制御量子ビットのセットから選択された１つの未配置の制御量子ビットを接続し、前記第１の補助ゲートのターゲットを前記反転ゲートの前記第１の制御に接続することを含む、前記実装することと、
前記量子回路に実装された、制御量子ビットに接続されていない最大数の制御を含んでいるゲートを決定することに応答して、前記ゲートにおいて、前記ゲートの制御を前記未配置の制御量子ビットのセットから選択された１つの未配置の制御量子ビットに接続することと
を実行させるためのコンピュータ・プログラム。

【請求項14】

前記反転ゲートが標準反転ゲートを含む、請求項１３に記載のコンピュータ・プログラム。

【請求項15】

前記標準反転ゲートが２つの制御を含む、請求項１４に記載のコンピュータ・プログラム。

【請求項16】

前記標準反転ゲートが１０個のＣＮＯＴを含む、請求項１４または１５に記載のコンピュータ・プログラム。

【請求項17】

前記第１の補助ゲートが標準反転ゲートを含む、請求項１３ないし１６のいずれか一項に記載のコンピュータ・プログラム。

【請求項18】

請求項１３ないし１７のいずれか一項に記載のコンピュータ・プログラムを格納したコンピュータ可読記憶媒体。

【請求項19】

１つまたは複数のプロセッサと、１つまたは複数のコンピュータ可読メモリと、１つまたは複数のコンピュータ可読ストレージ・デバイスとを備えているコンピュータ・システムであって、プログラム命令が、前記１つまたは複数のメモリのうちの少なくとも１つを介して、前記１つまたは複数のプロセッサのうちの少なくとも１つによって実行するために、前記１つまたは複数のストレージ・デバイスのうちの少なくとも１つに格納されており、前記格納されたプログラム命令が、
量子回路において反転ゲートを実装するためのプログラム命令であって、前記反転ゲートが、すべての制御が｜１＞の量子状態である場合にターゲット入力の量子状態を反転するように構成され、前記反転ゲートが２つの制御を含み、前記反転ゲートを実装するためのプログラム命令は、前記反転ゲートの各制御に、３以上の数の未配置の制御量子ビットのセットから選択された１つの制御量子ビットを接続するためのプログラム命令を含む、前記プログラム命令と、
現在実装された前記反転ゲートの前記各制御が制御量子ビットに現在接続されていると決定することに応答して、前記量子回路に第１の補助ゲートを実装するためのプログラム命令であって、前記第１の補助ゲートは反転ゲートを含み、前記第１の補助ゲートを実装するためのプログラム命令は、前記第１の補助ゲートの第１の制御に、前記反転ゲートの第１の制御に接続されていた制御量子ビットを移動し、前記第１の補助ゲートの第２の制御に、前記未配置の制御量子ビットのセットから選択された１つの未配置の制御量子ビットを接続し、前記第１の補助ゲートのターゲットを前記反転ゲートの前記第１の制御に接続するためのプログラム命令を含む、前記プログラム命令と、
前記量子回路に実装された、制御量子ビットに接続されていない最大数の制御を含んでいるゲートを決定することに応答して、前記ゲートにおいて、前記ゲートの制御を前記未配置の制御量子ビットのセットから選択された１つの未配置の制御量子ビットに接続するためのプログラム命令と
を含む、コンピュータ・システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、一般に、量子プログラミングのための方法、システム、およびコンピュータ・プログラム製品に関する。より詳細には、本発明は、多重制御量子状態反転ゲート（multi-control quantum state inversion gate）のための方法、システム、およびコンピュータ・プログラム製品に関する。

【背景技術】

【0002】

分子および亜原子粒子は、最も基礎的なレベルで物理的世界がどのように動作しているかを研究する物理学の一分野である量子力学の法則に従う。このレベルでは、粒子は、同時に２つ以上の状態になるという奇妙な方法で振る舞い、非常に遠く離れた他の粒子と相互作用する。量子コンピューティングは、これらの量子現象を利用して情報を処理する。

【0003】

現在使用されているコンピュータは、古典的コンピュータとして知られている（本明細書では、「従来の」コンピュータまたは従来のノード（ＣＮ：conventional nodes）とも呼ばれる）。従来のコンピュータは、フォン・ノイマン・アーキテクチャとして知られているアーキテクチャにおいて、半導体材料および半導体技術を使用して製造された従来のプロセッサ、半導体メモリ、ならびに磁気ストレージ・デバイスまたは半導体ストレージ・デバイスを使用する。特に、従来のコンピュータ内のプロセッサは、バイナリ・プロセッサ（すなわち、１および０で表されたバイナリ・データに対して動作するプロセッサ）である。

【0004】

量子プロセッサ（ｑプロセッサ）は、もつれさせた量子ビット・デバイス（本明細書では、簡潔に「量子ビット」と呼ばれる）の奇妙な性質を使用して、計算動作を実行する。量子力学が作用する特定の領域では、問題の粒子が、複数の状態（「オン」状態、「オフ」状態、および「オン」状態と「オフ」状態の両方が同時に、など）で存在する可能性がある。半導体、プロセッサを使用する２進数計算が、（バイナリ・コードにおける１および０と等価な）オン状態とオフ状態のみを使用することに制限される場合、量子プロセッサは、これらの問題の量子状態を利用して、データ計算において使用できる信号を出力する。本明細書では、量子ビットは、量子情報の物理的キャリアである。量子ビットは、古典的コンピューティングにおけるビットの量子版であり、｜０＞、または｜１＞、あるいはこれらの両方の状態の線形結合の量子状態を有することができる。

【0005】

量子コンピューティングは、多くの場合、従来のコンピューティングにおけるよりも高速に問題を解くために使用され得る。例えば、１つの量子アルゴリズムは、従来のコンピューティングの場合よりも少ない検索回数で順序付けられていないＮ個の項目のリストの検索を実現する、グローバーの検索である。

【0006】

量子ゲートは、量子計算の基本構成要素であり、古典的論理ゲートが一度に１つおよび２つのビットに作用する方法で、量子ビットに作用し、制御可能な方法で量子ビット状態を変更する。Ｘゲートは、古典的コンピューティングにおいてＮＯＴゲートが単一のビットの状態を反転するのと同様に、単一の量子ビットの状態を反転する。Ｈゲートまたはアダマール・ゲートは、単一の量子ビットを重ね合わせの状態（０と１の量子状態の組み合わせ）にする。量子ビットは、測定されたときに初めて、確定状態に決定される。例えば、０の量子状態を有する入力が提供された場合、アダマール・ゲート内で量子状態が重ね合わせの状態になるが、その出力は、０の量子状態になる５０パーセントの確率、および１の量子状態になる５０パーセントの確率を有する。他の単一量子ビット・ゲートは、他の定義された方法で量子ビット状態を変更する。

【0007】

多量子ビット・ゲートは、量子ビット間の条件付き論理を実行するゲートを実装し、つまり、ある量子ビットが別の量子ビットの状態に依存する。例えば、制御ＮＯＴゲートまたはＣＮＯＴゲートは、２つの量子ビット入力（ターゲット量子ビットおよび制御量子ビット）を含む。制御量子ビットが｜１＞の量子状態である場合、ＣＮＯＴゲートはターゲット量子ビットの状態を反転する。制御量子ビットが｜０＞の量子状態である場合、ＣＮＯＴゲートはターゲット量子ビットの状態を変更しない。

【0008】

複数の量子ビットをもつれさせることもできる。２つ以上の量子ビットは、互いに影響を与えるには遠く離れすぎているにもかかわらず、個別にランダムな方法で動作するが、各物体が他から独立していると仮定することによっては説明され得ないほどの強い相関性もある場合、もつれている。その結果、もつれた多量子ビット系の結合された特性は予測され得るが、そのような系における各個別の量子ビットの個別の測定結果は、予測され得ない。

【0009】

従来のコンピューティングと同様に、量子コンピューティング・ゲートは、より複雑な動作を実行するために、量子回路と呼ばれるより大きいグループに組み立てられ得る。例えば、量子ビットの対の状態を交換するスワップ・ゲートは、３つのＣＮＯＴゲートから構築され得る。

【0010】

量子回路は、一部の動作を並列に実行し、一部の動作を直列に実行することができる。プログラム内の最長の直列の長さは、量子回路の深さとも呼ばれる。例えば、スワップ・ゲートを含んでいる３つのＣＮＯＴゲートは、直列に配置されて、３の深さを与える。より浅い深さを有するプログラムは、必要な実行時間がより少なくなり、性能がより良くなるため、好ましい。

【0011】

多重制御反転ゲート（multiple-control inversion gate）（本明細書では、反転ゲートとも呼ばれる）は、ＣＮＯＴゲートの一般化である。ＣＮＯＴゲートは、ターゲット量子ビットの状態を制御するために使用される１つの制御量子ビットを含む。これに対して、多重制御反転ゲートは、２つ以上の制御量子ビットを含む。制御量子ビットのすべてが｜１＞の量子状態である場合、多重制御反転ゲートはターゲット量子ビットの状態を反転する。制御量子ビットのいずれかが｜１＞の量子状態でない場合、このゲートはターゲット量子ビットの状態を変更しない。多重制御反転ゲートは、トフォリ・ゲートとしても知られている。反転ゲートは、グローバーの検索およびその他の有用な量子処理アルゴリズムにおける主要な構成要素である。

【発明の概要】

【0012】

実施形態例は、方法、システム、およびコンピュータ・プログラム製品を提供する。実施形態は、量子回路において反転ゲートを実装する方法を含み、反転ゲートは、すべての制御が｜１＞の量子状態である場合にターゲット入力の量子状態を反転するように構成され、反転ゲートは２つの制御を含み、各制御は、未配置の制御量子ビットのセットから選択された制御量子ビットに接続される。実施形態は、量子回路において、反転ゲートの各制御が制御量子ビットに現在接続されていると決定することに応答して、第１の補助ゲート（ancilla gate）を実装する。ここで、第１の補助ゲートは反転ゲートを含み、第１の補助ゲートの第１の制御は反転ゲートの第１の制御から移動された制御量子ビットに接続され、第１の補助ゲートの第２の制御は未配置の制御量子ビットのセットから選択された制御量子ビットに接続され、第１の補助ゲートのターゲットは、反転ゲートの第１の制御に接続される。実施形態は、量子回路に実装されたゲートで、このゲートが制御量子ビットに接続されていない最大数の制御を含んでいると決定することに応答して、このゲートの制御を未配置の制御量子ビットのセットから選択された制御量子ビットに接続する。

【0013】

一実施形態は、コンピュータ使用可能プログラム製品を含む。このコンピュータ使用可能プログラム製品は、１つまたは複数のコンピュータ可読ストレージ・デバイスと、１つまたは複数のストレージ・デバイスのうちの少なくとも１つに格納されたプログラム命令とを含む。

【0014】

一実施形態は、コンピュータ・システムを含む。このコンピュータ・システムは、１つまたは複数のプロセッサと、１つまたは複数のコンピュータ可読メモリと、１つまたは複数のコンピュータ可読ストレージ・デバイスとを含み、プログラム命令が、１つまたは複数のメモリのうちの少なくとも１つを介して、１つまたは複数のプロセッサのうちの少なくとも１つによって実行するために、１つまたは複数のストレージ・デバイスのうちの少なくとも１つに格納されている。

【0015】

添付の特許請求の範囲において、本発明の特性と考えられている特定の新しい特徴が示される。しかし、本発明自体ならびに本発明の好ましい使用方法、さらなる目的、および優位性は、実施形態例の以下の詳細な説明を、添付の図面と一緒に読みながら参照することによって、最も良く理解されるであろう。

【図面の簡単な説明】

【0016】

【図1】実施形態例を実装できるデータ処理システムのネットワークのブロック図を示す図である。

【図2】実施形態例を実装できる従来のデータ処理システムのブロック図を示す図である。

【図3】多重制御反転ゲートを実装する従来技術の量子回路を示す図である。

【図4】実施形態例に従って、多重制御量子状態反転ゲートの例示的な構成のブロック図を示す図である。

【図5】実施形態例に従って、２制御の記号レイアウトおよび対応する２制御の量子回路の例を示す図である。

【図6】実施形態例に従って、３制御の記号レイアウトおよび対応する３制御の量子回路の例を示す図である。

【図7】実施形態例に従って、４制御の記号レイアウトおよび対応する４制御の量子回路の例を示す図である。

【図8】実施形態例に従って、４制御の記号レイアウトおよび対応する４制御の量子回路の例をさらに示す図である。

【図9】実施形態例に従って、４制御の量子回路の実装を示す図である。

【図10】実施形態例に従って、４制御の量子回路の別の実装を示す図である。

【図11】実施形態例に従って、記号レイアウトの追加の例を示す図である。

【図12】実施形態例に従って、６制御の記号レイアウトおよび対応する６制御の量子回路の別の例を示す図である。

【図13】実施形態例に従って、６制御の量子回路の実装を示す図である。

【図14】実施形態例に従って、記号レイアウトの追加の例を示す図である。

【図15】実施形態例に従って、多重制御量子状態反転ゲートための例示的なアプリケーションのフローチャートを示す図である。

【発明を実施するための形態】

【0017】

実施形態例は、量子回路内の多重制御反転ゲートの現在使用されている実装が、多重制御ゲートを物理的に実装可能な単一量子ビット・ゲートおよび２量子ビットＣＮＯＴゲートに分解し、制御量子ビットおよびターゲットの間に対でのもつれの相互作用を作り出すことに依存しているということを認識する。しかし、現在使用されている量子プロセッサ・アーキテクチャでは、すべての量子ビットが互いに相互作用することができるわけではない。したがって、対でのもつれの相互作用を実装するには、量子信号を一方の量子ビットから他方の量子ビットに動かすためのスワップ・ゲートなどの、追加の動作が必要になることがある。この追加の動作は、追加のゲートおよび追加の回路の深さの両方を、結果として得られる量子回路に追加する。しかし、より多くのゲートを含み、より大きい深さを有する量子回路は、一般に、より少ないゲートを含み、より小さい深さを有する回路よりも、同じ量子プロセッサ上で実行するのにより長い時間がかかる。

【0018】

実施形態例は、現在の量子プロセッサがエラー修正機能を含んでいないため、回路の実行中に回路のノイズによって引き起こされた量子ビット・エラーが蓄積し、実行時間が増加するにつれてエラーが増えるということも認識する。したがって、ノイズによって引き起こされた量子ビット・エラーが結果を使用不能にする前に実行を完了するために、量子回路が十分少ないゲート数および十分小さい深さを有さなければならない。

【0019】

さまざまな実施形態の特定の動作および機能を説明するために、１つまたは複数のトフォリ・ゲートの現在使用されている実装および構成が、いくつかの非限定的な例として使用される。当業者は、本開示の実施形態を、他の同様に提案された実装または構成に適応させることができるであろう。そのような適応は、実施形態例の範囲内で企図される。

【0020】

例えば、現在使用できる１つの多重制御反転ゲートの実装は、ゲートを、Ｖ字形に配置された連続する２制御のトフォリ・ゲートに分解する。この連続の第１の部分（例えば、Ｖ字形の左腕）が、補助量子ビットとして保持される部分積を計算し、その後、これらの補助量子ビットが計算されて、出力される目的の積になる。補助量子ビット（ancilla qubit）（複数形：ancillae）は、古典的プロセッサにおいてプロセッサのレジスタが情報を一時的に保持するのと同様に、情報を一時的に保持するために使用される量子ビットである。しかし、補助量子ビットは、最終結果ともつれている。正しい結果を取得するには、最終結果を測定する前に、このもつれが除去されなければならない。したがって、この連続の第２の部分（例えば、Ｖ字形の右腕）は、補助量子ビットを逆計算して（uncomputes）（すなわち、もつれを除去して）、補助量子ビットを元の状態に移し、目的の最終結果の正しい測定を可能にすることができる。この実装は、直列に配置され、各連続する補助量子ビットの計算は、前の補助量子ビットの計算結果に依存する。この結果は、深い量子回路になる。回路の深さおよび連続の実行は、量子回路の追加の実行時間を必要とし、この実装で使用できる制御の数を制限する。

【0021】

他の現在の反転ゲートの実装は、補助量子ビットを使用しないか、または１つの補助量子ビットのみを使用する。しかし、そのような量子回路の実装は、Ｖ字形の実装よりもさらに深く、この実装で使用できる制御の数をやはり制限する。

【0022】

反転ゲートがグローバーの検索およびその他の有用な量子処理アルゴリズムにおける主要な構成要素であるため、実施形態例は、量子回路における反転ゲートの実装の効率を改善することによって、そのような改善された反転ゲートを使用するアルゴリズムの効率も改善するということを認識する。加えて、修正されないエラーがしきい値を超えて蓄積する前に、完全に実行することができない量子回路は、使用可能な結果を全く生成しない。したがって、実施形態例は、当技術分野において必要とされるのは、直列に実行されず、現在使用されている実装よりも深さが小さく、より少ないゲートを使用する、多重制御反転ゲートの実装であるということを認識する。

【0023】

実施形態例は、現在利用できるツールまたは解決策が、これらの必要性に対処せず、これらの必要性に対する十分な解決策を提供しないということを認識する。本発明を説明するために使用される実施形態例は、一般に、前述した問題および多重制御量子状態反転ゲートに関連するその他の問題に対処し、解決する。

【0024】

実施形態は、ソフトウェア・アプリケーションとして実装され得る。実施形態を実装するアプリケーションは、量子回路の論理的表現をｑプロセッサによって実行可能な形態に変換する既存のシステムの変更として、そのような変換システムと連動して動作する分離したアプリケーション、スタンドアロン・アプリケーション、またはこれらの何らかの組み合わせとして、構成され得る。

【0025】

特に、一部の実施形態例は、現在の実装を超える改善された性能を有する多重制御反転ゲートが量子回路において実装される方法を提供する。

【0026】

Ｈツリー・レイアウトは、多重制御反転ゲートの量子回路の実装を視覚化することに役立つ。Ｈツリー・レイアウトは、２次元の形態で２分木を描く。特に、Ｈツリーは、２制御反転ゲートまたは２および３制御反転ゲート（two-control or two- and three-control inversion gates）の構成への多重制御反転ゲートの分解を表す。Ｈツリーの中心のノードは、多重制御反転ゲートのターゲットを表す。Ｈツリーの葉ノードは、ゲートの制御を表す。Ｈツリーの中間ノードは、ゲートの実装において使用される補助量子ビットを表す。Ｈツリーのノードを接続する線分は、１つまたは複数の２制御反転ゲートまたは２および３制御反転ゲートにおいて実装され得るサブツリーを示す。例えば、Ｈツリー・レイアウトのｃ－ｔ－ｃは、各「ｃ」がゲートの制御を示し、「ｔ」がゲートのターゲットを示す、２制御反転ゲートを表す。

【0027】

２分木構造のため、どの補助量子ビットも（どのサブツリーの結果も）、直列ではなく並列に実行することができ、回路の深さを（従来技術のＶ字形の実装における）線形から平方根の深さに低減する。

【0028】

実施形態は、量子回路において実装される多重制御反転ゲートの仕様を受信する。この仕様は、反転ゲートの制御量子ビットおよびターゲット量子ビットのセットを指定する。この実施形態の目標は、小型反転ゲート（small inversion gates）のセットを使用して、量子回路において指定された多重制御反転ゲートを実装することである。本明細書において使用されているように、小型反転ゲートは、実装されている多重制御反転ゲートの制御入力の数よりも少ない数の制御入力を含む。１つの実施形態では、小型反転ゲートの各々は、２つの制御入力を含む。別の実施形態では、小型反転ゲートの各々は、２つまたは３つのいずれかの制御入力を含む。したがって、指定された多重制御反転ゲートを実装するために、実施形態は、必要に応じて補助量子ビットを使用して、指定された制御量子ビットの各々を小型反転ゲートの制御入力に接続する。

【0029】

構築されている量子回路内で、実施形態は、制御量子ビットのセットのうちの２つおよびターゲット量子ビットを、２制御反転ゲートの対応する入力に接続する。

【0030】

実施形態は、制御量子ビットのセットから、小型反転ゲートの制御入力にまだ接続されていない制御量子ビットを選択する。接続されていない入力を含む現在実装されている小型反転ゲートが存在しない場合、追加の補助量子ビットが計算されなければならない。追加の補助量子ビットを計算するために、実施形態は、量子回路において追加の小型反転ゲートを実装する。新しいゲートを実装するために、実施形態は、１つの制御入力を、以前に実装されたゲートの制御入力から、新しいゲートの制御入力に移動する。実施形態は、配置を必要とする制御量子ビットを、新しいゲートのもう一つの制御入力において接続する。新しいゲートのターゲットは、移動された制御入力の代わりに、以前に実装されたゲートの制御入力として現在機能している補助量子ビットである。

【0031】

代わりに、接続されていない入力を含む現在実装されている小型反転ゲートが存在する場合、追加の補助量子ビットはまだ必要ではない。代わりに、実施形態は、制御量子ビットにまだ接続されていない制御入力を最も多く含んでいる小型反転ゲートを決定する。２つ以上の小型反転ゲートが、同じ数のまだ接続されていない制御入力を含んでいる場合、実施形態は、ゲートの番号順、逆の番号順、ランダムまたは疑似ランダム選択プロセス、あるいは別の選択方法を使用して、ゲートのいずれかを選択する。実施形態は、配置を必要とする制御量子ビットを、選択されたゲートのまだ接続されていない制御入力に接続する。

【0032】

実施形態は、このようにして、配置を必要とする制御量子ビットのセット内の各制御量子ビットが、量子回路内の小型反転ゲートの入力に接続されるまで、このセットからの制御量子ビットを接続し、必要に応じて補助量子ビットを追加することを続行する。この時点で、指定された多重制御反転ゲートの第１の部分が完了する。

【0033】

しかし、回路内のいずれかの補助量子ビットが、まだ逆計算されなければならず、すなわち、最終結果であるターゲット量子ビットから、もつれが除去されなければならない。したがって、実施形態は、量子回路において、ターゲット量子ビットを生成する小型反転ゲートの後に（小型反転ゲートに続くように）、ミラー小型反転ゲート（mirror small inversion gate）を実装する。ミラー小型反転ゲートは、ミラーに対応する反転ゲートと同じ制御量子ビットおよびターゲット量子ビットを含む。ミラー小型反転ゲートは、対応する元のゲートによって計算された補助量子ビットを逆計算する（uncompute）働きをする。別の実施形態は、指定された多重制御反転ゲートの第１の部分が完了するまで待機する代わりに、元のゲートが実装されている場合に、逆計算ゲート（uncompute gate）を実装する。

【0034】

量子回路において元のゲートおよび並列な逆計算ゲートの両方が実装された後に、回路は完成したと見なされる。次に、実施形態は、回路内の各小型反転ゲートを、さらに小さい量子回路の単位を使用している小型反転ゲートの実装に置き換える。小型反転ゲートの１つの実装は、スワップおよびＣＮＯＴを使用する。そのような小型反転ゲートの１つの非限定的な実装例は、２つの制御および１０個のＣＮＯＴを含み、制御とターゲットの間のみの２量子ビット相互作用を伴い、２制御の標準トフォリ・ゲート（two-control regular Toffoli gate）または２制御の真のトフォリ・ゲート（two-control true Toffoli gate）とも呼ばれる。

【0035】

小型反転ゲートの別の実装は、スワップを使用しない。そのような小型反転ゲートの１つの非限定的な実装例は、２つの制御および３つのＣＮＯＴを含み、制御とターゲットの間のみの２量子ビット相互作用を伴い、２制御の相対位相トフォリ・ゲート（two-control relative-phase Toffoli gate）とも呼ばれる。そのような小型反転ゲートの別の実装例は、３つの制御および６つのＣＮＯＴを含み、制御とターゲットの間のみの２量子ビット相互作用を伴い、３制御の相対位相トフォリ・ゲート（three-control relative-phase Toffoli gate）とも呼ばれる。小型反転ゲートの相対位相の実装は、多重制御反転ゲートのターゲット量子ビットを計算することに使用できない。しかし、相対位相の実装は、補助量子ビットの各々を計算することに使用できる。可能な場合に、標準の実装の代わりに相対位相の実装を使用することは、大幅に少ないＣＮＯＴゲート（例えば、２制御の標準の実装の場合の１０ゲートに対して３ゲート）を使用することになり、したがって、より効率的な回路になる。

【0036】

別の実施形態は、回路が完成した後に、回路内の各小型反転ゲートを実装に置き換える代わりに、回路が構築されているときに、回路内の各小型反転ゲートを実装に置き換える。実施形態例の範囲内で、量子回路の実装におけるステップの順序に関するその他の変形も可能であり、企図される。

【0037】

本明細書に記載された多重制御量子状態反転ゲートの方法は、現在使用可能な方法では、使用することができない。本明細書に記載された実施形態の方法は、デバイスまたはデータ処理システム上で実行するように実装された場合、より少ないリソースを使用して、より短い時間とより速い実行速度で、元の量子回路と同じ結果を生成する、より最適化された量子回路を生成することによって、量子回路の大幅に進歩した機能を含む。

【0038】

実施形態例は、単に例として、特定の種類の量子回路、量子ゲート、量子ビット、量子プロセッサ、制御、ターゲット、しきい値、制約、動作、実行パラメータ、終了基準、デバイス、データ処理システム、環境、コンポーネント、およびアプリケーションに関して説明される。これらおよびその他の同様のアーチファクトのどのような特定の明示も、本発明を制限するよう意図されていない。これらおよびその他の同様のアーチファクトの任意の適切な明示が、実施形態例の範囲内で選択され得る。

【0039】

さらに、実施形態例は、任意の種類のデータ、データ・ソース、またはデータ・ネットワークを経由したデータ・ソースへのアクセスに関して実装されてよい。本発明の範囲内で、任意の種類のデータ・ストレージ・デバイスが、データ処理システムでローカルに、またはデータ・ネットワークを経由して、本発明の実施形態にデータを提供してよい。モバイル・デバイスを使用して実施形態が説明される場合、実施形態例の範囲内で、モバイル・デバイスと共に使用するのに適した任意の種類のデータ・ストレージ・デバイスが、モバイル・デバイスでローカルに、またはデータ・ネットワークを経由して、そのような実施形態にデータを提供してよい。

【0040】

実施形態例は、単に例として、特定のコード、設計、アーキテクチャ、プロトコル、レイアウト、回路図、およびツールを使用して説明されており、これらの実施形態例に制限していない。さらに、実施形態例は、場合によっては、説明を明確にするために、単に例として、特定のソフトウェア、ツール、およびデータ処理環境を使用して説明される。実施形態例は、他の同等の、または同様の目的を持つ構造、システム、アプリケーション、またはアーキテクチャと共に使用されてよい。したがって例えば、本発明の範囲内で、他の同等のモバイル・デバイス、構造、システム、アプリケーション、またはアーキテクチャが、本発明のそのような実施形態と共に使用されてよい。実施形態例は、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアの組み合わせにおいて実装されてよい。

【0041】

本開示における例は、単に説明を明確にするために使用されており、これらの実施形態例に制限していない。追加のデータ、動作、アクション、活動、および操作が、本開示から想到可能となり、それらは、実施形態例の範囲内で企図される。

【0042】

本明細書に示された利点は、例にすぎず、これらの実施形態例に制限するよう意図されていない。追加の利点または異なる利点が、特定の実施形態例によって実現されてよい。さらに、特定の実施形態例が、上記の利点の一部またはすべてを含むか、あるいは上記の利点を何も含まなくてよい。

【0043】

図を参照し、特に図１および２を参照すると、これらの図は、実施形態例が実装されてよいデータ処理環境の例示的な図である。図１および２は単なる例であり、さまざまな実施形態が実装されてよい環境に関して、どのような制限も主張または意味するよう意図されていない。特定の実装は、以下の説明に基づいて、示された環境に対して多くの変更を行ってよい。

【0044】

図１は、実施形態例を実装できるデータ処理システムのネットワークのブロック図を示している。データ処理環境１００は、実施形態例を実装できるコンピュータのネットワークである。データ処理環境１００は、ネットワーク１０２を含む。ネットワーク１０２は、データ処理環境１００内で一緒に接続されているさまざまなデバイスとコンピュータの間の通信リンクを提供するために使用される媒体である。ネットワーク１０２は、ワイヤ、無線通信リンク、または光ファイバ・ケーブルなどの接続を含んでよい。

【0045】

クライアントまたはサーバは、ネットワーク１０２に接続された特定のデータ処理システムの例示的な役割にすぎず、これらのデータ処理システムの他の構成または役割を除外するよう意図されていない。サーバ１０４およびサーバ１０６は、ストレージ・ユニット１０８と共にネットワーク１０２に結合される。ソフトウェア・アプリケーションが、データ処理環境１００内の任意のコンピュータ上で実行されてよい。クライアント１１０、１１２、および１１４も、ネットワーク１０２に結合される。サーバ１０４もしくは１０６、またはクライアント１１０、１１２、もしくは１１４などのデータ処理システムは、データを含んでよく、データ処理システムで実行されるソフトウェア・アプリケーションまたはソフトウェア・ツールを含んでよい。

【0046】

単なる一例として、そのようなアーキテクチャに限定することを意味せずに、図１は、実施形態の例示的な実装において使用できる特定のコンポーネントを示している。例えば、サーバ１０４および１０６、ならびにクライアント１１０、１１２、１１４は、単に例として、サーバおよびクライアントとして示されており、クライアント／サーバ・アーキテクチャに限定することを意味していない。別の例として、実施形態例の範囲内で、ある実施形態は、示されているように、複数のデータ処理システムおよびデータ・ネットワークにわたって分散することができ、一方、別の実施形態は、単一のデータ処理システム上で実装され得る。データ処理システム１０４、１０６、１１０、１１２、および１１４は、実施形態を実装するのに適しているクラスタ、パーティション、およびその他の構成内の例示的なノードも表している。

【0047】

デバイス１３２は、本明細書に記載されたデバイスの例である。例えば、デバイス１３２は、スマートフォン、タブレット・コンピュータ、ラップトップ・コンピュータ、固定型または携帯型のクライアント１１０、ウェアラブル・コンピューティング・デバイス、または任意のその他の適切なデバイスの形態をとることができる。図１の別のデータ処理システム内で実行されるとして説明された任意のソフトウェア・アプリケーションは、同様の方法でデバイス１３２内で実行されるように構成され得る。図１の別のデータ処理システム内で格納または生成される任意のデータまたは情報は、同様の方法でデバイス１３２内で格納または生成されるように構成され得る。

【0048】

ＱＣＥ１４０は、本明細書に記載されたＱＣＥの例である。一例として、ＱＣＥ１４０は、ＣＮ１０４、１０６、および多くのその他の同様のＣＮ１４２を含んでいる。一例として、ＣＮ１０６および１４２は、ＣＮのクラスタ１４４として構成されてよい。ＱＣＥ１４０は、ＱＣＮ１４６などの１つまたは複数のＱＣＮをさらに含んでいる。ＱＣＮ１４６などのＱＣＮは、１つまたは複数のｑプロセッサ１４８を備えている。現在実行可能な量子ビットは、ｑプロセッサ１４８の例である。アプリケーション１０５は、本明細書に記載された実施形態を実装する。アプリケーション１０５は、ＱＣＥ１４０内のサーバ１０４などのＣＮ上で動作する。アプリケーション１０５は、動作ライブラリ、回路、およびメタデータを、ストレージ１０８または任意のその他の適切なストレージに格納する。

【0049】

ＱＣＥ１４０は、有線接続、無線通信プロトコル、またはその他の適切なデータ接続を使用して、ネットワーク１０２に結合されてよい。例えば、クライアント１１０、１１２、および１１４は、パーソナル・コンピュータまたはネットワーク・コンピュータであってよい。ネットワーク１０２は、送信制御プロトコル／インターネット・プロトコル（ＴＣＰ／ＩＰ：Transmission Control Protocol/Internet Protocol）およびその他のプロトコルを使用して互いに通信する、ネットワークおよびゲートウェイの集合を表してよい。図１は、例を示すことを意図しており、さまざま実施形態例に関してアーキテクチャの制限を示すことを意図していない。

【0050】

データ処理環境１００は、全体として、クラウドの形態をとり、構成可能な計算リソース（例えば、ネットワーク、ネットワーク帯域幅、サーバ、処理、メモリ、ストレージ、アプリケーション、仮想マシン、およびサービス）の共有プールへの便利なオンデマンドのネットワーク・アクセスを可能にするためのサービス提供のクラウド・コンピューティング・モデルを採用してもよく、このモデルでは、管理上の手間またはサービス・プロバイダとのやりとりを最小限に抑えて、これらのリソースを迅速にプロビジョニングおよび解放することができる。

【0051】

図２を参照すると、この図は、実施形態例を実装できる従来のデータ処理システムのブロック図を示している。データ処理システム２００は、図１のサーバ１０４および１０６、またはクライアント１１０、１１２、および１１４、あるいは別の種類のデバイスなどの古典的コンピュータの例であり、このコンピュータ内に、実施形態例のプロセスを実装するコンピュータ使用可能なプログラム・コードまたは命令が配置されてよい。

【0052】

データ処理システム２００は、図１のサーバ１０４などのデータ処理システムまたはその構成も表しており、このデータ処理システム内に、実施形態例のプロセスを実装するコンピュータ使用可能なプログラム・コードまたは命令が配置されてよい。データ処理システム２００は、単に一例として、コンピュータとして説明されているが、これに限定されない。本明細書に記載されたデータ処理システム２００の動作および機能の概要から逸脱することなく、図１のサーバ１０４などの他のデバイスの形態での実装が、タッチ・インターフェイスを追加することなどによって、データ処理システム２００を変更してよく、図に示された特定のコンポーネントをデータ処理システム２００から取り除いてもよい。

【0053】

図に示されている例では、データ処理システム２００は、ノース・ブリッジおよびメモリ・コントローラ・ハブ（ＮＢ／ＭＣＨ：North Bridge and memory controller hub）２０２と、サウス・ブリッジおよび入出力（Ｉ／Ｏ）コントローラ・ハブ（ＳＢ／ＩＣＨ：South Bridge and input/output (I/O) controller hub）２０４とを含んでいるハブ・アーキテクチャを採用している。処理ユニット２０６、メイン・メモリ２０８、およびグラフィック・プロセッサ２１０が、ノース・ブリッジおよびメモリ・コントローラ・ハブ（ＮＢ／ＭＣＨ）２０２に結合されている。処理ユニット２０６は、１つまたは複数のプロセッサを含んでよく、１つまたは複数の異種プロセッサ・システムを使用して実装されてよい。処理ユニット２０６は、マルチコア・プロセッサであってよい。グラフィック・プロセッサ２１０は、特定の実装において、アクセラレーテッド・グラフィックス・ポート（ＡＧＰ：accelerated graphics port）を介してＮＢ／ＭＣＨ２０２に結合されてよい。

【0054】

図に示された例では、ローカル・エリア・ネットワーク（ＬＡＮ：local area network）アダプタ２１２が、サウス・ブリッジおよびＩ／Ｏコントローラ・ハブ（ＳＢ／ＩＣＨ）２０４に結合されている。オーディオ・アダプタ２１６、キーボードおよびマウス・アダプタ２２０、モデム２２２、読み取り専用メモリ（ＲＯＭ：read only memory）２２４、ユニバーサル・シリアル・バス（ＵＳＢ：universal serial bus）およびその他のポート２３２、ならびにＰＣＩ／ＰＣＩｅデバイス２３４が、バス２３８を介してサウス・ブリッジおよびＩ／Ｏコントローラ・ハブ２０４に結合されている。ハード・ディスク・ドライブ（ＨＤＤ：Hard disk drive）または半導体ドライブ（ＳＳＤ：solid-state drive）２２６およびＣＤ－ＲＯＭ２３０が、バス２４０を介してサウス・ブリッジおよびＩ／Ｏコントローラ・ハブ２０４に結合されている。ＰＣＩ／ＰＣＩｅデバイス２３４は、例えば、ノートブック・コンピュータ用のイーサネット（Ｒ）・アダプタ、アドイン・カード、およびＰＣカードを含んでよい。ＰＣＩはカード・バス・コントローラを使用するが、ＰＣＩｅはカード・バス・コントローラを使用しない。ＲＯＭ２２４は、例えば、フラッシュ・バイナリ入出力システム（ＢＩＯＳ：binary input/output system）であってよい。ハード・ディスク・ドライブ２２６およびＣＤ－ＲＯＭ２３０は、例えば、ＩＤＥ（integrated drive electronics）、シリアルＡＴＡ（ＳＡＴＡ：serial advanced technology attachment）インターフェイス、またはｅＳＡＴＡ（external-SATA）およびｍＳＡＴＡ（micro-SATA）などの変形を使用してよい。スーパーＩ／Ｏ（ＳＩＯ：superI/O）デバイス２３６が、バス２３８を介してサウス・ブリッジおよびＩ／Ｏコントローラ・ハブ（ＳＢ／ＩＣＨ）２０４に結合されてよい。

【0055】

メイン・メモリ２０８、ＲＯＭ２２４、またはフラッシュ・メモリ（図示されていない）などのメモリは、コンピュータ使用可能ストレージ・デバイスの一部の例である。ハード・ディスク・ドライブまたは半導体ドライブ２２６、ＣＤ－ＲＯＭ２３０、およびその他の同様に使用可能なデバイスは、コンピュータ使用可能ストレージ媒体を含むコンピュータ使用可能ストレージ・デバイスの一部の例である。

【0056】

オペレーティング・システムが、処理ユニット２０６上で実行される。オペレーティング・システムは、図２のデータ処理システム２００内のさまざまなコンポーネントを調整して制御を提供する。オペレーティング・システムは、サーバ・システム、パーソナル・コンピュータ、およびモバイル・デバイスを含むが、これらに限定されない、任意の種類のコンピューティング・プラットフォーム用の、市販されているオペレーティング・システムであってよい。オブジェクト指向またはその他の種類のプログラミング・システムが、オペレーティング・システムと連動し、データ処理システム２００上で実行されているプログラムまたはアプリケーションからのオペレーティング・システムに対する呼び出しを提供してよい。

【0057】

オペレーティング・システム、オブジェクト指向プログラミング・システム、および図１のアプリケーション１０５などのアプリケーションまたはプログラムの命令が、ハード・ディスク・ドライブ２２６上のコード２２６Ａの形態などで、ストレージ・デバイスに配置され、処理ユニット２０６によって実行するために、メイン・メモリ２０８などの１つまたは複数のメモリのうちの少なくとも１つに読み込まれてよい。実施形態例のプロセスは、コンピュータ実装命令を使用して、処理ユニット２０６によって実行されてよく、これらのコンピュータ実装命令は、例えばメイン・メモリ２０８、読み取り専用メモリ２２４などのメモリ内、または１つもしくは複数の周辺機器内に、配置されてよい。

【0058】

さらに、１つの事例では、コード２２６Ａは、ネットワーク２０１Ａを経由して、類似するコード２０１Ｃがストレージ・デバイス２０１Ｄに格納されているリモート・システム２０１Ｂからダウンロードされてよい。別の事例では、コード２２６Ａは、ネットワーク２０１Ａを経由してリモート・システム２０１Ｂにダウンロードされてよく、ダウンロードされたコード２０１Ｃが、ストレージ・デバイス２０１Ｄに格納される。

【0059】

図１～２のハードウェアは、実装に応じて変化してよい。フラッシュ・メモリ、同等の不揮発性メモリ、または光ディスク・ドライブなどの、その他の内部ハードウェアまたは周辺機器が、図１～２に示されているハードウェアに加えて、またはそれらのハードウェアの代わりに、使用されてよい。加えて、実施形態例のプロセスは、マルチプロセッサ・データ処理システムに適用されてよい。

【0060】

一部の例では、データ処理システム２００は、オペレーティング・システム・ファイルまたはユーザによって生成されたデータあるいはその両方を格納するために、不揮発性メモリを提供するようにフラッシュ・メモリを使用して一般に構成された、パーソナル・デジタル・アシスタント（ＰＤＡ：personal digital assistant）であってよい。バス・システムは、システム・バス、Ｉ／Ｏバス、およびＰＣＩバスなどの、１つまたは複数のバスを含んでよい。当然ながら、バス・システムは、通信ファブリックまたは通信アーキテクチャに接続された異なるコンポーネントまたはデバイス間のデータの転送を提供する任意の種類の通信ファブリックまたは通信アーキテクチャを使用して、実装されてよい。

【0061】

通信ユニットは、モデムまたはネットワーク・アダプタなどの、データを送信および受信するために使用される１つまたは複数のデバイスを含んでよい。メモリは、例えば、メイン・メモリ２０８であるか、またはノース・ブリッジおよびメモリ・コントローラ・ハブ２０２に見られるキャッシュなどの、キャッシュであってよい。処理ユニットは、１つまたは複数のプロセッサまたはＣＰＵを含んでよい。

【0062】

図１～２に示された例および前述した例は、アーキテクチャの制限を意味するよう意図されていない。例えば、データ処理システム２００は、モバイル・デバイスまたはウェアラブル・デバイスの形態をとることに加えて、タブレット・コンピュータ、ラップトップ・コンピュータ、または電話デバイスであってよい。

【0063】

コンピュータまたはデータ処理システムが仮想マシン、仮想デバイス、または仮想コンポーネントとして説明される場合、仮想マシン、仮想デバイス、または仮想コンポーネントは、データ処理システム２００に示された一部またはすべてのコンポーネントの仮想化された明示を使用して、データ処理システム２００の方法で動作する。例えば、仮想マシン、仮想デバイス、または仮想コンポーネントでは、処理ユニット２０６は、ホスト・データ処理システム内で使用できるハードウェア処理ユニット２０６のすべてまたは一部の仮想化されたインスタンスとして明示され、メイン・メモリ２０８は、ホスト・データ処理システム内で使用できるメイン・メモリ２０８のすべてまたは一部の仮想化されたインスタンスとして明示され、ディスク２２６は、ホスト・データ処理システム内で使用できるディスク２２６のすべてまたは一部の仮想化されたインスタンスとして明示される。そのような場合、ホスト・データ処理システムはデータ処理システム２００によって表される。

【0064】

図３を参照すると、この図は、多重制御反転ゲートを実装する従来技術の量子回路を示している。回路３００は、図１のＱＣＥ１４０において実行され得る。

【0065】

回路３００は、ターゲットＴの状態を制御するために使用される６つの制御（Ｃ１～Ｃ６）を含んでいる。回路３００は４つの補助量子ビット（Ａ１～Ａ４）も使用し、回路３００は、Ｖ字形に配置され連続する２制御のトフォリ・ゲートを含んでいる。連続の第１の部分（Ｖ字形の左腕）が、Ｃ１～Ｃ６を使用して、部分積を保持する補助量子ビットであるＡ１～Ａ４を計算する。次に回路は、Ａ１～Ａ４を使用してＴ（出力される目的の積）を計算する。連続の第２の部分（Ｖ字形の右腕）が、Ａ１～Ａ４を逆計算し、ＴからＡ１～Ａ４のもつれを除去する。この実装は、直列に配置され、各連続する補助量子ビットの結果は、前の補助量子ビットの計算に依存し、深い量子回路をもたらす。

【0066】

図４を参照すると、この図は、実施形態例に従って、多重制御量子状態反転ゲートの例示的な構成のブロック図を示している。アプリケーション４００は、図１のシステム１０４、１０６、１１０、１１２、および１１４、ならびにデバイス１３２のいずれかにおいて実行できる。

【0067】

アプリケーション４００は、量子回路において実装される多重制御反転ゲートの仕様を受信する。この仕様は、反転ゲートの制御量子ビットおよびターゲット量子ビットのセットを指定する。アプリケーション４００の目標は、小型反転ゲートのセットを使用して、量子回路において指定された多重制御反転ゲートを実装することである。

【0068】

構築されている量子回路内で、制御コネクタ・モジュール４２０は、制御量子ビットのセットのうちの２つおよびターゲット量子ビットを、２制御反転ゲートの対応する入力に接続する。

【0069】

アプリケーション４００は、制御量子ビットのセットから、小型反転ゲートの制御入力にまだ接続されていない制御量子ビットを選択する。空制御判定モジュール４１０は、接続されていない入力を含む現在実装されている小型反転ゲートが存在するかどうかを判定する。接続されていない入力を含む現在実装されている小型反転ゲートが存在しない場合、追加の補助量子ビットが計算されなければならない。追加の補助量子ビットを計算するために、補助量子ビット実装モジュール４３０が、量子回路において追加の小型反転ゲートを実装する。新しいゲートを実装するために、モジュール４３０は、１つの制御入力を、以前に実装されたゲートの制御入力から、新しいゲートの制御入力に移動する。モジュール４３０は、配置を必要とする制御量子ビットを、新しいゲートの別の制御入力に接続する。新しいゲートのターゲットは、移動された制御入力の代わりに、以前に実装されたゲートの制御入力として現在機能している補助量子ビットである。

【0070】

代わりに、接続されていない入力を含む現在実装されている小型反転ゲートが存在する場合、追加の補助量子ビットはまだ必要ではない。代わりに、モジュール４１０は、制御量子ビットにまだ接続されていない制御入力を最も多く含んでいる小型反転ゲートを決定する。２つ以上の小型反転ゲートが、同じ数のまだ接続されていない制御入力を含んでいる場合、モジュール４１０は、いずれかの適切な選択方法を使用して、ゲートのいずれかを選択する。モジュール４２０は、配置を必要とする制御量子ビットを、選択されたゲートのまだ接続されていない制御入力に接続する。

【0071】

アプリケーション４００は、このようにして、配置を必要とする制御量子ビットのセット内の各制御量子ビットが、量子回路内の小型反転ゲートの入力に接続されるまで、このセットからの制御量子ビットを接続し、必要に応じて補助量子ビットを追加することを続行する。加えて、実装された補助量子ビットごとに、ミラー補助モジュール４４０は、量子回路において、ターゲット量子ビットを生成する小型反転ゲートの後に、ミラー小型反転ゲートを実装する。元の小型反転ゲートおよびミラー小型反転ゲートの各々は、同じ制御量子ビットおよびターゲット量子ビットを含む。ミラー小型反転ゲートは、対応する元のゲートによって計算された補助量子ビットを逆計算する働きをする。

【0072】

図５を参照すると、この図は、実施形態例に従って、２制御の記号レイアウトおよび対応する２制御の量子回路の例を示している。２制御の量子回路は、図４のアプリケーション４００を使用して実装され得る。

【0073】

２制御の記号レイアウト５１０は、２制御のレイアウトを示しており、各「ｃ」がゲートの制御を示し、「ｔ」がゲートのターゲットを示している。２制御の記号回路５２０は、レイアウト５１０に対応する量子回路を示している。回路５２０は、制御Ｃ１およびＣ２ならびにターゲットＴを含む２制御反転ゲートを含んでいる。

【0074】

図６を参照すると、この図は、実施形態例に従って、３制御の記号レイアウトおよび対応する３制御の量子回路の例を示している。３制御の量子回路は、図４のアプリケーション４００を使用して実装され得る。

【0075】

３制御の記号レイアウト６１０は、３制御のレイアウトを示しており、各「ｃ」がゲートの制御を示し、「ｔ」がゲートのターゲットを示している。ここで、２制御の記号レイアウト５１０の制御のうちの１つが、補助量子ビットを示す「ａ」および追加の制御に置き換えられている。３制御の記号回路６２０は、レイアウト６１０に対応する量子回路を示している。回路６２０は、追加の制御（Ｃ３）および追加の補助量子ビット（Ａ１）を含んでいる。回路６２０は、制御Ａ１およびＣ３ならびにターゲットＴを含む２制御反転ゲート６２２も含んでいる。ゲート６２２は、レイアウト６１０の領域６１２に対応する。

【0076】

図７を参照すると、この図は、実施形態例に従って、４制御の記号レイアウトおよび対応する４制御の量子回路の例を示している。４制御の量子回路は、図４のアプリケーション４００を使用して実装され得る。

【0077】

４制御の記号レイアウト７１０は、４制御のレイアウトを示しており、各「ｃ」が制御を示し、各「ａ」が補助量子ビットを示し、「ｔ」がゲートのターゲットを示している。ここで、３制御の記号レイアウト６１０の制御のうちの１つが、「ａ」および追加の制御に置き換えられている。

【0078】

４制御の記号回路７２０は、レイアウト７１０に対応する量子回路を示している。回路７２０は、追加の制御（Ｃ４）および追加の補助量子ビット（Ａ２）を含んでいる。回路７２０は、制御Ａ１およびＡ２ならびにターゲットＴを含む２制御反転ゲート７２２も含んでいる。ゲート７２２は、レイアウト７１０の領域７１２に対応する。

【0079】

図８を参照すると、この図は、実施形態例に従って、４制御の記号レイアウトおよび対応する４制御の量子回路の例をさらに示している。４制御の量子回路は、図４のアプリケーション４００を使用して実装され得る。レイアウト７１０および回路７２０は、図７のレイアウト７１０および回路７２０と同じである。

【0080】

回路７２０は、反転ゲート８２２および８２４も含んでいる。反転ゲート８２２および８２４の各々は、制御Ｃ３およびＣ４ならびにターゲットＡ２を含む２制御反転ゲートである。ゲート８２２は、レイアウト７１０の領域８１２に対応する。ゲート８２４は、ゲート８２２のミラーである。

【0081】

図９を参照すると、この図は、実施形態例に従って、４制御の量子回路の実装を示している。回路７２０およびゲート７２２は、図７の回路７２０およびゲート７２２と同じである。

【0082】

回路７２０は、制御Ａ１およびＡ２ならびにターゲットＴを含む２制御反転ゲート７２２を含んでいる。ゲート７２２は、実装９３０を使用して実装され得る小型反転ゲートの例である。実装９３０では（本明細書に示されている他の量子回路におけるように）、１つの入力を伴う円内の＋記号はＣＮＯＴを示し、四角で囲まれたＨはアダマール・ゲートを示している。四角で囲まれたＴは、円周率／４の位相変化を量子ビットに適用する量子ゲートを示している。四角で囲まれた短剣符付きＴは、Ｔの共役を示している（すなわち、－円周率／４の位相変化を適用する）。実装９３０は、２つの制御Ａ１およびＡ２ならびに１０個のＣＮＯＴを含んでおり、制御とターゲットの間のみの２量子ビット相互作用を伴い、２制御の標準トフォリ・ゲートの例である。

【0083】

図１０を参照すると、この図は、実施形態例に従って、４制御の量子回路の別の実装を示している。回路７２０は、図７の回路７２０と同じである。ゲート８２２は、図８のゲート８２２と同じである。

【0084】

回路７２０は、制御Ｃ３およびＣ４ならびにターゲットＡ２を含む２制御反転ゲート８２２を含んでいる。ゲート８２２は、実装１０３０を使用して実装され得る小型反転ゲートの例であり、補助量子ビットの各々を計算するために使用され得る。実装１０３０は、２つの制御Ｃ３およびＣ４ならびに３つのＣＮＯＴのみを含んでおり、制御とターゲットの間のみの２量子ビット相互作用を伴い、２制御の相対位相トフォリ・ゲートの例である。

【0085】

図１１を参照すると、この図は、実施形態例に従って、記号レイアウトの追加の例を示している。記号レイアウトの各々は、図４のアプリケーション４００を使用して実装され得る量子回路に対応している。４制御の記号レイアウト７１０は、図７の４制御の記号レイアウト７１０と同じである。

【0086】

４制御の記号レイアウト７１０は、４制御のレイアウトを示しており、各「ｃ」が制御を示し、各「ａ」が補助量子ビットを示し、「ｔ」がゲートのターゲットを示している。ここで、３制御の記号レイアウト６１０の制御のうちの１つが、補助量子ビットおよび追加の制御に置き換えられている。

【0087】

６制御の記号レイアウト１１２０は、６制御のレイアウトを示しており、各「ｃ」が制御を示し、各「ａ」が補助量子ビットを示し、「ｔ」がゲートのターゲットを示している。ここで、２つの追加の補助量子ビットおよび制御が追加されており、４制御の記号レイアウト７１０の既存の制御のうちの２つが、追加された補助量子ビットへの現在の入力である。また、このレイアウトは、レイアウト７１０に関して回転されている。

【0088】

８制御の記号レイアウト１１３０は、８制御反転ゲートを示しており、各「ｃ」が制御を示し、各「ａ」が補助量子ビットを示し、「ｔ」がゲートのターゲットを示している。ここで、２つの追加の補助量子ビットおよび制御が追加されており、レイアウト１１２０の既存の制御のうちの２つが、追加された補助量子ビットへの現在の入力である。

【0089】

Ｎ制御の記号レイアウト１１４０は、レイアウト１１３０の拡張を示している。レイアウト１１４０は、対応する補助量子ビット、およびレイアウトの中心にあるターゲット（図示されていない）と共に、Ｎ個の制御を含んでいる。ここでＮは、８より大きい任意の整数であることができる。アプリケーション４００は、量子プロセッサ上で実行できる任意の深さの対応する量子回路を実装することができる。

【0090】

図１２を参照すると、この図は、実施形態例に従って、６制御の記号レイアウトおよび対応する６制御の量子回路の別の例を示している。６制御の量子回路は、図４のアプリケーション４００を使用して実装され得る。

【0091】

レイアウト１２１２は、３つの制御を含む小型反転ゲートならびに２つの制御を含む小型反転ゲートを使用して実装され得る多重制御反転ゲートの記号レイアウトを示している。領域１２１２は、３つの制御Ｃ１～Ｃ３と共に、補助量子ビットＡ１を示している。

【0092】

回路１２２０は、反転ゲート１２２２および１２２４を含んでいる。反転ゲート１２２２および１２２４の各々は、制御Ｃ１、Ｃ２、およびＣ３、ならびにターゲットＡ１を含む３制御反転ゲートである。ゲート１２２２は、レイアウト１２１０の領域１２１２に対応する。ゲート１２２４は、ゲート１２２２のミラーである。

【0093】

図１３を参照すると、この図は、実施形態例に従って、６制御の量子回路の実装を示している。回路１２２０は、図１２の回路１２２０と同じである。ゲート１２２２は、図１２のゲート１２２２と同じである。

【0094】

回路１２２０は、制御Ｃ１、Ｃ２、およびＣ３、ならびにターゲットＡ１を含む３制御反転ゲート１２２２を含んでいる。ゲート１２２２は、実装１３３０を使用して実装され得る小型反転ゲートの例であり、補助量子ビットの各々を計算するために使用され得る。実装１３３０は、３つの制御Ｃ１、Ｃ２、およびＣ３、ならびに６つのＣＮＯＴのみを含んでおり、制御とターゲットの間のみの２量子ビット相互作用を伴い、３制御の相対位相トフォリ・ゲートの例である。

【0095】

図１４を参照すると、この図は、実施形態例に従って、記号レイアウトの追加の例を示している。記号レイアウトの各々は、図４のアプリケーション４００を使用して実装され得る量子回路に対応している。４制御の記号レイアウト７１０は、図７の４制御の記号レイアウト７１０と同じである。

【0096】

６制御の記号レイアウト１４１０は、６制御のレイアウトを示しており、各「ｃ」が制御を示し、各「ａ」が補助量子ビットを示し、「ｔ」がゲートのターゲットを示している。ここで、６制御のレイアウト１１２０とは異なり、各補助量子ビットは３つの制御を含んでいる。

【0097】

１２制御の記号レイアウト１４２０は、１２制御のレイアウトを示しており、各「ｃ」が制御を示し、各「ａ」が補助量子ビットを示し、「ｔ」がゲートのターゲットを示している。ここで、４つの追加の補助量子ビットおよび６つの追加の制御が追加されており、６制御の記号レイアウト１４１０の既存の制御のうちの４つが、追加された補助量子ビットへの現在の入力である。また、このレイアウトは、レイアウト１４１０に関して回転されている。

【0098】

図１５を参照すると、この図は、実施形態例に従って、多重制御量子状態反転ゲートのための例示的なアプリケーション１５００のフローチャートを示している。プロセス１５００は、図４のアプリケーション４００において実装され得る。

【0099】

ブロック１５０２で、アプリケーションは、ｎ個の制御量子ビットのセットを含んでいる多重制御反転ゲートの仕様を受信し、ｎは任意の正の整数であってよい。ブロック１５０４で、アプリケーションは、量子回路において、２つの制御を含んでいる反転ゲートを実装し、各制御は、ｎ個の制御量子ビットのセットから選択された制御量子ビットに接続される。ブロック１５０６で、アプリケーションは、量子回路内のゲートにまだ接続されていない制御量子ビットを選択する。ブロック１５０８で、アプリケーションは、現在実装されているすべてのゲートの各ゲートの制御が制御量子ビットに接続されているかどうかを判定する。「はい」である場合（ブロック１５０８の「はい」の経路）、ブロック１５１０で、アプリケーションは、ゲートの現在接続されている制御から移動された制御量子ビットに接続された補助ゲートの１つの制御と、選択された制御量子ビットに接続された第２の制御と、移動された制御に置き換わるターゲットと、を含む補助ゲートを、量子回路に実装する。「いいえ」である場合（ブロック１５０８の「いいえ」の経路）、ブロック１５１２で、アプリケーションは、量子回路においてすでに実装されているゲートの制御を、選択された制御量子ビットに接続する。ブロック１５１４で、アプリケーションは、配置する別の制御量子ビットが存在するかどうかを判定する。存在する場合（ブロック１５１４の「はい」の経路）、アプリケーションはブロック１５０６に戻る。存在しない場合（ブロック１５１４の「いいえ」の経路）、アプリケーション終了する。

【0100】

したがって、実施形態例において、多重制御量子状態反転ゲート、およびその他の関連する特徴、機能、または動作のためのコンピュータ実装方法、システムまたは装置、およびコンピュータ・プログラム製品が提供される。実施形態またはその一部がデバイスの一種に関して説明される場合、コンピュータ実装方法、システムまたは装置、コンピュータ・プログラム製品、あるいはこれらの一部は、その種類のデバイスの適切な同等の明示と共に使用するように適応されるか、または構成される。

【0101】

実施形態がアプリケーションにおいて実装されるとして説明される場合、実施形態例の範囲内で、ＳａａＳ（Software as a Service）モデルにおけるアプリケーションの配信が企図される。ＳａａＳモデルでは、クラウド・インフラストラクチャ内でアプリケーションを実行することによって、実施形態を実施するアプリケーションの機能がユーザに提供される。ユーザは、Ｗｅｂブラウザ（例えば、Ｗｅｂベースの電子メール）またはその他の軽量クライアント・アプリケーションなどのシン・クライアント・インターフェイスを介して、さまざまなクライアント・デバイスを使用してアプリケーションにアクセスすることができる。ユーザは、クラウド・インフラストラクチャのネットワーク、サーバ、オペレーティング・システム、またはストレージを含む基盤になるクラウド・インフラストラクチャを、管理することも制御することもない。場合によっては、ユーザは、ＳａａＳアプリケーションの機能を管理または制御することさえなくてよい。他の事例では、ＳａａＳによるアプリケーションの実施は、可能性のある限定的なユーザ固有のアプリケーション構成設定の例外を許可することができる。

【0102】

本発明は、任意の可能な統合の技術的詳細レベルで、システム、方法、またはコンピュータ・プログラム製品、あるいはその組み合わせであってよい。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実行させるためのコンピュータ可読プログラム命令を含んでいるコンピュータ可読ストレージ媒体を含んでよい。

【0103】

コンピュータ可読ストレージ媒体は、命令実行デバイスによって使用するための命令を保持および格納できる有形のデバイスであることができる。コンピュータ可読ストレージ媒体は、例えば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光ストレージ・デバイス、電磁ストレージ・デバイス、半導体ストレージ・デバイス、またはこれらの任意の適切な組み合わせであってよいが、これらに限定されない。コンピュータ可読ストレージ媒体のさらに具体的な例の非網羅的リストは、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ：random access memory）、読み取り専用メモリ（ＲＯＭ：read-only memory）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ：erasable programmable read-only memoryまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ：static random access memory）、ポータブル・コンパクト・ディスク読み取り専用メモリ（ＣＤ－ＲＯＭ：compact disc read-only memory）、デジタル多用途ディスク（ＤＶＤ：digital versatile disk）、メモリ・スティック、フロッピー（Ｒ）・ディスク、パンチカードまたは命令が記録されている溝の中の隆起構造などの機械的にエンコードされるデバイス、およびこれらの任意の適切な組み合わせを含む。本明細書において使用されるとき、コンピュータ可読ストレージ媒体は、それ自体が、電波またはその他の自由に伝搬する電磁波、導波管またはその他の送信媒体を介して伝搬する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、あるいはワイヤを介して送信される電気信号などの一過性の信号であると解釈されるべきではない。

【0104】

本明細書に記載されたコンピュータ可読プログラム命令は、コンピュータ可読ストレージ媒体から各コンピューティング・デバイス／処理デバイスへ、またはネットワーク（例えば、インターネット、ローカル・エリア・ネットワーク、広域ネットワーク、または無線ネットワーク、あるいはその組み合わせ）を介して外部コンピュータまたは外部ストレージ・デバイスへダウンロードされ得る。このネットワークは、銅伝送ケーブル、光伝送ファイバ、無線送信、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組み合わせを備えてよい。各コンピューティング・デバイス／処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インターフェイスは、コンピュータ可読プログラム命令をネットワークから受信し、それらのコンピュータ可読プログラム命令を各コンピューティング・デバイス／処理デバイス内のコンピュータ可読ストレージ媒体に格納するために転送する。

【0105】

本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ：instruction-set-architecture）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、あるいは、Ｓｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同様のプログラミング言語などの手続き型プログラミング言語を含む１つまたは複数のプログラミング言語の任意の組み合わせで記述されたソース・コードまたはオブジェクト・コードであってよい。コンピュータ可読プログラム命令は、ユーザのコンピュータ上で全体的に実行すること、ユーザのコンピュータ上でスタンドアロン・ソフトウェア・パッケージとして部分的に実行すること、ユーザのコンピュータ上およびリモート・コンピュータ上でそれぞれ部分的に実行すること、あるいはリモート・コンピュータ上またはサーバ上で全体的に実行することができる。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ：local area network）または広域ネットワーク（ＷＡＮ：wide area network）を含む任意の種類のネットワークを介してユーザのコンピュータに接続されてよく、または接続は、（例えば、インターネット・サービス・プロバイダを使用してインターネットを介して）外部コンピュータに対して行われてよい。一部の実施形態では、本発明の態様を実行するために、例えばプログラマブル論理回路、フィールドプログラマブル・ゲート・アレイ（ＦＰＧＡ：field-programmable gate arrays）、またはプログラマブル・ロジック・アレイ（ＰＬＡ：programmable logic arrays）を含む電子回路は、コンピュータ可読プログラム命令の状態情報を利用することによって、電子回路をカスタマイズするためのコンピュータ可読プログラム命令を実行してよい。

【0106】

本発明の態様は、本明細書において、本発明の実施形態に従って、方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照して説明される。フローチャート図またはブロック図あるいはその両方の各ブロック、ならびにフローチャート図またはブロック図あるいはその両方に含まれるブロックの組み合わせが、コンピュータ可読プログラム命令によって実装され得るということが理解されるであろう。

【0107】

これらのコンピュータ可読プログラム命令は、コンピュータまたはその他のプログラム可能なデータ処理装置のプロセッサを介して実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作を実施する手段を作り出すように、汎用コンピュータ、専用コンピュータ、または他のプログラム可能なデータ処理装置のプロセッサに提供されてマシンを作り出すものであってよい。これらのコンピュータ可読プログラム命令は、命令が格納されたコンピュータ可読ストレージ媒体がフローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作の態様を実施する命令を含んでいる製品を備えるように、コンピュータ可読ストレージ媒体に格納され、コンピュータ、プログラム可能なデータ処理装置、または他のデバイス、あるいはその組み合わせに特定の方法で機能するように指示できるものであってもよい。

【0108】

コンピュータ可読プログラム命令は、コンピュータ上、その他のプログラム可能な装置上、またはその他のデバイス上で実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作を実施するように、コンピュータ実装プロセスを生成するために、コンピュータ、その他のプログラム可能なデータ処理装置、またはその他のデバイスに読み込まれ、コンピュータ上、その他のプログラム可能な装置上、またはその他のデバイス上で一連の動作可能なステップを実行させるものであってもよい。

【0109】

図内のフローチャートおよびブロック図は、本発明のさまざまな実施形態に従って、システム、方法、およびコンピュータ・プログラム製品の可能な実装のアーキテクチャ、機能、および動作を示す。これに関連して、フローチャートまたはブロック図内の各ブロックは、規定された論理機能を実装するための１つまたは複数の実行可能な命令を備える、命令のモジュール、セグメント、または部分を表してよい。一部の代替の実装では、ブロックに示された機能は、図に示された順序とは異なる順序で発生してよい。例えば、連続して示された２つのブロックは、実際には、含まれている機能に応じて、実質的に同時に実行されるか、または場合によっては逆の順序で実行されてよい。ブロック図またはフローチャート図あるいはその両方の各ブロック、ならびにブロック図またはフローチャート図あるいはその両方に含まれるブロックの組み合わせは、規定された機能または動作を実行するか、または専用ハードウェアとコンピュータ命令の組み合わせを実行する専用ハードウェアベースのシステムによって実装され得るということにも注意する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】