(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-23
(45)【発行日】2024-07-31
(54)【発明の名称】レギュレータ用半導体集積回路
(51)【国際特許分類】
G05F 1/56 20060101AFI20240724BHJP
【ＦＩ】
G05F1/56 310C
G05F1/56 310A
G05F1/56 310Q
G05F1/56 320C
【請求項の数】
3
(21)【出願番号】P 2020141574
(22)【出願日】2020-08-25
(65)【公開番号】P2022037436
(43)【公開日】2022-03-09
【審査請求日】2023-07-12
(73)【特許権者】
【識別番号】000006220
【氏名又は名称】ミツミ電機株式会社
(74)【代理人】
【識別番号】100090033
【弁理士】
【氏名又は名称】荒船 博司
(74)【代理人】
【識別番号】100093045
【弁理士】
【氏名又は名称】荒船 良男
(72)【発明者】
【氏名】高野 陽一
(72)【発明者】
【氏名】寺田 忠平
【審査官】安池 一貴
(56)【参考文献】
【文献】特開平０５－１２７７６４（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１３／０３０７５０１（ＵＳ，Ａ１）
【文献】特開２０１０－０７２７９７（ＪＰ，Ａ）
【文献】特開平０６－０７６５７１（ＪＰ，Ａ）
【文献】中国特許第１０３５２９８９０（ＣＮ，Ｂ）
【文献】特開２００５－２１７８６０（ＪＰ，Ａ）
【文献】特開２００５－２５０６６４（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１５／０１３７７８１（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０５Ｆ １／５６
(57)【特許請求の範囲】
【請求項1】
直流電圧が入力される電圧入力端子と出力端子との間に接続された出力トランジスタと、出力のフィードバック電圧に応じて前記出力トランジスタを制御する制御回路と、前記制御回路の動作状態を制御する動作制御用トランジスタと、外付けのコンデンサを接続するための外部端子と、
トランジスタのオン抵抗と前記外部端子に接続された前記コンデンサとからなるＲＣ時定数回路と、
オン／オフ信号を入力するための外部端子の電圧を入力とする第１インバータと、該第１インバータの出力を入力とする第２インバータと、
を備えた低消費電流型直流電源装置を構成するためのレギュレータ用半導体集積回路であって、
前記電圧入力端子への電源電圧の投入タイミングを前記ＲＣ時定数回路により遅延したタイミングで前記動作制御用トランジスタを動作させて前記制御回路を活性化させるソフトスタート回路を有し、
前記オン抵抗は前記第２インバータを構成するトランジスタのオン抵抗であることを特徴とするレギュレータ用半導体集積回路。
【請求項2】
直流電圧が入力される電圧入力端子と出力端子との間に接続された出力トランジスタと、出力のフィードバック電圧に応じて前記出力トランジスタを制御する制御回路と、前記制御回路の動作状態を制御する動作制御用トランジスタと、
外付けのコンデンサを接続するための外部端子と、
トランジスタのオン抵抗と前記外部端子に接続された前記コンデンサとからなるＲＣ時定数回路と、
前記電圧入力端子の電圧を入力とする第１インバータと、該第１インバータの出力を入力とする第２インバータと、
を備えた低消費電流型直流電源装置を構成するためのレギュレータ用半導体集積回路であって、
前記電圧入力端子への電源電圧の投入のタイミングを前記ＲＣ時定数回路により遅延したタイミングで前記動作制御用トランジスタを動作させて前記制御回路を活性化させるソフトスタート回路を有し、
前記オン抵抗は前記第２インバータを構成するトランジスタのオン抵抗であることを特徴とするレギュレータ用半導体集積回路。
【請求項3】
前記制御回路は、一対の差動入力トランジスタと一対のアクティブ負荷トランジスタと前記一対の差動入力トランジスタに動作電流を流す電流源とを備え、前記一対の差動入力トランジスタの一方の制御端子に前記フィードバック電圧が入力され、他方の制御端子に基準電圧が入力された差動増幅回路であり、前記動作制御用トランジスタは、前記電圧入力端子と、前記制御回路の前記一対の差動入力トランジスタと前記アクティブ負荷トランジスタとの接続ノードの一方との間に接続されていることを特徴とする請求項１または２に記載のレギュレータ用半導体集積回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、直流電源装置さらには直流電圧を変換する例えばシリーズレギュレータのような電圧レギュレータを構成する半導体集積回路（レギュレータ用ＩＣ）に利用して有効な技術に関する。
【背景技術】
【0002】
直流電圧入力端子と出力端子との間に設けられたトランジスタを制御して所望の電位の直流電圧を出力する電源装置としてシリーズレギュレータ（以下、レギュレータと略す）がある。かかるレギュレータの用途として、例えば電池を電源とするモバイル機器において、図１に示すように、電池ＢＴの電圧をレギュレータＲＥＧにより変換してマイクロコンピュータ（以下、マイコン）ＭＣＵへ直流電圧Ｖｏｕｔを供給するシステムがある。
【0003】
モバイル機器においては、マイコンが低消費電力状態となるスタンバイモードを有しており、スタンバイモードではタイマによる計時動作等最低限の機能のみ動作している。このようなシステムの場合、レギュレータにも低消費電流型（数μＡ以下）のＬＤＯ（低飽和レギュレータ）が使用され、電池寿命を伸ばす設計がされる。また、レギュレータＲＥＧを構成するＩＣにはＣＥ端子（オン／オフ機能）が設けられており、マイコンが常時動作の場合、ＣＥ端子はＶＤＤ端子に接続される。
【先行技術文献】
【特許文献】
【0004】
【文献】特開平０５－３１３７６２号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
図１に示すシステムにおいては、電池の投入や電池交換の際に、低消費電流型ＬＤＯの出力コンデンサを規定値まで充電するラッシュ電流と呼ばれる電流が流れるため、出力電圧にオーバーシュートが発生するおそれがある。このようなオーバーシュートが、次段のデバイス（図１ではマイコン）の定格を超えると、デバイスの破壊を招く可能性があり、対策が必要である。従来、レギュレータのオーバーシュートを抑制する発明として、例えば特許文献１に記載されているものがある。
【0006】
特許文献１に記載されているレギュレータは、オン／オフ端子に接続されたパワーオン／オフ回路（２段インバータ）からの信号を微分する微分回路を設け、パワーオンの瞬間に微分回路で発生される信号によって、誤差増幅器を構成する電流源用のＭＯＳトランジスタをオンさせて、誤差増幅器に流す電流を一時的に増加させて応答特性を向上させることによって、パワーオン時のレギュレータのオーバーシュートを抑制するようにしたものである。
【0007】
しかしながら、特許文献１に記載されているオーバーシュート抑制回路（２段インバータと微分回路）では、例えば電池投入時など電源電圧が比較的ゆっくりと立ち上がる場合など、条件によっては、充分にオーバーシュートを抑制することができないという課題がある。
この発明は上記のような課題に着目してなされたもので、その目的とするところは、電源投入時における出力電圧のオーバーシュートを抑制することができるレギュレータ用ＩＣを提供することにある。
本発明の他の目的は、大幅なコストアップを招くことなく、電源投入時の出力電圧のオーバーシュートを抑制することができるレギュレータ用ＩＣを提供することにある。
この発明は上記のような課題に着目してなされたもので、その目的とするところは、電源投入時における出力電圧のオーバーシュートを抑制することができるレギュレータ用ＩＣを提供することにある。
本発明の他の目的は、大幅なコストアップを招くことなく、電源投入時の出力電圧のオーバーシュートを抑制することができるレギュレータ用ＩＣを提供することにある。
【課題を解決するための手段】
【0008】
上記目的を達成するため、本出願に係る第１の発明は、
直流電圧が入力される電圧入力端子と出力端子との間に接続された出力トランジスタと、出力のフィードバック電圧に応じて前記出力トランジスタを制御する制御回路と、前記制御回路の動作状態を制御する動作制御用トランジスタと、
外付けのコンデンサを接続するための外部端子と、
トランジスタのオン抵抗と前記外部端子に接続された前記コンデンサとからなるＲＣ時定数回路と、
オン／オフ信号を入力するための外部端子の電圧を入力とする第１インバータと、該第１インバータの出力を入力とする第２インバータと、
を備えた低消費電流型直流電源装置を構成するためのレギュレータ用半導体集積回路において、
前記電圧入力端子への電源電圧の投入タイミングを前記ＲＣ時定数回路により遅延したタイミングで前記動作制御用トランジスタを動作させて前記制御回路を活性化させるソフトスタート回路を有し、
前記オン抵抗は前記第２インバータを構成するトランジスタのオン抵抗であるようにしたものである。
直流電圧が入力される電圧入力端子と出力端子との間に接続された出力トランジスタと、出力のフィードバック電圧に応じて前記出力トランジスタを制御する制御回路と、前記制御回路の動作状態を制御する動作制御用トランジスタと、
外付けのコンデンサを接続するための外部端子と、
トランジスタのオン抵抗と前記外部端子に接続された前記コンデンサとからなるＲＣ時定数回路と、
オン／オフ信号を入力するための外部端子の電圧を入力とする第１インバータと、該第１インバータの出力を入力とする第２インバータと、
を備えた低消費電流型直流電源装置を構成するためのレギュレータ用半導体集積回路において、
前記電圧入力端子への電源電圧の投入タイミングを前記ＲＣ時定数回路により遅延したタイミングで前記動作制御用トランジスタを動作させて前記制御回路を活性化させるソフトスタート回路を有し、
前記オン抵抗は前記第２インバータを構成するトランジスタのオン抵抗であるようにしたものである。
【0009】
上記のような構成を有するレギュレータ用半導体集積回路によれば、制御回路（誤差アンプ）の活性化を遅らせるソフトスタート回路を有するため、入力電圧の立ち上がりの際に、制御回路（誤差アンプ）がゆっくりと活性化することで出力トランジスタがオンからオフへ移行する遷移時間が短くなり、それによって出力電圧のオーバーシュートを抑制することができる。
【0010】
上記構成によれば、ソフトスタート回路の時定数が外付けのコンデンサとトランジスタのオン抵抗とで決まるため、制御回路（誤差アンプ）が活性化する遅延時間を外付けのコンデンサの容量値で調整することができる。
また、２段インバータによりレギュレータ用ＩＣをオン、オフするスイッチ回路を構成することができるとともに、そのスイッチ回路の後段の第２インバータを構成するＰチャンネルＭＯＳトランジスタの寄生ダイオードを介して、電源の立下り時に外付けのコンデンサを放電させることができ、電源が再度投入された際にソフトスタート回路を確実に働かせることができる。
また、２段インバータによりレギュレータ用ＩＣをオン、オフするスイッチ回路を構成することができるとともに、そのスイッチ回路の後段の第２インバータを構成するＰチャンネルＭＯＳトランジスタの寄生ダイオードを介して、電源の立下り時に外付けのコンデンサを放電させることができ、電源が再度投入された際にソフトスタート回路を確実に働かせることができる。
【0011】
また、望ましくは、前記制御回路は、一対の差動入力トランジスタと一対のアクティブ負荷トランジスタと前記一対の差動入力トランジスタに動作電流を流す電流源とを備え、前記一対の差動入力トランジスタの一方の制御端子に前記フィードバック電圧が入力され、他方の制御端子に基準電圧が入力された差動増幅回路であり、
前記動作制御用トランジスタは、前記電圧入力端子と、前記制御回路の前記一対の差動入力トランジスタと前記アクティブ負荷トランジスタとの接続ノードの一方との間に接続されているように構成する。
かかる構成によれば、入力電圧が立ち下がる際に動作制御用トランジスタが速やかに制御回路（誤差アンプ）の動作を停止させて、出力トランジスタをオフ状態にさせることができ、そのような機能を有する動作制御用トランジスタを利用して入力電圧の立ち上がり時には、制御回路（誤差アンプ）がゆっくりと活性化させることができる。
前記動作制御用トランジスタは、前記電圧入力端子と、前記制御回路の前記一対の差動入力トランジスタと前記アクティブ負荷トランジスタとの接続ノードの一方との間に接続されているように構成する。
かかる構成によれば、入力電圧が立ち下がる際に動作制御用トランジスタが速やかに制御回路（誤差アンプ）の動作を停止させて、出力トランジスタをオフ状態にさせることができ、そのような機能を有する動作制御用トランジスタを利用して入力電圧の立ち上がり時には、制御回路（誤差アンプ）がゆっくりと活性化させることができる。
【0013】
また、本出願に係る第２の発明は、
直流電圧が入力される電圧入力端子と出力端子との間に接続された出力トランジスタと、出力のフィードバック電圧に応じて前記出力トランジスタを制御する制御回路と、前記制御回路の動作状態を制御する動作制御用トランジスタと、
外付けのコンデンサを接続するための外部端子と、
トランジスタのオン抵抗と前記外部端子に接続された前記コンデンサとからなるＲＣ時定数回路と、
前記電圧入力端子の電圧を入力とする第１インバータと、該第１インバータの出力を入力とする第２インバータと、
を備えた低消費電流型直流電源装置を構成するためのレギュレータ用半導体集積回路であって、
前記電圧入力端子への電源電圧の投入のタイミングを前記ＲＣ時定数回路により遅延したタイミングで前記動作制御用トランジスタを動作させて前記制御回路を活性化させるソフトスタート回路を有し、
前記オン抵抗は前記第２インバータを構成するトランジスタのオン抵抗であるように構成したものである。
かかる構成によれば、２段インバータからなるスイッチ回路のオン／オフ信号を入力する外部端子が不要となり、外部端子を増やすことなく外付けコンデンサを含むソフトスタート回路を実現することができ、チップサイズの増大を回避することができる。また、信号の配線パターンの変更のみでソフトスタート回路を実現することができ、コストアップを抑えることができる。
直流電圧が入力される電圧入力端子と出力端子との間に接続された出力トランジスタと、出力のフィードバック電圧に応じて前記出力トランジスタを制御する制御回路と、前記制御回路の動作状態を制御する動作制御用トランジスタと、
外付けのコンデンサを接続するための外部端子と、
トランジスタのオン抵抗と前記外部端子に接続された前記コンデンサとからなるＲＣ時定数回路と、
前記電圧入力端子の電圧を入力とする第１インバータと、該第１インバータの出力を入力とする第２インバータと、
を備えた低消費電流型直流電源装置を構成するためのレギュレータ用半導体集積回路であって、
前記電圧入力端子への電源電圧の投入のタイミングを前記ＲＣ時定数回路により遅延したタイミングで前記動作制御用トランジスタを動作させて前記制御回路を活性化させるソフトスタート回路を有し、
前記オン抵抗は前記第２インバータを構成するトランジスタのオン抵抗であるように構成したものである。
かかる構成によれば、２段インバータからなるスイッチ回路のオン／オフ信号を入力する外部端子が不要となり、外部端子を増やすことなく外付けコンデンサを含むソフトスタート回路を実現することができ、チップサイズの増大を回避することができる。また、信号の配線パターンの変更のみでソフトスタート回路を実現することができ、コストアップを抑えることができる。
【0014】
あるいは、前記ソフトスタート回路は、前記電圧入力端子と前記外部端子との間に接続され、ゲート端子が接地点に接続されたＰチャンネルＭＯＳトランジスタを備え、前記オン抵抗は前記ＰチャンネルＭＯＳトランジスタのオン抵抗であるように構成する。
かかる構成によれば、ＣＭＯＳインバータからなるスイッチ回路のない簡素な構成でソフトスタート回路を実現するとともに、時定数回路を構成するトランジスタの寄生ダイオードを介して、電源の立下り時に外付けのコンデンサを放電させることができ、電源が再度投入された際にソフトスタート回路を確実に働かせることができる。
かかる構成によれば、ＣＭＯＳインバータからなるスイッチ回路のない簡素な構成でソフトスタート回路を実現するとともに、時定数回路を構成するトランジスタの寄生ダイオードを介して、電源の立下り時に外付けのコンデンサを放電させることができ、電源が再度投入された際にソフトスタート回路を確実に働かせることができる。
【発明の効果】
【0015】
本発明によれば、シリーズレギュレータのような直流電源装置を構成する半導体集積回路（レギュレータ用ＩＣ）において、電源投入時における出力電圧のオーバーシュートを抑制することができる。また、大幅なコストアップを招くことなく、電源投入時のオーバーシュートを抑制することができるレギュレータ用ＩＣを実現できるという効果がある。
【図面の簡単な説明】
【0016】
【図1】低消費電流型のＬＤＯを電源装置として使用したシステムの構成例を示す機能ブロック図である。
【図2】本発明に係るレギュレータ用ＩＣの一実施形態を示す回路構成図である。
【図6】低消費電流型ＬＤＯを構成する従来のレギュレータ用ＩＣの構成例を示す回路構成図である。
【発明を実施するための形態】
【0017】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図２は、本発明を適用した直流電源装置としてのシリーズレギュレータの一実施形態を示す。なお、図２において、一点鎖線で囲まれた部分は、単結晶シリコンのような半導体チップ上に半導体集積回路（レギュレータ用ＩＣ）１０として形成され、該レギュレータ用ＩＣ１０の出力端子ＯＵＴにコンデンサＣｏｕｔが接続されて安定な直流電圧Ｖｏｕｔを出力する直流電源装置（ＬＤＯ）として機能する。
図２は、本発明を適用した直流電源装置としてのシリーズレギュレータの一実施形態を示す。なお、図２において、一点鎖線で囲まれた部分は、単結晶シリコンのような半導体チップ上に半導体集積回路（レギュレータ用ＩＣ）１０として形成され、該レギュレータ用ＩＣ１０の出力端子ＯＵＴにコンデンサＣｏｕｔが接続されて安定な直流電圧Ｖｏｕｔを出力する直流電源装置（ＬＤＯ）として機能する。
【0018】
本実施形態のレギュレータ用ＩＣ１０おいては、図２に示すように、電池のような電源Ｖｉｎからの直流電圧ＶＤＤが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間に、ＰチャンネルＭＯＳトランジスタからなる出力用のトランジスタＭ０が接続され、出力端子ＯＵＴと接地電位ＧＮＤが印加されるグランドライン（接地点）との間には、出力電圧Ｖｏｕｔを分圧するブリーダ抵抗Ｒ２，Ｒ１が直列に接続されている。出力トランジスタＭ０は、出力端子ＯＵＴへ向かって大きな電流を流せるように、以下に説明する他のトランジスタに比べてサイズの大きな素子として形成される。
【0019】
ブリーダ抵抗Ｒ１，Ｒ２により分圧された電圧が、上記出力トランジスタＭ０のベース端子を制御する制御回路としての誤差アンプ（増幅回路）１１の非反転入力端子にフィードバックされている。そして、誤差アンプ１１は出力のフィードバック電圧と所定の基準電圧Ｖｒｅｆとの電位差に応じて出力トランジスタＭ０を制御して、出力電圧Ｖｏｕｔが所望の電位になるように制御する。
誤差アンプ１１は、一対の入力差動トランジスタＭ１，Ｍ２と、Ｍ１，Ｍ２のドレイン端子と入力端子ＩＮとの間に接続された一対のアクティブ負荷トランジスタＭ３，Ｍ４と、入力差動トランジスタＭ１，Ｍ２の共通エミッタ端子と接地点との間に接続された定電流用トランジスタＭ５とにより構成されている。なお、Ｍ３，Ｍ４はＰチャンネルＭＯＳトランジスタ、Ｍ１，Ｍ２，Ｍ５はＮチャンネルＭＯＳトランジスタである。
誤差アンプ１１は、一対の入力差動トランジスタＭ１，Ｍ２と、Ｍ１，Ｍ２のドレイン端子と入力端子ＩＮとの間に接続された一対のアクティブ負荷トランジスタＭ３，Ｍ４と、入力差動トランジスタＭ１，Ｍ２の共通エミッタ端子と接地点との間に接続された定電流用トランジスタＭ５とにより構成されている。なお、Ｍ３，Ｍ４はＰチャンネルＭＯＳトランジスタ、Ｍ１，Ｍ２，Ｍ５はＮチャンネルＭＯＳトランジスタである。
【0020】
また、本実施形態のレギュレータ用ＩＣ１０には、上記誤差アンプ１１の反転入力端子に印加される基準電圧Ｖｒｅｆを発生するための基準電圧回路１２と、誤差アンプ１１の負荷トランジスタＭ３と並列に接続されたシャットダウン用のＰチャンネルＭＯＳトランジスタＭ６と、該トランジスタＭ６のゲート端子を制御するとともに基準電圧回路１２に電源電圧を供給するための２段のＣＭＯＳインバータ１３ａ，１３ｂとが設けられている。ＣＭＯＳインバータの代わりに、トランジスタＭ７とＭ１０をそれぞれ抵抗素子に置き換えた抵抗負荷型のインバータを使用しても良い。
【0021】
基準電圧回路１２は、直列の抵抗およびツェナーダイオード、バイポーラの場合はバンドギャップ回路、ＣＭＯＳの場合はＣＭＯＳ基準電圧回路（例えばデプレッション型ＭＯＳＦＥＴ＋エンハンスメント型ＭＯＳＦＥＴ）などで構成することができる。
本実施形態のレギュレータ用ＩＣ１０は、上記誤差アンプ１１と基準電圧回路１２と抵抗分圧回路（Ｒ１，Ｒ２）のトータルの消費電流が数μＡ（１０μＡ以下）となるように、回路を構成する素子の定数が設定され、これにより低消費電流型ＬＤＯとして構成することができる。
本実施形態のレギュレータ用ＩＣ１０は、上記誤差アンプ１１と基準電圧回路１２と抵抗分圧回路（Ｒ１，Ｒ２）のトータルの消費電流が数μＡ（１０μＡ以下）となるように、回路を構成する素子の定数が設定され、これにより低消費電流型ＬＤＯとして構成することができる。
【0022】
インバータ１３ａの入力端子は電圧入力端子ＩＮに接続され、電圧ＶＤＤが入力されている。また、インバータ１３ｂの出力端子はシャットダウン用のトランジスタＭ６のゲート端子に接続されているとともに、インバータ１３ｂの出力端子が接続される外部端子ＳＳが設けられ、この外部端子ＳＳに外付けのコンデンサＣｓｓが接続されるように構成されている。
【0023】
なお、トランジスタＭ６は、電源オフ時に出力トランジスタＭ０を確実にオフさせるための素子であり、電圧入力端子ＩＮに電源（電池）からの電圧ＶＤＤが印加されなくなると、インバータ１３ｂのロウ側のＮチャンネルＭＯＳトランジスタＭ１０がオンされて出力がロウレベルに変化され、トランジスタＭ６のゲート端子を接電位まで引き下げることで、Ｍ６をオンさせ、出力トランジスタＭ０のゲート端子に電圧入力端子ＩＮの電圧ＶＤＤを伝達してＭ０をオフさせるように機能する。
【0024】
上記構成を有する直流電源装置が図１に示すシステムのＬＤＯとして使用され、電池が投入されることで、電圧入力端子ＩＮに電池からの電圧ＶＤＤが印加されると、インバータ１３ａの出力がロウレベルに変化することでインバータ１３ｂのハイ側のＰチャンネルＭＯＳトランジスタＭ９がオンされて、外部端子ＳＳに接続されているコンデンサＣｓｓが充電される。そして、ノードＮ１の電位がトランジスタＭ６のしきい値電圧まで上昇するとＭ６がオフされ、誤差アンプ１１が活性化されることで、出力トランジスタＭ０のゲート端子を、出力分圧用の抵抗Ｒ１，Ｒ２からの電圧に応じて駆動制御する。
【0025】
上記のように本実施形態のＬＤＯは、電源投入時にＭ９のオン抵抗とコンデンサＣｓｓの容量値とによって決まる時定数に応じて、ノードＮ１の電位が上昇することで、誤差アンプ１１をゆっくりと活性化させることができる。つまり、インバータ１３ａ，１３ｂとコンデンサＣｓｓとトランジスタＭ６とによってＬＤＯのソフトスタート回路が構成される。そして、このソフトスタート回路によって、電源投入時にコンデンサＣｏｕｔへ向かって急に大きな電流（ラッシュ電流）が流れ込んで出力電圧Ｖｏｕｔにオーバーシュートが発生するのを抑制することができる。
【0026】
なお、外部端子ＳＳの他にオン／オフ端子ＣＥを設けるようにしても良い。この場合、インバータ１３ａの入力端子はオン／オフ端子ＣＥに接続される。ただし、図２の実施形態の回路のように、インバータ１３ａの入力端子を電圧入力端子ＩＮに接続した構成とすることで、ＩＣのピン数を増加させることなく外付けのコンデンサＣｓｓを接続する構成を実現することができる。また、上記変更は、ＩＣのチップ上の配線パターンを変えるだけで行える。そのため、コストアップを回避することができる。
【0027】
次に、この電源投入時の動作を、コンデンサＣｓｓのない図６に示す従来のＬＤＯの動作と比較しつつ詳しく説明する。
先ず、図６に示す従来のＬＤＯにおいて、電源投入時に出力電圧にオーバーシュートが発生する理由を説明する。図３（Ａ）には、図６に示すＬＤＯにおける電源投入時の、電圧入力端子ＩＮの入力電圧ＶＤＤと、出力トランジスタＭ０のゲート電圧ＰＧ、出力電圧Ｖｏｕｔ、基準電圧Ｖｒｅｆ、出力電流Ｉｏｕｔの波形が、また図４（Ａ）には、図３（Ａ）の時間軸を拡大した場合の上記各電圧と電流の波形が示されている。
先ず、図６に示す従来のＬＤＯにおいて、電源投入時に出力電圧にオーバーシュートが発生する理由を説明する。図３（Ａ）には、図６に示すＬＤＯにおける電源投入時の、電圧入力端子ＩＮの入力電圧ＶＤＤと、出力トランジスタＭ０のゲート電圧ＰＧ、出力電圧Ｖｏｕｔ、基準電圧Ｖｒｅｆ、出力電流Ｉｏｕｔの波形が、また図４（Ａ）には、図３（Ａ）の時間軸を拡大した場合の上記各電圧と電流の波形が示されている。
【0028】
図３（Ａ）より分かるように、図６に示すＬＤＯでは、入力電圧ＶＤＤが数ｍｓで立ち上がる場合、出力電圧ＶｏｕｔはＶＤＤと同じように立ち上がる。このとき、出力トランジスタＭ０は非飽和領域で出力電流（いわゆるラッシュ電流）Ｉｏｕｔを流し、出力コンデンサＣｏｕｔを充電しながら出力電圧Ｖｏｕｔを持ち上げる。この場合、図３（Ａ）のように、出力トランジスタＭ０のゲート電圧ＰＧは、ほぼ０Ｖでフルドライブして最大電流で充電する。そして、フィードバック電圧が基準電圧Ｖrefと等しくなると、誤差アンプ１１は出力トランジスタＭ０をオフして出力電流Ｉｏｕｔを遮断する。
【0029】
ただし、このとき、出力トランジスタＭ０の寄生容量（ゲート容量等）が大きにもかかわらず、低消費電流型として設計されたＬＤＯのレギュレータ用ＩＣでは誤差アンプ１１の電流源としてのトランジスタＭ５の電流が少ないため、図４（Ａ）のように、ゲート電圧ＰＧに比較的長い遷移時間Ｔｔが発生する。その結果、この遷移時間Ｔｔの間は出力電流Ｉｏｕｔが出力コンデンサＣｏｕｔに供給され、出力電圧Ｖｏｕｔが持ち上がりオーバーシュートになる。
【0030】
これに対し、図２に示す上記実施形態のＬＤＯでは、入力電圧ＶＤＤが立ち上がり、インバータ１３ａのスレッショルド電圧である約１Ｖを超えると、インバータ１３ａのトランジスタＭ８とインバータ１３ｂのトランジスタＭ９がオンする。すると、Ｍ９のオン抵抗と外付けコンデンサＣｓｓの時定数により外部端子ＳＳの電圧Ｖｓｓが、図３（Ｂ）に示すように、徐々に立ち上がる。そして、電圧ＶｓｓがＶＤＤ－１Ｖまで達するとトランジスタＭ６がオフして誤差アンプ１１が起動する。つまり、誤差アンプ１１が起動するまでに、遅延が発生する。
このとき、出力トランジスタＭ０は飽和領域で動作することになる。これにより、出力トランジスタＭ０の電流能力が上がるため、誤差アンプ１１は出力トランジスタＭ０のゲート端子のドライブ電圧を抑えて、出力コンデンサＣｏｕｔを充電する。その結果、フィードバック電圧ＶFBが基準電圧Ｖrefと等しくなって出力トランジスタＭ０がオフする時のゲート電圧ＰＧの遷移時間Ｔｔが短くなり、出力電圧Ｖｏｕｔのオーバーシュートが低減する。
このとき、出力トランジスタＭ０は飽和領域で動作することになる。これにより、出力トランジスタＭ０の電流能力が上がるため、誤差アンプ１１は出力トランジスタＭ０のゲート端子のドライブ電圧を抑えて、出力コンデンサＣｏｕｔを充電する。その結果、フィードバック電圧ＶFBが基準電圧Ｖrefと等しくなって出力トランジスタＭ０がオフする時のゲート電圧ＰＧの遷移時間Ｔｔが短くなり、出力電圧Ｖｏｕｔのオーバーシュートが低減する。
【0031】
また、シャットダウン用のトランジスタＭ６は、外部端子ＳＳの電圧が、図３（Ｂ）に示すように、ゆっくりと立ち上がることにより、徐々にオフして誤差アンプ１１をゆっくりと活性化する。このような誤差アンプ１１のソフトスタートにより、出力トランジスタＭ０がオフする時のゲート電圧ＰＧの低下を抑えることができる。
さらに、インバータ１３ｂのトランジスタＭ９はＰチャンネルＭＯＳトランジスタであるため、図２には点線で示すように逆方向の寄生ダイオードＤｓを有しており、入力電圧ＶＤＤが立ち下がる時は、この寄生ダイオードＤｓを介して外部端子ＳＳの外付けコンデンサＣｓｓを速やかに放電する。そのため、再び入力電圧ＶＤＤが立ち上がる時には、再度ソフトスタートをさせることができる。
さらに、インバータ１３ｂのトランジスタＭ９はＰチャンネルＭＯＳトランジスタであるため、図２には点線で示すように逆方向の寄生ダイオードＤｓを有しており、入力電圧ＶＤＤが立ち下がる時は、この寄生ダイオードＤｓを介して外部端子ＳＳの外付けコンデンサＣｓｓを速やかに放電する。そのため、再び入力電圧ＶＤＤが立ち上がる時には、再度ソフトスタートをさせることができる。
【0032】
上述したように、本実施形態のレギュレータ用ＩＣを用いたＬＤＯは、回路を追加することなく外付けコンデンサＣｓｓのみでソフトスタート回路を構成することができるため、コンデンサ１個で出力電圧のオーバーシュート対策を行うことができ、省スペース化および低コスト化が可能となる。また、消費電流を増加することなくオーバーシュート対策を行うことができる。さらに、外付コンデンサＣｓｓの容量値を適宜設定することにより、電源立ち上がり時間に応じて遅延時間を調整することが可能である。また、トランジスタＭ９の寄生ダイオードを利用して、入力電圧ＶＤＤのオフ時に、外部端子ＳＳの外付けコンデンサＣｓｓを速やかに放電することができる。
【0033】
（変形例）
次に、図５を用いて、前記実施形態のレギュレータ用ＩＣの変形例について説明する。
図５に示す変形例のレギュレータ用ＩＣは、インバータ１３ａ，１３ｂの代わりに、インバータ１３ｂのトランジスタＭ９に相当するＰチャンネルＭＯＳトランジスタのみを設け、そのゲート端子を接地点に接続するようにしたものである。
本変形例におけるトランジスタＭ９は前記実施形態のインバータ１３ａ，１３ｂと同様な機能を有し、Ｍ９と外部端子ＳＳの外付けコンデンサＣｓｓとによって、誤差アンプ１１のソフトスタート回路を構成することができる。なお、本変形例は、オン／オフ制御用の外部端子ＣＥを持たないレギュレータ用ＩＣに適用することができ、素子数を減らして簡素化することができる。
次に、図５を用いて、前記実施形態のレギュレータ用ＩＣの変形例について説明する。
図５に示す変形例のレギュレータ用ＩＣは、インバータ１３ａ，１３ｂの代わりに、インバータ１３ｂのトランジスタＭ９に相当するＰチャンネルＭＯＳトランジスタのみを設け、そのゲート端子を接地点に接続するようにしたものである。
本変形例におけるトランジスタＭ９は前記実施形態のインバータ１３ａ，１３ｂと同様な機能を有し、Ｍ９と外部端子ＳＳの外付けコンデンサＣｓｓとによって、誤差アンプ１１のソフトスタート回路を構成することができる。なお、本変形例は、オン／オフ制御用の外部端子ＣＥを持たないレギュレータ用ＩＣに適用することができ、素子数を減らして簡素化することができる。
【0034】
また、外部端子ＳＳのコンデンサＣｓｓと並列に外付けのトランジスタを設け、このトランジスタを制御信号でオンさせて外部端子ＳＳに接地電位を印加させることで、シャットダウン用のトランジスタＭ６をオンさせて、強制的に出力トランジスタＭ０をオフさせることができるように構成することも可能である。また、図５に点線で示すように、外部端子ＳＳと接地点との間に抵抗素子Ｒｄを接続して、入力電圧ＶＤＤが立ち下がる際に放電を補助させるように構成しても良い。なお、放電補助用の抵抗素子Ｒｄは外付け素子として接続することも可能である。
【0035】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではない。例えば、前記実施例においては、出力トランジスタＭ０や誤差アンプ１１およびインバータ１３ａ，１３ｂを構成するトランジスタとして、ＭＯＳトランジスタ（ＭＯＳＦＥＴ）を使用したものを示したが、ＭＯＳトランジスタの代わりにバイポーラ・トランジスタを使用するようにしてもよい。
また、前記実施例では、出力電圧Ｖｏｕｔを分圧する抵抗Ｒ１，Ｒ２をチップ内部に設けているが、外付け抵抗からなる分圧回路を設けて、チップ外部で分圧された電圧を外部端子から誤差アンプ１１へ入力させるように構成することも、抵抗Ｒ１，Ｒ２のうちＲ２のみを外付け抵抗として接続するように構成することも可能である。
また、前記実施例では、出力電圧Ｖｏｕｔを分圧する抵抗Ｒ１，Ｒ２をチップ内部に設けているが、外付け抵抗からなる分圧回路を設けて、チップ外部で分圧された電圧を外部端子から誤差アンプ１１へ入力させるように構成することも、抵抗Ｒ１，Ｒ２のうちＲ２のみを外付け抵抗として接続するように構成することも可能である。
【符号の説明】
【0036】
１０…レギュレータ用ＩＣ、１１…誤差アンプ（制御回路）、１２…基準電圧回路、１３ａ，１３ｂ…インバータ、Ｍ０…出力トランジスタ、Ｍ６…シャットダウン用トランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】