知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-23
(45)【発行日】2024-07-31
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/78 20060101AFI20240724BHJP
H01L 29/739 20060101ALI20240724BHJP
H01L 29/06 20060101ALI20240724BHJP
【ＦＩ】
H01L29/78 652N
H01L29/78 655G
H01L29/78 655F
H01L29/78 652Q
H01L29/78 653C
H01L29/78 652K
H01L29/06 301F
H01L29/06 301V
H01L29/78 652M
H01L29/78 652S
H01L29/78 652P
【請求項の数】
12
(21)【出願番号】P 2021150214
(22)【出願日】2021-09-15
(65)【公開番号】P2023042842
(43)【公開日】2023-03-28
【審査請求日】2023-09-13
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110004026
【氏名又は名称】弁理士法人ｉＸ
(72)【発明者】
【氏名】畑田 大輝
(72)【発明者】
【氏名】大麻 浩平
【審査官】石塚 健太郎
(56)【参考文献】
【文献】特開２０２１－３４４４４（ＪＰ，Ａ）
【文献】特開２０２０－１５０２００（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２９／７３９
Ｈ０１Ｌ ２９／０６
(57)【特許請求の範囲】
【請求項1】
第１電極と、前記第１電極上に設けられる半導体部と、
前記半導体部内に設けられ、上方から見て第１方向に延びる第２電極と、
前記半導体部内に設けられ、前記第１方向に延び、前記第１方向において間に前記第２電極が配置される第１部分および第２部分と、前記第１部分と前記第２部分の間であって、前記第２電極の下方に位置する第１中間部と、を含む第３電極と、
前記半導体部の上方に設けられ、上方から見て前記第１方向と交差する第２方向において前記第２電極および前記第２部分から離隔するパッド部と、前記パッド部から突出して前記第２電極を覆い、前記第２電極に接続される凸部と、を含む第４電極と、
前記半導体部の上方に設けられ、前記第４電極から離隔し、上方から見て、前記半導体部において前記第２部分と隣接する第１コンタクト部を覆い、前記第１コンタクト部に接続される第１被覆部と、前記第１部分を覆い、前記第１部分に接続される第２被覆部と、を含む第５電極と、
前記半導体部と前記第２電極との間、前記半導体部と前記第３電極との間、および前記第２電極と前記第３電極との間に設けられる第１絶縁膜と、
を備える半導体装置。
【請求項2】
前記第１被覆部は、前記第２部分をさらに覆い、前記第２部分にさらに接続される請求項１に記載の半導体装置。
【請求項3】
前記凸部は、前記パッド部の前記第２部分から前記第１部分に向かう方向における端部から突出する請求項１または２に記載の半導体装置。
【請求項4】
前記第５電極には、前記第１被覆部と前記第２被覆部との間に位置し、前記凸部が配置される凹部が設けられる請求項１～３のいずれか１つに記載の半導体装置。
【請求項5】
前記半導体部内に設けられ、前記第２電極と前記第２方向において隣り合い、前記第１方向に延びる第６電極と、前記半導体部内に設けられ、前記第１方向に延び、前記第１方向において間に前記第６電極が配置される第３部分および第４部分と、前記第３部分と前記第４部分の間であって前記第６電極の下方に位置する第２中間部と、を含む第７電極と、
前記半導体部と前記第６電極との間、前記半導体部と前記第７電極との間、および前記第６電極と前記第７電極との間に設けられる第２絶縁膜と、
を備え、
前記凸部は、上方から見て前記第６電極を覆い、前記第６電極に接続され、
前記第３部分は前記第１部分と前記第２方向において隣り合い、
前記第２被覆部は、上方から見て前記第３部分をさらに覆い、前記第３部分にさらに接続される請求項１～４のいずれか１つに記載の半導体装置。
【請求項6】
前記第２被覆部は、上方から見て、前記半導体部において前記第２電極と前記第６電極との間に位置する第２コンタクト部をさらに覆い、前記第２コンタクト部にさらに接続される、請求項５に記載の半導体装置。
【請求項7】
前記半導体部は、第１導電形の第１半導体層と、
前記第１半導体層の上層部に設けられ、前記第１絶縁膜を介して前記第２電極と隣り合う第２導電形の第２半導体層と、
前記第２半導体層の上層部に設けられる前記第１導電形の第３半導体層と、
を含み、
前記第２コンタクト部には、前記第３半導体層が設けられている、請求項６に記載の半導体装置。
【請求項8】
前記第３半導体層は、前記第１被覆部の下にさらに設けられ、前記第１被覆部は、前記第３半導体層にさらに接続される、請求項７に記載の半導体装置。
【請求項9】
第１電極と、前記第１電極上に設けられる半導体部と、
前記半導体部内に設けられ、上方から見て第１方向に延びる第２電極と、
前記第２電極の前記第１方向の逆方向における第１端部と前記第１方向において隣り合う部分を含む第３電極と、
前記半導体部内に設けられ、上方から見て前記第１方向と交差する第２方向において前記第２電極の前記第１端部と隣り合い、前記第１方向に延び、前記第１方向における長さが前記第２電極の前記第１方向における長さよりも短い第４電極と、
前記第４電極の前記第１方向の前記逆方向における第２端部と前記第１方向において隣り合う部分を含む第５電極と、
前記半導体部の上方に設けられ、前記第２電極および前記第４電極から前記第２方向に離隔するパッド部と、前記パッド部から突出して前記第４電極の前記第１方向における第３端部を覆い、前記第３端部に接続される凸部と、を含み、前記第４電極に接続される第６電極と、
前記半導体部の上方に設けられ、前記第２方向の逆方向において前記パッド部から離隔し、前記第２方向における前記パッド部からの距離が前記第２方向における前記第４電極と前記パッド部との距離よりも長い第１被覆部と、前記第３電極の前記部分、前記第５電極の前記部分、および前記半導体部において前記第２電極と前記第４電極の間に位置する第１コンタクト部を覆い、前記第３電極の前記部分、前記第５電極の前記部分、および前記第１コンタクト部に接続される第２被覆部と、を含む第７電極と、
前記半導体部と前記第２電極との間、前記半導体部と前記第３電極との間、および前記第２電極と前記第３電極との間に設けられる第１絶縁膜と、
前記半導体部と前記第４電極との間、前記半導体部と前記第５電極との間、および前記第４電極と前記第５電極との間に設けられる第２絶縁膜と、
を備える半導体装置。
【請求項10】
前記第１被覆部は、前記半導体部において前記第２電極と隣接する第２コンタクト部を覆い、前記第２コンタクト部に接続される請求項９に記載の半導体装置。
【請求項11】
第１電極と、前記第１電極上に設けられる半導体部と、
前記半導体部内に設けられ、上方から見て第１方向に延びる第２電極と、
前記半導体部内に設けられ、前記第１方向に延び、前記第２電極の前記第１方向の逆方向における第１端部と前記第１方向において隣り合う第１部分と、前記第２電極の前記第１方向における第２端部と前記第１方向において隣り合う第２部分と、前記第１部分と前記第２部分の間であって、前記第２電極の下方に位置する第１中間部と、を含む第３電極と、
前記半導体部内に設けられ、上方から見て前記第１方向と交差する第２方向において前記第２電極と隣り合い、前記第１方向に延びる第４電極と、
前記半導体部内に設けられ、前記第４電極の前記第１方向の前記逆方向における第３端部と前記第１方向において隣り合う第３部分を含む第５電極と、
前記半導体部の上方に設けられ、前記第２電極および前記第４電極から前記第２方向に離隔するパッド部と、前記パッド部から突出して前記第２電極の前記第２端部および前記第４電極の前記第１方向における第４端部を覆い、前記第２端部および前記第４端部に接続され、上方から見て前記第２部分の少なくとも一部を覆わない凸部と、を含む第６電極と、
前記半導体部の上方に設けられ、前記第２方向の逆方向において前記パッド部から離隔し、前記第２方向における前記パッド部からの距離が前記第２方向における前記第４電極と前記パッド部との距離よりも長い第１被覆部と、前記第１部分、前記第３部分、および前記半導体部において前記第２電極と前記第４電極との間に位置する第１コンタクト部を覆い、前記第１部分、前記第３部分、および前記第１コンタクト部に接続される第２被覆部と、を含む第７電極と、
前記半導体部と前記第２電極との間、前記半導体部と前記第３電極との間、および前記第２電極と前記第３電極との間に設けられる第１絶縁膜と、
前記半導体部と前記第４電極との間、前記半導体部と前記第５電極との間、および前記第４電極と前記第５電極との間に設けられる第２絶縁膜と、
を備える半導体装置。
【請求項12】
前記第１被覆部は、前記半導体部において前記第２部分と隣接する第２コンタクト部を覆い、前記第２コンタクト部に接続される請求項１１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
実施形態は、半導体装置に関する。
【背景技術】
【0002】
従来から、ゲート電極およびＦＰ（Field Plate）電極が半導体部の内部に配置されたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等の半導体装置において、半導体部の表面に、内部のゲート電極に電気的に接続される外部ゲート電極と、ＦＰ電極に電気的に接続されるソース電極と、を設ける構造が知られている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２００２－２０３９６４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
実施形態は、有効な素子面積を広げることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0005】
実施形態に係る半導体装置は、第１電極と、前記第１電極上に設けられる半導体部と、前記半導体部内に設けられ、上方から見て第１方向に延びる第２電極と、前記半導体部内に設けられ、前記第１方向に延び、前記第１方向において間に前記第２電極が配置される第１部分および第２部分と、前記第１部分と前記第２部分の間であって、前記第２電極の下方に位置する第１中間部と、を含む第３電極と、前記半導体部の上方に設けられ、上方から見て前記第１方向と交差する第２方向において前記第２電極および前記第２部分から離隔するパッド部と、前記パッド部から突出して前記第２電極を覆い、前記第２電極に接続される凸部と、を含む第４電極と、前記半導体部の上方に設けられ、前記第４電極から離隔し、上方から見て、前記半導体部において前記第２部分と隣接する第１コンタクト部を覆い、前記第１コンタクト部に接続される第１被覆部と、前記第１部分を覆い、前記第１部分に接続される第２被覆部と、を含む第５電極と、前記半導体部と前記第２電極との間、前記半導体部と前記第３電極との間、および前記第２電極と前記第３電極との間に設けられる第１絶縁膜と、を備える。
【図面の簡単な説明】
【0006】
【図1】第１の実施形態に係る半導体装置を示す上面図である。
【図6】第１の実施形態に係る半導体装置において上方から見た各部の位置関係を示す模式図である。
【図7】参考例に係る半導体装置において、上方から見た各部の位置関係を拡大して示す模式図である。
【図8】第２の実施形態に係る半導体装置を示す上面図である。
【図10】第３の実施形態に係る半導体装置において、上方から見た各部の位置関係を示す模式図である。
【発明を実施するための形態】
【0007】
以下に、各実施形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。更に、本明細書と各図において、既出の図に関して説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0008】
また、以下では、説明をわかりやすくするために、ＸＹＺ直交座標系を用いて、各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交している。またＸ軸が延びる方向を「Ｘ方向」とし、Ｙ軸が延びる方向を「Ｙ方向」とし、Ｚ軸が延びる方向を「Ｚ方向」とする。また、Ｘ方向のうち、矢印の方向を「＋Ｘ方向」とし、その逆方向を「－Ｘ方向」とする。また、Ｙ方向のうち、矢印の方向を「＋Ｙ方向」とし、その逆方向を「－Ｙ方向」とする。また、Ｚ方向のうち矢印の方向を上方、その逆方向を下方とするが、これらの方向は、重力方向とは無関係である。
【0009】
また、以下において、各導電形についての＋、－の表記は、各導電形における不純物濃度の相対的な高低を表す。具体的には、「＋」が付されている表記は、「＋」および「－」のいずれも付されていない表記よりも、不純物濃度が高いことを表す。「－」が付されている表記は、「＋」および「－」のいずれも付されていない表記よりも、不純物濃度が低いことを表す。ここで、「不純物濃度」とは、それぞれの領域にドナーとなる不純物とアクセプターとなる不純物の両方が含まれている場合には、それらの不純物が相殺した後の正味の不純物濃度を表す。
【0010】
＜第１の実施形態＞
先ず、第１の実施形態について説明する。
図１は、本実施形態に係る半導体装置を示す上面図である。
図２は、図１の破線Ａで囲んだ部分を拡大して示す上面図である。
図３は、図２のＢ－Ｂ’線における断面図である。
図４は、図２のＣ－Ｃ’線における断面図である。
図５は、図２のＤ－Ｄ’線における断面図である。
図６は、本実施形態に係る半導体装置において上方から見た各部の位置関係を示す模式図である。
なお、図６では、本実施形態に係る半導体装置１００において上方から見た各部の位置関係を示すために、実際には同一平面にない構成要素同士も、同一平面に示している。また、図６では、後述するＦＰ電極１７０、ｐ形のベース領域１２２ａ、ｐ＋形のコンタクト領域１２２ｂ、およびｎ形のソース層１２３が設けられる範囲をわかりやすくするために、ＦＰ電極１７０、ｐ形のベース領域１２２ａ、ｐ＋形のコンタクト領域１２２ｂ、およびｎ形のソース層１２３が設けられる範囲を斜線のハッチで示している。
先ず、第１の実施形態について説明する。
図１は、本実施形態に係る半導体装置を示す上面図である。
図２は、図１の破線Ａで囲んだ部分を拡大して示す上面図である。
図３は、図２のＢ－Ｂ’線における断面図である。
図４は、図２のＣ－Ｃ’線における断面図である。
図５は、図２のＤ－Ｄ’線における断面図である。
図６は、本実施形態に係る半導体装置において上方から見た各部の位置関係を示す模式図である。
なお、図６では、本実施形態に係る半導体装置１００において上方から見た各部の位置関係を示すために、実際には同一平面にない構成要素同士も、同一平面に示している。また、図６では、後述するＦＰ電極１７０、ｐ形のベース領域１２２ａ、ｐ＋形のコンタクト領域１２２ｂ、およびｎ形のソース層１２３が設けられる範囲をわかりやすくするために、ＦＰ電極１７０、ｐ形のベース領域１２２ａ、ｐ＋形のコンタクト領域１２２ｂ、およびｎ形のソース層１２３が設けられる範囲を斜線のハッチで示している。
【0011】
本実施形態に係る半導体装置１００は、例えばＭＯＳＦＥＴである。ただし、半導体装置は、ゲート電極およびＦＰ電極を備える半導体装置であればよく、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
【0012】
図１に示すように上方から見た半導体装置１００の形状は、各辺がＸ方向またはＹ方向に概ね平行な略矩形である。ただし半導体装置の形状は、上記に限定されない。半導体装置１００は、図２および図３を参照して概説すると、ドレイン電極１１０と、半導体部１２０と、外部ゲート電極１３０と、ソース電極１４０と、を備える。半導体装置１００は、絶縁膜１５１と、複数の絶縁膜１５２と、複数の絶縁膜１５３と、絶縁膜１５４と、をさらに備える。また、半導体装置は、複数の内部ゲート電極１６０と、複数のＦＰ電極１７０と、をさらに備える。以下、半導体装置１００の各部について説明する。なお、以下では、半導体装置１００のうち、図１に示す外部ゲート電極１３０のパッド部１３１およびその近辺の形態を主に説明し、それ以外の構造についての説明は適宜省略する。
【0013】
ドレイン電極１１０は、半導体装置１００の下面の略全域に設けられる。ドレイン電極１１０の上面および下面は、図３に示すように例えば、ＸＹ平面に概ね平行な平坦面である。ドレイン電極１１０は、金属材料等の導電材料からなる。ドレイン電極１１０上には、半導体部１２０が配置される。
【0014】
半導体部１２０は、例えば、ｎ形半導体層１２１と、ｎ形半導体層１２１の上層部に設けられるｐ形半導体層１２２と、ｐ形半導体層１２２の上層部に設けられるｎ＋形のソース層１２３と、を含む。ただし、半導体部の構成は、素子の種類に応じて適宜変更できる。
【0015】
ｎ形半導体層１２１は、ｎ－形のドリフト領域を含む。ｎ－形のドリフト領域は、ドレイン電極１１０の上面の略全域上に配置される。ただし、ｎ形半導体層は、ｎ－形のドリフト領域とドレイン電極との間に設けられ、ｎ－形のドリフト領域の不純物濃度よりも不純物濃度が高いｎ＋形のドレイン領域をさらに含んでもよい。
【0016】
ｐ形半導体層１２２は、ｐ形のベース領域１２２ａと、ｐ形のベース領域１２２ａ内に設けられるｐ＋形のコンタクト領域１２２ｂと、を含む。ｐ形のベース領域１２２ａは、図５に示すように、ｎ形半導体層１２１の上層部に部分的に設けられる。ｐ＋形のコンタクト領域１２２ｂは、ｐ形のベース領域１２２ａ内に部分的に設けられ、後述するソース電極１４０にオーミック接触する。ｐ形のベース領域１２２ａ、ｐ＋形のコンタクト領域１２２ｂ、およびｎ＋形のソース層１２３の配置の詳細については、後述する。
【0017】
半導体部１２０の上方には、図１に示すように外部ゲート電極１３０と、外部ゲート電極１３０から離隔したソース電極１４０と、が設けられる。
【0018】
外部ゲート電極１３０は、所謂フィンガー形状を有する。外部ゲート電極１３０は、例えば、パッド部１３１と、第１延伸部１３２と、複数の第２延伸部１３３と、第３延伸部１３４と、凸部１３５と、を含む。
【0019】
パッド部１３１は、配線部材（不図示）を接続して、半導体装置１００の外部の回路に外部ゲート電極１３０を電気的に接続するための部分である。パッド部１３１は、本実施形態では、半導体部１２０の４つの角部のうち、最も＋Ｘ側および最も＋Ｙ側に位置する角部上に配置される。上方から見たパッド部１３１は、本実施形態では、略矩形である。
【0020】
第１延伸部１３２は、パッド部１３１の最も－Ｘ側および最も＋Ｙ側に位置する角部から－Ｘ方向に延びる。第１延伸部１３２は、半導体部１２０の＋Ｙ方向における端部上に位置する。各第２延伸部１３３は、第１延伸部１３２から－Ｙ方向に延びる。複数の第２延伸部１３３は、Ｘ方向に並ぶ。第３延伸部１３４は、パッド部１３１の最も＋Ｘ側および－Ｙ側に位置する角部から－Ｙ方向に延びる。各第２延伸部１３３および第３延伸部１３４の－Ｙ方向における端部は、半導体部１２０の－Ｙ方向における端部の近辺まで延びる。
【0021】
凸部１３５は、パッド部１３１の－Ｘ方向における端部、具体的には、最も－Ｘ側および－Ｙ側に位置する角部から、－Ｙ方向に突出する。上面視における凸部１３５の形状は、例えば、略矩形である。Ｙ方向における凸部１３５の長さは、Ｙ方向における第２延伸部１３３および第３延伸部１３４の長さよりも短い。
【0022】
外部ゲート電極１３０は、金属材料等の導電材料からなる。外部ゲート電極１３０は、２以上の金属層の積層体によって構成されてもよい。
【0023】
ソース電極１４０も、図１に示すように、所謂フィンガー形状を有する。ソース電極１４０は、例えば、複数の第１延伸部１４１と、第２延伸部１４２と、複数の第３延伸部１４３と、を含む。
【0024】
各第１延伸部１４１および第２延伸部１４２は、半導体部１２０の－Ｙ方向における端部から＋Ｙ方向に延びる。各第１延伸部１４１は、外部ゲート電極１３０の隣り合う２つの第２延伸部１３３の間に位置する。第２延伸部１４２は、隣り合う第２延伸部１３３と第３延伸部１３４との間に位置する。各第３延伸部１４３は、隣り合う２つの第２延伸部１４２の－Ｙ方向における端部同士の間、または隣り合う第２延伸部１４２の－Ｙ方向における端部と第３延伸部１４３の－Ｙ方向における端部との間に位置し、これらに連なる。
【0025】
第２延伸部１４２は、第１被覆部１４２ａ、第２被覆部１４２ｂ、および第３被覆部１４２ｃを含む。第３被覆部１４２ｃは、半導体部１２０の－Ｙ方向における端部から＋Ｙ方向に延びる。第１被覆部１４２ａおよび第２被覆部１４２ｂは、第３被覆部１４２ｃから＋Ｙ方向に突出する。第１被覆部１４２ａは、パッド部１３１の－Ｙ側および凸部１３５の＋Ｘ側に位置する。第２被覆部１４２ｂは、パッド部１３１および凸部１３５の－Ｘ側に位置する。Ｘ方向において第１被覆部１４２ａと第２被覆部１４２ｂとの間には、凸部１３５が位置する。上方から見た第１被覆部１４２ａ、第２被覆部１４２ｂ、および第３被覆部１４２ｃのそれぞれの形状は、例えば矩形である。第１被覆部１４２ａ、第２被覆部１４２ｂ、および第３被覆部１４２ｃにより、凹部１４４が形成される。凹部１４４内には、凸部１３５が配置される。ここで「凹部内には凸部が配置される」とは、凸部の少なくとも一部が凹部内に位置することを意味する。
【0026】
ソース電極１４０は、金属材料等の導電材料からなる。ソース電極１４０は、２以上の金属層の積層体によって構成されてもよい。
【0027】
半導体部１２０には、図２および図３に示すように、トレンチＴ１と、２つのトレンチＴ２と、２つのトレンチＴ３と、複数のトレンチＴ４と、複数のトレンチＴ５と、が設けられている。各トレンチＴ１～Ｔ５は、分岐の無い所謂ストレートタイプのトレンチであり、Ｘ方向に延びる。また、各トレンチＴ１～Ｔ５は、半導体部１２０の上面から下方に延びる。なお、トレンチＴ２の数、およびトレンチＴ３の数は、２つに限定されず、１つであってもよいし、３以上であってもよい。
【0028】
図６に示すように、トレンチＴ１の一部は、上方から見て、第２被覆部１４２ｂ、凸部１３５、および第１被覆部１４２ａに覆われる。また、トレンチＴ１の＋Ｘ方向における端部は、上方から見て第３延伸部１３４に覆われる。
【0029】
トレンチＴ１内には、絶縁膜１５１が設けられる。絶縁膜１５１は、シリコン酸化物またはシリコン窒化物等の絶縁材料からなる。絶縁膜１５１内には、複数の内部ゲート電極１６０と、ＦＰ電極１７０と、が設けられる。なお、以下では、トレンチＴ１内の複数の内部ゲート電極１６０のうち、最も＋Ｘ側に位置する内部ゲート電極１６０について説明する。
【0030】
トレンチＴ１内の内部ゲート電極１６０は、図４および図６に示すように、Ｘ方向に延びる。上方から見て、この内部ゲート電極１６０の－Ｘ方向における端部は、第２被覆部１４２ｂに覆われ、この内部ゲート電極１６０の＋Ｘ方向における端部は、凸部１３５に覆われる。絶縁膜１５１においてこの内部ゲート電極１６０と凸部１３５との間に位置する部分には、開口１５１ｈ１が設けられる。凸部１３５は、この開口１５１ｈ１を介して、この内部ゲート電極１６０に接続される。これにより、外部ゲート電極１３０がＺ方向に延びる電流経路を介して内部ゲート電極１６０に接続される。
【0031】
トレンチＴ１内のＦＰ電極１７０は、図４および図６に示すように、Ｘ方向に延びる。このＦＰ電極１７０は、Ｘ方向において間に内部ゲート電極１６０が位置する第１部分１７１および第２部分１７２と、第１部分１７１と第２部分１７２との間に位置し、内部ゲート電極１６０の下方に位置する第１中間部１７３と、を含む。第１部分１７１は、内部ゲート電極１６０の－Ｘ側に位置する。すなわち、第１部分１７１は、内部ゲート電極１６０の－Ｘ方向における端部とＸ方向において隣り合う。第２部分１７２は、内部ゲート電極１６０の＋Ｘ側に位置し、本実施形態では、ＦＰ電極１７０の＋Ｘ方向における端部を含む。すなわち、第２部分１７２は、内部ゲート電極１６０の＋Ｘ方向における端部とＸ方向において隣り合う。このＦＰ電極１７０と内部ゲート電極１６０との間には、絶縁膜１５１が設けられる。
【0032】
このように、パッド部１３１の近辺において、内部ゲート電極１６０は、ＦＰ電極１７０により、ＦＰ電極１７０の第１部分１７１よりも－Ｘ側に位置する他の内部ゲート電極１６０（不図示）から分断される。本実施形態では、このように分断された内部ゲート電極１６０が、凸部１３５に接続される。そのため、このように分断された内部ゲート電極１６０を外部ゲート電極１３０に電気的に接続できる。
【0033】
第１部分１７１は、第２被覆部１４２ｂに覆われる。絶縁膜１５１において第１部分１７１と第２被覆部１４２ｂとの間に位置する部分には、開口１５１ｈ２が設けられる。第２被覆部１４２ｂは、この開口１５１ｈ２を介して、第１部分１７１に接続される。
【0034】
第２部分１７２の－Ｘ方向における端部は、凸部１３５に覆われ、第２部分１７２の残りの部分は、上方から見て凸部１３５に覆われない。また、第２部分１７２の＋Ｘ方向における端部は、第３延伸部１３４に覆われる。また、第２部分１７２においてＸ方向における両端部の間に位置する部分は、第１被覆部１４２ａに覆われる。絶縁膜１５１において第２部分１７２と第１被覆部１４２ａとの間に位置する部分には、開口１５１ｈ３が設けられる。第１被覆部１４２ａは、この開口１５１ｈ３を介して、第２部分１７２に接続される。これにより、上方から見て凸部１３５から第３延伸部１３４まで延伸する第２部分１７２の電位が、ソース電極１４０と同電位になり易い。ただし、ＦＰ電極１７０は、第１部分１７１を介してソース電極１４０に電気的に接続されるため、第１被覆部１４２ａは、絶縁膜１５１の開口１５１ｈ３を介して、第２部分１７２に接続されなくてもよい。
【0035】
２つのトレンチＴ２は、トレンチＴ１の＋Ｙ側に位置し、Ｙ方向に並ぶ。各トレンチＴ２の一部は、上方から見て第２被覆部１４２ｂに覆われ、各トレンチＴ２の＋Ｘ方向における端部は、凸部１３５に覆われる。各トレンチＴ２は、第１被覆部１４２ａに覆われない。
【0036】
各トレンチＴ２内には、絶縁膜１５２が設けられている。各絶縁膜１５２は、シリコン酸化物またはシリコン窒化物等の絶縁材料からなる。各絶縁膜１５２内には、複数の内部ゲート電極１６０と、ＦＰ電極１７０と、が設けられている。なお、以下では、各トレンチＴ２内の複数の内部ゲート電極１６０のうち、最も＋Ｘ側に位置する内部ゲート電極１６０について説明する。
【0037】
各トレンチＴ２内の内部ゲート電極１６０は、Ｘ方向に延びる。上方から見て、この内部ゲート電極１６０の－Ｘ方向における端部は、第２被覆部１４２ｂに覆われ、この内部ゲート電極１６０の＋Ｘ方向における端部は、凸部１３５に覆われる。絶縁膜１５２においてこの内部ゲート電極１６０と凸部１３５との間に位置する部分には、開口１５２ｈ１が設けられる。凸部１３５は、この開口１５２ｈ１を介して、この内部ゲート電極１６０に接続される。
【0038】
各トレンチＴ２内のＦＰ電極１７０は、Ｘ方向に延びる。このＦＰ電極１７０は、図３および図６に示すように、Ｘ方向において間に内部ゲート電極１６０が位置する第３部分１７４および第４部分１７５と、第３部分１７４と第４部分１７５との間に位置し、内部ゲート電極１６０の下方に位置する第２中間部１７６と、を含む。第３部分１７４は、内部ゲート電極１６０の－Ｘ側に位置する。すなわち、第３部分１７４は、内部ゲート電極１６０の－Ｘ方向における端部とＸ方向において隣り合う。第３部分１７４は、第１部分１７１とＹ方向において隣り合う。第４部分１７５は、内部ゲート電極１６０の＋Ｘ側に位置し、本実施形態では、このＦＰ電極１７０の＋Ｘ方向における端部に相当する。すなわち、第４部分１７５は、内部ゲート電極１６０の＋Ｘ方向における端部とＸ方向において隣り合う。内部ゲート電極１６０とＦＰ電極１７０の間には、絶縁膜１５２が設けられる。
【0039】
このように、パッド部１３１の近辺において、内部ゲート電極１６０は、ＦＰ電極１７０により、ＦＰ電極１７０の第３部分１７４よりも－Ｘ側に位置する他の内部ゲート電極１６０（不図示）から分断される。本実施形態では、このように分断された内部ゲート電極１６０が、凸部１３５に接続される。そのため、このように分断された内部ゲート電極１６０を外部ゲート電極１３０に電気的に接続できる。
【0040】
第３部分１７４は、第２被覆部１４２ｂに覆われる。絶縁膜１５２において第３部分１７４と第２被覆部１４２ｂとの間に位置する部分には、開口１５２ｈ２が設けられる。第２被覆部１４２ｂは、この開口１５２ｈ２を介して、第３部分１７４に接続される。第４部分１７５は、凸部１３５に覆われる。第４部分１７５のＸ方向における長さは、第２部分１７２のＸ方向における長さよりも短い。
【0041】
以上より、パッド部１３１は、＋Ｙ方向において、各トレンチＴ２内の内部ゲート電極１６０の＋Ｘ方向における端部から離隔している。Ｙ方向における第１被覆部１４２ａとパッド部１３１との距離Ｌは、Ｙ方向における各トレンチＴ２とパッド部１３１との距離Ｌ１、Ｌ２よりも長い。すなわち、Ｙ方向における各トレンチＴ２の位置は、Ｙ方向におけるパッド部１３１の位置とＹ方向における第１被覆部１４２ａとの位置と、の間に位置する。そして、凸部１３５は、パッド部１３１から突出し、各トレンチＴ２内の内部ゲート電極１６０の＋Ｘ方向における端部を覆い、各トレンチＴ２内の内部ゲート電極１６０の＋Ｘ方向における端部に接続される。
【0042】
２つのトレンチＴ３は、Ｙ方向においてトレンチＴ１の－Ｙ側に位置する。各トレンチＴ３の一部は、上方から見て第１被覆部１４２ａおよび第２被覆部１４２ｂに覆われ、凸部１３５に覆われない。また、各トレンチＴ３の＋Ｘ方向における端部は、上方から見て第３延伸部１３４に覆われる。
【0043】
各トレンチＴ３内には、絶縁膜１５３が設けられている。各絶縁膜１５３は、シリコン酸化物またはシリコン窒化物等の絶縁材料からなる。各絶縁膜１５３内には、複数の内部ゲート電極１６０と、ＦＰ電極１７０と、が設けられる。なお、以下では、各トレンチＴ３内の複数の内部ゲート電極１６０のうち、最も＋Ｘ側に位置する内部ゲート電極１６０について説明する。
【0044】
各トレンチＴ３内の内部ゲート電極１６０は、Ｘ方向に延びる。上方から見て、この内部ゲート電極１６０の－Ｘ方向における端部は、第２被覆部１４２ｂに覆われ、この内部ゲート電極１６０の＋Ｘ方向における端部は、第３延伸部１３４に覆われる。この内部ゲート電極１６０においてＸ方向における両端部の間は、第１被覆部１４２ａに覆われる。絶縁膜１５３においてこの内部ゲート電極１６０と第３延伸部１３４との間に位置する部分には、開口１５３ｈ１が設けられている。第３延伸部１３４は、この開口１５３ｈ１を介して、この内部ゲート電極１６０に接続される。
【0045】
各トレンチＴ３内のＦＰ電極１７０は、Ｘ方向に延びる。このＦＰ電極１７０は、図３および図６に示すように、Ｘ方向において間に内部ゲート電極１６０が位置する第５部分１７７および第６部分１７８と、第５部分１７７および第６部分１７８の間であって、内部ゲート電極１６０の下方に位置する第３中間部１７９と、を含む。第５部分１７７は、内部ゲート電極１６０の－Ｘ側に位置する。すなわち、第５部分１７７は、内部ゲート電極１６０の－Ｘ方向における端部とＸ方向において隣り合う。第５部分１７７は、第１部分１７１とＹ方向において隣り合う。第６部分１７８は、内部ゲート電極１６０の＋Ｘ側に位置し、本実施形態では、このＦＰ電極１７０の＋Ｘ方向における端部に相当する。すなわち、第６部分１７８は、内部ゲート電極１６０の＋Ｘ方向における端部とＸ方向において隣り合う。内部ゲート電極１６０とＦＰ電極１７０の間には、絶縁膜１５３が設けられる。
【0046】
このように、パッド部１３１の近辺において、内部ゲート電極１６０は、ＦＰ電極１７０により、ＦＰ電極１７０の第５部分１７７よりも－Ｘ側に位置する他の内部ゲート電極１６０（不図示）から分断される。本実施形態では、このように分断された内部ゲート電極１６０が、第３延伸部１３４に接続される。そのため、このように分断された内部ゲート電極１６０を外部ゲート電極１３０に電気的に接続できる。
【0047】
第５部分１７７は、第２被覆部１４２ｂに覆われる。絶縁膜１５３において第５部分１７７と第２被覆部１４２ｂとの間に位置する部分には、開口１５３ｈ２が設けられる。第２被覆部１４２ｂは、この開口１５３ｈ２を介して、第５部分１７７に接続される。第６部分１７８は、第３延伸部１３４に覆われる。第６部分１７８のＸ方向における長さは、第２部分１７２のＸ方向における長さよりも短い。
【0048】
複数のトレンチＴ４は、複数のトレンチＴ２の＋Ｙ側に配置され、Ｙ方向に配列している。各トレンチＴ４の構成およびその内部の構成は、上方から見てＸ方向における端部が凸部１３５ではなくパッド部１３１に覆われている点を除き、トレンチＴ２と概ね同様であるため、説明を省略する。
【0049】
複数のトレンチＴ５は、複数のトレンチＴ３の＋Ｙ側に配置され、Ｙ方向に配列している。各トレンチＴ５の構成およびその内部構成は、上方から見て第１被覆部１４２ａおよび第２被覆部１４２ｂではなく第３被覆部１４２ｃに覆われる点を除き、トレンチＴ３と概ね同様であるため、説明を省略する。
【0050】
図５に示すように、半導体部１２０の上面と外部ゲート電極１３０との間、および半導体部１２０の上面とソース電極１４０との間には、絶縁膜１５４が設けられる。
【0051】
絶縁膜１５４には、図６に示すように、３つの開口１５４ｈ１と、複数の開口１５４ｈ２と、複数の開口１５４ｈ３と、が設けられる。
【0052】
各開口１５４ｈ１は、ソース電極１４０の第１被覆部１４２ａと、半導体部１２０において隣り合うトレンチＴ１、Ｔ３、Ｔ５の間に位置するコンタクト部１２０ａと、の間に位置する。各開口１５４ｈ１は、Ｘ方向に延び、上方から見て第１被覆部１４２ａに覆われる。図５に示すように、第１被覆部１４２ａは、各開口１５４ｈ１を介して、コンタクト部１２０ａに接続される。本実施形態では、コンタクト部１２０ａは、半導体部１２０の上面から下方に延びたトレンチＴ６の表面である。以下、後述する他のコンタクト部１２０ｂ、１２０ｃについても同様である。ただし、半導体部にこのようなトレンチを設けずに、半導体部の上面の一部をコンタクト部としてもよい。
【0053】
本実施形態では、隣り合うトレンチＴ１とトレンチＴ３の間のコンタクト部１２０ａ、および隣り合うトレンチＴ３同士の間のコンタクト部１２０ａには、ｐ形のベース領域１２２ａおよびｐ＋形のコンタクト領域１２２ｂが設けられており、ｎ形のソース層１２３が設けられていない。ただし、このコンタクト部１２０ａに、ｎ形のソース層１２３がさらに設けられていてもよい。また、本実施形態では、隣り合うトレンチＴ３とトレンチＴ５との間のコンタクト部１２０ａには、ｐ形のベース領域１２２ａ、ｐ＋形のコンタクト領域１２２ｂ、およびｎ形のソース層１２３が設けられている。
【0054】
各開口１５４ｈ２は、図６に示すように、ソース電極１４０の第２被覆部１４２ｂと、半導体部１２０において隣り合うトレンチＴ１、Ｔ２、Ｔ４の間に位置するコンタクト部１２０ｂと、の間に位置する。各開口１５４ｈ２は、Ｘ方向に延びる。第２被覆部１４２ｂは、図３に示すように、各開口１５４ｈ２を介して、コンタクト部１２０ｂに接続される。本実施形態では、各コンタクト部１２０ｂには、ｐ形のベース領域１２２ａ、ｐ＋形のコンタクト領域１２２ｂ、およびｎ形のソース層１２３が設けられている。
【0055】
各開口１５４ｈ３は、図６に示すように、第３被覆部１４２ｃと、半導体部１２０において隣り合うトレンチＴ５の間に位置するコンタクト部１２０ｃと、の間に位置する。各開口１５４ｈ３は、Ｘ方向に延びる。第３被覆部１４２ｃは、図３に示すように、各開口１５４ｈ３を介して、コンタクト部１２０ｃに接続されている。本実施形態では、各コンタクト部１２０ｃには、ｐ形のベース領域１２２ａ、ｐ＋形のコンタクト領域１２２ｂ、およびｎ形のソース層１２３が設けられている。
【0056】
次に、本実施形態の効果を説明する。
図７は、参考例に係る半導体装置において、上方から見た各部の位置関係を拡大して示す模式図である。
参考例に係る半導体装置９００では、外部ゲート電極９３０にパッド部１３１から－Ｙ方向に突出する凸部１３５が設けられていない。また、参考例に係る半導体装置９００では、ソース電極９４０に、凸部１３５が配置される凹部１４４が設けられていない。
図７は、参考例に係る半導体装置において、上方から見た各部の位置関係を拡大して示す模式図である。
参考例に係る半導体装置９００では、外部ゲート電極９３０にパッド部１３１から－Ｙ方向に突出する凸部１３５が設けられていない。また、参考例に係る半導体装置９００では、ソース電極９４０に、凸部１３５が配置される凹部１４４が設けられていない。
【0057】
外部ゲート電極９３０とソース電極９４０は、Ｙ方向においてある程度の距離Ｌの分だけ離隔させる必要がある。以下では、距離Ｌが２つのトレンチがＹ方向に並ぶだけの長さである例を説明する。
【0058】
パッド部１３１の近辺は、半導体装置９００の終端領域である。そのため、耐圧を向上する観点から、ＦＰ電極１７０を、各トレンチＴ１～Ｔ６における＋Ｘ方向における端部まで延伸させ、各トレンチＴ１～Ｔ６の端部には内部ゲート電極１６０を設けないことが好ましい。このようにＦＰ電極１７０を各トレンチＴ１～Ｔ６における＋Ｘ方向における端部まで延伸させた場合、仮に各トレンチＴ１～Ｔ６においてパッド部１３１の近辺に内部ゲート電極１６０を設けても、この内部ゲート電極１６０は、ＦＰ電極１７０によって、半導体部１２０の中心側の内部ゲート電極１６０から分断される。したがって、参考例に係る半導体装置９００においては、このような内部ゲート電極１６０はパッド部１３１または第３延伸部１３４に接続する必要がある。
【0059】
しかしながら、参考例に係る半導体装置９００においては、仮に２つのトレンチＴ２を第３延伸部１３４の直下まで延伸させ、その内部に内部ゲート電極１６０を設け、第３延伸部１３４をこの内部ゲート電極１６０に接続したとしても、半導体部１２０においてＹ方向においてパッド部１３１とソース電極９４０の間に位置する部分に、ソース電極９４０に接続できない。そのため、ゲート耐量やアバランシェ耐量が低下する可能性がある。したがって、参考例に係る半導体装置９００においては、ゲート耐量やアバランシェ耐量の低下しないように、２つのトレンチＴ２は第３延伸部１３４まで延伸させず、２つのトレンチＴ２の＋Ｘ方向における端部には、ＦＰ電極１７０を設け、ソース電極１４０で覆うことが好ましい。
【0060】
また、このような場合、トレンチＴ１や最も－Ｙ側に位置するトレンチＴ４において他の２つのトレンチの間に位置していない部分は、終点領域となるため、耐圧を向上させる観点からＦＰ電極１７０を設けることが好ましい。したがって、参考例に係る半導体装置９００においては、最も－Ｙ側に位置するトレンチＴ４とトレンチＴ１との間がＭＯＳＦＥＴ等の素子として無効な領域となる。
【0061】
これに対して、本実施形態に係る半導体装置１００においては、外部ゲート電極１３０は、パッド部１３１から突出してトレンチＴ１内の内部ゲート電極１６０を覆い、この内部ゲート電極１６０に接続される凸部１３５を含む。また、ソース電極１４０は、半導体部１２０において上方から見て、トレンチＴ１内のＦＰ電極の第２部分１７２と隣接するコンタクト部１２０ａを覆い、コンタクト部１２０ａに接続される第１被覆部１４２ａと、第１部分１７１を覆い、コンタクト部１２０ａに接続される第２被覆部１４２ｂと、を含む。そのため、トレンチＴ１内のＦＰ電極および半導体部１２０のコンタクト部１２０ａがソース電極１４０に接続される状態を維持しつつ、パッド部１３１の近辺においてトレンチＴ１内に外部ゲート電極１３０に接続される内部ゲート電極１６０を設けることができる。そのため、有効な素子面積を広げることができる。
【0062】
また、第１被覆部１４２ａは、トレンチＴ１内のＦＰ電極１７０の第２部分１７２をさらに覆い、第２部分１７２にさらに接続される。そのため、第２部分１７２の電位を、ソース電極１４０の電位と同電位にし易くなる。
【0063】
また、Ｙ方向における位置がＹ方向におけるパッド部１３１の位置とＹ方向における第１被覆部１４２ａとの位置との間に位置する各トレンチＴ２内の内部ゲート電極１６０は、パッド部１３１に直接することができない。これに対して、凸部１３５は、上方から見てトレンチＴ２内の内部ゲート電極１６０を覆い、この内部ゲート電極１６０に接続される。そのため、有効な素子面積を広げることができる。
【0064】
また、第２被覆部１４２ｂは、上方から見て、半導体部１２０においてトレンチＴ１内の内部ゲート電極１６０とトレンチＴ２内の内部ゲート電極１６０との間に位置するコンタクト部１２０ｂを覆い、コンタクト部１２０ｂに接続される。そのため、有効な素子面積を広げることができる。
【0065】
また、コンタクト部１２０ｂには、ｎ形のソース層１２３が設けられる。そのため、ｎ形のソース層１２３を設ける面積を広げることができる。
【0066】
また、ｎ形のソース層１２３は、第１被覆部１４２ａの下にさらに設けられ、第１被覆部１４２ａは、ｎ形のソース層１２３に接続される。そのため、ｎ形のソース層１２３を設ける面積を広げることができる。
【0067】
＜第２の実施形態＞
次に、第２の実施形態について説明する。
図８は、本実施形態に係る半導体装置を示す上面図である。
図９は、図８の破線Ｅで囲んだ部分において、上方から見た各部の位置関係を示す模式図である。
本実施形態に係る半導体装置２００は、パッド部２３１が、半導体部１２０のＸ方向における略中央に位置する点で、第１の実施形態に係る半導体装置１００と相違する。
なお、以下の説明においては、原則として、第１の実施形態との相違点のみを説明する。以下に説明する事項以外は、第１の実施形態と同様である。
次に、第２の実施形態について説明する。
図８は、本実施形態に係る半導体装置を示す上面図である。
図９は、図８の破線Ｅで囲んだ部分において、上方から見た各部の位置関係を示す模式図である。
本実施形態に係る半導体装置２００は、パッド部２３１が、半導体部１２０のＸ方向における略中央に位置する点で、第１の実施形態に係る半導体装置１００と相違する。
なお、以下の説明においては、原則として、第１の実施形態との相違点のみを説明する。以下に説明する事項以外は、第１の実施形態と同様である。
【0068】
外部ゲート電極２３０は、パッド部２３１と、第１延伸部２３２と、第２延伸部２３３と、第３延伸部２３４と、第４延伸部２３５と、第５延伸部２３６と、２つの凸部２３７と、を含む。
【0069】
パッド部２３１は、半導体部１２０の＋Ｙ方向における端部のうち、Ｘ方向における略中央に位置する。上方から見たパッド部２３１の形状は、略矩形である。このように、パッド部の位置は、半導体部の角部上に限定されない。
【0070】
第１延伸部２３２は、パッド部２３１の最も－Ｘ側および最も＋Ｙ側に位置する角部から、－Ｘ方向に延びる。第２延伸部２３３は、パッド部２３１の最も＋Ｘ側および最も＋Ｙ側に位置する角部から、＋Ｘ方向に延びる。第３延伸部２３４は、第１延伸部２３２の－Ｘ方向における端部から－Ｙ方向に延びる。第４延伸部２３５は、パッド部２３１の＋Ｙ方向における端部のうち、Ｘ方向における略中央から、－Ｙ方向に延びる。第５延伸部２３６は、第２延伸部２３３の＋Ｘ方向における端部から、－Ｙ方向に延びる。
【0071】
一方の凸部２３７は、パッド部２３１の－Ｘ方向における端部、具体的には最も－Ｘ側および最も－Ｙ側に位置する角部から－Ｙ方向に突出する。他方の凸部２３７は、パッド部２３１の＋Ｘ方向における端部、具体的には最も＋Ｘ側および最も－Ｙ側に位置する端部から－Ｙ方向に突出する。
【0072】
ソース電極２４０は、第１延伸部２４１と、第２延伸部２４２と、第３延伸部２４３と、を含む。
【0073】
第１延伸部２４１は、半導体部１２０の－Ｙ方向における端部から＋Ｙ方向に延び、外部ゲート電極２３０の第３延伸部２３４と第４延伸部２３５との間に位置する。第２延伸部２４２は、半導体部１２０の－Ｙ方向における端部から＋Ｙ方向に延び、外部ゲート電極２３０の第４延伸部２３５と第５延伸部２３６との間に位置する。第３延伸部２４３は、第１延伸部２４１の－Ｙ方向における端部と第２延伸部２４２の－Ｙ方向における端部との間に位置し、これらに連なる。
【0074】
第１延伸部２４１は、第１被覆部２４１ａ、第２被覆部２４１ｂ、および第３被覆部２４１ｃを含む。第３被覆部２４１ｃは、半導体部１２０の－Ｙ方向における端部から＋Ｙ方向に延びる。第１被覆部２４１ａおよび第２被覆部２４１ｂは、第３被覆部２４１ｃから＋Ｙ方向に突出する。第１被覆部２４１ａは、パッド部２３１の－Ｙ側および凸部２３７の＋Ｘ側に位置する。第２被覆部２４１ｂは、パッド部２３１および凸部２３７の－Ｘ側に位置する。Ｘ方向において第１被覆部２４１ａと第２被覆部２４１ｂとの間には、一方の凸部２３７が位置する。第１被覆部２４１ａ、第２被覆部２４１ｂ、および第３被覆部２４１ｃにより、凹部２４４が形成される。凹部２４４内には、凸部２３７が配置される。
【0075】
第２延伸部２４２の形状は、Ｙ方向に延びる半導体装置２００の中心軸Ｃに対して、第１延伸部２４１と概ね対称であるため、その説明を省略する。
【0076】
次に、中心軸Ｃよりも－Ｘ側のパッド部２３１の近辺の構造について説明する。中心軸Ｃよりも＋Ｘ側のパッド部２３１の近辺の構造は、中心軸Ｃを基準として、中心軸Ｃよりも－Ｘ側のパッド部２３１の近辺の構造と対称であるため、その説明を省略する。
【0077】
半導体部１２０には、トレンチＴ２１と、２つのトレンチＴ２２と、２つのトレンチＴ２３と、複数のトレンチＴ２４と、複数のトレンチＴ２５と、が設けられている。トレンチＴ２１の構造およびその内部構造は、トレンチＴ２１の＋Ｘ方向における端部ではなく途中部分が第４延伸部２３５に覆われる点を除き、第１の実施形態におけるトレンチＴ１と同様であるため、その説明を省略する。また、トレンチＴ２２の構造およびその内部構造は、第１の実施形態におけるトレンチＴ２と同様であるため、その説明を省略する。また、トレンチＴ２３の構造およびその内部構造は、トレンチＴ２３の＋Ｘ方向における端部ではなく途中部分が第４延伸部２３５に覆われる点、および、トレンチＴ２３内のうち第４延伸部２３５の直下に位置する部分において、ＦＰ電極１７０が内部ゲート電極１６０の下方に設けられている点を除き、第１の実施形態におけるトレンチＴ３と同様であるため、その説明を省略する。また、トレンチＴ２４の構造およびその内部構造は、第１の実施形態におけるトレンチＴ４と同様であるため、その説明を省略する。また、トレンチＴ２５の構造およびその内部構造は、トレンチＴ２５の＋Ｘ方向における端部ではなく途中部分が第４延伸部２３５に覆われる点、および、トレンチＴ２５内のうち第４延伸部２３５の直下に位置する部分において、ＦＰ電極１７０が内部ゲート電極１６０の下方に設けられている点を除き、第１の実施形態におけるトレンチＴ５と同様であるため、その説明を省略する。
【0078】
凸部２３７は、上方から見てトレンチＴ２１内の内部ゲート電極１６０、およびトレンチＴ２２内の内部ゲート電極１６０を覆い、各開口１５１ｈ１、１５２ｈ１を介して、これらに接続される。第４延伸部２３５は、各トレンチＴ２３、Ｔ２５内の内部ゲート電極１６０を覆い、各開口１５３ｈ１を介して、これらに接続される。
【0079】
第１被覆部２４１ａは、上方から見てトレンチＴ２１内のＦＰ電極１７０の第２部分１７２を覆い、開口１５１ｈ３を介して第２部分に接続される。第１被覆部２４１ａは、半導体部１２０において隣り合うトレンチＴ２１、Ｔ２３の間のコンタクト部１２０ａを覆い、各開口１５４ｈ１を介して、これらに接続される。
【0080】
第２被覆部２４１ｂは、上方から見てトレンチＴ２１内のＦＰ電極１７０の第１部分１７１、トレンチＴ２２、Ｔ２４内のＦＰ電極１７０の第３部分１７４、およびトレンチＴ２３、Ｔ２５内のＦＰ電極１７０を覆い、各開口１５１ｈ２、１５２ｈ２、１５３ｈ２を介して、これらに接続される。第２被覆部２４１ｂは、上方から見て半導体部１２０において隣り合うトレンチＴ２１、Ｔ２２、Ｔ２４の間のコンタクト部１２０ｂを覆い、各開口１５４ｈ２を介して、これらに接続される。
【0081】
第３被覆部２４１ｃは、上方から見てトレンチＴ２５内のＦＰ電極１７０を覆い、各開口１５３ｈ２を介して、これらに接続される。第３被覆部２４１ｃは、上方から見て半導体部１２０において隣り合うトレンチＴ２３、Ｔ２５の間のコンタクト部１２０ｃを覆い、各開口１５４ｈ３を介して、これらに接続される。
【0082】
次に、本実施形態の効果を説明する。
本実施形態に係る半導体装置２００においても、外部ゲート電極２３０は、パッド部２３１から突出してトレンチＴ２１内の内部ゲート電極１６０を覆い、この内部ゲート電極１６０に接続される凸部２３７を含む。また、ソース電極２４０は、半導体部１２０において上方から見て、トレンチＴ２１内のＦＰ電極の第２部分１７２と隣接するコンタクト部１２０ａを覆い、第２部分１７２に接続される第１被覆部２４１ａと、第１部分１７１を覆い、第１部分１７１に接続される第２被覆部２４１ｂと、を含む。そのため、トレンチＴ２１内のＦＰ電極１７０および半導体部１２０のコンタクト部１２０ａがソース電極２４０に接続される状態を維持しつつ、トレンチＴ２１内に外部ゲート電極２３０に接続される内部ゲート電極１６０を設けることができる。そのため、有効な素子面積を広げることができる。
本実施形態に係る半導体装置２００においても、外部ゲート電極２３０は、パッド部２３１から突出してトレンチＴ２１内の内部ゲート電極１６０を覆い、この内部ゲート電極１６０に接続される凸部２３７を含む。また、ソース電極２４０は、半導体部１２０において上方から見て、トレンチＴ２１内のＦＰ電極の第２部分１７２と隣接するコンタクト部１２０ａを覆い、第２部分１７２に接続される第１被覆部２４１ａと、第１部分１７１を覆い、第１部分１７１に接続される第２被覆部２４１ｂと、を含む。そのため、トレンチＴ２１内のＦＰ電極１７０および半導体部１２０のコンタクト部１２０ａがソース電極２４０に接続される状態を維持しつつ、トレンチＴ２１内に外部ゲート電極２３０に接続される内部ゲート電極１６０を設けることができる。そのため、有効な素子面積を広げることができる。
【0083】
＜第３の実施形態＞
次に、第３の実施形態を説明する。
図１０は、本実施形態に係る半導体装置において、上方から見た各部の位置関係を示す模式図である。
図１１は、図１０のＦ－Ｆ’線における断面図である。
図１２は、図１０のＧ－Ｇ’線における断面図である。
本実施形態に係る半導体装置３００は、トレンチＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５の内部構造が、第１の実施形態に係る半導体装置１００と相違する。
次に、第３の実施形態を説明する。
図１０は、本実施形態に係る半導体装置において、上方から見た各部の位置関係を示す模式図である。
図１１は、図１０のＦ－Ｆ’線における断面図である。
図１２は、図１０のＧ－Ｇ’線における断面図である。
本実施形態に係る半導体装置３００は、トレンチＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５の内部構造が、第１の実施形態に係る半導体装置１００と相違する。
【0084】
トレンチＴ１内の内部ゲート電極１６０は、本実施形態では、上方から見て第３延伸部１３４と重なる位置まで延びている。この内部ゲート電極１６０の＋Ｘ方向における端部は、第３延伸部１３４と重なる。したがって、コンタクト部１２０ａは、この内部ゲート電極１６０と隣接する。また、トレンチＴ２内の内部ゲート電極１６０のＸ方向における長さは、トレンチＴ１内の内部ゲート電極１６０のＸ方向における長さよりも短い。
【0085】
凸部１３５は、本実施形態では、上方から見て、この内部ゲート電極１６０のＸ方向における両端部の間の部分と重なる。凸部１３５は、第１の実施形態と同様に、トレンチＴ１内の絶縁膜１５１の開口１５１ｈを介して、この内部ゲート電極１６０のＸ方向における両端部の間の部分に接続される。ただし、この内部ゲート電極１６０は、凸部１３５ではなく第３延伸部１３４に接続されていてもよい。この場合、絶縁膜１５１においてこの内部ゲート電極１６０の＋Ｘ方向における端部と第３延伸部１３４との間に位置する部分に、開口を設ければよい。また、この場合、凸部１３５は、トレンチＴ１を覆わなくてもよい。すなわち、凸部１３５は、上方から見てトレンチＴ１から＋Ｙ方向に離隔していてもよい。また、この内部ゲート電極１６０は、凸部１３５および第３延伸部１３４の両方に接続されていてもよい。
【0086】
トレンチＴ１内のＦＰ電極１７０は、図１０および図１１に示すように、内部ゲート電極１６０の－Ｘ方向における端部と－Ｘ方向に隣り合う部分３７１と、部分３７１の＋Ｘ方向における端部に連なり、内部ゲート電極１６０の下方に設けられる部分３７２と、を含む。
【0087】
このように、トレンチＴ１において終端領域に位置する部分には、内部ゲート電極１６０が設けられている。絶縁膜１５１の終端領域における厚みや半導体装置１００の耐圧によっては、終端領域に内部ゲート電極１６０を設けてもよい。以下、他のトレンチＴ２～Ｔ５についても同様である。
【0088】
トレンチＴ２内のＦＰ電極１７０は、図１０および図１２に示すように、内部ゲート電極１６０の－Ｘ方向における端部と－Ｘ方向において隣り合う部分３７３と、部分３７３の＋Ｘ方向における端部に連なり、内部ゲート電極１６０の下方に設けられる部分３７４と、を含む。部分３７３は、トレンチＴ１内のＦＰ電極１７０の部分３７１とＹ方向において隣り合う。
【0089】
このように、トレンチＴ２において終端領域に位置する部分にも、内部ゲート電極１６０が設けられている。
【0090】
トレンチＴ４内のＦＰ電極１７０の配置は、図１０に示すように、トレンチＴ２内のＦＰ電極１７０の配置と同様である。トレンチＴ３、Ｔ５内のＦＰ電極１７０の配置は、トレンチＴ１内のＦＰ電極１７０の配置と同様である。したがって、これらのトレンチＴ３、Ｔ４、Ｔ５の内部の構成についての説明は省略する。
【0091】
次に、本実施形態の効果を説明する。
本実施形態においても、パッド部１３１は、＋Ｙ方向において、各トレンチＴ２内の内部ゲート電極１６０の＋Ｘ方向における端部から離隔している。Ｙ方向における第１被覆部１４２ａとパッド部１３１との距離Ｌは、Ｙ方向における各トレンチＴ２とパッド部１３１との距離Ｌ１、Ｌ２よりも長い。そして、凸部１３５は、パッド部１３１から突出して各トレンチＴ２内の内部ゲート電極１６０の＋Ｘ方向における端部を覆い、各トレンチＴ２内の内部ゲート電極１６０の＋Ｘ方向における端部に接続される。このように、Ｙ方向における位置が、Ｙ方向におけるパッド部１３１の位置とＹ方向における第１被覆部１４２ａとの位置との間に位置する各トレンチＴ２内の内部ゲート電極１６０は、パッド部１３１に直接接続することが難しい。本実施形態では、このような内部ゲート電極１６０を凸部１３５により外部ゲート電極１３０に電気的に接続できる。また、第２被覆部１４２ｂは、半導体部１２０において最も－Ｙ側に位置するトレンチＴ２内の内部ゲート電極１６０とトレンチＴ１内の内部ゲート電極１６０との間のコンタクト部１２０ｂを覆い、コンタクト部１２０ｂに接続される。そのため、有効な素子面積を広げることができる。
本実施形態においても、パッド部１３１は、＋Ｙ方向において、各トレンチＴ２内の内部ゲート電極１６０の＋Ｘ方向における端部から離隔している。Ｙ方向における第１被覆部１４２ａとパッド部１３１との距離Ｌは、Ｙ方向における各トレンチＴ２とパッド部１３１との距離Ｌ１、Ｌ２よりも長い。そして、凸部１３５は、パッド部１３１から突出して各トレンチＴ２内の内部ゲート電極１６０の＋Ｘ方向における端部を覆い、各トレンチＴ２内の内部ゲート電極１６０の＋Ｘ方向における端部に接続される。このように、Ｙ方向における位置が、Ｙ方向におけるパッド部１３１の位置とＹ方向における第１被覆部１４２ａとの位置との間に位置する各トレンチＴ２内の内部ゲート電極１６０は、パッド部１３１に直接接続することが難しい。本実施形態では、このような内部ゲート電極１６０を凸部１３５により外部ゲート電極１３０に電気的に接続できる。また、第２被覆部１４２ｂは、半導体部１２０において最も－Ｙ側に位置するトレンチＴ２内の内部ゲート電極１６０とトレンチＴ１内の内部ゲート電極１６０との間のコンタクト部１２０ｂを覆い、コンタクト部１２０ｂに接続される。そのため、有効な素子面積を広げることができる。
【0092】
また、第１被覆部１４２ａは、半導体部１２０においてトレンチＴ１内の内部ゲート電極１６０と隣接するコンタクト部１２０ａを覆い、コンタクト部１２０ａに接続される。そのため、有効な素子面積を広げることができる。
【0093】
上述した複数の実施形態の各構成同士は、矛盾の無い範囲で適宜組み合わせることができる。例えば、第３の実施形態の構成は、第２実施形態と組み合わせてもよい。
【0094】
実施形態は、以下の態様を含む。
【0095】
（付記１）
第１電極と、
前記第１電極上に設けられる半導体部と、
前記半導体部内に設けられ、上方から見て第１方向に延びる第２電極と、
前記半導体部内に設けられ、前記第１方向に延び、前記第１方向において間に前記第２電極が配置される第１部分および第２部分と、前記第１部分と前記第２部分の間であって、前記第２電極の下方に位置する第１中間部と、を含む第３電極と、
前記半導体部の上方に設けられ、上方から見て前記第１方向と交差する第２方向において前記第２電極および前記第２部分から離隔するパッド部と、前記パッド部から突出して前記第２電極を覆い、前記第２電極に接続される凸部と、を含む第４電極と、
前記半導体部の上方に設けられ、前記第４電極から離隔し、上方から見て、前記半導体部において前記第２部分と隣接する第１コンタクト部を覆い、前記第１コンタクト部に接続される第１被覆部と、前記第１部分を覆い、前記第１部分に接続される第２被覆部と、を含む第５電極と、
前記半導体部と前記第２電極との間、前記半導体部と前記第３電極との間、および前記第２電極と前記第３電極との間に設けられる第１絶縁膜と、
を備える半導体装置。
第１電極と、
前記第１電極上に設けられる半導体部と、
前記半導体部内に設けられ、上方から見て第１方向に延びる第２電極と、
前記半導体部内に設けられ、前記第１方向に延び、前記第１方向において間に前記第２電極が配置される第１部分および第２部分と、前記第１部分と前記第２部分の間であって、前記第２電極の下方に位置する第１中間部と、を含む第３電極と、
前記半導体部の上方に設けられ、上方から見て前記第１方向と交差する第２方向において前記第２電極および前記第２部分から離隔するパッド部と、前記パッド部から突出して前記第２電極を覆い、前記第２電極に接続される凸部と、を含む第４電極と、
前記半導体部の上方に設けられ、前記第４電極から離隔し、上方から見て、前記半導体部において前記第２部分と隣接する第１コンタクト部を覆い、前記第１コンタクト部に接続される第１被覆部と、前記第１部分を覆い、前記第１部分に接続される第２被覆部と、を含む第５電極と、
前記半導体部と前記第２電極との間、前記半導体部と前記第３電極との間、および前記第２電極と前記第３電極との間に設けられる第１絶縁膜と、
を備える半導体装置。
【0096】
（付記２）
前記第１被覆部は、前記第２部分をさらに覆い、前記第２部分にさらに接続される付記１に記載の半導体装置。
前記第１被覆部は、前記第２部分をさらに覆い、前記第２部分にさらに接続される付記１に記載の半導体装置。
【0097】
（付記３）
前記凸部は、前記パッド部の前記第２部分から前記第１部分に向かう方向における端部から突出する付記１または２に記載の半導体装置。
前記凸部は、前記パッド部の前記第２部分から前記第１部分に向かう方向における端部から突出する付記１または２に記載の半導体装置。
【0098】
（付記４）
前記第５電極には、前記第１被覆部と前記第２被覆部との間に位置し、前記凸部が配置される凹部が設けられる付記１～３のいずれか１つに記載の半導体装置。
前記第５電極には、前記第１被覆部と前記第２被覆部との間に位置し、前記凸部が配置される凹部が設けられる付記１～３のいずれか１つに記載の半導体装置。
【0099】
（付記５）
前記半導体部内に設けられ、前記第２電極と前記第２方向において隣り合い、前記第１方向に延びる第６電極と、
前記半導体部内に設けられ、前記第１方向に延び、前記第１方向において間に前記第６電極が配置される第３部分および第４部分と、前記第３部分と前記第４部分の間であって前記第６電極の下方に位置する第２中間部と、を含む第７電極と、
前記半導体部と前記第６電極との間、前記半導体部と前記第７電極との間、および前記第６電極と前記第７電極との間に設けられる第２絶縁膜と、
を備え、
前記凸部は、上方から見て前記第６電極を覆い、前記第６電極に接続され、
前記第３部分は前記第１部分と前記第２方向において隣り合い、
前記第２被覆部は、上方から見て前記第３部分をさらに覆い、前記第３部分にさらに接続される付記１～４のいずれか１つに記載の半導体装置。
前記半導体部内に設けられ、前記第２電極と前記第２方向において隣り合い、前記第１方向に延びる第６電極と、
前記半導体部内に設けられ、前記第１方向に延び、前記第１方向において間に前記第６電極が配置される第３部分および第４部分と、前記第３部分と前記第４部分の間であって前記第６電極の下方に位置する第２中間部と、を含む第７電極と、
前記半導体部と前記第６電極との間、前記半導体部と前記第７電極との間、および前記第６電極と前記第７電極との間に設けられる第２絶縁膜と、
を備え、
前記凸部は、上方から見て前記第６電極を覆い、前記第６電極に接続され、
前記第３部分は前記第１部分と前記第２方向において隣り合い、
前記第２被覆部は、上方から見て前記第３部分をさらに覆い、前記第３部分にさらに接続される付記１～４のいずれか１つに記載の半導体装置。
【0100】
（付記６）
前記第２被覆部は、上方から見て、前記半導体部において前記第２電極と前記第６電極との間に位置する第２コンタクト部をさらに覆い、前記第２コンタクト部にさらに接続される、付記５に記載の半導体装置。
前記第２被覆部は、上方から見て、前記半導体部において前記第２電極と前記第６電極との間に位置する第２コンタクト部をさらに覆い、前記第２コンタクト部にさらに接続される、付記５に記載の半導体装置。
【0101】
（付記７）
前記半導体部は、
第１導電形の第１半導体層と、
前記第１半導体層の上層部に設けられ、前記第１絶縁膜を介して前記第２電極と隣り合う第２導電形の第２半導体層と、
前記第２半導体層の上層部に設けられる前記第１導電形の第３半導体層と、
を含み、
前記第２コンタクト部には、前記第３半導体層が設けられている、付記６に記載の半導体装置。
前記半導体部は、
第１導電形の第１半導体層と、
前記第１半導体層の上層部に設けられ、前記第１絶縁膜を介して前記第２電極と隣り合う第２導電形の第２半導体層と、
前記第２半導体層の上層部に設けられる前記第１導電形の第３半導体層と、
を含み、
前記第２コンタクト部には、前記第３半導体層が設けられている、付記６に記載の半導体装置。
【0102】
（付記８）
前記第３半導体層は、前記第１被覆部の下にさらに設けられ、
前記第１被覆部は、前記第３半導体層にさらに接続される、付記７に記載の半導体装置。
前記第３半導体層は、前記第１被覆部の下にさらに設けられ、
前記第１被覆部は、前記第３半導体層にさらに接続される、付記７に記載の半導体装置。
【0103】
（付記９）
第１電極と、
前記第１電極上に設けられる半導体部と、
前記半導体部内に設けられ、上方から見て第１方向に延びる第２電極と、
前記第２電極の前記第１方向の逆方向における第１端部と前記第１方向において隣り合う部分を含む第３電極と、
前記半導体部内に設けられ、上方から見て前記第１方向と交差する第２方向において前記第２電極の前記第１端部と隣り合い、前記第１方向に延び、前記第１方向における長さが前記第２電極の前記第１方向における長さよりも短い第４電極と、
前記第４電極の前記第１方向の前記逆方向における第２端部と前記第１方向において隣り合う部分を含む第５電極と、
前記半導体部の上方に設けられ、前記第２電極および前記第４電極から前記第２方向に離隔するパッド部と、前記パッド部から突出して前記第４電極の前記第１方向における第３端部を覆い、前記第３端部に接続される凸部と、を含み、前記第４電極に接続される第６電極と、
前記半導体部の上方に設けられ、前記第２方向の逆方向において前記パッド部から離隔し、前記第２方向における前記パッド部からの距離が前記第２方向における前記第４電極と前記パッド部との距離よりも長い第１被覆部と、前記第３電極の前記部分、前記第５電極の前記部分、および前記半導体部において前記第２電極と前記第４電極の間に位置する第１コンタクト部を覆い、前記第３電極の前記部分、前記第５電極の前記部分、および前記第１コンタクト部に接続される第２被覆部と、を含む第７電極と、
前記半導体部と前記第２電極との間、前記半導体部と前記第３電極との間、および前記第２電極と前記第３電極との間に設けられる第１絶縁膜と、
前記半導体部と前記第４電極との間、前記半導体部と前記第５電極との間、および前記第４電極と前記第５電極との間に設けられる第２絶縁膜と、
を備える半導体装置。
第１電極と、
前記第１電極上に設けられる半導体部と、
前記半導体部内に設けられ、上方から見て第１方向に延びる第２電極と、
前記第２電極の前記第１方向の逆方向における第１端部と前記第１方向において隣り合う部分を含む第３電極と、
前記半導体部内に設けられ、上方から見て前記第１方向と交差する第２方向において前記第２電極の前記第１端部と隣り合い、前記第１方向に延び、前記第１方向における長さが前記第２電極の前記第１方向における長さよりも短い第４電極と、
前記第４電極の前記第１方向の前記逆方向における第２端部と前記第１方向において隣り合う部分を含む第５電極と、
前記半導体部の上方に設けられ、前記第２電極および前記第４電極から前記第２方向に離隔するパッド部と、前記パッド部から突出して前記第４電極の前記第１方向における第３端部を覆い、前記第３端部に接続される凸部と、を含み、前記第４電極に接続される第６電極と、
前記半導体部の上方に設けられ、前記第２方向の逆方向において前記パッド部から離隔し、前記第２方向における前記パッド部からの距離が前記第２方向における前記第４電極と前記パッド部との距離よりも長い第１被覆部と、前記第３電極の前記部分、前記第５電極の前記部分、および前記半導体部において前記第２電極と前記第４電極の間に位置する第１コンタクト部を覆い、前記第３電極の前記部分、前記第５電極の前記部分、および前記第１コンタクト部に接続される第２被覆部と、を含む第７電極と、
前記半導体部と前記第２電極との間、前記半導体部と前記第３電極との間、および前記第２電極と前記第３電極との間に設けられる第１絶縁膜と、
前記半導体部と前記第４電極との間、前記半導体部と前記第５電極との間、および前記第４電極と前記第５電極との間に設けられる第２絶縁膜と、
を備える半導体装置。
【0104】
（付記１０）
前記第１被覆部は、前記半導体部において前記第２電極と隣接する第２コンタクト部を覆い、前記第２コンタクト部に接続される付記９に記載の半導体装置。
前記第１被覆部は、前記半導体部において前記第２電極と隣接する第２コンタクト部を覆い、前記第２コンタクト部に接続される付記９に記載の半導体装置。
【0105】
（付記１１）
第１電極と、
前記第１電極上に設けられる半導体部と、
前記半導体部内に設けられ、上方から見て第１方向に延びる第２電極と、
前記半導体部内に設けられ、前記第１方向に延び、前記第２電極の前記第１方向の逆方向における第１端部と前記第１方向において隣り合う第１部分と、前記第２電極の前記第１方向における第２端部と前記第１方向において隣り合う第２部分と、前記第１部分と前記第２部分の間であって、前記第２電極の下方に位置する第１中間部と、を含む第３電極と、
前記半導体部内に設けられ、上方から見て前記第１方向と交差する第２方向において前記第２電極と隣り合い、前記第１方向に延びる第４電極と、
前記半導体部内に設けられ、前記第４電極の前記第１方向の前記逆方向における第３端部と前記第１方向において隣り合う第３部分を含む第５電極と、
前記半導体部の上方に設けられ、前記第２電極および前記第４電極から前記第２方向に離隔するパッド部と、前記パッド部から突出して前記第２電極の前記第２端部および前記第４電極の前記第１方向における第４端部を覆い、前記第２端部および前記第４端部に接続され、上方から見て前記第２部分の少なくとも一部を覆わない凸部と、を含む第６電極と、
前記半導体部の上方に設けられ、前記第２方向の逆方向において前記パッド部から離隔し、前記第２方向における前記パッド部からの距離が前記第２方向における前記第４電極と前記パッド部との距離よりも長い第１被覆部と、前記第１部分、前記第３部分、および前記半導体部において前記第２電極と前記第４電極の間に位置する第１コンタクト部を覆い、前記第１部分、前記第３部分、および前記第１コンタクト部に接続される第２被覆部と、を含む第７電極と、
前記半導体部と前記第２電極との間、前記半導体部と前記第３電極との間、および前記第２電極と前記第３電極との間に設けられる第１絶縁膜と、
前記半導体部と前記第４電極との間、前記半導体部と前記第５電極との間、および前記第４電極と前記第５電極との間に設けられる第２絶縁膜と、
を備える半導体装置。
第１電極と、
前記第１電極上に設けられる半導体部と、
前記半導体部内に設けられ、上方から見て第１方向に延びる第２電極と、
前記半導体部内に設けられ、前記第１方向に延び、前記第２電極の前記第１方向の逆方向における第１端部と前記第１方向において隣り合う第１部分と、前記第２電極の前記第１方向における第２端部と前記第１方向において隣り合う第２部分と、前記第１部分と前記第２部分の間であって、前記第２電極の下方に位置する第１中間部と、を含む第３電極と、
前記半導体部内に設けられ、上方から見て前記第１方向と交差する第２方向において前記第２電極と隣り合い、前記第１方向に延びる第４電極と、
前記半導体部内に設けられ、前記第４電極の前記第１方向の前記逆方向における第３端部と前記第１方向において隣り合う第３部分を含む第５電極と、
前記半導体部の上方に設けられ、前記第２電極および前記第４電極から前記第２方向に離隔するパッド部と、前記パッド部から突出して前記第２電極の前記第２端部および前記第４電極の前記第１方向における第４端部を覆い、前記第２端部および前記第４端部に接続され、上方から見て前記第２部分の少なくとも一部を覆わない凸部と、を含む第６電極と、
前記半導体部の上方に設けられ、前記第２方向の逆方向において前記パッド部から離隔し、前記第２方向における前記パッド部からの距離が前記第２方向における前記第４電極と前記パッド部との距離よりも長い第１被覆部と、前記第１部分、前記第３部分、および前記半導体部において前記第２電極と前記第４電極の間に位置する第１コンタクト部を覆い、前記第１部分、前記第３部分、および前記第１コンタクト部に接続される第２被覆部と、を含む第７電極と、
前記半導体部と前記第２電極との間、前記半導体部と前記第３電極との間、および前記第２電極と前記第３電極との間に設けられる第１絶縁膜と、
前記半導体部と前記第４電極との間、前記半導体部と前記第５電極との間、および前記第４電極と前記第５電極との間に設けられる第２絶縁膜と、
を備える半導体装置。
【0106】
（付記１２）
前記第１被覆部は、前記半導体部において前記第２部分と隣接する第２コンタクト部を覆い、前記第２コンタクト部に接続される付記１１に記載の半導体装置。
前記第１被覆部は、前記半導体部において前記第２部分と隣接する第２コンタクト部を覆い、前記第２コンタクト部に接続される付記１１に記載の半導体装置。
【0107】
以上、本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
【符号の説明】
【0108】
１００、２００、９００：半導体装置
１１０ ：ドレイン電極（第１電極）
１２０ ：半導体部
１２０ａ ：コンタクト部（付記１の第１コンタクト部、付記１０、１２の第２コンタクト部）
１２０ｂ ：コンタクト部（付記６の第２コンタクト部、付記９、１１の第１コンタクト部）
１２０ｃ ：コンタクト部
１２１ ：ｎ形半導体層（第１半導体層）
１２２ ：ｐ形半導体層（第２半導体層）
１２２ａ ：ｐ形のベース領域
１２２ｂ ：ｐ＋形コンタクト領域
１２３ ：ｎ形のソース層（第３半導体層）
１３０、２３０、９３０：外部ゲート電極（付記１の第４電極、付記９、１１の第６電極）
１３１、２３１：パッド部
１３２、２３２：第１延伸部
１３３、２３３：第２延伸部
１３４、２３４：第３延伸部
１３５、２３７：凸部
１４０、２４０、９４０：ソース電極（付記１の第５電極、付記９、１１の第７電極）
１４１、２４１：第１延伸部
１４２、２４２：第２延伸部
１４２ａ、２４１ａ：第１被覆部
１４２ｂ、２４１ｂ：第２被覆部
１４２ｃ、２４１ｃ：第３被覆部
１４３、２４３：第３延伸部
１４４、２４４：凹部
１５１ ：絶縁膜（第１絶縁膜）
１５１ｈ１、１５１ｈ２、１５１ｈ３：開口
１５２ ：絶縁膜（第２絶縁膜）
１５２ｈ１、１５２ｈ２：開口
１５３ ：絶縁膜
１５３ｈ１、１５３ｈ２：開口
１５４ ：絶縁膜
１５４ｈ１、１５４ｈ２、１５４ｈ３：開口
１６０ ：内部ゲート電極（第２電極、付記５の第６電極、付記９、１１の第４電極）
１７０ ：ＦＰ電極（第３電極、付記５の第７電極、付記９、１１の第５電極）
１７１ ：第１部分
１７２ ：第２部分
１７３ ：第１中間部
１７４ ：第３部分
１７５ ：第４部分
１７６ ：第２中間部
１７７ ：第５部分
１７８ ：第６部分
１７９ ：第３中間部
２３５ ：第４延伸部
２３６ ：第５延伸部
３７１ ：部分（付記９の第３電極の部分）
３７３ ：部分（付記９の第５電極の部分）
３７２、３７４：部分
Ｃ ：中心軸
Ｌ ：距離
Ｔ１～Ｔ６、Ｔ２１～Ｔ２５：トレンチ
１１０ ：ドレイン電極（第１電極）
１２０ ：半導体部
１２０ａ ：コンタクト部（付記１の第１コンタクト部、付記１０、１２の第２コンタクト部）
１２０ｂ ：コンタクト部（付記６の第２コンタクト部、付記９、１１の第１コンタクト部）
１２０ｃ ：コンタクト部
１２１ ：ｎ形半導体層（第１半導体層）
１２２ ：ｐ形半導体層（第２半導体層）
１２２ａ ：ｐ形のベース領域
１２２ｂ ：ｐ＋形コンタクト領域
１２３ ：ｎ形のソース層（第３半導体層）
１３０、２３０、９３０：外部ゲート電極（付記１の第４電極、付記９、１１の第６電極）
１３１、２３１：パッド部
１３２、２３２：第１延伸部
１３３、２３３：第２延伸部
１３４、２３４：第３延伸部
１３５、２３７：凸部
１４０、２４０、９４０：ソース電極（付記１の第５電極、付記９、１１の第７電極）
１４１、２４１：第１延伸部
１４２、２４２：第２延伸部
１４２ａ、２４１ａ：第１被覆部
１４２ｂ、２４１ｂ：第２被覆部
１４２ｃ、２４１ｃ：第３被覆部
１４３、２４３：第３延伸部
１４４、２４４：凹部
１５１ ：絶縁膜（第１絶縁膜）
１５１ｈ１、１５１ｈ２、１５１ｈ３：開口
１５２ ：絶縁膜（第２絶縁膜）
１５２ｈ１、１５２ｈ２：開口
１５３ ：絶縁膜
１５３ｈ１、１５３ｈ２：開口
１５４ ：絶縁膜
１５４ｈ１、１５４ｈ２、１５４ｈ３：開口
１６０ ：内部ゲート電極（第２電極、付記５の第６電極、付記９、１１の第４電極）
１７０ ：ＦＰ電極（第３電極、付記５の第７電極、付記９、１１の第５電極）
１７１ ：第１部分
１７２ ：第２部分
１７３ ：第１中間部
１７４ ：第３部分
１７５ ：第４部分
１７６ ：第２中間部
１７７ ：第５部分
１７８ ：第６部分
１７９ ：第３中間部
２３５ ：第４延伸部
２３６ ：第５延伸部
３７１ ：部分（付記９の第３電極の部分）
３７３ ：部分（付記９の第５電極の部分）
３７２、３７４：部分
Ｃ ：中心軸
Ｌ ：距離
Ｔ１～Ｔ６、Ｔ２１～Ｔ２５：トレンチ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】