特許 7527068 半導体光源およびその駆動回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-25

(45)【発行日】2024-08-02

(54)【発明の名称】半導体光源およびその駆動回路

(51)【国際特許分類】

   H01L 33/02 20100101AFI20240726BHJP

   H01S 5/40 20060101ALI20240726BHJP

   H01S 5/183 20060101ALI20240726BHJP

   G01S 7/481 20060101ALI20240726BHJP

   H01S 5/026 20060101ALI20240726BHJP

【ＦＩ】

H01L33/02

H01S5/40

H01S5/183

G01S7/481 A

H01S5/026 650

【請求項の数】 17

(21)【出願番号】P 2023510464

(86)(22)【出願日】2021-10-14

(65)【公表番号】

(43)【公表日】2023-08-30

(86)【国際出願番号】 CN2021123693

(87)【国際公開番号】W WO2022213573

(87)【国際公開日】2022-10-13

【審査請求日】2023-02-13

(31)【優先権主張番号】202110857072.8

(32)【優先日】2021-07-28

(33)【優先権主張国・地域又は機関】CN

(31)【優先権主張番号】63/171,066

(32)【優先日】2021-04-05

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】519028014

【氏名又は名称】常州縦慧芯光半導体科技有限公司

【氏名又は名称原語表記】ＶＥＲＴＩＬＩＴＥ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】ＮＯ．７ ＦｅｎｇＸｉａｎｇ Ｒｏａｄ， ＷｕＪｉｎ Ｈｉｇｈ－ｔｅｃｈ Ｉｎｄｕｓｔｒｉａｌ Ｚｏｎｅ， Ｃｈａｎｇｚｈｏｕ， Ｊｉａｎｇｓｕ， Ｃｈｉｎａ

(74)【代理人】

【識別番号】110000729

【氏名又は名称】弁理士法人ユニアス国際特許事務所

(72)【発明者】

【氏名】梁 棟

(72)【発明者】

【氏名】張 成

【審査官】佐藤 美紗子

(56)【参考文献】

【文献】特開２００７－０７３５８５（ＪＰ，Ａ）

【文献】特開２０１４－２１７１２６（ＪＰ，Ａ）

【文献】特開２０１８－２０１００９（ＪＰ，Ａ）

【文献】国際公開第２００９／１０２０３２（ＷＯ，Ａ１）

【文献】国際公開第２００６／００６３１２（ＷＯ，Ａ１）

【文献】中国特許出願公開第１０４４６５８５６（ＣＮ，Ａ）

【文献】特開２０１２－２０９５２９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ３３／００－３３／４６

Ｈ０１Ｓ ５／００－５／５０

(57)【特許請求の範囲】

【請求項1】

活性層と、
それぞれ前記活性層の対向両側に位置する第１半導体層および第２半導体層と、
第１電極、第２電極および第３電極であって、前記第１電極が前記第１半導体層にオーミック接触し、前記第３電極が前記第２半導体層にオーミック接触し、前記第１電極と前記第２電極との間に第１誘電体層が設けられる第１電極、第２電極および第３電極と、
を備え、
第２誘電体層をさらに含み、
前記第１半導体層はＰ型半導体層で、前記第２半導体層はＮ型半導体層であり、または、前記第１半導体層はＮ型半導体層で、前記第２半導体層はＰ型半導体層であり、
前記第２誘電体層は、
前記第２電極が第１電極の前記第２半導体層に近い側に位置し、前記前記第２電極の前記第１電極から遠い側に前記第２誘電体層が設けられるように構成され、
或いは、前記第２電極が前記第１電極の前記第２半導体層から遠い側に位置し、前記第１電極の前記第２電極から遠い側に前記第２誘電体層が設けられるように構成されている、半導体光源であって、
前記活性層が位置する平面における前記第２電極および前記第３電極の正投影は重ならない、
前記活性層が位置する平面における前記第２電極および前記第２半導体層の正投影は重ならない、
ことを特徴とする半導体光源。

【請求項2】

前記第１半導体層は、少なくとも２つの異なる材料の第１サブ半導体層を含み、
前記第２半導体層は、少なくとも２つの異なる材料の第２サブ半導体層を含む、
請求項１に記載の半導体光源。

【請求項3】

前記第１誘電体層の材料は、空気、二酸化ケイ素、窒化ケイ素、酸化アルミニウム、二酸化チタン、酸化タンタル、酸化ハフニウムおよびポリマーの少なくとも一方を含む、
請求項１に記載の半導体光源。

【請求項4】

前記活性層が位置する平面における前記第１電極および前記第２電極の正投影は重なり、
前記第１誘電体層は、少なくとも２つの第１サブ誘電体層および少なくとも１つの第２サブ誘電体層を含み、前記第１サブ誘電体層は、前記活性層が位置する平面に平行であり、前記第２サブ誘電体層は、隣接する２つの前記第１サブ誘電体層の同じ側に位置し、且つ、前記隣接する２つの第１サブ誘電体層と連通し、
前記第１電極および前記第２電極は、それぞれ同一な前記第１サブ誘電体層の対向両側に位置し、且つ、同じ前記第２サブ誘電体層の対向両側に位置する、
請求項１に記載の半導体光源。

【請求項5】

前記活性層が位置する平面における前記第１電極および前記第２電極の正投影は重ならず、第１平面における前記第１電極および前記第２電極の正投影は重なり、前記第１平面は、前記活性層が位置する平面と交差し、
前記活性層が位置する平面における前記第１誘電体層の投影形状は、ジグザグ状または螺旋状を含み、
前記第１電極および前記第２電極は、それぞれ前記第１誘電体層の対向両側に位置する、
請求項１に記載の半導体光源。

【請求項6】

前記活性層が位置する平面に垂直な方向に沿って、前記半導体光源は複数の活性層を含み、隣接する２つの前記活性層の間は、トンネル接合により接続される、
請求項１に記載の半導体光源。

【請求項7】

前記半導体光源は、１つのエミッターを備え、或いは、
前記半導体光源は、複数のアレイ状に配列されたエミッターを備え、隣接する前記エミッターの間に、パッシベーション層および誘電体層が設けられ、前記誘電体層は、少なくとも前記第１誘電体層を含む、
請求項１に記載の半導体光源。

【請求項8】

前記半導体光源は、垂直共振器型面発光レーザであり、
前記第１半導体層は第１ブラッグ反射鏡を備え、前記第２半導体層は第２ブラッグ反射鏡を備え、或いは、
前記半導体光源は、発光ダイオード又は端面発光型レーザである、
請求項１に記載の半導体光源。

【請求項9】

下地を更に備え、前記第１半導体層は、前記第２半導体層の前記下地から遠い側に位置し、
前記半導体光源は、前記下地から前記活性層に向かう方向に沿ってビームを出射し、または、前記半導体光源は、前記活性層から前記下地に向かう方向に沿ってビームを出射する、
請求項８に記載の半導体光源。

【請求項10】

前記半導体光源は発光ダイオードである場合、前記第１半導体層は前記発光ダイオードの出光側に位置し、前記第１半導体層の前記活性層から遠い側に透明電極が設けられ、前記透明電極は前記第１半導体層にオーミック接触し、前記第１電極は前記透明電極に接触する、
請求項８に記載の半導体光源。

【請求項11】

活性層と、
それぞれ前記活性層の対向両側に位置する第１半導体層および第２半導体層と、
第１電極、第２電極および第３電極であって、前記第１電極が前記第１半導体層にオーミック接触し、前記第３電極が前記第２半導体層にオーミック接触し、前記第１電極と前記第２電極との間に第１誘電体層が設けられる第１電極、第２電極および第３電極と、
を備え、
前記第１半導体層はＰ型半導体層で、前記第２半導体層はＮ型半導体層であり、または、前記第１半導体層はＮ型半導体層で、前記第２半導体層はＰ型半導体層である、
半導体光源であって、
前記半導体光源は端面発光型レーザであり、前記半導体光源は、第２誘電体層をさらに含み、
前記第２電極は、前記第１電極の前記活性層に近い側に位置し、
前記第２電極と前記活性層との間には、積層設置された前記第２誘電体層および前記第１半導体層が含まれ、前記第１半導体層は、前記第２誘電体層の前記第２電極から遠い側に位置する、
ことを特徴とする半導体光源。

【請求項12】

活性層と、
それぞれ前記活性層の対向両側に位置する第１半導体層および第２半導体層と、
第１電極、第２電極および第３電極であって、前記第１電極が前記第１半導体層にオーミック接触し、前記第３電極が前記第２半導体層にオーミック接触し、前記第１電極と前記第２電極との間に第１誘電体層が設けられる第１電極、第２電極および第３電極と、
を備え、
第２誘電体層をさらに含み、
前記第１半導体層はＰ型半導体層で、前記第２半導体層はＮ型半導体層であり、または、前記第１半導体層はＮ型半導体層で、前記第２半導体層はＰ型半導体層であり、
前記第２誘電体層は、
前記第２電極が第１電極の前記第２半導体層に近い側に位置し、前記前記第２電極の前記第１電極から遠い側に前記第２誘電体層が設けられるように構成され、或いは、
前記第２電極が前記第１電極の前記第２半導体層から遠い側に位置し、前記第１電極の前記第２電極から遠い側に前記第２誘電体層が設けられるように構成されている、半導体光源であって、
前記第２電極が第１電極の前記第２半導体層に近い側に位置し、前記前記第２電極の前記第１電極から遠い側に前記第２誘電体層が設けられる場合、前記第２誘電体層は、第１誘電体支部、第２誘電体支部、第３誘電体支部および第４誘電体支部を含み、
前記活性層が位置する平面における前記第１電極および前記第１誘電体層の正投影は、いずれも前記活性層が位置する平面における前記第１誘電体支部の正投影と重なり、前記活性層が位置する平面における第１誘電体支部の正投影は、前記活性層が位置する平面における前記第２電極の正投影と重ならず、
前記活性層が位置する平面における前記第１電極、前記第１誘電体層および前記第２電極の正投影は、いずれも前記活性層が位置する平面における前記第２誘電体支部の正投影と重なり、
前記活性層が位置する平面における前記第２電極の正投影は、前記活性層が位置する平面における前記第３誘電体支部の正投影と重なり、前記活性層が位置する平面における前記第３誘電体支部の正投影は、前記活性層が位置する平面における前記第１電極および前記第１誘電体層の正投影といずれも重ならず、
前記活性層が位置する平面における前記第１誘電体層および前記第２電極の正投影は、いずれも前記活性層が位置する平面における前記第４誘電体支部の正投影と重なり、前記活性層が位置する平面における前記第４誘電体支部の正投影は、前記活性層が位置する平面における前記第１電極の正投影と重ならず、
前記活性層が位置する平面に垂直な方向に沿って、前記第１誘電体支部の厚さは、前記第２誘電体支部の厚さよりも大きく、前記第３誘電体支部の厚さは、前記第２誘電体支部の厚さ以上である、
ことを特徴とする半導体光源。

【請求項13】

活性層と、
それぞれ前記活性層の対向両側に位置する第１半導体層および第２半導体層と、
第１電極、第２電極および第３電極であって、前記第１電極が前記第１半導体層にオーミック接触し、前記第３電極が前記第２半導体層にオーミック接触し、前記第１電極と前記第２電極との間に第１誘電体層が設けられる第１電極、第２電極および第３電極と、
を備え、
第２誘電体層をさらに含み、
前記第１半導体層はＰ型半導体層で、前記第２半導体層はＮ型半導体層であり、または、前記第１半導体層はＮ型半導体層で、前記第２半導体層はＰ型半導体層であり、
前記第２誘電体層は、
前記第２電極が第１電極の前記第２半導体層に近い側に位置し、前記前記第２電極の前記第１電極から遠い側に前記第２誘電体層が設けられるように構成され、或いは、
前記第２電極が前記第１電極の前記第２半導体層から遠い側に位置し、前記第１電極の前記第２電極から遠い側に前記第２誘電体層が設けられるように構成されている、半導体光源であって、
前記第２電極が前記第１電極の前記第２半導体層から遠い側に位置し、前記第１電極の前記第２電極から遠い側に前記第２誘電体層が設けられる場合、前記第２誘電体層は、第５誘電体支部、第６誘電体支部および第７誘電体支部を含み、
前記活性層が位置する平面における前記第１電極の正投影は、前記活性層が位置する平面における前記第５誘電体支部の正投影と重なり、前記活性層が位置する平面における第５誘電体支部の正投影は、前記活性層が位置する平面における前記第１誘電体層および前記第２電極の正投影といずれも重ならず、
前記活性層が位置する平面における前記第１電極および前記第１誘電体層の正投影は、いずれも前記活性層が位置する平面における前記第６誘電体支部の正投影と重なり、前記活性層が位置する平面における前記第６誘電体支部の正投影は、前記活性層が位置する平面における前記第２電極の正投影と重ならず、
前記活性層が位置する平面における前記第１電極、前記第１誘電体層および前記第２電極の正投影は、いずれも前記活性層が位置する平面における前記第７誘電体支部の正投影と重なり、
前記活性層が位置する平面に垂直な方向に沿って、前記第７誘電体支部の厚さは、前記第６誘電体支部の厚さ以上である、
ことを特徴とする半導体光源。

【請求項14】

請求項１から１３のいずれか１項に記載の半導体光源を駆動するように構成され、第１電圧源、第２電圧源、充電抵抗、電界効果トランジスターおよび制御信号源を備える半導体光源の駆動回路であって、
前記第１電圧源の電圧は前記第２電圧源の電圧よりも大きく、
前記電界効果トランジスターの第１極は、前記半導体光源の第３電極に電気的に接続され、前記電界効果トランジスターの第２極は、前記半導体光源の第２電極と第１ノードに電気的に接続され、前記電界効果トランジスターのゲートは、前記制御信号源に電気的に接続され、前記第１極は前記電界効果トランジスターのドレインで、前記第２極は前記電界効果トランジスターのソースであり、または、前記第１極は前記電界効果トランジスターのソースで、前記第２極は前記電界効果トランジスターのドレインであり、
前記第１電圧源は、前記半導体光源における正電極に電気的に連結され、前記第２電圧源は、前記半導体光源における負電極に電気的に連結され、前記正電極は、前記半導体光源における前記Ｐ型半導体層にオーミック接触する電極であり、前記負電極は、前記半導体光源における前記Ｎ型半導体層にオーミック接触する電極であり、
前記充電抵抗は、前記第１電圧源、前記第１電極、前記第２電極および前記第２電圧源からなる回路に直列に接続される、
半導体光源の駆動回路。

【請求項15】

前記第１半導体層はＰ型半導体層であり、前記第１電極は前記正電極であり、前記第２半導体層はＮ型半導体層であり、前記第３電極は前記負電極であり、
前記充電抵抗の第１端は前記第１電圧源に電気的に接続され、前記充電抵抗の第２端は前記半導体光源の第１電極に電気的に接続され、前記第１ノードは前記第２電圧源に電気的に接続されている、
請求項１４に記載の駆動回路。

【請求項16】

前記第１半導体層はＮ型半導体層であり、前記第１電極は前記負電極であり、前記第２半導体層はＰ型半導体層であり、前記第３電極は前記正電極であり、
前記充電抵抗の第１端は前記第２電圧源に電気的に接続され、前記充電抵抗の第２端は前記半導体光源の第１電極に電気的に接続され、前記第１ノードは前記第１電圧源に電気的に接続されている、
請求項１４に記載の駆動回路。

【請求項17】

前記第１電圧源の電圧は０Ｖよりも大きく、前記第２電圧源は接地する、
請求項１４に記載の駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、２０２１年４月５日に米国専利局に提出された仮特許出願番号が６３／１７１０６６である米国仮出願に対して優先権を主張するものであり、上記出願の全ての内容を引用により本願に援用する。

【0002】

本願は、２０２１年７月２８日に中国専利局に提出された出願番号が２０２１１０８５７０７２．８である中国特許出願に対して優先権を主張するものであり、上記出願の全ての内容を引用により本願に援用する。

【0003】

本願の実施例は、半導体光源の技術分野に関し、例えば、半導体光源およびその駆動回路に関する。

【背景技術】

【0004】

飛行時間（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ、ＴｏＦ）技術は、発射した光と受信した光との間の遅延を測定することにより、物体の位置および形状等の情報を取得するため、３Ｄ画像取得および３Ｄセンシング等の分野に広く適用される。

【0005】

直接飛行時間（Ｄｉｒｅｃｔ Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ、ｄＴｏＦ）方法を採用して半導体光源を駆動することは、短パルス、大電流、高パワー等の利点を有するため、レーザレーダー等の応用に広く適用される。

【0006】

通常のｄＴｏＦ駆動回路は、コンデンサを充放電する方法を採用し、半導体光源を駆動して光パルスを発生させることに使用される。ｄＴｏＦ駆動回路にコンデンサおよび充電抵抗が配置され、且つ、コンデンサを充放電する方式で半導体光源を駆動する。関連技術におけるｄＴｏＦ駆動回路において、コンデンサと半導体光源とは基板の引き回しにより電気的に接続され、両者の間に直列インダクタンスが存在する。光パルス幅は直列インダクタンスの０．５乗に比例し、光パワーは光パルス幅に反比例するため、直列インダクタンスが大きいほど、光パルス幅は広くなり、光パワーは低くなる。従って、直列インダクタンスを低減することは、ｄＴｏＦ駆動回路性能を向上させるキーとなる。

【0007】

直列インダクタンスを低減するために、多くのｄＴｏＦ駆動回路は、インダクタンスが低い基板を採用したり、半導体光源のワイヤボンディングの本数を増加したりする等のような最適化された半導体光源パッケージ方式を採用する。しかし、これらの直列インダクタンスを低減する方法の作用は非常に限られ、最適化された基板およびパッケージ方式を採用しても、実現可能な直列インダクタンスも０．５ｎＨ以上であり、ｄＴｏＦ駆動回路の性能を制約する。

【発明の概要】

【発明が解決しようとする課題】

【0008】

本願の実施例は、半導体光源およびその駆動回路を提供し、該半導体光源にコンデンサが集積され、半導体光源とコンデンサとの直列インダクタンスを低減し、短い光パルス幅および大きな光パワーを実現し、ｄＴｏＦ駆動回路の設計を簡素化し、ｄＴｏＦ駆動回路の性能を向上させることができる。

【課題を解決するための手段】

【0009】

態様１において、本願の実施例は、
活性層と、
それぞれ活性層の対向両側に位置する第１半導体層および第２半導体層と、
第１電極、第２電極および第３電極であって、第１電極が第１半導体層にオーミック接触し、第３電極が第２半導体層にオーミック接触し、第１電極と第２電極との間に第１誘電体層が設けられる第１電極、第２電極および第３電極と、
を備える半導体光源であって、
第１半導体層はＰ型半導体層で、第２半導体層はＮ型半導体層であり、または、第１半導体層はＮ型半導体層で、第２半導体層はＰ型半導体層である、
半導体光源を提供する。

【0010】

態様２において、本願の実施例は、
態様１に記載の半導体光源を駆動するように構成され、第１電圧源、第２電圧源、充電抵抗、電界効果トランジスターおよび制御信号源を備える半導体光源の駆動回路であって、
第１電圧源の電圧は第２電圧源の電圧よりも大きく、
電界効果トランジスターの第１極は、半導体光源の第３電極に電気的に接続され、電界効果トランジスターの第２極は、半導体光源の第２電極と第１ノードに電気的に接続され、電界効果トランジスターのゲートは、制御信号源に電気的に接続され、第１極は電界効果トランジスターのドレインで、第２極は電界効果トランジスターのソースであり、または、第１極は電界効果トランジスターのソースで、第２極は電界効果トランジスターのドレインであり、
第１電圧源は、半導体光源における正電極に電気的に連結され、第２電圧源は、半導体光源における負電極に電気的に連結され、正電極は、半導体光源におけるＰ型半導体層にオーミック接触する電極であり、負電極は、半導体光源におけるＮ型半導体層にオーミック接触する電極であり、
充電抵抗は、第１電圧源、第１電極、第２電極および第２電圧源からなる回路に直列に接続される、
半導体光源の駆動回路を更に提供する。

【図面の簡単な説明】

【0011】

【図1】関連技術における半導体光源の駆動回路の模式図である。

【図2】本願の実施例に係る半導体光源の断面構造の模式図である。

【図3】図２に対応する半導体光源の平面構造の模式図である。

【図4】本願の実施例に係る別の半導体光源の断面構造の模式図である。

【図5】本願の実施例に係る更なる半導体光源の断面構造の模式図である。

【図6】図５におけるＱ領域に対応する半導体光源の部分的な３次元構造の模式図である。

【図7】図６におけるＢＢ’に沿って切断した半導体光源の内部構造の模式図である。

【図8】本願の実施例に係る更なる半導体光源の断面構造の模式図である。

【図9】図８に対応する半導体光源の部分的構成の平面模式図である。

【図10】別の図８に対応する半導体光源の部分的構成の平面模式図である。

【図11】本願の実施例に係る更なる半導体光源の断面構造の模式図である。

【図12】図１１に対応する半導体光源の平面構造の模式図である。

【図13】本願の実施例に係る更なる半導体光源の断面構造の模式図である。

【図14】本願の実施例に係る更なる半導体光源の断面構造の模式図である。

【図15】図１４に対応する半導体光源の平面構造の模式図である。

【図16】本願の実施例に係る更なる半導体光源の断面構造の模式図である。

【図17】図１６に対応する半導体光源の平面構造の模式図である。

【図18】本願の実施例に係る更なる半導体光源の断面構造の模式図である。

【図19】本願の実施例に係る更なる半導体光源の断面構造の模式図である。

【図20】図１９に対応する半導体光源の平面構造の模式図である。

【図21】本願の実施例に係る更なる半導体光源の断面構造の模式図である。

【図22】図２１に対応する半導体光源の平面構造の模式図である。

【図23】本願の実施例に係る半導体光源の駆動回路の構造模式図である。

【図24】本願の実施例に係る別の半導体光源の駆動回路の構造模式図である。

【図25】駆動回路のコンデンサの充電段階過程の模式図である。

【図26】駆動回路のコンデンサの放電段階過程の模式図である。

【図27】図１に示す関連技術における駆動回路内の電流パルスの模式図である。

【図28】本願の実施例に係る駆動回路内の電流パルスの模式図である。

【符号の説明】

【0012】

１００ 半導体光源
１０ 活性層
２１ 第１半導体層
２２ 第２半導体層
３１ 第１電極
３２ 第２電極
３３ 第３電極
４１ 第１誘電体層
４１１ 第１サブ誘電体層
４１２ 第２サブ誘電体層
４２ 第２誘電体層
４２１ 第１誘電体支部
４２２ 第２誘電体支部
４２３ 第３誘電体支部
４２４ 第４誘電体支部
４２５ 第５誘電体支部
４２６ 第６誘電体支部
４２７ 第７誘電体支部
５０ 下地
６０ リング電極
７０ 酸化層
８０ パッシベーション層
９０ 透明電極
１０１ エミッター

【発明を実施するための形態】

【0013】

以下、図面及び実施例を参照しながら本願について更に説明する。ここで説明する具体的な実施例は、本願を解釈するためのものに過ぎず、本願を限定するものではないことが理解できる。なお、説明の便宜上、図面には、全ての構造ではなく、本願に関連する部分のみが示され、且つ、図面における各構造の形状および大きさは、実際の比率を反映せず、本願の内容を模式的に説明するためのものに過ぎない。下記「第１」および「第２」は、実質的な意味がなく、区別を容易にするためのものに過ぎない。

【0014】

好ましくは、本願の実施例に係る半導体光源は、例えば、垂直共振器型面発光レーザ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ、ＶＣＳＥＬ）、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＬＥＤ）、または端面発光型レーザ（Ｅｄｇｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ Ｄｉｏｄｅｓ、ＥＥＬＤ）であってもよく、本願の実施例は、半導体光源のタイプについて特に限定しない。

【0015】

図１は、関連技術における半導体光源の駆動回路の模式図であり、半導体光源がＬＥＤであることを例として示す。図１に示すように、従来のＬＥＤは、通常、正電極および負電極という２つの電極を備える。該駆動回路は、コンデンサＣと充電抵抗Ｒとを備えるｄＴｏＦ駆動回路であってもよく、ここで、コンデンサＣとＬＥＤとは並列に接続され、コンデンサを充放電する方式でＬＥＤを駆動して光パルスを発生させる。コンデンサＣおよびＬＥＤは、いずれも回路の基板に設けられ、両者は、引き回しにより電気的に接続されているため、コンデンサＣとＬＥＤとの間に直列インダクタンスＬ（直列インダクタンスは、ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）、基板（ｓｕｂｍｏｕｎｔ）、回路基板の引き回し等に由来する）が存在することが理解できる。上記のように、直列インダクタンスは、光パルス幅および光パワーに影響を与え、直列インダクタンスが大きいほど、光パルス幅は広くなり、光パワーは低くなり、更にｄＴｏＦ駆動回路の性能は悪くなる。

【0016】

本願の実施例は、半導体光源を提供し、該半導体光源は、活性層、第１半導体層、第２半導体層、第１電極、第２電極および第３電極を備え、第１半導体層および第２半導体層は、それぞれ活性層の対向両側に位置し、第１電極は、第１半導体層にオーミック接触し、第３電極は、第２半導体層にオーミック接触し、第１電極と第２電極との間に第１誘電体層が設けられ、ここで、第１半導体層はＰ型半導体層で、第２半導体層はＮ型半導体層であり、または、第１半導体層はＮ型半導体層で、第２半導体層はＰ型半導体層である。

【0017】

以上の技術案を採用することにより、半導体光源における第１電極、第１誘電体層および第２電極でコンデンサを構成することができ、コンデンサを半導体光源内に集積し、コンデンサを半導体光源に非常に接近させて半導体光源に良好に電気的接触し、両者の間の直列インダクタンスをできるだけ小さくすることができ、短い光パルス幅および大きな光パワーを実現し、ｄＴｏＦ駆動回路の性能を向上させ、更に、以上の形態を採用することにより、従来のｄＴｏＦ駆動回路におけるコンデンサを省略し、回路設計を簡素化することもできる。

【0018】

図２は、本願の実施例に係る半導体光源の断面構造の模式図であり、図３は、図２に対応する半導体光源の平面構造の模式図である。図２を参照し、半導体光源１００は、活性層１０、第１半導体層２１、第２半導体層２２、第１電極３１、第２電極３２および第３電極３３を備え、第１半導体層２１と第２半導体層２２とは、それぞれ活性層１０の対向両側に位置し、第１電極３１は、第１半導体層２１にオーミック接触し、第３電極３３は、第２半導体層２２にオーミック接触し、第１電極３１と第２電極３２との間に第１誘電体層４１が設けられ、ここで、第１半導体層２１はＰ型半導体層で、第２半導体層２２はＮ型半導体層であり、または、第１半導体層２１はＮ型半導体層で、第２半導体層２２はＰ型半導体層である。

【0019】

図２に示すように、下地５０には、第２半導体層２２、活性層１０および第１半導体層２１が順に積層設置されている。第２半導体層２２は、Ｎ型半導体層またはＰ型半導体層であってもよく、言い換えれば、下地５０に近い側の半導体層は、Ｎ型半導体層またはＰ型半導体層であってもよく、それに対応し、下地５０から遠い側の半導体層は、Ｐ型半導体層またはＮ型半導体層であってもよく、本願の実施例は、これについて特に限定しない。

【0020】

ここで、第１電極３１および第３電極３３は、いずれも半導体光源１００の正電極または負電極であってもよい。Ｐ型半導体層の多くのキャリアが正孔であるため、Ｐ型半導体層にオーミック接触する電極は正電極であり、一方、Ｎ型半導体層の多くのキャリアが電子であるため、Ｎ型半導体層にオーミック接触する電極は負電極であり、第１半導体層２１および第２半導体層２２のドープタイプに基づき、第１電極３１および第３電極３３の極性を確定することができることが理解できる。例示的には、第１半導体層２１がＰ型半導体層で、第２半導体層２２がＮ型半導体層である場合、第１電極３１は正電極で、第３電極３３は負電極であり、第１半導体層２１がＮ型半導体層で、第２半導体層２２がＰ型半導体層である場合、第１電極３１は負電極で、第３電極３３は正電極である。

【0021】

例示的には、第１電極３１と第２電極３２との間に第１誘電体層４１が設けられるため、活性層１０が位置する平面における第１電極３１、第１誘電体層４１および第２電極３２の正投影の重なっている部分は、コンデンサを構成することができ、第１電極３１および第２電極３２は、それぞれコンデンサの２つのコンデンサ極板であり、コンデンサと半導体光源とは、第１電極３１を共用する。このように、第２電極３２を増設し、第１電極３１と第２電極３２との間に第１誘電体層４１を設けることにより、コンデンサを半導体光源内に集積し、半導体光源とコンデンサとの距離を短縮し、両者を良好に電気的接触させ、半導体光源とコンデンサとの直列インダクタンスを低減することができ、更に、短い光パルス幅および大きな光パワーを実現し、ｄＴｏＦ駆動回路の性能を向上させることができる。更に、コンデンサが半導体光源に集積されるため、本願の実施例の形態を採用することにより、従来のｄＴｏＦ駆動回路におけるコンデンサを省略し、ｄＴｏＦ駆動回路の設計を簡素化することもできる。

【0022】

コンデンサの大きさは、第１電極３１と第２電極３２との正対面積、第１電極３１と第２電極３２との相対距離、および第１誘電体層４１の誘電率等の要因に関連し、当業者は、実際の状況に応じて自ら設計することができ、ここでは説明を省略することが理解できる。好ましくは、第１誘電体層４１の材料は、空気、二酸化ケイ素、窒化ケイ素、酸化アルミニウム、二酸化チタン、酸化タンタル、酸化ハフニウム、およびポリマーの少なくとも一方を含み、且つ、上記材料に限定されない。例示的には、第１電極、第２電極、および第３電極は、導電性が良好な金属材料（金、銅等を含んでもよいが、これらに限定されない）を堆積することで形成され得る。

【0023】

なお、図２および後続の図面において、いずれも半導体光源が１つの活性層（活性領域）を有することを例として示すが、該構造に限定されず、他の実施例において、好ましくは、活性層１０が位置する平面に垂直な方向に沿って、半導体光源１００は複数の活性層１０を備え、隣接する２つの活性層１０の間は、トンネル接合により接続され、多接合型半導体光源を形成し、半導体光源のパワーを上昇させる。

【0024】

本願の実施例に係る半導体光源は、第２電極を増設し、第１電極と第２電極との間に第１誘電体層を設けることにより、第１電極、第１誘電体層および第２電極でコンデンサを形成し、コンデンサを半導体光源内に集積し、半導体光源とコンデンサとの距離を短縮し、両者を良好に電気的接触させ、半導体光源とコンデンサとの直列インダクタンスを低減することができ、更に、短い光パルス幅および大きな光パワーを実現し、ｄＴｏＦ駆動回路の設計を簡素化し、ｄＴｏＦ駆動回路の性能を向上させることができる。

【0025】

以下、第１電極３１、第１誘電体層４１および第２電極３２でコンデンサを形成するために、２種の異なる形態を提供する。

【0026】

１つの実行可能な形態として、図２を参照し、好ましくは、活性層１０が位置する平面における第１電極３１および第２電極３２の正投影は重なっている。このように、第１電極３１、第１誘電体層４１および第２電極３２は、半導体光源のエピタキシャル成長に平行な方向にコンデンサを形成することができる。この場合、好ましくは、第２電極３２は第１電極３１の第２半導体層２２に近い側に位置し（図２に示すように）、または、図４を参照し、図４は、本願の実施例に係る別の半導体光源の断面構造の模式図であり、好ましくは、第２電極３２は第１電極３１の第２半導体層２２から遠い側に位置する。

【0027】

図５は、本願の実施例に係る更なる半導体光源の断面構造の模式図であり、図５を参照し、好ましくは、第１誘電体層４１は、少なくとも２つの第１サブ誘電体層４１１および少なくとも１つの第２サブ誘電体層４１２を含み、第１サブ誘電体層４１１は、活性層１０が位置する平面に平行であり、第２サブ誘電体層４１２は、隣接する２つの第１サブ誘電体層４１１の同じ側に位置し、且つ、該隣接する２つの第１サブ誘電体層４１１と連通し、第１電極３１および第２電極３２は、それぞれ同じ第１サブ誘電体層４１１の対向両側に位置し、且つ、同じ第２サブ誘電体層４１２の対向両側に位置する。

【0028】

例示的には、図５に示すように、第１誘電体層４１は、２つの第１サブ誘電体層４１１および１つの第２サブ誘電体層４１２を含み、第１サブ誘電体層４１１は、活性層１０が位置する平面に平行であり、第２サブ誘電体層４１２は、隣接する２つの第１サブ誘電体層４１１の同じ側に位置し、且つ、該隣接する２つの第１サブ誘電体層４１１と連通し、このように、コンデンサの等価面積を増加させ、コンデンサ容量を引き上げる効果を達成することができる。

【0029】

例示的には、図６は、図５におけるＱ領域に対応する半導体光源の部分的な３次元構造の模式図であり、図５におけるＱ領域の構造は、図６におけるＡＡ’に沿って切り出した断面構造であってもよく、区別を容易にするために、図６において、第２電極３２は他の充填方式を採用する。図７は、図６におけるＢＢ’に沿って切断した半導体光源の内部構造の模式図であり、図５および図７からわかるように、第２電極３２は第１誘電体層４１を覆い、第１誘電体層４１は第１電極３１を覆い、これにより、コンデンサの等価面積を増加させ、コンデンサ容量を引き上げることができる。

【0030】

なお、図５に示す構造は、例示的なものに過ぎず、それに限定されるものではなく、他の実施例において、第１誘電体層４１は、より多くの第１サブ誘電体層４１１および第２サブ誘電体層４１２を含んでもよい。第２サブ誘電体層４１２の数は、第１サブ誘電体層４１１の数よりも１つ少なく、且つ、（ｉ－１）個目の第１サブ誘電体層４１１とｉ個目の第１サブ誘電体層４１１とを接続する第２サブ誘電体層４１２、およびｉ個目の第１サブ誘電体層４１１と（ｉ＋１）個目の第１サブ誘電体層４１１とを接続する第２サブ誘電体層４１２は、対向する両側に位置し、ｉは２以上の整数であることが理解できる。

【0031】

更なる実行可能な形態として、図８は、本願の実施例に係る更なる半導体光源の断面構造の模式図であり、図８を参照し、好ましくは、活性層１０が位置する平面における第１電極３１および第２電極３２の正投影は重ならず、第１平面における正投影は重なり、第１平面は、活性層１０が位置する平面と交差する。

【0032】

ここで、第１平面は、図８に示す断面とも活性層１０が位置する平面とも交差する平面を指してもよい。図８から見られるように、本願の実施例は、活性層１０が位置する平面における第１電極３１および第２電極３２の正投影が重ならず、第１平面における第１電極３１および第２電極３２の正投影が重なるように設定することにより、第１電極３１、第１誘電体層４１および第２電極３２は、半導体光源のエピタキシャル成長に垂直な方向にコンデンサを形成することができる。

【0033】

図９は、図８に対応する半導体光源の部分的構成の平面模式図であり、図１０は、別の図８に対応する半導体光源の部分的構成の平面模式図であり、第１電極３１、第１誘電体層４１および第２電極３２の２種の平面構造を示し、図９および図１０を参照し、好ましくは、活性層１０が位置する平面における第１誘電体層４１の投影の形状は、ジグザグ状（図９に示すように）または螺旋状（図１０に示すように）を含み、第１電極３１および第２電極３２は、それぞれ第１誘電体層４１の対向両側に位置する。上記と同様に、図９および図１０の方式を採用することにより、第１電極３１、第１誘電体層４１および第２電極３２は互いに絡み合い、コンデンサの等価面積を増加し、コンデンサ容量を上げることができる。

【0034】

図２を参照し、第２電極３２が第１電極３１の第２半導体層２２に近い側に位置する場合、好ましくは、第２電極３２の第１電極３１から遠い側に第２誘電体層４２が設けられている。

【0035】

本実施例は、第２電極３２を第１電極３１の第２半導体層２２に近い側に設けることにより、半導体光源１００全体の厚さを増加すること回避でき、例示的には、第２電極３２の前記第１電極３１から遠い側に第２誘電体層４２を設けることにより、第２電極３２と、第１半導体層２１、活性層１０および第２半導体層２２等の構造との間が絶縁状態であることを確保し、半導体光源１００の正常な動作を確保することができる。また、第２誘電体層４２を用いて第１誘電体層４１および第２電極３２を高くし、半導体光源の歩留りを改善し、半導体光源と外部駆動回路との電気的接続方式を改良する等のような効果を達成することもでき、後で具体的な実施例を参照しながらこれについて詳細に説明するため、ここでは説明を省略する。

【0036】

もちろん、この構造は、限定されるものではない。図４を参照し、上記のように、活性層１０が位置する平面における第１電極３１および第２電極３２の正投影が重なっている場合、第２電極３２が第１電極３１の第２半導体層２２から遠い側に位置するように設定しもよく、この場合、好ましくは、第１電極３１の第２電極３２から遠い側に第２誘電体層４２が設けられる。同様に、第１電極３１の第２電極３２から遠い側に第２誘電体層４２を設けることにより、第１電極３１と第２半導体層２２との間が絶縁状態であることを確保し、半導体光源１００の正常な動作を確保することができる。また、半導体光源１００の厚さを小さくするために、図４を参照して第１電極３１に対応する一部の活性層１０および第１半導体層２１をエッチングで除去してもよい。

【0037】

以下、異なるタイプの半導体光源により、半導体光源の構造について詳細に説明する。

【0038】

１つの好ましい形態として、半導体光源は、例えば、垂直共振器型面発光レーザ（ＶＣＳＥＬ）であってもよい。図２および図３を参照し、好ましくは、半導体光源１００は垂直共振器型面発光レーザであり、第１半導体層２１は第１ブラッグ反射鏡を備え、第２半導体層２２は第２ブラッグ反射鏡を備える。

【0039】

ＶＣＳＥＬの場合、第１半導体層２１および第２半導体層２２はブラッグ反射鏡（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ、ＤＢＲ、分布ブラッグ反射鏡とも呼ばれる）であってもよい。ここで、第１半導体層２１は上部ブラッグ反射鏡を指してもよく、第２半導体層２２は下部ブラッグ反射鏡を指してもよく、上部ブラッグ反射鏡、活性層１０および下部ブラッグ反射鏡で共振器を形成し、レーザのエネルギーを高める。例示的には、上部ブラッグ反射鏡はＰ型であってもよく、下部ブラッグ反射鏡はＮ型であってもよく、または、上部ブラッグ反射鏡はＮ型であってもよく、下部ブラッグ反射鏡はＰ型であってもよく、本願の実施例はこれについて限定しない。

【0040】

半導体光源がＶＣＳＥＬである場合、第１半導体層２１は、少なくとも２つの異なる材料の第１サブ半導体層を含んでもよく、第２半導体層２２は、少なくとも２つの異なる材料の第２サブ半導体層（図示せず）を含んでもよい。例えば、第１半導体層２１および第２半導体層２２は、いずれも複数ペアの高屈折率材料と低屈折率材料とを周期的に積層設置することにより形成でき、その材料系および構造は、ここで限定しない。

【0041】

好ましくは、図２および図３に示すように、半導体光源は、複数のアレイ状に配列されたエミッター１０１を含んでもよく、隣接するエミッター１０１の間にパッシベーション層８０および誘電体層が設けられ、誘電体層は、少なくとも第１誘電体層４１を含む。

【0042】

例示的には、図２において、隣接するエミッター１０１の間は、パッシベーション層８０、第１誘電体層４１および第２誘電体層４２によって隔てられている。例示的には、調製時に、複数のエミッター１０１を形成するために、第１半導体層２１、活性層１０および第２半導体層２２をエッチング処理して溝を形成する必要があり、ブラッグ反射鏡の材料は、通常、アルミニウム（Ａｌｕｍｉｎｉｕｍ、Ａｌ）成分を含むため、エッチング後のＡｌが酸化されて酸化層７０を形成し、図１における酸化層７０は、Ａｌ含有量が最も高い膜層で形成された酸化層のみを表し、該酸化層７０は、エミッター１０１に光学的、電気的な制約を与えることができ、また、エミッター１０１の酸化孔（ｏｘｉｄａｔｉｏｎ ａｐｅｒｔｕｒｅ （ＯＡ））の孔径を限定することができる。Ａｌの酸化を防止するために、溝の内壁に、窒化ケイ素のようなパッシベーション層８０を形成することができる。本実施例において、パッシベーション層８０を形成した後、第２誘電体層４２、第２電極３２、第１誘電体層４１、および第１電極３１を順に調製（例えば、堆積（ｄｅｐｏｓｉｔｉｏｎ））することができ、この場合、各エミッター１０１を隔てるために、溝を第１誘電体層４１および第２誘電体層４２等の構造で充填することができる。

【0043】

もちろん、該構造は、限定されるものではなく、他の実施例において、半導体光源（例えば、ＶＣＳＥＬ）は、１つのエミッターのみを含んでもよい。当業者は、必要に応じて設定することができ、本願の実施例はこれについて限定しない。

【0044】

好ましくは、図２に示すように、半導体光源は下地５０を更に備え、第１半導体層２１は、第２半導体層２２の下地５０から遠い側に位置し、ＶＣＳＥＬの場合、半導体光源は、下地５０から活性層１０に向かう方向に沿ってビームを出射してもよいし、半導体光源は、活性層１０から下地５０に向かう方向に沿ってビームを出射してもよい。即ち、ＶＣＳＥＬは、表面（下地５０から遠い側）からレーザを発射してもよいし、裏面（下地５０に近い側）からレーザを発射してもよい。出光方向によって、第１電極３１および第３電極３３は、異なる適応的な配置を行うことができる。図２および図３に示すように、ＶＣＳＥＬは表面からレーザを出射し、第１電極３１は発光孔の周囲に堆積し、酸化孔を露出させる。第３電極３３は、全面電極であってもよい。

【0045】

なお、図２において、第１電極３１は、リング電極（オーミック金属）６０により第１半導体層２１にオーミック接触することができ、ここで、リング電極６０の調製は、第１半導体層２１を調製した後、第１半導体層２１等の構造をエッチングする前にあり、リング電極６０の内径は、酸化層７０の内径よりも大きくなってもよく、パッシベーション層８０に孔を開けることにより、第１電極３１とリング電極６０とを接触させ、更に第１半導体層２１とのオーミック接触を実現する。該構造は、限定されるものではなく、他の実施例において、第１電極３１を第１半導体層２１に直接オーミック接触し、即ち、リング電極６０を調製しなくてもよい。

【0046】

なお、図２は、第３電極３３が下地５０の第２半導体層２２から遠い側に位置することを例として示し、この場合、電流の閉ループを実現するために、下地５０が導電特性を備える必要がある。この構造は、限定されるものではない。例示的には、図１１は、本願の実施例に係る更なる半導体光源の断面構造の模式図であり、図１２は、図１１に対応する半導体光源の平面構造の模式図であり、図１１および図１２を参照し、ＶＣＳＥＬが表面からレーザを出射する際、第３電極３３は、第２半導体層２２の下地５０から遠い側に位置してもよく、この場合、活性層１０が位置する平面における第２電極３２および第３電極３３の正投影は重ならず、下地５０は絶縁性または半絶縁性下地であってもよく、パッシベーション層８０に孔を開けることにより、第３電極３３を第２半導体層２２にオーミック接触させる。他の実施例において、第３電極３３と前記オーミック接触層とのオーミック接触を実現するために、オーミック接触層（図示しないが、図２におけるオーミック金属６０の設計を参照できる）を備えてもよく、ここで、前記オーミック接触層は、第２半導体層２２内に設けられてもよいし、第２半導体層２２と下地５０との間に設けられてもよく、実際の必要に応じて設計する。

【0047】

図１３は、本願の実施例に係る更なる半導体光源の断面構造の模式図であり、図１３を参照し、活性層１０が位置する平面における第２電極３２および第３電極３３の正投影が重ならない場合、好ましくは、活性層１０が位置する平面における第２電極３２および第２半導体層２２の正投影は重ならない。第３電極３３が第２半導体層２２に設けられて導電効果を有するため、このように設定することにより、第２電極３２、第２誘電体層４２および第２半導体層２２でコンデンサ構造を形成することを回避でき、半導体光源１００を外部回路に接続する際、該コンデンサの発生による回路性能への影響を回避することができる。例示的には、活性層１０が位置する平面における第２電極３２および第２半導体層２２の正投影が重ならないように、図１３を参照して少なくとも第２電極３２に対応する一部の第２半導体層２２をエッチングで除去してもよい。

【0048】

図１４は、本願の実施例に係る更なる半導体光源の断面構造の模式図であり、図１５は、図１４に対応する半導体光源の平面構造の模式図であり、図１４および図１５に示すように、ＶＣＳＥＬは、裏面からレーザを出射することもでき、第３電極３３が下地５０の第２半導体層２２から遠い側に位置するため、第３電極３３は出光孔の周囲に堆積し、酸化孔を露出させ、且つ、下地５０は導電下地５０である必要がある。第１電極３１は全面電極であってもよく、全てのエミッター１０１を覆い、パッシベーション層８０に孔を開けることにより、第１電極３１を第１半導体層２１にオーミック接触させる。

【0049】

上記と同様に、この構造は、限定されるものではない、他の実施例において、図１６および図１７を参照し、図１６は、本願の実施例に係る更なる半導体光源の断面構造の模式図であり、図１７は、図１６に対応する半導体光源の平面構造の模式図であり、ＶＣＳＥＬが裏面からレーザを出射する際、第３電極３３は、第２半導体層２２の下地５０から遠い側に設けられてもよく、この場合、下地５０は絶縁性または半絶縁性下地であってもよく、パッシベーション層８０に孔を開けることにより、第３電極３３を第２半導体層２２にオーミック接触させる。

【0050】

図１８は、本願の実施例に係る更なる半導体光源の断面構造の模式図であり、図１８を参照し、本実施例において、活性層１０が位置する平面における第２電極３２および第３電極３３の正投影は重ならず、この場合、好ましくは、活性層１０が位置する平面における第２電極３２および第２半導体層２２の正投影は重ならず、第２電極３２、第２誘電体層４２および第２半導体層２２でコンデンサ構造を形成することを回避し、該コンデンサの発生による回路性能への影響を回避する。

【0051】

なお、ここで、第３電極３３が第２半導体層２２の下地５０から遠い側に位置する場合、活性層１０が位置する平面における第２電極３２および第２半導体層２２の正投影が重ならないように設定することのみを例として例示的に説明する。図１８を参照し、第３電極３３が下地５０の第２半導体層２２から遠い側に位置する場合、活性層１０が位置する平面における第２電極３２、第２半導体層２２および第３電極３３の正投影が重ならないようにし、第２電極３２および第２半導体層２２／第３電極３３でコンデンサを形成することを回避するために、少なくとも第２電極３２に対応する一部の第３電極３３および第２半導体層２２をエッチングで除去してもよい。

【0052】

なお、ここで、活性層１０が位置する平面における第２電極３２、第３電極３３および第２半導体層２２の正投影が重ならないように設定し、半導体光源がＶＣＳＥＬであることのみを例として例示的に説明する。後続の実施例において、半導体光源１００は、発光ダイオードまたは端面発光型レーザであってもよく、このような半導体光源の場合、同様に、活性層１０が位置する平面における第２電極３２、第３電極３３および第２半導体層２２の正投影が重ならないように設定してもよく、以下では説明を省略する。

【0053】

更なる好ましい形態として、半導体光源は、例えば、発光ダイオード（ＬＥＤ）であってもよい。図１９は、本願の実施例に係る更なる半導体光源の断面構造の模式図であり、図２０は、図１９に対応する半導体光源の平面構造の模式図であり、図１９および図２０を参照し、好ましくは、半導体光源１００は発光ダイオードであり、第１半導体層２１は発光ダイオードの出光側に位置し、第１半導体層２１の活性層１０から遠い側に透明電極９０が設けられ、透明電極９０は第１半導体層２１にオーミック接触し、第１電極３１は透明電極９０に接触する。

【0054】

発光ダイオードの場合、活性層１０は発光層を指してもよく、第１半導体層２１は、少なくとも２つの異なる材料の第１サブ半導体層を含んでもよく、第２半導体層２２は、少なくとも２つの異なる材料の第２サブ半導体層（図示せず）を含んでもよい。例示的には、第１半導体層２１がＰ型半導体層で、第２半導体層２２がＮ型半導体層である場合、第１半導体層２１は、例えば、正孔注入層、正孔輸送層、および電子ブロック層等の膜層を含んでもよく、第２半導体層２２は、例えば、電子注入層、電子輸送層、および正孔ブロック層等の膜層を含んでもよい。

【0055】

図１９に示すように、第１半導体層２１は発光ダイオードの出光側に位置し、第１半導体層２１がＰ型半導体層である場合、第１電極３１は正極（陽極）であり、発光ダイオードから発された光は、陽極から出射され、第１半導体層２１がＮ型半導体層である場合、第１電極３１は負極（陰極）であり、発光ダイオードから発された光は、陰極から出射される。第１電極３１が非透光性であるため、第１半導体層２１の活性層１０から遠い側に、酸化インジウムスズ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ 、ＩＴＯ）等の透明導電材料のような透明電極９０を設ける必要があり、第１電極３１は、透明電極９０に接触することにより、第１半導体層２１とのオーミック接触を実現する。

【0056】

なお、図１９は、第３電極３３が第２半導体層２２の下地５０から遠い側に位置することのみを例として示し、該構造は、限定されるものではなく、他の実施例において、導電下地５０を選択して第３電極３３を下地５０の第２半導体層２２から遠い側に位置させてもよい。

【0057】

なお、図１９は、半導体光源（例えば、発光ダイオード）が１つのエミッターを含むことのみを例として示し、他の実施例において、図２に示すように、半導体光源が複数のアレイ状に配列されたエミッターを含むように設定され、且つ、複数のエミッターを隔てるために、隣接するエミッターの間にパッシベーション層および誘電体層（誘電体層は、少なくとも第１誘電体層を含む）を設けることができ、具体的には、上述を参照することができ、ここでは説明を省略する。

【0058】

更なる好ましい形態として、半導体光源は、例えば、端面発光型レーザ（ＥＥＬＤ）であってもよい。図２１は、本願の実施例に係る更なる半導体光源の断面構造の模式図であり、図２２は、図２１に対応する半導体光源の平面構造の模式図であり、図２１および図２２を参照し、好ましくは、半導体光源１００は端面発光型レーザであり、第２電極３２は第１電極３１の活性層１０に近い側に位置し、第２電極３２と活性層１０との間に、積層設置された第２誘電体層４２および第１半導体層２１が含まれ、第１半導体層２１は、第２誘電体層４２の第２電極３２から遠い側に位置する。

【0059】

半導体光源が端面発光型レーザである場合、第１半導体層２１は、少なくとも２つの異なる材料の第１サブ半導体層を含んでもよく、第２半導体層２２は、少なくとも２つの異なる材料の第２サブ半導体層（図示せず）を含んでもよい。例えば、第１半導体層２１は、少なくとも２層がＩＩＩ－Ｖ族半導体材料で構成される膜層を含んでもよく、第２半導体層２２は、少なくとも２層がＩＩＩ－Ｖ族半導体材料で構成される膜層等を含んでもよい。ここで、ＩＩＩ－Ｖ族半導体材料は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＩｎＰ、ＧａＡｓＰ、ＩｎＧａＰ、ＧａＰ、ＡｌＡｓＰ、ＡｌＰ、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＡｌＮ、およびＩｎＧａＮを含んでもよいが、これらに限定されない。

【0060】

図２２に示すように、端面発光型レーザは、デバイスのエッジからレーザを出射する。図２１に示すように、第２電極３２が第１電極３１の活性層１０に近い側に位置する場合、第１半導体層２１をエッチング処理することができ、且つ、第２電極３２と第１半導体層２１とを絶縁するために、第１半導体層２１と第２電極３２との間に第２誘電体層４２を設ける。

【0061】

なお、図２１は、半導体光源（例えば、端面発光型レーザ）が１つのエミッターを含むことのみを例として示し、他の実施例において、図２に示すように、半導体光源が複数のアレイ状に配列されたエミッターを含むように設定され、且つ、複数のエミッターを隔てるために、隣接するエミッターの間にパッシベーション層および誘電体層（誘電体層は、少なくとも第１誘電体層を含む）を設けることができ、具体的には、上述を参照することができ、ここでは説明を省略する。端面発光型レーザがデバイスのエッジからレーザを出射するため、端面発光型レーザが複数のアレイ状に配列されたエミッターを含む場合、好ましくは、複数のエミッターが１×ｍ式のアレイ状に配列される（ｍは２以上の整数である）。

【0062】

以上をまとめ、上記実施例は、それぞれ半導体光源が垂直共振器型面発光レーザ、発光ダイオードおよび端面発光型レーザであることを例とし、様々なタイプのデバイスの構造について詳細に説明した。当業者は、実際の状況に応じて様々なタイプの半導体光源の構造を設計することができ、本願の実施例の形態により得られたコンデンサを集積した半導体光源の形態であれば、いずれも本願の保護範囲内に含まれる。

【0063】

上記実施例の基に、以下、第２誘電体層４２の構造について詳細に説明する。例示的には、図２または図１４を参照し、第２電極３２が第１電極３１の第２半導体層２２に近い側に位置し、第２誘電体層４２が第２電極３２の第１電極３１から遠い側に設けられている場合、好ましくは、第２誘電体層４２は、第１誘電体支部４２１、第２誘電体支部４２２、第３誘電体支部４２３、および第４誘電体支部４２４を含み、活性層１０が位置する平面における第１電極３１および第１誘電体層４１の正投影は、いずれも活性層１０が位置する平面における第１誘電体支部４２１の正投影と重なり、活性層１０が位置する平面における第１誘電体支部４２１の正投影は、活性層１０が位置する平面における第２電極３２の正投影と重ならない。活性層１０が位置する平面における第１電極３１、第１誘電体層４１および第２電極３２の正投影は、いずれも活性層１０が位置する平面における第２誘電体支部４２２の正投影と重なっている。活性層１０が位置する平面における第２電極３２の正投影は、活性層１０が位置する平面における第３誘電体支部４２３の正投影と重なり、活性層１０が位置する平面における第３誘電体支部４２３の正投影は、活性層１０が位置する平面における第１電極３１および第１誘電体層４１の正投影といずれも重ならない。活性層１０が位置する平面における第１誘電体層４１および第２電極３２の正投影は、いずれも活性層１０が位置する平面における第４誘電体支部４２４の正投影と重なり、活性層１０が位置する平面における第４誘電体支部４２４の正投影は、活性層１０が位置する平面における第１電極３１の正投影と重ならない。活性層１０が位置する平面に垂直な方向に沿って、第１誘電体支部４２１の厚さは第２誘電体支部４２２の厚さよりも大きく、第３誘電体支部４２３の厚さは第２誘電体支部４２２の厚さ以上である。図２は、第３誘電体支部４２３の厚さが第２誘電体支部４２２の厚さに等しいことを例として示し、図１４は、第３誘電体支部４２３の厚さが第２誘電体支部４２２の厚さよりも大きいことを例として示す。

【0064】

本実施例において、第２誘電体層４２と、第１電極３１、第２電極３２および第１誘電体層４１との重なり状況に従い、第２誘電体層４２を、第１誘電体支部４２１、第２誘電体支部４２２、第３誘電体支部４２３および第４誘電体支部４２４という４つの部分に分け、ここで、第２誘電体支部４２２と第４誘電体支部４２４の厚さは等しくなってもよく、第１誘電体支部４２１、第２誘電体支部４２２および第３誘電体支部４２３は、異なる厚さを有してもよく、上記半導体光源の歩留りを改善し、半導体光源と外部駆動回路との電気的接続方式を改良する等の効果を実現する。

【0065】

図１４を例とし、第１誘電体支部４２１および第３誘電体支部４２３の厚さを第２誘電体支部４２２の厚さよりも大きくすることにより、部分的な第１電極３１および第２電極３２を高くすることができ、第１電極３１と第２電極３２の上面が面一になり、これにより、貼り付けの方式で第１電極３１および第２電極３２を外部駆動回路に電気的に接続させることができ、第１電極３１および第２電極３２に金ワイヤをボンディングする必要がなく、半導体光源と外部駆動回路との電気的接続方式を簡素化する。また、図１４において、ＶＣＳＥＬが裏面からレーザを出射し、且つ、第３電極３３が出光側に位置するため、第３電極３３は、金ワイヤをボンディングする方式で外部駆動回路に電気的に接続することができる。

【0066】

もちろん、他の実施例において、第１誘電体支部４２１の厚さを第２誘電体支部４２２の厚さよりも大きく設定してもよく、例えば、図２に示すように、これにより、第１誘電体支部４２１は、第１電極３１に十分な支持力を提供し、第１電極３１に金ワイヤをボンディングする際にデバイス品質に影響を及ぼすことを回避し、半導体光源の歩留りを改善することができる。

【0067】

また、図４を参照し、第２電極３２が第１電極３１の第２半導体層２２から遠い側に位置し、第２誘電体層４２が第１電極３１の第２電極３２から遠い側に設けられている場合、好ましくは、第２誘電体層４２は、第５誘電体支部４２５、第６誘電体支部４２６および第７誘電体支部４２７を含む。活性層１０が位置する平面における第１電極３１の正投影は、活性層１０が位置する平面における第５誘電体支部４２５の正投影と重なり、活性層１０が位置する平面における第５誘電体支部４２５の正投影は、活性層１０が位置する平面における第１誘電体層４１および第２電極３２の正投影といずれも重ならない。活性層１０が位置する平面における第１電極３１および第１誘電体層４１の正投影は、いずれも活性層１０が位置する平面における第６誘電体支部４２６の正投影と重なり、活性層１０が位置する平面における第６誘電体支部４２６の正投影は、活性層１０が位置する平面における第２電極３２の正投影と重ならない。活性層１０が位置する平面における第１電極３１、第１誘電体層４１および第２電極３２の正投影は、いずれも活性層１０が位置する平面における第７誘電体支部４２７の正投影と重なっている。活性層１０が位置する平面に垂直な方向に沿って、第７誘電体支部４２７の厚さは第６誘電体支部４２６の厚さ以上である。

【0068】

この設計思想は図２／図１４の設計思想と同じであるため、ここでは説明を省略する。なお、図４は、第７誘電体支部４２７の厚さが第６誘電体支部４２６の厚さに等しいことのみを例として示し、他の実施例において、好ましくは、第７誘電体支部４２７の厚さは第６誘電体支部４２６の厚さよりも大きく、第２電極３２と第１電極３１との上面が面一にならない場合、厚さがより大きな第７誘電体支部４２７で第２電極３２を高くし、第２電極３２と第１電極３１との上面を面一にし、ワイヤボンディングプロセスを省略する。

【0069】

図２～図２０の他の図面において、第２誘電体層４２の設計思想は、いずれもこれと同じであるため、ここでは説明を省略し、図２、図４および図１４のみを例として説明する。

【0070】

本願の実施例は、半導体光源の駆動回路を更に提供し、上記いずれかの実施例に係る半導体光源１００を駆動するように構成され、該駆動回路は、従来のｄＴｏＦ駆動回路に基づいて改良され、コンデンサが半導体光源に集積されるため、コンデンサと半導体光源との間の直列インダクタンスは大きく低下し、駆動回路の性能を向上させることができ、更に、従来の駆動回路におけるコンデンサを省略し、回路設計を簡素化することができる。

【0071】

図２３は、本願の実施例に係る半導体光源の駆動回路の構造模式図であり、図２４は、本願の実施例に係る別の半導体光源の駆動回路の構造模式図であり、図２３または図２４を参照し、好ましくは、駆動回路は、第１電圧源ＨＶ、第２電圧源ＬＶ、充電抵抗Ｒ、電界効果トランジスターＦＥＴ、および制御信号源Ｖ－ｃｌを備え、ここで、第１電圧源ＨＶの電圧は第２電圧源ＬＶの電圧よりも大きく、電界効果トランジスターＦＥＴの第１極は、半導体光源１００の第３電極３３に電気的に接続され、電界効果トランジスターＦＥＴの第２極は、半導体光源１００の第２電極３２と第１ノードＮ１に電気的に接続され、電界効果トランジスターＦＥＴのゲート（Ｇ）は、制御信号源Ｖ－ｃｌに電気的に接続され、第１極は電界効果トランジスターＦＥＴのドレイン（Ｄ）で、第２極は電界効果トランジスターＦＥＴのソース（Ｓ）であり、または、第１極は電界効果トランジスターＦＥＴのソースで、第２極は電界効果トランジスターＦＥＴのドレインであり、第１電圧源ＨＶは、半導体光源１００における正電極に連結され（直接または間接的に電気的に接続されている）、第２電圧源ＬＶは、半導体光源１００における負電極に連結され、正電極は、半導体光源１００におけるＰ型半導体層にオーミック接触する電極であり、負電極は、半導体光源１００におけるＮ型半導体層にオーミック接触する電極であり、充電抵抗Ｒは、第１電圧源ＨＶ、第１電極３１、第２電極３２および第２電圧源ＬＶからなる回路に直列に接続される。好ましくは、第１電圧源の電圧は０Ｖよりも大きく、第２電圧源は接地する。

【0072】

図２３および図２４は、半導体光源１００が発光ダイオードであることを例として示し、本願の実施例に係る半導体光源１００において、発光ダイオードＬＥＤとコンデンサＣとは一体に集積され、両者は第１電極３１を共用する。

【0073】

図２３または図２４に示すように、充電抵抗Ｒを第１電圧源ＨＶ、第１電極３１、第２電極３２および第２電圧源ＬＶからなる回路に直列に接続することにより、コンデンサＣを充電することができる。

【0074】

半導体光源１００における正電極および負電極は、それぞれ半導体光源１００の第１電極３１および第３電極３３であり、発光ダイオードＬＥＤとコンデンサＣとが第１電極３１を共有し、且つ、発光ダイオードＬＥＤの別の電極（即ち、第３電極３３）が、コンデンサＣの別のコンデンサ極板（即ち、第２電極３２）と第１ノードＮ１に電気的に接続されているため、第１電圧源ＨＶを半導体光源１００における正電極に電気的に接続し、第２電圧源ＬＶを半導体光源１００における負電極に電気的に接続することにより、第１電圧源ＨＶと第２電圧源ＬＶとを、それぞれコンデンサＣの２つのコンデンサ極板（即ち、第１電極３１および第２電極３２）に電気的に接続することができ、コンデンサＣを充電することを実現し、更に、コンデンサＣを充電した後、その高電位のコンデンサ極板が発光ダイオードＬＥＤの正極に対応し、低電位のコンデンサ極板が発光ダイオードＬＥＤの負極に対応することを確保することができる。

【0075】

半導体光源１００の第３電極３３を電界効果トランジスターＦＥＴの第１極（例えば、ドレインＤ）に電気的に接続し、半導体光源１００の第２電極３２を電界効果トランジスターＦＥＴの第２極（例えば、ソースＳ）と第１ノードＮ１に電気的に接続することにより、コンデンサＣを充電した後、電界効果トランジスターＦＥＴを導通させ、コンデンサＣを発光ダイオードＬＥＤに対して放電させ、発光ダイオードＬＥＤを駆動して発光させることができる。電界効果トランジスターＦＥＴのスイッチング状態は、制御信号源Ｖ－ｃｌによって制御され、例示的には、制御信号源Ｖ－ｃｌの信号はパルス電圧信号であってもよいことが理解できる。

【0076】

上述した半導体光源１００に関連する実施例の記載のように、第１電極３１および第３電極３３は、いずれも半導体光源１００の正電極または負電極であり得、第１半導体層２１および第２半導体層２２のドープタイプに応じて確定される。以下、第１電極３１および第３電極３３の極性に基づき、駆動回路と半導体光源１００との接続関係について詳細に説明する。

【0077】

１つの実行可能な実施形態として、図２３を参照し、好ましくは、第１半導体層はＰ型半導体層であり、第１電極３１は正電極であり、第２半導体層はＮ型半導体層であり、第３電極３３は負電極である。この場合、好ましくは、充電抵抗Ｒの第１端が第１電圧源ＨＶに電気的に接続され、充電抵抗Ｒの第２端が半導体光源１００の第１電極３１に電気的に接続され、半導体光源１００の第３電極３３が電界効果トランジスターＦＥＴの第１極に電気的に接続され、第１ノードＮ１が第２電圧源ＬＶに電気的に接続され、電界効果トランジスターＦＥＴのゲートが制御信号源Ｖ－ｃｌに電気的に接続されている。動作過程は上述を参照し、ここでは説明を省略する。

【0078】

別の実行可能の実施形態として、図２４を参照し、好ましくは、第１半導体層がＮ型半導体層であり、第１電極３１が負電極であり、第２半導体層がＰ型半導体層であり、第３電極３３が正電極である。この場合、好ましくは、充電抵抗Ｒの第１端が第２電圧源ＬＶに電気的に接続され、充電抵抗Ｒの第２端が半導体光源１００の第１電極３１に電気的に接続され、半導体光源１００の第３電極３３が電界効果トランジスターＦＥＴの第１極に電気的に接続され、第１ノードＮ１が第１電圧源ＨＶに電気的に接続されている。動作過程は上述を参照し、ここでは説明を省略する。

【0079】

例示的には、図２５は、駆動回路のコンデンサの充電段階過程の模式図であり、図２６は、駆動回路のコンデンサの放電段階過程の模式図であり、半導体光源１００がＶＣＳＥＬで、第１電極３１が正電極で、第３電極３３が負電極であることを例とし、充放電中のコンデンサ極板（即ち、第１電極３１および第２電極３２）における電荷の変化状況を示す。図２５を参照し、コンデンサの充電段階では、第１電極３１に正電荷が蓄積され、第２電極３２に負電荷が蓄積される。図２６を参照し、コンデンサの放電段階では、電界効果トランジスターが導通し、第２電極３２および第３電極３３がいずれも接地するため、第１電極３１における正電荷が低下し、第２電極３２における負電荷が低下し、コンデンサは半導体光源（例えば、ＶＣＳＥＬ）に対して放電し、ＶＣＳＥＬは電気エネルギーを吸収してエネルギー励起を発生させ、ある波長の光を発し、続いて、光は、上部ブラッグ反射鏡（例えば、第１半導体層２１）および下部ブラッグ反射鏡（例えば、第２半導体層２２）により往復反射されて共振増幅を発生し、高エネルギーのレーザビームを発生して酸化孔から出射する。

【0080】

図２３および図２４からわかるように、コンデンサが半導体光源１００に集積されているため、コンデンサＣと半導体光源（例えば、ＬＥＤ）との間に直列インダクタンスがほとんどなく、駆動回路における直列インダクタンスＬ’は、ほぼ充電抵抗ＲとコンデンサＣとの間の下地引き回しにより生じ、従って、本願の実施例の技術案は、駆動回路の性能を著しく向上させ、回路設計を簡素化することができる。

【0081】

例示的には、半導体光源が発光ダイオードであることを例とし、図２７は、図１に示す関連技術における駆動回路内の電流パルスの模式図であり、図２８は、本願の実施例に係る駆動回路内の電流パルスの模式図であり、ここで、横軸は時間を表し、縦軸は電流を表す。図２７と図２８とを比較することによりわかるように、本願の実施例に係る半導体光源１００にコンデンサが集積されているため、電流のパルス幅は著しく狭くなり、これにより、光パワーは著しく向上し、駆動回路の性能も伴って向上する。また、計算により関連技術における駆動回路において、コンデンサと半導体光源との間の直列インダクタンスは約０．６ｎＨであるが、本願において、コンデンサが半導体光源に集積されているため、両者の直列インダクタンスは著しく低下し、約０．１ｎＨとなることが分かる。

【0082】

以上をまとめ、本願の実施例に係る集積コンデンサの半導体光源は、半導体光源とコンデンサとの間の直列インダクタンスを大きく低減し、短い光パルス幅および大きな光パワーを実現し、ｄＴｏＦ駆動回路の性能を向上させることができ、且つ、複雑なパッケージ方式を採用する必要がなく、駆動回路の設計を簡素化する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】