(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-26
(45)【発行日】2024-08-05
(54)【発明の名称】ＰＣＢ組立体
(51)【国際特許分類】
H05K 1/14 20060101AFI20240729BHJP
【ＦＩ】
H05K1/14 D
【請求項の数】
10
(21)【出願番号】P 2022572318
(86)(22)【出願日】2021-05-25
(65)【公表番号】
(43)【公表日】2023-06-28
(86)【国際出願番号】 KR2021006513
(87)【国際公開番号】W WO2021241990
(87)【国際公開日】2021-12-02
【審査請求日】2022-11-24
(31)【優先権主張番号】10-2020-0063074
(32)【優先日】2020-05-26
(33)【優先権主張国・地域又は機関】KR
(73)【特許権者】
【識別番号】508112782
【氏名又は名称】ケーエムダブリュ・インコーポレーテッド
(74)【代理人】
【識別番号】110001586
【氏名又は名称】弁理士法人アイミー国際特許事務所
(72)【発明者】
【氏名】キョ スン ジ
(72)【発明者】
【氏名】チ バク リュ
(72)【発明者】
【氏名】ベ モーク ジョン
(72)【発明者】
【氏名】ミン ソン ユン
【審査官】黒田 久美子
(56)【参考文献】
【文献】実開昭４９－１４３７５５（ＪＰ，Ｕ）
【文献】特開２０１０－０１０６００（ＪＰ，Ａ）
【文献】特開平１０－２００２２９（ＪＰ，Ａ）
【文献】実開平０２－０８１０７７（ＪＰ，Ｕ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０５Ｋ １／１４
(57)【特許請求の範囲】
【請求項1】
複数の素子（device）が実装（mount）される印刷回路基板（printed circuit board）として、メイン印刷回路基板（main PCB）の一側に配置される電源供給領域（power supply area）と、
前記電源供給領域から前記メイン印刷回路基板の他側方向に位置し、複数の素子（device）を含む第１の領域（first area）と、
前記第１の領域から前記メイン印刷回路基板の他側方向に位置し、複数の素子を含む第２の領域（second area）と、
前記第２の領域から前記メイン印刷回路基板の他側方向に位置し、複数の素子を含む第３の領域（third area）、及び、
前記電源供給領域から電力の供給を受け、前記メイン印刷回路基板に対して垂直に配置されるブリッジ印刷回路基板（bridge printed circuit board）を含み、
前記ブリッジ印刷回路基板は、前記第１の領域、前記第２の領域、及び前記第３の領域を横切って少なくとも１つの領域に電源（power）及び信号（signal）を伝達し、
前記第２の領域の一面にはメイン素子（main device）が配置され、
前記第１の領域及び前記第３の領域の一面にはサブ素子（sub device）が配置され、
前記メイン素子は前記サブ素子を制御し、
前記メイン素子は、少なくとも一部の信号を前記ブリッジ印刷回路基板を用いて前記サブ素子に伝達する、ＰＣＢ組立体。
【請求項2】
さらに、前記第１の領域、前記第２の領域、及び前記第３の領域のうちの少なくとも１つの領域に実装され、前記ブリッジ印刷回路基板と結合するように構成されたカードコネクタ（card connector）を含むことを特徴とする、請求項１に記載のＰＣＢ組立体。
【請求項3】
さらに、前記第１の領域、前記第２の領域、及び前記第３の領域の少なくとも一側に隣接する領域に位置する複数のフィルタ（filter）を含むことを特徴とする、請求項１に記載のＰＣＢ組立体。
【請求項4】
前記複数のフィルタは、前記ブリッジ印刷回路基板と並ぶ方向に配置されることを特徴とする、請求項３に記載のＰＣＢ組立体。
【請求項5】
前記複数のフィルタ（filter）は、前記ブリッジ印刷回路基板の両面から離間されて配置されることを特徴とする、請求項４に記載のＰＣＢ組立体。
【請求項6】
さらに、前記ブリッジ印刷回路基板の少なくとも一面に実装され、電圧が互いに異なる電源を供給する複数の電源供給バー（power supply bar）を含むことを特徴とする、請求項１に記載のＰＣＢ組立体。
【請求項7】
前記ブリッジ印刷回路基板は複数個であることを特徴とする、請求項１に記載のＰＣＢ組立体。
【請求項8】
前記ブリッジ印刷回路基板は、前記第１の領域、前記第２の領域、及び前記第３の領域のうちの少なくとも１つの領域にはんだ付け（soldering）されることを特徴とする、請求項１に記載のＰＣＢ組立体。
【請求項9】
さらに、前記メイン印刷回路基板又は前記カードコネクタに着脱自在になるように構成され、前記ブリッジ印刷回路基板を覆って前記ブリッジ印刷回路基板の離脱を防止するブリッジカバー（bridge cover）を含むことを特徴とする、請求項２に記載のＰＣＢ組立体。
【請求項10】
前記メイン印刷回路基板は、さらに、前記第３の領域から前記メイン印刷回路基板の他側方向に位置し、複数の素子を含む少なくとも１つ以上のその他の領域（other area）を含み、
前記ブリッジ印刷回路基板は、前記第１の領域、前記第２の領域、前記第３の領域、及び前記その他の領域を横切って少なくとも１つの領域に電源及び信号を伝達することを特徴とする、請求項１に記載のＰＣＢ組立体。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、ＰＣＢ組立体に関する。より詳しくは、多様な電気的信号を迂回させることができるＰＣＢ組立体に関する。
【背景技術】
【0002】
この部分に記載された内容は、単に本開示の背景情報を提供するだけであり、従来技術を構成するものではない。
【0003】
ＰＣＢ（Printed Circuit Board）には多数の電気電子素子（electronic component）が配置され、各素子毎に電気的信号を送受信することになる。ただし、送受信される電気的信号の量が多くなったり、信号を高速で処理しなければならなかったりする場合には、信号処理（signal processing）速度が遅くなる現象が発生するようになり、これはＰＣＢの性能低下を引き起こす。
【0004】
信号処理速度の低下を解消するために、ＰＣＢの層（layer）数を増やすことによって素子の受容容量を拡大するなどの方法が用いられている。しかしながら、素子が処理する電気信号の量が多い場合、又は高速信号を処理する場合においては、ＰＣＢの層数は多層、例えば２０層以上でなければならない。したがって、このようなＰＣＢ製作のために多様な技術的難点を解決しなければならず、それに伴いかなりの費用がかかるという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【0005】
したがって、本開示はこれらの問題を解決するためのものであり、ＰＣＢ層数の増加なしに信号処理速度の低下の問題を解決するために電気信号を迂回させることを可能にするＰＣＢ組立体を提供することに主な目的がある。
【課題を解決するための手段】
【0006】
この目的を達成するための本開示の一実施例によると、複数の素子（device）が実装（mount）される印刷回路基板（printed circuit board）として、メイン印刷回路基板（main PCB）の一側に配置される電源供給領域（power supply area）と、前記電源供給領域から前記メイン印刷回路基板の他側方向に位置し、複数の素子（device）を含む第１の領域（first area）と、前記第１の領域から前記メイン印刷回路基板の他側方向に位置し、複数の素子を含む第２の領域（second area）と、前記第２の領域から前記メイン印刷回路基板の他側方向に位置し、複数の素子を含む第３の領域（third area）、及び、前記電源供給領域から電源を供給され、前記メイン印刷回路基板に対して垂直に配置されるブリッジ印刷回路基板（bridge printed circuit board）を含み、前記ブリッジ印刷回路基板は、前記第１の領域、前記第２の領域、及び前記第３の領域を横切って少なくとも１つの領域に電源（power）及び信号（signal）を伝達することを特徴とするＰＣＢ組立体を提供する。
【発明の効果】
【0007】
以上に説明したように、本実施例によると、多様な電気的信号を迂回させることにより、ＰＣＢの層数を増加させずに、すなわち製造コストを低減しながらもボトルネック現象が発生することを防止できる効果がある。
【図面の簡単な説明】
【0008】
【図1】本開示の一実施例に係るＰＣＢ組立体の斜視図である。
【図2】本開示の一実施例に係るＰＣＢ組立体の上面図である。
【図3】本開示の一実施例に係るＰＣＢ組立体の下面図である。
【図4】本開示の一実施例に係るブリッジ印刷回路基板の一面を示す分解斜視図である。
【図5】本開示の一実施例に係るブリッジ印刷回路基板がカードコネクタに付着及び脱着された場合を示すブリッジ印刷回路基板及びカードコネクタの断面図である。
【図6】本開示の一実施例に係るブリッジ印刷回路基板がメイン印刷回路基板にはんだ付けされる場合を示すメイン印刷回路基板及びブリッジ印刷回路基板の断面図である。
【発明を実施するための形態】
【0009】
以下、本開示の一部の実施例を例示的な図面を用いて詳しく説明する。各図面の構成要素に参照符号を付加するにあたり、同一の構成要素に対しては、たとえ異なる図面上に表示されても、できるだけ同一の符号を有するようにしていることに留意しなければならない。なお、本開示を説明するにあたり、関連する公知の構成又は機能に関する具体的な説明が本開示の要旨を曖昧にすると判断される場合には、その詳しい説明は省く。
【0010】
本開示に係る実施例の構成要素を説明するにあたり、第１、第２、ｉ）、ｉｉ）、ａ）、ｂ）などの符号を用いる場合がある。このような符号は、その構成要素を他の構成要素と区別するためのものであり、その符号によって当該構成要素の本質又は順番や順序等が限定されない。明細書にてある部分がある構成要素を「含む」又は「備える」と言うとき、これは、明示的に逆となる記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含み得ることを意味する。 。
【0011】
図１は、本開示の一実施例に係るＰＣＢ組立体の斜視図である。
【0012】
図２は、本開示の一実施例に係るＰＣＢ組立体の上面図である。
【0013】
図３は、本開示の一実施例に係るＰＣＢ組立体の下面図である。
【0014】
図１ないし図３を参照すると、本開示の一実施例に係るＰＣＢ組立体は、メイン印刷回路基板（main printed circuit board）１００、電源供給領域（power supply area）１４０、第１の領域（first area）１１０、第２の領域（second area）１２０、第３の領域（third area）１３０、ブリッジ印刷回路基板（bridge printed circuit board）１５０、複数のフィルタ（filter）１７０、及びカードコネクタ（card connector）１６０の全部又は一部を含む。
【0015】
メイン印刷回路基板１００は、複数の素子（device）が実装（mount）される。本開示の一実施例に係るメイン印刷回路基板１００は、例えば、通信用アンテナ（antenna）システムに用いられる基板であるが、必ずしもこれに限定されない。
【0016】
電源供給領域１４０は、メイン印刷回路基板１００の一側に配置される。電源供給領域１４０は、メイン印刷回路基板１００に電源を供給する役割を果たし、メイン印刷回路基板１００に実装された素子の必要に応じて異なる電圧を供給するように構成される。本開示の一実施例に係る電源供給領域１４０は直流（ＤＣ）電源を供給する。
【0017】
第１の領域１１０は、電源供給領域１４０からメイン印刷回路基板１００の他側方向に位置する。すなわち、メイン印刷回路基板１００の一側を基準として電源供給領域１４０、第１の領域１１０の順に位置する。第１の領域１１０は複数の素子（device）３００を含む。複数の素子３００は、例えば、ＦＰＧＡ（Field-Programmable Gate Array）又はＡＳＩＣ（Application-Specific Integrated Circuit）などであってもよいが、必ずしもこれに限定されるものではない。
【0018】
第２の領域１２０は、第１の領域１１０からメイン印刷回路基板１００の他側方向に位置する。すなわち、メイン印刷回路基板１００の一側を基準として電源供給領域１４０、第１の領域１１０、第２の領域１２０の順に位置する。第２の領域１２０も複数の素子３００を含む。複数の素子３００は、例えば、ＦＰＧＡ又はＡＳＩＣなどになり得るが、必ずしもこれに限定されない。
【0019】
第３の領域１３０は、第２の領域１２０からメイン印刷回路基板１００の他側方向に位置する。すなわち、メイン印刷回路基板１００の一側を基準として電源供給領域１４０、第１の領域１１０、第２の領域１２０、第３の領域１３０の順に位置する。第３の領域１３０も複数の素子３００を含む。複数の素子３００は、例えば、ＦＰＧＡ又はＡＳＩＣなどになり得るが、必ずしもこれに限定されない。
【0020】
ブリッジ印刷回路基板１５０は、メイン印刷回路基板１００に対して垂直に配置され、電源供給領域１４０から電源の供給を受ける。ブリッジ印刷回路基板１５０は、第１の領域１１０、第２の領域１２０及び第３の領域１３０を横切り、少なくとも１つの領域に電源（power）及び高速信号（high-speed signal）を伝達することができる。
【0021】
ブリッジ印刷回路基板１５０を用いると、例えば第３の領域１３０に電源を供給しなければならない場合、第１の領域１１０及び第２の領域１２０を介さないことがあるので、メイン印刷回路基板１００に別途の電源接続線を配置させないことがある。
【0022】
メイン印刷回路基板１００に配置されるブリッジ印刷回路基板１５０の個数は１個又は複数個になり、ブリッジ印刷回路基板１５０には複数の素子を実装される。
【0023】
複数のフィルタ１７０は、第１の領域１１０、第２の領域１２０、及び第３の領域１３０の少なくとも一側に隣接する領域に位置する。複数のフィルタ１７０は、特定の周波数帯域の信号を抽出する。複数のフィルタ１７０の下端にはアンプ（amp）が位置する。
【0024】
複数のフィルタ１７０がメイン印刷回路基板１００に配置される場合、ブリッジ印刷回路基板１５０と並ぶように配置される。すなわち、ブリッジ印刷回路基板１５０にて信号が伝達される方向と並ぶように配置される。ブリッジ印刷回路基板１５０と複数のフィルタ１７０が並ぶように配置される場合、複数のフィルタ１７０は、ブリッジ印刷回路基板１５０の両面からそれぞれ離間されて配置されてもよい。
【0025】
カードコネクタ１６０は、第１の領域１１０、第２の領域１２０、及び第３の領域１３０のうちの少なくとも１つの領域に実装され、ブリッジ印刷回路基板１５０と結合されるように構成される。例えば、カードコネクタ１６０は、第１の領域１１０、第２の領域１２０、及び第３の領域１３０にそれぞれ１つずつ実装されてもよい。また、カードコネクタ１６０は、ブリッジ印刷回路基板１５０が着脱自在（removable）となるように構成される。
【0026】
カードコネクタ１６０が実装される場合、第１の領域１１０、第２の領域１２０、第３の領域１３０の一面に配置される複数の素子３００と電気的につながる。また、カードコネクタ１６０にブリッジ印刷回路基板１５０が結合される場合、カードコネクタ１６０とブリッジ印刷回路基板１５０も電気的につながる。したがって、カードコネクタ１６０によってブリッジ印刷回路基板１５０は、複数の素子３００と電気的につながる。
【0027】
本開示の一実施例に係るＰＣＢ組立体は、その他の領域（other area、図示せず）をさらに含み得る。
【0028】
その他の領域はメイン印刷回路基板１００に含まれ、第３の領域１３０からメイン印刷回路基板１００の他側方向に位置し、複数の素子を含む。すなわち、その他の領域の一面には別途の素子が配置されて別途の機能を遂行する。
【0029】
メイン印刷回路基板１００がその他の領域を含む場合、ブリッジ印刷回路基板１５０は、第１の領域１１０、第２の領域１２０、第３の領域１３０、及びその他の領域を横切って少なくとも１つの領域に電源及び信号を伝達することができる。
【0030】
本開示の一実施例に係るＰＣＢ組立体は、メイン素子（main device）３１０及びサブ素子（sub device）３２０の全部又は一部を含む。
【0031】
例えば、メイン素子３１０は第２の領域１２０の一面に配置され、サブ素子３２０は第１の領域１１０及び第３の領域１３０の一面に配置される。
【0032】
メイン素子３１０はデジタル信号（digital signal）を受信して演算（operation）を遂行した後、演算結果に応じたデジタル信号をブリッジ印刷回路基板１５０を用いてサブ素子３２０に伝達する。メイン素子３１０が伝達する信号は、データ信号（data signal）、制御信号（control signal）などになる。
【0033】
サブ素子３２０は、メイン素子３１０からの信号を受信して演算を行い、複数の素子を制御することができる。例えば、サブ素子３２０は、メイン印刷回路基板１００に配置される複数のＲＦＩＣ（Radio Frequency Integrated Circuit）を制御することができる。
【0034】
メイン素子３１０及びサブ素子３２０からの信号は、ブリッジ印刷回路基板１５０を用いて伝達される。したがって、メイン印刷回路基板１００を介さずにブリッジ印刷回路基板を用いて素子間の信号伝達が可能である。例えば、メイン素子３１０及びサブ素子３２０は、メイン印刷回路基板１００に１００個以上の信号伝達ピンを用いて実装される。この場合、全ての信号をメイン印刷回路基板１００を用いて伝達すると素子の信号処理の速度が低下され得るため、少なくとも一部の信号はブリッジ印刷回路基板１５０を用いて伝達することが好ましい。
【0035】
メイン素子３１０及びサブ素子３２０は、第１の領域１１０、第２の領域１２０及び第３の領域１３０のそれぞれに１個又は複数個が配置される。
【0036】
本開示の一実施例に係るＰＣＢ組立体は、前記の構成の全部又は一部を含むことによって、メイン印刷回路基板１００を迂回して信号を複数の素子３００に伝達することができる。したがって、信号の速度低下現象を防止できる効果がある。
【0037】
図４は、本開示の一実施例に係るブリッジ印刷回路基板の一面を示す分解斜視図である。
【0038】
図４を参照すると、本開示の一実施例に係るＰＣＢ組立体は、複数の電源供給バー（power supply bar）４００を含む。図４に示す複数の電源供給バー４００は、説明のためにやや誇張して突出された形態で表示したが、必ずしもこのような形状に制限されるものではない。
【0039】
複数の電源供給バー４００は、ブリッジ印刷回路基板１５０の少なくとも一面に実装される。すなわち、複数の電源供給バー４００は、ブリッジ印刷回路基板１５０の両面に実装されてもよいし、実装される個数も必要に応じて変更可能である。
【0040】
複数の電源供給バー４００は、電源供給領域１４０からの電源を第１の領域１１０、第２の領域１２０及び第３の領域１３０に分配してもよい。また、それぞれの電源供給バー４００はそれぞれ異なる電圧の供給を受けられ、各領域の必要に応じて互いに異なる電圧を分配してもよい。
【0041】
このように、ブリッジ印刷回路基板１５０が複数の電源供給バー４００を含むことにより、メイン印刷回路基板１００の電源供給ラインを簡素化させることができる。
【0042】
図５は、本開示の一実施例に係るブリッジ印刷回路基板がカードコネクタに付着及び脱着された場合を示すブリッジ印刷回路基板及びカードコネクタの断面図である。
【0043】
図６は、本開示の一実施例に係るブリッジ印刷回路基板がメイン印刷回路基板にはんだ付けされる場合を示すメイン印刷回路基板及びブリッジ印刷回路基板の断面図である。
【0044】
【0045】
ブリッジ印刷回路基板１５０がカードコネクタ１６０につながる場合、ブリッジ印刷回路基板１５０はカードコネクタ１６０に着脱自在につながる。１つのカードコネクタ１６０には、ブリッジ印刷回路基板１５０がつながる部位が複数個で構成されてもよく、この場合、ブリッジ印刷回路基板１５０も複数個の接続部位に挿入されるように構成される。
【0046】
ブリッジ印刷回路基板１５０がメイン印刷回路基板１００に直接はんだ付けされる場合、メイン印刷回路基板１００の一面にはブリッジ印刷回路基板１５０を結合される溝（groove）が形成される。ブリッジ印刷回路基板１５０は、メイン印刷回路基板１００の溝にはんだ付けされることで、複数の素子３００と電気的につながる。
【0047】
本開示の一実施例に係るＰＣＢ組立体は、ブリッジ印刷回路基板１５０がメイン印刷回路基板１００又はカードコネクタ１６０から離脱されるのを防ぐためにブリッジカバー（bridge cover、図示せず）をさらに含む。
【0048】
ブリッジカバーは、メイン印刷回路基板１００又はカードコネクタ１６０に着脱自在に構成され、ブリッジ印刷回路基板１５０を覆いながらブリッジ印刷回路基板１５０の離脱を防止することができる。例えば、ブリッジカバーは「Ｕ」字状になされるが、必ずしもこれに限定されない。
【0049】
以上説明したように、本開示の一実施例に係るＰＣＢ組立体は、電源、データ信号、制御信号などのような多様な電気的信号をメイン印刷回路基板１００を介さないように迂回させることによって、ＰＣＢの層数を増加させずにも、信号処理速度が低下されることを防止できる効果がある。
【0050】
以上の説明は、本実施例の技術思想を例示的に説明したものに過ぎず、本実施例が属する技術分野で通常の知識を有する者であれば、本実施例の本質的な特性から逸脱しない範囲で多様な修正及び変形が可能であろう。したがって、本実施例は、本実施例の技術思想を限定するものではなく説明するためのものであり、このような実施例によって本実施例の技術思想の範囲が限定されるものではない。本実施例の保護範囲は、特許請求の範囲によって解釈されるべきであり、それと同等の範囲内にあるすべての技術思想は、本実施例の権利範囲に含まれるものと解釈されるべきである。
【符号の説明】
【0051】
１００：メイン印刷回路基板、１１０：第１の領域、１２０：第２の領域、１３０：第３の領域、１４０：電源供給領域、１５０：ブリッジ印刷回路基板、１６０：カードコネクタ、１７０：フィルタ、３００：素子、３１０：メイン素子、３２０：サブ素子、４００：電源供給バー
【0052】
[CROSS-REFERENCE TO RELATED APPLICATION]
本特許出願は、本明細書にその全体が参考として含まれる、２０２０年０５月２６日付にて韓国に出願した特許出願番号第１０-２０２０-００６３０７４号に対して優先権を主張する。
本特許出願は、本明細書にその全体が参考として含まれる、２０２０年０５月２６日付にて韓国に出願した特許出願番号第１０-２０２０-００６３０７４号に対して優先権を主張する。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】