特許 7528315 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-26

(45)【発行日】2024-08-05

(54)【発明の名称】表示装置

(51)【国際特許分類】

   G09G 3/20 20060101AFI20240729BHJP

   G09G 3/3233 20160101ALI20240729BHJP

   G09G 3/3266 20160101ALI20240729BHJP

   G09F 9/30 20060101ALI20240729BHJP

   G09F 9/00 20060101ALI20240729BHJP

【ＦＩ】

G09G3/20 621M

G09G3/20 680G

G09G3/20 641E

G09G3/20 612R

G09G3/20 612E

G09G3/20 622D

G09G3/20 612K

G09G3/20 621A

G09G3/20 622C

G09G3/20 670L

G09G3/20 670M

G09G3/20 670E

G09G3/20 611G

G09G3/20 611A

G09G3/3233

G09G3/3266

G09G3/20 622G

G09F9/30 330

G09F9/00 346

【請求項の数】 15

(21)【出願番号】P 2023101774

(22)【出願日】2023-06-21

(62)【分割の表示】P 2021205578の分割

【原出願日】2021-12-17

(65)【公開番号】P2023123634

(43)【公開日】2023-09-05

【審査請求日】2023-06-29

(31)【優先権主張番号】10-2020-0183514

(32)【優先日】2020-12-24

(33)【優先権主張国・地域又は機関】KR

(73)【特許権者】

【識別番号】501426046

【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】キム， ドンヒョン

(72)【発明者】

【氏名】キム， ドンジュン

【審査官】塚本 丈二

(56)【参考文献】

【文献】米国特許出願公開第２０１９／００５８０２９（ＵＳ，Ａ１）

【文献】特開２０２０－０２１０７２（ＪＰ，Ａ）

【文献】国際公開第２０１３／０９８８９９（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／２０－３／３８

Ｇ０９Ｆ ９／３０

Ｇ０９Ｆ ９／００

Ｇ１１Ｃ １９／２８

(57)【特許請求の範囲】

【請求項1】

基板と、
前記基板の面上に配置されたドライバＩＣと、
前記基板の面上に配置されたゲート駆動部と
を備える表示装置であって、
前記ゲート駆動部は、
ノードＱおよびキャパシタＣＱに電気的に連結されたゲート電極を含むトランジスタＴ１であって、ゲートロー電圧ＶＧＬの入力端と出力ノードとの間に電気的に連結されたトランジスタＴ１と、
ノードＱＢおよびキャパシタＣＢに電気的に連結されたゲート電極を含むトランジスタＴ２であって、ゲートハイ電圧ＶＧＨの入力端と前記出力ノードとの間に電気的に連結されたトランジスタＴ２と、
クロック信号の入力端に電気的に連結されたゲート電極を含むトランジスタＴ３であって、スタート信号の入力端とノードＱ２との間に電気的に連結されたトランジスタＴ３と、
前記スタート信号の入力端に電気的に連結されたゲート電極を含むトランジスタＴ４であって、前記ゲートハイ電圧ＶＧＨの前記入力端と前記クロック信号の前記入力端との間に電気的に連結されたトランジスタＴ４と、
ノードＱ１に電気的に連結されたゲート電極を含むトランジスタＴ５であって、前記クロック信号の前記入力端と前記トランジスタＴ２との間に電気的に連結されたトランジスタＴ５と、
前記ノードＱ２に電気的に連結されたゲート電極を含むトランジスタＴ６であって、前記ゲートハイ電圧ＶＧＨの前記入力端と前記トランジスタＴ２との間に電気的に連結されたトランジスタＴ６と、
前記ゲートロー電圧ＶＧＬの入力端に電気的に連結されたゲート電極を含むトランジスタＴＡであって、前記トランジスタＴ３と前記トランジスタＴ１との間に電気的に連結されたトランジスタＴＡと
を含み、
前記クロック信号が前記トランジスタＴ２の前記ゲート電極に印加され、
前記スタート信号が前記トランジスタＴ１の前記ゲート電極に印加される、表示装置。

【請求項2】

前記ゲート駆動部が、
前記トランジスタＴ３を含むＱ２制御部であって、前記クロック信号に応答して前記ノードＱ２を活性化させるＱ２制御部と、
前記クロック信号に応答して前記ノードＱＢを前記ノードＱ２と反対に活性化させるＱＢ制御部であって、前記トランジスタＴ５、前記トランジスタＴ４、前記トランジスタＴ６および前記キャパシタＣＢを含むＱＢ制御部と、
プルダウン素子として働く前記トランジスタＴ１、プルアップ素子として働く前記トランジスタＴ２、および前記キャパシタＣＱを含む、出力ユニットと、
前記トランジスタＴＡを含む安定化ユニットであって、前記ノードＱがブートストラッピングされるときに、前記ノードＱ２と前記ノードＱとの間の電気的連結を遮断する、安定化ユニットと
を含む、請求項１に記載の表示装置。

【請求項3】

前記トランジスタＴ３の第１電極が、前記スタート信号の前記入力端に連結され、
前記トランジスタＴ３の第２電極が、前記トランジスタＴＡの第１電極に連結され、
前記トランジスタＴＡの第２電極が、前記トランジスタＴ１の前記ゲート電極に連結されている、請求項１に記載の表示装置。

【請求項4】

前記ドライバＩＣの左側および右側に配置される低電位電源配線と、
前記ドライバＩＣの左側、右側および下側に配置される高電位電源配線と
をさらに備え、
前記低電位電源配線及び前記高電位電源配線は、連結インターフェースと接続される、請求項１に記載の表示装置。

【請求項5】

前記ドライバＩＣの前記左側および前記右側のそれぞれにおいて、前記低電位電源配線よりも前記高電位電源配線の方が、前記ドライバＩＣの近くに配置されている、請求項４に記載の表示装置。

【請求項6】

前記ゲート駆動部は、酸化物トランジスタを含む、請求項１に記載の表示装置。

【請求項7】

前記基板上の酸化物トランジスタを含むピクセル回路をさらに備える、請求項１に記載の表示装置。

【請求項8】

前記ゲート駆動部は、６０Ｈｚ未満の走査率で駆動される、請求項１に記載の表示装置。

【請求項9】

前記基板上の表示領域に配置されたピクセルと、
前記基板の面上に配置されたサブフレーム制御部と
をさらに備え、
前記サブフレーム制御部は、前記ピクセルと前記ゲート駆動部との間に配置されており、
前記ドライバＩＣは、前記ゲート駆動部と連結されたゲートロー電圧パッドを含み、
前記ゲートロー電圧パッドは、前記サブフレーム制御部のソース電極と連結されている、請求項４に記載の表示装置。

【請求項10】

前記ドライバＩＣは、
前記サブフレーム制御部のゲート電極と連結されたサブフレーム制御パッドと、
前記ゲート駆動部と連結された、クロック信号パッド、スタート信号パッドおよびゲートハイ電圧パッドと
を含む、請求項９に記載の表示装置。

【請求項11】

前記ドライバＩＣは、前記ゲート駆動部と連結されたゲートハイ電圧パッドを含む、請求項９に記載の表示装置。

【請求項12】

前記サブフレーム制御部のドレイン電極は、前記ゲート駆動部の出力端に電気的に連結され、前記ゲート駆動部の前記出力端は、前記ピクセルに連結されている、請求項９に記載の表示装置。

【請求項13】

前記サブフレーム制御部は、前記ピクセルのメインフレーム期間にはターンオフ状態であり、前記ピクセルのサブフレーム期間にはターンオン状態である、請求項９に記載の表示装置。

【請求項14】

前記サブフレーム制御部がターンオン状態のとき、前記サブフレーム制御部のドレイン電極は、－９ｖの出力電圧を出力する、請求項１３に記載の表示装置。

【請求項15】

前記サブフレーム制御部のドレイン電極は、前記ゲート駆動部から前記ピクセルまで延びる配線に連結される、請求項９に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書は、ゲート駆動回路及びそれを用いた表示装置であって、より具体的には、ゲート駆動回路に連結された追加のトランジスタをさらに構成して意図しない出力電流の上昇を防止する表示装置に関する。

【背景技術】

【0002】

近年、情報化時代に入るにつれ、電気的情報信号を視覚的に表現するディスプレイ分野が急速に発展してきており、これに応えて薄型化、軽量化、低消費電力化の優れた性能を有する種々の多様な表示装置が開発されている。

【0003】

このような表示装置の具体的な例としては、液晶表示装置（ＬＣＤ）、有機発光ダイオード(ＯＬＥＤ)表示装置、量子ドット表示装置等が挙げられる。

【0004】

表示装置は、映像が表示されるピクセルアレイと、ピクセルアレイの信号ラインを駆動するパネル駆動回路を含む。パネル駆動回路は、ピクセルアレイのデータラインにデータ信号を供給するデータ駆動回路と、ピクセルアレイのゲートライン（またはスキャンライン）にデータ信号に同期されるゲートパルス（またはスキャンパルス）を順次に供給するゲート駆動回路（またはスキャン駆動回路）と、データ駆動回路とゲート駆動回路を制御するタイミングコントローラ等を含む。

【0005】

近年では、ゲート駆動回路をピクセルアレイと共に表示パネルに内蔵する技術が適用されている。表示パネルに内蔵されたゲート駆動回路は、「ＧＩＰ（Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）回路」と知られている。ＧＩＰ回路は、表示パネルのベゼル領域に形成されるシフトレジスタを含む。シフトレジスタは、従属的に接続された多数のＧＩＰ素子を含む。ＧＩＰ素子は、スタートパルスまたはキャリー信号に応答してゲート出力を発生し、そのゲート出力をシフトクロックによってシフトさせる。従って、シフトレジスタには、スタートパルス、シフトクロック、駆動電圧等が供給される。

【0006】

近年、技術がさらに発展し、低速(Ｈｚ)駆動を通した効率の向上のために、低温ポリ（ＬＴＰＳ）トランジスタと酸化物トランジスタをそれぞれ発光駆動トランジスタとスイッチングトランジスタとして活用するようになった。このような異種のトランジスタを共に配置して駆動時の電力消耗が顕著に減る長所があるが、高温環境でトランジスタの漏れ電流が発生してゲート駆動部で画素に出力される出力電圧が上昇する現象が発生した。

【0007】

このような異常出力電圧上昇は、酸化物トランジスタの低速駆動時、画面異常を招くことがある。

【0008】

上述した問題点を解決するために、近年では、ゲート駆動部が内蔵された異型表示パネルの非表示領域を縮小するための多様な方法が模索されている。

【発明の概要】

【0009】

本発明は、ゲート駆動部を内蔵した表示装置において、高温状態でストレスによりトランジスタで異常出力電圧上昇が発生することを、防止することを目的とする。

【0010】

本発明の課題は、以上において言及した課題に制限されず、言及されていないまた他の課題は、下記の記載から通常の技術者に明確に理解され得るだろう。

【0011】

本発明の１つの実施例に係る表示装置は、表示領域、表示領域を囲む非表示領域、表示領域に配置されたピクセルを備え、非表示領域は、ドライバＩＣ、ゲート駆動部、低電位電源配線、高電位電源配線、及びサブフレーム制御部を含み、サブフレーム制御部は、ピクセルとゲート駆動部との間に配置され得る。

【0012】

本発明の他の実施形態に係る表示装置は、表示領域、表示領域を囲む非表示領域、表示領域に配置されたピクセルを備え、非表示領域は、ドライバＩＣ、ゲート駆動部、低電位電源配線、高電位電源配線、及びサブフレーム制御部を含み、ゲート駆動部は、低速駆動をすることができる。

【0013】

その他の実施例の具体的な事項は、詳細な説明及び図面に含まれている。
本発明の実施例に係る表示装置は、ゲート駆動部の出力端に別途の制御部を構成し、低速駆動によるゲート出力上昇を相殺して表示領域のピクセルが正常駆動する表示装置を提供することができる。

【0014】

本発明の実施例に係る表示装置は、１Ｈｚの低速駆動のために酸化物半導体が配置されたゲート駆動部の出力上昇現象が発生した時に、サブフレーム制御部をターンオンしてゲート駆動部のゲートロー信号をゲート出力端に出力して出力上昇分を相殺できる。

【0015】

本発明の効果は、以上において言及した効果に制限されず、言及されていないまた他の効果は、下記の記載から当業者に明確に理解され得るだろう。

【0016】

以上において解決しようとする課題、課題を解決するための手段、発明の効果に記載した発明の内容が請求項の必須な特徴を特定するものではないので、請求項の権利範囲は、発明を実施するための形態の内容に記載された事項によって制限されない。

【図面の簡単な説明】

【0017】

【図1】本明細書の実施例に係る表示パネルの前面を示す図である。

【図2】図１の切断線Ｉ－Ｉ’に沿って切った表示領域の断面図である。

【図3a】ゲート駆動部の回路構成を示した回路図である。

【図3b】温度によるトランジスタの出力変化を示す電圧－電流グラフである。

【図3c】ゲート駆動部の駆動速度別のフレーム構成とその時のゲート駆動部の出力変化を示した概念図である。

【図4a】図１の表示パネルにおいて本実施例での表示領域と非表示領域の構成を示した図である。

【図4b】図４ａの実施例でのゲート駆動部の低速フレーム構成とその時のゲート駆動部の出力変化を示した概念図である。

【発明を実施するための形態】

【0018】

本発明の利点及び特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すると、明確になるだろう。しかし、本発明は、以下において開示される実施例に限定されるものではなく、互いに異なる多様な形状に具現され、単に、本実施例は、本発明の開示が完全なものとなるようにし、本発明の属する技術の分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載によってのみ定義される。

【0019】

本発明の実施例を説明するための図面に開示された形状、大きさ、比率、角度、個数等は、例示的なものであるので、本発明は、図示された事項に限定されるものではない。明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。また、本発明を説明するにあたって、関連した公知技術についての具体的な説明が本発明の要旨を不要に濁す恐れがあると判断される場合、その詳細な説明は省略する。本明細書上において言及した「含む」、「有する」、「なされる」等が使用される場合、「～だけ」が使用されない以上、他の部分が加えられ得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。

【0020】

構成要素を解釈するにあたって、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。

【0021】

位置関係についての説明である場合、例えば、「～上に」、「～上部に」、「～下部に」、「～隣に」等と二部分の位置関係が説明される場合、「すぐ」または「直接」が使用されない以上、二部分の間に一つ以上の他の部分が位置してもよい。

【0022】

時間関係についての説明である場合、例えば、「～後に」、「～に続いて」、「～次に」、「～前に」等と時間的先後関係が説明される場合、「すぐ」または「直接」が使用されない以上、連続的ではない場合も含むことができる。

【0023】

第１、第２等が多様な構成要素を述べるために使用されるが、これらの構成要素は、これらの用語により制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものである。従って、以下において言及される第１構成要素は、本発明の技術的思想内で第２構成要素であってもよい。

【0024】

本明細書の構成要素を説明するにあたって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）等の用語を使用することができる。このような用語は、その構成要素を他の構成要素と区別するだけの目的のものであり、その用語により該当構成要素の本質、順番、順序または個数等が限定されない。ある構成要素が他の構成要素に「連結」、「結合」または「接続」されると記載された場合、その構成要素は、その他の構成要素に直接的に連結または接続され得るが、各構成要素の間に他の構成要素が「介在」されるか、各構成要素が他の構成要素を通して「連結」、「結合」または「接続」されてもよいと理解されるべきである。

【0025】

本明細書において、「表示装置」は、表示パネルと表示パネルを駆動するための駆動部を含む液晶モジュール（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｍｏｄｕｌｅ；ＬＣＭ）、有機発光ダイオード（ＯＬＥＤ）モジュール、量子ドット（ＱＤ）モジュールのような狭義の表示装置を含むことができる。そして、ＬＣＭ、ＯＬＥＤモジュール、ＱＤモジュール等を含む完成品であるノートパソコン、テレビ、コンピュータモニタ、自動車用表示装置または他の形態の車両（ｖｅｈｉｃｌｅ）のための表示装置、スマートフォンまたは電子パッド等のモバイル電子装置等のようなセット電子装置（ｓｅｔ ｅｌｅｃｔｒｏｎｉｃ ｄｅｖｉｃｅ）またはセット装置（ｓｅｔ ｄｅｖｉｃｅまたはｓｅｔ ａｐｐａｒａｔｕｓ）も含むことができる。

【0026】

従って、本明細書における表示装置は、ＬＣＭ、ＯＬＥＤモジュール、ＱＤモジュール等のような狭義のディスプレイ装置そのもの、及びＬＣＭ、ＯＬＥＤモジュール、ＱＤモジュール等を含む応用製品または最終消費者装置であるセット装置まで含むことができる。

【0027】

そして、場合によっては、表示パネルと駆動部等で構成されるＬＣＭ、ＯＬＥＤモジュール、ＱＤモジュールを狭義の「表示装置」と表現し、ＬＣＭ、ＯＬＥＤモジュール、ＱＤモジュールを含む完成品としての電子装置を「セット装置」と区別して表現してもよい。例えば、狭義の表示装置は、液晶（ＬＣＤ）、有機発光（ＯＬＥＤ）または量子ドット（ＱＤ）の表示パネルと、表示パネルを駆動するための制御部であるソースＰＣＢを含み、セット装置は、ソースＰＣＢに電気的に連結されてセット装置全体を制御するセット制御部であるセットＰＣＢをさらに含む概念であってよい。

【0028】

本実施例に使用される表示パネルは、液晶表示パネル、有機電界発光または有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示パネル、量子ドット（ＱＤ：Ｑｕａｎｔｕｍ Ｄｏｔ）表示パネル及び電界発光表示パネル（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ ｄｉｓｐｌａｙ ｐａｎｅｌ）等の全ての形態の表示パネルが使用され得、本実施例の有機電界発光（ＯＬＥＤ）表示パネル用フレキシブル基板と下部のバックプレート支持構造でベゼルベンディングができる特定の表示パネルに限定されるものではない。そして、本明細書の実施例に係る表示装置に使用される表示パネルは、表示パネルの形態や大きさに限定されない。

【0029】

より具体的に、表示パネルが有機電界発光（ＯＬＥＤ）表示パネルである場合は、多数のゲートラインとデータライン、及びゲートラインとデータラインの交差領域に形成されるピクセル（Ｐｉｘｅｌ、ＰＸＬ）(図４ａ参照)を含むことができる。そして、各ピクセルに選択的に電圧を印加するための素子である薄膜トランジスタを含むアレイと、アレイ上の有機発光素子（ＯＬＥＤ）層、及び有機発光素子層を覆うようにアレイ上に配置される封止基板または封止層（Ｅｎｃａｐｓｕｌａｔｉｏｎ）等を含んで構成され得る。封止層は、外部の衝撃から薄膜トランジスタ及び有機発光素子層等を保護し、有機発光素子層に水分や酸素が浸透することを防止できる。そして、アレイ上に形成される層は、無機発光層、例えば、ナノサイズの材料層（ｎａｎｏ－ｓｉｚｅｄ ｍａｔｅｒｉａｌ ｌａｙｅｒ）または量子ドット等を含むことができる。

【0030】

本明細書において、図１は、表示装置内に統合されてもよい例示的な有機電界発光（ＯＬＥＤ）表示パネルを例示する。

【0031】

図１は、電子装置に含まれ得る例示的な表示装置を示した平面図である。
図１を参照すると、前記表示装置１００は、少なくとも一つの表示領域（ａｃｔｉｖｅ ａｒｅａ）を含み、表示領域には、画素のアレイが形成される。一つ以上の非表示領域（ｉｎａｃｔｉｖｅ ａｒｅａ）が表示領域の周囲に配置され得る。即ち、非表示領域は、表示領域の一つ以上の側面に隣接し得る。図１において、非表示領域は、四角形状の表示領域を囲んでいる。しかし、表示領域の形態及び表示領域に隣接した非表示領域の形態／配置は、図１に示された例に限定されない。表示領域及び非表示領域は、表示装置１００を搭載した電子装置のデザインに適した形態であってよい。表示領域の例示的な形態は、五角形、六角形、円形、楕円形等である。

【0032】

表示領域内の各画素は、画素回路と関連し得る。画素回路は、基板１０１上の一つ以上のスイッチングトランジスタ及び一つ以上の駆動トランジスタを含むことができる。各画素回路は、非表示領域に位置したゲート駆動部及びデータドライバのような一つ以上の駆動回路と通信するために、ゲートライン及びデータラインと電気的に連結され得る。画素は、有機発光素子を含むことができる。

【0033】

駆動回路は、図１に示されたような非表示領域において、ＴＦＴ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）に具現され得る。このような駆動回路は、ゲート駆動部（ｇａｔｅ－ｉｎ ｐａｎｅｌ）ＧＩＰと称され得る。また、データドライバＩＣのようないくつかの部品は、分離された印刷回路基板に搭載され、ＦＰＣＢ（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）、ＣＯＦ（ｃｈｉｐｏｎ－ｆｉｌｍ）、ＴＣＰ（ｔａｐｅ－ｃａｒｒｉｅｒ－ｐａｃｋａｇｅ）等のような回路フィルムを利用して非表示領域に配置された連結インターフェース（パッド／バンプ、ピン等）と結合され得る。非表示領域は、連結インターフェースと共に曲げられて、印刷回路（ＣＯＦ、ＰＣＢ等）は表示装置１００の後側に位置され得る。

【0034】

表示装置１００は、ピクセル回路、データドライバ、ゲート駆動部ＧＩＰ等に各種の電圧または電流を供給するか、またはその供給を制御する電源コントローラをさらに含むことができる。このような電源コントローラは、電源管理集積回路（ＰＭＩＣ：Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ ＩＣ）とも呼ばれる。また、表示装置１００は、図示された例のように、ピクセル回路の駆動と関連した高準位電圧ＶＤＤ(即ち、高電位電源配線)、低電位電圧ＶＳＳ(即ち、低電位電源配線)、基準電圧ＶＲＥＦを供給する電圧ラインも備えることができる。

【0035】

表示装置１００が小型化されるにつれ、電力消費に効率的な低速駆動に有利な酸化物半導体をゲート駆動部ＧＩＰに適用できる。酸化物半導体は、ゲート駆動部ＧＩＰに限定されず、表示領域のピクセル駆動のためのトランジスタとしても使用可能である。低速駆動と高速駆動は、６０Ｈｚ未満の走査率を低速駆動と呼ぶことができ、具体的に１Ｈｚ～５Ｈｚ程度が使用され得る。高速駆動は、６０Ｈｚからそれ以上、１２０Ｈｚ～２４０Ｈｚの走査率を高速駆動と呼び得る。

【0036】

一方、表示装置１００は、多様な信号を生成するか、表示領域内の有機発光素子を駆動するための、多様な付加要素をさらに含むことができる。有機発光素子を駆動するための付加要素は、インバータ回路、マルチプレクサ、静電気放電回路等であってよい。表示装置１００は、有機発光素子駆動以外の機能と関連した付加要素も含むことができる。例えば、表示装置１００は、タッチ感知機能、ユーザ認証機能（例：指紋認識）、マルチレベル圧力感知機能、触覚フィードバック（ｔａｃｔｉｌｅ ｆｅｅｄｂａｃｋ）機能等を提供する付加要素を含むことができる。

【0037】

前記言及された付加要素は、前記非表示領域および／または前記連結インターフェースと連結された外部回路に位置し得る。

【0038】

低電位電源配線ＶＳＳは、表示装置１００の外郭非表示領域Ｉ／Ａに表示領域Ａ／Ａを囲むように配置され得る。このように配置する理由は、表示領域Ａ／Ａに配置された全ての有機発光素子のカソード電極に低電位電圧を最も短い距離を有するようにして電気抵抗を最小化して供給しやすくするためである。

【0039】

図２は、図１の表示装置の表示領域Ａ／Ａのうち切断線Ｉ－Ｉ’を示した断面図である。表示装置１００において、基板１０１上に層１０２、１０３、１０４、１０５、１０６ならびに１０８を含む薄膜トランジスタ、有機発光素子１１２、１１４、１１６及び各種の機能層が位置している。

【0040】

基板１０１は、ガラスまたはプラスチック基板であってよい。プラスチック基板である場合、ポリイミド系列またはポリカーボネート系列の材料が使用されて可撓性を有することができる。特に、ポリイミドは、高温の工程に適用され得、コーティングが可能な材料であるのでプラスチック基板として多く使用される。

【0041】

バッファ層１３０は、基板１０１または下部の層から流出されるアルカリイオン等のような不純物から電極／電線を保護するための機能層である。バッファ層は、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）またはこれらの多層からなり得る。バッファ層１３０は、マルチバッファ１３１および／またはアクティブバッファ１３２を含むことができる。マルチバッファ１３１は、窒化シリコン（ＳｉＮｘ）及び酸化シリコン（ＳｉＯｘ）が交互に積層されてなされ得、基板１０１に浸透した水分および／または酸素が拡散することを遅延させることができる。アクティブバッファ１３２は、トランジスタの半導体層１０２を保護し、基板１０１から流入する多様な種類の欠陥を遮断する機能を果たす。アクティブバッファ１３２は、非晶質シリコン（ａ－Ｓｉ）等で形成され得る。

【0042】

薄膜トランジスタは、半導体層１０２、ゲート絶縁膜１０３、ゲート電極１０４、層間絶縁膜１０５、ソース及びドレイン電極１０６、１０８が順次に配置された形態であってよい。半導体層１０２は、前記バッファ層１３０上に位置する。半導体層１０２は、ポリシリコン（ｐ－Ｓｉ）で作られ得、この場合、所定の領域が不純物でドーピングされることもある。また、半導体層１０２は、アモルファスシリコン（ａ－Ｓｉ）で作られてもよく、ペンタセン等のような多様な有機半導体材料で作られてもよい。さらに、半導体層１０２は、酸化物で作られてもよい。ゲート絶縁膜１０３は、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）等のような絶縁性無機物で形成され得、その他にも絶縁性有機物等で形成されてもよい。ゲート電極１０４は、多様な導電性材料、例えば、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、金（Ａｕ）、またはこれらの合金等で形成され得る。

【0043】

層間絶縁膜１０５は、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）等のような絶縁性材料で形成され得、その他にも絶縁性有機物等で形成されてもよい。層間絶縁膜１０５とゲート絶縁膜１０３の選択的除去でソース及びドレイン領域が露出されるコンタクトホールが形成され得る。
ソース及びドレイン電極１０６、１０８は、層間絶縁膜１０５上に電極用材料で単一層または多層の形状に形成される。必要に応じて、無機絶縁材料で構成された保護層（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）がソース及びドレイン電極１０６、１０８を覆ってもよい。

【0044】

第１平坦化層１０７－１が薄膜トランジスタ上に位置し得る。第１平坦化層１０７－１は、薄膜トランジスタ等を保護し、その上部を平坦化する。第１平坦化層１０７－１は、多様な形態に構成され得、アクリル系樹脂、エポキシ樹脂、フェノール樹脂、ポリアミド系樹脂、ポリイミド系樹脂、不飽和ポリエステル系樹脂、ポリフェニレン系樹脂、ポリフェニレンスルファイド系樹脂のうち一つ以上で形成され得るが、これに制限されない。

【0045】

第１平坦化層１０７－１の上部には、電線／電極の役割を果たす多様な金属層が配置され得る。

【0046】

第２平坦化層１０７－２が第１平坦化層１０７－１の上部に位置する。平坦化層が２つであることは、表示装置１００が高解像度に進化することで各種の信号配線が増加するようになったことに起因する。そこで、全ての配線を最小間隔を確保しながら一層に配置しにくく、追加の層を作ったのである。このような追加の層（第２平坦化層）により配線配置に余裕が生じて、電線／電極配置設計がさらに容易になる。また、平坦化層１０７－１、１０７－２として誘電材料が使用されると、平坦化層１０７－１、１０７－２は、金属層の間で静電容量を形成する用途に活用することもできる。

【0047】

有機発光素子は、アノード電極１１２、有機発光層１１４、カソード電極１１６が順次に配置された形態であってよい。即ち、有機発光素子は、平坦化層１０７-１、１０７－２上に形成されたアノード電極１１２、アノード電極１１２上に位置した有機発光層１１４、及び有機発光層１１４上に位置したカソード電極１１６で構成され得る。

【0048】

アノード電極１１２は、連結電極１０８－２を通して駆動薄膜トランジスタのドレイン電極１０８と電気的に連結され得る。有機発光表示装置１００が上部発光（ｔｏｐ ｅｍｉｓｓｉｏｎ）方式である場合、このようなアノード電極１１２は、反射率の高い不透明な導電材料で作られ得る。例えば、アノード電極１１２は、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、またはこれらの合金等で形成され得る。前記連結電極１０８－２は、前記ソース及びドレイン電極１０６、１０８と同じ材料で作られ得る。

【0049】

バンク１１０は、発光領域を除く残りの領域に形成される。これによって、バンク１１０は、発光領域と対応するアノード電極１１２を露出させるバンクホールを有する。バンク１１０は、シリコン窒化膜（ＳｉＮｘ）、シリコン酸化膜（ＳｉＯｘ）のような無機絶縁材料またはＢＣＢ、アクリル系樹脂またはイミド系樹脂のような有機絶縁材料で作られ得る。

【0050】

有機発光層１１４がバンク１１０により露出されたアノード電極１１２上に位置する。有機発光層１１４は、発光層、電子注入層、電子輸送層、正孔輸送層、正孔注入層等を含むことができる。

【0051】

カソード電極１１６が有機発光層１１４上に位置する。表示装置１００が上部発光（ｔｏｐ ｅｍｉｓｓｉｏｎ）方式である場合、カソード電極１１６は、インジウムティンオキサイド（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）またはインジウムジンクオキサイド（Ｉｎｄｕｉｍ Ｚｉｎｃ Ｏｘｉｄｅ；ＩＺＯ）等のような透明な導電材料で形成されることで、有機発光層１１４で生成した光をカソード電極１１６の上部に放出させる。

【0052】

封止層１２０がカソード電極１１６上に位置する。前記封止層１２０は、発光材料と電極材料の酸化を防止するために、外部からの酸素及び水分の浸透を防ぐ。有機発光素子が水分や酸素に露出されると、発光領域が縮小される画素収縮（ｐｉｘｅｌ ｓｈｒｉｎｋａｇｅ）現象が現れるか、発光領域内に黒点（ｄａｒｋ ｓｐｏｔ）が生じ得る。封止層（ｅｎｃａｐｓｕｌａｔｉｏｎ ｌａｙｅｒ）は、ガラス、金属、酸化アルミニウム（ＡｌＯｘ）またはシリコン（Ｓｉ）系列の材料からなる無機膜で構成されるか、または有機膜と無機膜が交互に積層された構造であってもよい。無機膜は、水分や酸素の浸透を遮断する役割を果たし、有機膜は、無機膜の表面を平坦化する役割を果たす。封止層を多重の薄膜層で形成する理由は、単一層に比して水分や酸素の移動経路を長く複雑にして、有機発光素子にまで水分／酸素の浸透を難しくするためである。

【0053】

具体的に、封止層１２０は、第１無機絶縁膜１２１、有機絶縁膜１２２、第２無機絶縁膜１２３を含むことができ、第１無機絶縁膜１２１、有機絶縁膜１２２、第２無機絶縁膜１２３を順次に配置し得る。

【0054】

バリアフィルム１４０が封止層１２０上に位置して有機発光素子を含む基板１０１全体を封止する。バリアフィルム１４０は、位相差フィルムまたは光等方性フィルムであってよい。バリアフィルムが光等方性の性質を有すると、バリアフィルムに入射した光を位相遅延なしにそのまま透過させる。また、バリアフィルムの上部または下部面には、有機膜または無機膜がさらに位置し得る。バリアフィルムの上部または下部面に形成される有機膜または無機膜は、外部の水分や酸素の浸透を遮断する役割を果たす。

【0055】

接着層１４５がバリアフィルム１４０と封止層１２０との間に位置し得る。接着層１４５は、封止層１２０とバリアフィルム１４０を接着させる。接着層１４５は、熱硬化型または自然硬化型の接着剤であってよい。例えば、接着層１４５は、Ｂ－ＰＳＡ（Ｂａｒｒｉｅｒ ｐｒｅｓｓｕｒｅ ｓｅｎｓｉｔｉｖｅ ａｄｈｅｓｉｖｅ）のような材料で構成され得る。バリアフィルム１４０上には、タッチパネル（フィルム）、偏光フィルム、上面カバー等がさらに位置してもよい。

【0056】

図３ａは、表示装置に適用されたゲート駆動部の構成を示した。
図３ａを参照すると、ゲート駆動部ＧＩＰは、ノードＱ２がゲートハイ電圧ＶＧＨに非活性化され、ノードＱＢがゲートロー電圧ＶＧＬに活性化される間に、ゲートハイ電圧ＶＧＨの出力信号ＳＮ（ｎ）を出力する。次いで、ゲート駆動部ＧＩＰは、ノードＱ２がゲートロー電圧ＶＧＬに活性化され、ノードＱＢがゲートハイ電圧ＶＧＨに非活性化される間に、ゲートロー電圧ＶＧＬの出力信号ＳＮ（ｎ）を出力する。言い換えれば、ゲート駆動部ＧＩＰは、ノードＱ２が活性化されるタイミングに同期してノードＱがブートストラッピングされる時からゲートロー電圧ＶＧＬの出力信号ＳＮ（ｎ）を出力する。

【0057】

このために、ゲート駆動部ＧＩＰは、Ｑ２制御部、ＱＢ制御部、出力部及び第１安定化部を含むことができる。

【0058】

Ｑ２制御部は、トランジスタＴ３に具現され得る。トランジスタＴ３は、クロック信号ＣＬＫによってノードＱ２にゲートロー電圧ＶＧＬのスタート信号ＶＳＴを印加して前記ノードＱ２を活性化させる。トランジスタＴ３のゲート電極はクロック信号ＣＬＫの入力端に接続され、トランジスタＴ３の第１電極と第２電極はそれぞれスタート信号ＶＳＴの入力端とノードＱ２に接続される。

【0059】

ＱＢ制御部は、クロック信号ＣＬＫ、スタート信号ＶＳＴ、及びノードＱ２の電位によってノードＱＢをノードＱ２と反対に活性化させる。ＱＢ制御部は、キャパシタＣ＿ＯＮ、トランジスタＴ５、トランジスタＴ４、トランジスタＴ６、及びキャパシタＣＢに具現され得る。

【0060】

キャパシタＣ＿ＯＮは、クロック信号ＣＬＫの入力端とノードＱ１との間に接続される。トランジスタＴ５は、ノードＱ１の電位によってクロック信号ＣＬＫをノードＱＢに供給する。トランジスタＴ５のゲート電極はノードＱ１に接続され、トランジスタＴ５の第１電極と第２電極はそれぞれクロック信号ＣＬＫの入力端とノードＱＢに接続される。トランジスタＴ４は、スタート信号ＶＳＴによってノードＱ１にゲートハイ電圧ＶＧＨを供給する。トランジスタＴ４のゲート電極はスタート信号ＶＳＴの入力端に接続され、トランジスタＴ４の第１電極と第２電極はそれぞれノードＱ１とゲートハイ電圧ＶＧＨの入力端に接続される。このような構成により、ノードＱ１の電位は、スタート信号ＶＳＴがゲートハイ電圧ＶＧＨに維持される間に、クロック信号ＣＬＫに同期されて変わる。また、ノードＱ１の電位は、スタート信号ＶＳＴがゲートロー電圧ＶＧＬに維持される間に、ゲートハイ電圧ＶＧＨとなる。

【0061】

トランジスタＴ６は、ノードＱ２の電位によってノードＱＢにゲートハイ電圧ＶＧＨを供給する。トランジスタＴ６のゲート電極はノードＱ２に接続され、トランジスタＴ６の第１電極と第２電極はそれぞれノードＱＢとゲートハイ電圧ＶＧＨの入力端に接続される。キャパシタＣＢは、ノードＱＢとゲートハイ電圧ＶＧＨとの間に連結されてノードＱＢの電位を安定化させる。
出力部は、プルダウン素子であるトランジスタＴ１、プルアップ素子であるトランジスタＴ２、及びキャパシタＣＱを含む。

【0062】

トランジスタＴ１は、ノードＱ２が活性化されるタイミングに同期してノードＱがブートストラッピングされる時からゲートロー電圧ＶＧＬの出力信号ＳＮ（ｎ）を出力ノードに供給する。トランジスタＴ１のゲート電極はノードＱに接続され、トランジスタＴ１の第１電極と第２電極はそれぞれゲートロー電圧ＶＧＬの入力端と出力ノードに接続される。キャパシタＣＱは、ノードＱと出力ノードとの間に接続される。キャパシタＣＱは、出力信号ＳＮ（ｎ）がゲートハイ電圧ＶＧＨからゲートロー電圧ＶＧＬに変わるとき、出力ノードの電位変化をノードＱの電位に反映してノードＱをブートストラッピングさせる役割を果たす。トランジスタＴ２は、ノードＱ２に先立ちノードＱＢが活性化される間、ゲートハイ電圧ＶＧＨの出力信号ＳＮ（ｎ）を出力ノードに供給する。トランジスタＴ２のゲート電極はノードＱＢに接続され、トランジスタＴ２の第１電極と第２電極はそれぞれ出力ノードとゲートハイ電圧ＶＧＨの入力端に接続される。

【0063】

第１安定化部は、トランジスタＴＡに具現され得る。トランジスタＴＡのゲート電極はゲートロー電圧ＶＧＬの入力端に接続され、トランジスタＴＡの第１電極と第２電極はそれぞれノードＱ２とノードＱに接続される。トランジスタＴＡの第１及び第２電極間のチャネル電流は、ノードＱがブートストラッピングされる時にゼロとなる。言い換えれば、トランジスタＴＡは、ノードＱがブートストラッピングされる時にターンオフされることで、ノードＱ２とノードＱ間の電気的連結を遮断する。一方、ノードＱがブートストラッピングされない間は、トランジスタＴＡはターンオン状態を維持する。

【0064】

トランジスタＴＡは、ターンオン状態を維持して、ノードＱがブートストラッピングされる時にのみターンオフされてノードＱ２とノードＱとの間の電流流れを遮断する。従って、ノードＱがブートストラッピングされるとき、ノードＱ２の電位はノードＱの電位とは異なる電位となる。ブートストラッピングの瞬間にノードＱの電位が変わってもノードＱ２の電位は変わらないため、ノードＱ２に連結されたトランジスタＴ３、Ｔ６には、ブートストラッピングの瞬間に過負荷がかからないようになる。仮に、トランジスタＴＡがなければ、トランジスタＴ３のドレイン－ソース間電圧、及びトランジスタＴ６のゲート－ソース間電圧Ｖｇｓは、ブートストラッピングによって閾値以上に増加し得、このような過負荷現象が持続されると、素子破壊現象、いわゆるブレークダウン現象が生じ得る。トランジスタＴＡは、ノードＱのブートストラッピングの瞬間にノードＱ２に連結されたトランジスタＴ３、Ｔ６がブレークダウンされないようにする。

【0065】

図３ａのトランジスタＴ２の場合、出力ノードの電位がゲートロー電圧ＶＧＬを維持するとき、ドレイン－ソース電圧ＶＧＨ－ＶＧＬが大きく、このような状態が長時間持続されると劣化しやすい。劣化によってトランジスタＴ２に漏れ電流Ｉ ｌｅａｋが流れると、正常な出力信号ＳＮ（ｎ）が出力され得ない。

【0066】

図３ｂは、図３ａと関連の常温と高温でトランジスタの出力変化を示したグラフである。図３ｂを参照すると、トランジスタの温度による電圧と出力電流Ｉｏｕｔを確認できる。グラフのｘ軸はゲート－ソース電圧Ｖｇｓであり、約－２ｖ以下では常温と高温の出力電流値に差がないが、約－１ｖから＋に逆転されるにつれ、出力電流値に差が発生し得る。図３ｂを参照すると、ゲート－ソース電圧Ｖｇｓが０ｖである状況で常温のトランジスタと高温のトランジスタとの間に出力電流値の差が発生し、高温で出力される電流の方が大きいことが分かる。表示装置１００が高温にある場合、ゲート駆動部の漏れ電流がさらに大きくなり得る。

【0067】

図３ｃは、高速駆動と低速駆動時のフレーム図と低速駆動時のゲート駆動部の出力を示した。

【0068】

表示装置１００は、高速駆動と低速駆動を混用して適用でき、低速駆動を通して消費電力低減の効果を奏することができる。これに対して、図３ｃを参照すると、１２０Ｈｚの高速駆動時、約８．３ｍｓでメインフレームをリフレッシュさせて正常動作をすることができる。そのとき、ゲート駆動部ＧＩＰの出力電圧は、約－９ｖの水準であってよい。これに対して、１Ｈｚで低速駆動時、１秒に１回リフレッシュさせなければならないので、メインフレームが出力される約８．３ｍｓ以後のサブフレーム区間はメインフレームの出力値を維持（ｈｏｌｄｉｎｇ）しなければならないが、維持時間（ｈｏｌｄｉｎｇ ｔｉｍｅ）が増加するほどゲート駆動部ＧＩＰの出力値が上昇する現象が発生し得る。ゲート駆動部ＧＩＰは、サブフレーム区間で約－７ｖ乃至それ以上の電圧に上昇して出力され得る。

【0069】

このような現象は、図３ａ乃至図３ｃをまとめて、図３ａのゲート駆動部の構成図においてトランジスタＴ３からトランジスタＴ１とＱノードに達する通路を通した漏れ電流でＱ２ノードの電位が上昇し、トランジスタＴ１の出力が減少すると、トランジスタＴ２を通して漏れ電流が出力される現象が高温で容易に発生し得る。

【0070】

図４ａは、図１の表示装置の本発明の実施例と関連した特徴を示した図である。図４ａを参照すると、基板１０１の上側にドライバＩＣ２００が配置され得、ドライバＩＣの左右側面に低電位電源ＶＳＳ用パッドと高電位電源ＶＤＤ用パッドが配置され得る。ドライバＩＣ２００の領域にゲート駆動部ＧＩＰを制御する信号のパッドが配置され得る。具体的に、クロック信号ＣＬＫ、スタート信号ＶＳＴ、ゲートハイ電圧ＶＧＨ、及びゲートロー電圧ＶＧＬのためのパッドが配置され得る。クロック信号ＣＬＫ、スタート信号ＶＳＴ、ゲートハイ電圧ＶＧＨ、及びゲートロー電圧ＶＧＬのためのパッドで延びた配線がゲート駆動部ＧＩＰに連結され、表示領域Ａ／Ａの画素回路に必要な発光信号とスキャン信号等をゲート駆動部ＧＩＰで生成できる。

【0071】

図４ａを参照すると、本明細書の実施例において、サブフレーム制御部３００のためのサブフレーム制御パッドＳＦＣが、ドライバＩＣ２００領域にさらに配置され得る。サブフレーム制御部３００は、ゲート駆動部ＧＩＰと表示領域Ａ／ＡのピクセルＰＸＬとの間に配置され得る。サブフレーム制御部３００は、ゲート電極がサブフレーム制御パッドＳＦＣに連結され、ソース電極はゲートロー電圧ＶＧＬと連結され得る。サブフレーム制御部３００のドレイン電極は、ゲート駆動部ＧＩＰで出力されて表示領域Ａ／ＡのピクセルＰＸＬに向かう配線と連結され得る。例えば、サブフレーム制御部３００のドレイン電極とゲート駆動部ＧＩＰの出力端が電気的に連結され、ゲート駆動部ＧＩＰの出力端は、ピクセルＰＸＬに連結される。サブフレーム制御部３００のためにドライバＩＣ２００で信号を追加してメインフレームが終了し、サブフレームが始まる時点でサブフレーム制御パッドＳＦＣに信号を出力してサブフレーム制御部３００をターンオン（ｔｕｒｎ－ｏｎ）させることができる。サブフレーム制御部３００がターンオンされると、ゲートロー電圧ＶＧＬの電圧がゲート駆動部ＧＩＰの出力信号に印加され得る。ゲートロー電圧ＶＧＬの場合、約－９ｖの電圧が常時印加されている。ターンオンされたサブフレーム制御部３００を通してゲートロー電圧ＶＧＬがゲート駆動部ＧＩＰの出力信号に印加されると、ゲート駆動部ＧＩＰのサブフレーム区間の出力上昇を相殺できる。

【0072】

図４ｂは、図４ａの実施例におけるゲート駆動部ＧＩＰの出力値を示したグラフである。

【0073】

図４ｂを参照すると、１Ｈｚの低速駆動で、メインフレーム区間である８．３ｍｓ以後、ゲート駆動部ＧＩＰの出力を維持（ｈｏｌｄｉｎｇ）しなければならないサブフレーム区間の始まりの時点でサブフレーム制御部３００がターンオン（ｔｕｒｎ－ｏｎ）され得る。即ち、サブフレーム制御部３００は、ピクセルのメインフレーム期間にはターンオフ状態であり、ピクセルのサブフレーム期間にはターンオン状態とされ得る。サブフレーム制御部３００がターンオフ（ｔｕｒｎ－ｏｆｆ）状態からターンオンされると、ゲートロー電圧ＶＧＬの－９ｖがゲート駆動部ＧＩＰの出力端に印加されて図３ｃのゲート駆動部ＧＩＰの出力上昇を相殺させることができる。これによって、ゲート駆動部ＧＩＰの出力異常による画面異常現象を防止できる。

【0074】

本明細書の実施例に係る表示装置は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ ｄｅｖｉｃｅ：ＬＣＤ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ ｄｅｖｉｃｅ：ＦＥＤ）、有機発光ダイオード(ＯＬＥＤ)表示装置、量子ドット表示装置を含む。

【0075】

本明細書の実施例に係る表示装置は、ＬＣＭ、ＯＬＥＤモジュール等を含む完成品であるノートパソコン、テレビ、コンピュータモニタ、自動車用表示装置または他の形態の車両（ｖｅｈｉｃｌｅ）のための表示装置、スマートフォンまたは電子パッド等のモバイル電子装置等のようなセット電子装置（ｓｅｔ ｅｌｅｃｔｒｏｎｉｃ ｄｅｖｉｃｅ ａｐｐａｒａｔｕｓ）またはセット装置（ｓｅｔ ｄｅｖｉｃｅまたはｓｅｔ ａｐｐａｒａｔｕｓ）も含むことができる。

【0076】

本明細書の実施例に係る表示装置は、下記のように説明され得る。
本明細書の実施例に係る表示装置は、表示領域及び前記表示領域を囲む非表示領域、表示領域に配置されたピクセル、及び非表示領域に配置されたドライバＩＣ、ゲート駆動部、低電位電源配線、高電位電源配線、及びサブフレーム制御部を含み、サブフレーム制御部は、ピクセルとゲート駆動部との間に配置され得る。

【0077】

本明細書の実施例に係る表示装置において、ドライバＩＣは、サブフレーム制御部のゲート電極と連結されたサブフレーム制御パッドを含むことができる。

【0078】

本明細書の実施例に係る表示装置において、ドライバＩＣは、ゲート駆動部と連結されるゲートロー電圧パッドとゲートハイ電圧パッドを含むことができ、ゲートロー電圧パッドは、サブフレーム制御部のソース電極と連結され得る。

【0079】

本明細書の実施例に係る表示装置において、ゲートロー電圧は、－９ｖであってよい。

【0080】

本明細書の実施例に係る表示装置において、ゲート駆動部は、酸化物トランジスタを含むことができる。

【0081】

本明細書の実施例に係る表示装置において、サブフレーム制御部のドレイン電極とゲート駆動部の出力端が電気的に連結され、ゲート駆動部の出力端は、ピクセルに連結され得る。

【0082】

本明細書の実施例に係る表示装置において、ゲート駆動部は、１Ｈｚの低速駆動で駆動できる。

【0083】

本明細書の実施例に係る表示装置において、サブフレーム制御部は、ピクセルのメインフレーム期間にはターンオフ状態であり、ピクセルのサブフレーム期間にはターンオン状態であってよい。

【0084】

本明細書の実施例に係る表示装置において、サブフレーム制御部がターンオン状態のとき、サブフレーム制御部のドレインは、約－９ｖの出力電圧を出力できる。

【0085】

本明細書の実施例に係る表示装置は、表示領域、前記表示領域を囲む非表示領域、表示領域に配置されたピクセル、及び非表示領域に配置されたドライバＩＣ、ゲート駆動部、低電位電源配線、高電位電源配線、及びサブフレーム制御部を含み、ゲート駆動部は、低速駆動をすることができる。

【0086】

本明細書の実施例に係る表示装置において、ゲート駆動部は、酸化物半導体を含むことができる。

【0087】

本明細書の実施例に係る表示装置において、サブフレーム制御部は、前記ピクセルと前記ゲート駆動部との間に配置され得る。

【0088】

本明細書の実施例に係る表示装置において、ドライバＩＣは、サブフレーム制御部のゲート電極と連結されたサブフレーム制御パッドを含むことができる。

【0089】

上述した本出願の例に説明された特徴、構造、効果等は、本出願の少なくとも一つの例に含まれ、必ずしも一つの例にのみ限定されるものではない。さらに、本出願の少なくとも一つの例において例示された特徴、構造、効果等は、本出願の属する分野における通常の知識を有する者によって他の例に対しても組み合わせまたは変形されて実施可能である。従って、このような組み合わせと変形に関連した内容は、本出願の範囲に含まれるものと解釈されるべきである。

【0090】

以上において説明した本出願は、前述した実施例及び添付の図面に限定されるものではなく、本出願の技術的範囲を外れない範囲内で様々な置換、変形及び変更が可能であるということが本出願の属する技術の分野における通常の知識を有する者にとって明らかであるだろう。それゆえ、本出願の範囲は、後述する特許請求の範囲により示され、特許請求の範囲の意味及び範囲、そしてその均等概念から導出される全ての変更または変形された形態が本出願の範囲に含まれるものと解釈されるべきである。

【図1】

【図2】

【図3a】

【図3b】

【図3c】

【図4a】

【図4b】