特許 7528564 量子デバイス及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-29

(45)【発行日】2024-08-06

(54)【発明の名称】量子デバイス及びその製造方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240730BHJP

   H01L 23/00 20060101ALI20240730BHJP

   H10N 60/80 20230101ALI20240730BHJP

   H10N 60/00 20230101ALI20240730BHJP

【ＦＩ】

H01L23/12 Q

H01L23/00 C

H10N60/80 A

H10N60/00 S

【請求項の数】 8

(21)【出願番号】P 2020111954

(22)【出願日】2020-06-29

(65)【公開番号】P2022011068

(43)【公開日】2022-01-17

【審査請求日】2023-05-12

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３０年度、国立研究開発法人新エネルギー・産業技術総合開発機構「高効率・高速処理を可能とするＡＩチップ・次世代コンピューティングの技術開発／次世代コンピューティング技術の開発」委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(73)【特許権者】

【識別番号】000004237

【氏名又は名称】日本電気株式会社

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】難波 兼二

(72)【発明者】

【氏名】山口 彩未

(72)【発明者】

【氏名】宮田 明

(72)【発明者】

【氏名】菊池 克

(72)【発明者】

【氏名】渡辺 秀

(72)【発明者】

【氏名】西 教徳

(72)【発明者】

【氏名】佐藤 英行

【審査官】安田 雅彦

(56)【参考文献】

【文献】国際公開第２０２０／０３９８４８（ＷＯ，Ａ１）

【文献】特表２０２０－５１１７９４（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／００４４０４７（ＵＳ，Ａ１）

【文献】特開２００６－１５７２５７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／１２－２３／１５

Ｈ０１Ｌ ２３／００－２３／１０

Ｈ１０Ｎ ６０／８０－６０／８５

Ｈ１０Ｎ ６０／００

Ｈ０１Ｌ ２１／６０

(57)【特許請求の範囲】

【請求項1】

インターポーザと、
前記インターポーザに搭載された量子チップと、
前記インターポーザと前記量子チップとの間に設けられ、且つ、前記インターポーザと前記量子チップとの間の領域のうち、前記量子チップに設けられた量子回路の形成領域である量子回路領域、を囲むように設けられたシールド部と、
凹部を有する試料台と、
接着剤と、
を備え、
前記シールド部、前記量子チップ、及び、前記インターポーザは、前記量子回路領域を密閉するように設けられ、
前記インターポーザは、前記量子チップが前記試料台の前記凹部に収容されるように、且つ、当該インターポーザの主面が前記凹部の開口部を覆うように、配置され、
前記接着剤は、前記試料台の前記凹部と前記インターポーザとによって前記量子チップを囲む領域に設けられている、
量子デバイス。

【請求項2】

前記量子回路領域において前記インターポーザと前記量子チップとが電気的に接続されるように、前記インターポーザから前記量子チップに向けて突出するように形成された金属製の接続部をさらに備えた、
請求項１に記載の量子デバイス。

【請求項3】

前記シールド部及び前記接続部は、少なくとも一部が超電導材料によって構成されている、
請求項２に記載の量子デバイス。

【請求項4】

前記シールド部は、グランドに接続されている、
請求項１～３の何れか一項に記載の量子デバイス。

【請求項5】

前記シールド部は、上面視して前記量子チップの外周辺に沿って延在するように、且つ、前記インターポーザから前記量子チップに向けて突出するようにして設けられている、
請求項１～４の何れか一項に記載の量子デバイス。

【請求項6】

前記シールド部は、上面視して前記量子チップの外周辺に沿って延在するように設けられた波形状の側辺部を有する、
請求項５に記載の量子デバイス。

【請求項7】

前記シールド部は、Ｒ形状、面取り形状、又は、上面視して前記量子チップの外周辺に沿って延在するように設けられた側辺部よりも太い幅、の角部を有する、
請求項５又は６に記載の量子デバイス。

【請求項8】

インターポーザにシールド部を形成するステップと、
量子チップに設けられた量子回路の形成領域である量子回路領域が前記インターポーザと前記量子チップとの間において前記シールド部によって囲まれるように、且つ、前記シールド部、前記量子チップ、及び、前記インターポーザによって前記量子回路領域を密閉するように、前記インターポーザに前記量子チップを配置するステップと、
凹部を有する試料台の前記凹部に前記量子チップが収容されるように、且つ、前記インターポーザの主面が前記凹部の開口部を覆うように、前記インターポーザを前記試料台に配置するステップと、
前記試料台の前記凹部と前記インターポーザとによって前記量子チップを囲む領域に、接着剤を設けるステップと、
を備えた、量子デバイスの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、量子デバイス及びその製造方法に関する。

【背景技術】

【0002】

量子コンピュータ装置では、超電導材料を用いて構成された量子デバイスが搭載されている。この量子デバイスは、極低温の環境下に置かれることで、超電導現象を利用した動作を実現することができる。なお、極低温とは、例えば、ニオブ（Ｎｂ）の場合には９Ｋ程度、アルミニウム（Ａｌ）の場合には１．２Ｋ程度である。

【0003】

量子デバイスに関連する技術は、例えば特許文献１に開示されている。特許文献１に開示された電子部品（量子デバイス）では、絶縁性基板とデバイスチップとがバンプを介してフリップチップ接続されている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２００９－２９５６２５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１の構成では、デバイスチップ（量子チップ）と絶縁性基板（インターポーザ）との間に電磁波等の外来ノイズが侵入して動作領域（量子回路）に影響を及ぼし、処理上の誤差を引き起こす、という課題があった。

【0006】

本開示の目的は、上述した課題を解決する量子デバイス及びその製造方法を提供することにある。

【課題を解決するための手段】

【0007】

一実施の形態によれば、量子デバイスは、インターポーザと、前記インターポーザに搭載された量子チップと、前記インターポーザ及び前記量子チップの量子回路領域を囲むように設けられたシールド部と、を備える。

【0008】

一実施の形態によれば、量子デバイスの製造方法は、インターポーザ及び量子チップの量子回路領域を囲むようにシールド部を設けるステップと、前記インターポーザに前記シールド部を介して量子チップを配置するステップと、を備える。

【発明の効果】

【0009】

前記一実施の形態によれば、外来ノイズの量子回路への干渉を防ぐことにより、量子コヒーレンスなどの品質を向上させることが可能な量子デバイス及びその製造方法を提供することができる。

【図面の簡単な説明】

【0010】

【図1】実施の形態１に係る量子デバイスの断面模式図である。

【図2】図１に示す量子デバイスの概略平面図である。

【図3】シールド部のいくつかの変形例を示す概略平面図である。

【図4】シールド部のその他の変形例を示す概略平面図である。

【図5】シールド部のその他の変形例を示す概略平面図である。

【図6】シールド部のその他の変形例を示す概略平面図である。

【図7】シールド部のその他の変形例を示す概略平面図である。

【図8】実施の形態２に係る量子デバイスの断面模式図である。

【図9】図８に示す量子デバイスの概略平面図である。

【図10】図８に示す量子デバイスの第１の変形例の概略断面図である。

【図11】図８に示す量子デバイスの第２の変形例の概略断面図である。

【図12】構想段階の量子デバイスの概略断面図である。

【発明を実施するための形態】

【0011】

以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。

【0012】

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明する。ただし、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。例えば、量子チップ、インターポーザがそれぞれ複数構成されることも含む。

【0013】

さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。

【0014】

以下、量子コンピューティングとは、量子力学的な現象（量子ビット）を用いてデータを操作する領域のことである。量子力学的な現象とは、複数の状態の重ね合わせ（量子変数が複数の異なる状態を同時にとること）、もつれ（複数の量子変数が空間または時間に関わらず関係する状態）などとなる。量子チップには、量子ビットを生成する量子回路が設けられている。

【0015】

＜発明者らによる事前検討＞
実施の形態１に係る量子デバイス１００について説明する前に、発明者らが事前検討した内容について説明する。

【0016】

図１２は、実施の形態１に至る前の構想段階の量子デバイス５００の概略断面図である。量子デバイス５００は、量子コンピュータ装置に搭載されており、極低温の環境下に置かれることで、超電導現象を利用した動作を実現している。

【0017】

具体的には、量子デバイス５００は、量子チップ５１１と、インターポーザ５１２と、接続部５３０と、試料台５１６と、ベース基板５２８と、ボンディングワイヤ５２６と、を備える。

【0018】

試料台５１６の主面には、インターポーザ５１２及びベース基板５２８が近接配置されている。なお、試料台５１６は、冷却機能を有している。

【0019】

インターポーザ５１２は、インターポーザ基板５１２ａと、配線層５１２ｂと、金属膜５１２ｃと、を備える。インターポーザ基板５１２ａ（以下、単にインターポーザ５１２とも称す）の一方の主面（試料台５１６に接する面とは逆の面）には、配線層５１２ｂが形成され、さらにその表面には、金属膜５１２ｃが配線層５１２ｂの一部として形成されている。

【0020】

なお、配線層５１２ｂは、超電導材料及び常電導材料の何れかによって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。常電導材料とは、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、配線層５１２ｂが常電導材料のＣｕによって構成されている場合について説明する。

【0021】

また、金属膜５１２ｃは、超電導材料によって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、金属膜５１２ｃが、Ｎｂによって構成されている場合について説明する。

【0022】

量子チップ５１１は、量子チップ本体５１１ａと、配線層５１１ｂと、を備える。配線層５１１ｂは、量子チップ本体５１１ａ（以下、単に量子チップ５１１とも称す）の一方の主面に形成されている。なお、量子チップ５１１の配線層５１１ｂは、超電導材料によって構成されている。本例では、配線層５１１ｂが、Ｎｂによって構成されている場合について説明する。

【0023】

量子チップ５１１とインターポーザ５１２とは、互いの配線層５１１ｂ，５１２ｂが対向するように配置されている。

【0024】

接続部５３０は、量子チップ５１１とインターポーザ５１２との間に設けられ、量子チップ５１１の配線層５１１ｂと、インターポーザ５１２の配線層５１２ｂと、を電気的に接続している。それにより、量子チップ５１１及びインターポーザ５１２間の信号の受け渡しが可能となる。なお、量子チップ５１１及びインターポーザ５１２間では非接触の信号の受け渡しが行われる場合もある。

【0025】

具体的には、接続部５３０は、複数のピラー５３１と、金属膜５３２と、を備える。複数のピラー５３１は、インターポーザ５１２の一方の主面から突出するようにして形成されている。金属膜５３２は、複数のピラー５３１の表面に形成されている。ここで、金属膜５３２は、インターポーザ５１２の配線層５１２ｂの表面に形成された金属膜５１２ｃに連なるようにして、複数のピラー５３１の表面に形成されている。

【0026】

なお、複数のピラー５３１は、超電導材料及び常電導材料の何れかによって構成されている。本例では、複数のピラー５３１が、常電導材料のＣｕによって構成されている場合について説明する。また、金属膜５３２は、金属膜５１２ｃと同じく超電導材料によって構成されている。本例では、金属膜５３２が、Ｎｂによって構成されている場合について説明する。

【0027】

インターポーザ５１２の配線層５１２ｂ（金属膜５１２ｃを含む）と、ベース基板５２８の配線層５２７とは、ボンディングワイヤ５２６によって接続されている。それにより、量子チップ５１１の信号線（端子）は、インターポーザ５１２、及び、ボンディングワイヤ５２６を介して外部に引き出される。

【0028】

また、量子チップ５１１の熱は、インターポーザ５１２を介して、冷却機能を有する試料台５１６に放熱される。それにより、量子デバイス５００は、超電導現象を利用可能な極低温の状態に保たれる。

【0029】

ここで、図１２を参照すると、量子デバイス５００では、量子チップ５１１とインターポーザ５１２との間に電磁波等の外来ノイズが侵入して量子回路に影響を及ぼし、処理上の誤差を引き起こしてしまう。

【0030】

そこで、外来ノイズの量子回路への干渉を防ぐことにより、量子コヒーレンスなどの品質を向上させることが可能な、実施の形態１にかかる量子デバイス１００が見いだされた。

【0031】

＜実施の形態１＞
図１は、実施の形態１に係る量子デバイス１００の概略断面図である。また、図２は、量子デバイス１００の概略断面図のＸ－Ｘ’部分を切り出して平面視した概略平面図である。量子デバイス１００は、量子コンピュータ装置に搭載されており、極低温の環境下に置かれることで、超電導現象を利用した動作を実現している。

【0032】

具体的には、量子デバイス１００は、量子チップ１１１と、インターポーザ１１２と、接続部１３０と、シールド部１５０と、試料台１１６と、ベース基板１２８と、ボンディングワイヤ１２６と、を備える。

【0033】

試料台１１６の主面には、インターポーザ１１２及びベース基板１２８が近接配置されている。なお、試料台１１６は、冷却機能を有している。具体的には、試料台１１６は、熱伝導の関係から銅（Ｃｕ）、銅を含む合金、又は、アルミニウム（Ａｌ）によって構成されることが好ましい。試料台１１６がアルミニウムによって構成される場合、アルマイト処理による絶縁化が施されてもよい。

【0034】

インターポーザ１１２は、インターポーザ基板１１２ａと、配線層１１２ｂと、金属膜１１２ｃと、を備える。インターポーザ基板１１２ａ（以下、単にインターポーザ１１２とも称す）の一方の主面（試料台１１６に接する面とは逆の面）には、配線層１１２ｂが形成され、さらにその表面には、金属膜１１２ｃが配線層１１２ｂの一部として形成されている。インターポーザ１１２は、例えば、シリコン（Ｓｉ）を含んでいる。なお、インターポーザ１１２は、量子チップ１１１を実装することができるのであれば、シリコンを含むものに限らず、サファイア、化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）、ガラス、セラミック等の他の電子材料を含んでもよい。インターポーザ基板１１２ａの表面は、シリコン酸化膜（ＳｉＯ２、ＴＥＯＳ膜等）で覆われていることが好ましい。

【0035】

なお、配線層１１２ｂは、超電導材料及び常電導材料の何れかによって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。常電導材料とは、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、配線層１１２ｂが常電導材料のＣｕによって構成されている場合について説明する。

【0036】

また、金属膜１１２ｃは、超電導材料によって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、金属膜１１２ｃが、Ｎｂによって構成されている場合について説明する。

【0037】

量子チップ１１１は、量子チップ本体１１１ａと、配線層１１１ｂと、を備える。配線層１１１ｂは、量子チップ本体１１１ａ（以下、単に量子チップ１１１とも称す）の一方の主面に形成されている。量子チップ１１１は、例えば、シリコン（Ｓｉ）を含んでいる。なお、量子チップ１１１は、当該量子チップ１１１が量子ビットを構成することができるのであれば、シリコンを含むものに限らず、サファイアや化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）等の他の電子材料を含んでもよい。また、量子チップ１１１は、単結晶である方が望ましいが、多結晶やアモルファスでも構わない。さらに、量子チップ１１１の配線層１１１ｂは、超電導材料によって構成されている。本例では、配線層１１１ｂが、Ｎｂによって構成されている場合について説明する。

【0038】

量子チップ１１１とインターポーザ１１２とは、互いの配線層１１１ｂ，１１２ｂが対向するように配置されている。

【0039】

接続部１３０は、量子チップ１１１とインターポーザ１１２との間に設けられ、量子チップ１１１の配線層１１１ｂと、インターポーザ１１２の配線層１１２ｂと、を電気的に接続している。それにより、量子チップ１１１及びインターポーザ１１２間の信号の受け渡しが可能となる。なお、量子チップ１１１及びインターポーザ１１２間では非接触の信号の受け渡しが行われる場合もある。

【0040】

具体的には、接続部１３０は、複数のピラー１３１と、金属膜１３２と、を備える。複数のピラー１３１は、インターポーザ１１２の一方の主面から突出するようにして形成されている。金属膜１３２は、複数のピラー１３１の表面に形成されている。ここで、金属膜１３２は、インターポーザ１１２の配線層１１２ｂの表面に形成された金属膜１１２ｃに連なるようにして、複数のピラー１３１の表面に形成されている。

【0041】

なお、複数のピラー１３１は、超電導材料及び常電導材料の何れかによって構成されている。例えば、冷却性能を高める場合には、常電導材料によって構成されることが好ましい。本例では、複数のピラー１３１が、常電導材料のＣｕによって構成されている場合について説明する。また、金属膜１３２は、金属膜１１２ｃと同じく超電導材料によって構成されている。即ち、本例では、金属膜１３２が、Ｎｂによって構成されている場合について説明する。

【0042】

インターポーザ１１２の配線層１１２ｂ（金属膜１１２ｃを含む）と、ベース基板１２８の配線層１２７とは、ボンディングワイヤ１２６によって接続されている。それにより、量子チップ１１１の信号線（端子）は、インターポーザ１１２、及び、ボンディングワイヤ１２６を介して外部に引き出される。

【0043】

また、量子チップ１１１の熱は、インターポーザ１１２を介して、冷却機能を有する試料台１１６に放熱される。それにより、量子デバイス１００は、超電導現象を利用可能な極低温の状態に保たれる。

【0044】

シールド部１５０は、インターポーザ１１２及び量子チップ１１１の量子回路領域（接続部１３０を含む）を囲むように形成されている。また、シールド部１５０は、グランドに接続された金属材料によって構成されている。それにより、シールド部１５０は、外来ノイズの量子回路への干渉を防ぐことができる。その結果、量子回路における処理上の誤差が防止され、量子デバイス１００は品質（量子コヒーレンスなど）を向上させることができる。

【0045】

本例では、シールド部１５０が、量子チップ１１１の外周辺に沿って配置された４本の角柱形状の部材（側辺部；角部と角部を連結する連結部とも称す）によって、インターポーザ１１２及び量子チップ１１１間の量子回路領域（接続部１３０を含む）を囲むように形成されている。また、本例では、シールド部１５０が、接続部１３０と同じ金属材料によって構成されている。具体的には、シールド部１５０は、突起部１５１と、突起部１５１の表面に形成された金属膜１５２と、を有する。突起部１５１は、超電導材料及び常電導材料の何れかによって構成され、金属膜１５２は、超電導材料によって構成されている。本例では、突起部１５１が、接続部１３０のピラー１３１と同じくＣｕによって構成され、金属膜１５２が、接続部１３０の金属膜１３２と同じくＮｂによって構成されている。

【0046】

続いて、量子デバイス１００の製造方法の一部を説明する。まず、インターポーザ１１２の一方の主面に、配線層１１２ｂを形成し、その後、インターポーザ１１２の一方の主面から突出するように複数のピラー１３１を形成する。その後、配線層１１２ｂの表面に金属膜１１２ｃを形成するのに合わせて、複数のピラー１３１の表面に金属膜１３２を形成する。それにより、接続部１３０が形成される。また、このとき、接続部１３０を含む量子回路領域を囲むようにしてシールド部１５０を形成する。具体的には、まず、複数のピラー１３１を囲むようにして、突起部１５１を形成し、その後、突起部１５１の表面に、金属膜１５２を形成する。それにより、シールド部１５０が形成される。なお、金属膜１３２，１５２は、配線層１１２ｂの表面に形成される金属膜１１２ｃに連なるようにして形成される。その後、量子チップ１１１の配線層１１１ｂと接続部１３０とが接するように、インターポーザ１１２の一方の主面に量子チップ１１１を配置する。そのような工程を経て、量子デバイス１００が形成される。

【0047】

このように、本実施の形態に係る量子デバイス１００では、シールド部１５０が、インターポーザ１１２及び量子チップ１１１の量子回路領域（接続部１３０を含む）を囲むように形成されている。それにより、量子デバイス１００は、外来ノイズによる量子回路への干渉を防ぐことができる。その結果、量子回路における処理上の誤差が防止され、量子デバイス１００は品質（量子コヒーレンスなど）を向上させることができる。

【0048】

なお、本実施の形態では、インターポーザ１１２の配線層１１２ｂが常電導材料によって構成され、その表面に形成された金属膜１１２ｃが超電導材料によって構成された場合を例に説明したが、これに限られない。インターポーザ１１２の配線層１１２ｂは、Ｎｂ等の超電導材料によって構成されてもよい。この場合、配線層１１２ｂの表面に金属膜１１２ｃが形成される必要は無い。またこの場合、例えば、インターポーザ１１２の配線層１１２ｂと、接続部１３０に形成された金属膜１３２と、シールド部１５０に形成された金属膜１５２とは、連なるようにして形成（一体形成）される。

【0049】

また、シールド部１５０を構成する４本の角柱部材（側辺部）の外周辺は、図３の領域Ａの第１例Ａ＿１に示すように直線形状であっても良いし、図３の領域Ａの第２例Ａ＿２に示すように波形状であってもよい。また、シールド部１５０を構成する４本の角柱部材（側辺部）の交点に形成される４つの角部は、図３の領域Ｂの第１例Ｂ＿１に示すように、単に直角形状を有するもので良いが、以下に示すように特別な処理が施されていてもよい。例えば、各角部は、図３の領域Ｂの第２例Ｂ＿２に示すように、角部以外の部分（即ち、側辺部）よりも太い幅となるように形成されてもよいし、第３例Ｂ＿３に示すように、面取り加工されていてもよいし、第４例Ｂ＿４に示すように、Ｒ形状を有していてもよい。

【0050】

また、シールド部１５０、量子チップ１１１、及び、インターポーザ１１２によって囲まれる空間領域は、密閉されている場合、真空状態に設定されることにより、インターポーザ１１２と量子チップ１１１との間の断熱性を向上させることができる。

【0051】

但し、当該空間領域が密閉されていなくても、量子回路領域に対する外来ノイズによる影響を抑制することは可能である。例えば、図４に示すように、シールド部１５０の４つの側辺部のうち対向する２つの側辺部の中央部分に隙間が設けられてもよい。或いは、図５に示すように、シールド部１５０の４つの側辺部のそれぞれの中央部分に隙間が設けられてもよい。なお、隙間は、側辺部の中央部分以外の部分に形成されても良い。

【0052】

或いは、図６及び図７に示すように、シールド部１５０の隙間部分は、当該シールド部１５０によって囲まれる領域の外側から内側を直接視認できないように形成されても良い。具体的には、図６に示すように、各隙間部分におけるシールド部の一方の端部が、シールド部によって囲まれる領域内に入り込むように延在して形成されていても良い。或いは、図７に示すように、各隙間部分におけるシールド部の両方の端部が、シールド部によって囲まれる領域内に入り込むように形成されるとともに、隙間部分を遮蔽するようにして遮蔽部（シールド部の一部）がさらに形成されていても良い。それにより、量子回路への外来ノイズの干渉を、効果的に抑制することができる。

【0053】

＜実施の形態２＞
図８は、実施の形態２に係る量子デバイス２００の概略断面図である。また、図９は、量子デバイス２００の概略断面図のＹ－Ｙ’部分を切り出して平面視した概略平面図である。量子デバイス２００は、量子デバイス１００と異なるデバイス構造を有している。

【0054】

具体的には、量子デバイス２００は、量子チップ２１１と、インターポーザ２１２と、接続部２３０と、シールド部２５０と、試料台２１６と、プローブヘッド２１８と、プローブピン２１９と、プローブカード２２０と、固定ネジ２２１と、プラグ２２２と、を備える。

【0055】

試料台２１６は、主面（上面）の中央部に凹部を有し、量子チップ２１１が隙間を空けて凹部の内部に配置されている。なお、量子チップ２１１は当該凹部に嵌入可能に構成されてもよい。また、試料台２１６の主面には、量子チップ２１１を試料台２１６の凹部の内部に配置する際の位置決め用の孔２１６ａが設けられている。それにより、量子チップ２１１を正確に試料台２１６の凹部の内部に配置することができる。さらに、試料台２１６の主面には、プローブヘッド２１８に設けられた孔２１８ｃに対応する位置決めピン２１６ｃが設けられている。それにより、プローブヘッド２１８を正確に試料台２１６に配置することができる。なお、試料台２１６は、熱伝導の関係から銅（Ｃｕ）、銅を含む合金、又は、アルミニウム（Ａｌ）によって構成されることが好ましい。試料台２１６がアルミニウムによって構成される場合、アルマイト処理による絶縁化が施されてもよい。

【0056】

インターポーザ２１２は、インターポーザ基板２１２ａと、配線層２１２ｂと、配線層２１２ｃと、ＴＶ（Ｔｈｒｏｕｇｈ Ｖｉａ）２１２ｄと、を備える。インターポーザ基板２１２ａ（以下、単にインターポーザ２１２とも称す）の一方の主面（量子チップ２１１が設置される面）には、配線層２１２ｂが形成され、さらにその表面には、金属膜２１２ｅが配線層２１２ｂの一部として形成されている。インターポーザ基板２１２ａの他方の主面には、配線層２１２ｃが形成されている。配線層２１２ｂ，２１２ｃは、インターポーザ基板２１２ａの内部に形成されたＴＶ２１２ｄを介して電気的に接続されている。インターポーザ２１２は、例えば、シリコン（Ｓｉ）を含んでいる。なお、インターポーザ２１２は、量子チップ２１１を実装することができるのであれば、シリコンを含むものに限らず、サファイア、化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）、ガラス、セラミック等の他の電子材料を含んでもよい。インターポーザ基板２１２ａの表面は、シリコン酸化膜（ＳｉＯ２、ＴＥＯＳ膜等）で覆われていることが好ましい。また、シリコンを用いた場合、ＴＶ２１２ｄはＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｌｉｃｏｎ Ｖｉａ）を用いる。

【0057】

なお、配線層２１２ｂ，２１２ｃ及びＴＶ２１２ｄは、何れも超電導材料及び常電導材料の何れかによって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。常電導材料とは、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、配線層２１２ｂ，２１２ｃ及びＴＶ２１２ｄが何れも常電導材料のＣｕによって構成されている場合について説明する。

【0058】

また、金属膜２１２ｅは、超電導材料によって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、金属膜２１２ｅが、Ｎｂによって構成されている場合について説明する。

【0059】

量子チップ２１１は、量子チップ本体２１１ａと、配線層２１１ｂと、を備える。配線層２１１ｂは、量子チップ本体２１１ａ（以下、単に量子チップ２１１とも称す）の一方の主面に形成されている。量子チップ２１１は、例えば、シリコン（Ｓｉ）を含んでいる。なお、量子チップ２１１は、当該量子チップ２１１が量子ビットを構成することができるのであれば、シリコンを含むものに限らず、サファイアや化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）等の他の電子材料を含んでもよい。また、量子チップ２１１は、単結晶である方が望ましいが、多結晶やアモルファスでも構わない。さらに、量子チップ２１１の配線層２１１ｂは、超電導材料によって構成されている。本例では、配線層２１１ｂが、Ｎｂによって構成されている場合について説明する。

【0060】

量子チップ２１１とインターポーザ２１２とは、互いの配線層２１１ｂ，２１２ｂが対向するように配置されている。

【0061】

接続部２３０は、量子チップ２１１とインターポーザ２１２との間に設けられ、量子チップ２１１の配線層２１１ｂと、インターポーザ２１２の配線層２１２ｂと、を電気的に接続している。それにより、量子チップ２１１及びインターポーザ２１２間の信号の受け渡しが可能となる。なお、量子チップ２１１及びインターポーザ２１２間では、非接触の信号の受け渡しが行われる場合もある。

【0062】

具体的には、接続部２３０は、複数のピラー２３１と、金属膜２３２と、を備える。複数のピラー２３１は、インターポーザ２１２の一方の主面（量子チップ２１１が設置される面）から量子チップ２１１の実装領域に突出するようにして形成（配置）されている。金属膜２３２は、インターポーザ２１２の配線層２１２ｂの表面に形成された金属膜２１２ｅに連なるようにして、複数のピラー２３１の表面に形成（配置）されている。

【0063】

なお、複数のピラー２３１は、超電導材料及び常電導材料の何れかによって構成されている。例えば、冷却性能を高める場合には、常電導材料によって構成されることが好ましい。本例では、複数のピラー２３１が、常電導材料のＣｕによって構成されている場合について説明する。また、金属膜２３２は、金属膜２１２ｅと同じく超電導材料によって構成されている。即ち、本例では、金属膜２３２が、Ｎｂによって構成されている場合について説明する。

【0064】

試料台２１６上にはプローブヘッド２１８が配置され、さらにプローブヘッド２１８上にはプローブカード２２０が配置されている。ここで、プローブヘッド２１８には孔２１８ｃが具備されており、試料台２１６には孔２１８ｃに対応する位置決めピン２１６ｃが設けられている。それにより、プローブヘッド２１８を精度よく試料台２１６に配置することができる。またこれらは、固定ネジ２２１によって試料台２１６に固定されている。そのため、インターポーザ２１２の配線層２１２ｃの所望の位置に正確にプローブピン２１９を当てることができる。さらに、プローブカード２２０上には、プラグ２２２が配置されている。

【0065】

プローブヘッド２１８は底面に凹部を有し、その凹部にインターポーザ２１２が配置される。つまり、量子チップ２１１及びインターポーザ２１２は、プローブヘッド２１８の凹部及び試料台２１６の凹部によって形成された空間領域に配置される。この空間領域は、真空状態であることが好ましい。それにより、断熱性が向上するため、例えばインターポーザ２１２から量子チップ２１１への熱の伝達を防ぐことができる。

【0066】

複数のプローブピン２１９は、インターポーザ２１２とプローブカード２２０との間に設けられ、インターポーザ２１２の他方の面（量子チップ２１１が設置される面とは逆の面）に形成された配線層２１２ｃと、プローブカード２２０と、を電気的に接続している。それにより、量子チップ２１１の信号線（端子）は、インターポーザ２１２、プローブピン２１９、プローブカード２２０、及び、プラグ２２２を介して、外部に引き出される。

【0067】

また、量子チップ２１１の熱は、インターポーザ２１２を介して、冷却機能を有する試料台２１６に放熱される。それにより、量子デバイス２００は、超電導現象を利用可能な極低温の状態に保たれる。

【0068】

シールド部２５０は、インターポーザ２１２及び量子チップ２１１の量子回路領域（接続部２３０を含む）を囲むように形成されている。また、シールド部２５０は、グランドに接続された金属材料によって構成されている。それにより、シールド部２５０は、外来ノイズの量子回路への干渉を防ぐことができる。その結果、量子回路における処理上の誤差が防止され、量子デバイス２００は品質（量子コヒーレンスなど）を向上させることができる。シールド部２５０の詳細については、量子デバイス１００に設けられたシールド部１５０と基本的には同様であるため、その説明を省略する。

【0069】

続いて、量子デバイス２００の製造方法の一部を説明する。まず、インターポーザ２１２の一方の主面に、配線層２１２ｂを形成し、その後、インターポーザ１１２の一方の主面から突出するように複数のピラー２３１を形成する。その後、配線層２１２ｂの表面に金属膜２１２ｅを形成するのに合わせて、複数のピラー２３１の表面に金属膜２３２を形成する。それにより、接続部２３０が形成される。また、このとき、接続部２３０を含む量子回路領域を囲むようにしてシールド部２５０を形成する。具体的には、まず、複数のピラー２３１を囲むようにして、突起部２５１を形成し、その後、突起部２５１の表面に、金属膜２５２を形成する。それにより、シールド部２５０が形成される。なお、金属膜２３２，２５２は、配線層２１２ｂの表面に形成される金属膜２１２ｅに連なるようにして形成される。その後、量子チップ２１１の配線層２１１ｂと接続部２３０とが接するように、インターポーザ２１２の一方の主面に量子チップ２１１を配置する。そのような工程を経て、量子デバイス１００が形成される。

【0070】

このように、本実施の形態に係る量子デバイス２００では、シールド部２５０が、インターポーザ２１２及び量子チップ２１１の量子回路領域（接続部２３０を含む）を囲むように形成されている。それにより、量子デバイス２００は、外来ノイズによる量子回路への干渉を防ぐことができる。その結果、量子回路における処理上の誤差が防止され、量子デバイス２００は品質（量子コヒーレンスなど）を向上させることができる。

【0071】

なお、本実施の形態では、インターポーザ２１２の配線層２１２ｂが常電導材料によって構成され、その表面に形成された金属膜２１２ｅが超電導材料によって構成された場合を例に説明したが、これに限られない。インターポーザ２１２の配線層２１２ｂは、Ｎｂ等の超電導材料によって構成されてもよい。この場合、配線層２１２ｂの表面に金属膜２１２ｅが形成される必要は無い。またこの場合、例えば、インターポーザ１１２の配線層２１２ｂと、接続部２３０に形成された金属膜２３２と、シールド部２５０に形成された金属膜２５２とは、連なるようにして形成（一体形成）される。

【0072】

＜量子デバイス２００の第１の変形例＞
図１０は、量子デバイス２００の第１の変形例を量子デバイス２０１として示す概略断面図である。量子デバイス２０１は、量子デバイス２００の場合と比較して、プローブヘッド２１８及びプローブピン２１９の代わりにボンディングワイヤ２２６を備える。

【0073】

具体的には、図１０に示すように試料台２１６上にプローブカード２２０が直接配置されている。プローブカード２２０は、固定ネジ２２１によって試料台２１６に固定されている。プローブカード２２０上に形成された端子と、インターポーザ２１２の他方の主面（量子チップ２１１が設置される面とは逆の面）に形成された端子とは、ボンディングワイヤ２２６によって接続されている。それにより、量子チップ２１１の信号線（端子）は、インターポーザ２１２、ボンディングワイヤ２２６、プローブカード２２０、及び、プラグ２２２を介して、外部に引き出される。

【0074】

なお、試料台２１６の主面には、プローブカード２２０の底面に設けられた孔２２０ｃに対応する位置決めピン２１６ｃが設けられている。それにより、プローブカード２２０を正確に試料台２１６に配置することができる。量子デバイス２０１のその他の構成については、量子デバイス２００の場合と同様であるため、その説明を省略する。

【0075】

量子デバイス２０１は、量子デバイス２００の場合と同等程度の効果を奏することができる。

【0076】

＜量子デバイス２００の第２の変形例＞
図１１は、量子デバイス２００の第２の変形例を量子デバイス２０２として示す概略断面図である。量子デバイス２０２は、量子デバイス２０１の場合と比較して、ワニスやグリスなどの接着剤２２９をさらに備える。

【0077】

接着剤２２９は、試料台２１６の凹部、インターポーザ２１２、量子チップ２１１、及び、シールド部２５０によって囲まれた空間領域に配置されている。それにより、試料台２１６、インターポーザ２１２、及び、量子チップ２１１が固定される。また、量子チップ２１１の熱が、接着剤２２９を介して、試料台２１６に放熱されるため、放熱性はさらに向上する。

【0078】

なお、このとき、量子チップ２１１、インターポーザ２１２、及び、シールド部２５０によって囲まれた空間領域（即ち、量子回路領域を含む空間領域）は、密閉されることが好ましい。それにより、接着剤２２９が量子回路領域に侵入するのを防ぐことができる。また、この空間領域（即ち、量子回路領域を含む空間領域）は、真空状態であることが好ましい。それにより、断熱性が向上するため、例えばインターポーザ２１２から量子チップ２１１への熱の伝達を防ぐことができる。

【0079】

以上、図面を参照して、本開示の実施の形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、本開示の要旨を逸脱しない範囲内において様々な設計変更等が可能である。

【0080】

上記実施の形態１，２では、量子チップの配線層がＮｂによって構成され、シールド部や接続部の金属膜が、Ｎｂからなる単層構造を有する場合を例に説明したが、これに限られない。シールド部や接続部の金属膜は、単層又は多層構造を有し、少なくとも一層が超電導材料によって構成されていれば良い。

【0081】

具体的には、例えば、量子チップの配線層は、Ｎｂによって構成され、シールド部や接続部の金属膜は、二層構造を有し、最下位層がＮｂによって構成され、最上位層がＩｎによって構成されても良い。なお、Ｎｂ層とＩｎ層との間には、接着性を向上させるため、Ｔｉ層又はＴｉＮ層がさらに設けられても良い。これは、インターポーザの配線層の表面に形成された金属膜についても同様である。

【0082】

或いは、量子チップの配線層は、Ａｌによって構成され、シールド部や接続部が配置される部位には、Ｔｉ又はＴｉＮからなる層がさらに配置されてもよい。また、シールド部や接続部の金属膜は、三層構造を有し、最下位層から最上位層にかけて順にＡｌ、Ｔｉ（又はＴｉＮ）、Ｉｎ又はこれを含む合金によって構成されてもよい。なお、Ｉｎ又はこれを含む合金の代わりに、Ｓｎ、Ｐｂ、又は、これらの何れかを含む合金が用いられても良い。Ｔｉ層又はＴｉＮ層は、ＡｌとＩｎとの合金化を防ぐために設けられている。これは、インターポーザの配線層の表面に形成された金属膜についても同様である。

【0083】

或いは、量子チップの配線層は、Ｔａによって構成され、シールド部や接続部の金属膜は、二層構造を有し、最下位層がＴａによって構成され、最上位層がＩｎ、Ｓｎ、Ｐｂ又はこれらの何れかを含む合金によって構成されてもよい。これは、インターポーザの配線層の表面に形成された金属膜についても同様である。

【符号の説明】

【0084】

１００ 量子デバイス
１１１ 量子チップ
１１１ａ 量子チップ本体
１１１ｂ 配線層
１１２ インターポーザ
１１２ａ インターポーザ基板
１１２ｂ 配線層
１１２ｃ 金属膜
１１６ 試料台
１２６ ボンディングワイヤ
１２７ 配線層
１２８ ベース基板
１３０ 接続部
１３１ ピラー
１３２ 金属膜
１５０ シールド部
１５１ 突起部
１５２ 金属膜
２００ 量子デバイス
２０１ 量子デバイス
２０２ 量子デバイス
２１１ 量子チップ
２１１ａ 量子チップ本体
２１１ｂ 配線層
２１２ インターポーザ
２１２ａ インターポーザ基板
２１２ｂ 配線層
２１２ｃ 配線層
２１２ｄ ＴＶ
２１２ｅ 金属膜
２１６ 試料台
２１６ａ 孔
２１６ｃ 位置決めピン
２１８ プローブヘッド
２１８ｃ 孔
２１９ プローブピン
２２０ プローブカード
２２０ｃ 孔
２２１ 固定ネジ
２２２ プラグ
２２６ ボンディングワイヤ
２２９ 接着剤
２３０ 接続部
２３１ ピラー
２３２ 金属膜
２５０ シールド部
２５１ 突起部
２５２ 金属膜
５００ 量子デバイス
５１１ 量子チップ
５１１ａ 量子チップ本体
５１１ｂ 配線層
５１２ インターポーザ
５１２ａ インターポーザ基板
５１２ｂ 配線層
５１２ｃ 金属膜
５１６ 試料台
５２６ ボンディングワイヤ
５２７ 配線層
５２８ ベース基板
５３０ 接続部
５３１ ピラー
５３２ 金属膜

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】