特許 7528875 車両用電子制御装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-29

(45)【発行日】2024-08-06

(54)【発明の名称】車両用電子制御装置

(51)【国際特許分類】

   G06F 13/28 20060101AFI20240730BHJP

   G06F 13/42 20060101ALI20240730BHJP

【ＦＩ】

G06F13/28 310E

G06F13/42 350Z

【請求項の数】 5

(21)【出願番号】P 2021104184

(22)【出願日】2021-06-23

(65)【公開番号】P2023003171

(43)【公開日】2023-01-11

【審査請求日】2023-10-09

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110000578

【氏名又は名称】名古屋国際弁理士法人

(72)【発明者】

【氏名】青塚 祐一

(72)【発明者】

【氏名】松岡 英治

【審査官】豊田 真弓

(56)【参考文献】

【文献】特開２０１０－１４６２５８（ＪＰ，Ａ）

【文献】特開平８－２４２２５４（ＪＰ，Ａ）

【文献】特開平１０－２６９１８５（ＪＰ，Ａ）

【文献】特開２０００－１４８６６３（ＪＰ，Ａ）

【文献】特開２００５－１９０１９５（ＪＰ，Ａ）

【文献】特開２００５－１８２５０５（ＪＰ，Ａ）

【文献】特開平６－１４９６８６（ＪＰ，Ａ）

【文献】特開平４－１４３８５０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １３／２８

Ｇ０６Ｆ １３／４２

(57)【特許請求の範囲】

【請求項1】

ＣＰＵ（１２）と、ＤＭＡコントローラ（２０）と、ＲＡＭ（１６）と、タイマ（１８）と、データ入力部（２２）と、を備え、
前記ＣＰＵは、前記データ入力部に入力されたデータの転送を開始する開始タイミングを前記タイマにセットして、前記タイマから前記開始タイミングで第１割り込み信号を出力させ、前記タイマから出力される前記第１割り込み信号を受けると、前記データの転送を終了する終了タイミングを前記タイマにセットする割り込み処理を実施して、前記タイマから前記終了タイミングで第２割り込み信号を出力させる、ように構成され、
前記ＤＭＡコントローラは、前記タイマに同期した第１の出力に同期して、前記データ入力部から前記ＲＡＭへの前記データの転送を開始し、前記タイマに同期した第２の出力に同期して、前記データの転送を終了する、ように構成されている、車両用電子制御装置。

【請求項2】

ＣＰＵ（１２）と、ＤＭＡコントローラ（２０）と、ＲＡＭ（１６）と、タイマ（１８）と、データ入力部（２２）と、を備え、
前記ＣＰＵは、前記データ入力部に入力されたデータの転送を開始する開始タイミングを前記タイマにセットして、前記タイマから前記開始タイミングで割り込み信号を出力させるよう構成され、
前記ＤＭＡコントローラは、前記タイマに同期した出力に同期して、前記データ入力部から前記ＲＡＭへの前記データの転送を開始するよう構成され、
更に、前記ＣＰＵは、前記タイマから出力される前記割り込み信号を受けると、周期処理にて、前記データ入力部から前記ＲＡＭに転送された前記データの数が予め設定された設定数に達したか否かを判断し、前記データの数が前記設定数に達すると、前記ＤＭＡコントローラによる前記データの転送を終了させる、ように構成されている、車両用電子制御装置。

【請求項3】

請求項１又は請求項２に記載の車両用電子制御装置であって、
前記タイマは、制御対象の回転に同期してカウントするカウンタである、車両用電子制御装置。

【請求項4】

請求項１～請求項３の何れか１項に記載の車両用電子制御装置であって、
前記データ入力部は、所定周期で入力信号をデジタルデータに変換するＡ／Ｄ変換器（３０）を備え、前記ＤＭＡコントローラは、該Ａ／Ｄ変換器によるＡ／Ｄ変換結果であるデータを記憶するレジスタ（３２）から、該データを前記ＲＡＭに転送するよう構成されている、車両用電子制御装置。

【請求項5】

請求項４に記載の車両用電子制御装置であって、
前記ＣＰＵは、前記データの転送期間の間、前記ＲＡＭに転送された前記データのうち、前記Ａ／Ｄ変換器によるＡ／Ｄ変換の遅れ時間が経過する間に転送された前記データを破棄し、前記データ転送期間を、前記遅れ時間分延長する、ように構成されている、車両用電子制御装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、車両に搭載された機器を制御する車両用電子制御装置に関する。

【背景技術】

【0002】

特許文献１には、ＣＰＵ、ＲＡＭ、ＤＭＡコントローラ、等を備え、ＤＭＡコントローラが、パルス信号のパルス幅を計測するタイマから起動信号を受けると、タイマによる計測結果をＲＡＭに転送するよう構成された電子装置が開示されている。

【0003】

この電子装置において、ＤＭＡコントローラは、起動信号が所定回数入力されると、パルス幅の計測結果を転送した後、ＣＰＵに割り込み信号を出力する。すると、ＣＰＵは、その割り込み信号にて、ＤＭＡコントローラからの転送データをバッファに退避させ、ＲＡＭの異常診断を実施する。

【先行技術文献】

【特許文献】

【0004】

【文献】特許第５９２４１９５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、上記電子装置において、特定期間内の複数の起動信号に対応したデータをＤＭＡコントローラから転送させたい場合、ＤＭＡコントローラ若しくはタイマから、特定期間の開始及び終了タイミングでＣＰＵに割り込み信号を入力するようにするとよい。つまり、ＣＰＵは、割り込み信号により割り込み処理を実行することができるので、この割り込み処理により、開始タイミングでＤＭＡコントローラからデータ転送を開始させ、終了タイミングでそのデータ転送を停止させるようにするのである。

【0006】

しかし、ＣＰＵにて実行される処理は、優先度の高い他の割り込み処理により遅れることがあるので、ＤＭＡコントローラを上記のように動作させると、ＤＭＡコントローラからデータ転送される期間が、所望のデータ転送期間からずれる場合がある。その結果、転送すべきデータの一部が欠けるとか、転送データの一部に不要データが混ざる、という問題が発生する。

【0007】

本開示の１つの局面は、ＤＭＡコントローラを備えた車両用電子制御装置において、ＣＰＵが、所望の期間のデータを、ＤＭＡコントローラを介して正確に取得できるようにすることを目的とする。

【課題を解決するための手段】

【0008】

本開示の１つの態様による車両用電子制御装置は、マイコン内にＣＰＵ（１２）と、ＤＭＡコントローラ（２０）と、ＲＡＭ（１６）と、タイマ（１８）と、データ入力部（２２）と、を備える。

【0009】

ＣＰＵは、データ入力部がデータ転送を開始する開始タイミングをタイマにセットして、タイマから開始タイミングで第１割り込み信号を出力させる。また、ＣＰＵは、タイマから出力される第１割り込み信号を受けると、データの転送を終了する終了タイミングをタイマにセットして、タイマから終了タイミングで第２割り込み信号を出力させる。

【0010】

一方、ＤＭＡコントローラは、タイマに同期した第１の出力に同期して、データ入力部からＲＡＭへのデータの転送を開始し、タイマに同期した第２の出力に同期して、そのデータ転送を終了する。

【0011】

このように本開示の車両用電子制御装置によれば、ＤＭＡコントローラは、タイマからの出力に同期してデータ転送を開始し、タイマからの出力に同期してデータ転送を終了する。

【0012】

従って、データ入力部からＲＡＭには、開始タイミングと終了タイミングとで規定されるデータ転送期間の間、データが遅延なく転送されることになる。そして、ＲＡＭに転送されたデータは、割り込み処理の遅れの影響なく転送されたデータであるため、ＣＰＵは、そのデータを使って車両制御を適正に実施することができる。

【0013】

次に、本開示の他の態様による車両電子制御装置は、上記と同様、ＣＰＵと、ＤＭＡコントローラと、ＲＡＭと、タイマと、データ入力部と、を備える。
そして、ＣＰＵは、データ入力部からデータの転送を開始する開始タイミングをタイマにセットして、タイマから開始タイミングで割り込み信号を出力させる。

【0014】

また、ＤＭＡコントローラは、タイマに同期した出力に同期して、データ入力部からＲＡＭへのデータの転送を開始する。
従って、この車両用電子制御装置においても、割り込み処理の遅れの影響なくデータ転送を開始することができる。

【0015】

また、ＣＰＵは、タイマから出力された割り込み信号を受けると、周期処理にて、データ入力部からＲＡＭに転送されたデータの数が、予め設定された設定数に達したか否かを判断する。そして、そのデータの数が設定数に達すると、ＤＭＡコントローラによるデータの転送を終了させる。

【0016】

従って、データ転送の終了タイミングは、割り込み処理の遅れの影響を受けることになるが、ＣＰＵは、設定数以上のデータを取得しないため、割り込み処理の遅れの影響なく所望の期間のデータを取得することができる。

【図面の簡単な説明】

【0017】

【図1】第１実施形態の車両用電子制御装置全体の構成を表すブロック図である。

【図2】ＣＰＵにおける割り込み処理の遅延によって生じる問題点を説明する説明図である。

【図3】センサからＡ／Ｄ変換器にアナログ波形が入力され、ＲＡＭにデータが転送されるまでの流れを説明する説明図である。

【図4】ＤＭＡコントローラによるデータ転送動作を説明するタイムチャートである。

【図5】ＣＰＵ及びＤＭＡコントローラの処理手順を表すフローチャートである。

【図6】第２実施形態のＣＰＵ及びＤＭＡコントローラの処理手順を表すフローチャートである。

【図7】第２実施形態のＤＭＡコントローラによるデータ転送動作を説明するタイムチャートである。

【図8】ＣＰＵがＡ／Ｄ変換器で生じる遅延時間を考慮してデータを取得するように構成された変形例の説明図である。

【発明を実施するための形態】

【0018】

以下、図面を参照しながら、本開示の実施形態を説明する。
［第１実施形態］
図１に示すように、本実施形態の車両用電子制御装置（以下、ＥＣＵ）４は、車両に搭載されたエンジン２の燃料噴射量や点火時期等を制御する装置である。

【0019】

ＥＣＵ４は、エンジン２を制御するための処理を行う制御部として、マイクロコンピュータ（以下、マイコン）１０を備える。マイコン１０は、ＣＰＵ１２，ＲＯＭ１４，ＲＡＭ１６，タイマ１８，及び、ＤＭＡコントローラ（以下、ＤＭＡＣ）２０を備えている。

【0020】

また、マイコン１０には、エンジン２に設けられた各種センサからの検出信号を取り込む入力部２２、及び、エンジン２の燃料噴射装置や点火装置に制御信号を出力する出力部２４も備えられている。そして、マイコン１０内の上記各部は、バス２６を介して互いに接続されている。

【0021】

入力部２２には、Ａ／Ｄ変換器３０が設けられている。
Ａ／Ｄ変換器３０は、センサからの入力信号（すなわち、アナログ電圧）をＡ／Ｄ変換するためのものであり、本実施形態では、エンジン２の振動を検出するノックセンサからの検出信号をデジタルデータに変換するものとする。

【0022】

なお、Ａ／Ｄ変換器３０は、エンジン２や吸入空気の温度を検出する温度センサ、吸入空気の圧力を検出する吸気圧センサ等、検出信号としてアナログ電圧を出力するセンサからの出力をＡ／Ｄ変換するものであってもよい。

【0023】

Ａ／Ｄ変換器３０は、例えば、回転センサからエンジン２の所定回転角度毎に出力される回転信号に同期して、ノックセンサからの検出信号を繰り返しＡ／Ｄ変換するように構成されている。そして、ＤＭＡＣ２０は、Ａ／Ｄ変換器３０にてＡ／Ｄ変換されたデータを、ＲＡＭ１６に転送する。なお、Ａ／Ｄ変換器３０は、一定時間毎に検出信号をＡ／Ｄ変換するように構成されていてもよい。

【0024】

ＤＭＡＣ２０は、ＣＰＵ１２によりエンジン２の回転に同期して設定されるデータ転送期間の間、Ａ／Ｄ変換器３０にてＡ／Ｄ変換された複数のデータを、順次、ＲＡＭ１６に転送する。

【0025】

なお、データ転送期間には、ノックセンサからの検出信号に基づきノック判定を実施できるように、エンジン２のクランク角度で、例えば、ＢＴＤＣ６０°ＣＡからＡＴＤＣ６０°ＣＡまでの期間が予め設定されている。

【0026】

ところで、データ転送期間の間、ＤＭＡＣ２０にデータ転送を実施させるには、ＣＰＵ１２からタイマ１８に転送期間をセットして、転送開始、または転送終了タイミングでタイマ１８からＣＰＵ１２に割り込みを発生させる。

【0027】

そして、ＣＰＵ１２の割り込み処理内でＤＭＡＣ２０に転送の開始と終了を指令する。ＤＭＡＣ２０は、ＣＰＵ１２から出力される指令に従い、データ転送期間の間、Ａ／Ｄ変換器３０からＲＡＭ１６へのデータ転送を実施することができる。

【0028】

しかしながら、このようにすると、図２に示すように、ＣＰＵ１２でデータ転送期間の開始タイミング及び終了タイミングで実行される割り込み処理が、優先度の高い他の割り込み処理によって遅延されることがある。

【0029】

そして、この割り込み処理の遅延によって、ＤＭＡＣ２０へのデータ転送の開始の指令が遅れて、データ転送期間の最初のデータが欠落したり、ＤＭＡＣ２０へのデータ転送の終了の指令が遅れて、転送データの最後に不要なデータが混ざったりすることがある。

【0030】

そこで、本実施形態では、図３，図４に示すように、ＣＰＵ１２が、データ転送期間の開始タイミング及び終了タイミングを、順次タイマ１８にセットし、タイマ１８から、これら各タイミングで第１割り込み信号及び第２割り込み信号を発生させる。

【0031】

なお，タイマ１８は、例えば、パルス発生器から一定周期で出力されるパルス信号をカウントすることで、時間を計時するカウンタであってもよい。本実施形態では、転送データが、Ａ／Ｄ変換器３０にて、制御対象であるエンジン２の所定回転角度毎にＡ／Ｄ変化されるデータであることから、タイマ１８には、エンジン２の所定回転角度毎にカウントアップするカウンタが用いられる。

【0032】

次に、ＤＭＡＣ２０は、タイマ１８に同期した出力（以下、同期出力）に同期して、Ａ／Ｄ変換器３０のレジスタ３２からＲＡＭ１６へのデータ転送を開始し、次のタイマ１８からの同期出力に同期して、そのデータ転送を終了する。

【0033】

つまり、図４に示すように、タイマ１８からは、カウンタのアウトプットコンペア機能により、設定されたタイミングでレベルが反転する信号が、タイマ１８に同期した信号として出力される。そして、ＤＭＡＣ２０は、この出力信号のレベル変化により、データ転送を開始し、終了する。

【0034】

従って、ＤＭＡＣ２０によるデータ転送が、ＣＰＵ１２が実行する割り込み処理の遅延によって遅れることはなく、ＤＭＡＣ２０は、所望のデータ転送期間の間、Ａ／Ｄ変換器３０でＡ／Ｄ変換されたデータをＲＡＭ１６に転送することができる。

【0035】

なお、レジスタ３２は、Ａ／Ｄ変換器３０によるＡ／Ｄ変換結果を一時的に保持するものである。つまり、Ａ／Ｄ変換器３０は、センサ４０からの検出信号をＡ／Ｄ変換する度に、Ａ／Ｄ変換結果をレジスタ３２に書き込むようにされている。そして、ＤＭＡＣ２０は、データ転送期間の間、レジスタ３２に書き込まれたデータを、順次、ＲＡＭ１６に転送する。

【0036】

一方、ＣＰＵ１２は、データ転送開始タイミングでタイマ１８から出力される第１割り込み信号を受けると、割り込み処理により、終了タイミングをタイマ１８にセットする。また、ＣＰＵ１２は、タイマ１８からデータ転送終了タイミングで出力される第２割り込み信号を受けると、割り込み処理により、転送されたデータを使って処理を実施する。

【0037】

この結果、ＣＰＵ１２は、データ転送期間にＤＭＡＣ２０からＲＡＭ１６に転送されてきた全データを、正確な期間の間、取得することができるようになる。また、ＲＡＭ１６のバッファ領域には、ＤＭＡＣ２０から次のデータ転送期間に転送されてくるデータを書き込むことができるようになる。

【0038】

次に、上述したＣＰＵ１２の動作、及び、ＤＭＡＣ２０の動作を、図５に示すフローチャートに沿って説明する。
図５に示すように、ＣＰＵ１２は、Ｓ１００にて、データ転送期間の開始タイミング、詳しくは開始タイミングまでのカウント値、をタイマ１８にセットし、ＤＭＡＣ２０がタイマ１８からの同期出力に同期してデータ転送を開始するのを許可する。

【0039】

Ｓ１００にて、データ転送期間の開始タイミングがタイマ１８にセットされると、タイマ１８は、開始タイミングになるまでエンジン２の回転に同期したパルス出力をカウントする。そして、図４に示すように、タイマ１８のカウント値が開始タイミングのカウント値と一致すると、出力信号を反転させて、第１割り込み信号を発生する。

【0040】

この第１割り込み信号により、ＣＰＵ１２は、Ｓ１１０の割り込み処理を実行する。そして、Ｓ１１０の割り込み処理では、データ転送期間の終了タイミングを、タイマ１８にセットする。

【0041】

一方、ＤＭＡＣ２０は、Ｓ２００にて、ＣＰＵ１２から許可信号を受けることで、タイマ１８からの同期出力に同期してデータ転送を開始することができるようになる。そして、その後は、タイマ１８からの同期出力がＯＦＦからＯＮに反転するのを待ち、タイマ１８からの同期出力がＯＦＦからＯＮに反転すると、Ｓ２１０にて、レジスタ３２に保存されたＡ／Ｄ変換結果をＲＡＭ１６に転送する、データ転送を開始する。

【0042】

次に、ＣＰＵ１２がＳ１１０にて、データ転送期間の終了タイミングをタイマ１８にセットすると、タイマ１８は、終了タイミングになるまでエンジン２の回転角度をカウントし、終了タイミングに達すると、同期出力を反転させて、第２割り込み信号を発生する。

【0043】

この第２割り込み信号により、ＣＰＵ１２は、Ｓ１２０の割り込み処理を実行する。
Ｓ１２０の割り込み処理では、データ転送期間中にレジスタ３２から転送され、ＲＡＭ１６のバッファ領域に保存されているデータを使用して処理を実施する。

【0044】

また、Ｓ１２０の割り込み処理では、ＤＭＡＣ２０がタイマ１８からの同期出力に同期してデータ転送を開始するのを禁止する。
なお、レジスタ３２から転送され、ＲＡＭ１６に保存されたデータは、エンジン２の所定回転角度範囲内にノックセンサから得られた振動データであるため、ＣＰＵ１２は、そのデータを利用してエンジン２のノック判定を行い、エンジン２の点火時期を制御する。

【0045】

一方、ＤＭＡＣ２０は、Ｓ２１０にて、Ａ／Ｄ変換結果のデータ転送を開始すると、タイマ１８からの同期出力がＯＮからＯＦＦに反転するのを待機する。そして、タイマ１８からの同期出力がＯＮからＯＦＦに反転すると、Ｓ２２０にて、Ａ／Ｄ変換結果のデータ転送を停止し、Ｓ２３０に移行する。

【0046】

Ｓ２３０では、ＣＰＵ１２が、Ｓ１２０の割り込み処理にて、タイマ１８からの同期出力に同期してデータ転送を開始するのを禁止する指令を送信してくるので、その禁止指令に従い、タイマ１８からの同期出力に同期してデータ転送を開始するのを禁止する。

【0047】

以上説明したように、本実施形態のＥＣＵ４においては、マイコン１０に設けられたＤＭＡＣ２０が、タイマ１８からの第１の同期出力に同期して、データ転送を開始し、タイマ１８からの第２の同期出力に同期して、データ転送を終了する。

【0048】

このため、Ａ／Ｄ変換器３０のレジスタ３２からＲＡＭ１６には、データ転送期間の間、Ａ／Ｄ変換器３０にてＡ／Ｄ変換された全てのデータが転送されることになり、ＣＰＵ１２は、割り込み処理の遅延の影響を受けることなく、データを取得することができる。

【0049】

よって、ＣＰＵ１２の割り込み処理の遅延によって、ＣＰＵ１２がエンジン制御に用いるデータの一部が欠けたり、不要データが混ざったりすることがなく、ＣＰＵ１２は、ＤＭＡＣ２０から取得したデータに基づき、エンジン２を適正に制御することができる。

【0050】

［第２実施形態］
第１実施形態では、ＤＭＡＣ２０にデータ転送させる期間は予め設定されており、ＣＰＵ１２は、データ転送期間の開始タイミングと終了タイミングの両方で、タイマ１８から割り込み信号を発生させるようにしている。

【0051】

しかし、データ転送の終了タイミングは、必ずしも規定する必要はなく、例えば、ＤＭＡＣ２０がデータ転送を開始してから、ＣＰＵ１２が取得したデータの数を検出して、その数が予め設定された設定数に達したときに、データ転送を終了するようにしてもよい。

【0052】

以下、このように動作するよう構成された車両用電子制御装置について、本開示の第２実施形態として説明する。
なお、本実施形態の車両用電子制御装置は、第１実施形態のＥＣＵ４と同様に構成されており、第１実施形態と異なる点は、マイコン１０のＣＰＵ１２及びＤＭＡＣ２０の動作だけである。このため、本実施形態では、ＣＰＵ１２及びＤＭＡＣ２０の動作について説明し、第１実施形態と共通する部分については、説明を省略する。

【0053】

図６に示すように、ＣＰＵ１２は、第１実施形態と同様、Ｓ１００にて、データ転送期間の開始タイミングをタイマ１８にセットし、ＤＭＡＣ２０がタイマ１８からの同期出力に同期してデータ転送を開始するのを許可する。そして、その後、タイマ１８から割り込み信号が出力されると、Ｓ１３０にて、ＤＭＡＣ２０がタイマ１８からの出力に同期してデータ転送を開始するのを禁止する。

【0054】

一方、ＤＭＡＣ２０は、Ｓ２００にてＣＰＵ１２から許可を受けることで、タイマ１８からの同期出力に同期してデータ転送を開始することができるようになる。このため、ＤＭＡＣ２０は、タイマ１８からの同期出力が反転するのを待ち、タイマ１８からの同期出力が反転すると、Ｓ２３０にて、レジスタ３２に保存されたＡ／Ｄ変換結果をＲＡＭ１６に転送する、データ転送を開始する。

【0055】

このようにＤＭＡＣ２０がデータ転送を開始すると、ＣＰＵ１２から、Ｓ１３０の処理によって、タイマ１８からの同期出力に同期してデータ転送を開始するのを禁止する指令が送信されてくる。

【0056】

このため、ＤＭＡＣ２０は、Ｓ２３０にてデータ転送を開始すると、Ｓ２４０にて、ＣＰＵ１２からデータ転送開始の禁止指令が送信されてくるのを待ち、禁止指令が送信されてくると、タイマ１８からの同期出力に同期してデータ転送を開始するのを禁止する。

【0057】

Ｓ２４０の処理は、Ｓ２３０にてデータ転送を開始した後に実行されることから、ＤＭＡＣ２０からのデータ転送は、続くＳ２５０にて、ＣＰＵ１２からデータ転送の停止指令を受けるまで継続される。そして、ＤＭＡＣ２０は、Ｓ２５０にて、ＣＰＵ１２からのデータ転送の停止指令を受けると、データ転送を停止する。

【0058】

次に、ＣＰＵ１２は、Ｓ１３０の処理実行後は、Ｓ１４０に移行し、図７に示すように所定周期で実行される周期処理にて、ＤＭＡＣ２０によりレジスタ３２からＲＡＭ１６へ転送されたデータの数が、予め設定された設定数に到達したか否かを判定する。

【0059】

そして、Ｓ１４０の周期処理にて、レジスタ３２からＲＡＭ１６へ転送されたデータの数が設定数に到達していないと判定されると、Ｓ１４０に戻り、次の周期処理にて、再びデータ数の判定を実施する。

【0060】

一方、Ｓ１４０にて、レジスタ３２からＲＡＭ１６へ転送されたデータの数が設定数に到達していると判定されると、ＣＰＵ１２は、Ｓ１５０に移行して、ＤＭＡＣ２０にデータ転送の停止指令を出力する。この結果、ＤＭＡＣ２０によるＲＡＭ１６へのデータ転送が停止される。

【0061】

このように、本実施形態では、ＤＭＡＣ２０によるレジスタ３２からＲＡＭ１６へのデータ転送は、データ転送期間の開始タイミングから、転送されたデータの数が設定数に到達するまで継続される。従って、データ転送期間は、レジスタ３２からＲＡＭ１６に転送されたデータの数によって規定されることになる。

【0062】

しかし、このようにしても、ＤＭＡＣ２０によるデータ転送は、開始タイミングから遅れることなく開始され、ＣＰＵ１２は、データ転送開始後、設定数にて規定される所望の数だけ、データを取得することができる。
このため、ＣＰＵ１２は、第１実施形態と同様、所望のデータ転送期間の間にＡ／Ｄ変換器３０でＡ／Ｄ変換されたデータを、正確な期間の間取得し、そのデータを使ってエンジン制御を適正に実施することができるようになる。

【0063】

［変形例］
次に、上記実施形態では、ＣＰＵ１２は、データ転送期間中にＤＭＡＣ２０から転送されてきたデータを、全て、ＲＡＭ１６の所定の記憶領域に保存するものとして説明した。

【0064】

しかし、Ａ／Ｄ変換器３０において、検出信号がＡ／Ｄ変換されるまでに時間がかかることから、ＤＭＡＣ２０からは、センサの実際の検出タイミングからこの時間（以下、Ａ／Ｄ変換遅れ時間）分遅れて、検出信号のＡ／Ｄ変換結果が転送されることになる。

【0065】

そこで、本変形例では、ＣＰＵ１２が、このＡ／Ｄ変換遅れ時間を考慮して、レジスタ３２からＲＡＭ１６へデータ転送するようにしている。
具体的には、ＣＰＵ１２は、図８に示すように、レジスタ３２からＲＡＭ１６に転送されたデータのうち、データ転送期間の開始タイミングからＡ／Ｄ変換遅れ時間が経過する間に転送されたデータを破棄する。また、ＣＰＵ１２は、データ転送期間を、Ａ／Ｄ変換遅れ時間分延長する。

【0066】

この結果、本変形例によれば、Ａ／Ｄ変換器３０においてＡ／Ｄ変換に要する遅れ時間の影響を受けることなく、所望のデータ転送期間内にセンサにて検出された検出信号のデータを取得することができるようになる。

【0067】

なお、第１実施形態において、データ転送期間をＡ／Ｄ変換の遅れ時間分延長するには、データ転送期間がＡ／Ｄ変換遅れ時間を含むように設定して、終了タイミングを決定するようにすればよい。

【0068】

また、第２実施形態において、データ転送期間をＡ／Ｄ変換遅れ時間分延長するには、図６のＳ１５０にて判定に用いる設定数として、本来取得すべきデータの数にＡ／Ｄ変換遅れ時間に相当するデータの数を加えた数を設定するようにすればよい。

【0069】

以上、本開示の実施形態及び変形例について説明したが、本開示は上述の実施形態及び変形例に限定されることなく、種々変形して実施することができる。
例えば、上記実施形態では、ＥＣＵ４は、車両に搭載されたエンジン２を制御するものとして説明したが、本開示の車両用電子制御装置は、自動変速機等、車両の駆動系に設けられたエンジン以外の機器を制御するものであってもよい。

【0070】

また、本開示の車両用電子制御装置は、制動装置等、車両の制動系に設けられた機器を制御するものであってもよく、空調装置等、車両の駆動・制動系以外の車載機器を制御するものであってもよい。

【0071】

また、上記実施形態では、ＤＭＡＣ２０は、データ入力部としてのＡ／Ｄ変換器３０にてＡ／Ｄ変換されたデータを、ＲＡＭ１６に転送するものとして説明したが、ＤＭＡＣが転送するデータは、Ａ／Ｄ変換されたデータに限定されるものではない。つまり、ＤＭＡＣがＲＡＭに転送するデータは、例えば、他の電子制御装置や通信装置等から入力されるデータ等、車両用電子制御装置で利用されるデータであればよい。

【0072】

また、上記実施形態における１つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、１つの構成要素が有する１つの機能を、複数の構成要素によって実現したりしてもよい。また、複数の構成要素が有する複数の機能を、１つの構成要素によって実現したり、複数の構成要素によって実現される１つの機能を、１つの構成要素によって実現したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換してもよい。

【符号の説明】

【0073】

２…ＥＣＵ、１０…マイコン、１２…ＣＰＵ、１６…ＲＡＭ、１８…タイマ、２０…ＤＭＡＣ、２２…入力部。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】