特許 7529054 電力変換回路、及び電力変換器の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-29

(45)【発行日】2024-08-06

(54)【発明の名称】電力変換回路、及び電力変換器の製造方法

(51)【国際特許分類】

   H02M 3/28 20060101AFI20240730BHJP

【ＦＩ】

H02M3/28 E

【請求項の数】 11

(21)【出願番号】P 2022579211

(86)(22)【出願日】2021-02-03

(86)【国際出願番号】 JP2021003907

(87)【国際公開番号】W WO2022168199

(87)【国際公開日】2022-08-11

【審査請求日】2023-07-26

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(73)【特許権者】

【識別番号】395011665

【氏名又は名称】株式会社オートネットワーク技術研究所

(73)【特許権者】

【識別番号】000183406

【氏名又は名称】住友電装株式会社

(74)【代理人】

【識別番号】100099933

【弁理士】

【氏名又は名称】清水 敏

(74)【代理人】

【識別番号】100124028

【弁理士】

【氏名又は名称】松本 公雄

(74)【代理人】

【識別番号】100145207

【弁理士】

【氏名又は名称】酒本 裕明

(74)【代理人】

【識別番号】100078813

【弁理士】

【氏名又は名称】上代 哲司

(74)【代理人】

【識別番号】100094477

【弁理士】

【氏名又は名称】神野 直美

(72)【発明者】

【氏名】岡川 裕典

(72)【発明者】

【氏名】氏丸 智彰

【審査官】冨永 達朗

(56)【参考文献】

【文献】特開２００３－１８８０２２（ＪＰ，Ａ）

【文献】特開２００４－４０９２３（ＪＰ，Ａ）

【文献】特開平５－４９２４８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／２８

(57)【特許請求の範囲】

【請求項1】

一次側の第１及び第２の端子と、二次側の第３及び第４の端子とを持つトランスと、
前記第１及び第２の端子に接続された第１の回路と、
前記第３及び第４の端子に接続された第２の回路と、
前記第１の端子と前記第３の端子との組み合わせ、及び前記第１の端子と前記第４の端子との組み合わせのいずれかであって、当該組み合わせを構成する２つの端子間の最小インピーダンスが他より高い方の組み合わせを構成する２つの端子にそれぞれ直列に接続された第１及び第２のインダクタとを含む、電力変換回路。

【請求項2】

一次側の第１及び第２の端子と、二次側の第３及び第４の端子とを持つトランスと、
前記第１及び第２の端子に接続された第１の回路と、
前記第３及び第４の端子に接続された第２の回路と、
前記第１の端子と前記第３の端子との組み合わせ、及び前記第１の端子と前記第４の端子との組み合わせのいずれかであって、当該組み合わせを構成する２つの端子間の最小共振周波数が他より低い方の２つの端子にそれぞれ直列に接続された第１及び第２のインダクタとを含む、電力変換回路。

【請求項3】

前記第２の端子と直列に接続された第３のインダクタと、
前記第３の端子及び前記第４の端子のうち、前記第２のインダクタが接続されていない端子に直列に接続された第４のインダクタとをさらに含む、請求項１又は請求項２に記載の電力変換回路。

【請求項4】

前記第１のインダクタと前記第３のインダクタ、及び前記第２のインダクタと前記第４のインダクタの少なくとも一方が磁気結合している、請求項３に記載の電力変換回路。

【請求項5】

前記第２の端子と、前記第３の端子及び前記第４の端子の中で前記第２のインダクタが接続されている端子でない端子とのいずれにもインダクタが接続されていない、請求項１又は請求項２に記載の電力変換回路。

【請求項6】

前記第１の回路はフルブリッジ回路を含む、請求項１から請求項５のいずれか１項に記載の電力変換回路。

【請求項7】

前記第２の回路はフルブリッジ回路を含む、請求項６に記載の電力変換回路。

【請求項8】

前記トランスは、二次側に第１のコイル及び第２のコイルを持ち、
前記第３の端子及び前記第４の端子は前記第１のコイルへの接続端子であり、
前記電力変換回路はさらに、前記第２のコイルに接続された第３の回路を含む、請求項１から請求項７のいずれか１項に記載の電力変換回路。

【請求項9】

前記トランスは、前記第２のコイルの端子として第５及び第６の端子を持ち、
前記第１の端子と前記第５の端子との組み合わせ、及び前記第１の端子と前記第６の端子との組み合わせのいずれかであって、当該組み合わせを構成する２つの端子間の最小インピーダンスが他より高い方、及び当該組み合わせを構成する２つの端子間の最小共振周波数が他より低い方、のいずれかの組み合わせを構成する２つの端子にそれぞれ直列に接続された第３及び第４のインダクタとを含む、請求項８に記載の電力変換回路。

【請求項10】

電力変換器の製造方法であって、
一次側に第１及び第２の端子、二次側に第３及び第４の端子をそれぞれ持つトランスを準備する準備ステップと、
前記第１の端子及び前記第２の端子の各々と、前記第３及び前記第４の端子の各々との間の最小インピーダンスを測定する測定ステップと、
前記測定ステップで測定された前記最小インピーダンスが最も高い組み合わせとなる２つの端子にそれぞれインダクタを直列に接続するステップとを含む、電力変換器の製造方法。

【請求項11】

電力変換器の製造方法であって、
一次側に第１及び第２の端子、二次側に第３及び第４の端子をそれぞれ持つトランスを準備する準備ステップと、
前記第１の端子及び前記第２の端子の各々と、前記第３の端子及び前記第４の端子の各々との間の最小共振周波数を測定する測定ステップと、
前記測定ステップで測定された最小共振周波数が最も低い組み合わせとなる２つの端子にそれぞれインダクタを直列に接続するステップとを含む、電力変換器の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この開示は、電力変換回路、及び電力変換器の製造方法に関する。

【背景技術】

【0002】

直流電力を電圧の異なる直流電力に変換する回路として、トランスを用いる絶縁型の電力変換回路がある。こうした電力変換回路では、一次側の回路に含まれるスイッチであるＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のオン及びオフの切替を制御することでトランスの一次側に流れる電流を制御し、トランス及び二次側の回路を介して二次側に異なる電圧の直流電圧を供給する。

【0003】

こうした回路では、一次側のスイッチングにより発生したノイズが、トランスの一次側及び二次側の間の寄生容量を介して二次側に伝搬される経路が存在する。

【0004】

こうした問題を解決するための一つの提案が特許文献１に開示されている。特許文献１に開示されている技術は、二次側にコンデンサを追加して一次側にノイズを帰還させることでノイズを抑えるようにしている。特許文献１の開示の全体をここに参照により援用する。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０２０－０５４１３４号公報

【発明の概要】

【0006】

この開示の第１の局面に係る電力変換回路は、一次側の第１及び第２の端子と、二次側の第３及び第４の端子とを持つトランスと、第１及び第２の端子に接続された第１の回路と、第３及び第４の端子に接続された第２の回路と、第１の端子と第３の端子との組み合わせ、及び第１の端子と第４の端子との組み合わせのいずれかであって、当該組み合わせを構成する２つの端子間の最小インピーダンスが他より高い方の組み合わせを構成する２つの端子にそれぞれ直列に接続された第１及び第２のインダクタとを含む。

【0007】

この開示の第２の局面に係る電力変換回路は、一次側の第１及び第２の端子と、二次側の第３及び第４の端子とを持つトランスと、第１及び第２の端子に接続された第１の回路と、第３及び第４の端子に接続された第２の回路と、第１の端子と第３の端子との組み合わせ、及び第１の端子と第４の端子との組み合わせのいずれかであって、当該組み合わせを構成する２つの端子間の最小共振周波数が他より低い方の２つの端子にそれぞれ直列に接続された第１及び第２のインダクタとを含む。

【0008】

この開示の第３の局面に係る電力変換器の製造方法は、一次側に第１及び第２の端子、二次側に第３及び第４の端子をそれぞれ持つトランスを準備する準備ステップと、第１の端子及び第２の端子の各々と、第３及び第４の端子の各々との間の最小インピーダンスを測定する測定ステップと、測定ステップで測定された最小インピーダンスが最も高い組み合わせとなる２つの端子にそれぞれインダクタを直列に接続するステップとを含む。

【0009】

この開示の第４の局面に係る電力変換器の製造方法は、一次側に第１及び第２の端子、二次側に第３及び第４の端子をそれぞれ持つトランスを準備する準備ステップと、第１の端子及び第２の端子の各々と、第３の端子及び第４の端子の各々との間の最小共振周波数を測定する測定ステップと、測定ステップで測定された最小共振周波数が最も低い組み合わせとなる２つの端子にそれぞれインダクタを直列に接続するステップとを含む。

【図面の簡単な説明】

【0010】

【図1A】図１Ａは、この開示の第１の実施形態に係る変換回路の構成の１態様を示す回路ブロック図である。

【図1B】図１Ｂは、この開示の第１の実施形態に係る変換回路の構成の他の態様を示す回路ブロック図である。

【図2A】図２Ａは、図１Ａに示す変換回路において、インダクタの挿入位置を決める手順を説明するための模式図である。

【図2B】図２Ｂは、図１Ａに示す変換回路において、インダクタの挿入位置を決める手順を説明するための模式図である。

【図2C】図２Ｃは、図１Ａに示す変換回路において、インダクタの挿入位置を決める手順を説明するための模式図である。

【図2D】図２Ｄは、図１Ａに示す変換回路において、インダクタの挿入位置を決める手順を説明するための模式図である。

【図3A】図３Ａは、図１Ｂに示す変換回路において、インダクタの挿入位置を決める手順を説明するための模式図である。

【図3B】図３Ｂは、図１Ｂに示す変換回路において、インダクタの挿入位置を決める手順を説明するための模式図である。

【図3C】図３Ｃは、図１Ｂに示す変換回路において、インダクタの挿入位置を決める手順を説明するための模式図である。

【図3D】図３Ｄは、図１Ｂに示す変換回路において、インダクタの挿入位置を決める手順を説明するための模式図である。

【図4】図４は、この開示の第２の実施形態に係る変換回路の構成を示す回路ブロック図である。

【図5】図５は、この開示の第１の実施形態及び第２の実施形態において、インダクタの挿入位置を決める手順を示すフローチャートである。

【図6】図６は、この開示の第１の実施形態及び第２の実施形態において、インダクタの挿入位置を決める他の手順を示すフローチャートである。

【図7】図７は、この開示の第３の実施形態に係る変換回路の構成を示す回路ブロック図である。

【発明を実施するための形態】

【0011】

［この開示が解決しようとする課題］
特許文献１に開示の技術は、トランスの二次側にコンデンサを追加した上、二次側から一次側にノイズを帰還させている。そのため、コンデンサという部品を追加する必要がある上、ノイズを帰還させるために一次側と二次側とを接続する配線も必要となる。そのため部品点数が増加し、コストが高くなるという問題がある。

【0012】

したがってこの開示は、少ない部品でノイズを抑えることができる電力変換回路、及び電力変換器の製造方法を提供することを目的とする。

【0013】

［この開示の効果］
この開示によれば、少ない部品でノイズを抑えることができる電力変換回路、及び電力変換器の製造方法を提供できる。

【0014】

この開示の上記及び他の目的、特徴、局面及び利点は、添付の図面と関連して理解されるこの開示に関する次の詳細な説明から明らかとなるであろう。

【0015】

［この開示の実施形態の説明］
以下の説明及び図面では、同一の部品には同一の参照番号を付してある。したがって、それらについての詳細な説明は繰返さない。なお、以下の開示の少なくとも一部を任意に組み合わせてもよい。

【0016】

（１）この開示の第１の局面に係る電力変換回路は、一次側の第１及び第２の端子と、二次側の第３及び第４の端子とを持つトランスと、第１及び第２の端子に接続された第１の回路と、第３及び第４の端子に接続された第２の回路と、第１の端子と第３の端子との組み合わせ、及び第１の端子と第４の端子との組み合わせのいずれかであって、当該組み合わせを構成する２つの端子間の最小インピーダンスが他より高い方の組み合わせを構成する２つの端子にそれぞれ直列に接続された第１及び第２のインダクタとを含む。

【0017】

この構成により、トランス内でのノイズの主たる伝搬経路のインピーダンスが高くなり、増加部品の点数を抑えながら効率的にノイズの伝搬を低減できる。

【0018】

（２）この開示の第２の局面に係る電力変換回路は、一次側の第１及び第２の端子と、二次側の第３及び第４の端子とを持つトランスと、第１及び第２の端子に接続された第１の回路と、第３及び第４の端子に接続された第２の回路と、第１の端子と第３の端子との組み合わせ、及び第１の端子と第４の端子との組み合わせのいずれかであって、当該組み合わせを構成する２つの端子間の最小共振周波数が他より低い方の２つの端子にそれぞれ直列に接続された第１及び第２のインダクタとを含む。

【0019】

この構成により、トランス内でのノイズの主たる伝搬経路のインピーダンスが高くなり、増加部品の点数を抑えながら効率的にノイズの伝搬を低減できる。

【0020】

（３）電力変換回路は、第２の端子と直列に接続された第３のインダクタと、第３の端子及び第４の端子のうち、第２のインダクタが接続されていない端子に直列に接続された第４のインダクタとをさらに含んでもよい。

【0021】

この構成により、トランス内でのノイズの伝搬経路の全てについてインピーダンスが高くなり、増加部品の点数を抑えながら効率的にノイズの伝搬を低減できる。

【0022】

（４）第１のインダクタと第３のインダクタ、及び第２のインダクタと第４のインダクタの少なくとも一方が磁気結合していてもよい。

【0023】

この構成により、ノイズ低減のためのインダクタを配置する領域を節約しながらトランス内のノイズの伝搬を効率的に低減できる。

【0024】

（５）第２の端子と、第３の端子及び第４の端子の中で第２のインダクタが接続されている端子ではない端子とのいずれにもインダクタが接続されていないようにしてもよい。

【0025】

この構成により、増加部品の点数を抑えながらトランス内の主たるノイズの伝搬経路を介したノイズの伝搬を効率的に低減できる。

【0026】

（６）第１の回路はフルブリッジ回路を含んでもよい。

【0027】

フルブリッジ回路ではスイッチングのためにノイズが発生する。このノイズがトランスを介して二次側の回路に伝搬することを効率的に防止できる。

【0028】

（７）第２の回路はフルブリッジ回路を含んでもよい。

【0029】

二次側回路がフルブリッジ回路の場合、一次側からノイズの伝搬があると、出力電圧に損失が生じる。増加部品の点数を抑えながらノイズを効率的に防止することにより、電力損失を低減できる。

【0030】

（８）トランスは、二次側に第１のコイル及び第２のコイルを持ち、第３の端子及び第４の端子は第１のコイルへの接続端子であり、電力変換回路はさらに、第２のコイルに接続された第３の回路を含んでもよい。

【0031】

トランスの二次側に２個目の回路である第３の回路が接続されていても、増加部品の点数を抑えながら、第１の回路と第２の回路との間のノイズの伝搬を効率的に低減できる。

【0032】

（９）トランスは、第２のコイルの端子として第５及び第６の端子を持ち、第１の端子と第５の端子との組み合わせ、及び第１の端子と第６の端子との組み合わせのいずれかであって、当該組み合わせを構成する２つの端子間の最小インピーダンスが他より高い方、及び当該組み合わせを構成する２つの端子間の最小共振周波数が他より低い方、のいずれかの組み合わせを構成する２つの端子にそれぞれ直列に接続された第３及び第４のインダクタとを含んでもよい。

【0033】

第３の回路についても第１の回路からのノイズの伝搬を低減できる。そのために必要な増加部品は２個のインダクタであり、ノイズ低減とは別の目的のために使用されることが前提となっている場合がある。そうした場合には、増加部品なしで第３の回路へのノイズ伝搬を低減できる。もともとインダクタが使用されていない場合にも２個のインダクタを適切に配置することで第３の回路へのノイズの伝搬が効率的に低減できる。

【0034】

（１０）この開示の第３の局面に係る電力変換器の製造方法は、一次側に第１及び第２の端子、二次側に第３及び第４の端子をそれぞれ持つトランスを準備する準備ステップと、第１の端子及び第２の端子の各々と、第３及び第４の端子の各々との間の最小インピーダンスを測定する測定ステップと、測定ステップで測定された最小インピーダンスが最も高い組み合わせとなる２つの端子にそれぞれインダクタを直列に接続するステップとを含む。

【0035】

このような手順によって電力変換器を製造することにより、トランスの一次側回路から二次側回路へのノイズの伝搬を効果的に低減できる。

【0036】

（１１）この開示の第４の局面に係る電力変換器の製造方法は、一次側に第１及び第２の端子、二次側に第３及び第４の端子をそれぞれ持つトランスを準備する準備ステップと、第１の端子及び第２の端子の各々と、第３の端子及び第４の端子の各々との間の最小共振周波数を測定する測定ステップと、測定ステップで測定された最小共振周波数が最も低い組み合わせとなる２つの端子にそれぞれインダクタを直列に接続するステップとを含む。

【0037】

このような手順によって電力変換器を製造することにより、電力変換器の一次側回路から二次側回路へのノイズの伝搬を効果的に低減できる。

【0038】

［この開示の実施形態の詳細］
この開示の実施形態に係る電力変換回路、及び電力変換器の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、この開示はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

【0039】

＜第１の実施形態＞
電力変換回路の回路方式によっては、トランスとコイルとが直列接続され、一次側、二次側ともにインダクタを採用する場合がある。その場合、トランスのどの端子とインダクタとを接続するかについては自由に設計できる。しかし、インダクタを設ける位置を決定する際に、ノイズを抑制するという観点は採用されていない。以下に説明する実施形態では、インダクタを採用する場合に、一次側から二次側へのノイズの伝搬経路を考慮することで、部品点数の増加なく、又は部品点数の増加を抑えながらノイズを低減する。

【0040】

図１Ａ及び図１Ｂはこの開示の第１の実施形態に係る変換回路の概略構成を示す。図１Ａに示す変換回路５０と図１Ｂに示す変換回路１２０とはいずれもこの開示の実施形態であり、基本的に同じ構成を持つ。しかし、トランスと一次側回路及び二次側回路との間に挿入されるインダクタの位置という点で両者は相違する。その理由については後述する。

【0041】

図１Ａを参照して、変換回路５０は、トランス６４と、トランス６４の一次側に接続される一次側フルブリッジ回路６０と、トランス６４の二次側に接続される二次側フルブリッジ回路６２とを含む。

【0042】

一次側フルブリッジ回路６０は図示しない直流電源の正極及び負極の間に接続されるコンデンサ８０と、同じく直流電源の正極及び負極の間に接続される、フルブリッジ回路を構成するＦＥＴ８２、８４、８６及び８８とを含む。ＦＥＴ８２のソース電極とＦＥＴ８４のドレイン電極との接続ノードはインダクタ６６を介してトランス６４の第１端子１００に接続される。ＦＥＴ８６のソース電極とＦＥＴ８８のドレイン電極との接続ノードはトランス６４の第２端子１０２に接続される。

【0043】

二次側フルブリッジ回路６２は、図示しない負荷の２つの端子の間に接続されるコンデンサ９８と、同じ負荷に接続される、フルブリッジ回路を構成するＦＥＴ９０、９２、９４及び９６とを含む。ＦＥＴ９０のソース電極とＦＥＴ９２のドレイン電極との接続ノードは、トランス６４の第３端子１０４に接続される。ＦＥＴ９４のソース電極とＦＥＴ９６のドレイン電極との接続ノードはインダクタ６８を介してトランス６４の第４端子１０６に接続される。

【0044】

すなわち、インダクタ６６及びインダクタ６８はトランス６４の一次側コイル及び二次側コイルの逆極性の端子にそれぞれ直列に接続されている。これらがこの位置に配置されている理由及びその効果については後述する。

【0045】

一方、図１Ｂを参照して、変換回路１２０は、変換回路５０と同様に一次側フルブリッジ回路６０、トランス６４、及び二次側フルブリッジ回路６２を含む。ＦＥＴ８２のソース電極とＦＥＴ８４のドレイン電極との接続ノードがインダクタ６６を介してトランス６４の第１端子１００に接続されているのも変換回路５０と同様である。しかし変換回路１２０の場合、変換回路５０と異なり、ＦＥＴ９４のソース電極とＦＥＴ９６のドレイン電極との接続ノードは、第４端子１０６に直接に接続されている。一方、ＦＥＴ９０のソース電極とＦＥＴ９２のドレイン電極とは、インダクタ１２２を介してトランス６４の第３端子１０４に接続されている。すなわち、インダクタ６６とインダクタ１２２とは、トランス６４の一次側コイル及び二次側コイルの同極性の端子にそれぞれ直列に接続されている。

【0046】

変換回路５０と変換回路１２０とでこのようにインダクタの接続位置が異なるのは以下の理由による。トランス６４の一次側コイルの両極性の端子と、二次側コイルの両極性の端子との間には、寄生容量による接続がある。トランスの場合、このような寄生容量が存在することはよく知られている。

【0047】

図１Ａの変換回路５０の場合には、第１端子１００と第３端子１０４との間、及び第２端子１０２と第４端子１０６との間の寄生容量による接続が支配的であり、第１端子１００と第４端子１０６との間、及び第２端子１０２と第３端子１０４との間の寄生容量による接続より大きい。そのため、ノイズは主として第１端子１００から第３端子１０４の経路、及び第２端子１０２から第４端子１０６の経路を経て二次側に伝わる。このため、変換回路５０の場合にはこれらの経路の双方にインダクタ６６及びインダクタ６８を設けることで一次側のノイズが二次側に伝わることを抑制する。

【0048】

一方、図１Ｂの変換回路１２０の場合には、第１端子１００と第４端子１０６との間、及び第２端子１０２と第３端子１０４との間の寄生容量による接続が支配的であり、第１端子１００と第３端子１０４との間、及び第２端子１０２と第４端子１０６との間の寄生容量による接続より大きい。そのため、ノイズは主として第１端子１００から第４端子１０６の経路、及び第２端子１０２から第３端子１０４の経路を経て二次側に伝わる。したがって、変換回路１２０の場合にはこれらの経路の双方にインダクタ６６及びインダクタ１２２を設けることで一次側のノイズが二次側に伝わることを抑制する。

【0049】

図２Ａから図２Ｄ及び図３Ａから図３Ｄを参照して、インダクタの配置をどのように決定するかについて説明する。

【0050】

図２Ａは、図１Ａに示す変換回路５０のように第１端子１００から第３端子１０４及び第２端子１０２から第４端子１０６の経路の接続が支配的な場合に関する。この場合、図２Ｂに等価回路として示すように、例えば第１端子１００と第３端子１０４との間は寄生容量１５０のみが存在する。一方、第１端子１００と第４端子１０６との間の経路には、図２Ｃの等価回路で示すように、寄生容量１５０に加えて、二次側のコイル１５２が存在する。そのため、第１端子１００から第４端子１０６への経路はいわゆるＬＣの直列接続のように振る舞う。したがって、この２つの経路の｜Ｚ｜特性を測定し、最小共振周波数又は最小インピーダンスを比較することで２つの経路について、図２Ｂのような関係か、図２Ｃのような関係かを判定できる。

【0051】

具体的には、図１Ａに示すトランス６４のような場合には、図２Ｄを参照して、第１端子１００と第３端子１０４との間の｜Ｚ｜属性のグラフはインピーダンス特性グラフ１７０のようになり、第１端子１００と第４端子１０６との間の｜Ｚ｜属性のグラフはインピーダンス特性グラフ１７２のようになる。インピーダンス特性グラフ１７０の最小共振周波数及び最小インピーダンスをそれぞれｆ１及びＺ１、インピーダンス特性グラフ１７２の最小共振周波数及び最小インピーダンスをそれぞれｆ２及びＺ２とする。最小インピーダンスの高い方にインダクタを設ければよい。ここではＺ２＞Ｚ１なので、インピーダンス特性グラフ１７２のほうが最小インピーダンスは高い。したがって、インピーダンス特性グラフ１７２に対応する第１端子１００と第４端子１０６（及び第２端子１０２と第３端子１０４）に直列にインダクタを設ける。また図２Ｄから分かるように、最小共振周波数が低いほうが最小インピーダンスは高くなる。この例ではｆ２＜ｆ１である。したがって、最小共振周波数を基準とする場合にもインピーダンス特性グラフ１７０に対応する第１端子１００と第４端子１０６との間にインダクタを設ければよいことが分かる。

【0052】

一方、図３Ａは、図１Ｂに示す変換回路１２０のように、第１端子１００から第４端子１０６及び第２端子１０２から第３端子１０４の経路の接続が支配的な場合に関する。この場合、図３Ｂに等価回路として示すように、第１端子１００と第３端子１０４との間は寄生容量１５０とコイル１５２とが存在する。一方、第１端子１００と第４端子１０６との間の経路には、図３Ｃの等価回路で示すように、寄生容量１５０のみが存在する。そのため、第１端子１００から第３端子１０４への経路はいわゆるＬＣの直列接続のように振る舞う。したがって、変換回路５０と同様、この２つの経路の｜Ｚ｜特性を測定し、最小共振周波数又は最小インピーダンスを比較することで２つの経路について、図３Ｂのような関係か、図３Ｃのような関係かを判定できる。

【0053】

具体的には、図１Ｂに示すトランス６４のような場合には、図３Ｄを参照して、第１端子１００と第３端子１０４との間の｜Ｚ｜属性のグラフはインピーダンス特性グラフ１８０のようになり、第１端子１００と第４端子１０６との間の｜Ｚ｜属性のグラフはインピーダンス特性グラフ１８２のようになる。インピーダンス特性グラフ１８０の最小共振周波数及び最小インピーダンスをそれぞれｆ１及びＺ１、インピーダンス特性グラフ１８２の最小共振周波数及び最小インピーダンスをそれぞれｆ２及びＺ２とする。ここでは、最小インピーダンスの高い方にインダクタを設ければよい。この場合にはＺ２＜Ｚ１なので、インピーダンス特性グラフ１８０の最小インピーダンスの方が高い。したがってインピーダンス特性グラフ１８０に対応する第１端子１００と第３端子１０４（及び第２端子１０２と第４端子１０６）に直列にインダクタを設ける。また図３Ｄから分かるように、最小共振周波数が低いほうが最小インピーダンスは高くなる。この例ではｆ２＞ｆ１である。したがって、最小共振周波数を基準とする場合にもインピーダンス特性グラフ１８０に対応する第１端子１００と第３端子１０４と直列にインダクタを設ければよいことが分かる。

【0054】

以上のように、この実施形態では、ノイズが伝搬されやすい経路にインダクタを設ける。したがって、上のようにすることでノイズが軽減されることが理論的に予測される。また実験によってもノイズの低減効果が確認できた。例えば、図１Ｂのようにインダクタを設けるべきところ、図１Ａのようにインダクタを設けた場合には、ノイズの伝搬を低減できることが実測により確認できた。

【0055】

上記実施形態では、第１端子１００を起点として第３端子１０４及び第４端子１０６との間の最小インピーダンス又は最小共振周波数を測定している。しかしこの開示はそのような実施形態には限定されない。第２端子１０２を起点として第３端子１０４及び第４端子１０６との間で上記処理を行ってもよい。また、第３端子１０４又は第４端子１０６を起点として第１端子１００及び第２端子１０２との間で上記処理を行ってもよい。

【0056】

なお、上記実施形態の場合、図１Ａでは第１端子１００及び第４端子１０６にのみインダクタが接続され、第２端子１０２にも第３端子１０４にもインダクタが接続されていない。図１Ｂでは、第１端子１００及び第３端子１０４のみにインダクタが接続され、第２端子１０２及び第４端子１０６にはインダクタが接続されていない。この結果、支配的なノイズの伝搬経路がある場合に、その双方に１個ずつインダクタが配置されることになる。したがって、少ないインダクタで効率的にノイズの伝搬を低減できるという効果がある。また、上記実施形態では一次側及び二次側の双方ともフルブリッジ回路である。しかしこの開示はそのような実施形態には限定されない。一次側から二次側へのノイズの伝搬が問題となるような回路であれば、一次側及び二次側の少なくとも一方または双方がフルブリッジ回路以外の回路でもよい。例えばハーフブリッジ回路でもよい。これは以下に記載する他の実施形態についても同様である。

【0057】

＜第２の実施形態＞
上記第１の実施形態では２つのインダクタを用いてノイズの伝搬を低減している。しかしこの開示はそのような実施形態には限定されない。インダクタを４個使用することが前提であれば、図４に示すような構成も考えられる。図４に示す変換回路２００が図１Ａ（Ｂ）に示す変換回路５０及び変換回路１２０と異なるのは、トランス６４の一次側の２つの端子と一次側フルブリッジ回路６０との間にそれぞれインダクタ６６及びインダクタ１２４が、二次側の２つの端子と二次側フルブリッジ回路６２との間にそれぞれインダクタ１２２とインダクタ６８とが接続されていることである。このように各端子に直列にインダクタを接続することで、支配的な容量結合がどのような形態の場合でもノイズの伝搬を低減できる。実際に、第１の実施形態の場合と比較してさらに効果的にノイズの伝搬を低減できることが実測により確認できた。

【0058】

またこの場合にも、第１の実施形態と同様、トランスの容量結合のうち支配的なものを判定し、その経路のインピーダンスが高くなるようにインダクタを配置できる。この場合、インダクタを４個使用することが前提であれば、部品点数を増加させることなく、効果的にノイズの伝搬を低減できる。インダクタを４個使用することが前提でない場合でも、ノイズの伝搬の低減が主たる目的であれば、効果的にその目的を達成できる。

【0059】

＜インダクタの配置位置の決定手順＞
図５は、第１の実施形態においてインダクタの配置位置を｜Ｚ｜属性の最小共振周波数により決定するための手順を示すフローチャートである。この手順は、トランスの第１端子と第３端子（図１Ａの場合、第１端子１００と第３端子１０４）の間の｜Ｚ｜属性を測定することでその最小共振周波数ｆ１を求めるステップ２２０と、第１端子と第４端子（図１Ａの場合、第１端子１００と第４端子１０６）の間の｜Ｚ｜属性を測定することで最小共振周波数ｆ２を求めるステップ２２２と、ｆ１＜ｆ２が成立するか否かを判定し、その結果により手順の流れを分岐させるステップ２２４とを含む。

【0060】

この手順はさらに、ステップ２２４の判定が肯定のときに、トランスの第１端子及び第３端子と、一次側回路及び二次側回路との間にそれぞれインダクタを直列に接続することを決定してトランス及び電力変換回路の設計を終了するステップ２２６と、ステップ２２４の判定が否定のときに、トランスの第１端子及び第４端子と、一次側回路及び二次側回路との間にそれぞれインダクタを直列に接続することを決定してトランス及び電力変換回路の設計を終了するステップ２２８とを含む。

【0061】

図６は、第１の実施形態においてインダクタの配置位置を｜Ｚ｜属性の最小インピーダンスにより決定するための手順を示すフローチャートである。この手順は、トランスの第１端子と第３端子（図１Ａの場合、第１端子１００と第３端子１０４）の間の｜Ｚ｜属性を測定することでその最小インピーダンスＺ１を求めるステップ２５０と、第１端子と第４端子（図１Ａの場合、第１端子１００と第４端子１０６）の間の｜Ｚ｜属性を測定することで最小インピーダンスＺ２を求めるステップ２５２と、Ｚ１＜Ｚ２が成立するか否かを判定し、その結果により手順の流れを分岐させるステップ２５４とを含む。

【0062】

この手順はさらに、ステップ２５４の判定が肯定のときに、トランスの第１端子及び第４端子と、一次側回路及び二次側回路との間にそれぞれインダクタを直列に接続することを決定してトランス及び電力変換回路の設計を終了するステップ２５６と、ステップ２５４の判定が否定のときに、トランスの第１端子及び第３端子と、一次側回路及び二次側回路との間にそれぞれインダクタを直列に接続することを決定してトランス及び電力変換回路の設計を終了するステップ２５８とを含む。

【0063】

以上のように上記したいずれの手順によっても、第１の実施形態に関する説明のとおり、一次側から二次側へのノイズの伝搬を効果的に低減できるトランス及び電力変換回路が得られる。

【0064】

なお図４に示す変換回路２００では、インダクタ６６及びインダクタ１２４、並びにインダクタ１２２及びインダクタ６８がそれぞれ独立している。しかしこの開示はそのような実施形態には限定されない。例えばインダクタ６６とインダクタ１２４とが磁気結合（コアを共有）していてもよいし、インダクタ１２２とインダクタ６８とが磁気結合していてもよい。もちろん、双方とも磁気結合していてもよい。この場合には、ノイズの伝搬を低減しながら、そのためのインダクタの配置に必要な領域が節約できる。

【0065】

＜第３の実施形態＞
上記第１の実施形態及び第２の実施形態のいずれにおいても、二次側の回路は１個のみ（二次側フルブリッジ回路６２）であった。したがってノイズ低減のための二次側のインダクタも一つのみ設けられている。しかしこの開示はそのような実施形態には限定されない。二次側の回路が２個以上ある場合も、２個目の回路とトランスとの間にインダクタを配置してノイズを効果的に低減できる。

【0066】

図７を参照して、第３の実施形態に係る変換回路３００は、図１Ｂに記載のトランス６４に代えて、一次側に一次側コイル３３０、二次側に二次側コイル３３２及び二次側コイル３３４を持つトランス３１２を含む。一次側フルブリッジ回路６０及び二次側フルブリッジ回路６２は、図１Ｂと同様、それぞれインダクタ６６及びインダクタ６８を介してトランス３１２の第１の端子及びトランス３１２の第４の端子に接続されている。一次側フルブリッジ回路６０及び二次側フルブリッジ回路６２の残りの端子はいずれもインダクタを介さずトランス３１２の第２の端子及び第３の端子にそれぞれ接続されている。

【0067】

変換回路３００はさらに、二次側の第２の二次側コイル３３４と、二次側コイル３３４に接続された二次側フルブリッジ回路３１０を含む。二次側フルブリッジ回路３１０は、フルブリッジ回路を構成するＦＥＴ３５０、３５２、３５４及び３５６と、ＦＥＴ３５０及びＦＥＴ３５４のドレイン端子及び図示しない負荷の第１の端子、並びにＦＥＴ３５２及びＦＥＴ３５６のソース端子及び図示しない負荷の第２の端子の間に接続されたコンデンサ３５８とを含む。

【0068】

ＦＥＴ３５０のソース端子とＦＥＴ３５２のドレイン端子との接続ノードは二次側コイル３３４の第１の端子（トランス３１２の第５の端子に相当）に接続されている。ＦＥＴ３５４のソース端子及びＦＥＴ３５６のドレイン端子の接続ノードはインダクタ３１４を介して二次側コイル３３４の第２の端子（トランス３１２の第６の端子に相当）に接続されている。

【0069】

この場合のインダクタ６６及びインダクタ６８の配置も、例えば一次側コイル３３０のインダクタ６６に接続された端子（図１Ｂの第１端子１００に相当）と、二次側コイル３３２の２つの端子（図１Ｂの第３端子１０４及び第４端子１０６に相当）との間の最小共振周波数又は最小インピーダンスに基づいて定めればよい。同様に、インダクタ３１４の配置も、一次側コイル３３０のインダクタ６６に接続された端子と、二次側コイル３３４の２つの端子との間の最小共振周波数又は最小インピーダンスに基づいて定めればよい。

【0070】

このような構成によれば、増加部品の点数を抑えながら、一次側フルブリッジ回路６０から二次側の二次側フルブリッジ回路６２及び二次側フルブリッジ回路３１０の双方へのノイズの伝搬を効果的に低減できる。

【0071】

なお、図７では二次側フルブリッジ回路６２とともに二次側フルブリッジ回路３１０を第２の二次側回路として配置している。しかしこの開示はそのような実施形態には限定されない。第２の二次側回路としてはトランスを介して一次側から電力を受ける回路としてどのようなものを用いてもよい。例えば全波整流回路を第２の二次側回路としてもよい。

【0072】

さらに、図７では、二次側フルブリッジ回路６２と二次側フルブリッジ回路３１０の双方とも、トランスとの間にインダクタが配置されている。しかしこの開示はそのような実施形態には限定されない。二次側フルブリッジ回路６２のみ、又は二次側フルブリッジ回路３１０のみがインダクタを介してトランスに接続されてもよい。

【0073】

上記開示に関する他の可能な構成を以下に付記する。

【0074】

（付記１） 電力変換装置の製造方法は、一次側に第１及び第２の端子、二次側に第３及び第４の端子をそれぞれ持つトランスと、前記トランスの一次側及び二次側にそれぞれ接続される一次側回路及び二次側回路とを含む電力変換装置の製造方法であって、第１の端子及び第２の端子の各々と、第３及び第４の端子の各々との間の最小インピーダンスを測定する測定ステップと、測定ステップで測定された最小インピーダンスが最も高い組み合わせとなる２つの端子にそれぞれ直列にインダクタを配置して、一次側回路及び二次側回路をトランスに接続するステップとを含む。

【0075】

（付記２） 電力変換装置の製造方法は、一次側に第１及び第２の端子、二次側に第３及び第４の端子をそれぞれ持つトランスと、前記トランスの一次側及び二次側にそれぞれ接続される一次側回路及び二次側回路とを含む電力変換装置の製造方法であって、第１の端子及び第２の端子の各々と、第３及び第４の端子の各々との間の最小共振周波数を測定する測定ステップと、測定ステップで測定された最小共振周波数が低い組み合わせとなる２つの端子にそれぞれ直列にインダクタを配置して、一次側回路及び二次側回路をトランスに接続するステップとを含む。

【0076】

（付記３） 電力変換器は、一次側コイル及び二次側コイルを含み、一次側コイルの第１及び第２の端子と、二次側コイルの第３及び第４の端子とを持つトランスと、第１の端子と第３の端子との組み合わせ、及び第１の端子と第４の端子との組み合わせのいずれかであって、当該組み合わせを構成する２つの端子間の最小インピーダンスが他より高い方の組み合わせを構成する２つの端子にそれぞれ直列に接続された第１及び第２のインダクタとを含む。

【0077】

（付記４） 電力変換器は、一次側コイル及び二次側コイルを含み、一次側コイルの第１及び第２の端子と、二次側コイルの第３及び第４の端子とを持つトランスと、第１の端子と第３の端子との組み合わせ、及び第１の端子と第４の端子との組み合わせのいずれかであって、当該組み合わせを構成する２つの端子間の最小共振周波数が他より低い方の組み合わせを構成する２つの端子にそれぞれ直列に接続された第１及び第２のインダクタとを含む。

【0078】

今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。この開示の範囲は、開示の詳細な説明の記載により示されるわけではなく、請求の範囲の各請求項によって示され、請求の範囲の文言と均等の意味及び範囲内での全ての変更が含まれることが意図される。

【符号の説明】

【0079】

５０、１２０、２００、３００ 変換回路
６０ 一次側フルブリッジ回路
６２、３１０ 二次側フルブリッジ回路
６４、３１２ トランス
６６、６８、１２２、１２４、３１４ インダクタ
８０、９８、３５８ コンデンサ
８２、８４、８６、８８、９０、９２、９４、９６、３５０、３５２、３５４、３５６ ＦＥＴ
１００ 第１端子
１０２ 第２端子
１０４ 第３端子
１０６ 第４端子
１５０ 寄生容量
１５２ コイル
１７０、１７２、１８０、１８２ インピーダンス特性グラフ
２２０、２２２、２２４、２２６、２２８、２５０、２５２、２５４、２５６、２５８ ステップ
３３０ 一次側コイル
３３２、３３４ 二次側コイル

【図1A】

【図1B】

【図2A】

【図2B】

【図2C】

【図2D】

【図3A】

【図3B】

【図3C】

【図3D】

【図4】

【図5】

【図6】

【図7】