特許 7529293 学習装置、回路設計支援装置、学習方法、回路設計支援方法、学習プログラム、及び回路設計支援プログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-29

(45)【発行日】2024-08-06

(54)【発明の名称】学習装置、回路設計支援装置、学習方法、回路設計支援方法、学習プログラム、及び回路設計支援プログラム

(51)【国際特許分類】

   G06F 30/373 20200101AFI20240730BHJP

   G06F 30/392 20200101ALI20240730BHJP

   G06F 30/27 20200101ALI20240730BHJP

   H01L 21/82 20060101ALI20240730BHJP

【ＦＩ】

G06F30/373

G06F30/392

G06F30/27

H01L21/82 D

【請求項の数】 6

(21)【出願番号】P 2022065265

(22)【出願日】2022-04-11

(65)【公開番号】P2023155754

(43)【公開日】2023-10-23

【審査請求日】2023-05-15

【新規性喪失の例外の表示】特許法第３０条第２項適用 令和３年８月２６日 第３４回 回路とシステムワークショップ論文集 にて公開 令和３年８月２６日 ｈｔｔｐｓ：／／ｗｗｗ．ｉｅｉｃｅ．ｏｒｇ／ｅｓｓ／ｋｗｓ／ｋｗｓ３４／ｐｒｏｇｒａｍ／ｐｒｏｇｒａｍ＿ａｂｓｔ．ｈｔｍｌ にて公開 令和３年８月２７日 第３４回 回路とシステムワークショップ にて公開

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和３年度、国立研究開発法人科学技術振興機構、研究成果展開事業「ＡＩによる回路トポロジー合成を実現する高度なアナログ回路設計プラットフォームの開発」委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(73)【特許権者】

【識別番号】504145364

【氏名又は名称】国立大学法人群馬大学

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】▲高▼井 伸和

(72)【発明者】

【氏名】酒向 諒

【審査官】三沢 岳志

(56)【参考文献】

【文献】中国特許出願公開第１１３５５３７９４（ＣＮ，Ａ）

【文献】特開２０１８－００５４３６（ＪＰ，Ａ）

【文献】特開２０２０－１８４１２３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ３０／３７３

Ｇ０６Ｆ ３０／３９２

Ｇ０６Ｆ ３０／２７

Ｈ０１Ｌ ２１／８２

(57)【特許請求の範囲】

【請求項1】

回路内における素子の配置を表す素子配置データであって、かつ複数の異なる種類の素子を表すラベルデータである素子配置データと前記回路の特性を表す回路特性値とが対応付けられた複数の学習用データを取得する学習用データ取得部と、
前記学習用データ取得部によって取得された複数の前記学習用データに基づいて機械学習モデルを学習させることにより、前記回路特性値から前記素子配置データを出力するための学習済みモデルを学習させる学習部と、
を含む学習装置。

【請求項2】

請求項１に記載の学習装置によって予め生成された前記学習済みモデルを取得する取得部と、
前記取得部によって取得された前記学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、前記要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する生成部と、
を含む回路設計支援装置。

【請求項3】

回路内における素子の配置を表す素子配置データであって、かつ複数の異なる種類の素子を表すラベルデータである素子配置データと前記回路の特性を表す回路特性値とが対応付けられた複数の学習用データを取得し、
取得された複数の前記学習用データに基づいて機械学習モデルを学習させることにより、前記回路特性値から前記素子配置データを出力するための学習済みモデルを学習させる、
処理をコンピュータが実行する学習方法。

【請求項4】

請求項３に記載の学習方法によって予め生成された前記学習済みモデルを取得し、
取得された前記学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、前記要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する、
処理をコンピュータが実行する回路設計支援方法。

【請求項5】

回路内における素子の配置を表す素子配置データであって、かつ複数の異なる種類の素子を表すラベルデータである素子配置データと前記回路の特性を表す回路特性値とが対応付けられた複数の学習用データを取得し、
取得された複数の前記学習用データに基づいて機械学習モデルを学習させることにより、前記回路特性値から前記素子配置データを出力するための学習済みモデルを学習させる、
処理をコンピュータに実行させるための学習プログラム。

【請求項6】

請求項５に記載の学習プログラムによって予め生成された前記学習済みモデルを取得し、
取得された前記学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、前記要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する、
処理をコンピュータに実行させるための回路設計支援プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、学習装置、回路設計支援装置、学習方法、回路設計支援方法、学習プログラム、及び回路設計支援プログラムに関する。

【背景技術】

【0002】

特許文献１には、回路性能が向上する回路素子の素子値を容易に決定する技術が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０２０‐１８７３９５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

アナログ回路の設計には多くの時間を要するため、急速な電子機器の発展にはその回路設計のボトルネックを解消する必要がある。このボトルネックを解消するために、上記特許文献１に開示されているような、アナログ回路の素子値を自動的に決定する技術が知られている。

【0005】

ところで、アナログ回路設計の自動化においては、回路の合成と素子値の探索とが同時に実行されることが多い。具体的には、ある回路を合成した後に、その回路の素子値が決定され、その回路と素子値との組み合わせにより回路評価のシミュレーションが実行される。そして、シミュレーション結果に基づいて、その回路と素子値との組み合わせが要求仕様を満たしているのか否かが判定される。仮にその回路と素子値との組み合わせが要求仕様を満たしていない場合には、回路の合成と素子値の探索とが繰り返し実行される。

【0006】

しかし、上記のような繰り返しは非効率であるという課題がある。上記特許文献１に開示されている技術は、強化学習を用いてアナログ回路の素子値を決定する技術であり、回路の合成を効率的にする技術ではない。

【0007】

本発明は、上記事情に鑑みてなされたものであり、要求仕様を満たす回路素子の配置を効率的に決定することにある。

【課題を解決するための手段】

【0008】

上記した課題を解決すべく、本発明に係る学習装置は、回路内における素子の配置を表す素子配置データと前記回路の特性を表す回路特性値とが対応付けられた複数の学習用データを取得する学習用データ取得部と、前記学習用データ取得部によって取得された複数の前記学習用データに基づいて機械学習モデルを学習させることにより、前記回路特性値から前記素子配置データを出力するための学習済みモデルを学習させる学習部と、を含む学習装置である。

【0009】

本発明に係る回路設計支援装置は、上記の学習装置によって予め生成された前記学習済みモデルを取得する取得部と、前記取得部によって取得された前記学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、前記要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する生成部と、を含む回路設計支援装置である。

【0010】

本発明に係る学習方法は、回路内における素子の配置を表す素子配置データと前記回路の特性を表す回路特性値とが対応付けられた複数の学習用データを取得し、取得された複数の前記学習用データに基づいて機械学習モデルを学習させることにより、前記回路特性値から前記素子配置データを出力するための学習済みモデルを学習させる、
処理をコンピュータが実行する学習方法である。

【0011】

本発明に係る回路設計支援方法は、上記の学習方法によって予め生成された前記学習済みモデルを取得し、取得された前記学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、前記要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する、処理をコンピュータが実行する回路設計支援方法である。

【0012】

本発明に係る学習プログラムは、回路内における素子の配置を表す素子配置データと前記回路の特性を表す回路特性値とが対応付けられた複数の学習用データを取得し、取得された複数の前記学習用データに基づいて機械学習モデルを学習させることにより、前記回路特性値から前記素子配置データを出力するための学習済みモデルを学習させる、処理をコンピュータに実行させるための学習プログラムである。

【0013】

本発明に係る回路設計支援プログラムは、上記の学習プログラムによって予め生成された前記学習済みモデルを取得し、取得された前記学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、前記要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する、処理をコンピュータに実行させるための回路設計支援プログラムである。

【発明の効果】

【0014】

本発明によれば、要求仕様を満たす回路素子の配置を効率的に決定することができる。

【図面の簡単な説明】

【0015】

【図1】本実施形態の回路設計支援装置を示す機能ブロック図である。

【図2】本実施形態の学習用データ記憶部に格納される複数の学習用データの一例を示す図である。

【図3】素子配置データを説明するための図である。

【図4】素子配置データを説明するための図である。

【図5】素子配置データを説明するための図である。

【図6】素子配置データを説明するための図である。

【図7】学習済みモデルを説明するための図である。

【図8】本実施形態の回路設計支援装置を構成するコンピュータの構成例を示す図である。

【図9】回路設計支援装置が実行する学習処理ルーチンの一例を示す図である。

【図10】回路設計支援装置が実行する素子配置推定処理ルーチンの一例を示す図である。

【図11】実施例の結果を示す図である。

【発明を実施するための形態】

【0016】

以下、図面を参照して実施形態を詳細に説明する。

【0017】

＜回路設計支援装置のシステム構成＞

【0018】

図１は、本実施形態の回路設計支援装置１０を示す機能ブロック図である。図１に示されるように、本実施形態の回路設計支援装置１０は、機能的には、学習用データ記憶部１２と、学習済みモデル記憶部１４と、結果記憶部１６と、学習用データ取得部２０と、学習部２２と、取得部２４と、生成部２６と、を備えている。

【0019】

本実施形態の回路設計支援装置１０は、要求仕様を満たすアナログ回路の回路内における素子の配置を自動的に決定する。

【0020】

学習用データ記憶部１２には、回路の特性を表す回路特性値と、当該回路内における素子の配置を表す素子配置データとが対応付けられた複数の学習用データが格納されている。図２は、本実施形態の学習用データ記憶部１２に格納される複数の学習用データの一例を示す図である。図２に示されるように、学習用データ記憶部１２には、所望の特性を有しているアナログ回路の各々についての、回路特性値と素子配置データとが対応付けられて格納される。例えば、データＩＤ「００００１」の学習用データは、回路特性値Ｐ１と素子配置データＣ１とが対応付けられている。

【0021】

回路特性値は、アナログ回路の特性を表す情報であり、例えば、アナログ回路の消費電力、位相余裕、及び同相除去比等の値である。

【0022】

素子配置データは、アナログ回路内における素子の配置を表す情報である。図３～図５に、素子配置データを説明するための図を示す。本実施形態では、図３に示されるように、回路図ＣがメッシュデータＭによって表現される。図４に示されるように、回路図Ｃの各箇所に配置されているＮ型ＭＯＳトランジスタはメッシュデータＭにおいてはＮとして表現され、Ｐ型ＭＯＳトランジスタはＰとして表現され、抵抗はＲと表現される。素子配置データは、複数の異なる種類の素子を表すマルチラベルデータである。具体的には、図５に示されるように、抵抗の配置を表すラベルデータＲＲと、ＰＭＯＳの配置を表すラベルデータＰＲと、ＮＭＯＳの配置を表すラベルデータＮＲとが予め用意され、それらのデータが素子配置データとして学習用データ記憶部１２へ格納される。なお、図５に示されるように、素子が位置する箇所にはラベル１が付与される。

【0023】

図６に、要求性能とその要求性能を満たす回路構造を表す素子配置データの一例を示す。図６に示されるように、素子配置データＲ１は、基本のトポロジーに相当する回路構造を表している。また、素子配置データＲ２は、差動増幅段がカスコードである回路トポロジーに相当する回路構造を表している。また、素子配置データＲ３は、出力段がスーパーソースフォロワである回路トポロジーに相当する回路構造を表している。また、素子配置データＲ４は、差動増幅段がRail to Railで出力段がプッシュプルである回路トポロジーに相当する回路構造を表している。

【0024】

なお、学習用データの収集には、例えば、遺伝的アルゴリズム（ＧＡ）を利用することが可能である。例えば、複数の異なる評価関数を設定することにより、様々な回路配置のデータを効率的に収集することが可能である。

【0025】

学習済みモデル記憶部１４には、回路特性値から素子配置データを出力する学習済みモデルが格納されている。

【0026】

図７に、学習済みモデルを説明するための図を示す。学習済みモデルは、例えば、ニューラルネットワークモデル等の機械学習モデルである。なお、学習済みモデルとしては、ニューラルネットワークモデルに限らずその他のモデルであってもよい。

【0027】

図７に示されるように、学習済みモデルは、回路特性値（又は、回路の要求特性を表す要求回路特性値）が入力されると、素子配置データを出力するように構成されている。

【0028】

例えば、ある所望の要求回路特性値として、アナログ回路の消費電力、位相余裕、及び同相除去比等の値が学習済みモデルへ入力されると、その要求回路特性値を満たすような素子配置の確率が学習済みモデルから出力される。例えば、ある位置には抵抗が配置される確率が０．８、別の位置にはＰＭＯＳが配置される確率が０．６といったデータが学習済みモデルから出力される。これらのデータに対して所定の閾値処理が実行され、例えば、０．８以上の確率の箇所には素子が配置されるものとされる。

【0029】

結果記憶部１６には、後述する生成部２６によって得られる素子配置データが格納される。

【0030】

学習用データ取得部２０は、学習用データ記憶部１２から複数の学習用データを取得する。

【0031】

学習部２２は、学習用データ取得部２０によって取得された複数の学習用データに基づいて機械学習モデルを教師学習させることにより、回路特性値から素子配置データを出力するための学習済みモデルを学習させる。そして、学習部２２は、学習済みモデルを学習済みモデル記憶部１４へ格納する。

【0032】

取得部２４は、学習済みモデル記憶部１４から学習済みモデルを取得する。

【0033】

生成部２６は、取得部２４によって取得された学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する。そして、生成部２６は、素子配置データを結果記憶部１６へ格納する。これにより、要求回路特性値を満たすような素子配置データが自動的に取得される。

【0034】

なお、生成部２６は、素子配置データに基づいて、既知の技術を利用して、素子間の配線を生成することにより、要求性能を満たすような回路構造データを生成してもよい。また、例えば、生成部２６は、上記特開２０２０‐１８７３９５号公報に開示されている技術を利用して回路構造データに含まれる各素子の素子値を更に計算するようにしてもよい。

【0035】

回路設計支援装置１０は、例えば、図８に示すコンピュータ５０で実現することができる。コンピュータ５０はＣＰＵ５１、一時記憶領域としてのメモリ５２、及び不揮発性の記憶部５３を備える。また、コンピュータ５０は、入出力装置等（図示省略）が接続される入出力interface（Ｉ／Ｆ）５４、及び記録媒体に対するデータの読み込み及び書き込みを制御するread/write（Ｒ／Ｗ）部５５を備える。また、コンピュータ５０は、インターネット等のネットワークに接続されるネットワークＩ／Ｆ５６を備える。ＣＰＵ５１、メモリ５２、記憶部５３、入出力Ｉ／Ｆ５４、Ｒ／Ｗ部５５、及びネットワークＩ／Ｆ５６は、バス５７を介して互いに接続される。

【0036】

記憶部５３は、Hard Disk Drive（ＨＤＤ）、solid state drive（ＳＳＤ）、フラッシュメモリ等によって実現できる。記憶媒体としての記憶部５３には、コンピュータ５０を機能させるためのプログラムが記憶されている。ＣＰＵ５１は、プログラムを記憶部５３から読み出してメモリ５２に展開し、プログラムが有するプロセスを順次実行する。

【0037】

＜回路設計支援装置１０の作用＞

【0038】

次に、本実施形態の回路設計支援装置１０の作用について説明する。ユーザが回路設計支援装置１０を操作し、回路設計支援装置１０が学習処理の指示信号を受け付けると、回路設計支援装置１０は、図９に示される学習処理ルーチンを実行する。

【0039】

ステップＳ１００において、学習用データ取得部２０は、学習用データ記憶部１２から複数の学習用データを取得する。

【0040】

ステップＳ１０２において、学習部２２は、上記ステップＳ１００で取得された複数の学習用データに基づいて機械学習モデルを教師学習させることにより、回路特性値から素子配置データを出力するためのモデルを学習させ、学習済みモデルを生成する。

【0041】

ステップＳ１０４において、学習部２２は、上記ステップＳ１０２で生成された学習済みモデルを学習済みモデル記憶部１４へ格納する。

【0042】

図９に示される学習処理ルーチンが実行されると、学習済みモデルが学習済みモデル記憶部１４へ格納されたことになる。

【0043】

次に、ユーザが回路設計支援装置１０を操作し、回路設計支援装置１０が素子配置推定処理の指示信号を受け付けると、回路設計支援装置１０は、図１０に示される素子配置推定処理ルーチンを実行する。

【0044】

ステップＳ２００において、取得部２４は、学習済みモデル記憶部１４から学習済みモデルを読み出す。

【0045】

ステップＳ２０２において、生成部２６は、上記ステップＳ２００で取得された学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する。

【0046】

ステップＳ２０４において、生成部２６は、ステップＳ２０２で生成された素子配置データを結果記憶部１６へ格納する。

【0047】

以上説明したように、本実施形態に係る回路設計支援装置１０は、回路内における素子の配置を表す素子配置データと回路の特性を表す回路特性値とが対応付けられた複数の学習用データを取得する。回路設計支援装置１０は、複数の学習用データに基づいて機械学習モデルを学習させることにより、回路特性値から素子配置データを出力するための学習済みモデルを学習させる。

【0048】

また、本実施形態に係る回路設計支援装置１０は、学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する。

【0049】

これにより、回路特性値から回路内における素子配置データを効率的に生成することができる。また、回路特性値を満たすような素子配置データを自動的に得ることができる。さらに、回路の合成とその回路の素子値の探索とを繰り返すことなく、要求性能を満たすような回路内の素子の配置を決定することができる。

【実施例】

【0050】

次に、本実施形態に係る回路設計支援装置１０の実施例について説明する。本実施例では、ある要求回路特性を満たすような素子配置データを自動生成した。

【0051】

本実施例では、まず、2,682個の学習用データを用いて学習済みモデルを生成した。なお、学習済みモデルを生成する際の諸条件は以下の表１の通りである。以下の表１の評価関数及び損失関数は、平均二乗誤差を表す。

【0052】

【表1】

【0053】

次に、以下の表２に示すような要求回路特性値を設定した。

【0054】

【表2】

【0055】

上記表２に示される要求回路特性値を学習済みモデルへ入力したところ、図１１の上側に示されるような素子配置データが出力された。なお、図１１の下側の回路構造データは、素子配置データを元に作成されたものである。図１１の素子配置データは、概ね「大きい利得」、「小さい出力抵抗」、「スルーレートを大きく」、及び「消費電力が小さい」回路を設計するように要求回路特性値を入力した際に学習済みモデルであるニューラルネットワークが予測した素子配置データである。実際に、図１１に示した予測された回路構造は、利得やスルーレートが高くなりやすいカスコード接続の入力段、低い出力抵抗を実現できるスーパーソースフォロアの出力段の回路構造が予測され、回路設計の定石とも合致している。またこの予測された回路構造は、学習用データとして用いた回路構造の中にはない新たな回路構造であり、本手法によれば、新たな回路構造を創造できる可能性も示されている。

【0056】

なお、本発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。

【0057】

例えば、上記実施形態では、回路設計支援装置１０が、学習処理と素子配置推定処理とを実行する場合を例に説明したがこれに限定されるものではない。例えば、学習装置が学習処理を実行し、学習装置とは異なる別の装置が素子配置推定処理を実行するようにしてもよい。

【符号の説明】

【0058】

１０ 回路設計支援装置
１２ 学習用データ記憶部
１４ 学習済みモデル記憶部
１６ 結果記憶部
２０ 学習用データ取得部
２２ 学習部
２４ 取得部
２６ 生成部
５０ コンピュータ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】