▶ 京東方科技集團股▲ふん▼有限公司の特許一覧 ▶ 北京京▲東▼方技▲術▼▲開▼▲発▼有限公司の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-30
(45)【発行日】2024-08-07
(54)【発明の名称】アレイ基板、表示パネル及び表示装置
(51)【国際特許分類】
G09G 3/3233 20160101AFI20240731BHJP
G09F 9/30 20060101ALI20240731BHJP
G09G 3/20 20060101ALI20240731BHJP
【ＦＩ】
G09G3/3233
G09F9/30 308Z
G09G3/20 621M
G09G3/20 680G
G09G3/20 622E
G09G3/20 622A
G09G3/20 622G
G09G3/20 621J
【請求項の数】
12
(21)【出願番号】P 2021538325
(86)(22)【出願日】2020-07-22
(65)【公表番号】
(43)【公表日】2022-09-27
(86)【国際出願番号】 CN2020103541
(87)【国際公開番号】W WO2021013181
(87)【国際公開日】2021-01-28
【審査請求日】2023-07-18
(31)【優先権主張番号】201921162475.5
(32)【優先日】2019-07-23
(33)【優先権主張国・地域又は機関】CN
(73)【特許権者】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ
(73)【特許権者】
【識別番号】519385216
【氏名又は名称】北京京▲東▼方技▲術▼▲開▼▲発▼有限公司
【氏名又は名称原語表記】ＢＥＩＪＩＮＧ ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＤＥＶＥＬＯＰＭＥＮＴ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｒｏｏｍ ４０７，Ｂｕｉｌｄｉｎｇ １，Ｎｏ．９ Ｄｉｚｅ Ｒｏａｄ，ＢＤＡ，Ｂｅｉｊｉｎｇ，１００１７６，ＣＨＩＮＡ
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】ハオ シュエグアン
(72)【発明者】
【氏名】チャオ ヨン
(72)【発明者】
【氏名】ウー シンイン
【審査官】公文代 康祐
(56)【参考文献】
【文献】中国特許出願公開第１０９１４７６４５（ＣＮ，Ａ）
【文献】特開２０１４－０２６２５８（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１８／００７５８１０（ＵＳ，Ａ１）
【文献】特開２０１８－１１２７４１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｇ ３／３２３３
Ｇ０９Ｇ ３／２０
Ｇ０９Ｆ ９／３０
(57)【特許請求の範囲】
【請求項1】
表示領域と、前記表示領域の外側に位置する周辺領域とを有し、前記表示領域は、２つの実質的に平行な第１側辺と複数の円弧辺とを有し、第１側辺の各々の少なくとも一端は、前記複数の円弧辺のうちの１つの円弧辺に接続するアレイ基板であって、前記アレイ基板は、
前記表示領域に設けられた複数のサブ画素と、
前記周辺領域に設けられた少なくとも１つのゲート駆動回路とを備え、ゲート駆動回路の各々は、前記複数の円弧辺のうちの少なくとも１つのうちの円弧辺の各々に沿って順次分布した複数のＧＯＡユニットと、前記円弧辺に接続された１つの前記第１側辺に沿って順次分布した複数の有効ＧＯＡユニットとを有し、前記複数のＧＯＡユニットは、少なくとも１つの有効ＧＯＡユニットと、少なくとも１つの仮想ＧＯＡユニットとを有し、有効ＧＯＡユニットの各々は、少なくとも１つの前記サブ画素に駆動信号を供給するように構成され、前記少なくとも１つの仮想ＧＯＡユニットは、前記複数のＧＯＡユニットのうちの前記少なくとも１つの有効ＧＯＡユニット以外のＧＯＡユニットであり、
前記複数のＧＯＡユニットのうちの隣接する２つのＧＯＡユニット間の間隔は、前記複数の有効ＧＯＡユニットのうちの隣接する２つの有効ＧＯＡユニット間の間隔とほぼ同じであり、
前記有効ＧＯＡユニットは、入力サブ回路、プルダウンサブ回路、プルアップ制御サブ回路、プルアップサブ回路、出力制御サブ回路、及び出力サブ回路を有し、
前記入力サブ回路は、信号入力端子、第１ノード、及び第２クロック信号端子に接続され、前記入力サブ回路は、前記第２クロック信号端子の電圧の制御下で、前記信号入力端子の電圧を前記第１ノードに出力するように構成され、
前記プルダウンサブ回路は、第１電圧端子、第２ノード、及び前記第２クロック信号端子に接続され、前記プルダウンサブ回路は、前記第２クロック信号端子の電圧の制御下で、前記第１電圧端子の電圧を前記第２ノードに出力するように構成され、
前記プルアップ制御サブ回路は、第１クロック信号端子、前記第１ノード、前記第２ノード、及び第２電圧端子に接続され、前記プルアップ制御サブ回路は、前記第１クロック信号端子と前記第２ノードの電圧の制御下で、前記第２電圧端子の電圧を前記第１ノードに出力するように構成され、
前記プルアップサブ回路は、前記第２ノード、前記第２電圧端子、及び信号出力端子に接続され、前記プルアップサブ回路は、前記第２ノードの電圧の制御下で、前記第２電圧端子の電圧を前記信号出力端子に出力するように構成され、
前記出力制御サブ回路は、前記第１ノード、前記第１電圧端子、及び前記出力サブ回路に接続され、前記出力制御サブ回路は、第１電圧端子の電圧により、前記出力サブ回路と前記第１ノードとの間のオン/オフを制御するように構成され、
前記出力サブ回路は、前記第１クロック信号端子、及び前記信号出力端子に接続され、前記出力サブ回路は、前記出力制御サブ回路がオンの時、前記第１ノードの電圧の制御下で、前記第１クロック信号端子の電圧を前記信号出力端子に出力するように構成され、
ＧＯＡユニットの各々が占める領域が第１領域と第２領域とを有し、前記プルアップ制御サブ回路は、第１制御ユニットと第２制御ユニットとを有し、前記第１制御ユニットは、前記第２ノード、前記第２電圧端子、及び前記第２制御ユニットに接続され、前記第２制御ユニットは、前記第１ノードと前記第１クロック信号端子とにさらに接続され、
前記有効ＧＯＡユニットにおいて、前記第１制御ユニットにおける少なくとも一部のトランジスタ及び／又は前記第２制御ユニットにおける少なくとも一部のトランジスタは、前記有効ＧＯＡユニットの第２領域に位置する、アレイ基板。
【請求項2】
少なくとも１つの仮想ＧＯＡユニットは、前記複数のＧＯＡユニットのうちの隣接する２つの有効ＧＯＡユニットの間に設けられる、請求項１に記載のアレイ基板。
【請求項3】
前記複数のＧＯＡユニットのうちのいずれか１つの有効ＧＯＡユニットは、前記少なくとも１つの仮想ＧＯＡユニットよりも前記複数の有効ＧＯＡユニットに近い、請求項１に記載のアレイ基板。
【請求項4】
前記有効ＧＯＡユニットは、複数のトランジスタを有し、前記少なくとも１つの仮想ＧＯＡユニットは、複数のトランジスタを有し、前記少なくとも１つの仮想ＧＯＡユニットにおけるトランジスタ数は、前記有効ＧＯＡユニットにおけるトランジスタ数よりも少ない、請求項１に記載のアレイ基板。
【請求項5】
ＧＯＡユニットの各々が占める領域は、第１領域と第２領域とを有し、前記有効ＧＯＡユニットは、前記有効ＧＯＡユニットの第１領域に配置された第１サブ回路と、前記有効ＧＯＡユニットの第２領域に配置された第２サブ回路とを有し、前記第１サブ回路は、複数のトランジスタを有し、前記第２サブ回路は、少なくとも１つのトランジスタを有し、
少なくとも１つの仮想ＧＯＡユニットは、仮想ＧＯＡユニットの各々の第１領域に配置された第１サブ回路を有し、且つ前記第２サブ回路を有さず、前記仮想ＧＯＡユニットの第２領域は、前記仮想ＧＯＡユニットが占める領域のうちの前記周辺領域の外縁に近い半分の領域に位置する、請求項４に記載のアレイ基板。
【請求項6】
前記有効ＧＯＡユニットの各々は、複数の信号伝送経路によって結合された複数のトランジスタを有し、少なくとも１つの仮想ＧＯＡユニットは、複数のトランジスタを有し、仮想ＧＯＡユニットの各々における複数のトランジスタは、前記有効ＧＯＡユニットにおける複数のトランジスタの位置に対応し、前記少なくとも１つの仮想ＧＯＡユニットにおいて、複数のトランジスタに結合された複数の信号伝送経路のうちの少なくとも１つは、切断されている、請求項１に記載のアレイ基板。
【請求項7】
ＧＯＡユニットの各々が占める領域は、第１領域と第２領域とを有し、前記ＧＯＡユニットは、前記第１領域に配置された少なくとも１つのトランジスタと、前記第２領域に配置された少なくとも１つのトランジスタとを有し、前記少なくとも１つの仮想ＧＯＡユニットにおいて、前記第２領域に位置するトランジスタに結合された信号伝送経路のうちの少なくとも１つは、切断されており、
前記仮想ＧＯＡユニットの第２領域は、前記仮想ＧＯＡユニットが占める領域のうちの前記周辺領域の外縁に近い半分の領域に位置する、請求項６に記載のアレイ基板。
【請求項8】
前記仮想ＧＯＡユニットの第２領域は、第１領域よりも前記周辺領域の外縁に近い、請求項５又は７に記載のアレイ基板。
【請求項9】
ＧＯＡユニットの各々が占める領域が第１領域と第２領域とを有する場合、前記有効ＧＯＡユニットにおいて、前記入力サブ回路における少なくとも一部のトランジスタ及び／又は前記プルダウンサブ回路における少なくとも一部のトランジスタは、前記有効ＧＯＡユニットの第２領域に位置する、請求項１に記載のアレイ基板。
【請求項10】
前記少なくとも１つのゲート駆動回路は、２つのゲート駆動回路を有し、前記２つのゲート駆動回路は、前記２つの第１側辺、及び前記２つの第１側辺に接続された円弧辺の外側の周辺領域にそれぞれ位置することを特徴とする、請求項１に記載のアレイ基板。
【請求項11】
請求項１～１０のいずれかに記載のアレイ基板を備えることを特徴とする、表示パネル。
【請求項12】
請求項１１に記載の表示パネルを備えることを特徴とする、表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、表示技術の分野に関し、特にアレイ基板、表示パネル及び表示装置に関するものである。
【背景技術】
【0002】
図１に示すように、近年では、角Ｒ（即ち、コーナーＲ又は面取り）を有する表示パネルは、広く適用されており、狭額縁化のために、表示パネルは通常、ＧＯＡ（Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ）技術、即ち、表示パネルにおけるアレイ基板のベース基板上にゲート駆動回路（ＧＯＡ回路とも言う）を作製することが多く採用されている。ここで、ゲート駆動回路は、表示パネルにおける複数の駆動信号線、例えばゲート線に一対一対応して接続される複数のＧＯＡユニット（シフトレジスタとも言う）を含む。
【発明の概要】
【課題を解決するための手段】
【0003】
一態様では、アレイ基板を提供する。このアレイ基板は、表示領域と、前記表示領域の外側に位置する周辺領域とを有し、前記表示領域は、２つの実質的に平行な第１側辺と複数の円弧辺とを有し、第１側辺の各々の少なくとも一端は、前記複数の円弧辺のうちの１つの円弧辺に接続する。前記アレイ基板は、前記表示領域に設けられた複数のサブ画素と、前記周辺領域に設けられた少なくとも１つのゲート駆動回路とを備える。ゲート駆動回路の各々は、前記複数の円弧辺のうちの少なくとも１つのうちの円弧辺の各々に沿って順次分布した複数のＧＯＡユニットと、前記円弧辺に接続された１つの前記第１側辺に沿って順次分布した複数の有効ＧＯＡユニットとを有し、前記複数のＧＯＡユニットは、少なくとも１つの有効ＧＯＡユニットと、少なくとも１つの仮想ＧＯＡユニットとを有し、有効ＧＯＡユニットの各々は、少なくとも１つの前記サブ画素に駆動信号を供給するように構成され、前記少なくとも１つの仮想ＧＯＡユニットは、前記複数のＧＯＡユニットのうちの前記少なくとも１つの有効ＧＯＡユニット以外のＧＯＡユニットであり、前記複数のＧＯＡユニットのうちの隣接する２つのＧＯＡユニット間の間隔は、前記複数の有効ＧＯＡユニットのうちの隣接する２つの有効ＧＯＡユニット間の間隔とほぼ同じである。
【0004】
幾つかの実施例において、少なくとも１つの仮想ＧＯＡユニットは、前記複数のＧＯＡユニットのうちの隣接する２つの有効ＧＯＡユニットの間に設けられる。
【0005】
幾つかの実施例において、前記複数のＧＯＡユニットのうちのいずれか１つの有効ＧＯＡユニットは、前記少なくとも１つの仮想ＧＯＡユニットよりも前記複数の有効ＧＯＡユニットに近い。
【0006】
幾つかの実施例において、前記有効ＧＯＡユニットは、複数のトランジスタを有し、前記少なくとも１つの仮想ＧＯＡユニットは、複数のトランジスタを有し、前記少なくとも１つの仮想ＧＯＡユニットにおけるトランジスタ数は、前記有効ＧＯＡユニットにおけるトランジスタ数よりも少ない。
【0007】
幾つかの実施例において、ＧＯＡユニットの各々が占める領域は、第１領域と第２領域とを有し、前記有効ＧＯＡユニットは、前記有効ＧＯＡユニットの第１領域に配置された第１サブ回路と、前記有効ＧＯＡユニットの第２領域に配置された第２サブ回路とを有し、前記第１サブ回路は、複数のトランジスタを有し、前記第２サブ回路は、少なくとも１つのトランジスタを有し、少なくとも１つの仮想ＧＯＡユニットは、仮想ＧＯＡユニットの各々の第１領域に配置された第１サブ回路を有し、且つ前記第２サブ回路を有さず、前記仮想ＧＯＡユニットの第２領域は、前記仮想ＧＯＡユニットが占める領域のうちの前記周辺領域の外縁に近い半分の領域に位置する。
【0008】
幾つかの実施例において、前記有効ＧＯＡユニットの各々は、複数の信号伝送経路によって結合された複数のトランジスタを有し、少なくとも１つの仮想ＧＯＡユニットは、複数のトランジスタを有し、仮想ＧＯＡユニットの各々における複数のトランジスタは、前記有効ＧＯＡユニットにおける複数のトランジスタの位置に対応し、前記少なくとも１つの仮想ＧＯＡユニットにおいて、複数のトランジスタに結合された複数の信号伝送経路のうちの少なくとも１つは、切断されている。
【0009】
幾つかの実施例において、ＧＯＡユニットの各々が占める領域は、第１領域と第２領域とを有し、前記ＧＯＡユニットは、前記第１領域に配置された少なくとも１つのトランジスタと、前記第２領域に配置された少なくとも１つのトランジスタとを有し、前記少なくとも１つの仮想ＧＯＡユニットにおいて、前記第２領域に位置するトランジスタに結合された信号伝送経路のうちの少なくとも１つは、切断されており、前記仮想ＧＯＡユニットの第２領域は、前記仮想ＧＯＡユニットが占める領域のうちの前記周辺領域の外縁に近い半分の領域に位置する。
【0010】
幾つかの実施例において、前記仮想ＧＯＡユニットの第２領域は、第１領域よりも前記周辺領域の外縁に近い。
【0011】
幾つかの実施形態において、前記有効ＧＯＡユニットは、入力サブ回路、プルダウンサブ回路、プルアップ制御サブ回路、プルアップサブ回路、出力制御サブ回路、及び出力サブ回路を備え、前記入力サブ回路は、信号入力端子、第１ノード、及び第２クロック信号端子に接続され、前記入力サブ回路は、前記第２クロック信号端子の電圧の制御下で、前記信号入力端子の電圧を前記第１ノードに出力するように構成され、前記プルダウンサブ回路は、第１電圧端子、第２ノード、及び前記第２クロック信号端子に接続され、前記プルダウンサブ回路は、前記第２クロック信号端子の電圧の制御下で、前記第１電圧端子の電圧を前記第２ノードに出力するように構成され、前記プルアップ制御サブ回路は、第１クロック信号端子、前記第１ノード、前記第２ノード、及び第２電圧端子に接続され、前記プルアップ制御サブ回路は、前記第１クロック信号端子と前記第２ノードの電圧の制御下で、前記第２電圧端子の電圧を前記第１ノードに出力するように構成され、前記プルアップサブ回路は、前記第２ノード、前記第２電圧端子、及び信号出力端子に接続され、前記プルアップサブ回路は、前記第２ノードの電圧の制御下で、前記第２電圧端子の電圧を前記信号出力端子に出力するように構成され、前記出力制御サブ回路は、前記第１ノード、前記第１電圧端子、及び前記出力サブ回路に接続され、前記出力制御サブ回路は、第１電圧端子の電圧により、前記出力サブ回路と前記第１ノードとの間のオン/オフを制御するように構成され、前記出力サブ回路は、前記第１クロック信号端子、及び前記信号出力端子に接続され、前記出力サブ回路は、前記出力制御サブ回路がオンの時、前記第１ノードの電圧の制御下で、前記第１クロック信号端子の電圧を前記信号出力端子に出力するように構成される。
【0012】
幾つかの実施例において、ＧＯＡユニットの各々が占める領域が第１領域と第２領域とを有する場合、前記有効ＧＯＡユニットにおいて、前記入力サブ回路における少なくともの一部のトランジスタ及び／又は前記プルダウンサブ回路における少なくともの一部のトランジスタは、前記有効ＧＯＡユニットの第２領域に位置する。
【0013】
幾つかの実施例において、ＧＯＡユニットの各々が占める領域が第１領域と第２領域とを有する場合、前記プルアップ制御サブ回路は、第１制御ユニットと第２制御ユニットとを有し、前記第１制御ユニットは、前記第２ノード、前記第２電圧端子、及び前記第２制御ユニットに接続され、前記第２制御ユニットは、前記第１ノードと前記第１クロック信号端子とにさらに接続され、前記有効ＧＯＡユニットにおいて、前記第１制御ユニットにおける少なくともの一部のトランジスタ及び／又は前記第２制御ユニットにおける少なくともの一部のトランジスタは、前記有効ＧＯＡユニットの第２領域に位置する。
【0014】
幾つかの実施例において、前記少なくとも１つのゲート駆動回路は、２つのゲート駆動回路を有し、前記２つのゲート駆動回路は、前記２つの第１側辺、及び前記２つの第１側辺に接続された円弧辺の外側の周辺領域にそれぞれ位置する。
【0015】
別の態様では、表示パネルを提供する。前記表示パネルは、いずれかの上記実施例に記載のアレイ基板を備える。
【0016】
さらに別の態様では、本開示の実施例は、さらに表示装置を提供する。前記表示装置は、いずれかの上記実施例に記載の表示パネルを備える。
【図面の簡単な説明】
【0017】
本開示又は関連技術における技術的解決手段をより明確的に説明するため、以下は本開示の幾つかの実施例又は関連技術に用いる図面について簡単に説明する。以下の説明における図面は、本開示の幾つかの実施例の図面に過ぎないことは明らかである。当業者であれば、これらの図面によって他の図面が取得することができる。さらに、以下の説明における図面は、概略図と見なすことができ、本開示の実施例に係る製品の実際の寸法、方法の実際のプロセス、信号の実際のタイミングなどを限定するものではない。
【0018】
【図1】
特殊な形状の表示パネルの構成図である。
【図2】本開示の幾つかの実施例に係る表示パネル（アレイ基板）の構成図である。
【図3】本開示の幾つかの実施例に係るＯＬＥＤの構成図である。
【図5】関連技術に係るアレイ基板の部分構成図である。
【図6】本開示の幾つかの実施例に係る仮想ＧＯＡ回路及び有効ＧＯＡ回路の領域分割図である。
【図7】本開示の幾つかの実施例に係る別の仮想ＧＯＡ回路及び有効ＧＯＡ回路の領域分割図である。
【図8】本開示の幾つかの実施例に係る有効ＧＯＡユニットの構成図である。
【図9】本開示の幾つかの実施例に係る有効ＧＯＡユニットの回路構成図である。
【図10】本開示の幾つかの実施例に係る仮想ＧＯＡユニットの回路構成図である。
【図11】本開示の幾つかの実施例に係る仮想ＧＯＡユニットの構成図である。
【図12】本開示の幾つかの実施例に係る別の仮想ＧＯＡユニットの回路構成図である。
【発明を実施するための形態】
【0019】
以下、図面を参照し、本開示の実施例における技術的解決手段を明確かつ完全に説明する。無論、ここに記載された実施例はあくまで本開示の実施例の一部のみであり、全ての実施例ではないと理解されるべきである。本開示における実施例に基づき、当業者が取得する他のすべての実施例は、本開示の請求範囲に含まれるものとする。
【0020】
文脈上別段の解釈を要しない限り、本明細書及び特許請求の範囲全体において、用語「備える（ｃｏｍｐｒｉｓｅ）」及びその他の形式、例えば、第三人称の単数形である「備える（ｃｏｍｐｒｉｓｅｓ）」及び現在分詞の形式である「備える（ｃｏｍｐｒｉｓｉｎｇ）」は、開放、包括的な意味、即ち「備えるが、これらに限定されない」と解釈されるべきである。明細書の説明において、用語「１つの実施例（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「幾つかの実施例（ｓｏｍｅ ｅｍｂｏｄｉｍｅｎｔｓ）」、「例示的な実施例（ｅｘｅｍｐｌａｒｙ ｅｍｂｏｄｉｍｅｎｔｓ）」、「例示（ｅｘａｍｐｌｅ）」、「特定の例示（ｓｐｅｃｉｆｉｃ ｅｘａｍｐｌｅ）」、又は「幾つかの例示（ｓｏｍｅ ｅｘａｍｐｌｅｓ）」などは、この実施例又は例示に関連する特定の特徴、構成、材料、又は特性が、本開示の少なくとも１つの実施例又は例示に含まれることを示すことが意図される。上記の用語の概略的な表現は、必ずしも同じ実施例又は例示を指すわけではない。さらに、説明された特定の特徴、構成、材料、又は特性は、任意の適切な態様で、任意の１つ又は複数の実施例又は例示に含まれ得る。
【0021】
以下、用語「第１」、「第２」及び類似の用語は異なる構成要素を区別するためにのみ使用され、任意の順序及び相対的な重要性を明示又は暗示する、又は対象となる技術的特徴の数を明示又は暗示すると理解されるべきではない。従って、「第１」、「第２」で限定される特徴は、１つ又は複数の該特徴を明示的又は暗黙的に含むことができる。本開示の実施例の説明では、特に説明がない限り、「複数」は２つ以上を意味する。
【0022】
幾つかの実施例を説明する時、「結合」と「接続」及びそれらに由来する表現を使用する場合がある。例えば、幾つかの実施例を説明する時、２つ又は２つ以上の構成要素がお互いに直接的な物理的又は電気的接触を有することを示すように、「接続」という用語を使用する場合がある。又は、幾つかの実施例を説明する時、２つ又は２つ以上の構成要素が直接的な物理的又は電気的接触を有することを示すように、「結合」という用語を使用する場合がある。しかしながら、「結合」又は「通信可能に結合された（ｃｏｍｍｕｎｉｃａｔｉｖｅｌｙ ｃｏｕｐｌｅｄ）」という用語は、２つ又は２つ以上の構成要素が互いに直接接触していないが、依然として互いに協働又は相互作用することも意味し得る。ここに開示された実施例は、必ずしも本明細書の内容に限定されない。
【0023】
「Ａ及び／又はＢ」は、Ａのみ、Ｂのみ、及びＡとＢの組合せの３つの組合せを含む。
【0024】
本明細書で使用されるように、文脈に応じて、用語「場合」は、「……時」又は「……際」又は「決定に応答する」又は「検出に応答する」を意味すると任意選択的に解釈される。同様に、文脈に応じて、「……が決定された場合」又は「［記載された条件又はイベント］が検出された場合」という文節は、「……が決定される時」、又は「……の決定に応答する」、又は「［記載された条件又はイベント］が検出された時」を意味すると任意選択的に解釈される。
【0025】
本明細書において、「…に適用する」又は「…ように構成される」は、追加のタスク又はステップを実行するように適用又は構成される装置を排除しない開放的且つ包括的な言語を意味する。
【0026】
また、「に基づいて」の使用は、１つ又は複数の前記条件又は値に「基づいて」行われる処理、ステップ、計算、又は他の動作が、実際的には、追加の条件又は前記値を超えることに基づき得るため、開放的且つ包括的であることを意味する。
【0027】
本明細書で使用されるように、「約」、「近似」、又は「およそ」は、記載された値、及び特定値の許容可能な偏差範囲内の平均値を含み、ここで、前記許容可能な偏差範囲は、当業者によって検討されている測定及び特定量の測定に関連する誤差（即ち、測定システムの制限）を考慮して決定される。
【0028】
さらに、本願では、「上」、「下」、「左」、「右」、「水平」及び「垂直」などの方位用語は、図中の構成要素が概略的に配置される方位に関して定義され、これらの方向性用語は、相対的な説明及び明確化のために使用される相対的な概念であり、図中の構成要素が配置される方位の変化に応じて適宜変更され得ることが理解されるべきである。
【0029】
本開示の実施例は、テレビ、携帯電話、デスクトップコンピュータ、ノートパソコン、タブレットコンピュータ、携帯情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ、ＰＤＡ）、車載コンピュータなどであり得る表示装置を提供する。本開示の実施例は、上述した表示装置の具体的な形態に対して特に限定されない。図１は、表示装置が携帯電話である場合を例として示している。
【0030】
本開示の実施例に係る表示装置は、少なくとも表示パネルを有する。この表示パネルは、アレイ基板、ゲート駆動回路、ソース駆動回路、タイミング制御回路（ＴＣＯＮ）、プリント回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ、ＰＣＢ）、フレキシブルプリント回路基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ、ＦＰＣ）、及びその他の電子アクセサリー等を含む。
【0031】
上記表示パネルは、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）表示パネル、量子ドット発光ダイオード（Ｑｕａｎｔｕｍ Ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ、ＱＬＥＤ）表示パネル又はマイクロ発光ダイオード（Ｍｉｃｒｏ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ、Ｍｉｃｒｏ ＬＥＤ）表示パネル等であってもよく、本開示は、これを特に限定しない。
【0032】
ＯＬＥＤ表示パネルは、自発光、薄型、低消費電力、高コントラスト、高色域、フレキシブル表示の実現可能などの利点を有することから、広く注目されており、ＯＬＥＤ表示パネルも新たな世代の表示技術として誉れを得ている。説明の便宜上、本開示の以下の実施例は、いずれも上記表示パネルがＯＬＥＤ表示パネルであることを例として本開示を説明する。
【0033】
図２は、本開示の幾つかの実施例に係る表示パネルの構成図である。図２を参照すると、この表示パネル００１は、表示領域（ａｃｔｉｖｅ ａｒｅａ、ＡＡ領域と言い、有効表示領域とも言う）１と、表示領域１の外側に位置する周辺領域２とを含む。図２は、周辺領域２が表示領域１を囲んでいるように設けることを例として示している。
【0034】
図２を参照すると、上述した表示パネル００１には、複数のゲート線（Ｇａｔｅ Ｌｉｎｅ）ＧＬと複数のデータ線（Ｄａｔａ Ｌｉｎｅ）ＤＬとが設けられており、複数のゲート線ＧＬと複数のデータ線ＤＬは、表示領域１において交差して複数のサブ画素（ｓｕｂ ｐｉｘｅｌ）Ｐを画定する。
【0035】
表示領域１に位置する上述した複数のサブ画素Ｐは、少なくとも第１色サブ画素、第２色サブ画素及び第３色サブ画素を含む。ここで、第１色、第２色及び第３色は、三原色（例えば、赤色、緑色及び青色）である。
【0036】
説明の便宜上、本願では、上述した複数のサブ画素Ｐがマトリクス状に配列されているものを例として説明する。この場合、ゲート線ＧＬは水平方向Ｘに延在し、データ線ＤＬは垂直方向Ｙに延在し、水平方向Ｘに沿って一行に配列されたサブ画素Ｐを同一行のサブ画素と呼び、垂直方向Ｙに沿って一列に配列されたサブ画素Ｐを同一列のサブ画素と呼ぶ。
【0037】
また、図２に示すように、サブ画素Ｐの各々には、いずれも駆動部及び発光部を含む画素回路Ｓ（画素駆動回路とも言う）が設けられている。
【0038】
上記駆動部は、トランジスタとコンデンサとを含み、図２では、当該画素回路Ｓにおける駆動部が２Ｔ１Ｃ（即ち、１つの駆動トランジスタＭｄ、１つのスイッチングトランジスタＭｓ及び１つのストレージコンデンサＣｓｔを含む）である構成を例としてのみ示しているが、本発明はこれに限定されず、幾つかの実施例において、駆動部は、３Ｔ１Ｃ、４Ｔ１Ｃ等の回路構成を採用してもよい。
【0039】
上記発光部は、有機発光ダイオードＯＬＥＤを含む。図３に示すように、ＯＬＥＤは、カソード１１及びアノード１２、並びにカソード１１とアノード１２との間に位置する発光機能層１３を含む。ここで、発光機能層１３は有機発光層（Ｅｍｉｓｓｉｏｎ ｌａｙｅｒ、ＥＭＬ）を含んでもよく、有機発光層ＥＭＬとアノード１２との間に位置する正孔輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ、ＨＴＬ）及び／又は有機発光層ＥＭＬとカソード１１との間に位置する電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ、ＥＴＬ）を含んでもよい。もちろん、必要に応じて、幾つかの実施例において、正孔輸送層ＨＴＬとアノード１２との間に正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ、ＨＩＬ）を設けること、及び／又は、電子輸送層ＥＴＬとカソード１１との間に電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ、ＥＩＬ）などを設けることも可能であり、本開示はこれに限定されない。
【0040】
表示時には、カソード１１とアノード１２に印加される電圧を制御することにより、アノード１２で正孔を注入し、カソード１１で電子を注入して、形成された電子と正孔が有機発光層ＥＭＬで遭遇して励起子を生成することにより、有機発光層ＥＭＬを励起して発光させる。サブ画素Ｐの画素回路Ｓ内の駆動サブ回路がカソード１１とアノード１２とで形成される電流経路における駆動電流の大きさを制御することにより、有機発光層ＥＭＬの発光輝度が異なるようになり、これにより異なる階調表示を実現することができる。
【0041】
これに基づいて、図２に示すように、表示パネル００１は、周辺領域２にゲート線ＧＬに接続されたゲート駆動回路（ＧＯＡ回路とも言う）１０（本開示の実施例の図面には、いずれもゲート線ＧＬとゲート駆動回路１０とに接続されたことを例として示している）などの駆動信号線、と、データ線ＤＬに接続されたデータ駆動回路２０とをさらに備える。上記駆動信号線は、例えばゲート線又は発光制御線であってもよい。
【0042】
幾つかの実施例において、上記ゲート駆動回路１０は、ゲート線ＧＬの延長方向に沿った周辺領域２に配置されてもよく、データ駆動回路２０は、データ線ＤＬの延長方向に沿った周辺領域２に配置されてもよい。ゲート駆動回路１０によって画素回路Ｓが行ごとにオンされ、１行の画素回路Ｓがオンされる時、データ駆動回路２０によって画素データ電圧を当該行の各画素回路Ｓに書き込んで、画面表示を行う。
【0043】
本開示の実施例において、表示装置の額縁幅を狭くし、製作コストを低減するため、上記ゲート駆動回路１０を表示パネル００１におけるアレイ基板に直接集積する。
【0044】
表示パネル００１におけるアレイ基板の構成図は、図２に示す表示パネル００１の構成図と実質的に一致するため（しかしながら、両者の構成が同じであるとは限らない）、以下、図２に関連して、本開示のアレイ基板１００及びアレイ基板１００のベース基板上に位置するＧＯＡ回路１０の配置についてさらに説明する。
【0045】
本開示の実施例に係る特殊な形状の表示パネル００１（表示装置又はアレイ基板であってもよい）にとって、図２に示すように、表示領域１は、２つの実質的に平行な第１側辺Ｌ１とＬ１'及び２つの実質的に平行な第２側辺Ｌ２とＬ２'を含み、第１側辺Ｌ１と第２側辺Ｌ２とは実質的に垂直であり、且つ第１側辺の各々の少なくとも一端は、円弧辺Ｒ（コーナーＲ、面取り又は角Ｒとも言う）によって第２側辺に接続されている。即ち、本開示における表示パネル００１の表示領域１は、少なくとも２つの角Ｒが設けられている。
【0046】
幾つかの実施例において、表示領域１は、複数の角Ｒを含んでいてもよい。
【0047】
例示的には、図２に示すように、幾つかの実施例において、表示領域１は、２つの実質的に平行な第１側辺（Ｌ１及びＬ１’）と、２つの実質的に平行な第２側辺（Ｌ２及びＬ２’）とを含み、第１側辺Ｌ１と第２側辺とは、実質的に垂直であり、第１側辺（Ｌ１及びＬ１’）の各々の両端は、２つの第２側辺（Ｌ２及びＬ２’）にそれぞれ角Ｒにより接続される。この場合、表示領域１は、４つの角Ｒを有する。
【0048】
例示的には、他の幾つかの実施例において、表示領域１は、２つの実質的に平行な第１側辺（Ｌ１及びＬ１’）と、２つの実質的に平行な第２側辺（Ｌ２及びＬ２’）とを含んでもよく、第１側辺Ｌ１と第２側辺とは、実質的に垂直であり、２つの第１側辺（Ｌ１及びＬ１’）と１つの第２側辺（Ｌ２）はそれぞれ角Ｒにより接続される。この場合、表示領域１は、２つの角Ｒを有する。
【0049】
以下の実施例は、いずれも図２に示す表示領域１が４つの角Ｒを有することを例として本開示をさらに説明するものである。
【0050】
幾つかの実施例において、図２に示すように、アレイ基板１００は、表示領域１がゲート線ＧＬの延長方向における両側に位置する周辺領域２に、それぞれＧＯＡ回路１０が設けられている。もちろん、幾つかの実施例において、表示領域１がゲート線ＧＬの延長方向における一側に位置する周辺領域２にのみＧＯＡ回路を設けてもよい。
【0051】
この場合、アレイ基板１００のベース基板に設けられた単一のＧＯＡ回路１０にとって、図４Ａ、図４Ｂ及び図４Ｃ（図４Ａ、図４Ｂ及び図４Ｃは、図２のＡ１領域の部分拡大図である）に示すように、当該ＧＯＡ回路１０は、少なくとも１つの円弧辺Ｒのうちの各々に沿って順次分布した複数のＧＯＡユニットと、当該円弧辺Ｒに接続された１つの第１側辺Ｌ１に沿って順次分布した複数の有効ＧＯＡユニット１０１とを備え、複数のＧＯＡユニットは、少なくとも１つの有効ＧＯＡユニット１０１と、少なくとも１つの仮想ＧＯＡユニット１０２とを含み、有効ＧＯＡユニット１０１の各々は、少なくとも１つのサブ画素Ｐに駆動信号（即ち、走査信号又は発光制御信号）を供給するように構成されており、少なくとも１つの仮想ＧＯＡユニット１０２は、複数のＧＯＡユニットのうちの有効ＧＯＡユニット１０１以外のＧＯＡユニットである。
【0052】
ここで、少なくとも１つの円弧辺Ｒに沿って順次分布した複数のＧＯＡユニットのうちの隣接する２つのＧＯＡユニット間の間隔は、該円弧辺Ｒに接続する１つの第１側辺Ｌ１に沿って順次分布した複数の有効ＧＯＡユニット１０１のうちの隣接する２つの有効ＧＯＡユニット１０１間の間隔とほぼ同じである。
【0053】
なお、円弧辺Ｒに沿って順次分布した複数のＧＯＡユニットのうちの有効ＧＯＡユニット１０１と仮想ＧＯＡユニット１０２の数は限定されず、周辺領域２における円弧辺Ｒに近い位置での空間のサイズに応じて有効ＧＯＡユニット１０１と仮想ＧＯＡユニット１０２の数を選択的に設けることができる。
【0054】
ここで、仮想ＧＯＡユニット１０２は、周辺領域２に位置する少なくとも１つの仮想サブ画素Ｐに駆動信号を供給してもよいし、もちろん、仮想ＧＯＡユニット１０２は、信号を出力しない、即ち、いかなる仮想サブ画素Ｐに信号を供給してなくてもよい。
【0055】
これに基づいて、円弧辺Ｒに沿って順次分布した複数のＧＯＡユニットのうちの有効ＧＯＡユニット１０１と仮想ＧＯＡユニット１０２の分布方式は限定されない。以下は、２つの具体例を示す。本開示の実施例は、以下の２つの例示を含むが、これらに限定されない。
【0056】
実施例１
図４Ａ及び図４Ｂに示すように、少なくとも１つの仮想ＧＯＡユニット１０２は、少なくとも１つの円弧辺Ｒのうちの各々に沿って順次分布した複数のＧＯＡユニットのうちの隣接する２つの有効ＧＯＡユニット１０１の間に設けられる。
図４Ａ及び図４Ｂに示すように、少なくとも１つの仮想ＧＯＡユニット１０２は、少なくとも１つの円弧辺Ｒのうちの各々に沿って順次分布した複数のＧＯＡユニットのうちの隣接する２つの有効ＧＯＡユニット１０１の間に設けられる。
【0057】
ここで、隣接する２つの有効ＧＯＡユニット１０１の間には、１つの仮想ＧＯＡユニット１０２が設けられてもよく、隣接する２つの有効ＧＯＡユニット１０１の間には、２つ又は２つ以上の仮想ＧＯＡユニット１０２が設けられてもよく、これらに限定されない。隣接する２つの有効ＧＯＡユニット１０１間の間隔に応じて仮想ＧＯＡユニット１０２の数を選択的に設けてもよい。図４Ａ及び図４Ｂは、すべて隣接する２つの有効ＧＯＡユニット１０１の間に１つの仮想ＧＯＡユニット１０２が設けられていることを例として示す。
【0058】
また、円弧辺Ｒに沿って順次分布した複数のＧＯＡユニットのうちの両端に位置するＧＯＡユニットは、図４Ａに示すように、いずれも有効ＧＯＡユニット１０１であってもよいし、図４Ｂに示すように、いずれも仮想ＧＯＡユニット１０２であってもよいし、もちろん、円弧辺Ｒに沿って順次分布した複数のＧＯＡユニットのうちの一端が有効ＧＯＡユニット１０１で、他端が仮想ＧＯＡユニット１０２であってもよい。
【0059】
実施例２
図４Ｃに示すように、少なくとも１つの円弧辺Ｒのうちの各々に沿って順次分布した複数のＧＯＡユニットのうちのいずれか１つの有効ＧＯＡユニット１０１は、全ての仮想ＧＯＡユニット１０２よりも第１側辺Ｌ１に沿って順次分布した複数の有効ＧＯＡユニット１０１に近い。
図４Ｃに示すように、少なくとも１つの円弧辺Ｒのうちの各々に沿って順次分布した複数のＧＯＡユニットのうちのいずれか１つの有効ＧＯＡユニット１０１は、全ての仮想ＧＯＡユニット１０２よりも第１側辺Ｌ１に沿って順次分布した複数の有効ＧＯＡユニット１０１に近い。
【0060】
ここで、円弧辺Ｒに沿って順次分布した複数のＧＯＡユニットが複数の有効ＧＯＡユニット１０１を含む場合、複数の有効ＧＯＡユニット１０１は連続して配置され（即ち、隣接する２つの有効ＧＯＡユニット１０１の間に仮想ＧＯＡユニット１０２が配置されず）、且つ複数の有効ＧＯＡユニット１０１は、円弧辺Ｒに沿って順次分布した複数のＧＯＡユニットのうちの仮想ＧＯＡユニット１０２よりも、第１側辺Ｌ１に沿って順次分布した複数の有効ＧＯＡユニット１０１に近い。円弧辺Ｒに沿って順次分布した複数のＧＯＡユニットが複数の仮想ＧＯＡユニット１０２を含む場合、複数の仮想ＧＯＡユニット１０２は連続して配置され（即ち、隣接する２つの仮想ＧＯＡユニット１０２の間に有効ＧＯＡユニット１０１が配置されず）、複数の仮想ＧＯＡユニット１０２は、円弧辺Ｒに沿って順次分布した複数のＧＯＡユニットのうちの有効ＧＯＡユニット１０１よりも、第１側辺Ｌ１に沿って順次分布した複数の有効ＧＯＡユニット１０１から離れている。
【0061】
本開示の実施例において、有効ＧＯＡユニット１０１は、表示領域１に位置するサブ画素Ｐに駆動信号を供給するように構成されているため、有効ＧＯＡユニット１０１と表示領域１のサブ画素Ｐとの間に信号線を設ける必要があるが、少なくとも１つの円弧辺Ｒのうちの各々に沿って順次分布した複数のＧＯＡユニットのうちのいずれか１つの有効ＧＯＡユニット１０１が、全ての仮想ＧＯＡユニット１０２よりも第１側辺Ｌ１に沿って順次分布した複数の有効ＧＯＡユニット１０１に近い場合、信号線の長さを短くすることができ、配線のレイアウトが有利になる。
【0062】
上記の表示パネル００１について、表示領域１の第１側辺Ｌ１の各々の少なくとも一端が円弧辺Ｒにより第２側辺Ｌ２に接続されているため、周辺領域２における円弧辺Ｒに近い位置での空間は大きくなる。関連技術のＧＯＡ回路の設計時、ＧＯＡ回路１０は、１つの第１側辺Ｌ１に沿って順次分布した複数の有効ＧＯＡユニット１０１を含み、隣接する２つの有効ＧＯＡユニット１０１間の間隔がほぼ同じであれば、周辺領域２における円弧辺Ｒに近い位置（即ち、図５の破線丸印で示す位置）に、比較的大きな空き領域がある（即ちいかなる配線や素子が配置されていない）。こうして、パターニングプロセス中に、エッチング液が周辺領域２における円弧辺Ｒに近い位置とそれ以外の位置とでの濃度が明らかに異なり、周辺領域２における円弧辺Ｒに近い位置でのエッチングの均一性が悪くなり、例えば、周辺領域２における円弧辺Ｒに近い位置でオーバーエッチング等の問題が発生し、ひいては周辺領域２における円弧辺Ｒに近い位置に設けられた有効ＧＯＡユニット１０１の電気的性能が悪くなる（即ち電気的安定性が悪い）ことになる。
【0063】
上述した問題を解決するために、関連技術がＧＯＡ回路１０の設計を改善する時、図５に示すように、ＧＯＡ回路１０は、１つの第１側辺Ｌ１とそれに接続された少なくとも１つの円弧辺Ｒとに沿って順次分布した複数の有効ＧＯＡユニット１０１を含み、周辺領域２における円弧辺Ｒに近い位置に配置された隣接する２つの有効ＧＯＡユニット１０１間の間隔ａは、周辺領域２における円弧辺Ｒに近い位置以外の他の位置に配置された隣接する２つの有効ＧＯＡユニット１０１間の間隔ｂよりも大きい。こうして、有効ＧＯＡユニット１０１は、周辺領域２における円弧辺Ｒに近い位置での一部の空間を占め、空き領域の面積を減少させ、これにより周辺領域２における円弧辺Ｒに近い位置でのエッチングの均一性と、周辺領域２における円弧辺Ｒに近い位置に設けられた有効ＧＯＡユニット１０１の電気的性能とを向上させることができる。
【0064】
しかしながら、周辺領域２における円弧辺Ｒに近い位置に配置された隣接する有効ＧＯＡユニット１０１間の間隔ａと、周辺領域２における円弧辺Ｒに近い位置以外の他の位置に配置された隣接する２つの有効ＧＯＡユニット１０１間の間隔ｂとが異なることにより、周辺領域２における円弧辺Ｒに近い位置に配置された隣接する有効ＧＯＡユニット１０１間の空き領域と、周辺領域２における円弧辺Ｒに近い位置以外の他の位置に配置された隣接する２つの有効ＧＯＡユニット１０１間の空き領域とのサイズが異なるため、周辺領域２における円弧辺Ｒに近い位置でのエッチングの均一性が悪いという問題、及び周辺領域２における円弧辺Ｒに近い位置に配置された有効ＧＯＡユニット１０１の電気的性能が悪いという問題がまだ存在している。
【0065】
本開示の実施例は、アレイ基板１００を供給し、アレイ基板１００におけるＧＯＡ回路１０は、少なくとも１つの円弧辺Ｒのうちの各々に沿って順次分布した複数のＧＯＡユニットと、当該円弧辺Ｒに接続された１つの第１側辺Ｌ１に沿って順次分布した複数の有効ＧＯＡユニット１０１とを含み、複数のＧＯＡユニット１０１は、少なくとも１つの有効ＧＯＡユニット１０１と、少なくとも１つの仮想ＧＯＡユニット１０２とを含み、少なくとも１つの円弧辺Ｒのうちの各々に沿って順次分布した複数のＧＯＡユニットのうちの隣接する２つのＧＯＡユニット間の間隔は、当該円弧辺Ｒに接続された１つの第１側辺Ｌ１に沿って順次分布した複数の有効ＧＯＡユニット１０１のうちの隣接する２つの有効ＧＯＡユニット１０１間の間隔とほぼ同じである。本開示の実施例に係るＧＯＡ回路１０は、有効ＧＯＡユニット１０１だけでなく、周辺領域２における円弧辺Ｒに近い位置での空間を占める仮想ＧＯＡユニット１０２をさらに含むことによって、空き領域の面積を減少させることができる。また、少なくとも１つの円弧辺Ｒのうちの各々に沿って順次分布した複数のＧＯＡユニットのうちの隣接する２つのＧＯＡユニット間の間隔は、該円弧辺Ｒに接続する１つの第１側辺Ｌ１に沿って順次分布した複数の有効ＧＯＡユニット１０１のうちの隣接する２つの有効ＧＯＡユニット１０１間の間隔とほぼ同じであるため、任意の隣接するＧＯＡユニット１０１間の空き領域のサイズがほぼ同じであり、こうして、周辺領域２における円弧辺Ｒに近い位置でのエッチングの均一性が悪いという問題が回避され、且つ周辺領域２における円弧辺Ｒに近い位置に配置された有効ＧＯＡユニット１０１の電気的特性が悪いという問題が回避される。
【0066】
有効ＧＯＡユニット１０１についても、仮想ＧＯＡユニット１０２についても、いずれもトランジスタを主として構成されていると理解されるべきである。有効ＧＯＡユニット１０１及び仮想ＧＯＡユニット１０２の具体的な配置は限定されないが、幾つかの可能な実施形態が以下に提供される。
【0067】
第１の可能な実施形態では、有効ＧＯＡユニット１０１は、複数のトランジスタを含み、少なくとも１つの仮想ＧＯＡユニット１０２は、複数のトランジスタを含み、少なくとも１つの仮想ＧＯＡユニット１０２におけるトランジスタ数は、有効ＧＯＡユニット１０１におけるトランジスタ数よりも少ない。
【0068】
ここで、１つの仮想ＧＯＡユニット１０２におけるトランジスタの数は、有効ＧＯＡユニット１０１におけるトランジスタの数よりも少なくてもよいし、複数の仮想ＧＯＡユニット１０２のうちの一部の仮想ＧＯＡユニット１０２の各々におけるトランジスタの数は、有効ＧＯＡユニット１０１におけるトランジスタの数よりも少なくてもよいし、もちろん、複数の仮想ＧＯＡユニット１０２の各々におけるトランジスタの数は、いずれも有効ＧＯＡユニット１０１におけるトランジスタの数よりも少なくてもよく、これは、特に限定されない。
【0069】
前述のように、本開示では、少なくとも１つの仮想ＧＯＡユニット１０２におけるトランジスタ数を、有効ＧＯＡユニット１０２におけるトランジスタ数よりも少なくすることにより、即ち、有効ＧＯＡユニット１０１に比べて、本開示では、少なくとも１つの仮想ＧＯＡユニット１０２におけるトランジスタ数を少なくすることにより、周辺領域２における円弧辺Ｒに近い位置の部分のレイアウト空間を解放することができるため、周辺領域２における円弧辺Ｒに近い位置に配線を配置することが有利となり、空間が小さいことに起因して周辺領域２における円弧辺Ｒに近い位置に設けられた配線が短絡する等の問題を回避する。
【0070】
以下は、上記の少なくとも１つの仮想ＧＯＡユニット１０２におけるトランジスタ数が有効ＧＯＡユニット１０１におけるトランジスタ数よりも少ないという具体的な設定についてさらに説明する。
【0071】
幾つかの実施例において、図６及び図７に示すように、ＧＯＡユニットの各々が占める領域は、第１領域ａ１と第２領域ａ２とを含み、有効ＧＯＡユニット１０１は、有効ＧＯＡユニット１０１の第１領域ａ１に配置された第１サブ回路と、有効ＧＯＡユニット１０１の第２領域ａ２に配置された第２サブ回路とを含み、第１サブ回路は、複数のトランジスタを含み、第２サブ回路は、少なくとも１つのトランジスタを含み、少なくとも１つの仮想ＧＯＡユニット１０２は、仮想ＧＯＡユニット１０２の各々の第１領域ａ１に配置された第１サブ回路を含み、且つ第２サブ回路を含まず（即ち、少なくとも１つの仮想ＧＯＡユニット１０２の第２領域ａ２は、トランジスタを配置しない）、仮想ＧＯＡユニット１０２の第２領域ａ２は、仮想ＧＯＡユニット１０２が占める領域のうちの周辺領域２の外縁に近い半分の領域に位置する。
【0072】
なお、図６及び図７の中心線Ｍは、仮想ＧＯＡユニット１０２が占める領域を面積の等しい２つの領域に分割し、中心線Ｍは、左側が仮想ＧＯＡユニット１０２が占める領域の半分の領域であり、右側が仮想ＧＯＡユニット１０２が占める領域の半分の領域である。図６及び図７において示された第２領域ａ２以外の他の領域は、全て第１領域ａ１である。
【0073】
ここで、周辺領域２は、１つの内縁と１つの外縁との２つの縁部を含む。内縁は、表示領域１の縁と重なっている。
【0074】
以上のことから、少なくとも１つの仮想ＧＯＡユニット１０２が第２サブ回路を含まないため、少なくとも１つの仮想ＧＯＡユニット１０２が有効なＧＯＡユニット１０１に対して第２サブ回路に含まれるトランジスタが除去されていることが分かるようになった。
【0075】
なお、有効ＧＯＡユニット１０１の第１領域ａ１に配置された第１サブ回路と仮想ＧＯＡユニット１０２の第１領域ａ１に配置された第１サブ回路とは、回路構成が同じである。
【0076】
例えば、図１０を参照すると、仮想ＧＯＡユニット１０２の第１領域ａ１に配置されたトランジスタ（トランジスタＭ３～トランジスタＭ７）の構成及び接続関係は、有効ＧＯＡユニット１０１の第１領域ａ１に配置されたトランジスタ（トランジスタＭ３～トランジスタＭ７）の構成及び接続関係と一致している。
【0077】
アレイ基板１００上の複数の配線は通常、ＧＯＡユニットの周辺領域２の縁に近い側を通過するため、本開示の実施例において、仮想ＧＯＡユニット１０２の第２領域ａ２は、仮想ＧＯＡユニット１０２が占める領域のうちの周辺領域２の外縁に近い半分の領域に位置し、第２サブ回路、即ち、仮想ＧＯＡユニット１０２の第２領域におけるトランジスタを除去することにより、周辺領域２のうちの周辺領域２の外縁に近い一部の空間を解放することができ、ひいては配線の設置が有利になる。
【0078】
これに基づいて、上述した仮想ＧＯＡユニット１０２における第１領域ａ１の設置位置は限定されない。図６に示すように、上述した仮想ＧＯＡユニット１０２における第１領域ａ１の少なくとも一部も周辺領域２の外縁に近い、即ち、第１サブ回路における少なくとも一部のトランジスタが周辺領域２の外縁に近いものであってもよい。もちろん、図７に示すように、仮想ＧＯＡユニット１０２の第２領域ａ２が第１領域ａ１よりも周辺領域２の外縁に近いものであってもよい。
【0079】
仮想ＧＯＡユニット１０２の第２領域ａ２が第１領域ａ１よりも周辺領域２の外縁に近い場合、仮想ＧＯＡユニット１０２の第２領域ａ２には第２サブ回路ａ２が含まれないため、仮想ＧＯＡユニット１０２が占める領域のうちの周辺領域２の外縁に近い領域にはトランジスタが全く配置されないことにより、より大きなレイアウト空間を解放することができ、ひいては配線に有利である。
【0080】
上述した有効ＧＯＡユニット１０１及び仮想ＧＯＡユニット１０２の具体的な構成は限定されない。以下は、有効ＧＯＡユニット１０１の構成を例示的に説明するが、本開示の実施例は、以下に説明する有効ＧＯＡユニット１０１の構成を含むがこれらに限定されないことは、当業者にとって明らかである。
【0081】
幾つかの実施例において、図８に示すように、有効ＧＯＡユニット１０１は、入力サブ回路２０１、プルダウンサブ回路２０２、プルアップ制御サブ回路２０３、プルアップサブ回路２０４、出力制御サブ回路２０５、及び出力サブ回路２０６を含み得る。
【0082】
図８に示すように、上記入力サブ回路２０１は、信号入力端子Ｉｎｐｕｔ、第１ノードＮ１、及び第２クロック信号端子ＣＫ２に接続されている。当該入力サブ回路２０１は、第２クロック信号端子ＣＫ２の電圧の制御下で、信号入力端子Ｉｎｐｕｔの電圧を第１ノードＮ１に出力するように構成される。
【0083】
例示的には、幾つかの実施例において、図９に示すように、上記入力サブ回路２０１は、第１トランジスタＭ１を含み得る。ここで、第１トランジスタＭ１は、ゲートが第２クロック信号端子ＣＫ２に接続され、第１極が信号入力端子Ｉｎｐｕｔに接続され、第２極が第１ノードＮ１に接続されている。
【0084】
図８に示すように、上記プルダウンサブ回路２０２は、第１電圧端子ＶＧＬ、第２ノードＮ２、及び第２クロック信号端子ＣＫ２に接続されている。当該プルダウンサブ回路２０２は、第２クロック信号端子ＣＫ２の電圧の制御下で、第１電圧端子ＶＧＬの電圧を第２ノードＮ２に出力するように構成される。
【0085】
例示的には、幾つかの実施例において、図９に示すように、上記プルダウンサブ回路２０２は、第２トランジスタＭ２を含み得る。第２トランジスタＭ２は、ゲートが第２クロック信号端子ＣＫ２に接続され、第１極が第１電圧端子ＶＧＬに接続され、第２極が第２ノードＮ２に接続される。
【0086】
図８に示すように、上記プルアップ制御サブ回路２０３は、第１クロック信号端子ＣＫ１、第１ノードＮ１、第２ノードＮ２、及び第２電圧端子ＶＧＨに接続される。当該プルアップ制御サブ回路２０３は、第１クロック信号端子ＣＫ１及び第２ノードＮ２の電圧の制御下で、第２電圧端子ＶＧＨの電圧を第１ノードＮ１に出力するように構成される。
例示的には、幾つかの実施例において、図９に示すように、上記プルアップ制御サブ回路２０３は、第３トランジスタＭ３及び第４トランジスタＭ４を含み得る。ここで、第３トランジスタＭ３は、ゲートが第２ノードＮ２に接続され、第１極が第２電圧端子ＶＧＨに接続され、第２極が第４トランジスタＭ４の第２極に接続され、第４トランジスタＭ４は、第１極が第１ノードＮ１に接続され、ゲートが第１クロック信号端子ＣＫ１に接続される。
例示的には、幾つかの実施例において、図９に示すように、上記プルアップ制御サブ回路２０３は、第３トランジスタＭ３及び第４トランジスタＭ４を含み得る。ここで、第３トランジスタＭ３は、ゲートが第２ノードＮ２に接続され、第１極が第２電圧端子ＶＧＨに接続され、第２極が第４トランジスタＭ４の第２極に接続され、第４トランジスタＭ４は、第１極が第１ノードＮ１に接続され、ゲートが第１クロック信号端子ＣＫ１に接続される。
【0087】
図８に示すように、上記プルアップサブ回路２０４は、第２ノードＮ２、第２電圧端子ＶＧＨ、及び信号出力端子Ｏｕｔｐｕｔに接続されている。プルアップサブ回路２０４は、第２ノードＮ２の電圧の制御下で、第２電圧端子ＶＧＨの電圧を信号出力端子Ｏｕｔｐｕｔに出力するように構成される。
【0088】
例示的には、幾つかの実施例において、図９に示すように、上記プルアップサブ回路２０４は、第５トランジスタＭ５を含み得る。ここで、第５トランジスタＭ５は、ゲートが第２ノードＮ２に接続され、第１極が第２電圧端子ＶＧＨに接続され、第２極が信号出力端子Ｏｕｔｐｕｔに接続される。
【0089】
図８に示すように、上記出力制御サブ回路２０５は、第１ノードＮ１、第１電圧端子ＶＧＬ、及び出力サブ回路２０６に接続されている。当該出力制御サブ回路２０５は、第１電圧端子ＶＧＬの電圧により出力サブ回路２０６と第１ノードＮ１との間のオン/オフを制御するように構成されている。
【0090】
例示的には、幾つかの実施例において、図９に示すように、上記出力制御サブ回路２０５は、第６トランジスタＭ６を含み得る。第６トランジスタＭ６は、ゲートが第１電圧端子ＶＧＬに接続され、第１極が第１ノードＮ１に接続され、第２極が出力サブ回路２０６に接続される。
【0091】
図８に示すように、上記出力サブ回路２０６は、出力制御サブ回路２０５、第１クロック信号端子ＣＫ１、及び信号出力端子Ｏｕｔｐｕｔに接続されている。当該出力サブ回路２０６は、出力制御サブ回路２０５がオンされた時、第１ノードＮ１の電圧の制御下で、第１クロック信号端子ＣＫ１の電圧を信号出力端子Ｏｕｔｐｕｔに出力するように構成される。
【0092】
例示的には、幾つかの実施例において、図９に示すように、上記出力サブ回路２０６は、第７トランジスタＭ７を含み得る。ここで、第７トランジスタＭ７は、ゲートが出力制御サブ回路２０５（第６トランジスタＭ６の第２極）に接続され、第１極が第１クロック信号端子ＣＫ１に接続され、第２極が信号出力端子Ｏｕｔｐｕｔに接続される。
【0093】
なお、本開示におけるトランジスタは、エンハンスメント型トランジスタであってもよいし、ディプレッション型トランジスタであってもよい。また、トランジスタにおけるソース、ドレインは、構成及び組成において、通常、対称であるため、そのソース、ドレインは区別できない。本開示の幾つかの実施例において、トランジスタのゲート以外の２極を区別するために、一方の極をソースと言い、他方の極をドレインと言う。これに基づいて、上記第１極がソース、第２極がドレインであってもよいし、上記第１極がドレイン、第２極がソースであってもよい。
【0094】
上記に基づいて、アレイ基板１００に位置するＧＯＡ回路の実際の回路分布にとって、幾つかの実施例において、有効ＧＯＡユニット１０１において、上記入力サブ回路２０１における少なくとも一部のトランジスタ及び／又は上記プルダウンサブ回路２０２における少なくとも一部のトランジスタは、有効ＧＯＡユニット１０１の第２領域に位置する。
有効ＧＯＡユニット１０１は、有効ＧＯＡユニット１０１の第２領域に配置された第２サブ回路を含むため、第２サブ回路は、上記入力サブ回路２０１における少なくとも一部のトランジスタ及び／又は上記プルダウンサブ回路２０２における少なくとも一部のトランジスタを含む。上記少なくとも１つの仮想ＧＯＡユニットが、仮想ＧＯＡユニットの各々の第１領域に配置された第１サブ回路を含み、且つ第２サブ回路を含まない場合、即ち、仮想ＧＯＡユニットが、上記入力サブ回路２０１における少なくとも一部のトランジスタ及び／又は上記プルダウンサブ回路２０２における少なくとも一部のトランジスタを含まない場合、さらに即ち、仮想ＧＯＡユニットが、上記入力サブ回路２０１における少なくとも一部のトランジスタ及び／又は上記プルダウンサブ回路２０２における少なくとも一部のトランジスタを削除した場合には、一部の空間を解放することができ、ひいては配線に有利である。
有効ＧＯＡユニット１０１は、有効ＧＯＡユニット１０１の第２領域に配置された第２サブ回路を含むため、第２サブ回路は、上記入力サブ回路２０１における少なくとも一部のトランジスタ及び／又は上記プルダウンサブ回路２０２における少なくとも一部のトランジスタを含む。上記少なくとも１つの仮想ＧＯＡユニットが、仮想ＧＯＡユニットの各々の第１領域に配置された第１サブ回路を含み、且つ第２サブ回路を含まない場合、即ち、仮想ＧＯＡユニットが、上記入力サブ回路２０１における少なくとも一部のトランジスタ及び／又は上記プルダウンサブ回路２０２における少なくとも一部のトランジスタを含まない場合、さらに即ち、仮想ＧＯＡユニットが、上記入力サブ回路２０１における少なくとも一部のトランジスタ及び／又は上記プルダウンサブ回路２０２における少なくとも一部のトランジスタを削除した場合には、一部の空間を解放することができ、ひいては配線に有利である。
【0095】
例示的には、有効ＧＯＡユニット１０１における入力サブ回路２０１が第１トランジスタＭ１を含むのに対して、プルダウンサブ回路２０２は第２トランジスタＭ２を含み、入力サブ回路２０１とプルダウンサブ回路２０２は、すべて第２領域ａ２に位置する。図１０を参照すると、仮想ＧＯＡユニット１０２の第２領域ａ２には第２サブ回路が設けられていないため、仮想ＧＯＡユニット１０２は、第１トランジスタＭ１及び第２トランジスタＭ２を含まない。即ち、仮想ＧＯＡユニット１０２は、有効ＧＯＡユニット１０１から第１トランジスタＭ１及び第２トランジスタＭ２を除去する。
【0096】
幾つかの例示において、図９に示すように、有効ＧＯＡユニット１０１におけるプルアップ制御サブ回路２０３は、第１制御部２０３１と第２制御部２０３２とを含み得る。ここで、第１制御部２０３１は第２ノードＮ２、第２電圧端子ＶＧＨ、及び第２制御部２０３２に接続され、第２制御部２０３２は、さらに、第１ノードＮ１及び第１クロック信号端子ＣＫ１に接続されている。
【0097】
例示的には、幾つかの実施例において、図９に示すように、第１制御部２０３１は第３トランジスタＭ３を含み、第２制御部２０３２は第４トランジスタＭ４を含む。
【0098】
幾つかの実施例において、プルアップ制御サブ回路２０３が第１制御部２０３１及び第２制御部２０３２を含む場合、有効ＧＯＡユニット１０１において、上記第１制御部２０３１における少なくとも一部のトランジスタ及び／又は上記第２制御部２０３２における少なくとも一部のトランジスタは、有効ＧＯＡユニット１０１の第２領域に位置する。仮想ＧＯＡユニット１０２の第２領域ａ２は第２サブ回路を含まないため、即ち、仮想ＧＯＡユニット１０２は、上記第１制御部２０３１における少なくとも一部のトランジスタ及び／又は上記第２制御部２０３２における少なくとも一部のトランジスタを含まず、さらに即ち仮想ＧＯＡユニット１０２は、上記第１制御部２０３１における少なくとも一部のトランジスタ及び／又は上記第２制御部２０３２における少なくとも一部のトランジスタを削除する。
【0099】
第２の可能な実施形態では、有効ＧＯＡユニット１０１の各々は、複数の信号伝送経路によって結合された複数のトランジスタを含み、少なくとも１つの仮想ＧＯＡユニット１０２は、複数のトランジスタを含み、仮想ＧＯＡユニット１０２の各々における複数のトランジスタは、有効ＧＯＡユニット１０１における複数のトランジスタの位置に対応し、少なくとも１つの仮想ＧＯＡユニット１０２において、複数のトランジスタに結合された複数の信号伝送経路のうちの少なくとも１つは、有効ＧＯＡユニット１０１の対応する位置における信号伝送経路に対して切断されている。
【0100】
本開示の実施例において、少なくとも１つの仮想ＧＯＡユニット１０２において、複数のトランジスタに結合された複数の信号伝送経路のうちの少なくとも１つは、前記有効ＧＯＡユニットの対応する位置における信号伝送経路と比較して切断されており、切断された信号伝送経路は電流が流れないため発熱しないので、放熱効果が向上する。
【0101】
ここで、「仮想ＧＯＡユニット１０２の各々における複数のトランジスタが、有効ＧＯＡユニット１０１における複数のトランジスタの位置に対応する」とは、仮想ＧＯＡユニット１０２における第１トランジスタＭ１が、仮想ＧＯＡユニット１０２の占める領域の左上隅に位置している場合、有効ＧＯＡユニット１０１における第１トランジスタＭ１も、有効ＧＯＡユニット１０１の占める領域の左上隅に位置することを意味する。
【0102】
有効ＧＯＡユニット１０１の各々における複数のトランジスタは、複数の信号伝送経路により互いに結合されると理解すべきである。有効ＧＯＡユニット１０１の構成を図９に示す構成を例として、例えば、第２トランジスタＭ２と第３トランジスタＭ３とは信号伝達経路ｂｃにより結合されている。さらに例えば、第２トランジスタＭ２と第５トランジスタＭ５とは信号伝達経路ｂｄにより結合されている。また例えば、第１トランジスタＭ１と第６トランジスタＭ６とは信号伝達経路ｅｆにより結合されている。
【0103】
なお、１つの仮想ＧＯＡユニット１０２にとっては、信号伝送経路の切断位置については限定されない。有効ＧＯＡユニット１０１の構成を図９に示す構成を例として、図９に対して、図１２に示すように、例えば、第２トランジスタＭ２と第３トランジスタＭ３との間の信号伝送経路ｂｃを切断するようにしてもよい。また例えば、第２トランジスタＭ２と第５トランジスタＭ５との間の信号伝達経路ｂｄを切断するようにしてもよい。さらに、例えば、第１トランジスタＭ１と第６トランジスタＭ６との間の信号伝達経路ｅｆを切断するようにしてもよい。
【0104】
幾つかの実施例において、ＧＯＡユニットの各々が占める領域は、第１領域ａ１と第２領域ａ２とを含み、ＧＯＡユニットは、第１領域ａ１に配置された少なくとも１つのトランジスタと、第２領域ａ２に配置された少なくとも１つのトランジスタとを含み、少なくとも１つの仮想ＧＯＡユニット１０２において、第２領域ａ２に位置するトランジスタに結合された信号伝送経路のうちの少なくとも１つは、有効ＧＯＡユニット１０１の対応する位置における信号伝送経路に対して切断されており、仮想ＧＯＡユニット１０２の第２領域は、仮想ＧＯＡユニット１０２が占める領域のうちの周辺領域２の外縁に近い半分の領域に位置する。
【0105】
仮想ＧＯＡユニット１０２の第１領域ａ１の構成及び接続関係は、有効ＧＯＡユニット１０１の第１領域ａ１の構成及び接続関係と一致していると理解すべきである。
【0106】
例えば、図１２に示すように、仮想ＧＯＡユニット１０２の第１領域ａ１に設けられたトランジスタ（トランジスタＭ３～トランジスタＭ７）の構成及び接続関係は、有効ＧＯＡユニット１０１の第１領域ａ１に設けられたトランジスタ（トランジスタＭ３～トランジスタＭ７）の構成及び接続関係と一致している。
【0107】
上記少なくとも１つの仮想ＧＯＡユニット１０２において、第２領域ａ２に位置するトランジスタに結合された信号伝送経路のうちの少なくとも１つは、有効ＧＯＡユニット１０１の対応する位置における信号伝送経路に対して切断されており、即ち、切断された信号伝送経路は、仮想ＧＯＡユニット１０２が占める領域のうちの周辺領域２の外縁に近い半分の領域に位置する。
【0108】
有効ＧＯＡユニット１０１の構成が図８及び図９に示す構成を例とすると、有効ＧＯＡユニット１０１において、入力サブ回路２０１における少なくとも一部のトランジスタ及び／又はプルダウンサブ回路２０２における少なくとも一部のトランジスタは、有効ＧＯＡユニット１０１の第２領域ａ２に位置する。仮想ＧＯＡユニット１０２の各々における複数のトランジスタは、有効ＧＯＡユニット１０１における複数のトランジスタの位置に対応しているため、仮想ＧＯＡユニット１０２の第２領域ａ２は、入力サブ回路２０１における少なくとも一部のトランジスタ及び／又はプルダウンサブ回路２０２における少なくとも一部のトランジスタを設け、第２領域ａ２に位置するトランジスタに結合された信号伝送経路のうちの少なくとも１つは、有効ＧＯＡユニット１０１の対応する位置における信号伝送経路と比べて切断されており、図１１に示すように、入力サブ回路２０１及び／又はプルダウンサブ回路２０２に結合された信号伝送経路が切断され、さらに即ち、入力サブ回路２０１における少なくとも一部のトランジスタ及び／又はプルダウンサブ回路２０２における少なくとも一部のトランジスタに結合された信号伝送経路が切断されている。図１２に示すように、入力サブ回路２０１は、第１トランジスタＭ１を含み、プルダウンサブ回路２０２は、第２トランジスタＭ２を含み、第１トランジスタＭ１に結合された信号伝送経路ｅｆが切断され、及び／又は、第２トランジスタＭ２に結合された信号伝送経路ｂｄ及び信号伝送経路ｂｃが切断されている。
【0109】
これに基づいて、プルアップ制御サブ回路２０３が第１制御部２０３１及び第２制御部２０３２を含む場合、上記第１制御部２０３１における少なくとも一部のトランジスタ及び／又は上記第２制御部２０３２における少なくとも一部のトランジスタは、有効ＧＯＡユニット１０１の第２領域ａ２に位置し、仮想ＧＯＡユニット１０２の各々における複数のトランジスタは、有効ＧＯＡユニット１０１における複数のトランジスタの位置に対応しているため、仮想ＧＯＡユニット１０２の第２領域ａ２は、第１制御部２０３１における少なくとも一部のトランジスタ及び／又は上記第２制御部２０３２における少なくとも一部のトランジスタを設け、第２領域ａ２に位置するトランジスタに結合された信号伝送経路のうちの少なくとも１つは、有効ＧＯＡユニット１０１の対応する位置における信号伝送経路と比べて切断されておるため、図１１に示すように、第１制御部２０３１及び／又は第２制御部２０３２に結合された信号伝送経路が切断され、さらに即ち、図１２に示すように、第１制御部２０３１における少なくとも一部のトランジスタ及び／又は第２制御部２０３２における少なくとも一部のトランジスタに結合された信号伝送経路が切断されている。
【0110】
例示的には、図１２に示すように、第３トランジスタＭ３に結合された信号伝達経路と、第４トランジスタＭ４に結合された信号伝達経路とが切断される。
【0111】
アレイ基板１００上の複数の配線は通常、ＧＯＡユニットの周辺領域２の外縁に近い側を通過するが、本開示の実施例において、切断された信号伝送経路は、仮想ＧＯＡユニット１０２が占める領域のうちの周辺領域２の外縁に近い半分の領域に位置するため、信号伝送経路を流れる電流による発熱を低減し、放熱効果を向上させることができ、これにより、ＧＯＡユニットの周辺領域２の外縁に近い側に設けられた配線への影響を回避することができる。
【0112】
幾つかの実施例において、仮想ＧＯＡユニット１０２の第２領域ａ２は、第１領域ａ１よりも周辺領域２の外縁に近い。
【0113】
仮想ＧＯＡユニット１０２の第２領域ａ２が第１領域ａ１よりも周辺領域２の外縁に近いため、信号伝送経路の切断された位置が周辺領域２の外縁に近く、アレイ基板１００上の配線は通常、ＧＯＡユニットの周辺領域２の外縁に近い側を通過するため、ＧＯＡユニットの周辺領域２の外縁に近い側に設けられた配線への影響をさらに回避することができる。
【0114】
第３の可能な実施形態では、仮想ＧＯＡユニット１０２は複数のトランジスタを含み、有効ＧＯＡユニット１０１は複数のトランジスタを含み、仮想ＧＯＡユニット１０２の各々における複数のトランジスタは、有効ＧＯＡユニット１０１における複数のトランジスタの位置に対応し、且つ位置対応するトランジスタの接続関係は同一である。
【0115】
これに基づいて、幾つかの実施例において、仮想ＧＯＡユニット１０２における少なくとも１つのトランジスタのゲートにストローブ信号を入力することにより、少なくとも１つのトランジスタを常にオフ状態にすることができる。例えば、仮想ＧＯＡユニット１０２における少なくとも１つのトランジスタがＮ型トランジスタである場合、当該Ｎ型トランジスタのゲートにハイレベル信号を入力して、当該Ｎ型トランジスタをオフ状態にすることができる。又は、仮想ＧＯＡユニット１０２における少なくとも１つのトランジスタのゲートにストローブ信号を入力しないで、少なくとも１つのトランジスタを常にオフ状態にすることができる。例えば、仮想ＧＯＡユニット１０２の構成は、有効ＧＯＡユニット１０１の構成と同じく、いずれも図９に示す構成であり、第１クロック信号端子ＣＫ１及び第２クロック信号端子ＣＫ２のいずれもクロック信号線に接続しなくてもよく、こうして、ゲートが第１クロック端子ＣＫ１及び第２クロック端子ＣＫ２に接続されたトランジスタは、そのゲートにストローブ信号が入力されないため、常にオフ状態にある。図９を参照すると、第１クロック信号端子ＣＫ１及び第２クロック信号端子ＣＫ２のいずれもクロック信号線に接続しない場合、第１トランジスタＭ１、第２トランジスタＭ２及び第４トランジスタＭ４は常にオフ状態にある。
【0116】
オフ状態にあるトランジスタに電流が流れないため、発熱を低減し、放熱効果を向上させることができる。
【0117】
また、ＧＯＡユニットの各々が占める領域は、第１領域ａ１と第２領域ａ２を含む。有効ＧＯＡユニット１０１が動作している時、仮想ＧＯＡユニット１０２に対して、仮想ＧＯＡユニット１０２の第２領域ａ２に設けられたトランジスタがオフ状態にある。仮想ＧＯＡユニット１０２の第２領域ａ２は、第１領域ａ１よりも周辺領域２の外縁に近い。
【0118】
仮想ＧＯＡユニット１０２の第２領域ａ２のトランジスタがオフ状態にあるため、仮想ＧＯＡユニット１０２の第２領域ａ２は発熱することがなく、これにより放熱効果を向上させることができる。
【0119】
なお、アレイ基板１００には、前述の仮想ＧＯＡユニット１０２と有効ＧＯＡユニット１０１が設けられている以外、クロック信号線ＣＬＫ、電源電圧信号線ＶＤＤ等の他の関連する信号線がさらに設けられており、関連技術を参照することができ、ここでの説明を省略する。
【0120】
以上に説明したのは、本開示の具体的な実施形態のみであり、本開示の請求範囲は、これらに限定されない。当業者が本開示の技術的範囲内に容易に想到できる変更や置換は、いずれも本開示の請求範囲内に含まれるものとする。従って、本開示の請求範囲は、特許請求の範囲に記載された請求範囲を準拠するものとする。
【0121】
この出願は、２０１９年７月２３日に中国特許局に出願された出願番号２０１９２１１６２４７５．５である中国特許出願を基礎とする優先権を主張し、その内容の全てが参照によって本出願に組み込まれる。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】