知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-31
(45)【発行日】2024-08-08
(54)【発明の名称】電源電流安定化機能を備える電圧ドライバとその動作方法
(51)【国際特許分類】
G01R 31/28 20060101AFI20240801BHJP
G01R 31/3183 20060101ALI20240801BHJP
【ＦＩ】
G01R31/28 Q
G01R31/3183
【請求項の数】
19
(21)【出願番号】P 2021563082
(86)(22)【出願日】2020-04-23
(65)【公表番号】
(43)【公表日】2022-06-28
(86)【国際出願番号】 US2020029499
(87)【国際公開番号】W WO2020219660
(87)【国際公開日】2020-10-29
【審査請求日】2023-04-10
(31)【優先権主張番号】16/395,104
(32)【優先日】2019-04-25
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】502391840
【氏名又は名称】テラダイン、 インコーポレイテッド
(74)【代理人】
【識別番号】100083806
【弁理士】
【氏名又は名称】三好 秀和
(74)【代理人】
【識別番号】100095500
【弁理士】
【氏名又は名称】伊藤 正和
(74)【代理人】
【識別番号】100111235
【弁理士】
【氏名又は名称】原 裕子
(74)【代理人】
【識別番号】100195257
【弁理士】
【氏名又は名称】大渕 一志
(72)【発明者】
【氏名】バン デル ワグト、 ジャン ポール アンソニー
(72)【発明者】
【氏名】ワルワル、 グレッグ
【審査官】島田 保
(56)【参考文献】
【文献】特開２００９－１００３４０（ＪＰ，Ａ）
【文献】特開２０１０－１４１６４１（ＪＰ，Ａ）
【文献】特開２００９－１５２８６５（ＪＰ，Ａ）
【文献】特開２０１０－１７８２６２（ＪＰ，Ａ）
【文献】米国特許出願公開第２００８／００４８７１４（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１４／０３１２８６５（ＵＳ，Ａ１）
【文献】特表２０２２－５３０２２１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０１Ｒ ３１／２８
Ｇ０１Ｒ ３１／３１８３
(57)【特許請求の範囲】
【請求項1】
電源電流安定化機能を備える電圧ドライバであって、出力電圧及び出力電流を有する出力ポートと、
第一の電源電圧、第二の電源電圧、及び前記出力ポートに接続される電圧ドライバ回路と、
安定化電流を有する安定化ポートと、
前記第一の電源電圧、前記第二の電源電圧、及び前記安定化ポートに接続される補正ドライバであって、前記安定化電流を調整して、出力電圧の変化の結果として生じる前記出力電流の変化が前記安定化電流の変化によってオフセットされるように構成される補正ドライバと
を含む、電圧ドライバ。
【請求項2】
前記補正ドライバは複数の補正回路スライスを有し、各補正回路スライスは１つ又は複数のスイッチを含み、
前記１つ又は複数のスイッチは、
切替可能に抵抗器を前記第一の電源電圧又は前記第二の電源電圧に接続し、
切替可能に前記抵抗器を前記第一の電源電圧及び前記第二の電源電圧から切断するように構成される、請求項１の電圧ドライバ。
【請求項3】
前記第一の電源電圧に接続され、第一の電源電流を有する第一の電源ポートをさらに含み、前記電圧ドライバ回路及び前記補正ドライバは、前記第一の電源ポートを通じて前記第一の電源電圧に接続され、
前記補正ドライバは、前記出力電圧が値を変化させたときに、前記第一の電源電流が安定したままとなるように前記安定化電流を調整するべく構成される、請求項２の電圧ドライバ。
【請求項4】
前記第二の電源電圧に接続され、第二の電源電流を有する第二の電源ポートをさらに含み、前記電圧ドライバ回路及び前記補正ドライバは、前記第二の電源ポートを通じて前記第二の電源電圧に接続され、
前記補正ドライバは、前記出力電圧が値を変化させたときに、前記第二の電源電流が安定したままとなるように前記安定化電流を調整するべく構成される、請求項３の電圧ドライバ。
【請求項5】
前記複数の補正回路スライスの中の各補正回路スライスについて、前記抵抗器の第一の抵抗器端子が前記安定化ポートに接続され、
前記１つ又は複数のスイッチは、前記抵抗器の第二の抵抗器端子を前記第一の電源電圧に選択的に接続するように構成された第一のスイッチと、前記第二の抵抗器端子を前記第二の電源電圧に選択的に接続するように構成された第二のスイッチとを含む、請求項３の電圧ドライバ。
【請求項6】
各補正回路スライス内の前記１つ又は複数のスイッチは、前記補正回路スライスが、前記第二の抵抗器端子が前記第一の電源電圧に接続され、前記第二の電源電圧には接続されない第一の状態と、
前記第二の抵抗器端子が前記第二の電源電圧に接続され、前記第一の電源電圧には接続されない第二の状態と、
前記第二の抵抗器端子が前記第一及び第二の電源電圧の両方から切断される第三の状態と
のうちの１つとなるように構成される、請求項５の電圧ドライバ。
【請求項7】
前記第一の電源電流は、前記複数の補正回路スライスの中の、前記第一の状態になるように構成された補正回路スライスの第一の数の変化に比例して変化する、請求項６の電圧ドライバ。
【請求項8】
前記第一の電源電流は、前記第一の数の変化に対して線形に変化する、請求項７の電圧ドライバ。
【請求項9】
前記複数の補正回路スライスは補正回路スライスの第一の群であり、前記補正ドライバは、１つ又は複数の補正回路スライスの第二の群をさらに含み、
前記第二の群の補正回路スライスの中の各補正回路スライスは、切替可能に抵抗器を前記第一の電源電圧と前記第二の電源電圧に接続するように構成された１つ又は複数のスイッチを含み、
前記第二の群の補正回路スライスの中の各補正回路スライスについて、
各補正回路スライス内の前記１つ又は複数のスイッチは、前記補正回路スライスが、
前記抵抗器が前記第一の電源電圧と前記第二の電源電圧の両方に接続される第四の状態と、
前記抵抗器が前記第一の電源電圧と前記第二の電源電圧の両方から切断される第五の状態と
のうちの１つとなるように構成される、請求項６の電圧ドライバ。
【請求項10】
前記第一の電源電流は前記第二の群の補正回路スライスのうち、前記第四の状態になるように構成された補正回路スライスの第二の数の変化に対して非線形に変化する、請求項９の電圧ドライバ。
【請求項11】
前記安定化ポートは定電圧に接続される、請求項１の電圧ドライバ。
【請求項12】
前記複数の補正回路スライス内の前記１つ又は複数のスイッチの切替を、前記出力電流の変化が前記安定化電流の変化によりオフセットされるように制御するように構成されたエンコーダをさらに含む、請求項２の電圧ドライバ。
【請求項13】
前記電圧ドライバ回路は複数のドライバ回路スライスを含み、各ドライバ回路スライスは、
抵抗器の第一の抵抗器端子に接続されるスライス出力と、
切替可能に前記抵抗器の第二の抵抗器端子を前記第一の電源電圧又は前記第二の電源電圧に接続し、切替可能に前記第二の抵抗器端子を前記第一の電源電圧及び前記第二の電源電圧から切断するように構成された１つ又は複数のスイッチと
を含み、
前記出力ポートが前記複数のドライバ回路スライスの各スライス出力に接続されることにより、前記電圧ドライバは、前記第一の電源電圧及び前記第二の電源電圧間の前記出力電圧を提供するように構成される、請求項１の電圧ドライバ。
【請求項14】
第一の電源電圧に接続された第一の電源ポートと、第二の電源電圧に接続された第二の電源ポートと、出力ポートと、安定化ポートと、前記第一の電源ポート、前記第二の電源ポート、及び前記安定化ポートに接続される補正ドライバと、を有する電圧ドライバの動作方法であって、第一の出力電圧を表す第一の信号を受信するステップと、
前記第一の信号を受信したことに応答して、前記出力ポートにおいて前記第一の出力電圧を、また前記安定化ポートにおいて第一の安定化電流を生成し、第一の電源ポートが第一の電源電流を有するようにするステップと、
前記第一の出力電圧とは異なる第二の出力電圧を表す第二の信号を受信するステップであって、前記第二の信号は出力電圧レベルの変化を示す、ステップと、
前記第二の信号を受信したことに応答して、前記出力ポートにおいて前記第二の出力電圧を生成し、前記安定化ポートにおいて第二の安定化電流を生成し、前記第一の電源ポートが、前記第一の電源電流との差が１０％以下である第二の電源電流を有するようにするステップと
を含む、方法。
【請求項15】
前記補正ドライバは複数の補正回路スライスを有し、各補正回路スライスは、切替可能に抵抗器を前記第一の電源電圧又は前記第二の電源電圧に接続し、切替可能に前記抵抗器を前記第一の電源電圧及び前記第二の電源電圧から切断するように構成される１つ又は複数のスイッチを含み、
前記抵抗器の第一の抵抗器端子が前記安定化ポートに接続され、
前記第一の安定化電流を生成するステップは、前記複数の補正回路スライス内の前記１つ又は複数のスイッチの切替を、前記第一の信号に基づいて制御するステップを含み、各補正回路スライスが、
前記抵抗器の第二の抵抗器端子が前記第一の電源電圧に接続され、前記第二の電源電圧には接続されない第一の状態と、
前記第二の抵抗器端子が前記第二の電源電圧に接続され、前記第一の電源電圧には接続されない第二の状態と、
前記第二の抵抗器端子が前記第一及び第二の電源電圧の両方から切断される第三の状態と
のうちの１つとなる、請求項１４の方法。
【請求項16】
前記電圧ドライバは、前記出力ポートに接続された複数のドライバ回路スライスを有する電圧ドライバ回路をさらに含み、前記第一の出力電圧を生成するステップは、
前記第一の信号に基づいて、第一の数のドライバ回路スライスを前記第一の電源電圧に接続して、前記第二の電源電圧には接続しないステップと、
第二の数のドライバ回路スライスを前記第二の電源電圧に接続するが、前記第一の電源電圧には接続しないステップと
を含む、請求項１５の方法。
【請求項17】
前記補正ドライバの中の前記複数の補正回路スライス内の前記１つ又は複数のスイッチの切替を制御するステップは、前記第一の電源電圧に接続され、前記第二の電源電圧には接続されない補正回路スライスの第三の数を前記第一の数に基づいて選択するステップを含む、請求項１６の方法。
【請求項18】
前記第二の出力電圧と前記第一の出力電圧とが１Ｖを超えるだけ異なるときに、前記第二の電源電流と前記第一の電源電流との差は１０％以下である、請求項１４の方法。
【請求項19】
前記第二の出力電圧と前記第一の出力電圧とが１Ｖを超えるだけ異なるときに、前記第二の電源電流と前記第一の電源電流との差は２％以下である、請求項１４の方法。
【発明の詳細な説明】
【背景技術】
【0001】
半導体装置、回路、及びプリント回路基板（ＰＣＢ：ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）アセンブリ等の電子コンポーネントは多くの場合、製造中及び製造後に自動試験装置（ＡＴＥ：ａｕｔｏｍａｔｅｄ ｔｅｓｔ ｅｑｕｉｐｍｅｎｔ）等の試験システムを使って試験される。これらの試験を行うために、ＡＴＥは試験信号を生成又は測定する機器を含んでいてよく、それによって特定の被試験装置（ＤＵＴ：ｄｅｖｉｃｅ－ｕｎｄｅｒ－ｔｅｓｔ）について様々な動作条件を試験できる。機器は例えば、半導体装置に印加されるデジタル又はアナログ信号のパターンを生成してよく、応答としての半導体装置からのデジタル又はアナログ信号を測定してよい。
【0002】
ＡＴＥは、ＤＵＴの１つ又は複数の試験ポイントに特定の電圧波形の試験信号を印加するために使用されることが多い。このような試験信号を生成するために、ＡＴＥはプログラム可能な電圧レベルを生成する電圧ドライバを含んでいてよい。電圧ドライバの出力における電圧レベルは、ユーザ入力で明示されるか、又はＡＴＥの残りの部分から受信したデジタル信号からの何れかのデジタル入力によりプログラムされてよい。
【0003】
電圧ドライバは、シングルエンド型で、ＤＵＴ上のある試験ポイントに接続されることになる信号出力ポートにおいてプログラム可能な出力電圧を提供してよい。電圧ドライバは代替的に、差動型であって、入力として差動信号を取るＤＵＴｓを駆動するための差動電圧信号を生成してもよい。生成された差動電圧信号は２つの電圧波形を含み、これらは通常、差動出力ペアにおいて反対の相である。
【0004】
一部の電圧ドライバは、１つ又は複数の電源電圧から電力を引き込むことによって出力電圧を生成する。電源電圧は、電源電圧レールとして提供されることがあるかもしれず、それは電圧電源に接続され、電圧ドライバが出力することのできる最大又は最小電圧レベルを規定する。例えば、電圧ドライバは基準電圧又はアースに関して１つの電圧電源に接続されてよい。電圧ドライバは代替的に、例えば正及び負の電源から利用可能となるであろう２つ以上の異なる電源電圧に接続されてもよい。
【0005】
動作中、ＡＴＥ内の電源電圧の電圧レベルは一般に変化しないが、電圧ドライバの出力における電圧レベルは制御可能である。むしろ、電圧ドライバは電圧ドライバの出力に連結された電源のうちの１つの比率を変更するように制御されてよく、それによって出力における電圧レベルは、ＡＴＥが多くの種類の半導体装置をテストできるように、プログラム可能な特性を持つ試験信号を供給するように設定されてよい。
【発明の概要】
【課題を解決するための手段】
【0006】
本願の態様は、可変出力電圧を提供しながら安定化された電源電流を引き込む電圧ドライバ回路及びその動作方法に関する。本発明者らは、出力電圧の変化に関係する出力電流の変化が、電圧ドライバのための補正ドライバにより生成される安定化電流によってオフセットされてよく、それによって電源電圧から引き込まれる電源電流を実質的に安定した状態に保持できることに気付き、それを理解した。補正ドライバは、１つ又は複数の電源電圧に接続され、安定化電流を出力するようにプログラムされて、１つ又は複数の電源電圧のそれぞれ１つにおける電源電流を安定したままにするようにプログラムされてよい。したがって、このようなドライバにより、試験システムは安定した電源電流、安定した電源電圧及び、ひいては安定した予測可能な出力電圧を有して、試験対象の半導体装置をより高い信頼性で、又はより精密に試験することができるかもしれない。
【0007】
幾つかの実施形態によれば、電源電流安定化機能を備える電圧ドライバが提供される。電圧ドライバは、出力電圧及び出力電流を有する出力ポートと、第一の電源電圧、第二の電源電圧、及び出力ポートに接続される電圧ドライバ回路と、安定化電流を有する安定化ポートと、第一の電源電圧、第二の電源電圧、及び安定化ポートに接続される補正ドライバと、を含む。補正ドライバは、安定化電流を調整して、出力電圧の変化の結果として生じる出力電流の変化が安定化電流の変化によってオフセットされるように構成される。
【0008】
幾つかの実施形態によれば、電圧ドライバの動作方法が提供される。電圧ドライバは、第一の電源電圧に接続された第一の電源ポートと、第二の電源電圧に接続される第二の電源ポートと、出力ポートと、安定化ポートと、第一の電源ポート、第二の電源ポート、及び安定化ポートに接続された補正ドライバと、を有する。方法は、第一の出力電圧を表す第一の信号を受信するステップと、第一の信号を受信したことに応答して、出力ポートにおいて第一の出力電圧を、及び安定化ポートにおいて第一の安定化電流を生成して、第一の電源ポートが第一の電源電流を有するようにするステップと、第一の出力電圧とは異なる第二の出力電圧を表す第二の信号を受信するステップと、第二の信号を受信したことに応答して、出力ポートにおいて第二の出力電圧を、及び安定化ポートにおいて第二の安定化電流を生成して、第一の電源ポートが第一の電源電流との差が１０％以下である第二の電源電流を有するようにするステップと、を含む。
【0009】
以上は、付属の特許請求の範囲により定義される本発明の非限定的な概要である。
【0010】
各種の態様及び実施形態を下記のような図面を参照しながら説明する。図面は必ずしも正しい縮尺で描かれていないと理解すべきである。図中、様々な図面に示されている同じ又はほぼ同じコンポーネントは各々、同様の番号で表されている。明瞭にするために、各図面において全てのコンポーネントに表示がなされ得るとは限らない。
【図面の簡単な説明】
【0011】
【図1】本願の態様による電圧ドライバ回路が利用されてよい自動試験システムの例示的な実施形態の略図である。
【図2】本願のある態様による例示的なピン電子部品（ＰＥ）を示す略図である。
【図3】本願のある態様による、電圧ドライバ回路を有する例示的なＰＥの等価回路モデルを示す略図である。
【図4】本願のある態様による、電圧ドライバ回路及び補正ドライバを有する例示的なＰＥの等価回路モデルを示す略図である。
【図5】幾つかの実施形態による、例示的な電圧ドライバ回路及び例示的な補正ドライバの略図である。
【図7】幾つかの実施形態による電圧ドライバの動作方法のフローチャートである。
【発明を実施するための形態】
【0012】
本発明者らは、大容量メモリ等の現代的半導体チップの試験が、電源電圧における変動を限定する電圧ドライバのための新たな設計により改善可能であることに気付き、それを理解した。そのような技術は、電圧電源の変動の影響を特に受けやすい電圧ドライバ、例えばシングルエンド型ドライバや、１つ又は複数の電源電圧レベル間の抵抗分圧に基づく電圧ドライバにおいて応用されてよい。その結果、これらのドライバはＡＴＥのＰＥで使用されてよく、それによって比較的電力消費の低いドライバの使用が可能となる。このようなドライバの使用により、適当な程度の多数の試験信号を生成するために必要な高密度ドライバを有するＰＥも実現できるかもしれない。
【0013】
本発明者らは、電源電圧レベルを確実に安定させるための１つの方法は、電圧ドライバが時間を経ても確実に各電源電圧から安定した量の電流を引き込むようにすることである点に気付き、それを理解した。抵抗分圧型の電圧ドライバでは、ある負荷への出力電流は出力電圧が調整されると変化し、それによって今度は電圧電源から引き込まれる電源電流が変化する。電源電流の変化により、電源電圧レベルが変化する可能性があり、電圧ドライバの出力に不正確さが生じる。本発明者らは、この不正確さが、出力電流の変化をオフセットするための安定化電流を生成して、電源電流の変化が実質的に縮小又は排除されるようにするために使用される補正ドライバによって回避されるかもしれないことに気付き、それを理解した。
【0014】
本発明者らは、補正ドライバが１つ又は複数の電源電圧に接続され、安定化電流を出力して、１つ又は複数の電源電圧のそれぞれ１つにおける電源電流が安定したままとなるようにプログラムされてよいことに気付き、それを理解した。補正ドライバは例えば、電圧電源とＰＥの電圧ドライバとの間に接続されてよい。したがって、このようなドライバにより、試験システムは、安定した電源電流、安定した電源電圧、及びひいては安定した、予測可能な出力電圧を有して、試験対象の半導体装置をより高い信頼性で、又はより精密に試験することができるかもしれない。信頼性の高い試験は、多数の試験信号を同時に生成するために複数の電圧ドライバが使用され、それによって本来であれば電源電圧レベルが比較的大きく変動するようなＡＴＥにおいても実現されるかもしれない。
【0015】
幾つかの実施形態によれば、補正ドライバは複数の補正回路スライスで実装されてよい。補正ドライバに対するプログラム可能な制御は、回路スライスの各々の中の、その回路スライスの電流引込みの特性を変化させるスイッチを設定することによって実現されてよい。スライスの出力は、安定化ポートにまとめて接続されてよく、それによって電圧ドライバの出力ポートにおける出力電流の変化をオフセットするかもしれない安定化電流をまとめて提供する。スイッチは、回路スライスのコンポーネントを複数の電圧電源のうちの１つに接続するように構成されてよい。複数の電圧電源の各々に接続される各スライス内のコンポーネントの数のほか、電圧電源の何れにも接続されないこのようなコンポーネントの数は、その回路スライスによる電圧電源の各々からの電流引込みをはじめとする複数の特性に影響を与えるかもしれない。回路スライスにより引き込まれる電流を結合して、複数の電圧電源から引き込まれる電流の合計が安定したままとなるのを確実にしてよく、さらに、個々の電圧電源の各々からの各電流引込みが、電圧ドライバの出力電圧が変化しても安定したままとなるのを確実にするように、相互にバランスをとってもよい。
【0016】
図１は、本願の態様による電圧ドライバ回路が利用されてよい自動試験システムの例示的な実施形態の略図である。図１は試験システム１０を示し、これはテスタ１６を制御して被試験装置（ＤＵＴ）２０に対して本願において開示される方法にしたがって試験を行う試験コンピュータ１２を含む。幾つかの状況において、テスタ１６は当該技術分野で知られている技術を使って構成される自動試験装置（ＡＴＥ）であってもよい。ＤＵＴ ２０は、試験に適した何れの装置であってもよい。例えば、ＤＵＴ ２０は半導体装置であってよい。ＡＴＥ １６は、ＤＵＴ ２０のための試験信号１４を生成及び／又は測定する回路構成を含んでいてよい。ＡＴＥ １６は、異なる種類のアナログ又はデジタル信号を生成又は測定するように構成された複数の機器を含んでいてもよい。
【0017】
本願のある態様によれば、ＡＴＥ １６内の幾つかの機器は、ピン電子部品（ＰＥ）の形態で実装されてよく、そのＰＥドライバは、被試験装置（ＤＵＴ）に提供するための設計された大きさ及びタイミングの出力電圧信号を生成する。例えば、デジタル信号を生成及び／又は測定するデジタル試験機器は、そのようなＰＥ回路で実装されてよい。それが使用される機器の具体的な種類に関係なく、ＰＥは相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタ等の多数のトランジスタを含む集積回路（ＩＣｓ）として実装されてもよい。
【0018】
図１は自動試験システムの大いに単純化された表現であると理解すべきである。例えば、図示されていないが、試験システム１０はＡＴＥ １６内の機器の動作を制御する制御回路構成を含んでいてよい。それに加えて、試験システム１０は、測定結果を処理して、ＤＵＴ ２０が正しく動作しているか否かを特定する処理回路構成を含んでいてよい。また、図１はＡＴＥ １６とＤＵＴ ２０との間に１つの信号経路を示している。当業者であればわかるように、現代的ＤＵＴを試験するには、何百又は何千もの試験信号を生成して測定する必要があるかもしれない。したがって、本明細書に記載の回路構成は、ＡＴＥ １６の中で何度も再現され、ＤＵＴ ２０を試験するための同期された試験信号を提供するように制御されてよい。さらに、図１は１つのＤＵＴ ２０が試験される状況を示しているが、試験システム１０は複数の装置を試験するように構成されてもよい。
【0019】
試験信号を生成又は測定する機器又はその他のコンポーネントの数及び被試験装置の数に関係なく、試験システム１０は信号をＤＵＴ ２０とＡＴＥ １６内の機器との間でルーティングする信号送達コンポーネントを含んでいてよい。
【0020】
さらに、図示されている他のコンポーネントは限定的ではなく例示的であると理解すべきである。例えば、図１では試験コンピュータ１２はパーソナルコンピュータ（ＰＣ）として示されているが、モバイルデバイスやコンピュータワークステーション等、試験コンピュータの実装には何れの適当な装置が使用されてもよいと理解すべきである。試験コンピュータ１２は、ネットワークに接続されて、そのネットワーク上でリソースにアクセスし、及び／又はそのネットワークに接続された１つ又は複数の他のコンピュータと通信することができてよい。
【0021】
図２は、本願のある態様による例示的なＰＥ ２００を示す略図である。ＰＥ ２００は、第一の電源電圧ＶＤＤＯを有する第一の供給ポート２１２と、第二の電源電圧ＶＳＳＯを有する第二の供給ポート２１４と連結する電圧ドライバ回路２１０を含み、エンコーダ２０４から受信したドライバ制御信号２０２に応答して、出力ポート２１８に出力電圧ＶＯＵＴを提供する。エンコーダ２０４は、コントローラ２０６から受信した入力データ２０５に基づくドライバ制御信号２０２を生成してよい。ドライバ制御信号２０２は、ＶＯＵＴでの出力電圧を制御するために電圧ドライバ回路２１０内の複数のコンポーネントの構成を設定する複数の制御信号の集合であってよいと理解すべきである。図２ではドライバ制御信号２０２のための１つの信号経路が示されているが、本発明の実施形態はそのように限定されず、幾つかの実施形態においてはドライバ制御信号２０２内の別々の制御信号が電圧ドライバ回路２１０内の複数の制御端子に印加されてよいと理解すべきである。例えば、エンコーダ２０４は、電圧ドライバ回路２１０内の複数のスイッチ及びプログラム可能コンデンサの各制御端子に制御信号を供給してよい。図の実施形態において、電圧ドライバ回路２１０はシングルエンド型電圧ドライバ回路である。制御信号の１つ又は複数は高速で動作して、例えば２つの電圧レベル間での高速切替を可能にしてよく、他方で、残りの制御信号は低速で動作して、高速動作が開始する前のドライバを、例えば電圧レベル及び／又はその他のドライバ特性を制御するように構成してもよい。
【0022】
引き続き図２を参照すると、コントローラ２０６はロジック、プロセッサ、及び／又はメモリ素子を含み、ＰＥ ２００の内部又はその外部の何れかに配置されてよい。コントローラ２０６からの入力データ２０５は、複数のＧｂｐｓのオーダ、例えば１０Ｇｂｐｓ以下のデータレートを有する高速データであってよい。入力信号２０５は、５Ｇｂｐｓ、２０Ｇｂｐｓ、１～１００Ｇｂｐｓ、又は５～５０Ｇｂｐｓのデータレートを有する高速データストリームであってよいが、本願で開示される技術の各種の態様は何れのバンド幅のデータストリームにも使用されてよいと理解すべきである。幾つかの実施形態において、入力データ２０５は時間に対する所望の出力電圧レベルの値のデータストリームを含む。入力データ２０５はまた、標的出力インピーダンス及び時間領域ピーキング挙動を示す構成データも含んでいてよい。エンコーダ２０４は、受信した入力データ２０５に基づくドライバ制御信号２０２を生成してもよく、入力データ２０５内で示される値に実質的に対応する波形を有するＶＯＵＴでの出力電圧を生成するように電圧ドライバ回路２１０を制御する。幾つかの実施形態において、ＤＵＴはＰＥの外部の出力ポート２１８を介してＶＯＵＴに接続されてよい。
【0023】
本願のある態様によれば、本発明者らは、ＰＥがＤＵＴを高いデータレートで試験するために使用される場合、出力電圧ＶＯＵＴは入力データ２０５にしたがって値を変化させるようにプログラムされることに気付き、それを理解した。ＶＯＵＴが変化すると、電圧ドライバ回路２１０の出力電流ＩＯＵＴが変化し、それによって電圧ドライバ回路２１０により引き込まれる電源電流が変化する。電源電流の変化はすると、電圧ドライバ回路の動作を変化させる可能性がある。このような変化は、図３に示される回路のモデルにより図解されるかもしれない。
【0024】
図３は、本願のある態様による、電圧ドライバ回路３１０を有する例示的なＰＥ ３００に関する等価回路モデルを示す略図である。電圧ドライバ回路３１０は、例えば電圧ドライバ回路２１０を表していてよい。電圧ドライバ回路３１０は、第一の電源ポートＶＤＤＯ及び第二の電源ポートＶＳＳＯに連結される抵抗器２２６、２２８を含み、出力ポートＩＯ＿ＤＵＴは電圧分圧構成で抵抗器２２６、２２８間のノードに連結される。電圧ドライバ回路３１０の出力電圧は、一部に、電源ポートＶＤＤＯ及びＶＳＳＯに連結される電圧源間の電圧差及び抵抗器２２６及び２２８の比に基づく。動作中、電圧ドライバ回路２１０による電圧出力は、抵抗器２２６及び２２８により表される回路コンポーネントの抵抗を変化させることによって設定できる。
【0025】
出力電流ＩＯＵＴがＩＯ＿ＤＵＴ出力ポートを通じて抵抗器２３０における終端コンダクタンスｇｔ及び端子電圧Ｖｔへと流れるとき、電源電流Ｉ１ＶＤＤＯ、Ｉ１ＶＳＳＯとＩＯＵＴの合計は、出力電圧ＶＯＵＴの変化に関わらず一定のままとなる。これは、電源電流Ｉ１ＶＤＤＯ、Ｉ１ＶＳＳＯが、ＶＯＵＴの変化によりＩＯＵＴが変化すると安定ではないことを意味する。１つの非限定的な例において、ＩＯ＿ＤＵＴが５０Ωの負荷を介してアースＧＮＤＡに接続されている場合、ＶＯＵＴが１Ｖ変化すると、ＶＤＤＯからのプルアップ電流Ｉ１ＶＤＤＯは約１Ｖ／５０Ω＝２０ｍＡ変化し、これは望ましくない。
【0026】
補正ドライバは、後述のように、これらの課題の幾つか又は全部に対応するために使用されてよい。再び図２を参照すると、補正ドライバ２５０は第一及び第二の電源ポート２１２、２１４に接続されて、安定化電流ＩＶＴを生成してよく、これはＩＯＵＴの変化をオフセットでき、それによって電源ポート２１２、２１４における電源電流ＩＶＤＤＯ及びＩＶＳＳＯは安定したままとなる。本発明者らは、キルヒホッフの電流の法則に基づいて、ＩＶＴ、ＩＯＵＴ、ＩＶＤＤＯ、及びＩＶＳＳＯの合計は時不変定数であることに気付き、それを理解した。したがって、ＩＯＵＴが変化してもＩＶＴとＩＯＵＴの合計が一定のままであるかぎり、電源電流ＩＶＤＤＯ及びＩＶＳＳＯの合計は安定している。本発明者らはまた、ＩＶＤＤＯとＩＶＳＳＯの合計を一定に保持するだけでは、電圧ドライバ回路２１０の安定性を担保するのに十分でないかもしれないと理解し、それに気付いた。この合計が安定していても、１つの電源電流は増加し、もう一方が同じ量だけ減少するかもしれない。幾つかの実施形態において、補正ドライバ２５０は電源ポート２１２及び２１４間で電流をさらに引き込んで、電源電流ＩＶＤＤＯとＩＶＳＳＯのバランスをとり、電源電流の各々が安定するようにしてよい。
【0027】
図２に示される実施形態において、安定化電流ＩＶＴは安定化ポート２１６へと供給される。幾つかの実施形態において、安定化ポート２１６は定電圧ＶＴに保持されてよい。ある態様によれば、補正ドライバ２５０は出力ポート２１８に接続されていないため、補正ドライバ２５０の動作は出力ポート２１８における電圧ドライバ回路２１０の性能に影響を与えない。例えば、電圧ドライバ回路２１０内のパラメータを調整して、出力ポート２１８における所望の出力インピーダンス、出力電圧レベルのほか、時間領域ピーキング挙動を提供してよく、その際、補正ドライバ２５０による影響を受けない。
【0028】
幾つかの実施形態において、エンコーダ２０４はプログラム可能なドライバ入力信号を適当なドライバ特性にマッピングするようにプログラムされてよい。幾つかの実施形態において、較正又は計算がドライバについて行われてよく、それによって、ドライバ制御入力信号の十分な数の代表的な組合せについて、出力電圧、インピーダンス、及び時定数を特定することが可能となる。較正は、負荷抵抗及び所望の出力電圧レベル等の負荷条件を変えて繰り返されてよい。較正の結果として、望ましいドライバ特性群について、これらの特性にできるだけ近いものを送達するドライバ制御入力信号の集合が選択されてよい。
【0029】
さらに、幾つかの実施形態において、較正又は計算が補正ドライバについて行われてよく、それによって、例えば出力電圧レベルを表す十分な量のドライバ制御入力信号の代表的組合せについて付与される安定化電流を特定することが可能となる。コントローラ２０６はドライバ制御入力信号を提供するため、それが対応する制御信号をエンコーダ２５４への入力データ２５５として提供してもよく、これは較正プロセスに基づいて特定されてよい電流不安定性を補償する適切な安定化電流を提供する。エンコーダ２５４は、受信した入力データ２５５に基づいて補正制御信号２５２を生成してよく、これは補正ドライバ２５０を制御して、安定化ポート２１６において安定化電流ＩＶＴを生成させる。エンコーダ２５４はさらに、補正ドライバ２５０を制御して、複数の電源ポート間に内部電流を発生させて、個々の電源電流を安定化させてよい。
【0030】
コントローラ２０６からの入力データ２５５は、数Ｇｂｐｓのオーダ、例えば１０Ｇｂｐｓ以下のデータレートを有する高速データであってよい。このデータレートは、入力データ２０５が電圧ドライバ回路２１０に提供されるレートにマッチするかもしれない。幾つかの実施形態において、入力データ２５５は、それが入力データ２０５と同じになるように所望の出力電圧レベルの値のデータストリームを含んでいてよい。そのような実施形態において、エンコーダ２５４は、電圧ドライバ２１０を制御するための入力データ２０５と制御信号との間のマッピングに基づいて補正制御信号２５２を生成し、補正ドライバ２５０に安定化ポート２１６において安定化電流ＩＶＴを生成させてよい。
【0031】
図４は、電圧ドライバ回路４１０と補正ドライバ４５０を有する例示的なＰＥ ４００の等価回路モデルを示す略図である。電圧ドライバ回路４１０は、電圧ドライバ回路３１０と同様に、抵抗分圧器を含む。分圧器内の抵抗器のコンダクタンスは動作中に、例えば回路スライスを選択的に活性化又は不活性化するためにドライバに入力される制御信号に応答して変化するかもしれない。ここで、分圧器内の抵抗器によりモデル化されるコンポーネントのコンダクタンスはｘｇ０及び（１－ｘ）ｇ０として示されており、ｘは０と１との間の量であり、これはドライバへの制御入力によって設定されてよい。
【0032】
図４において、補正ドライバ４５０は２つの抵抗分圧器群により表されている。第一の群４５１は、出力ポートＶＤＤＯ、ＶＳＳＯ、及び安定化ポートＶＴの間に連結され、抵抗足部ｘ１ｈｇ０、ｘ１ｌｇ０に基づいて安定化電流ＩＶＴを生成する。ｘ１ｈ及びｘ１ｌの値は、これらの抵抗足部によりモデル化される補正ドライバ４５０のコンポーネントにおける変化を反映する値である。第二の群４５３は、出力ポートＶＤＤＯ、ＶＳＳＯ間に連結されるが、ＩＯ＿ＤＵＴともＶＴとも連結されない。第二の群４５３は、ＩＶＤＤＯ及びＩＶＳＳＯとの間で引込み電流のバランスをとり、これらを個別に安定した状態に保つために使用されてよい。
【0033】
電圧ドライバ回路と補正ドライバは、そのコンダクタンスがプログラム制御により変化させることのできるコンポーネントで実装されてよい。幾つかの実施形態において、これらのコンポーネントは、１つ又は複数の回路スライス群として実装されてよく、これは図３及び図４のモデルに示されているように制御可能なコンダクタンスを提供するように動作してよい。ある群内の回路スライスは、ＶＳＳＯとＶＤＤＯとの間に並列に接続される。各回路スライスはまた、スライス出力を含み、ある群内の回路スライスのスライス出力は同じノードに連結される。各回路スライス内で、抵抗器はスライス出力を切替可能に、抵抗器を通じて電源電圧の１つに接続し、又は接続しない。少なくとも１つの回路スライス群の中で、スライス出力は電圧ドライバ回路のドライバ出力に接続される。本発明者らは、ドライバ出力をＶＳＳＯ又はＶＤＤＯに接続する抵抗器が抵抗器の抵抗によって出力抵抗ＲＯＵＴに寄与し、したがって、選択された数の回路スライスをドライバ出力に接続することによって、出力抵抗ＲＯＵＴは、ＲＯＵＴの所望の値を提供する選択された数の回路スライスの中の抵抗器の並列の組合せを作るように、スイッチへの制御入力に基づいて変化させられてよいことに気付き、それを理解した。
【0034】
幾つかの実施形態によれば、各回路スライス内の抵抗器の第一の抵抗器端子はスライス出力に接続される。各回路スライスはスイッチを含み、これはエンコーダからの制御信号に連結され、それによって制御され、切替可能にその回路スライス内の抵抗器の第二の抵抗器端子をＶＤＤＯ及びＶＳＳＯのうちの一方に接続し、又はＶＤＤＯ及びＶＳＳＯの両方から切断する。スライス出力がドライバ出力に接続されているとき、出力抵抗ＲＯＵＴはＶＤＤＯ又はＶＳＳＯに接続された抵抗器を有する回路スライスの並列組合せに基いている。これらの回路スライスは、「活性化された」とも言われる。抵抗器がＶＤＤＯ及びＶＳＳＯの何れからも切断される回路スライスは、「切断された」、又は「不活性化された」と言われてよい。
【0035】
幾つかの実施形態によれば、回路スライスは、同じ設計を有し、同じ数の回路素子を有して、回路設計を簡素化する回路モジュールとして実装されてよいが、全ての回路スライスが同じように実装されることは必要条件ではない。幾つかの実施形態において、スイッチは金属酸化膜半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）であり、これは例えばシリコン（Ｓｉ）ＭＯＳＦＥＴであるがこれに限定されない。１つの実施形態において、回路スライスはＳｉ ＣＭＯＳを含み、当該技術分野で知られているシリコン半導体製造技術を使って製造される。本発明者らは、Ｓｉ ＣＭＯＳ技術を用いて電圧ドライバ回路の一部又は全部を実装することにより、電力消費量が減少するかもしれないことを理解し、それに気付いた。このような実装では、各回路スライスは３つの状態、すなわちスイッチが抵抗器をＶＤＤＯに接続しているハイ状態、スイッチが抵抗器をＶＳＳＯに接続しているロー状態、及び第一の抵抗器端子がＶＤＤＯ又はＶＳＳＯの何れにも接続されず、それゆえ浮動状態にあるトライステートのうちの少なくとも１つにあるように制御されてよい。
【0036】
本願の態様はまた、ドライバ出力における出力電圧の制御も提供する。幾つかの実施形態において、ある回路スライス群のスライス出力における出力電圧は、第一の数の回路スライスをＶＤＤＯに選択的に接続し、第二の数の回路スライスをＶＳＳＯに選択的に接続するか、又は第一の比の回路スライスをＶＤＤＯに接続し、第二の比の回路スライスをＶＳＳＯに選択的に接続することによって調整可能である。幾つかの実施形態において、回路スライスをＶＤＤＯ又はＶＳＳＯに接続することは、回路スライス内のスイッチを制御して、抵抗器の第一の抵抗器端子をＶＤＤＯ又はＶＳＳＯに接続することを含む。ある群内の活性化された回路スライスの１００％がＶＤＤＯに接続された場合、スライス出力における開回路出力電圧はＶＤＤＯとなると理解すべきである。同様に、活性化された回路スライスの１００％がＶＳＳＯに接続された場合、スライス出力における開回路出力電圧はＶＳＳＯとなる。それゆえ、活性化された回路スライスのある比がＶＤＤＯに接続され、それ以外の活性化された回路スライスがＶＳＳＯに接続された場合、出力電圧はＶＳＳＯとＶＤＤＯとの間の中間レベルとなる。
【0037】
出力抵抗は活性化されたスライスの数によって調整され、出力電圧は活性化されたスライス内のＶＤＤＯとＶＳＳＯに接続されたスライスの比により調整されるため、本願の態様は出力抵抗と出力電圧を独立して調整できようにすることが可能である。
【0038】
ドライバの出力電圧を設定できるステップの数、又は異なる値の数は、２つの電源電圧間に並列に提供される回路スライスの数に依存する。ドライバの出力電圧を変化させることのできるステップサイズ、又は粒度は、最大ステップに関する最小ステップで表される電圧間の差をステップの数で割ったものに依存する。比較的大きい電圧範囲にわたる出力電圧に対するより細かい制御は、回路スライス群を用いて提供されてよく、各群は異なるステップサイズで制御可能な出力電圧を提供する。群の出力電圧を組み合わせて電圧ドライバの出力を提供してもよい。
【0039】
幾つかの実施形態において、電圧ドライバ回路はセグメント化されたスライス群をさらに含んでいてよく、これはセグメント化された分圧器ラダとして機能する。最上位ビット（ＭＳＢ）スライスの第一の群、又は「粗調整スライス」のスライス出力はドライバ出力に直接接続され、下位ビット（ＬＳＢ）スライスの第二の群、又は「微調整スライス」のスライス出力は、１つ又は複数の抵抗器の連続を通じてドライバ出力に接続される。複数のＬＳＢセグメント、及びしたがって複数のＬＳＢ群、すなわち微調整スライスが提供されて、さらなる微調整を可能としてもよい。粗調整スライスと微調整スライスは抵抗器ラダ回路のネットワークを介してドライバ出力に接続され、それによって粗調整スライスのスライス出力における電圧の変化は微調整スライスのスライス出力における電圧の同等レベルの変化による微調整ステップより大きい粗調整ステップに寄与する。本明細書に記載のセグメント電圧ドライバ回路は、当該技術分野で知られている何れの分圧器抵抗器ラダ回路ネットワークを使用してもよく、これは例えばＲ－２Ｒラダ回路、Ｒ－８Ｒラダ回路があるがこれらに限定されない。ドライバ出力における出力電圧の粗調整と微調整を提供することに加えて、このようなセグメント化された分圧器ラダ回路は出力抵抗の同様レベルの粗調整と微調整を提供すると理解すべきであり、粗調整スライスのスライス出力における出力抵抗の変化は、微調整スライスのスライス出力における出力抵抗の同じ変化からのそれと比較して、ＲＯＵＴにおける粗調整ステップに寄与する。
【0040】
同様のアプローチは、補正ドライバの動作を制御するために使用されてよい。補正ドライバは、１つ又は複数の補正回路スライス群を有していてよい。ある群内の補正回路スライスは、ＶＳＳＯとＶＤＤＯとの間に並列に接続されてよい。各補正回路スライスの中で、抵抗器は切替可能にスライス出力を電源電圧の１つに接続する。
【0041】
少なくとも１つの補正回路スライス群において、各回路スライス内の抵抗器の第一の抵抗器端子は安定化ポートに接続される。各補正回路スライスは、エンコーダに連結され、そこからの制御信号によって制御されるスイッチを含み、切替可能に補正回路スライス内の抵抗器の第二の抵抗器端子をＶＤＤＯ及びＶＳＳＯの１つに接続するか、又はＶＤＤＯとＶＳＳＯの両方から切断する。スライス出力が安定化ポートに接続されているとき、全安定化電流出力ＩＶＴは、その抵抗器がＶＤＤＯ又はＶＳＳＯに接続されている補正回路スライスの量の組合せに基づく。これらの回路スライスは「活性化された」とも呼ばれてよい。その抵抗器がＶＤＤＯ又はＶＳＳＯの何れからも切断された回路スライスは、「切断された」、又は「不活性化された」と呼ばれてもよい。
【0042】
図５は、幾つかの実施形態による例示的な電圧ドライバ回路５１２と例示的な補正ドライバ５５０の略図である。
【0043】
図５は、各々が電源電圧ＶＤＤＯとＶＳＳＯとの間に並列に接続された回路スライス５０２の群を有する電圧ドライバ回路５１２を示す。図５は、各回路スライス５０２が相互に実質的に同じであるように示しているが、本願の態様はそのように限定されず、１つの群の中の回路スライスが同じであることは必要条件ではないと理解すべきである。
【0044】
図５に示される実施形態において、回路スライス５０２はスライス出力５１２に接続された第一の抵抗器端子５１０を有する抵抗器Ｒｓｌｉｃｅと、ＶＤＤＯとＲｓｌｉｃｅの第二の抵抗器端子５０８との間に接続された第一のスイッチ５０４と、ＶＳＳＯと第二の抵抗器端子５０８との間に接続された第二のスイッチ５０６と、を含む。スライス出力５１２は、まとめて出力ポートＩＯ＿ＤＵＴに接続される。各回路スライス５０２内で、スライス出力５１２は抵抗器Ｒｓｌｉｃｅと直列にスイッチ５０４、５０６の一方を通じて電源電圧の一方に接続される。本発明者は、電源電圧とスライス出力との間のスイッチ及び直列Ｒｓｌｉｃｅの配置が、スライス出力がオープンロードに接続されているときにＶＳＳＯとＶＤＤＯとの間のレール・ツー・レール電圧範囲のほぼ全体にわたりスライス出力に広い出力電圧範囲を提供する低電力消費構成であることを理解し、それに気付いた。幾つかの実施形態において、スイッチ５０４及び５０６は、Ｓｉ ＣＭＯＳで実装されて、製造コストが削減され、電力消費が低減化される。図５ではＲｓｌｉｃｅが１つの抵抗器の記号で表されているが、Ｒｓｌｉｃｅの実装は１つの抵抗器に限定されず、例えば１つ又は複数の抵抗器のほか、回路上の他のコンポーネントにおける静及び動抵抗の組込みを含んでいてもよいと理解すべきである。
【0045】
引き続き図５を参照すると、各回路スライス５０２内のスイッチ５０４及び５０６は、例えば図２に示されるようなドライバ制御信号２０２によって制御されて、選択的にＲｓｌｉｃｅを電源電圧ＶＤＤＯ、ＶＳＳＯの一方に接続するか、又は何れの電源電圧にも接続しない。図２に示されるコントローラ２０６のようなコントローラは、両方のスイッチ５０４及び５０６がオフにされる回路スライスｎｏ個、スイッチ５０６がオフのときにスイッチ５０４をオンにすることによってＶＤＤＯに接続された「ハイ」のスライスｎｈ個、及びスイッチ５０４がオフのときにスイッチ５０６をオンにすることによってＶＳＳＯに接続された「ロー」のスライスｎｌ個を不活性化してよい。活性化されたスライスの数ｎｈ＋ｎｌは、出力ポートＩＯ＿ＤＵＴでの回路スライス群５１２の出力インピーダンスを調整するように選択されてよく、ＩＯ＿ＤＵＴでの出力電圧ベルは、活性化されたスライス内の数ｎｈ及びｎｌをプログラムすることによって調整されてよい。
【0046】
図５は、スイッチ５０４及び５０６が各々１つのトランジスタにより実装されていることを示しているが、スイッチはその他の方法でも実装されてよく、そのように限定されないと理解すべきである。
【0047】
図５はまた、補正回路スライス５５２の第一の群と補正回路スライスの第二の群５７２を有し、それらの各々が電源電圧ＶＤＤＯとＶＳＳＯとの間に並列に接続された補正ドライバ５５０も示している。図５は各補正回路スライス５７２及び５５２の各々が相互に実質的に同じであることを示しているが、本願の態様はそのように限定されず、１つの群内の補正回路スライスが同じであることは必要条件ではないと理解すべきである。各補正回路スライス５７２はまた、電圧ドライバ回路５１２内の回路スライス５０２と同様であり、幾つかの実施形態では、回路デザインを容易にするために回路スライス５０２と同じであってよいが、補正回路スライス５７２が回路スライス５０２と同じであることは必要条件ではない。
【0048】
図５に示される実施形態において、補正回路スライス５５２は、スライス出力５６２に接続された第一の抵抗器端子５６０を有する抵抗器Ｒｓｌｉｃｅと、ＶＤＤＯとＲｓｌｉｃｅの第二の抵抗器端子５５８との間に接続された第一のスイッチ５５４と、ＶＳＳＯと第二の抵抗器端子５５８との間に接続された第二のスイッチ５５６と、を含む。スライス出力５６２はまとめて安定化ポートＶＴに接続される。各補正回路スライス５５２内で、スライス出力５６２は抵抗器Ｒｓｌｉｃｅと直列にスイッチ５０４、５０６の一方を通じて電源電圧の１つに接続される。幾つかの実施形態において、スイッチ５５４及び５５６はＳｉ ＣＭＯＳで実装されて、製造コストが削減され、電力消費が低減化される。Ｒｓｌｉｃｅは図５では１つの抵抗器の記号により表されているが、Ｒｓｌｉｃｅの実装は１つの抵抗器に限定されず、例えば１つ又は複数の抵抗器のほか、回路上の他のコンポーネントへの静抵抗及び動抵抗の組込みを含んでいてよいと理解すべきである。
【0049】
依然として図５の補正ドライバ５５０を参照すると、各補正回路スライス５５２内のスイッチ５５４及び５５６は、例えば図２に示されるようなドライバ制御信号２０２により制御されて、選択的にＲｓｌｉｃｅを電源電圧ＶＤＤＯ、ＶＳＳＯの一方に接続し、又は何れ電源電圧にも接続しなくてよい。図２に示されるようなコントローラ２０６等のコントローラは、スイッチ５５４及び５５６がどちらもオフである補正回路スライスｎｌｏ個、スイッチ５５６がオフのときにスイッチ５５４をオンにすることによってＶＤＤＯに接続される「ハイ」の補正回路スライスｎｌｈ個、及びスイッチ５５４がオフのときにスイッチ５５６をオンにすることによってＶＳＳＯに接続される「ロー」の補正回路スライスｎ１ｌ個を不活性化してよい。それぞれ活性化される補正スライスｎｈ、ｎｌの数は、安定化ポートＶＴにおいてＶＤＤＯ及びＶＳＳＯから引き込まれる安定化電流の量を調整するように選択されてよい。
【0050】
図５はさらに、補正回路スライス５７２の第二の群を示しており、各々が抵抗器４Ｒｓｌｉｃｅを有し、これは第一のスイッチ５７４を介してＶＤＤＯに接続される第一の抵抗器端子５７８と第二のスイッチ５７６を介してＶＳＳＯに接続される第二の抵抗器端子５８０を有する。幾つかの実施形態において、スイッチ５７４及び５７６は、Ｓｉ ＣＭＯＳで実装されて、製造コストが削減され、電力消費が低減化される。図５では４Ｒｓｌｉｃｅは１つの抵抗器の記号により表されているが、Ｒｓｌｉｃｅの実装は１つの抵抗器に限定されず、例えば１つ又は複数の抵抗器のほか、回路上の他のコンポーネントへの静抵抗及び動抵抗の組込みを含んでいてよいと理解すべきである。
【0051】
引き続き図５の補正回路スライス５７２の第二の群に関して、各補正回路スライス５７２内のスイッチ５７４及び５７６は、例えば図２に示されるようなドライバ制御信号２０２により制御されて、選択的にＶＤＤＯをＲｓｌｉｃｅを介してＶＳＳＯに接続して、２つの電源ポート間の電流のバランスをとってよい。図２に示されるようなコントローラ２０６等のコントローラは、スイッチ５７４及び５７６がどちらもオンである「閉」の補正回路スライスｎ２個を活性化し、スイッチ５７４及び５７６をオフにすることによって「開」の補正回路スライスｎ２ｏ個を不活性化してよい。
【0052】
ここで、補正ドライバを有する例示的な電圧ドライバ及びその動作を図４及び図５の両方を参照しながら説明する。この例において、Ｎは電圧ドライバ５１２内のアクティブ回路スライス５０２の数を指すものとする。Ｎｔｏｔは、電圧ドライバ５１２内の回路スライス５０２の総数を指す。ｎｈとｎｌは、前述のようなハイ及びローのアクティブ回路スライス５０２の数を指す。ｎｈとｎｌは整数である必要はなく、回路スライス５０２がセグメント型電圧ドライバの中の「微調整」スライスであるかもしれない場合及びｎｈとｎｌが等価的な「粗調整」スライスの数を示す場合、準連続数であってよいと理解すべきである。
【0053】
ｎ１ｈ、ｎ１ｌ、ｎ２の値は、この例では粗調整スライスのみからなる補正ドライバ５５０内で整数である。ｘはコントローラ２０６により提供されてよい相対ドライバレベルコードであり、両端の値を含む０～１である。この実施形態において、コントローラ２０６は、電圧ドライバの構成を、ｎｈｈ＝Ｎ×ｘ、ｎｌ＝Ｎ×（１－ｘ）、ｎｏ＝Ｎｔｏｔ－ｎｈ－ｎｌ（トライステート）となるように制御してよい。
【0054】
この実施形態において、コントローラ２０６は補正ドライバの構成を、ｘ１ｈ＝［［（ｇｔ／ｇｔｏｔ）×（Ｖｈｌ／ＶｈＴ）×（ｘｈｌ－ｘ）］］となるように制御してよく、式中、ｘｈｌ＝１／２（ｘｈ＋ｘｌ）、ｘｈ＝１／２（１＋ｇｔＶｈｔ／（ｇｏＶｈｌ））、ｘ１＝１／２（１＋ｇｔＶｌｔ／（ｇｏＶｈｌ））；ｎ１ｈ＝［Ｎ×ｘ１ｈ］；ｘ１ｌ＝［［（ｇｔ／ｇｔｏｔ）×（Ｖｈｌ／（－Ｖ１Ｔ）×（ｘ－ｘｈｌ）］］；ｎ１ｌ＝［Ｎ×ｘ１ｌ］；ｎ１ｏ＝Ｎｔｏｔ－ｎ１ｈ－ｎ１ｌである。本明細書で使用されるかぎり、［［ｚ］］という表記はｍｉｎ（ｍａｘ（ｚ，０），１）又は区間［０，１］にクリッピングされたｚを指し、［ｚ］という表記は最も近い整数にまるめられたｚを指す。さらに、Ｖｈｌ＝ＶＤＤＯ－ＶＳＳＯ、ＶｈＴ＝ＶＤＤＯ－ＶＴ、Ｖ１Ｔ＝ＶＳＳＯ－ＶＴ、Ｖｈｔ＝ＶＤＤＯ－Ｖｔ、Ｖｌｔ＝ＶＳＳＯ－Ｖｔ、ｇｔｏｔ＝ｇｏ＋ｇｔ、ｇｏはドライバ出力コンダクタンス、ｇｔは外部終端コンダクタンスである。
【0055】
さらに、第二の補正回路スライス群５５３の構成に関して、ｘ≦ｘｈｌの場合はｘ２＝［［４×（ｇｏ／ｇｔｏｔ）×｛（ｘ－ｘ１）２］］、又はｘ＞ｘｈｌの場合はｘ２＝［［４×（ｇｏ／ｇｔｏｔ）×｛（ｘ－ｘｈ）２］］とする。ｎ２＝［Ｎ×ｘ２］：ｎ２ｏ＝Ｎｔｏｔ－ｎ２であり、上述の表記を再び使用した。
【0056】
図４の例において、ｇｏは電圧ドライバの出力コンダクタンスである（１つの非限定的な例では０．０２Ｓ）。ｇｔ＝外部終端コンダクタンス（幾つかの実施形態においては０～０．０３３Ｓ、１つの非限定的な例では０．０２Ｓ）。ｇｔｏｔ＝ｇｏ＋ｇｔＶｔ＝外部終端電圧（幾つかの実施形態においては０Ｖ又は約１．４Ｖ）。ＶＴ＝電源ドライバ終端電圧＝１つの非限定的な例では０．５６Ｖ。Ｖｈｌ＝ＶＤＤＯ－ＶＳＳＯ＝１つの非限定的な例では１．６８Ｖ－（－０．５６）Ｖ＝２．２４Ｖ。Ｖｈｔ＝ＶＤＤＯ－Ｖｔ。Ｖ１ｔ＝ＶＳＳＯ－Ｖｔ（典型的に＜０）。
【0057】
図６は、図４及び５に示される実施形態による、例示的な電圧ドライバ内の出力電圧の関数としての電源電流と電力消費のシミュレーションを示すデータプロットの集合である。プロット６０２は、補正ドライバを持たない、あるダイの上の電圧ドライバの電力消費を示し、プロット６０４及び６０６は一次補正ドライバのみを有する、並びに一次及び二次補正ドライバの両方を有する電圧ドライバの電力消費を示す。プロット６０２、６０４、及び６０６は、特定の終端電圧Ｖｔ及びコンダクタンスｇｔに関して、補正ドライバによって電力消費は電圧ドライバ回路だけの場合の３０ｍＷから約８ｍＷ増えるが、ＩＤＤＯ及びＩＳＳＯは一定値に限定されることを示している。
【0058】
図６から、補正ドライバへの制御信号を特定するために使用されるかもしれない電源ドライバのコンダクタンスの均等化に関する見識が得られる。図６において、Ｉｄｄｏ ０（６１２）とＩｓｓｏ ０（６１４）は、主ドライバによる、すなわち電源電流補正が行われない場合の電源電流である。Ｉｄｄｏ．ｃｏｍｐ１（６２２）とＩｓｓｏ．ｃｏｍｐ１（６２４）は、当初の電源電流に追加されると顕著な改善を示す、ｘ（又はＶＯＵＴ）の関数として線形に変化する区分線形電流プロファイルであり、ブロットＩｄｄｏ ０＋１（６３２）及びＩｓｓｏ ０＋１（６３４）を参照のこと。これらの後者の電流は、相互から固定量だけ縦方向にずれている点に留意されたい。これは、補正が必要な残りの電流が単純にＶＤＤＯからＶＳＳＯに流れる可能性があり、すなわち、それがＶＴに接続する必要がないことを意味する。これはまた、図４においてもわかる。図６のプロットでは、この電流はＩｄｄｏ２ｓｓｏ．ｃｏｍｐ２（６３６）と表示され、これは２つの放物線から構成される。この補正が適用されると、すなわちｘの関数としてＶＤＤＯとＶＳＳＯとの間の正しい数のスライスがオンにされると、最終的なＩＤＤＯ及びＩＳＳＯ、すなわちＩｄｄｏ ０＋１＋２（６４２）とＩｓｓｏ ０＋１＋２（６４４）は平坦になることがわかる。最終的な電力曲線、Ｐｏｗｅｒ ０＋１＋２（６０６）も、電源ドライバ補正が行われない電力Ｐｏｗｅｒ ０（６０２）よりはるかに平坦である。
【0059】
引き続き図６を参照すると、電圧ドライバのみのＩＤＤＯ、すなわちＩｄｄｏ ０（６１２）は０．７０Ｖがそのピークであり、これは有負荷時のフルスケール範囲［－０．２８，０．８４］Ｖに関してｘ＝ｘｈ＝０．８７５に対応する。Ｉｄｄｏ ０がｘ＝１（又はＶＯＵＴ＝０．８４Ｖ）となる前にピークに達する理由は、ＶＤＤＯからハイスライス、次にロースライスを通りＶＳＳＯへと流れ、すなわち負荷へと流れない電流が、ｘ＝０又はｘ＝１の何れかに近付くと減るためであり、それは、ハイ又はロースライスの何れかを通じたコンダクタンスがゼロになるからである。この無負荷電流はｘへの非線形放物線状依存性を有する。より大きいＶＯＵＴのためにＶＤＤＯから負荷への電流がどれだけ増えるかによっては、その結果として、ｘ＝１について最大のＩｄｄｏ ０が得られない可能性がある。
【0060】
再び図５を参照すると、ＩＯ＿ＤＵＴ出力レベルのための主電圧ドライバの粗調整スライス５０２はそれがとることのできる３つの状態、すなわちハイ、ロー、トライステートによって分類される。第二及び第三のコラムは、電源電流安定化に関する補正回路スライスを含む。図の実施形態において、補正回路スライスは粗調整スライスレベルにおいてのみ実現されているが、これは必要条件ではないと理解すべきである。この実施形態において、補正ドライバ内の粗調整スライスレベルの実装は、電流安定化が完ぺきではなく、最大で約２（各補正ドライバから）×（＋／－０．５）×（１／５４）×２０ｍＡ＝＋／－０．４ｍＡの誤差がＩＤＤＯ及びＩＳＳＯに残ることを意味する。幾つかの実施形態において、ＶＤＤＯ又はＶＳＳＯにおける電源電流安定化では、ＩＯ＿ＤＵＴでの電圧出力が１Ｖ以上変化した場合に、１０％以下の変動しかないかもしれない。幾つかの実施形態において、ＶＤＤＯ又はＶＳＳＯの電源電流安定化では、ＩＯ＿ＤＵＴでの電圧出力が１Ｖ以上変化したときに５％以下又は２％以下のばらつきしかないかもしれない。
【0061】
ある態様によれば、図５に示されるような補正スイッチ５５４、５５６の第一の群は回路スライス５０２内の電圧ドライバ粗調整スイッチ５０４、５０６と同じであってよい。第二の群の補正スイッチ５７４、５７６は、例えば静的電力消費を低減化させるためにより高い抵抗を有するもの等、異なるスイッチを使用してよい。
【0062】
図７は、幾つかの実施形態による電圧ドライバを動作させる方法７００のフローチャートである。電圧ドライバは、上述の項の何れに記載の電源電流安定化機能を有する電圧ドライバであってもよく、第一の電源電圧に接続された第一の電源ポート、第二の電源電圧に接続された第二の電源ポート、出力ポート、安定化ポート、及び第三の電源ポートに接続された補正ドライバを含んでいてよい。
【0063】
図７に示されるように、方法７００の動作７０２で、第一の出力電圧を表す第一の信号が受信される。第一の信号は、幾つかの実施形態において、図２に示されるようなコントローラ２０６から受信される入力データ２０５であってよく、電圧レベルとタイミングシーケンスを有する所望の出力電圧波形のデータストリームを含んでいてよい。第一の信号は、バイナリデータ信号であってよく、第一の信号内の第一の出力電圧を表す電圧波形情報を符号化するために何れの適当な符号化方式が使用されてもよい。
【0064】
動作７０４で、電圧ドライバは第一の信号を受信したことに応答して、出力ポートで第一の出力電圧を、安定化ポートで第一の安定化電流を生成し、それによって第一の電源ポートは第一の電源電流を有する。幾つかの実施形態において、エンコーダ２０４及び２５４等の１つ又は複数のエンコーダが使用され、コントローラから第一の信号を受信し、電圧ドライバ回路内のコンポーネント及び電圧ドライバ内の補正回路を制御して、出力電圧と第一の安定化電流を生成させるための制御入力信号を生成する。エンコーダは、受信した第一の信号に基づいてドライバ制御入力信号の集合を選択することによって制御信号を生成してよい。幾つかの実施形態において、較正又は計算が電圧ドライバ回路及び補正ドライバについて実行され、それによって例えば入力電圧レベルを表すドライバ制御入力信号の十分な数の代表的組合せについて付与される出力電圧値及び安定化電流を特定することが可能である。
【0065】
動作７０６で、第一の出力電圧とは異なる第二の出力電圧を表す第二の信号が受信される。幾つかの実施形態において、第二の信号は出力電圧レベルの変化、例えば出力電圧波形の信号遷移エッジを示してよい。
【0066】
動作７０８で、電圧ドライバは、第二の信号を受信したことに応答して、出力ポートで第二の出力電圧を、安定化ポートで第二の安定化電流を生成し、それによって第一の電源ポートは、第一の電源電流とは１０％以下だけ異なる第二の電源電流を有する。幾つかの実施形態において、エンコーダは、出力電圧レベルのある値について、及び負荷抵抗等の負荷条件について、１つ又は複数の電源電圧ポートから引き込まれる電電源電流を、完全にオフセットしなくても、ほぼオフセットすることのできる安定化電流を生成することがわかっている、ドライバ制御入力信号の選択のあらかじめプログラムされたマッピングに基づいて補正ドライバ内のコンポーネントを制御する制御信号を生成してよい。
【0067】
ここまで本発明の少なくとも１つの実施形態の幾つかの態様を説明したが、当業者にとっては様々な変更、改変、及び改良が容易にわかると理解すべきである。
【0068】
例えば、本明細書に記載の幾つかの実施形態は２つの電源電圧レールを使用しているが、本願の態様はそのように限定されず、３つ以上の電圧レールを用いて実装されてもよいと理解すべきであり、その場合、３つ以上の電圧レール間に１つ又は複数の回路スライスが接続される。代替的又は追加的に、電源電圧レールの１つは接地されてよい。
【0069】
他の例として、本願の態様は、電圧ドライバの出力電圧、例えば図３に示されるＩＯ＿ＤＵＴでのＶＯＵＴの変化の結果としての供給電流の変化に対抗することに関しているが、その他の外的要因が電源電流の安定性に代替的又は追加的に影響を与えるかもしれないと理解すべきである。これらの外的要因には、ドライバによりその出力ポートにおいて生成される抵抗、出力ポートにおける外部抵抗器の値、前記外的抵抗器の外部終端電圧、及び安定化ポートが接続される外部電圧が含まれるが、これらに限定されない。用途や、外的要因により誘導される変動の量に応じて、本明細書に記載の実施形態は、追加的要因の既知の変動量を考慮して適応させられてよいと理解すべきである。１つ又は複数の外的要因が未知の予測不能な挙動を示す場合、本明細書に記載の技術とともに追加の測定値も適用して、電圧ドライバの電源電流を安定化させてもよく、これには外的要因の挙動のマッピング又は外的要因の安定化が含まれるが、これらに限定されない。
【0070】
このような代替、改変、及び改良は、本開示の一部であることが意図され、また、本発明の主旨と範囲の中に含まれることが意図される。さらに、本発明の利点が示されているが、必ずしも本明細書に記載の技術の全ての実施形態が記載された利点の全てを含んでいるとは限らないと理解すべきである。幾つかの実施形態は、本明細書において有利であると記載された何れかの特徴を実装していなくてもよく、幾つかの例において、記載された特徴の１つ又は複数が実装されてさらなる実施形態が実現されてもよい。したがって、上述の説明と図面は例にすぎない。
【0071】
本発明の各種の態様は個別にも、組み合わせても、又は前述の実施形態において具体的に論じられていない様々な配置でも使用されてよく、したがって、その利用において、上の説明文の中に記載された、又は図面に示されたコンポーネントの詳細及び配置に限定されない。例えば、１つの実施形態において説明された態様は、他の実施形態において説明された態様とどのようにでも組み合わされてよい。
【0072】
また、本発明は方法として実装されてもよく、その一例を提供した。この方法の一環として行われる動作は、何れの適当な方法で順序付けされてもよい。したがって、動作が例示されたものとは異なる順序で行われる実施形態が構成されてもよく、これには、幾つかの動作を、例示的な実施形態では逐次的な動作として示されていても、同時に行うことが含まれていてよい。
【0073】
特許請求の範囲の中で特許請求要素を修飾するために「第一の」、「第二の」、「第三の」等の順序を示す用語が使用されていても、それ自体が１つの特許請求要素の他の要素に対する優先性、上位性、又は順序や、ある方法の動作が行われる時間的順序を暗示せず、単に特定の名前を有する１つの特許請求要素を同じ名前を有する（ただし、順序を示す用語の使用を除く）他の要素から区別して、これらの特許請求要素を区別するためのラベルとして使用されているにすぎない。
【0074】
「ほぼ」及び「約」という用語は、幾つかの実施形態においては目標値の±２０％以内、幾つかの実施形態では目標値の±１０％以内、幾つかの実施形態では目標値の±５％以内、及びさらに幾つかの実施形態では目標値の±２％以内を意味するために使用されてよい。「ほぼ」及び「約」という用語は目標値を含んでいてよい。
【0075】
また、本明細書中で使用される表現法や用語は説明を目的としており、限定的とみなすべきではない。本明細書中での「～を含む（ｉｎｃｌｕｄｉｎｇ、ｃｏｍｐｒｉｓｉｎｇ）」、又は「有する（ｈａｖｉｎｇ）」、「含有する（ｃｏｎｔａｉｎｉｎｇ）」、「包含する（ｉｎｖｏｌｖｉｎｇ）」及びその変化形の使用は、その後に列挙される項目及びその等価物のほか、追加的な項目も含むものとする。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】