特許 7530966 回路基板およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-31

(45)【発行日】2024-08-08

(54)【発明の名称】回路基板およびその製造方法

(51)【国際特許分類】

   H05K 3/28 20060101AFI20240801BHJP

【ＦＩ】

H05K3/28 B

【請求項の数】 9

(21)【出願番号】P 2022512711

(86)(22)【出願日】2020-07-31

(65)【公表番号】

(43)【公表日】2022-11-04

(86)【国際出願番号】 KR2020010136

(87)【国際公開番号】W WO2021033951

(87)【国際公開日】2021-02-25

【審査請求日】2023-03-03

(31)【優先権主張番号】10-2019-0102852

(32)【優先日】2019-08-22

(33)【優先権主張国・地域又は機関】KR

(73)【特許権者】

【識別番号】517210783

【氏名又は名称】ステムコ カンパニー リミテッド

(74)【代理人】

【識別番号】100121728

【弁理士】

【氏名又は名称】井関 勝守

(74)【代理人】

【識別番号】100165803

【弁理士】

【氏名又は名称】金子 修平

(74)【代理人】

【識別番号】100170900

【弁理士】

【氏名又は名称】大西 渉

(72)【発明者】

【氏名】イ ジンハン

(72)【発明者】

【氏名】イ ソンジン

(72)【発明者】

【氏名】キム ジンホ

【審査官】黒田 久美子

(56)【参考文献】

【文献】特開２００５－１８３７４０（ＪＰ，Ａ）

【文献】韓国公開特許第１０－２００８－００２６６７１（ＫＲ，Ａ）

【文献】特開２０１８－００６６５５（ＪＰ，Ａ）

【文献】特開２００２－１２４５２６（ＪＰ，Ａ）

【文献】特開２００２－００９４０９（ＪＰ，Ａ）

【文献】特開２００４－１０３７１２（ＪＰ，Ａ）

【文献】特開平１１－２８４０３２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／２８

Ｈ０５Ｋ ３／３４

Ｈ０１Ｌ ２３／３０

(57)【特許請求の範囲】

【請求項1】

保護層形成領域と、チップが装着されるインナーリード領域とが定義されたベース基板；
前記ベース基板上に形成されるものの、少なくとも一部分が前記保護層形成領域に形成される配線パターン；並びに、
前記保護層形成領域上に定着された保護材で形成される保護層および前記保護層形成時に前記保護材が前記保護層形成領域を越えて前記インナーリード領域に流れることを防止するように前記ベース基板上に形成されるブリード防止パターンを含み、
前記ブリード防止パターンは、突出パターンで形成され、
前記ブリード防止パターンは、前記配線パターンと同じ高さで且つ同じ材質で形成され、
前記ブリード防止パターンは、前記インナーリード領域の前記配線パターンが形成されていない境界に隣接した部分に形成されている、回路基板。

【請求項2】

前記ブリード防止パターンは、前記保護層形成領域のうち前記インナーリード領域のコーナー部と隣接した部分に形成され、
前記ブリード防止パターンは、前記コーナー部を囲む形態で形成される第１部分を含む、請求項１に記載の回路基板。

【請求項3】

前記ブリード防止パターンは、前記第１部分の端部で前記インナーリード領域と遠ざかる方向に延長形成される第２部分をさらに含む、請求項２に記載の回路基板。

【請求項4】

前記ブリード防止パターンは、前記第１部分および前記第２部分と共に所定領域を囲むように前記第２部分と所定の角度をなして形成される第３部分をさらに含む、請求項３に記載の回路基板。

【請求項5】

前記ブリード防止パターンは、前記突出パターン内に前記保護材を収容できる収容部を含む、請求項１に記載の回路基板。

【請求項6】

保護層形成領域と、チップが装着されるインナーリード領域とが定義されたベース基板を準備するベース基板準備段階；
配線パターンと、前記保護層形成領域に塗布されて保護層を形成する保護材が前記保護層形成領域を越えて前記インナーリード領域に流れることを防止するブリード防止パターンを前記ベース基板上に形成するパターン形成段階および
前記保護層形成領域上に保護材を塗布して前記保護層を形成する保護層形成段階を含み、
前記ブリード防止パターンは、突出パターンで形成され、
前記ブリード防止パターンは、前記配線パターンと同じ高さで且つ同じ材質で形成される、回路基板製造方法。

【請求項7】

前記パターン形成段階で、前記ブリード防止パターンは突出パターンで形成される、請求項６に記載の回路基板製造方法。

【請求項8】

前記パターン形成段階で、前記ブリード防止パターンは前記配線パターンと同じ高さで形成される、請求項７に記載の回路基板製造方法。

【請求項9】

前記パターン形成段階で、前記ブリード防止パターンは前記保護材を収容できるように前記突出パターン内に陰刻で形成される収容部を含む、請求項７に記載の回路基板製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は回路基板およびその製造方法に関し、さらに詳細には、ベース基板上に配線パターンを含む回路基板およびその製造方法に関する。

【背景技術】

【0002】

最近電子機器の小型化の傾向により、回路基板を利用したチップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ、ＣＯＦ）パッケージ技術が多く使われている。例えば、フレキシブル回路基板およびこれを利用したＣＯＦパッケージ技術は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）ディスプレイ装置などの平板表示装置（ＦＰＤ：Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）に採択されている。このようなフレキシブル回路基板には平板表示装置を駆動するＤＤＩＣ（Ｄｉｓｐｌａｙ Ｄｒｉｖｉｎｇ ＩＣ）等のチップが装着され得る。

【0003】

一般的にフレキシブル回路基板は、その上に形成された配線パターンの損傷を防止するための保護層を含む。保護層は多様な材質の保護材で形成され得るが、このうち、インクタイプの保護材で保護層を形成する場合、配線パターン上に塗布された保護材が硬化する前に周辺領域に広がるブリード（ｂｌｅｅｄ）が発生し易い。保護材が半導体チップが装着されるインナーリード領域まで広がる場合、チップのパッド部と配線パターンの間の接続を邪魔して品質の低下につながることになる。

【先行技術文献】

【特許文献】

【0004】

【文献】韓国公開特許第１０－２００４－００４８６９５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は前述した従来技術の問題点を解決するためのもので、本発明の目的は、配線パターンの損傷を防止する保護層を形成するための保護材が基板の他の領域に広がることを防止する回路基板およびその製造方法を提供することである。

【0006】

また、本発明の他の目的は、配線パターンの損傷を防止する保護層を形成するための保護材がチップが装着される基板のインナーリード領域に広がることを効果的に防止する回路基板およびその製造方法を提供することである。

【0007】

本発明の目的は、前述した技術的課題に制限されず、言及されていないさらに他の目的は、下記の記載から通常の技術者に明確に理解され得るであろう。

【課題を解決するための手段】

【0008】

本発明の一側面によると、保護層形成領域が定義されたベース基板；前記ベース基板上に形成されるものの、少なくとも一部分が前記保護層形成領域に形成される配線パターン；前記保護層形成領域上に定着された保護材で形成される保護層および前記保護層形成時に前記保護材が前記保護層形成領域を越えて流れることを防止するように前記ベース基板上に形成されるブリード防止パターンを含む回路基板が提供される。

【0009】

この時、前記ベース基板にはチップが装着されるインナーリード領域が追加的に定義され、前記ブリード防止パターンは前記保護層形成領域のうち前記インナーリード領域のコーナー部と隣接した部分に形成され得る。

【0010】

また、前記ブリード防止パターンは前記コーナー部を囲む形態で形成される第１部分を含むことができる。

【0011】

また、前記ブリード防止パターンは前記第１部分の端部で前記インナーリード領域と遠ざかる方向に延長形成される第２部分をさらに含むことができる。

【0012】

また、前記ブリード防止パターンは前記第１部分および前記第２部分と共に所定領域を囲むように前記第２部分と所定の角度をなして形成される第３部分をさらに含むことができる。

【0013】

また、前記ブリード防止パターンは突出パターンで形成され得る。

【0014】

また、前記ブリード防止パターンは前記配線パターンと同じ高さで形成され得る。

【0015】

また、前記ブリード防止パターンは前記突出パターン内に前記保護材を収容できる収容部を含むことができる。

【0016】

また、前記収容部は前記突出パターン内に陰刻で形成され得る。

【0017】

本発明の他の側面によると、保護層形成領域が定義されたベース基板を準備するベース基板準備段階；配線パターンと、前記保護層形成領域に塗布されて保護層を形成する保護材が前記保護層形成領域を越えて流れることを防止するブリード防止パターンを前記ベース基板上に形成するパターン形成段階および前記保護層形成領域上に保護材を塗布して前記保護層を形成する保護層形成段階を含む回路基板製造方法が提供される。

【0018】

この時、前記パターン形成段階で、前記ブリード防止パターンは突出パターンで形成され得る。

【0019】

また、前記パターン形成段階で、前記ブリード防止パターンは前記配線パターンと同じ高さで形成され得る。

【0020】

また、前記パターン形成段階で、前記ブリード防止パターンは前記保護材を収容できるように前記突出パターン内に陰刻で形成される収容部を含むことができる。

【発明の効果】

【0021】

本発明の実施例によると、回路基板上に配線パターンを保護するための保護層形成時に、ブリード防止パターンを通じて保護材が保護層形成領域を越えて基板の他の領域に流れることを防止できる。

【0022】

また、本発明の実施例によると、ブリード防止パターンを通じて保護材が保護層形成領域を越えてチップが装着されるインナーリード領域に浸透することを効果的に防止することができる。

【0023】

本発明の効果は前述した効果に制限されず、他の効果は特許請求の範囲の記載から通常の技術者に明確に理解され得るであろう。

【図面の簡単な説明】

【0024】

【図1】本発明の一実施例に係る回路基板の平面図である。

【図2】図１のＡ部分の拡大図である。

【図3】図１のａ－ａ’断面図である。

【図4】本発明の一実施例に係る回路基板のブリード防止パターンの変形例を示した図面である。

【図5】本発明の一実施例に係る回路基板のブリード防止パターンの変形例を示した図面である。

【図6】本発明の一実施例に係る回路基板のブリード防止パターンの変形例を示した図面である。

【図7】本発明の一実施例に係る回路基板製造方法のフローチャートである。

【発明を実施するための形態】

【0025】

以下、添付した図面を参照して本発明の実施例について、本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。本発明は多様な異なる形態で具現され得、ここで説明する実施例に限定されない。本発明を明確に説明するために図面で説明に関わらない部分は省略したし、明細書全体を通じて同一または類似する構成要素に対しては同一の参照符号を付した。

【0026】

本明細書で、「含む」または「有する」等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在することを指定しようとするものであり、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたものなどの存在または付加の可能性をあらかじめ排除しないものと理解されるべきである。

【0027】

また、本明細書で、図面に図示された構成要素との相関関係を説明するために、空間的に相対的な用語である「下」、「下部」、「上」、「上部」等が使われ得る。これらは図面上に図示されたものを基準として定められた相対的な用語であり、配向により上下関係は反対に解釈され得る。

【0028】

また、或る構成要素が他の構成要素の上または下にあるとは、特別な事情がない限り他の構成要素とすぐに接して上または下に配置されることだけでなく、その中間にさらに他の構成要素が配置される場合を含む。

【0029】

図１は、本発明の一実施例に係る回路基板の平面図である。また、図２は図１のＡ部分の拡大図であり、図３は図１のａ－ａ’断面図である。

【0030】

図１～図３を参照すると、本発明の一実施例に係る回路基板１はベース基板１０、配線パターン２０、保護層３０およびブリード防止パターン４０を含む。

【0031】

ベース基板１０は回路基板１の基材として含まれる。ベース基板１０は柔軟性のある材質で形成されて回路基板１を折り曲げ可能にすることができる。ベース基板１０は絶縁性物質からなり得る。具体的には、本発明の一実施例において、ベース基板１０はポリイミド（ＰＩ：ｐｏｌｙｉｍｉｄｅ）フィルムとなり得る。

【0032】

この他にもベース基板１０はポリエステル（ＰＥ：ｐｏｌｙｅｓｔｅｒ）、ポリエチレンテレフタレート（ＰＥＴ：Ｐｏｌｙｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）、およびポリエチレンナフタレン（ＰＥＮ：ｐｏｌｙ ｅｔｈｙｌｅｎｅ ｎａｐｔｈａｌｅｎｅ）、ポリカーボネート（ＰＣ：ｐｏｌｙ ｃａｒｂｏｎａｔｅ）等を含む高分子グループで選択された物質のうち一つ以上からなり得る。一方、ベース基板１０は酸化アルミ箔などの金属ホイルからなってもよい。

【0033】

本発明の一実施例において、ベース基板１０には保護層形成領域１１およびインナーリード領域１２が定義されている。

【0034】

保護層形成領域１１は配線パターン２０の損傷を防止するために保護層３０が形成される領域である。保護層形成領域１１には保護材が定着されて保護層３０が形成される。

【0035】

インナーリード領域１２はチップが装着される領域である。インナーリード領域１２に装着されるチップは半導体チップとなり得る。さらに詳細には、インナーリード領域１２に装着されるチップはディスプレイ駆動集積回路、換言すると、ＤＤＩ（Ｄｉｓｐｌａｙ Ｄｒｉｖｅｒ ＩＣ）となり得る。

【0036】

本発明の一実施例において、ベース基板１０の中心にインナーリード領域１２が一つ形成され、インナーリード領域１２を囲んで一つの保護層形成領域１１が形成されている。図１および図２を参照すると、インナーリード領域１２がベース基板１０の中央にインナーリード領域境界線Ｌ２の内側に形成されており、保護層形成領域１１はインナーリード領域１２を囲む形態を有してインナーリード境界線Ｌ２の外側に形成されている。

【0037】

しかし、本発明の一実施例によって保護層形成領域１１およびインナーリード領域１２の個数、位置および形態などが制限されるものではない。回路基板の回路構成によってベース基板１０上に定義される保護層形成領域１１およびインナーリード領域１２の個数、位置および形態などはいくらでも変わり得る。

【0038】

配線パターン２０はインナーリード領域１２に装着されるチップと外部回路（図示せず）を連結するために、ベース基板１０上に形成される。配線パターン２０はインナーリード領域１２に装着されるチップと外部回路の間の電気的連結を遂行する。

【0039】

配線パターン２０は少なくとも一部分が保護層形成領域１１に形成される。また、配線パターン２０はインナーリード領域１２に装着されるチップとの電気的連結のために、インナーリード領域１２内に配置されるインナーリード部２１およびインナーリード領域１２の外部に配置される配線部２２を含む。

【0040】

配線パターン２０は伝導性の大きい物質からなることが好ましい。例えば、配線パターン２０は金、アルミニウム、銅などのような導電性金属からなり得る。

【0041】

配線パターン２０はベース基板１０の一面に形成されるものに制限されはせず、回路基板１の使用目的、形態などによってベース基板１０の他面にも形成され得る。

【0042】

保護層３０は配線パターン２０を外部の衝撃、腐食誘発物質などから保護するために形成される。具体的には、保護層３０はベース基板１０上に定義された保護層形成領域１１上に定着された保護材で形成され得る。本発明の一実施例において、保護層３０を形成する保護材はソルダーレジストインク（ＳＲ Ｉｎｋ）となり得る。すなわち、保護層３０は保護層形成領域１１の上にソルダーレジストインクを塗布して形成させることができる。

【0043】

ブリード防止パターン４０は、保護層３０形成時に保護材が保護層形成領域１１を越えて回路基板１の他の領域に流れることを防止するようにベース基板１０上に形成される。ブリード防止パターン４０は、保護層３０形成時に保護材が保護層形成領域１１を越えてインナーリード領域１２に流れることを防止するように形成され得る。例えば、ブリード防止パターン４０は保護層形成領域１１のうち、インナーリード領域１２と隣接した部分、保護層形成領域１１とインナーリード領域１２の境界などに形成され得る。

【0044】

さらに詳細には、ブリード防止パターン４０はベース基板１０のインナーリード領域１２から約１５０～２５０μｍ程度離れた位置に形成され得る。好ましくは、ブリード防止パターン４０はベース基板１０のインナーリード領域１２から２００μｍ離れた位置に形成され得る。

【0045】

保護層３０を形成する保護材は配線パターン２０を外部の衝撃、腐食誘発物質などから保護する役割を遂行するが、保護材が半導体チップが装着されるインナーリード領域１２まで広がる場合、インナーリード領域１２に装着されるチップのパッド部と配線パターン２０のリード部２１の間の接続を邪魔して回路基板１の品質の低下を誘発したりもする。このような問題を防止するためには、保護層３０を形成する時、塗布される保護材がベース基板１０の保護層形成領域１１内にのみ定着される必要があり、ベース基板１０の他の領域、特にインナーリード領域１２には流れてはならない。

【0046】

ブリード防止パターン４０は、保護層３０形成時に塗布される保護材が保護層形成領域１１を越えて回路基板１の他の領域に流れるブリード（ｂｌｅｅｄ）現象を、保護材の流れを物理的に防ぐことによって防止する。すなわち、ブリード防止パターン４０は保護材に対して障壁またはダムとしての役割を遂行する。

【0047】

保護層形成領域１１に保護材を塗布して保護層３０を形成する時、保護層形成領域１１のうち配線パターン２０が形成されていない部分は配線パターン２０が形成された部分に比べて保護材の流れを邪魔する要素がないため、保護材の硬化前の流れが速く進行され得る。ところで、一般的にインナーリード領域１２のコーナー部には配線パターン２０が形成されない。これは保護層形成領域１１のうちインナーリード領域１２のコーナー部と隣接した部分は、硬化されていない保護材がインナーリード領域１２内に浸透する経路となり得ることを意味する。

【0048】

図１および図２を参照すると、このような問題を解決するために、本発明の一実施例において、ブリード防止パターン４０は保護層形成領域１１のうちインナーリード領域１２のコーナー部と隣接した部分でコーナー部を囲む形態で形成されている。すなわち、ブリード防止パターン４０は保護層形成領域１１のうちインナーリード領域１２のコーナー部と隣接した部分に「Ｌ」字状に形成されている。これに伴い、ブリード現象の防止が効果的、効率的になされ得る。

【0049】

また、図３を参照すると、本発明の一実施例において、ブリード防止パターン４０は突出パターンで形成されている。このように、ブリード防止パターン４０はベース基板１０上に突出した陽刻形態のパターンで形成され得る。突出したパターンで形成されたブリード防止パターン４０は、保護層３０形成時に塗布される保護材に対して障壁として機能する。ブリード防止パターン４０により流れが遮断された保護材は、保護層形成領域１１内で硬化して保護層３０を形成することになる。

【0050】

本発明の一実施例において、ブリード防止パターン４０は配線パターン２０と同一の材質からなり得る。これを通じて、本発明の一実施例に係る回路基板１の製造効率性を確保することができる。ただし、ブリード防止パターン４０はインナーリード領域１２に装着されるチップを外部回路と連結する役割を遂行するものではないので、回路的な観点では一種のダミー（ｄｕｍｍｙ）パターンとなる。

【0051】

また、本発明の一実施例において、ブリード防止パターン４０は配線パターン２０と同じ高さで形成され得る。前述した通り、ブリード防止パターン４０は保護層形成領域１１のうち配線パターン２０が存在しない所にダミーパターンで形成されて、保護層３０形成のために塗布される保護材が硬化する前に回路基板１の他の領域に流れることを防止する役割を遂行するので、配線パターン２０と同じ高さで形成されることが好ましい。

【0052】

図４～図６には、本発明の一実施例に係る回路基板のブリード防止パターンの変形例を示した図面が図示されている。図４～図６に示されたブリード防止パターンの変形例はいずれも、図１～図３に示されたブリード防止パターン４０と同様に突出パターンの形態で形成される。

【0053】

まず、図４を詳察すると、ブリード防止パターン４０の第１変形例を確認することができる。ブリード防止パターン４０の第１変形例は、保護層形成領域１１のうちインナーリード領域１２のコーナー部と隣接した部分でコーナー部を囲む形態で形成される第１部分４１と、第１部分４１の端部でインナーリード領域１２と遠ざかる方向に延長形成される第２部分４２を含んでいる。本変形例で、第２部分４２は第１部分４１と直交する形態で形成されている。

【0054】

ブリード防止パターン４０の第１変形例において、第２部分４２は第１部分４１によって分散される保護材が第１部分４１の端部からインナーリード領域１２側へ超えていくことを効果的に防ぐ。

【0055】

次に、図５を参照すると、ブリード防止パターン４０の第２変形例が示されている。ブリード防止パターン４０の第２変形例は、保護層形成領域１１のうちインナーリード領域１２のコーナー部と隣接した部分でコーナー部を囲む形態で形成される第１部分４１と、第１部分４１の端部でインナーリード領域１２と遠ざかる方向に延長形成される第２部分４２と、第１部分４１および第２部分４２と共に所定領域を囲むように第２部分４２と所定の角度をなして形成される第３部分４３をさらに含んでいる。ここで、第３部分４３は第２部分４２と直交し、すなわち、９０度をなして形成されている。

【0056】

ブリード防止パターン４０の第２変形例において、第３部分４３は第１部分４１によって分散される保護材が所定の領域内に停滞するようにしてくれる。換言すると、第３部分４３は第２部分４２および第１部分４１と共に保護材の流れが停滞する所定の領域を形成することによって、保護材が第１部分４１の端部からインナーリード領域１２側へ超えていくことを効果的に防ぐ。

【0057】

最後に、図６を参照すると、ブリード防止パターン４０の第３変形例が示されている。ブリード防止パターン４０の第３変形例は、保護層形成領域１１のうちインナーリード領域１２のコーナー部と隣接した部分でコーナー部を囲む形態で突出形成された突出パターン部４４と、保護材を収容できるように突出パターン部４４内に形成された収容部４５を含んでいる。収容部４５は突出パターン内に陰刻で形成されている。

【0058】

ブリード防止パターン４０の第３変形例において、突出パターン部４４は第１変形例及び第２変形例に比べ、相対的に広い面積で形成されている。したがって、突出パターン部４４を超えて突出パターン部４４の上部に流れる保護材の流れ性を低下させることができる。

【0059】

ブリード防止パターン４０の第３変形例において、収容部４５は突出パターン部４４の上部に溢れ出る保護材を収容する貯留槽のような役割を遂行する。ブリード防止パターン４０の第３変形例は、保護材に対して障壁として機能する突出パターン部４４内に突出パターンで囲まれた収容部４５を追加的に具備することによって、突出パターン部４４を越えてインナーリード領域１２に進行する保護材が収容部４５内に停滞して硬化するようにしてくれる。したがって、インナーリード領域１２内に保護材が浸透することがさらに効果的に防止され得る。

【0060】

ブリード防止パターン４０の第３変形例において、ブリード防止パターン４０の突出パターン部４４と収容部４５の平面上の面積比は多様に設定され得る。例えば収容部４５の面積対突出パターン部４４の面積は、１：０．５～３０内の範囲で設定され得る。

【0061】

以下では、本発明の一実施例に係る回路基板製造方法について説明する。

【0062】

図７は、本発明の一実施例に係る回路基板製造方法のフローチャートである。本発明の一実施例に係る回路基板製造方法を通じて、前述したような本発明の一実施例に係る回路基板１が製造され得る。

【0063】

図７を参照すると、本発明の一実施例に係る回路基板製造方法は、ベース基板準備段階（Ｓ１０）、パターン形成段階（Ｓ２０）および保護層形成段階（Ｓ３０）を含む。

【0064】

ベース基板準備段階（Ｓ１０）は保護層形成領域１１が定義されたベース基板１０を準備する段階である。保護層形成領域１１は配線パターン２０の損傷を防止するために保護層３０が形成される領域である。保護層形成領域１１には保護材が定着されて保護層３０が形成される。

【0065】

ベース基板準備段階（Ｓ１０）で、準備されるベース基板１０は保護層形成領域１１の他にインナーリード領域１２も定義されている。インナーリード領域１２はチップが装着される領域である。インナーリード領域１２に装着されるチップは半導体チップとなり得る。さらに詳細には、インナーリード領域１２に装着されるチップは、ディスプレイ駆動集積回路、換言すると、ＤＤＩ（Ｄｉｓｐｌａｙ Ｄｒｉｖｅｒ ＩＣ）であり得る。保護層形成領域１１およびインナーリード領域１２の形態などは本発明の一実施例に係る回路基板１に関連して説明した通りである。

【0066】

パターン形成段階（Ｓ２０）は、配線パターン２０と、保護層形成領域１１に塗布されて保護層３０を形成する保護材が保護層形成領域１１を越えて流れることを防止するブリード防止パターン４０をベース基板１０上に形成する段階である。

【0067】

パターン形成段階（Ｓ２０）で、配線パターン２０はインナーリード領域１２に装着されるチップと外部回路（図示せず）を電気的に連結するためにベース基板１０上に形成される。ここで、配線パターン２０は少なくとも一部分が保護層形成領域１１に形成される。

【0068】

パターン形成段階（Ｓ２０）で、ブリード防止パターン４０は、保護層３０形成時に保護材が保護層形成領域１１を越えて流れることを防止するようにベース基板１０上に形成される。例えば、ブリード防止パターン４０は保護層形成領域１１のうちインナーリード領域１２と隣接した部分、保護層形成領域１１とインナーリード領域１２の境界などに形成され得る。

【0069】

この時、ブリード防止パターン４０は突出パターンで形成され得る。また、ブリード防止パターン４０は配線パターン２０と同じ材質からなり得る。一方、ブリード防止パターン４０は配線パターン２０と同じ高さで形成されてもよい。また、ブリード防止パターン４０は保護材を収容するように突出パターン内に陰刻で形成される収容部４５を含むことができる。

【0070】

この他に、パターン形成段階（Ｓ２０）に関連し、配線パターン２０およびブリード防止パターン４０の具体的な位置および形態などに関する内容は、本発明の一実施例に係る回路基板１に関連して詳察した通りであるため、詳しい説明は省略する。

【0071】

保護層形成段階（Ｓ３０）は保護層形成領域１１上に保護材を塗布して保護層を形成する段階である。保護層３０は配線パターン２０を外部の衝撃、腐食誘発物質などから保護するために形成される。具体的には、保護層３０はベース基板１０上に定義された保護層形成領域１１上に定着された保護材で形成され得る。

【0072】

保護層形成段階（Ｓ３０）で、保護層３０を形成する保護材はソルダーレジストインク（ＳＲ Ｉｎｋ）となり得る。すなわち、保護層３０は保護層形成領域１１の上にソルダーレジストインクを塗布して形成させることができる。

【0073】

前述した通り、保護層３０を形成する保護材は配線パターン２０を外部の衝撃、腐食誘発物質などから保護する役割を遂行するが、保護材が半導体チップが装着されるインナーリード領域１２まで広がる場合、インナーリード領域１２に装着されるチップのパッド部と配線パターン２０のリード部２１の間の接続を邪魔して回路基板１の品質の低下を誘発したりもする。しかし、本発明の一実施例に係る回路基板製造方法による場合、パターン形成段階（Ｓ２０）で形成されたブリード防止パターン４０が保護層３０形成時に塗布される保護材の流れを物理的に遮断することによって、保護材が保護層形成領域１１を越えて回路基板１の他の領域、特にインナーリード領域１２に流れるブリード（ｂｌｅｅｄ）現象を防止することができる。

【0074】

本発明の一実施例について説明したが、本発明の思想は本明細書に提示される実施例によって制限されず、本発明の思想を理解する当業者は同じ思想の範囲内で、構成要素の付加、変更、削除、追加などによって他の実施例を容易に提案できるであろうが、これも本発明の思想範囲内に入るものと言える。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】