知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-01
(45)【発行日】2024-08-09
(54)【発明の名称】撮像装置
(51)【国際特許分類】
H04N 25/771 20230101AFI20240802BHJP
H04N 25/77 20230101ALI20240802BHJP
H01L 27/146 20060101ALI20240802BHJP
【ＦＩ】
H04N25/771
H04N25/77
H01L27/146 A
H01L27/146 F
【請求項の数】
20
(21)【出願番号】P 2019207287
(22)【出願日】2019-11-15
(65)【公開番号】P2021082897
(43)【公開日】2021-05-27
【審査請求日】2022-11-08
(73)【特許権者】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】110001357
【氏名又は名称】弁理士法人つばさ国際特許事務所
(72)【発明者】
【氏名】椎原 由宇
(72)【発明者】
【氏名】町田 貴志
(72)【発明者】
【氏名】大池 祐輔
【審査官】鈴木 明
(56)【参考文献】
【文献】特開２０１７－２２０８９６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２５／００－２５／７９
Ｈ０１Ｌ ２７／１４６
(57)【特許請求の範囲】
【請求項1】
第１の面と、前記第１の面と反対側の第２の面とを含む、第１導電型の第１の半導体基板と、前記第１の半導体基板の第１の面側に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、
前記第１の半導体基板の第２の面側に並列に埋設され、前記光電変換部において生成された前記電荷を蓄積する、前記第２導電型の第１の電荷蓄積部および第２の電荷蓄積部と、
前記電荷を前記光電変換部から前記第１の電荷蓄積部へ転送する第１の電荷転送部と、
前記電荷を前記光電変換部から前記第２の電荷蓄積部へ転送する第２の電荷転送部とを備え、
前記第１の電荷蓄積部および前記第２の電荷蓄積部の第１の方向のピッチは、前記光電変換部の第１の方向のピッチの略半分のピッチを有する
撮像装置。
【請求項2】
前記光電変換部から前記第１の電荷蓄積部への前記電荷の転送方向は、前記光電変換部から前記第２の電荷蓄積部への前記電荷の転送方向と逆方向である、請求項１に記載の撮像装置。
【請求項3】
前記第１の電荷蓄積部から前記電荷が転送される第１の電荷電圧変換部と、前記第２の電荷蓄積部から前記電荷が転送される第２の電荷電圧変換部とをさらに有する、請求項１に記載の撮像装置。
【請求項4】
前記第１の電荷蓄積部から前記電荷が転送される第１の電荷電圧変換部と、前記第２の電荷蓄積部から前記電荷が転送される第２の電荷電圧変換部とをさらに有し、前記第１の方向と直交する第２の方向に、前記光電変換部が複数配置され、
複数の前記光電変換部として、順に配置された第１の光電変換部、第２の光電変換部、第３の光電変換部および第４の光電変換部を有し、
前記第１の電荷電圧変換部は、前記第１の光電変換部と前記第３の光電変換部と共有され、前記第２の電荷電圧変換部は、前記第２の光電変換部と前記第４の光電変換部と共有されている、請求項１に記載の撮像装置。
【請求項5】
前記第１の光電変換部および前記第２の光電変換部は、前記第１の電荷電圧変換部および前記第２の電荷電圧変換部を互いに共有している、請求項４に記載の撮像装置。
【請求項6】
前記第１の電荷蓄積部および前記第２の電荷蓄積部の前記第１の方向のピッチは、前記光電変換部の前記第１の方向のピッチと同じピッチを有している、請求項５に記載の撮像装置。
【請求項7】
前記光電変換部は、一部が前記第２の面に向かって延在している、請求項１に記載の撮像装置。
【請求項8】
前記第１の半導体基板は、前記第１の面に設けられ、前記光電変換部まで達する１または複数の縦型トランジスタをさらに有する、請求項１に記載の撮像装置。
【請求項9】
前記第１の半導体基板は、前記複数の縦型トランジスタとして第１の縦型トランジスタおよび第２の縦型トランジスタを有し、前記第１の縦型トランジスタと前記第２の縦型トランジスタとを結ぶ線は、前記第１の電荷蓄積部および前記第２の電荷蓄積部の配列方向と直交している、請求項８に記載の撮像装置。
【請求項10】
前記第１の半導体基板は、前記第１の面に、前記光電変換部まで達する複数の縦型トランジスタをさらに有し、前記複数の縦型トランジスタが、前記第１の電荷転送部および前記第２の電荷転送部の一部を兼ねている、請求項１に記載の撮像装置。
【請求項11】
前記光電変換部をリセットする排出トランジスタをさらに有する、請求項１に記載の撮像装置。
【請求項12】
前記光電変換部から前記第１の電荷蓄積部および前記第２の電荷蓄積部へ前記電荷の転送方向と、前記光電変換部から前記排出トランジスタへの前記電荷の転送方向は、互いに直交する、請求項１１に記載の撮像装置。
【請求項13】
前記第１の電荷蓄積部と前記第２の電荷蓄積部とは、互いに異なる大きさを有する、請求項１に記載の撮像装置。
【請求項14】
前記第１の電荷電圧変換部が前記第１の電荷蓄積部を兼ねている、請求項３に記載の撮像装置。
【請求項15】
前記第１の半導体基板は、前記第１の電荷電圧変換部および前記第２の電荷電圧変換部から出力される信号の読み出しを行う読出回路をさらに有する、請求項３に記載の撮像装置。
【請求項16】
前記第１の電荷電圧変換部および前記第２の電荷電圧変換部から出力される信号の読み出しを行う画素回路が設けられた第２の半導体基板をさらに有し、前記第２の半導体基板は、層間絶縁層を間に、前記第１の半導体基板の前記第２の面側に積層されている、請求項３に記載の撮像装置。
【請求項17】
第１の面と、前記第１の面と反対側の第２の面とを含む、第１導電型の第１の半導体基板と、
前記第１の半導体基板の第１の面側に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、
前記第１の半導体基板の第２の面側に並列に埋設され、前記光電変換部において生成された前記電荷を蓄積する、前記第２導電型の第１の電荷蓄積部および第２の電荷蓄積部と、
前記電荷を前記光電変換部から前記第１の電荷蓄積部へ転送する第１の電荷転送部と、
前記電荷を前記光電変換部から前記第２の電荷蓄積部へ転送する第２の電荷転送部と、
前記第１の電荷蓄積部から前記電荷が転送される第１の電荷電圧変換部と、
前記第２の電荷蓄積部から前記電荷が転送される第２の電荷電圧変換部と
を備えた撮像装置。
【請求項18】
前記第１の電荷電圧変換部および前記第２の電荷電圧変換部から出力される信号の読み出しを行う画素回路が設けられた第２の半導体基板をさらに有し、
前記第２の半導体基板は、層間絶縁層を間に、前記第１の半導体基板の前記第２の面側に積層されている、請求項１７に記載の撮像装置。
【請求項19】
第１の面と、前記第１の面と反対側の第２の面とを含む、第１導電型の第１の半導体基板と、
前記第１の半導体基板の第１の面側に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、
前記第１の半導体基板の第２の面側に並列に埋設され、前記光電変換部において生成された前記電荷を蓄積する、前記第２導電型の第１の電荷蓄積部および第２の電荷蓄積部と、
前記電荷を前記光電変換部から前記第１の電荷蓄積部へ転送する第１の電荷転送部と、
前記電荷を前記光電変換部から前記第２の電荷蓄積部へ転送する第２の電荷転送部と、
前記第１の半導体基板の前記第１の面に設けられ、前記光電変換部まで達する１または複数の縦型トランジスタと
を備えた撮像装置。
【請求項20】
前記第１の電荷蓄積部から前記電荷が転送される第１の電荷電圧変換部と、
前記第２の電荷蓄積部から前記電荷が転送される第２の電荷電圧変換部と、
前記第１の電荷電圧変換部および前記第２の電荷電圧変換部から出力される信号の読み出しを行う画素回路が設けられた第２の半導体基板とをさらに有し、
前記第２の半導体基板は、層間絶縁層を間に、前記第１の半導体基板の前記第２の面側に積層されている、請求項１９に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、光電変換を行うことで撮像を行う撮像装置に関する。
【背景技術】
【0002】
これまでに、光電変換部とフローティングディフージョンとの間に電荷保持部（メモリ部）を設けることでグローバルシャッタを実現した固体撮像素子が提案されている。例えば、特許文献１では、単位画素に２つの保持部を設け、露光期間中に光電変換部から保持部への電荷の転送をそれぞれ保持部に対して複数回行うことで、長時間の信号電荷の蓄積を実現した撮像装置が開示されている。例えば、特許文献２では、１つの光電変換部に対して２つ以上の電荷蓄積部を設け、異なる露光時間での電荷の転送を繰り返し行うことで高ダイナミックレンジな画像の撮像を実現した撮像素子が開示されている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１７－２２０８９６号公報
【文献】特開２０１６－５７４７２３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、撮像装置では、より大きな飽和電荷量および感度の向上が求められている。
【0005】
より大きな飽和電荷量を有すると共に、感度を向上させることが可能な撮像装置を提供することが望ましい。
【0006】
本開示の一実施形態としての第１の撮像装置は、第第１の面と、第１の面と反対側の第２の面とを含む、第１導電型の第１の半導体基板と、第１の半導体基板の第１の面側に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、第１の半導体基板の第２の面側に並列に埋設され、光電変換部において生成された電荷を蓄積する、第２導電型の第１の電荷蓄積部および第２の電荷蓄積部と、電荷を光電変換部から第１の電荷蓄積部へ転送する第１の電荷転送部と、電荷を光電変換部から第２の電荷蓄積部へ転送する第２の電荷転送部とを備えたものであり、第１の電荷蓄積部および第２の電荷蓄積部の第１の方向のピッチは、光電変換部の第１の方向のピッチの略半分のピッチを有する。本開示の一実施形態としての第２の撮像装置は、第１の面と、第１の面と反対側の第２の面とを含む、第１導電型の第１の半導体基板と、第１の半導体基板の第１の面側に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、第１の半導体基板の第２の面側に並列に埋設され、光電変換部において生成された電荷を蓄積する、第２導電型の第１の電荷蓄積部および第２の電荷蓄積部と、電荷を光電変換部から第１の電荷蓄積部へ転送する第１の電荷転送部と、電荷を光電変換部から第２の電荷蓄積部へ転送する第２の電荷転送部と、第１の電荷蓄積部から電荷が転送される第１の電荷電圧変換部と、第２の電荷蓄積部から電荷が転送される第２の電荷電圧変換部とを備えたものである。本開示の一実施形態としての第３の撮像装置は、第１の面と、第１の面と反対側の第２の面とを含む、第１導電型の第１の半導体基板と、第１の半導体基板の第１の面側に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、第１の半導体基板の第２の面側に並列に埋設され、光電変換部において生成された電荷を蓄積する、第２導電型の第１の電荷蓄積部および第２の電荷蓄積部と、電荷を光電変換部から第１の電荷蓄積部へ転送する第１の電荷転送部と、電荷を光電変換部から第２の電荷蓄積部へ転送する第２の電荷転送部と、第１の半導体基板の第１の面に設けられ、光電変換部まで達する１または複数の縦型トランジスタとを備えたものである。
【0007】
本開示の一実施形態としての第１～第３の撮像装置では、１つの光電変換部に対して２つの電荷蓄積部（第１の電荷蓄積部および第２の電荷蓄積部）を設け、光電変換部を半導体基板の第１の面側に、２つの電荷蓄積部を半導体基板の第２面側に配置するようにした。これにより、センサ画素内における光電変換部および２つの電荷蓄積部の面積が拡大する。
【図面の簡単な説明】
【0008】
【図1A】本開示の第１の実施の形態に係る撮像装置の機能の構成例を示すブロック図である。
【図1B】第１の実施の形態の第１の変形例としての撮像装置の機能の構成例を示すブロック図である。
【図1C】第１の実施の形態の第２の変形例としての撮像装置の機能の構成例を示すブロック図である。
【図4】１Ａに示した撮像装置の回路構成を表す回路図である。
【図6】本開示の第２の実施の形態に係る撮像装置の構成の一例を表す断面模式図である。
【図8】本開示の変形例１に係る撮像装置の構成の一例を表す断面模式図である。
【図10】本開示の変形例２に係る撮像装置の構成の一例を表す断面模式図である。
【図14】本開示の変形例３に係る撮像装置の構成の一例を表す断面模式図である。
【図16】本開示の変形例４に係る撮像装置におけるセンサ画素の構成の一例を表す平面模式図である。
【図19】本開示の変形例４に係る撮像装置の構成の他の例を表す断面模式図である。
【図21】本開示の変形例５に係る撮像装置におけるセンサ画素の構成の一例を表す平面模式図である。
【図24】本開示の変形例６に係る撮像装置におけるセンサ画素の構成の一例を表す平面模式図である。
【図26】本開示の変形例７に係る撮像装置におけるセンサ画素の構成の一例を表す平面模式図である。
【図27】本開示の変形例８に係る撮像装置におけるセンサ画素の構成の一例を表す平面模式図である。
【図30】本開示の変形例９に係る撮像装置におけるセンサ画素の構成の一例を表す平面模式図である。
【図32】本開示の変形例９に係る撮像装置におけるセンサ画素の構成の他の例を表す平面模式図である。
【図34】電子機器（カメラ）の全体構成例を表す概略図である。
【図35】電子機器（測距装置）の全体構成例を表す概略図である。
【図38】車両制御システムの概略的な構成の一例を示すブロック図である。
【図39】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【0009】
以下、本開示における一実施形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
１．第１の実施の形態
（半導体基板内において１つの光電変換部と２つの電荷蓄積部とが積層された半導体装置の例）
１－１．撮像装置の概略構成
１－２．撮像装置の具体的な構成
１－３．撮像装置の動作
１－４．作用・効果
２．第２の実施の形態
（転送トランジスタを除く画素トランジスタを別基板に形成し、積層した導体装置の例）
３．変形例
３－１．変形例１（２つの半導体基板をフェイストゥーバックで貼り合わせた例）
３－２．変形例２（縦型トランジスタからなる第３の転送トランジスタを設けた例）
３－３．変形例３（第１の転送トランジスタを縦型トランジスタとして形成した例）
３－４．変形例４（排出トランジスタをさらに設けた例）
３－５．変形例５（第４の転送トランジスタをさらに設けた例）
３－６．変形例６（隣り合うセンサ画素間で２つのＦＤを共有した例）
３－７．変形例７（互いに異なる面積の２つのＭＥＭを設けた例）
３－８．変形例８（ＭＥＭの一方をＦＤで形成した例）
３－９．変形例９（１つのＰＤに４つのＭＥＭを設けた例）
４．適用例
５．応用例
１．第１の実施の形態
（半導体基板内において１つの光電変換部と２つの電荷蓄積部とが積層された半導体装置の例）
１－１．撮像装置の概略構成
１－２．撮像装置の具体的な構成
１－３．撮像装置の動作
１－４．作用・効果
２．第２の実施の形態
（転送トランジスタを除く画素トランジスタを別基板に形成し、積層した導体装置の例）
３．変形例
３－１．変形例１（２つの半導体基板をフェイストゥーバックで貼り合わせた例）
３－２．変形例２（縦型トランジスタからなる第３の転送トランジスタを設けた例）
３－３．変形例３（第１の転送トランジスタを縦型トランジスタとして形成した例）
３－４．変形例４（排出トランジスタをさらに設けた例）
３－５．変形例５（第４の転送トランジスタをさらに設けた例）
３－６．変形例６（隣り合うセンサ画素間で２つのＦＤを共有した例）
３－７．変形例７（互いに異なる面積の２つのＭＥＭを設けた例）
３－８．変形例８（ＭＥＭの一方をＦＤで形成した例）
３－９．変形例９（１つのＰＤに４つのＭＥＭを設けた例）
４．適用例
５．応用例
【0010】
【0011】
撮像装置１００Ａは、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の、いわゆるグローバルシャッタ方式の裏面照射型イメージセンサである。撮像装置１００Ａは、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像するものである。
【0012】
グローバルシャッタ方式とは、基本的には全画素同時に露光を開始し、全画素同時に露光を終了するグローバル露光を行う方式である。ここで、全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素等は除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時ではなく、複数行（例えば、数十行）単位でグローバル露光を行いながら、グローバル露光を行う領域を移動する方式もグローバルシャッタ方式に含まれる。また、画像に表れる部分の画素の全てでなく、所定領域の画素に対してグローバル露光を行う方式もグローバルシャッタ方式に含まれる。
【0013】
裏面照射型イメージセンサとは、被写体からの光を受光して電気信号に変換するフォトダイオード等の光電変換部が、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に設けられている構成のイメージセンサをいう。
【0014】
撮像装置１００Ａは、例えば、画素アレイ部１１１、垂直駆動部１１２、カラム信号処理部１１３、データ格納部１１９、水平駆動部１１４、システム制御部１１５および信号処理部１１８を備えている。
【0015】
撮像装置１００Ａでは、半導体基板１０（後出）上に画素アレイ部１１１が形成される。垂直駆動部１１２、カラム信号処理部１１３、データ格納部１１９、水平駆動部１１４、システム制御部１１５および信号処理部１１８等の周辺回路は、例えば、画素アレイ部１１１と同じ半導体基板１０上に形成される。
【0016】
画素アレイ部１１１は、被写体から入射した光の量に応じた電荷を生成して蓄積する光電変換部１１（後出）を含むセンサ画素１１０を複数有する。センサ画素１１０は、図１に示したように、横方向（行方向）および縦方向（列方向）のそれぞれに配列される。画素アレイ部１１１では、行方向に一列に配列されたセンサ画素１１０からなる画素行ごとに、画素駆動線１１６が行方向に沿って配線され、列方向に一列に配列されたセンサ画素１１０からなる画素列ごとに、垂直信号線（ＶＳＬ）１１７が列方向に沿って配線されている。
【0017】
垂直駆動部１１２は、シフトレジスタやアドレスデコーダ等からなる。垂直駆動部１１２は、複数の画素駆動線１１６を介して複数のセンサ画素１１０に対し信号等をそれぞれ供給することにより、画素アレイ部１１１における複数のセンサ画素１１０の全てを同時に駆動させ、または画素行単位で駆動させる。
【0018】
垂直駆動部１１２によって選択走査された画素行の各単位画素から出力される信号は、ＶＳＬ１１７の各々を通してカラム信号処理部１１３に供給されるようになっている。カラム信号処理部１１３は、画素アレイ部１１１の画素列ごとに、選択行の各単位画素からＶＳＬ１１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持するようになっている。
【0019】
具体的には、カラム信号処理部１１３は、例えばシフトレジスタやアドレスデコーダ等からなり、ノイズ除去処理、相関二重サンプリング処理、アナログ画素信号のＡ／Ｄ（Analog/Digital）変換Ａ／Ｄ変換処理等を行い、ディジタル画素信号を生成する。カラム信号処理部１１３は、生成した画素信号を信号処理部１１８に供給する。
【0020】
水平駆動部１１４は、シフトレジスタやアドレスデコーダ等によって構成され、カラム信号処理部１１３の画素列に対応する単位回路を順番に選択するようになっている。この水平駆動部１１４による選択走査により、カラム信号処理部１１３において単位回路ごとに信号処理された画素信号が順番に信号処理部１１８に出力されるようになっている。
【0021】
システム制御部１１５は、各種のタイミング信号を生成するタイミングジェネレータ等からなる。システム制御部１１５は、タイミングジェネレータで生成されたタイミング信号に基づいて、垂直駆動部１１２、カラム信号処理部１１３、および水平駆動部１１４の駆動制御を行なうものである。
【0022】
信号処理部１１８は、必要に応じてデータ格納部１１９にデータを一時的に格納しながら、カラム信号処理部１１３から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号からなる画像信号を出力するものである。
【0023】
データ格納部１１９は、信号処理部１１８での信号処理にあたり、その信号処理に必要なデータを一時的に格納するようになっている。
【0024】
なお、本開示の撮像装置は図１Ａに示した撮像装置１００Ａに限定されるものではなく、例えば図１Ｂに示した撮像装置１００Ｂや図１Ｃに示した撮像装置１００Ｃのような構成を有していてもよい。図１Ｂは、本開示の第１の実施の形態に係る第１の変形例としての撮像装置１００Ｂの機能の構成例を示すブロック図である。図１Ｃは、本開示の第１の実施の形態に係る第２の変形例としての撮像装置１００Ｃの機能の構成例を示すブロック図である
【0025】
図１Ｂの撮像装置１００Ｂでは、カラム信号処理部１１３と水平駆動部１１４との間にデータ格納部１１９が配設され、カラム信号処理部１１３から出力される画素信号が、データ格納部１１９を経由して信号処理部１１８に供給されるようになっている。
【0026】
また、図１Ｃの撮像装置１００Ｃは、カラム信号処理部１１３と水平駆動部１１４との間にデータ格納部１１９と信号処理部１１８とを並列に配設するようにしたものである。撮像装置１００Ｃでは、カラム信号処理部１１３が画素アレイ部１１１の列ごと、あるいは画素アレイ部１１１の複数列ごとにアナログ画素信号をディジタル画素信号に変換するＡ／Ｄ変換を行うようになっている。
【0027】
（１－２．撮像装置の具体的な構成）
図２は、例えば図１Ａに示した撮像装置１００Ａにおける画素アレイ部１１１の断面構成の一例を模式的に表したものである。図３は、例えば図１Ａに示した撮像装置１００Ａの画素アレイ部１１１の、例えば図２に示したＳｅｃ１（図３の（Ａ））およびＳｅｃ２（図３の（Ｂ））における４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。なお、図２の断面図は、図３に示したＩ－Ｉ’線およびＩＩ－ＩＩ’線に対応している。図４は、例えば図１Ａに示した撮像装置１００Ａにおけるセンサ画素１１０の回路構成の一例を表したものであり、図３に示したセンサ画素１１００およびセンサ画素１１０２の回路構成例を示している。
図２は、例えば図１Ａに示した撮像装置１００Ａにおける画素アレイ部１１１の断面構成の一例を模式的に表したものである。図３は、例えば図１Ａに示した撮像装置１００Ａの画素アレイ部１１１の、例えば図２に示したＳｅｃ１（図３の（Ａ））およびＳｅｃ２（図３の（Ｂ））における４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。なお、図２の断面図は、図３に示したＩ－Ｉ’線およびＩＩ－ＩＩ’線に対応している。図４は、例えば図１Ａに示した撮像装置１００Ａにおけるセンサ画素１１０の回路構成の一例を表したものであり、図３に示したセンサ画素１１００およびセンサ画素１１０２の回路構成例を示している。
【0028】
画素アレイ部１１１におけるセンサ画素１１０は、メモリ保持型のグローバルシャッタを実現している。本実施の形態のセンサ画素１１０は、１つの光電変換部（ＰＤ）１１に対して２つの電荷蓄積部（ＭＥＭ）１２Ａ，１２Ｂを有しており、半導体基板１０内において積層されている。具体的には、光電変換部１１は、半導体基板１０の第１面（裏面：面Ｓ１）側に、電荷蓄積部１２Ａ，１２Ｂは、半導体基板１０の第２面（表面：面Ｓ２）側に、それぞれ埋め込み形成されている。電荷蓄積部１２Ａ，１２Ｂは、図３に示したＩ－Ｉ’線方向に並列配置されている。
【0029】
本実施の形態では、詳細は後述するが、図３に示したＩＩ－ＩＩ’線方向における光電変換部１１および電荷蓄積部１２Ａ，１２Ｂのピッチは、光電変換部１１のピッチ（Ｗ）に対して電荷蓄積部１２Ａ，１２Ｂは、略半分のピッチ（１／２Ｗ）で形成されている。半導体基板１０の第２面（面Ｓ２）側には、後述する画素トランジスタが電荷蓄積部１２Ａ，１２Ｂと同様に、光電変換部１１の略半分のピッチで一方向（ＩＩ－ＩＩ’線方向）に沿って、例えば、隣り合う２つのセンサ画素に亘って並列配置されている。このため、図３および図４では、各センサ画素１１０の構成要素を互いに区別するために、各センサ画素１１０の構成要素の符号の末尾に識別番号（０，１，２，３）を付与している。なお、例外として、転送トランジスタ（第１の転送トランジスタＴＲＹおよび第２のトランジスタＴＲＧ）に関しては、各センサ画素１１０に対して２つずつ設けられているため、符号の筆頭に識別番号（０，１，２，３）を付与している。以下では、各センサ画素１１０の構成要素を互いに区別する必要がある場合には、各センサ画素１１０の構成要素の符号の末尾または筆頭に識別番号を付与するが、各センサ画素１１０の構成要素を互いに区別する必要がない場合には、各センサ画素１１０の構成要素の符号の末尾の識別番号を省略するものとする。
【0030】
まず、図４を参照して画素アレイ部１１１に設けられたセンサ画素１１０の回路（画素回路）の構成例について説明する。センサ画素１１０は、例えば、電源線ＶＤＤ１，ＶＤＤ２と、光電変換部（ＰＤ）と、２つの電荷蓄積部（ＭＥＭ１、ＭＥＭ２）と、２つの電荷電圧変換部（フローティングディフュージョンＦＤ）と、画素トランジスタとを含んでいる。画素トランジスタは、フローティングディフュージョンＦＤから出力される信号の読み出しを行う読出回路を構成するものであり、例えば、第１の転送トランジスタＴＲＹ１，ＴＲＹ２、第２の転送トランジスタＴＲＧ１、ＴＲＧ２、リセットトランジスタＲＳＴ、選択トランジスタＳＥＬおよび増幅トランジスタＡＭＰを含んでいる。
【0031】
この例では、第１の転送トランジスタＴＲＹ１，ＴＲＹ２、第２の転送トランジスタＴＲＧ１、ＴＲＧ２、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬおよびリセットトランジスタＲＳＴは、いずれもＮ型のＭＯＳトランジスタであり、各ゲート電極は、例えばポリシリコン（ｐｏｌｙＳｉ）によって形成されている。これら第１の転送トランジスタＴＲＹ１，ＴＲＹ２、第２の転送トランジスタＴＲＧ１、ＴＲＧ２、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬおよびリセットトランジスタＲＳＴの各ゲート電極には、駆動信号がそれぞれシステム制御部１１５の駆動制御に基づき垂直駆動部１１２および水平駆動部１１４により供給される。駆動信号は、高レベルの状態がアクティブ状態（オンの状態）となり、低レベルの状態が非アクティブ状態（オフの状態）となるパルス信号である。
【0032】
ＰＤ（光電変換部１１）は、例えばＰＮ接合のフォトダイオードからなる光電変換素子であり、被写体からの光を受光して、その受光量に応じた電荷を光電変換により生成し、蓄積するように構成されている。ＰＤは、上記のように半導体基板１０の第１面（面Ｓ１）側に埋め込み形成されているが、一部（凸部１１Ｘ）が第２面（面Ｓ２）に向かって延在している。
【0033】
ＭＥＭ１（電荷蓄積部１２Ａ），ＭＥＭ２（電荷蓄積部１２Ｂ）は、それぞれ、ＰＤの凸部１１Ｘと２つのＦＤの一方（例えば、フローティングディフュージョンＦＤ１３）との間およびＰＤの凸部１１Ｘと２つのＦＤの他方（例えば、フローティングディフュージョンＦＤ１４）との間に設けられており、グローバルシャッタ機能を実現するため、ＰＤにおいて生成されて蓄積された電荷を２つのＦＤに転送するまでの間、一時的にその電荷を保持するものである。このＭＥＭ１が本開示の「第１の電荷蓄積部」の一具体例に相当し、ＭＥＭ２が本開示の「第２の電荷蓄積部」の一具体例に相当する。また、２つのＦＤが、本開示の「第１の電荷電圧変換部」および「第２の電荷電圧変換部」の一具体例に相当する。
【0034】
第１の転送トランジスタＴＲＹ１はＰＤの凸部１１ＸとＭＥＭ１との間に配置されており、第２の転送トランジスタＴＲＧ１はＭＥＭ１と一方のフローティングディフュージョンＦＤとの間に配置されている。第１の転送トランジスタＴＲＹ２はＰＤの凸部１１ＸとＭＥＭ２との間に配置されており、第２の転送トランジスタＴＲＧ２はＭＥＭ２と他方のＦＤとの間に配置されている。第１の転送トランジスタＴＲＹ１，ＴＲＹ２は、第１の転送トランジスタＴＲＹ１，ＴＲＹ２のゲート電極に印加される駆動信号に応じてＰＤに蓄積されている電荷を、それぞれ、ＭＥＭ１，ＭＥＭ２へ転送するように構成されている。第２の転送トランジスタＴＲＧ１，ＴＲＧ２は、第２の転送トランジスタＴＲＧ１，ＴＲＧ２のゲート電極に印加される駆動信号に応じて、ＭＥＭ１，ＭＥＭ２に一時的に保持された電荷をそれぞれに接続されたＦＤに転送するように構成されている。これら第１の転送トランジスタＴＲＹ１および第２の転送トランジスタＴＹＧ１が本開示の「第１の電荷転送部」の一具体例に相当し、これら第１の転送トランジスタＴＲＹ２および第２の転送トランジスタＴＹＧ２が本開示の「第２の電荷転送部」の一具体例に相当する。センサ画素１１０では、例えば、第１の転送トランジスタＴＲＹ１，ＴＲＹ２がオフし、第２の転送トランジスタＴＲＧ１，ＴＲＧ２がオンすると、ＭＥＭ１，ＭＥＭ２に蓄積されている電荷が第２の転送トランジスタＴＲＧ１，ＴＲＧ２を介して、それぞれのＦＤへ転送されるようになっている。
【0035】
２つのＦＤは、第１の転送トランジスタＴＲＹ１、ＭＥＭ１および第２の転送トランジスタＴＲＧ１を介してＰＤから転送されてきた電荷、または第１の転送トランジスタＴＲＹ２、ＭＥＭ２および第２の転送トランジスタＴＲＧ２を介してＰＤから転送されてきた電荷を、それぞれ、電気信号（例えば、電圧信号）に変換して出力する浮遊拡散領域である。
【0036】
本実施の形態では、２つのＦＤは、それぞれ、２つ隣のセンサ画素１１０に共有されている。これについて、図３に示したセンサ画素１１００およびセンサ画素１１０２を用いて説明する。センサ画素１１００のＰＤ０のカソードは、第１の転送トランジスタＴＲＹ０１，ＴＲＹ０２のソースにそれぞれ電気的に接続されており、ＰＤ０のアノードは、基準電位線（例えば、グラウンド）に電気的に接続されている。第１の転送トランジスタＴＲＹ０１，ＴＲＹ０２のドレインは、それぞれ、第２の転送トランジスタＴＲＧ０１，ＴＲＧ０２のソースに電気的に接続されている。第２の転送トランジスタＴＲＧ０１のドレインは、ＦＤ０に電気的に接続され、第２の転送トランジスタＴＲＧ０２のドレインは、ＦＤ１に電気的に接続されている。センサ画素１１０２のＰＤ２のカソードは、第１の転送トランジスタＴＲＹ２１，ＴＲＹ２２のソースにそれぞれ電気的に接続されており、ＰＤ２のアノードは、基準電位線（例えば、グラウンド）に電気的に接続されている。第１の転送トランジスタＴＲＹ２１，ＴＲＹ２２のドレインは、それぞれ、第２の転送トランジスタＴＲＧ２１，ＴＲＧ２２のソースに電気的に接続されている。第２の転送トランジスタＴＲＧ２１のドレインは、ＦＤ１に電気的に接続され、第２の転送トランジスタＴＲＧ０２のドレインは、ＦＤ２に電気的に接続されている。即ち、ＦＤ１は、センサ画素１１００と、センサ画素１１０２とに共有されている。また、図４には示していないが、ＦＤ０は、センサ画素１１００と、センサ画素１１０２とは反対側の２つ隣のセンサ画素（便宜上センサ画素－１１０２と称す）とに共有されている。ＦＤ２は、センサ画素１１０１と、センサ画素１１００とは反対側の２つ隣のセンサ画素（便宜上センサ画素１１０４と称す）と共有されている。
【0037】
２つのＦＤには、それぞれ、リセットトランジスタＲＳＴが接続されると共に、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬを介してＶＳＬ（ＶＳＬ１１７）が接続されている。
【0038】
リセットトランジスタＲＳＴは、電源線ＶＤＤ１に接続されたドレインと、ＦＤに接続されたソースとを有している。リセットトランジスタＲＳＴは、そのゲート電極に印加される駆動信号に応じて、ＦＤを初期化、即ちリセットする。例えば、リセットトランジスタＲＳＴがオンすると、ＦＤの電位が電源線ＶＤＤ１の電圧レベルにリセットされる。即ち、ＦＤの初期化が行われる。
【0039】
増幅トランジスタＡＭＰは、ＦＤの電位に応じた電気信号を出力する。増幅トランジスタＡＭＰは、例えばカラム信号処理部１１３に設けられた定電流源とソースフォロワ回路を構成している。
【0040】
選択トランジスタＳＥＬは、当該センサ画素１１０が選択されたときにオンされ、ＦＤから増幅トランジスタＡＭＰを経由した電気信号を、ＶＳＬ１１７を通してカラム信号処理部１１３へ出力するようになっている。
【0041】
【0042】
センサ画素１１０は、例えばシリコン（Ｓｉ）等の半導体材料により形成された半導体基板１０と、光電変換部１１と、２つの電荷蓄積部１２Ａ、１２Ｂとを有する。半導体基板１０は、例えば、例えばＰ型（第１導電型）であり、光電変換部１１および電荷蓄積部１２Ａ，１２ＢはＮ型（第２導電型）である。光電変換部１１は、半導体基板１０の第１面（面Ｓ１）側に埋め込み形成されており、２つの電荷蓄積部１２Ａ、１２Ｂは、例えば、図３に示したＩ－Ｉ’線方向に沿って並列配置され、半導体基板１０の第２面（面Ｓ２）側に埋め込み形成されている。即ち、光電変換部１１と、２つの電荷蓄積部１２Ａ、１２Ｂとは、半導体基板１０内において積層されている。具体的には、電荷蓄積部１２Ａ，１２Ｂは、光電変換部１１の凸部１１Ｘを間にして、例えばＩ－Ｉ’線に沿って並列に埋め込み形成されている。光電変換部１１で生成された電荷は、電位勾配によって凸部１１Ｘを伝って半導体基板４０の第２面（面Ｓ２）側に移動し、電荷蓄積部１２Ａ，１２Ｂに振り分けられる。即ち、光電変換部１１で生成された電荷は、光電変換部１１の凸部１１Ｘを間にして互いに逆方向に転送されるようになっている。
【0043】
また、半導体基板１０の第２面（面Ｓ２）には、フローティングディフュージョンＦＤ１３，１４、電源線ＶＤＤと接続されるＶＤＤコンタクト領域１５Ａ、電源線ＶＳＳと接続されるＶＳＳコンタクト領域１５ＢおよびＶＳＬと接続されるＶＳＬコンタクト領域１６が設けられている。
【0044】
センサ画素１１０は、さらに、第２面（面Ｓ２）側に画素トランジスタとして、例えば、第１の転送トランジスタ２２Ａ（ＴＲＹ１），２３Ａ（ＴＲＹ２）、第２の転送トランジスタ２２Ｂ（ＴＲＧ１）、２３Ｂ（ＴＲＧ２）、リセットトランジスタ２４（ＲＳＴ）、選択トランジスタ２５（ＳＥＬ）および増幅トランジスタ２６（ＡＭＰ）を有している。これら第１の転送トランジスタ２２Ａ，２３Ａ、第２の転送トランジスタ２２Ｂ、２３Ｂ、リセットトランジスタ２４、選択トランジスタ２５および増幅トランジスタ２６は、電荷蓄積部１２Ａ，１２Ｂと同様に、ＩＩ－ＩＩ’線に沿って、例えば、隣り合う２つのセンサ画素に亘って配置されている。
【0045】
具体的には、第１の転送トランジスタ２２Ａは、光電変換部１１の凸部１１Ｘと電荷蓄積部１２Ａとの間に配置されており、第２の転送トランジスタ２２Ｂは電荷蓄積部１２ＡとフローティングディフュージョンＦＤ１３との間に配置されている。第１の転送トランジスタ２３Ａは光電変換部１１の凸部１１Ｘと電荷蓄積部１２Ｂとの間に配置されており、第２の転送トランジスタ２３Ｂは電荷蓄積部１２ＢとフローティングディフュージョンＦＤ１４との間に配置されている。リセットトランジスタ２４は、フローティングディフュージョンＦＤ１４を間にして第２の転送トランジスタ２３Ｂの隣に配置されている。増幅トランジスタ２６および選択トランジスタ２５は、ＶＤＤコンタクト領域１５Ａを間にリセットトランジスタ２４の隣にこの順に配置されている。
【0046】
本実施の形態では、上記のように、電荷蓄積部１２Ａ，１２Ｂおよび画素トランジスタは、光電変換部１１のピッチ（Ｗ）の略半分のピッチ（１／２Ｗ）で形成されており、画素トランジスタは、隣り合う２つのセンサ画素に亘って配置されている。具体的には、例えば、図３に示したように、センサ画素１１００の画素トランジスタ（ＴＲＹ０１，ＴＲＹ０２，ＴＲＧ０１，ＴＲＧ０２，ＲＳＴ０１，ＡＭＰ０１，ＳＥＬ０１）は、複数のセンサ画素１１０をＩ－Ｉ’線方向に２分割した領域Ｘ１において、センサ画素１１００およびセンサ画素１１０１に亘って設けられており、センサ画素１１０１の画素トランジスタ（ＴＲＹ１１，ＴＲＹ１２，ＴＲＧ１１，ＴＲＧ１２，ＲＳＴ１１，ＡＭＰ１１，ＳＥＬ１１）は、複数のセンサ画素１１０をＩ－Ｉ’線方向に２分割した領域Ｘ２において、センサ画素１１００およびセンサ画素１１０１に亘って設けられている。また、センサ画素１１０２の画素トランジスタ（ＴＲＹ２１，ＴＲＹ２２，ＴＲＧ２１，ＴＲＧ２２，ＲＳＴ２１，ＡＭＰ２１，ＳＥＬ２１）は、複数のセンサ画素１１０をＩ－Ｉ’線方向に２分割した領域Ｘ１において、センサ画素１１０１およびセンサ画素１１０２に亘って設けられている。即ち、Ｉ－Ｉ’線方向に隣り合うセンサ画素１１０の画素トランジスタは、それぞれ、１センサ画素分ずれた状態で、複数のセンサ画素１１０をＩ－Ｉ’線方向に２分割された一方の領域および他方の領域に、それぞれ、交互に配置されている。
【0047】
半導体基板１０と画素トランジスタとの間には、例えば、酸化物等からなる絶縁膜２１が設けられている。絶縁膜２１上には、画素トランジスタのゲート電極等を含む配線層（例えば、後述の配線層２０、図６参照）が設けられており、配線層内には、画素トランジスタのゲート電極の他に、例えば、ゲート電極に駆動信号を印加するための配線Ｍ１が設けられている。半導体基板１０には、さらに、例えば、光電変換部１１を取り囲む画素分離部１７と、光電変換部１１と電荷蓄積部１２Ａ，１２Ｂとの間を遮光する分離膜１８とが設けられている。
【0048】
画素分離部１７は、隣り合うセンサ画素１１０の間を光学的且つ電気的に分離するためのものであり、半導体基板１０の第１面（面Ｓ１）から第２面（面Ｓ２）に向かって、隣り合う光電変換部１１の間に設けられている。画素分離部１７には、例えば、タングステン（Ｗ）等の金属膜と、その周囲に設けられた酸化ケイ素（ＳｉＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）および酸化タンタル（Ｔａ２Ｏ５）等の酸化膜とから形成されている。これにより、隣接する画素Ｐから入射する虞のある斜め入射光が金属膜によって遮光されて光学的に分離されると共に、隣接するセンサ画素間が酸化膜によって電気的に絶縁される。
【0049】
分離膜１８は、光電変換部１１と電荷蓄積部１２Ａ，１２Ｂとの間を電気的且つ光学的に分離するためのものである。分離膜１８は、例えば画素分離部１７と同様に、例えばタングステン（Ｗ）等の金属膜によって形成され、その周囲には、例えば酸化ケイ素（ＳｉＯ２）等の酸化膜が形成されている。光電変換部１１と電荷蓄積部１２Ａ，１２Ｂとの間に分離膜１８を設けることにより、電荷蓄積部１２Ａ，１２Ｂへの光の入射が抑制され、ノイズの発生を低減することができる。これにより、ＰＬＳ（Parasitic Light Sensitivity）特性が向上する。
【0050】
センサ画素１１０は、さらに、半導体基板１０の第１面（面Ｓ１）側、即ち、光入射面側に、カラーフィルタ３１およびオンチップレンズ３２を有していてもよい。
【0051】
カラーフィルタ３１は、例えば赤色波長域の光を透過させる赤色フィルタ、緑色波長域の光を透過させる緑色フィルタおよび青色波長域の光を透過させる青色フィルタを有し、例えば画素アレイ部１１１内において、規則的な色配列（例えばベイヤ配列）で設けられている。カラーフィルタ３１の隣接する画素間には、例えば遮光部を設けるようにしてもよい。
【0052】
オンチップレンズ３２は、半導体基板１０の第１面（面Ｓ１）側から入射する光を光電変換部１１に集光させるものである。オンチップレンズ３２は高屈折率材料を用いて形成されており、具体的には、例えば化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）等の無機材料により形成されている。この他、エピスルフィド系樹脂、チエタン化合物やその樹脂等の高屈折率の有機材料を用いてもよい。オンチップレンズ３２の形状は、特に限定されるものではなく、半球形状や半円筒状等の各種レンズ形状を用いることができる。オンチップレンズ３２は、図２に示したように、センサ画素１１０ごとに設けられていてもよいし、例えば、複数のセンサ画素１１０に１つのオンチップレンズを設けるようにしてもよい。
【0053】
（１－３．撮像装置の動作）
図５は、撮像装置１００Ａの、センサ画素１１０を駆動するためのタイミングチャートの一例を表したものである。
図５は、撮像装置１００Ａの、センサ画素１１０を駆動するためのタイミングチャートの一例を表したものである。
【0054】
本実施の形態の撮像装置１１０Ａでは、ＰＤのリセットは、例えば、ＭＥＭ２を経由して行われる。まず、第１の転送トランジスタＴＲＹ２がオフされた後、センサ画素１１００において露光が開始され、ＰＤにおいて電荷の生成および蓄積が開始される。続いて、ｔ１秒後に第１の転送トランジスタＴＲＹ１がオンされることで、ＰＤからＭＥＭ１に電荷が転送される。次に、第１の転送トランジスタＴＲＹ１オフされた後、センサ画素１１００において露光が開始され、ＰＤにおいて電荷の生成および蓄積が再開される。続いて、ｔ２秒後に第１の転送トランジスタＴＲＹ２がオンされることで、ＰＤからＭＥＭ２に電荷が転送される。グローバル転送期間中にはこれら一連の駆動が繰り返し行われる。
【0055】
グローバル転送期間終了後、それぞれのＭＥＭ１およびＭＥＭ２に蓄積された電荷は、ローリング読み出しによって順次、それぞれのＦＤに転送され、電圧信号としてＶＳＬに出力される。このとき、ｔ１とｔ２の時間差によって２つのＭＥＭ１およびＭＥＭ２に疑似的な感度比を付けることができる。これにより、異なる感度の信号を同時に蓄積して別々に読み出すことができる。
【0056】
（１－４．作用・効果）
本実施の形態の撮像装置１００Ａでは、１つのＰＤ（光電変換部１１）に対して２つのＭＥＭ１（電荷蓄積部１２Ａ），ＭＥＭ２（電荷蓄積部１２Ｂ）を設け、ＰＤを半導体基板１０の第１面（面Ｓ１）側に、２つのＭＥＭ１，ＭＥＭ２を半導体基板１０の第２面（面Ｓ２）側に配置するようにした。これにより、センサ画素１１０内におけるＰＤおよび２つのＭＥＭ１，ＭＥＭ２の面積効率が拡大する。以下、これについて説明する。
本実施の形態の撮像装置１００Ａでは、１つのＰＤ（光電変換部１１）に対して２つのＭＥＭ１（電荷蓄積部１２Ａ），ＭＥＭ２（電荷蓄積部１２Ｂ）を設け、ＰＤを半導体基板１０の第１面（面Ｓ１）側に、２つのＭＥＭ１，ＭＥＭ２を半導体基板１０の第２面（面Ｓ２）側に配置するようにした。これにより、センサ画素１１０内におけるＰＤおよび２つのＭＥＭ１，ＭＥＭ２の面積効率が拡大する。以下、これについて説明する。
【0057】
前述したように、グローバルシャッタを実現したイメージセンサでは、１つの光電変換部（ＰＤ）に対して２つ以上の電荷蓄積部（ＭＥＭ）を設けた構造が提案されている。このイメージセンサでは、露光期間中に、それぞれのＭＥＭに対して複数回の電荷の転送を行うことで長時間の電荷の蓄積、即ち、高ダイナミックレンジな画像の撮像を実現している。
【0058】
ところが、上記イメージセンサでは、同一平面上にＰＤと２つのＭＥＭを配置するため、１画素内におけるＰＤおよびＭＥＭの面積が減少する。このため、飽和電荷量（Ｑｓ）、感度およびレイアウトの自由度が低下するという課題がある。
【0059】
これに対して、本実施の形態では、半導体基板１０の第１面（面Ｓ１）側にＰＤを埋め込み形成し、半導体基板１０の第２面（面Ｓ２）側に２つのＭＥＭ１，ＭＥＭ２を埋め込み形成するようにした。即ち、１つのＰＤと２つのＭＥＭ１，ＭＥＭ２とを、半導体基板１０内において積層するようにした。これにより、センサ画素１１０内におけるＰＤおよび２つのＭＥＭ１，ＭＥＭ２の面積を拡大することが可能となる。
【0060】
以上により、本実施の形態の撮像装置１００Ａでは、飽和電荷量（Ｑｓ）および感度を向上させることができる。よって、より大きな飽和電荷量を有すると共に、高い感度を有する撮像装置を提供することが可能となる。
【0061】
加えて、本実施の形態の撮像装置１００Ａでは、レイアウトの自由度も向上させることが可能となる。
【0062】
また、本実施の形態の撮像装置１００Ａでは、半導体基板１０内において積層されたＰＤ（光電変換部１１）と２つのＭＥＭ１（電荷蓄積部１２Ａ），ＭＥＭ２（電荷蓄積部１２Ｂ）との間に、遮光性を有する分離膜１８を設けるようにしたので、ＰＤを透過した光のＭＥＭ１，ＭＥＭ２への入射が低減される。よって、ＭＥＭ１，ＭＥＭ２における偽信号の発生を低減することが可能となる。
【0063】
次に、本開示の第２の実施の形態および変形例１～９について説明する。以下では、上記第１の実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
【0064】
＜２．第２の実施の形態＞
図６は、本開示の第２の実施の形態に係る撮像装置１００Ｄにおける画素アレイ部１１１の断面構成の一例を模式的に表したものである。図７は、図６に示した撮像装置１００Ｄの画素アレイ部１１１の、例えば、図６に示したＳｅｃ２（図７の（Ａ））およびＳｅｃ３（図７の（Ｂ））における４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。なお、図６の断面図は、図７に示したＩ－Ｉ’線およびＩＩ－ＩＩ’線に対応している。
図６は、本開示の第２の実施の形態に係る撮像装置１００Ｄにおける画素アレイ部１１１の断面構成の一例を模式的に表したものである。図７は、図６に示した撮像装置１００Ｄの画素アレイ部１１１の、例えば、図６に示したＳｅｃ２（図７の（Ａ））およびＳｅｃ３（図７の（Ｂ））における４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。なお、図６の断面図は、図７に示したＩ－Ｉ’線およびＩＩ－ＩＩ’線に対応している。
【0065】
上記第１の実施の形態の撮像装置１００Ａでは、半導体基板１０の第２面（面Ｓ２）に画素トランジスタ、即ち、第１の転送トランジスタ２２Ａ（ＴＲＹ１），２３Ａ（ＴＲＹ２）、第２の転送トランジスタ２２Ｂ（ＴＲＧ１），２３Ｂ（ＴＲＧ２）、リセットトランジスタ２４（ＲＳＴ）、選択トランジスタ２５（ＳＥＬ）および増幅トランジスタ２６（ＡＭＰ）を設けるようにした。これに対して、本実施の形態の撮像装置１００Ｄでは、上記画素トランジスタのうち、リセットトランジスタ２４（ＲＳＴ）、選択トランジスタ２５（ＳＥＬ）および増幅トランジスタ２６（ＡＭＰ）を半導体基板１０とは別の基板、例えば、半導体基板４０に設け、これを、例えばＣｕ－Ｃｕ接合によって貼り合わせるようにした。
【0066】
具体的には、半導体基板１０の第１面（面Ｓ１）側には、上記第１の実施の形態と同様に光電変換部１１を、半導体基板１０の第２面（面Ｓ２）側には、電荷蓄積部１２Ａ，１２Ｂを、それぞれ埋め込み形成した。半導体基板１０の第２面（面Ｓ２）には、さらに、絶縁膜２１が設けられている。半導体基板の第２面（面Ｓ２）には、この絶縁膜２１を介して、第１の転送トランジスタ２２Ａ（ＴＲＹ１），２３Ａ（ＴＲＹ２）、第２の転送トランジスタ２２Ｂ（ＴＲＧ１）、２３Ｂ（ＴＲＧ２）が設けられている。
【0067】
半導体基板１０の第２面（面Ｓ２）上には、絶縁膜２１および第１の転送トランジスタ２２Ａ（ＴＲＹ１），２３Ａ（ＴＲＹ２）、第２の転送トランジスタ２２Ｂ（ＴＲＧ１）、２３Ｂ（ＴＲＧ２）のゲート電極の他に、複数の配線を有する配線層２０が設けられている。配線層２０は、複数の配線として配線Ｍ１，Ｍ２，Ｍ３が層間絶縁膜２７の膜内に形成されている。層間絶縁膜２７の表面には、例えば銅（Ｃｕ）からなる複数のパッド電極２８が露出している。
【0068】
半導体基板４０は、例えばシリコン（Ｓｉ）等の半導体材料により形成されており、対向する第１面（表面：面Ｓ３）および第２面（裏面：面Ｓ４）を有している。半導体基板の第１面（面Ｓ３）には、リセットトランジスタ２４（ＲＳＴ）、選択トランジスタ２５（ＳＥＬ）および増幅トランジスタ２６（ＡＭＰ）が、例えば、酸化物等からなる絶縁膜５１を介して設けられている。
【0069】
半導体基板４０の第１面（面Ｓ３）上には、絶縁膜５１およびリセットトランジスタ２４（ＲＳＴ）、選択トランジスタ２５（ＳＥＬ）および増幅トランジスタ２６（ＡＭＰ）のゲート電極の他に、複数の配線を有する配線層５０が設けられている。配線層５０は、複数の配線として配線Ｍ４，Ｍ５，Ｍ６が層間絶縁膜５２の膜内に形成されている。層間絶縁膜５２の表面には、例えば銅（Ｃｕ）からなる複数のパッド電極５３が露出している。
【0070】
半導体基板１０と半導体基板４０とは、半導体基板１０の第２面（表面：面Ｓ２）と半導体基板４０の第１面（表面：面Ｓ３）とを対向させ、それぞれの面上に設けられた配線層２０および配線層５０の表面に露出した、複数のパッド電極２８およびパッド電極を接合することで貼り合わされている。即ち、半導体基板１０と半導体基板４０とは、所謂フェイストゥーフェイスで貼り合わされている。
【0071】
電荷蓄積部１２Ａ，１２Ｂおよび画素トランジスタは、上記第１の実施の形態と同様に、光電変換部１１のピッチ（Ｗ）の略半分のピッチ（１／２Ｗ）で形成されている。また、本実施の形態では、半導体基板１０に形成された第１の転送トランジスタ２２Ａ（ＴＲＹ１），２３Ａ（ＴＲＹ２）、第２の転送トランジスタ２２Ｂ（ＴＲＧ１）、２３Ｂ（ＴＲＧ２）は、隣り合う２つのセンサ画素に亘って並列配置されている。同様に、半導体基板４０に形成されたリセットトランジスタ２４（ＲＳＴ）、選択トランジスタ２５（ＳＥＬ）および増幅トランジスタ２６（ＡＭＰ）も隣り合う２つのセンサ画素に亘って並列配置されている。即ち、第１の転送トランジスタ２２Ａ（ＴＲＹ１），２３Ａ（ＴＲＹ２）、第２の転送トランジスタ２２Ｂ（ＴＲＧ１）、２３Ｂ（ＴＲＧ２）の面積を拡大することができる。これにより、電荷蓄積部１２Ａ，１２Ｂの面積を最大化することが可能となる。
【0072】
このように、本実施の形態の撮像装置１００Ｄでは、画素トランジスタのうち、第１の転送トランジスタ２２Ａ（ＴＲＹ１），２３Ａ（ＴＲＹ２）、第２の転送トランジスタ２２Ｂ（ＴＲＧ１）、２３Ｂ（ＴＲＧ２）を除く、リセットトランジスタ２４（ＲＳＴ）、選択トランジスタ２５（ＳＥＬ）および増幅トランジスタ２６（ＡＭＰ）を、別基板（半導体基板４０）に設けるようにしたので、２つのＭＥＭ１（電荷蓄積部１２Ａ），ＭＥＭ２（１２Ｂ）の面積をさらに拡大することが可能となる。よって、上記第１の実施の形態の撮像装置１００Ａと比較して、さらに、飽和電荷量（Ｑｓ）および感度を向上させることが可能となる。また、レイアウトの自由度もさらに向上させることが可能となる。
【0073】
＜３．変形例＞
（３－１．変形例１）
図８は、本開示の変形例１に係る撮像装置１００Ｅにおける画素アレイ部１１１の断面構成の一例を模式的に表したものである。図９は、図８に示した撮像装置１００Ｄの画素アレイ部１１１の、例えば、図８に示したＳｅｃ２（図９の（Ａ））およびＳｅｃ３（図９の（Ｂ））における４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。なお、図８の断面図は、図９に示したＩ－Ｉ’線およびＩＩ－ＩＩ’線に対応している。
（３－１．変形例１）
図８は、本開示の変形例１に係る撮像装置１００Ｅにおける画素アレイ部１１１の断面構成の一例を模式的に表したものである。図９は、図８に示した撮像装置１００Ｄの画素アレイ部１１１の、例えば、図８に示したＳｅｃ２（図９の（Ａ））およびＳｅｃ３（図９の（Ｂ））における４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。なお、図８の断面図は、図９に示したＩ－Ｉ’線およびＩＩ－ＩＩ’線に対応している。
【0074】
本変形例の撮像装置１００Ｅは、上記第２の実施の形態の撮像装置１００Ｄと同様に、画素トランジスタのうち、リセットトランジスタ２４（ＲＳＴ）、選択トランジスタ２５（ＳＥＬ）および増幅トランジスタ２６（ＡＭＰ）が、光電変換部１１（ＰＤ）、電荷蓄積部１２Ａ（ＭＥＭ１），１２Ｂ（ＭＥＭ２）および第１の転送トランジスタ２２Ａ（ＴＲＹ１），２３Ａ（ＴＲＹ２）、第２の転送トランジスタ２２Ｂ（ＴＲＧ１）、２３Ｂ（ＴＲＧ２）が設けられた半導体基板１０とは別基板（半導体基板４０）に設けられている。画素トランジスタのうち、リセットトランジスタ２４（ＲＳＴ）、選択トランジスタ２５（ＳＥＬ）および増幅トランジスタ２６（ＡＭＰ）は、上記第２の実施の形態と同様に、半導体基板４０の第１面（表面：面Ｓ３）に形成されている。本変形例の撮像装置１００Ｅでは、半導体基板１０と半導体基板４０とが、半導体基板１０の第２面（表面：面Ｓ２）と半導体基板４０の第２面（裏面：面Ｓ４）とを対向させて貼り合わせた、所謂フェイストゥーバックで貼り合わされている点が、上記第２の実施の形態とは異なっている。
【0075】
撮像装置１００Ｅは、例えば、以下のようにして形成することができる。まず、半導体基板１０の第２面（面Ｓ２）側に第１の転送トランジスタ２２Ａ（ＴＲＹ１），２３Ａ（ＴＲＹ２）および第２の転送トランジスタ２２Ｂ（ＴＲＧ１）、２３Ｂ（ＴＲＧ２）のゲート電極を形成する。続いて、上記ゲート電極を層間絶縁膜２７で覆うことで配線層２０を形成する。次に、この配線層２０の表面を平坦化した後、半導体基板４０を、第２面（面Ｓ４）を半導体基板１０側との接合面として貼り合わせ、半導体基板４０を薄肉化する。続いて、半導体基板の第１面（面Ｓ３）にリセットトランジスタ２４（ＲＳＴ）、選択トランジスタ２５（ＳＥＬ）および増幅トランジスタ２６（ＡＭＰ）等を形成する。なお、半導体基板１０と半導体基板４０との電気的な接続は、例えば、貫通配線５４を用いて行う。これにより、図８に示した撮像装置１００Ｅが完成する。
【0076】
このように、本変形例では、半導体基板１０と半導体基板４０とを、所謂フェイストゥーバックで貼り合わせるようにしたので、上記第２の実施の形態の撮像装置１００Ｄと比較して、例えば、フローティングディフュージョンＦＤの配線引き回しを短縮することができる。よって、上記第１，第２の実施の形態の効果に加えて、ＦＤ変換効率を向上させることが可能となる。
【0077】
（３－２．変形例２）
図１０は、本開示の変形例２に係る撮像装置１００Ｆにおける画素アレイ部１１１の断面構成の一例を模式的に表したものである。図１１は、図１０に示した撮像装置１００Ｆの画素アレイ部１１１の、例えば、図１０に示したＳｅｃ１（図１１の（Ａ））およびＳｅｃ２（図１１の（Ｂ））における４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。なお、図１０の断面図は、図１に示したＩ－Ｉ’線およびＩＩ－ＩＩ’線に対応している。図１２は、図１０に示した撮像装置１００Ｆにおけるセンサ画素１１０の回路構成の一例を表したものである。
図１０は、本開示の変形例２に係る撮像装置１００Ｆにおける画素アレイ部１１１の断面構成の一例を模式的に表したものである。図１１は、図１０に示した撮像装置１００Ｆの画素アレイ部１１１の、例えば、図１０に示したＳｅｃ１（図１１の（Ａ））およびＳｅｃ２（図１１の（Ｂ））における４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。なお、図１０の断面図は、図１に示したＩ－Ｉ’線およびＩＩ－ＩＩ’線に対応している。図１２は、図１０に示した撮像装置１００Ｆにおけるセンサ画素１１０の回路構成の一例を表したものである。
【0078】
本変形例の撮像装置１００Ｆでは、第１の転送トランジスタ２２Ａ（ＴＲＹ１）と第１の転送トランジスタ２３Ａ（ＴＲＹ２）との間に、所謂縦型の第３の転送トランジスタ（ＴＲＺ）を設けた点が上記第２の実施の形態とは異なっている。
【0079】
撮像装置１００Ｆでは、第３の転送トランジスタ２９（ＴＲＺ）のゲート電極（転送ゲート電極１９Ａ，１９Ｂ）が、半導体基板１０の第１面（面Ｓ１）側に埋め込み形成された光電変換部１１まで延在している。光電変換部１１で生成された電荷は、例えば、転送ゲート電極１９Ａを介して電荷蓄積部１２Ａ（ＭＥＭ１）に、転送ゲート電極１９Ｂを介して電荷蓄積部１２Ｂ（ＭＥＭ２）に振り分けられるようになっている。即ち、光電変換部１１内に、半導体基板１０の第１面（面Ｓ１）から第２面（面Ｓ２）に向かって変化する電位勾配を形成することなく、電荷の転送を行うことができるようになる。よって、光電変換部１１のポテンシャルをより深くすることができるため、飽和電荷量（Ｑｓ）を拡大させることが可能となる。
【0080】
なお、転送ゲート電極１９Ａ，１９Ｂは、例えば、互いを結ぶ線が、２つの電荷蓄積部１２Ａ（ＭＥＭ１），１２Ｂ（ＭＥＭ２）の配列方向と直交するように形成されている。
【0081】
図１３は、撮像装置１００Ｆの、例えばセンサ画素１１０を駆動するためのタイミングチャートの一例を表したものである。光電変換部ＰＤからの電荷の読み出しは、第３の転送トランジスタＴＲＺによって行われるため、光電変換部ＰＤの露光期間は、第３の転送トランジスタＴＲＺのオフ期間と同義である。よって、露光期間ｔ２は、第３の転送トランジスタＴＲＺの駆動パルスが完全に立ち下がってから再び立ち上がりきるまでの期間以上に短くすることはできない。
【0082】
このように、本変形例の撮像装置１００Ｆでは、光電変換部１１で生成された電荷の電荷蓄積部１２Ａ，１２Ｂへの振り分けを、縦型トランジスタ（第３の転送トランジスタ２９（ＴＲＺ））を用いて行うようにしたので、光電変換部１１のポテンシャルをより深くすることができる。よって、上記第１，第２の実施の形態の効果に加えて、飽和電荷量（Ｑｓ）をさらに拡大させることが可能となる。
【0083】
（３－３．変形例３）
図１４は、本開示の変形例３に係る撮像装置１００Ｇにおける画素アレイ部１１１の断面構成の一例を模式的に表したものである。図１５は、図１４に示した撮像装置１００Ｇの画素アレイ部１１１の、例えば、図１４に示したＳｅｃ１（図１５の（Ａ））およびＳｅｃ２（図１５の（Ｂ））における４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。なお、図１４の断面図は、図１５に示したＩ－Ｉ’線およびＩＩ－ＩＩ’線に対応している。
図１４は、本開示の変形例３に係る撮像装置１００Ｇにおける画素アレイ部１１１の断面構成の一例を模式的に表したものである。図１５は、図１４に示した撮像装置１００Ｇの画素アレイ部１１１の、例えば、図１４に示したＳｅｃ１（図１５の（Ａ））およびＳｅｃ２（図１５の（Ｂ））における４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。なお、図１４の断面図は、図１５に示したＩ－Ｉ’線およびＩＩ－ＩＩ’線に対応している。
【0084】
上記変形例２では、第１の転送トランジスタ２２Ａ（ＴＲＹ１）と第１の転送トランジスタ２３Ａ（ＴＲＹ２）との間に、所謂縦型の第３の転送トランジスタ（ＴＲＺ）を設けることで、光電変換部１１で生成された電荷の電荷蓄積部１２Ａ，１２Ｂへの振り分ける例を示したが、第１の転送トランジスタ２２Ａ（ＴＲＹ１），２３Ａ（ＴＲＹ２）が、この第３の転送トランジスタ（ＴＲＺ）を兼ねるようにしてもよい。本変形例では、第１の転送トランジスタ２２Ａ（ＴＲＹ１），２３Ａ（ＴＲＹ２）を縦型トランジスタとして形成した点が、上記変形例２とは異なっている。
【0085】
撮像装置１００Ｇでは、第１の転送トランジスタ２２Ａ（ＴＲＹ１）および第１の転送トランジスタ２３Ａ（ＴＲＹ２）のゲート電極（転送ゲート電極１９Ｃ（１９Ｃａ，１９Ｃｂ），１９Ｄ（１９Ｄａ，１９Ｄｂ））が、半導体基板１０の第１面（面Ｓ１）側に埋め込み形成された光電変換部１１まで延在している。
【0086】
なお、本変形例の撮像装置１００Ｇにおいてセンサ画素１１０を駆動するためのタイミングチャートは、上記第１の実施の形態（図５）と同様である。即ち、露光期間ｔ１，ｔ２は、第１の転送トランジスタ２２Ａ（ＴＲＹ１），２３Ａ（ＴＲＹ２）のオン間隔によって決定される。
【0087】
以上、本変形例の撮像装置１００Ｇでは、第１の転送トランジスタ２２Ａ（ＴＲＹ１），２３Ａ（ＴＲＹ２）を縦型トランジスタとして形成するようにしたので、露光期間ｔ１，ｔ２は、第１の転送トランジスタ２２Ａ（ＴＲＹ１），２３Ａ（ＴＲＹ２）のオン間隔によって決定できるようになる。よって、上記第１，第２の実施の形態の効果に加えて、飽和電荷量（Ｑｓ）をさらに拡大させつつ、第１の転送トランジスタ２２Ａ（ＴＲＹ１），２３Ａ（ＴＲＹ２）のそれぞれのオン間隔を短くすることで、より短時間の蓄積で、電荷を振り分けることが可能となる。
【0088】
（３－４．変形例４）
図１６は、本開示の変形例４に係る撮像装置１００Ｈにおける画素アレイ部１１１の４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。図１７は、図１６に示した撮像装置１００Ｈにおけるセンサ画素１１０の回路構成の一例を表したものである。図１８は、撮像装置１００Ｈのセンサ画素１１０を駆動するためのタイミングチャートの一例を表したものである。
図１６は、本開示の変形例４に係る撮像装置１００Ｈにおける画素アレイ部１１１の４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。図１７は、図１６に示した撮像装置１００Ｈにおけるセンサ画素１１０の回路構成の一例を表したものである。図１８は、撮像装置１００Ｈのセンサ画素１１０を駆動するためのタイミングチャートの一例を表したものである。
【0089】
本変形例の撮像装置１００Ｈでは、画素トランジスタとして、ＰＤを初期化、即ち、リセットする排出トランジスタＯＦＧ（排出トランジスタ３３）をさらに設けた点が上記第２の実施の形態とは異なっている。なお、ＰＤをリセットするとは、ＰＤを空乏化するという意味である。
【0090】
排出トランジスタＯＦＧは、第１の転送トランジスタＴＲＹ１と第１の転送トランジスタＴＲＹ２との間に設けられ、例えば電源線ＶＤＤに接続されたドレインと、第１の転送トランジスタＴＲＹ１，ＴＲＹ２と接続されたソースとを有している。排出トランジスタＯＦＧは、そのゲート電極に印加される駆動信号に応じてＰＤをリセットする。
【0091】
このように、本変形例の撮像装置１００Ｈでは、ＰＤをリセットする排出トランジスタＯＦＧを設けるようにしたの、ＭＥＭ１，ＭＥＭ２を経由せずにＰＤをリセットすることが可能となる。よって、上記第１，第２の実施の形態の効果に加えて、２つのＭＥＭ１，ＭＥＭ２が電荷蓄積した状態でのパイプライン露光が可能となる。
【0092】
また、本変形例の撮像装置１００Ｈでは、グローバル転送期間以外では、排出トランジスタＯＦＧをオンにしておくことにより、ＰＤから溢れた電荷がＭＥＭ１，ＭＥＭ２にブルーミングせずに選択的に排出トランジスタＯＦＧのドレインに捨てられるようになる。よって、擬信号の発生を低減することが可能となる。
【0093】
なお、本変形例の撮像装置１００Ｈでは、上記変形例２のように、縦型トランジスタによって形成される第３の転送トランジスタＴＲＺを形成してもよいし、あるいは、変形例３のように、第１の転送トランジスタＴＲＹ１，ＴＲＹ２を縦型で形成するようにしてもよい。例えば、第１の転送トランジスタＴＲＹ１，ＴＲＹ２を縦型で形成する場合には、例えば、図１９および図２０に示したように、排出トランジスタＯＦＧも、第１の転送トランジスタＴＲＹ１，ＴＲＹ２と同様に、縦型トランジスタとしてＰＤまで達する排出ゲート電極１９Ｅを形成する。
【0094】
（３－５．変形例５）
図２１は、本開示の変形例５に係る撮像装置１００Ｉにおける画素アレイ部１１１の４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。図２２は、図２１に示した撮像装置１００Ｉにおけるセンサ画素１１０の回路構成の一例を表したものである。図２３は、撮像装置１００Ｉのセンサ画素１１０を駆動するためのタイミングチャートの一例を表したものである。
図２１は、本開示の変形例５に係る撮像装置１００Ｉにおける画素アレイ部１１１の４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。図２２は、図２１に示した撮像装置１００Ｉにおけるセンサ画素１１０の回路構成の一例を表したものである。図２３は、撮像装置１００Ｉのセンサ画素１１０を駆動するためのタイミングチャートの一例を表したものである。
【0095】
本変形例の撮像装置１００Ｉでは、第１の転送トランジスタＴＲＹ１と第２の転送トランジスタＴＲＧ１との間、および第１の転送トランジスタＴＲＹ２と第２の転送トランジスタＴＲＧ２との間に、それぞれ、第４の転送トランジスタＴＲＸ１、ＴＲＸ２を設けた点が上記第２の実施の形態とは異なっている。
【0096】
第４の転送トランジスタＴＲＸ１、ＴＲＸ２は、それぞれ、ＭＥＭ１，ＭＥＭ２内に電荷を保持すると共に、第２の転送トランジスタＴＲＧ１，ＴＲＧ２への電荷の転送を行うためのものである。
【0097】
このように、本変形例の撮像装置１００Ｉでは、第１の転送トランジスタＴＲＹ１と第２の転送トランジスタＴＲＧ１との間、および第１の転送トランジスタＴＲＹ２と第２の転送トランジスタＴＲＧ２との間に、それぞれ、第４の転送トランジスタＴＲＸ１、ＴＲＸ２を設けるようにしたので、それぞれのＦＤ（例えば、ＦＤ０，ＦＤ１）から離れたＭＥＭ１，ＭＥＭ２のポテンシャルを深くすることができるようになる。よって、上記第１，第２の実施の形態の効果に加えて、ＭＥＭの飽和電荷量（Ｑｓ）を拡大させることが可能となる。
【0098】
なお、本変形例では、第４の転送トランジスタＴＲＸ１、ＴＲＸ２をそれぞれ１つずつ設けた例を示したが、第４の転送トランジスタＴＲＸ１、ＴＲＸ２として２個以上のトランジスタを形成するようにしてもよい。
【0099】
（３－６．変形例６）
図２４は、本開示の変形例６に係る撮像装置１００Ｊにおける画素アレイ部１１１の４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。図２５は、図２４に示した撮像装置１００Ｊにおけるセンサ画素１１０の回路構成の一例を表したものである。
図２４は、本開示の変形例６に係る撮像装置１００Ｊにおける画素アレイ部１１１の４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。図２５は、図２４に示した撮像装置１００Ｊにおけるセンサ画素１１０の回路構成の一例を表したものである。
【0100】
上記第１，第２の実施の形態では、光電変換部１１で生成された電荷は、互いに逆方向に転送されるようになっており、それぞれの電荷が転送される２つのＦＤは、それぞれ、２つ隣のセンサ画素１１０と共有されている。これに対して、本変形例の撮像装置１００Ｊでは、２つのＦＤ（例えば、ＦＤ０，ＦＤ１）を隣り合う２つのセンサ画素１１０（例えば、センサ画素１１００，１１０１）との間で共有するようにした。この点が上記第２の実施の形態とは異なっている。
【0101】
本変形例では、２つのＭＥＭ１，ＭＥＭ２は、センサ画素１１０内に並列に配置されており、ＰＤで生成された電荷は、互いに同一方向に転送されるようになっている。また、本変形例では、上記のように、２つのＦＤ（例えば、ＦＤ０，ＦＤ１）を隣り合う２つのセンサ画素１１０（例えば、センサ画素１１００，１１０１）との間で共有するようにした。これにより、隣り合うセンサ画素１１０（例えば、センサ画素１１００とセンサ画素１１０１）では、それぞれのＰＤ（例えば、ＰＤ０，ＰＤ１）で生成された電荷は、互いに対向する方向に転送されるようになっている。また、本変形例では、２つのＭＥＭ１，ＭＥＭ２は、センサ画素１１０内に並列に配置するようにしたので、２つのＭＥＭ１，ＭＥＭ２のピッチとＰＤのピッチとは同じピッチとなっている。
【0102】
このように、２つのＭＥＭ１，ＭＥＭ２を、ＰＤのピッチ内に並列に配置した場合でも、上記第２の実施の形態と同様の効果を得ることができる。
【0103】
（３－７．変形例７）
図２６は、本開示の変形例７に係る撮像装置１００Ｋにおける画素アレイ部１１１の４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。
図２６は、本開示の変形例７に係る撮像装置１００Ｋにおける画素アレイ部１１１の４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。
【0104】
上記第１，第２の実施の形態等では、２つのＭＥＭ１，ＭＥＭ２が互いに同じ面積を有する例を示したが、２つのＭＥＭ１，ＭＥＭ２は互いに異なる大きさとしてもよい。
【0105】
これにより、本変形例の撮像装置１００Ｋでは、２つのＭＥＭ１，ＭＥＭ２に容量比を付加することができようになる。即ち、例えば、それぞれのＭＥＭ１，ＭＥＭ２に感度差（例えば、露光時間の差）がある場合に、感度差に応じてＭＥＭの飽和電荷量（Ｑｓ）を変化させることが可能となる。よって、上記第１，第２の実施の形態の効果に加えて、より高感度の信号を保持することが可能となる。
【0106】
（３－８．変形例８）
図２７は、本開示の変形例８に係る撮像装置１００Ｌにおける画素アレイ部１１１の４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。図２８は、図２７に示した撮像装置１００Ｌにおけるセンサ画素１１０の回路構成の一例を表したものである。図２９は、撮像装置１００Ｌのセンサ画素１１０を駆動するためのタイミングチャートの一例を表したものである。
図２７は、本開示の変形例８に係る撮像装置１００Ｌにおける画素アレイ部１１１の４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。図２８は、図２７に示した撮像装置１００Ｌにおけるセンサ画素１１０の回路構成の一例を表したものである。図２９は、撮像装置１００Ｌのセンサ画素１１０を駆動するためのタイミングチャートの一例を表したものである。
【0107】
上記第１，第２の実施の形態等では、２つのＭＥＭ１，ＭＥＭ２を設けた例を示したが、例えば、一方のＭＥＭ（例えば、ＭＥＭ２）をＦＤ（例えば、ＦＤ１）が兼ねるようにしてもよい。即ち、本変形例の撮像装置１００Ｌでは、光電変換部１１で生成された電荷の一部は、フローティングディフュージョンＦＤに直接転送されるようになっている。
【0108】
また、本変形例の撮像装置１００Ｌでは、例えば、センサ画素１１００においてＰＤ０から電荷が直接転送されるＦＤ１は、隣り合うセンサ画素１１０１においてＰＤ１からＭＥＭ（例えば、ＭＥＭ１２）を介した電荷の転送先となっている。この場合、例えば、ＰＤ０およびＰＤ１で生成された電荷は、それぞれ、ＭＥＭ０１とＦＤ１に蓄積される。ローリング読み出し期間には、まず、ＰＤ１からの電荷をＦＤ０に蓄積した状態で、ＦＤ０の電位を出力する。続いて、リセットした後の電位を出力した後、最後にＭＥＭ０１に蓄積された電荷を転送した後の電位を出力する。
【0109】
このように、本変形例の撮像装置１００Ｌでは、２つのＭＥＭ１，ＭＥＭ２のうちの一方をフローティングディフュージョンＦＤが兼ねるようにしたので、他方のＭＥＭの面積を最大化することが可能となる。これにより、上記第１，第２の実施の形態の効果に加えて、異なる感度の信号を同時に蓄積して別々に読み出すことが可能となる。
【0110】
（３－９．変形例９）
図３０は、本開示の変形例９に係る撮像装置１００Ｍにおける画素アレイ部１１１の４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。図３１は、図３０に示した撮像装置１００Ｍにおけるセンサ画素１１０の回路構成の一例を表したものである。
図３０は、本開示の変形例９に係る撮像装置１００Ｍにおける画素アレイ部１１１の４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の一例を模式的に表したものである。図３１は、図３０に示した撮像装置１００Ｍにおけるセンサ画素１１０の回路構成の一例を表したものである。
【0111】
上記第１，第２の実施の形態では、１つのＰＤに対して２つのＭＥＭ１，ＭＥＭ２を設けた例を示したが、ＭＥＭの数はこれに限定されない。例えば、図３０に示したように、１つの光電変換部ＰＤに対して４つのＭＥＭ１，ＭＥＭ２，ＭＥＭ３，ＭＥＭ４を設けるようにしてもよい。
【0112】
図３２は、本開示の変形例９に係る撮像装置１００Ｍにおける画素アレイ部１１１の４つのセンサ画素１１０（センサ画素１１００，１１０１，１１０２，１１０３）の平面構成の他の例を模式的に表したものである。図３３は、図３２に示した撮像装置１００Ｍにおけるセンサ画素１１０の回路構成の一例を表したものである。
【0113】
本変形例の撮像装置１００Ｍは、図３２に示したように、隣り合う２つのＦＤ（例えば、ＦＤ０とＦＤ１、ＦＤ２とＦＤ３）を、例えば、垂直信号線ＶＳＬで互いに短絡させるようにしてもよい。また、図３２および図３３では、隣り合う２つのＦＤを短絡させた例を示したが、例えば４つのＦＤを短絡させるようにしてもよい。これにより、１画素当たりの垂直信号線ＶＳＬの本数を減らすことができるため、配線レイアウトの自由度を向上させることが可能となる。加えて、配線間の短絡不良の発生を低減することができるため、製造歩留まりを向上させることが可能となる。
【0114】
＜４．適用例＞
図３４は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
図３４は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
【0115】
カメラ２０００は、レンズ群等からなる光学部２００１、上述の撮像装置（例えば、１００Ａ等））が適用される撮像装置（撮像デバイス）１００Ａおよびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２００２を備える。また、カメラ２０００は、フレームメモリ２００３、表示部２００４、記録部２００５、操作部２００６、および電源部２００７も備える。ＤＳＰ回路２００２、フレームメモリ２００３、表示部２００４、記録部２００５、操作部２００６および電源部２００７は、バスライン２００８を介して相互に接続されている。
【0116】
光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置１００Ａの撮像面上に結像する。撮像装置１００Ａは、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
【0117】
表示部２００４は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置１００Ａで撮像された動画または静止画を表示する。記録部２００５は、撮像装置１００Ａで撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
【0118】
操作部２００６は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００７は、ＤＳＰ回路２００２、フレームメモリ２００３、表示部２００４、記録部２００５および操作部２００６の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【0119】
上述したように、撮像装置として、上述した撮像装置１００Ａ等を用いることで、良好な画像の取得が期待できる。
【0120】
図３５は、本技術を適用した電子機器としての測距装置３０００の構成例を示すブロック図である。
【0121】
測距装置３０００は、光の空間伝搬時間計測（Time of Flight；ＴＯＦ）方式により距離を測定するものである。測距装置３０００は、光源部３００１と、センサ部３００２と、信号処理部３００３と、タイミング調整回路３００４と、コントローラ３００５とを有している。
【0122】
光源部３００１は、例えば、光源３０１１および駆動回路３０１２を含んでいる。センサ部３００２は、例えば、受光部３０２１および駆動回路３０２２を含んでいる。信号処理部３００３は、例えば、制御部３０３１、タイミング発生部３０３２および距離画像出力部３０３３を含んでいる。制御部３０３１は、距離計算部３１３１および距離補正部３１３２を含んでいる。
【0123】
測距装置３０００では、光源部３００１およびセンサ部３００２の駆動は、タイミング発生部３０３２によって同期されている。光源部３００１では、タイミング調整回路３００４からのトリガーに基づいて、対象物４０００に照明光を照射する。センサ部３００２では、対象物４０００に対して照明光を照射した際に、対象物４０００から反射された反射光の強度を受光部３０２１で受光する。この反射光の強度は、センサ部３００２の駆動タイミングと対象物４０００との距離に対して相関関係を有する。センサ部３００２は、センサ部３００２に入射した反射光の強度に応じた信号電圧を出力信号として制御部３０３１に出力する。制御部３０３１では、この出力信号と駆動タイミングとから対象物４０００までの距離を、距離計算部３１３１において計算し、距離補正部３１３２において補正して距離画像データを出力する。距離画像出力部３０３３は、制御部３０３１から得られた距離画像データをコントローラ３００５に出力する。
【0124】
図３６は、測距装置３０００のセンサ部３００２に含まれるセンサ画素の回路構成の一例を表したものである。図３７は、センサ部３００２に含まれるセンサ画素を駆動するためのタイミングチャートを表したものである。光源部３００１から照射された照明光は、対象物４０００において反射される。対象物４０００から反射した反射光は、ｔ１だけ遅れてセンサ部３００２に入射する。このとき、例えば、ＰＤ０で生成された電荷は、ｔ２、ｔ３に応じた割合でＭＥＭ０１およびＭＥＭ０２に割り振られる。このＭＥＭ０１およびＭＥＭ０２の出力と、第１の転送トランジスタＴＲＥ０１および第１の転送トランジスタＴＹＲ０２の駆動タイミングとから、対象物４０００までの距離を計算することができる。
【0125】
＜５．応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0126】
図３８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0127】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０
５３が図示されている。
５３が図示されている。
【0128】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0129】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0130】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0131】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0132】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0133】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の
機能実現を目的とした協調制御を行うことができる。
機能実現を目的とした協調制御を行うことができる。
【0134】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0135】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0136】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0137】
図３９は、撮像部１２０３１の設置位置の例を示す図である。
【0138】
図３９では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
【0139】
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0140】
なお、図３９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0141】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0142】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0143】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0144】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0145】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１などに示した撮像装置１００Ａ等を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、車両制御システムの優れた動作が期待できる。
【0146】
以上、第１，第２の実施の形態および変形例１～９ならびに適用例および応用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば第１の実施の形態等では、グローバルシャッタ方式の裏面照射型イメージセンサを例示して説明したが、本開示の撮像装置は裏面照射型イメージセンサに限定されるものではなく、表面照射型イメージセンサにも適用可能である。
【0147】
また、本開示の撮像装置は、撮像部と信号処理部または光学系とがまとめてパッケージングされたモジュールの形態をなしていてもよい。
【0148】
なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。
【0149】
なお、本開示は以下のような構成をとることも可能である。以下の構成の本技術によれば、光電変換部を半導体基板の第１の面側に、２つの電荷蓄積部を半導体基板の第２面側に配置するようにしたので、センサ画素内における光電変換部および２つの電荷蓄積部の面積が拡大する。よって、より大きな飽和電荷量を有すると共に、高い感度を有する撮像装置を実現することが可能となる。
（１）
第１の面と、前記第１の面と反対側の第２の面とを含む、第１導電型の第１の半導体基板と、
前記第１の半導体基板の第１の面側に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、
前記第１の半導体基板の第２の面側に並列に埋設され、前記光電変換部において生成された前記電荷を蓄積する、前記第２導電型の第１の電荷蓄積部および第２の電荷蓄積部と、
前記電荷を前記光電変換部から前記第１の電荷蓄積部へ転送する第１の電荷転送部と、
前記電荷を前記光電変換部から前記第２の電荷蓄積部へ転送する第２の電荷転送部とを備え、
前記第１の電荷蓄積部および前記第２の電荷蓄積部の第１の方向のピッチは、前記光電変換部の第１の方向のピッチの略半分のピッチを有する
撮像装置。
（２）
前記光電変換部から前記第１の電荷蓄積部への前記電荷の転送方向は、前記光電変換部から前記第２の電荷蓄積部への前記電荷の転送方向と逆方向である、前記（１）に記載の撮像装置。
（３）
前記第１の電荷蓄積部から前記電荷が転送される第１の電荷電圧変換部と、前記第２の電荷蓄積部から前記電荷が転送される第２の電荷電圧変換部とをさらに有する、前記（１）または（２）に記載の撮像装置。
（４）
前記第１の電荷蓄積部から前記電荷が転送される第１の電荷電圧変換部と、前記第２の電荷蓄積部から前記電荷が転送される第２の電荷電圧変換部とをさらに有し、
前記第１の方向と直交する第２の方向に、前記光電変換部が複数配置され、
複数の前記光電変換部として、順に配置された第１の光電変換部、第２の光電変換部、第３の光電変換部および第４の光電変換部を有し、
前記第１の電荷電圧変換部は、前記第１の光電変換部と前記第３の光電変換部と共有され、前記第２の電荷電圧変換部は、前記第２の光電変換部と前記第４の光電変換部と共有されている、前記（１）または（２）に記載の撮像装置。
（５）
前記第１の光電変換部および前記第２の光電変換部は、前記第１の電荷電圧変換部および前記第２の電荷電圧変換部を互いに共有している、前記（４）に記載の撮像装置。
（６）
前記第１の電荷蓄積部および前記第２の電荷蓄積部の前記第１の方向のピッチは、前記光電変換部の前記第１の方向のピッチと同じピッチを有している、前記（５）に記載の撮像装置。
（７）
前記光電変換部は、一部が前記第２の面に向かって延在している、前記（１）乃至（６）のうちのいずれか１つに記載の撮像装置。
（８）
前記第１の半導体基板は、前記第１の面に設けられ、前記光電変換部まで達する１または複数の縦型トランジスタをさらに有する、前記（１）乃至（７）のうちのいずれか１つに記載の撮像装置。
（９）
前記第１の半導体基板は、前記複数の縦型トランジスタとして第１の縦型トランジスタおよび第２の縦型トランジスタを有し、
前記第１の縦型トランジスタと前記第２の縦型トランジスタとを結ぶ線は、前記第１の電荷蓄積部および前記第２の電荷蓄積部の配列方向と直交している、前記（８）に記載の撮像装置。
（１０）
前記第１の半導体基板は、前記第１の面に、前記光電変換部まで達する複数の縦型トランジスタをさらに有し、
前記複数の縦型トランジスタが、前記第１の電荷転送部および前記第２の電荷転送部の一部を兼ねている、前記（１）乃至（９）のうちのいずれか１つに記載の撮像装置。
（１１）
前記光電変換部をリセットする排出トランジスタをさらに有する、前記（１）乃至（１０）のうちのいずれか１つに記載の撮像装置。
（１２）
前記光電変換部から前記第１の電荷蓄積部および前記第２の電荷蓄積部へ前記電荷の転送方向と、前記光電変換部から前記排出トランジスタへの前記電荷の転送方向は、互いに直交する、前記（１１）に記載の撮像装置。
（１３）
前記第１の電荷蓄積部と前記第２の電荷蓄積部とは、互いに異なる大きさを有する、前記（１）乃至（１２）のうちのいずれか１つに記載の撮像装置。
（１４）
前記第１の電荷電圧変換部が前記第１の電荷蓄積部を兼ねている、前記（３）乃至（１３）のうちのいずれか１つに記載の撮像装置。
（１５）
前記第１の半導体基板は、前記第１の電荷電圧変換部および前記第２の電荷電圧変換部から出力される信号の読み出しを行う読出回路をさらに有する、前記（３）乃至（１４）のうちのいずれか１つに記載の撮像装置。
（１６）
前記第１の電荷電圧変換部および前記第２の電荷電圧変換部から出力される信号の読み出しを行う画素回路が設けられた第２の半導体基板をさらに有し、
前記第２の半導体基板は、層間絶縁層を間に、前記第１の半導体基板の前記第２の面側に積層されている、前記（３）乃至（１５）のうちのいずれか１つに記載の撮像装置。
（１７）
第１の面と、前記第１の面と反対側の第２の面とを含む、第１導電型の第１の半導体基板と、
前記第１の半導体基板の第１の面側に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、
前記第１の半導体基板の第２の面側に並列に埋設され、前記光電変換部において生成された前記電荷を蓄積する、前記第２導電型の第１の電荷蓄積部および第２の電荷蓄積部と、
前記電荷を前記光電変換部から前記第１の電荷蓄積部へ転送する第１の電荷転送部と、
前記電荷を前記光電変換部から前記第２の電荷蓄積部へ転送する第２の電荷転送部と、
前記第１の電荷蓄積部から前記電荷が転送される第１の電荷電圧変換部と、
前記第２の電荷蓄積部から前記電荷が転送される第２の電荷電圧変換部と
を備えた撮像装置。
（１８）
前記第１の電荷電圧変換部および前記第２の電荷電圧変換部から出力される信号の読み出しを行う画素回路が設けられた第２の半導体基板をさらに有し、
前記第２の半導体基板は、層間絶縁層を間に、前記第１の半導体基板の前記第２の面側に積層されている、前記（１７）に記載の撮像装置。
（１９）
第１の面と、前記第１の面と反対側の第２の面とを含む、第１導電型の第１の半導体基板と、
前記第１の半導体基板の第１の面側に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、
前記第１の半導体基板の第２の面側に並列に埋設され、前記光電変換部において生成された前記電荷を蓄積する、前記第２導電型の第１の電荷蓄積部および第２の電荷蓄積部と、
前記電荷を前記光電変換部から前記第１の電荷蓄積部へ転送する第１の電荷転送部と、
前記電荷を前記光電変換部から前記第２の電荷蓄積部へ転送する第２の電荷転送部と、
前記第１の半導体基板の前記第１の面に設けられ、前記光電変換部まで達する１または複数の縦型トランジスタと
を備えた撮像装置。
（２０）
前記第１の電荷蓄積部から前記電荷が転送される第１の電荷電圧変換部と、
前記第２の電荷蓄積部から前記電荷が転送される第２の電荷電圧変換部と、
前記第１の電荷電圧変換部および前記第２の電荷電圧変換部から出力される信号の読み出しを行う画素回路が設けられた第２の半導体基板とをさらに有し、
前記第２の半導体基板は、層間絶縁層を間に、前記第１の半導体基板の前記第２の面側に積層されている、前記（１９）に記載の撮像装置。
（１）
第１の面と、前記第１の面と反対側の第２の面とを含む、第１導電型の第１の半導体基板と、
前記第１の半導体基板の第１の面側に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、
前記第１の半導体基板の第２の面側に並列に埋設され、前記光電変換部において生成された前記電荷を蓄積する、前記第２導電型の第１の電荷蓄積部および第２の電荷蓄積部と、
前記電荷を前記光電変換部から前記第１の電荷蓄積部へ転送する第１の電荷転送部と、
前記電荷を前記光電変換部から前記第２の電荷蓄積部へ転送する第２の電荷転送部とを備え、
前記第１の電荷蓄積部および前記第２の電荷蓄積部の第１の方向のピッチは、前記光電変換部の第１の方向のピッチの略半分のピッチを有する
撮像装置。
（２）
前記光電変換部から前記第１の電荷蓄積部への前記電荷の転送方向は、前記光電変換部から前記第２の電荷蓄積部への前記電荷の転送方向と逆方向である、前記（１）に記載の撮像装置。
（３）
前記第１の電荷蓄積部から前記電荷が転送される第１の電荷電圧変換部と、前記第２の電荷蓄積部から前記電荷が転送される第２の電荷電圧変換部とをさらに有する、前記（１）または（２）に記載の撮像装置。
（４）
前記第１の電荷蓄積部から前記電荷が転送される第１の電荷電圧変換部と、前記第２の電荷蓄積部から前記電荷が転送される第２の電荷電圧変換部とをさらに有し、
前記第１の方向と直交する第２の方向に、前記光電変換部が複数配置され、
複数の前記光電変換部として、順に配置された第１の光電変換部、第２の光電変換部、第３の光電変換部および第４の光電変換部を有し、
前記第１の電荷電圧変換部は、前記第１の光電変換部と前記第３の光電変換部と共有され、前記第２の電荷電圧変換部は、前記第２の光電変換部と前記第４の光電変換部と共有されている、前記（１）または（２）に記載の撮像装置。
（５）
前記第１の光電変換部および前記第２の光電変換部は、前記第１の電荷電圧変換部および前記第２の電荷電圧変換部を互いに共有している、前記（４）に記載の撮像装置。
（６）
前記第１の電荷蓄積部および前記第２の電荷蓄積部の前記第１の方向のピッチは、前記光電変換部の前記第１の方向のピッチと同じピッチを有している、前記（５）に記載の撮像装置。
（７）
前記光電変換部は、一部が前記第２の面に向かって延在している、前記（１）乃至（６）のうちのいずれか１つに記載の撮像装置。
（８）
前記第１の半導体基板は、前記第１の面に設けられ、前記光電変換部まで達する１または複数の縦型トランジスタをさらに有する、前記（１）乃至（７）のうちのいずれか１つに記載の撮像装置。
（９）
前記第１の半導体基板は、前記複数の縦型トランジスタとして第１の縦型トランジスタおよび第２の縦型トランジスタを有し、
前記第１の縦型トランジスタと前記第２の縦型トランジスタとを結ぶ線は、前記第１の電荷蓄積部および前記第２の電荷蓄積部の配列方向と直交している、前記（８）に記載の撮像装置。
（１０）
前記第１の半導体基板は、前記第１の面に、前記光電変換部まで達する複数の縦型トランジスタをさらに有し、
前記複数の縦型トランジスタが、前記第１の電荷転送部および前記第２の電荷転送部の一部を兼ねている、前記（１）乃至（９）のうちのいずれか１つに記載の撮像装置。
（１１）
前記光電変換部をリセットする排出トランジスタをさらに有する、前記（１）乃至（１０）のうちのいずれか１つに記載の撮像装置。
（１２）
前記光電変換部から前記第１の電荷蓄積部および前記第２の電荷蓄積部へ前記電荷の転送方向と、前記光電変換部から前記排出トランジスタへの前記電荷の転送方向は、互いに直交する、前記（１１）に記載の撮像装置。
（１３）
前記第１の電荷蓄積部と前記第２の電荷蓄積部とは、互いに異なる大きさを有する、前記（１）乃至（１２）のうちのいずれか１つに記載の撮像装置。
（１４）
前記第１の電荷電圧変換部が前記第１の電荷蓄積部を兼ねている、前記（３）乃至（１３）のうちのいずれか１つに記載の撮像装置。
（１５）
前記第１の半導体基板は、前記第１の電荷電圧変換部および前記第２の電荷電圧変換部から出力される信号の読み出しを行う読出回路をさらに有する、前記（３）乃至（１４）のうちのいずれか１つに記載の撮像装置。
（１６）
前記第１の電荷電圧変換部および前記第２の電荷電圧変換部から出力される信号の読み出しを行う画素回路が設けられた第２の半導体基板をさらに有し、
前記第２の半導体基板は、層間絶縁層を間に、前記第１の半導体基板の前記第２の面側に積層されている、前記（３）乃至（１５）のうちのいずれか１つに記載の撮像装置。
（１７）
第１の面と、前記第１の面と反対側の第２の面とを含む、第１導電型の第１の半導体基板と、
前記第１の半導体基板の第１の面側に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、
前記第１の半導体基板の第２の面側に並列に埋設され、前記光電変換部において生成された前記電荷を蓄積する、前記第２導電型の第１の電荷蓄積部および第２の電荷蓄積部と、
前記電荷を前記光電変換部から前記第１の電荷蓄積部へ転送する第１の電荷転送部と、
前記電荷を前記光電変換部から前記第２の電荷蓄積部へ転送する第２の電荷転送部と、
前記第１の電荷蓄積部から前記電荷が転送される第１の電荷電圧変換部と、
前記第２の電荷蓄積部から前記電荷が転送される第２の電荷電圧変換部と
を備えた撮像装置。
（１８）
前記第１の電荷電圧変換部および前記第２の電荷電圧変換部から出力される信号の読み出しを行う画素回路が設けられた第２の半導体基板をさらに有し、
前記第２の半導体基板は、層間絶縁層を間に、前記第１の半導体基板の前記第２の面側に積層されている、前記（１７）に記載の撮像装置。
（１９）
第１の面と、前記第１の面と反対側の第２の面とを含む、第１導電型の第１の半導体基板と、
前記第１の半導体基板の第１の面側に埋設され、受光量に応じた電荷を光電変換により生成する、第２導電型の光電変換部と、
前記第１の半導体基板の第２の面側に並列に埋設され、前記光電変換部において生成された前記電荷を蓄積する、前記第２導電型の第１の電荷蓄積部および第２の電荷蓄積部と、
前記電荷を前記光電変換部から前記第１の電荷蓄積部へ転送する第１の電荷転送部と、
前記電荷を前記光電変換部から前記第２の電荷蓄積部へ転送する第２の電荷転送部と、
前記第１の半導体基板の前記第１の面に設けられ、前記光電変換部まで達する１または複数の縦型トランジスタと
を備えた撮像装置。
（２０）
前記第１の電荷蓄積部から前記電荷が転送される第１の電荷電圧変換部と、
前記第２の電荷蓄積部から前記電荷が転送される第２の電荷電圧変換部と、
前記第１の電荷電圧変換部および前記第２の電荷電圧変換部から出力される信号の読み出しを行う画素回路が設けられた第２の半導体基板とをさらに有し、
前記第２の半導体基板は、層間絶縁層を間に、前記第１の半導体基板の前記第２の面側に積層されている、前記（１９）に記載の撮像装置。
【符号の説明】
【0150】
１０，４０…半導体基板、１１…光電変換部（ＰＤ）、１２Ａ，１２Ｂ…電荷蓄積部（ＭＥＭ）、１３，１４…フローティングディフュージョン（ＦＤ）、１５…ＶＤＤコンタクト領域、１６…ＶＳＬコンタクト領域、１７…画素分離部、１８…分離膜、１９Ａ，１９Ｂ，１９Ｃ，１９Ｄ…転送ゲート電極、１９Ｅ…排出ゲート電極、２０，５０…配線層、２１，５１…絶縁膜、２２Ａ，２３Ａ…第１の転送トランジスタ（ＴＲＹ）、２２Ｂ，２３Ｂ…第２の転送トランジスタ（ＴＲＧ）、２４…リセットトランジスタ（ＲＳＴ）、２５…選択トランジスタ（ＳＥＬ）、２６…増幅トランジスタ（ＡＭＰ）、２７，５２…層間絶縁膜、２８，５３…パッド電極、５４…貫通配線、３１…カラーフィルタ、３２…オンチップレンズ、１００Ａ～１００Ｍ…撮像装置、１１０，１１００，１１０１，１１０２，１１０３…センサ画素、１１１…画素アレイ部、１１２…垂直駆動部、１１３…カラム信号処理部、１１４…水平駆動部、１１５…システム制御部、１１６…画素駆動線、１１７…垂直信号線（ＶＳＬ）、１１８…信号処理部、１１９…データ格納部。
【図1A】
【図1B】
【図1C】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】