(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-02
(45)【発行日】2024-08-13
(54)【発明の名称】負荷駆動回路及び電子機器
(51)【国際特許分類】
H02M 3/155 20060101AFI20240805BHJP
H02M 7/12 20060101ALI20240805BHJP
【ＦＩ】
H02M3/155 C
H02M7/12 Q
H02M3/155 F
【請求項の数】
6
(21)【出願番号】P 2020169303
(22)【出願日】2020-10-06
(65)【公開番号】P2022061347
(43)【公開日】2022-04-18
【審査請求日】2023-09-06
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110001933
【氏名又は名称】弁理士法人 佐野特許事務所
(72)【発明者】
【氏名】前島 聡
(72)【発明者】
【氏名】藤巻 匠
【審査官】安食 泰秀
(56)【参考文献】
【文献】特開２０１０－０７４９１０（ＪＰ，Ａ）
【文献】特開２０１８－０４６７１５（ＪＰ，Ａ）
【文献】特開２０１７－１９５７５０（ＪＰ，Ａ）
【文献】特開２０１５－０７０６９６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１７／０２９０１０７（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／１５５
Ｈ０２Ｍ ７／１２
(57)【特許請求の範囲】
【請求項1】
半導体集積回路装置を備え、
前記半導体集積回路装置の出力に基づき負荷を駆動し、
前記半導体集積回路装置の出力が停止しているときに、前記半導体集積回路装置の出力を停止していないときよりも電源電圧が大きくなるように構成される、負荷駆動回路であって、
前記半導体集積回路装置は、
前記電源電圧が印加されるように構成される端子と、
異常を検出するように構成される異常検出回路と、
前記異常検出回路によって異常が検出されているときに前記半導体集積回路装置の出力を停止させるように構成される出力停止回路と、
前記異常検出回路によって異常が検出されているときに前記半導体集積回路装置の消費電流を抑制するように構成される抑制回路と、
を備える、負荷駆動回路。
【請求項2】
前記半導体集積回路装置は、
前記電源電圧が過電圧であることを検出するように構成される過電圧検出回路と、
前記過電圧検出回路によって前記電源電圧の過電圧が検出されているときに前記端子から電流を引き抜くように構成される電流引き抜き回路と、
をさらに備える、請求項１に記載の負荷駆動回路。
【請求項3】
前記半導体集積回路装置は、
前記抑制回路は、クロック信号を発振するように構成される発振回路と、前記クロック信号に基づき動作する論理回路と、を含み、
前記異常検出回路によって異常が検出されているときに前記発振回路はディセーブル状態になる、請求項１又は請求項２に記載の負荷駆動回路。
【請求項4】
力率改善回路である、請求項１～３のいずれか一項に記載の負荷駆動回路。
【請求項5】
負荷と、前記負荷を駆動する請求項１～４のいずれか一項に記載の負荷駆動回路と、
を備える、電子機器。
【請求項6】
調光及び調色の少なくとも一方が可能な照明機器である、請求項５に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書中に開示されている発明は、負荷駆動回路及び電子機器に関する。
【背景技術】
【0002】
力率改善回路は、ＡＣ／ＤＣ（交流／直流）変換する電源装置の交流入力電圧と交流入力電流をモニタし、それらの位相を略一致させて力率を１（すなわち１００％）に近い状態に近づける（例えば特許文献１参照）。
【0003】
通常、力率改善回路の制御回路は、集積化されパッケージ化された半導体集積回路装置である。
【0004】
図６は、従来の半導体集積回路装置を含む力率改善回路の概略構成例を示す図である。図６に示す力率改善回路は、従来の半導体集積回路装置１０１と、出力回路１０２と、抵抗１０３と、キャパシタ１０４と、インダクタ１０５及び１０６と、ダイオード１０７と、を備える。
【0005】
従来の半導体集積回路装置１０１は、出力回路１０２内のスイッチングトランジスタを制御する。出力回路１０２は、全波整流された電圧ＶＨをレギュレートされた出力電圧ＶＤＣに変換して負荷１０８に供給する。
【0006】
インダクタ１０５は電源ラインＬＮ１に設けられ、インダクタ１０６はインダクタ１０５と磁気結合する。
【0007】
従来の半導体集積回路装置１０１の端子ＶＣＣと電源ラインＬＮ１との間に抵抗１０３が設けられる。従来の半導体集積回路装置１０１の端子ＶＣＣとグラウンド電位との間にキャパシタ１０４が設けられる。従来の半導体集積回路装置１０１の端子ＶＣＣとインダクタ１０６との間にダイオード１０７が設けられる。
【0008】
従来の半導体集積回路装置１０１の端子ＶＣＣには、抵抗１０３を流れる電流が常に供給され、出力回路１０２内のスイッチングトランジスタがスイッチング動作を行っているときのみダイオード１０７を流れる電流が供給される。端子ＶＣＣに印加される電圧は、従来の半導体集積回路装置１０１において電源電圧ＶＣＣとして利用される。
【0009】
従来の半導体集積回路装置１０１は、コンパレータ１０１Ａを備える。コンパレータ１０１Ａは、ヒステリシスコンパレータであり、電源電圧ＶＣＣを閾値電圧と比較し、比較結果を示す低電圧ロックアウト信号ＵＶＬＯを出力する。電源電圧ＶＣＣが閾値電圧以上であれば低電圧ロックアウト信号ＵＶＬＯはローレベル（正常状態を示すレベル）になり、電源電圧ＶＣＣが閾値電圧未満であれば低電圧ロックアウト信号ＵＶＬＯはハイレベル（異常状態を示すレベル）になる。コンパレータ１０１Ａで用いられる閾値電圧は、低電圧ロックアウト信号ＵＶＬＯのレベルに応じて、第１閾値電圧ＶＴＨ１と第２閾値電圧ＶＴＨ２とを遷移する。
【0010】
従来の半導体集積回路装置１０１は、電源電圧ＶＣＣの低電圧、出力電圧ＶＤＣの過電圧、過熱等の何らかの異常を検知した場合、出力回路１０２内のスイッチングトランジスタのスイッチング動作を停止させる。一方、従来の半導体集積回路装置１０１は、電源電圧ＶＣＣの低電圧、出力電圧ＶＤＣの過電圧、過熱等の何らかの異常を検知しない場合、出力回路１０２内のスイッチングトランジスタをスイッチング動作させる。
【0011】
また、従来の半導体集積回路装置１０１は、低電圧ロックアウト信号ＵＶＬＯがハイレベル（異常状態を示すレベル）である期間、いわゆるスタンバイ状態となって消費電力が低減する。
【先行技術文献】
【特許文献】
【0012】
【文献】特開２０１２－１８２９６８号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
図７は、従来の半導体集積回路装置１０１の電源電圧ＶＣＣの波形を示すタイムチャートである。第１のタイミングｔ１で、何らかの異常が検出されてスイッチングトランジスタのスイッチング動作が停止する。
【0014】
スイッチングトランジスタのスイッチング動作が停止すると、ダイオード１０７に電流が流れなくなる。そして、従来の半導体集積回路装置１０１の消費電流が抵抗１０３を流れる電流より大きくなって、電源電圧ＶＣＣが徐々に低下する。
【0015】
電源電圧ＶＣＣが第１閾値電圧ＶＴＨ１まで低下すると、低電圧ロックアウトによって従来の半導体集積回路装置１０１はスタンバイ状態となり、従来の半導体集積回路装置１０１の消費電流が抵抗１０３を流れる電流より小さくなって、電源電圧ＶＣＣが徐々に増加なる。
【0016】
電源電圧ＶＣＣが第２閾値電圧ＶＴＨ２まで増加すると、低電圧ロックアウトが解除され、従来の半導体集積回路装置１０１はスタンバイ状態でなくなる。このとき、何らかの異常の検出が継続していれば、再度電源電圧ＶＣＣが徐々に低下する。
【0017】
何らかの異常の検出が継続している限り、電源電圧ＶＣＣは上述した低下と増加を繰り返す。
【0018】
ここで、第２のタイミングｔ２で電源電圧ＶＣＣの低電圧以外の異常が解消されたものとする。電源電圧ＶＣＣの低電圧以外の異常が解消されても、第２のタイミングｔ２で低電圧ロックアウト中であるため、スイッチングトランジスタのスイッチング動作は直ぐには復帰しない。電源電圧ＶＣＣが第２閾値電圧ＶＴＨ２まで増加する第３のタイミングｔ３で、ようやく低電圧ロックアウトが解除され、スイッチングトランジスタのスイッチング動作が復帰して電源電圧ＶＣＣがさらに増加する。
【0019】
なお、第２のタイミングｔ２で、負荷１０８が重負荷になると、スイッチング動作停止中であるため負荷変動に応答できずに電源電圧ＶＣＣが低下することになる。
【0020】
出力回路１０２内のスイッチングトランジスタがスイッチング動作を停止しているときに電源電圧ＶＣＣが低下しないようにすれば、異常が解消されたときにスイッチング動作を速やかに復帰させることができる。
【0021】
出力回路１０２内のスイッチングトランジスタがスイッチング動作を停止しているときに電源電圧ＶＣＣが低下しないようにするためには、キャパシタ１０４の容量を大きくすることが考えられる。しかしながら、この方法では、キャパシタ１０４のコストが増大してしまう。また、異常がいつ解消されるかは決まっておらずスイッチング動作の停止期間の長さは決まっていないので、たとえキャパシタ１０４の容量を大きくしてもスイッチング動作の停止期間が長ければ、電源電圧ＶＣＣが低下してしまう。
【0022】
出力回路１０２内のスイッチングトランジスタがスイッチング動作を停止しているときに電源電圧ＶＣＣが低下しないようにするためには、抵抗１０３の抵抗値を小さくして抵抗１０３を流れる電流を増やすことも考えられる。しかしながら、この方法では、抵抗１０３のコストが増大してしまう。
【0023】
以上の通り、従来の半導体集積回路装置１０１は、負荷応答特性が良好でないという問題を有する。
【課題を解決するための手段】
【0024】
本明細書中に開示されている半導体集積回路装置は、電源電圧が印加されるように構成される端子と、異常を検出するように構成される異常検出回路と、前記異常検出回路によって異常が検出されているときに前記半導体集積回路装置の出力を停止させるように構成される出力停止回路と、前記異常検出回路によって異常が検出されているときに前記半導体集積回路装置の消費電流を抑制するように構成される抑制回路と、を備える構成（第１の構成）とする。
【0025】
また、上記第１の構成の半導体集積回路装置において、前記電源電圧が過電圧であることを検出するように構成される過電圧検出回路と、前記過電圧検出回路によって前記電源電圧の過電圧が検出されているときに前記端子から電流を引き抜くように構成される電流引き抜き回路と、をさらに備える構成（第２の構成）であってもよい。
【0026】
また、上記第１又は第２の構成の半導体集積回路装置において、前記抑制回路は、クロック信号を発振するように構成される発振回路と、前記クロック信号に基づき動作する論理回路と、を含み、前記異常検出回路によって異常が検出されているときに前記発振回路はディセーブル状態になる構成（第３の構成）であってもよい。
【0027】
本明細書中に開示されている負荷駆動回路は、上記第１～第３いずれかの構成の半導体集積回路装置を備え、前記半導体集積回路装置の出力に基づき負荷を駆動する構成（第４の構成）とする。
【0028】
また、上記第４の構成の負荷駆動回路において、前記半導体集積回路装置の出力が停止しているときに、前記半導体集積回路装置の出力を停止していないときよりも前記電源電圧が大きくなる構成（第５の構成）であってもよい。
【0029】
また、上記第４又は第５の構成の負荷駆動回路において、前記負荷駆動回路が力率改善回路である構成（第６の構成）であってもよい。
【0030】
本明細書中に開示されている電子機器は、負荷と、前記負荷を駆動する上記第４～第６いずれかの構成の負荷駆動回路と、を備える構成（第７の構成）とする。
【0031】
また、上記第７の構成の電子機器において、前記電子機器が調光及び調色の少なくとも一方が可能な照明機器である構成（第８の構成）であってもよい。
【発明の効果】
【0032】
本明細書中に開示されている半導体集積回路装置は、負荷応答特性を改善することができる。
【図面の簡単な説明】
【0033】
【図1】一実施形態に係る電子機器の構成を示す図
【図2】力率改善回路の一例を示す図
【図3】抑制回路の一例を示す図
【図4】過電圧検出回路及び電流引き抜き回路の一例を示す図
【図5】ＩＣの電源電圧の波形を示すタイムチャート
【図6】従来の半導体集積回路装置を含む力率改善回路の概略構成例を示す図
【図7】従来の半導体集積回路装置の電源電圧の波形を示すタイムチャート
【発明を実施するための形態】
【0034】
本明細書において、基準電圧とは、理想的な状態において一定である電圧を意味しており、実際には温度変化等により僅かに変動し得る電圧である。
【0035】
本明細書において、定電流とは、理想的な状態において一定である電流を意味しており、実際には温度変化等により僅かに変動し得る電流である。
【0036】
本明細書において、定電圧とは、理想的な状態において一定である電圧を意味しており、実際には温度変化等により僅かに変動し得る電圧である。
【0037】
図１は、一実施形態に係る電子機器１の構成を示す回路図である。電子機器１としては、例えばテレビ、冷蔵庫、空気調和機などの家電製品、又はコンピュータなどを挙げることができる。電子機器１は、例えば調光及び調色の少なくとも一方が可能な照明機器であってもよい。照明機器で用いられる発光素子としては、例えばＬＥＤ、有機ＥＬ等を挙げることができる。照明機器では、調光又は調色の設定を変えたときに負荷が変動する。照明機器において負荷応答性を改善すれば、調光又は調色の設定変更がリモコン送信機の送信信号等によって指示されてから調光又は調色の設定変更が完了するまでに要する時間を短縮することができる。
【0038】
電子機器１は、ヒューズ２、コンデンサ３、フィルタ４、整流回路５、コンデンサ６、及び力率改善（ＰＦＣ：Power Factor Correction）回路７を備える。電子機器１は、ＤＣ／ＤＣコンバータ８、マイコン９、及び信号処理回路１０をさらに備える。電子機器１は、ＤＣ／ＤＣコンバータ８の絶縁トランス（不図示）を境界として、互いに絶縁される１次側と２次側に分けられる。
【0039】
整流回路５は、例えばダイオードブリッジの整流回路である。商用交流電圧などの交流電圧ＶＡＣは、ヒューズ２、コンデンサ３、及びフィルタ４を経由して整流回路５に供給される。整流回路５は、交流電圧ＶＡＣを全波整流して第１電圧ＶＨを生成する。したがって、第１電圧ＶＨは、全波整流波形を有する。
【0040】
第１電圧ＶＨは、コンデンサ６を経由してＰＦＣ回路７に供給される。ＰＦＣ回路７は、第１電圧ＶＨから出力電圧ＶＤＣを生成する昇圧型のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）を有する。ＰＦＣ回路７は、第１電圧ＶＨと入力電流ＩＡＣの位相を略一致させることにより力率を改善する。
【0041】
ＤＣ／ＤＣコンバータ８は、ＰＦＣ回路７の出力電圧ＶＤＣを受け、これを降圧してマイコン９及び信号処理回路１０それぞれに供給する。
【0042】
マイコン９は、電子機器１全体を統合的に制御する。信号処理回路１０は、特定の信号処理を行うブロックであり、例えば外部機器との通信を行うインタフェース回路、画像処理回路、音声処理回路などを挙げることができる。現実の電子機器１においては、その機能に応じて複数の信号処理回路１０が設けられることはいうまでもない。
【0043】
以上が電子機器１の構成に関する説明である。このように、交流電圧ＶＡＣを全波整流する整流回路５と、全波整流された第１電圧ＶＨを昇圧して出力電圧ＶＤＣを生成するＰＦＣ回路７と、を備える電子機器によりＡＣ／ＤＣ変換を行う。次に、電子機器１に搭載されるＰＦＣ回路７の詳細について説明する。
【0044】
ＰＦＣ回路７は、半導体集積回路装置の出力に基づき負荷を駆動する負荷駆動回路の一例である。ＰＦＣ回路７の負荷は、ＤＣ／ＤＣコンバータ８、マイコン９、及び信号処理回路１０である。なお、半導体集積回路装置の出力に基づき負荷を駆動する負荷駆動回路は、力率改善回路に限定されることはなく、例えば力率改善を行わない電源回路などであってよい。
【0045】
図２は、一実施形態に係るＰＦＣ回路７の構成を示す回路図である。ＰＦＣ回路７は、上述した通り昇圧型のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）を有する。なお、本実施形態とは異なり、ＰＦＣ回路７は、昇圧型以外のＤＣ／ＤＣコンバータを有してもよい。
【0046】
ＰＦＣ回路７は、ＩＣ７００と、抵抗Ｒ１～Ｒ９と、キャパシタＣ１～Ｃ６と、ダイオードＤ１及びＤ２と、インダクタＬ１及びＬ２と、スイッチングトランジスタＭ１と、を備える。本実施形態では、スイッチングトランジスタＭ１は、ＮＭＯＳトランジスタである。
【0047】
ＰＦＣ回路７の制御回路である。また、ＩＣ７００は、パッケージ化された半導体集積回路装置である。ＩＣ７００は、端子ＶＣＣと、端子ＧＮＤと、端子ＺＣＤと、端子ＯＵＴと、端子ＣＳと、端子ＭＵＬＴと、端子ＥＯと、端子ＶＳと、を備える。
【0048】
抵抗Ｒ１の一端に第１電圧ＶＨが印加される。抵抗Ｒ１の他端は、抵抗Ｒ２の一端、キャパシタＣ５の一端、及び端子ＭＵＬＴに接続される。抵抗Ｒ２の他端及びキャパシタＣ５の他端はグラウンド電位に接続される。このような構成により、第１電圧ＶＨの抵抗Ｒ１及びＲ２による分圧である第１電圧ＶＭＵＬＴが端子ＭＵＬＴに供給される。
【0049】
抵抗Ｒ１の一端は、インダクタＬ１の一端及びダイオードＤ１のアノードに接続される。インダクタＬ１の他端はダイオードＤ２のアノード及びスイッチングトランジスタＭ１のドレインに接続される。ダイオードＤ１及びＤ２の各カソードは、キャパシタＣ１の一端に接続される。キャパシタＣ１の他端はグラウンド電位に接続され、スイッチングトランジスタＭ１のゲートは抵抗Ｒ８を介して端子ＯＵＴに接続され、スイッチングトランジスタＭ１のソースは抵抗Ｒ９を介してグラウンド電位に接続される。このような構成により、ＰＦＣ回路７は、昇圧型のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）を備えることになる。昇圧型のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）の出力電圧である電圧ＶＤＣはキャパシタＣ１の一端から出力される。
【0050】
インダクタＬ１とインダクタＬ２とは磁気結合する。インダクタＬ２の一端は抵抗Ｒ７を介して端子ＺＣＤに接続される。インダクタＬ２の他端はグラウンド電位に接続される。このような構成により、ＩＣ７００は、端子ＺＣＤに供給される電圧を監視することでインダクタＬ１を流れる電流のゼロクロスを検出することが可能となる。
【0051】
抵抗Ｒ３の一端に電圧ＶＤＣが印加される。抵抗Ｒ３の他端は、抵抗Ｒ４の一端、キャパシタＣ２の一端、及び端子ＶＳに接続される。抵抗Ｒ４の他端及びキャパシタＣ２の他端はグラウンド電位に接続される。このような構成により、電圧ＶＤＣの抵抗Ｒ３及びＲ４による分圧である第１検出電圧ＶＳが端子ＶＳに供給される。
【0052】
抵抗Ｒ９の一端はスイッチングトランジスタＭ１のソースに接続され、抵抗Ｒ９の他端はグラウンド電位に接続される。抵抗Ｒ９の両端間には、スイッチングトランジスタＭ１に流れる電流（スイッチングトランジスタＭ１のドレイン電流）に比例した電圧が生ずる。抵抗Ｒ９の両端間に生ずる電圧は、抵抗Ｒ６及びキャパシタＣ６によって構成されるＲＣ回路（ローパスフィルタ）は、抵抗Ｒ９の両端間に生ずる電圧の高周波成分を除去して第２検出電圧ＶＣＳを生成し、第２検出電圧ＶＣＳをＣＳに供給する。第２検出電圧ＶＣＳは、スイッチングトランジスタに流れる電流に応じた電圧である。
【0053】
抵抗Ｒ５の一端及びキャパシタＣ３の一端は、端子ＥＯに接続される。抵抗Ｒ５の他端はキャパシタＣ４の一端に接続される。キャパシタＣ３の他端及びキャパシタＣ４の他端はグラウンド電位に接続される。端子ＶＣＣに電源電圧ＶＣＣが供給され、端子ＧＮＤはグラウンド電位に接続される。
【0054】
端子ＶＣＣには、抵抗Ｒ１０の一端、キャパシタＣ７の一端、ダイオードＤ３のカソードが接続される。抵抗Ｒ１０の他端には第１電圧ＶＨが供給される。ダイオードＤ３のアノードはインダクタＬ２と抵抗Ｒ７との接続ノードに接続される。なお、本実施形態とは異なり、ダイオードＤ３を設けない構成にしてもよい。
【0055】
以下、ＩＣ７００の具体的な構成を説明する。
【0056】
ＩＣ７００は、ツェナーダイオード７０１、コンパレータ７０２、バンドギャップ基準電圧回路７０３、定電圧回路７０４、及び過熱保護回路７０５を備える。ツェナーダイオード７０１のアノードはグラウンド電位に接続され、ツェナーダイオード７０１のカソードは端子ＶＣＣに接続される。
【0057】
ツェナーダイオード７０１は、電源電圧ＶＣＣをツェナー電圧にクランプする。コンパレータ７０２の反転入力端子、バンドギャップ基準電圧回路７０３、及び定電圧回路７０４は端子ＶＣＣに接続される。
【0058】
コンパレータ７０２は、ヒステリシスコンパレータであり、電源電圧ＶＣＣを閾値電圧と比較し、比較結果を示す低電圧ロックアウト信号ＵＶＬＯを出力する。電源電圧ＶＣＣが閾値電圧以上であれば低電圧ロックアウト信号ＵＶＬＯはローレベル（正常状態を示すレベル）になり、電源電圧ＶＣＣが閾値電圧未満であれば低電圧ロックアウト信号ＵＶＬＯはハイレベル（異常状態を示すレベル）になる。コンパレータ７０２で用いられる閾値電圧は、低電圧ロックアウト信号ＵＶＬＯのレベルに応じて、第１閾値電圧ＶＴＨ１（例えば８［Ｖ］）と第２閾値電圧ＶＴＨ２（例えば１３［Ｖ］）とを遷移する。
【0059】
バンドギャップ基準電圧回路７０３は、電源電圧ＶＣＣを用いて基準電圧を生成して定電圧回路７０４に供給する。
【0060】
定電圧回路７０４は、電源電圧ＶＣＣ及び基準電圧を用いて定電圧を生成し、ＩＣ７００の各部に供給する。
【0061】
過熱保護回路７０５は、周辺温度を検知し、周辺温度が閾値温度以上であればハイレベル（異常状態を示すレベル）の過熱保護信号ＴＳＤを出力し、周辺温度が閾値温度未満であればローレベル（正常状態を示すレベル）の過熱保護信号ＴＳＤを出力する。
【0062】
ＩＣ７００は、コンパレータ７０６、起動時過昇圧低減回路７０７、コンパレータ７０８、及びコンパレータ７０９をさらに備える。
【0063】
コンパレータ７０６は、第１検出電圧ＶＳを閾値電圧ＶＴＨ３（例えば２．２５［Ｖ］）と比較し、比較結果を起動時過昇圧低減回路７０７に出力する。第１検出電圧ＶＳが閾値電圧ＶＴＨ３以上であればコンパレータ７０６の出力信号はハイレベル（異常状態を示すレベル）になり、第１検出電圧ＶＳが閾値電圧ＶＴＨ３未満であればコンパレータ７０６の出力信号はローレベル（正常状態を示すレベル）になる。
【0064】
起動時過昇圧低減回路７０７は、起動時過昇圧低減信号ＯＶＲを出力する。起動時過昇圧低減回路７０７は、コンパレータ７０６の出力信号及び後述するコンパレータ３０の出力電圧ＶＣＯＭＰに基づき、起動時に第１検出電圧ＶＳが閾値電圧ＶＴＨ３まで上昇すると、後述する第２電圧Ｖ２が下降して後述する定電圧ＶＢＵＲＳＴになるまで、起動時過昇圧低減信号ＯＶＲをハイレベル（異常状態を示すレベル）にし、それ以外のときには起動時過昇圧低減信号ＯＶＲをローレベル（正常状態を示すレベル）にする。
【0065】
コンパレータ７０８は、第１検出電圧ＶＳを閾値電圧ＶＴＨ４（例えば０．３［Ｖ］）と比較し、比較結果である短絡保護信号ＳＰを出力する。第１検出電圧ＶＳが閾値電圧ＶＴＨ４以上であれば短絡保護信号ＳＰはローレベル（正常状態を示すレベル）になり、第１検出電圧ＶＳが閾値電圧ＶＴＨ４未満であれば短絡保護信号ＳＰはハイレベル（異常状態を示すレベル）になる。
【0066】
コンパレータ７０９は、ヒステリシスコンパレータであり、第１検出電圧ＶＳを閾値電圧と比較し、比較結果を示す静的過電圧保護信号ＳＯＶＰを出力する。第１検出電圧ＶＳが閾値電圧以上であれば静的過電圧保護信号ＳＯＶＰはハイレベル（異常状態を示すレベル）になり、第１検出電圧ＶＳが閾値電圧未満であれば静的過電圧保護信号ＳＯＶＰはハイレベル（異常状態を示すレベル）になる。コンパレータ７０９で用いられる閾値電圧は、静的過電圧保護信号ＳＯＶＰのレベルに応じて、第５閾値電圧ＶＴＨ５（例えば２．６［Ｖ］）と第６閾値電圧ＶＴＨ６（例えば２．７［Ｖ］）とを遷移する。
【0067】
ＩＣ７００は、誤差増幅回路７１０、ＯＲゲート７１１、ＮＭＯＳトランジスタ７１２、演算回路７１３、ツェナーダイオード７１４、コンパレータ７１５、及び駆動回路ＤＲＶ１をさらに備える。
【0068】
誤差増幅回路７１０は、ＰＦＣ回路７に設けられる昇圧型のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）の出力電圧ＶＤＣに応じた第１検出電圧ＶＳと、基準電圧ＶＲＥＦとの誤差を増幅し、第２電圧Ｖ２を生成する。なお、誤差増幅回路７１０での増幅率は１であっても構わない。誤差増幅回路７１０は、第２電圧Ｖ２を端子ＥＯ及び演算回路７１３に供給する。
【0069】
ＯＲゲート７１１は、低電圧ロックアウト信号ＵＶＬＯと起動時過昇圧低減信号ＯＶＲとの論理和をＮＭＯＳトランジスタ７１２のゲートに出力する。ＮＭＯＳトランジスタ７１２のドレインは端子ＥＯに接続され、ＮＭＯＳトランジスタ７１２のソースはグラウンド電位に接続される。ＮＭＯＳトランジスタ７１２は、端子ＥＯに印加される第２電圧を放電するためのスイッチである。したがって、低電圧ロックアウト信号ＵＶＬＯ及び起動時過昇圧低減信号ＯＶＲの少なくとも一方がローベルであるときに、ＮＭＯＳトランジスタ７１２がオンになって第２電圧Ｖ２が下降する。
【0070】
演算回路７１３は、交流電圧（第１電圧）ＶＭＵＬＴと第２電圧Ｖ２を乗算することによって第３電圧を生成し、当該第３電圧にオフセット電圧ＶＯＦＦＳＥＴを加えて第４電圧Ｖ４を生成する。なお、演算回路７１３が第３電圧にオフセット電圧ＶＯＦＦＳＥＴを加えないようにし、第２電圧Ｖ３と第４電圧Ｖ４とを同一の電圧にしてもよい。
【0071】
第４電圧Ｖ４は、コンパレータ７１５の反転入力端子に接続される。ツェナーダイオード７１４のカソードはコンパレータ７１５の反転入力端子に接続され、ツェナーダイオード７１４のアノードはグラウンド電位に接続される。ツェナーダイオード７１４は、第４電圧Ｖ４をツェナー電圧にクランプする。
【0072】
コンパレータ７１５は、スイッチングトランジスタＭ１に流れる電流に応じた第２検出電圧ＶＣＳと第４電圧Ｖ４とを比較し、比較結果を示す電圧ＶＣＯＭＰを出力する。
【0073】
駆動回路ＤＲＶ１は、スイッチングトランジスタＭ１をオン／オフ駆動し、コンパレータ７１５の出力である電圧ＶＣＯＭＰに応じて、第２検出電圧ＶＣＳが第４電圧Ｖ４より高くなるごとにスイッチングトランジスタＭ１をオフする。すなわち、駆動回路ＤＲＶ１は、コンパレータ７１５の出力である電圧ＶＣＯＭＰに基づき、スイッチングトランジスタＭ１をオフする。駆動回路ＤＲＶ１の構成は特に限定されず、公知の技術を用いればよい。
【0074】
図２には、駆動回路ＤＲＶ１の一例が示される。駆動回路ＤＲＶ１は、コンパレータ７１６、ワンショット回路７１７、タイマー７１８、ＯＲゲート７１９、ＲＳフリップフロップ７２０、ＡＮＤゲート７２１、プリドライバ７２２、ゲートクランプ回路７２３、ＰＭＯＳトランジスタ７２４、ＮＭＯＳトランジスタ７２５、及び抵抗７２６を含む。
【0075】
コンパレータ７１６は、ヒステリシスコンパレータであり、端子ＺＣＤに印加される電圧を閾値電圧と比較し、比較結果をワンショット回路７１７に出力する。端子ＺＣＤに印加される電圧が閾値電圧以上であればコンパレータ７１６の出力信号はローレベルになり、端子ＺＣＤに印加される電圧が閾値電圧未満であればコンパレータ７１６の出力信号はハイレベルになる。コンパレータ７１６で用いられる閾値電圧は、コンパレータ７１６の出力信号のレベルに応じて、第７閾値電圧ＶＴＨ７（例えば０．６７［Ｖ］）と第８閾値電圧ＶＴＨ８（例えば０．９［Ｖ］）とを遷移する。
【0076】
ワンショット回路７１７は、コンパレータ７１６の出力信号はハイレベルになると、ワンショットパルスをＯＲゲート７１９の第１入力端子に供給する。
【0077】
タイマー７１８は、一定時間を計時すると、ハイレベルの信号をＯＲゲート７１９の第２入力端子に供給する。タイマー７１８の計時は、プリドライバ７２２がＡＮＤゲートからハイレベルの信号を受け取る度にリセットされる。
【0078】
ＯＲゲート７１９は、ワンショット回路７１７の出力信号とタイマー７１８の論理和をＲＳフリップフロップ７２０のセット端子（Ｓ）に供給する。ＲＳフリップフロップ７２０のリセット端子（Ｒ）にはコンパレータ７１５の出力である電圧ＶＣＯＭＰが供給される。ＲＳフリップフロップ４８の出力（Ｑ）は、セット端子（Ｓ）に印加される電圧のポジティブエッジごとにハイレベルに遷移し、リセット端子（Ｒ）に印加される電圧のポジティブエッジごとにローレベルに遷移する。
【0079】
ＡＮＤゲート７２０は、低電圧ロックアウト信号ＵＶＬＯと、ＲＳフリップフロップ７２０の出力信号と、静的過電圧保護信号ＳＯＶＰの反転信号と、短絡保護信号ＳＰの反転信号と、過熱保護信号ＴＳＤの反転信号との論理積をプリドライバ７２２に供給する。
【0080】
プリドライバ７２２は、ＡＮＤゲート７２０の出力に基づき、ＰＭＯＳトランジスタ７２４及びＮＭＯＳトランジスタ７２５を相補的にオン／オフ駆動する。
【0081】
ＰＭＯＳトランジスタ７２４のソースはゲートクランプ回路７２３に接続され、ＰＭＯＳトランジスタ７２４のドレインはＮＭＯＳトランジスタ７２５のドレイン、端子ＯＵＴ、及び抵抗７２６の一端に接続される。ＮＭＯＳトランジスタ７２５のソースはグラウンド電位及び抵抗７２６の他端に接続される。ゲートクランプ回路７２３は、電源電圧ＶＣＣから端子ＯＵＴに印加されるハイレベルの電圧を生成する。ゲートクランプ回路７２３は、端子ＯＵＴに印加されるハイレベルの電圧を一定電圧にクランプして、端子ＯＵＴに印加されるハイレベルの電圧が、電源電圧ＶＣＣが上昇した際にスイッチングトランジスタＭ１のゲート-ソース間耐圧を超えないようにする。
【0082】
上述したコンパレータ７０２、過熱保護回路７０５、コンパレータ７０８、及びコンパレータ７０９はそれぞれＩＣ７００の異常を検出する異常検出回路である。上述したＡＮＤゲート７２１は、異常検出回路によって異常が検出されているときにＩＣ７００の出力を停止させる。なお、本実施形態において、ＩＣ７００の出力停止とは、端子ＯＵＴに印加される電圧がローレベルのままになり、スイッチングトランジスタＭ１のスイッチング動作が停止している状態を意味している。
【0083】
ＩＣ７００は、抑制回路７２７をさらに備える。抑制回路７２７は、異常検出回路によって異常が検出されているときにＩＣ７００の消費電流を抑制する。
【0084】
【0085】
ＯＲゲート７２７Ａは、低電圧ロックアウト信号ＵＶＬＯと、静的過電圧保護信号ＳＯＶＰと、短絡保護信号ＳＰと、過熱保護信号ＴＳＤとの論理和を発振器７２７Ｂに供給する。
【0086】
発振器７２７Ｂは、ＯＲゲート７２７Ａの出力信号がハイレベルであるときにディセーブル状態になり、クロック信号ＣＬＫを出力しない。一方、発振器７２７Ｂは、ＯＲゲート７２７Ａの出力信号がローレベルであるときにイネーブル状態になり、クロック信号ＣＬＫを出力する。クロック信号ＣＬＫが供給されていないとき、演算回路７１３は動作を停止する。したがって、異常検出回路によって異常が検出されているとき、発振器７２７Ｂ及び演算回路７１３の消費電流ひいてはＩＣ７００の消費電流を抑制することができる。なお、発振器７２７Ｂから出力されるクロック信号ＣＬＫは、演算回路７１３以外の論理回路に供給されてもよい。
【0087】
ＩＣ７００は、過電圧検出回路７２８及び電流引き抜き回路７２９（図２において不図示）をさらに備える。
【0088】
図４は、過電圧検出回路７２８及び電流引き抜き回路７２９の一例を示す図である。
【0089】
過電圧検出回路７２８は、ヒステリシスコンパレータであり、電源電圧ＶＣＣを閾値電圧と比較し、比較結果を後述するスイッチ７２９Ｂに供給する。電源電圧ＶＣＣが閾値電圧以上であれば過電圧検出回路７２８の出力信号はハイレベル（過電圧であることを示すレベル）になり、電源電圧ＶＣＣが閾値電圧未満であればローレベル（過電圧でないことを示すレベル）になる。過電圧検出回路７２８で用いられる閾値電圧は、過電圧検出回路７２８の出力信号のレベルに応じて、第９閾値電圧ＶＴＨ９（例えば３４［Ｖ］）と第１０閾値電圧ＶＴＨ１０（例えば３８［Ｖ］）とを遷移する。
【0090】
電流引き抜き回路７２９は、定電流源７２９Ａ及びスイッチ７２９Ｂを含む。スイッチ７２９Ｂの一端は定電流源７２９Ａを介して端子ＶＣＣに接続される。スイッチ７２９Ｂの他端は端子ＧＮＤに接続される。スイッチ７２９Ｂは、過電圧検出回路７２８の出力信号がハイレベルであるときにオンになり、過電圧検出回路７２８の出力信号がローレベルであるときにオフにある。したがって、定電流源７２９Ａは、電源電圧ＶＣＣが過電圧であるときのみ端子ＶＣＣから定電流を引き抜く。なお、本実施形態とは異なり、電源電圧ＶＣＣが過電圧であるときに、電源電圧ＶＣＣが大きいほど端子ＶＣＣから引き抜く電流を大きくしてもよい。このような変形例は、例えば電源電圧ＶＣＣと基準電圧との誤差を出力する誤差増幅器と、誤差増幅器の出力に応じた電流値の電流を出力する電流源によって実現することができる。
【0091】
【0092】
ＩＣ７００では、スイッチングトランジスタＭ１のスイッチング動作が停止しているときに、ＩＣ７００の消費電流を抑制回路７２７によって抑制しているので、電源電圧ＶＣＣを増加させることができる。これにより、ＩＣ７００は、従来の半導体集積回路装置１０１と異なり、第２のタイミングｔ２で負荷変動に応答することができる。つまり、ＩＣ７００は、従来の半導体集積回路装置１０１と比較して、負荷応答性を改善することができる。
【0093】
また、ＰＦＣ回路７では、スイッチングトランジスタＭ１のスイッチング動作が停止しているときに、スイッチングトランジスタＭ１のスイッチング動作を停止しているときよりも電源電圧ＶＣＣが大きくなるようにしている。これにより、負荷応答性を一層改善することができる。例えば、ＩＣ７００内の定電流源から出力される定電流の値を従来の半導体集積回路装置１０１の定電流源から出力される定電流の値よりも小さくすることで、イッチングトランジスタＭ１のスイッチング動作が停止しているときに、スイッチングトランジスタＭ１のスイッチング動作を停止しているときよりも電源電圧ＶＣＣを大きくすることができる。
【0094】
ＩＣ７００は、過電圧検出回路７２８及び電流引き抜き回路７２９を備えるので、電源電圧ＶＣＣが過電圧になった際に電源電圧ＶＣＣを低下させることができる。
【0095】
また、ＩＣ７００を用いた場合、電源電圧ＶＣＣの低下を抑制できるので、キャパシタＣ７の容量を小さくすることができる。したがって、例えばキャパシタＣ７を電解コンデンサではなく安価なセラミックコンデンサにすることができる。
【0096】
また、キャパシタＣ７の容量を小さくすると、電子機器１に電源を投入したときにキャパシタＣ７の充電時間が短くなるので、電子機器１の起動時間を短くすることができる。
【符号の説明】
【0097】
１ 電子機器
７ 力率改善回路
７００ ＩＣ
７０５ 過熱保護回路
７０２、７０８、７０９ コンパレータ
７２１ ＡＮＤゲート７２１
７２７ 抑制回路
７ 力率改善回路
７００ ＩＣ
７０５ 過熱保護回路
７０２、７０８、７０９ コンパレータ
７２１ ＡＮＤゲート７２１
７２７ 抑制回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】