知財求人 - 知財ポータルサイト「IP Force」
特許7532502ダイナミックビジョンセンサ及び撮像機能を組み合わせた固体撮像デバイス及び撮像デバイス
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-02
(45)【発行日】2024-08-13
(54)【発明の名称】ダイナミックビジョンセンサ及び撮像機能を組み合わせた固体撮像デバイス及び撮像デバイス
(51)【国際特許分類】
H04N 25/70 20230101AFI20240805BHJP
H01L 27/146 20060101ALI20240805BHJP
H04N 25/47 20230101ALI20240805BHJP
H04N 25/79 20230101ALI20240805BHJP
【ＦＩ】
H04N25/70
H01L27/146 A
H04N25/47
H04N25/79
【請求項の数】
18
(21)【出願番号】P 2022510081
(86)(22)【出願日】2020-09-07
(65)【公表番号】
(43)【公表日】2022-11-17
(86)【国際出願番号】 JP2020033820
(87)【国際公開番号】W WO2021054183
(87)【国際公開日】2021-03-25
【審査請求日】2023-08-09
(31)【優先権主張番号】16/574,555
(32)【優先日】2019-09-18
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】モスタファル プーリア
(72)【発明者】
【氏名】ブラディ フレデリック
【審査官】門田 宏
(56)【参考文献】
【文献】特開２０１７－０３７９３８（ＪＰ，Ａ）
【文献】特開２０１２－１７８４５７（ＪＰ，Ａ）
【文献】特開２０１１－１３８９０５（ＪＰ，Ａ）
【文献】国際公開第２０１９／１４６５２７（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ５／３０ － ５／３３
Ｈ０４Ｎ ２３／１１
Ｈ０４Ｎ ２３／２０ －２３／３０
Ｈ０４Ｎ ２５／００
Ｈ０４Ｎ ２５／２０ －２５／６１
Ｈ０４Ｎ ２５／６１５－２５／７９
Ｈ０１Ｌ ２７／１４６
Ｈ０１Ｌ ２１／７０ －２１／７６
(57)【特許請求の範囲】
【請求項1】
複数の画素と、アイソレーション構造と、を含む画素アレイユニットを備え、
前記複数の画素の各画素が、前記アイソレーション構造によって前記複数の画素のうちの１つ又は複数の近隣の前記画素から分離されており、
前記各画素が、
光電変換領域と、
第１の転送トランジスタと、
第２の転送トランジスタと、
前記第１の転送トランジスタによって前記光電変換領域に選択的に結合された第１の読み出し回路と、
前記第２の転送トランジスタによって前記光電変換領域に選択的に結合された第２の読み出し回路と、
を含み、
前記第２の読み出し回路がアドレスイベント検出読み出し回路である、
撮像デバイス。
【請求項2】
前記第１の読み出し回路が撮像信号生成読み出し回路である、請求項１に記載の撮像デバイス。
【請求項3】
前記画素アレイユニットが、複数の画素グループを含み、前記複数の画素グループのうちの第１の画素グループに属する前記各画素は、前記アイソレーション構造によって、前記第１の画素グループに属する他の前記画素から分離されている、請求項１又は２に記載の撮像デバイス。
【請求項4】
前記アイソレーション構造は誘電性構造からなる、請求項３に記載の撮像デバイス。
【請求項5】
前記誘電性構造が前記第１の画素グループ内の前記画素のそれぞれを取り囲む、請求項４に記載の撮像デバイス。
【請求項6】
前記誘電性構造は全厚誘電体トレンチからなる、請求項５に記載の撮像デバイス。
【請求項7】
複数の画素と、アイソレーション構造と、を含む画素アレイユニットを備え、
前記複数の画素の各画素が、前記アイソレーション構造によって前記複数の画素のうちの１つ又は複数の近隣の前記画素から分離されており、
前記各画素が、
光電変換領域と、
第１の転送トランジスタと、
第２の転送トランジスタと、
前記第１の転送トランジスタによって前記光電変換領域に選択的に結合された第１の読み出し回路と、
前記第２の転送トランジスタによって前記光電変換領域に選択的に結合された第２の読み出し回路と、
を含み、
前記第１の読み出し回路が、フローティングディフュージョン層と、増幅トランジスタと、選択トランジスタと、リセットトランジスタとを含み、
前記第２の読み出し回路が、電流電圧変換ユニットと、減算器とを含む、
撮像デバイス。
【請求項8】
複数の画素と、アイソレーション構造と、を含む画素アレイユニットを備え、
前記複数の画素の各画素が、前記アイソレーション構造によって前記複数の画素のうちの１つ又は複数の近隣の前記画素から分離されており、
前記各画素が、
光電変換領域と、
第１の転送トランジスタと、
第２の転送トランジスタと、
前記第１の転送トランジスタによって前記光電変換領域に選択的に結合された第１の読み出し回路と、
前記第２の転送トランジスタによって前記光電変換領域に選択的に結合された第２の読み出し回路と、
を含み、
前記第１の読み出し回路が、フローティングディフュージョン層と、増幅トランジスタと、選択トランジスタと、リセットトランジスタとを含み、
前記第２の読み出し回路が、第１のログトランジスタと、第１の増幅トランジスタとを含む、
撮像デバイス。
【請求項9】
複数の画素と、アイソレーション構造と、を含む画素アレイユニットを備え、
前記複数の画素の各画素が、前記アイソレーション構造によって前記複数の画素のうちの１つ又は複数の近隣の前記画素から分離されており、
前記各画素が、
光電変換領域と、
第１の転送トランジスタと、
第２の転送トランジスタと、
前記第１の転送トランジスタによって前記光電変換領域に選択的に結合された第１の読み出し回路と、
前記第２の転送トランジスタによって前記光電変換領域に選択的に結合された第２の読み出し回路と、
を含み、
前記第１の読み出し回路が、フローティングディフュージョン層と、増幅トランジスタと、選択トランジスタと、リセットトランジスタとを含み、
前記第２の読み出し回路が、第１のログトランジスタと、第２のログトランジスタと、第１の増幅トランジスタと、第２の増幅トランジスタとを含む、
撮像デバイス。
【請求項10】
前記第１の転送トランジスタが、Ｎ型転送ゲート及びＰ型転送ゲートのうちの第１の転送ゲートを含み、前記第２の転送トランジスタが、前記Ｎ型転送ゲート及び前記Ｐ型転送ゲートのうちの第２の転送ゲートを含む、請求項１～９のいずれか１項に記載の撮像デバイス。
【請求項11】
前記複数の画素に含まれる少なくとも第１の画素の前記光電変換領域が、前記第１及び第２の読み出し回路に同時に選択的に接続されている、請求項１０に記載の撮像デバイス。
【請求項12】
複数の画素と、アイソレーション構造と、を含む画素アレイユニットを備え、
前記複数の画素の各画素が、前記アイソレーション構造によって前記複数の画素のうちの１つ又は複数の近隣の前記画素から分離されており、
前記各画素が、
光電変換領域と、
第１の転送トランジスタと、
第２の転送トランジスタと、
前記第１の転送トランジスタによって前記光電変換領域に選択的に結合された第１の読み出し回路と、
前記第２の転送トランジスタによって前記光電変換領域に選択的に結合された第２の読み出し回路と、
を含み、
前記第１の転送トランジスタが、Ｎ型転送ゲート及びＰ型転送ゲートのうちの第１の転送ゲートを含み、前記第２の転送トランジスタが、前記Ｎ型転送ゲート及び前記Ｐ型転送ゲートのうちの第２の転送ゲートを含み、
前記第１の転送ゲートを前記第２の転送ゲートに電気的に接続する、接合信号線をさらに備える、
撮像デバイス。
【請求項13】
画素アレイユニットを上方から見た場合、
前記第１の読み出し回路のすべての構成要素が、前記画素の上側に位置し、
前記第２の読み出し回路のすべての構成要素が、前記画素の下側に位置する、
請求項１～１２のいずれか１項に記載の撮像デバイス。
【請求項14】
画素アレイユニットを上方から見た場合、
前記光電変換領域は複数の辺を含み、
前記第１の転送トランジスタのゲートが前記光電変換領域の第１の辺に沿って位置し、前記第２の転送トランジスタのゲートが前記光電変換領域の第２の辺に沿って位置する、
請求項１～１３のいずれか１項に記載の撮像デバイス。
【請求項15】
前記複数の画素グループに含まれる前記各画素グループは、第１の単位画素と、第２の単位画素と、第３の単位画素と、第４の単位画素とをさらに含み、前記第１、第２、第３、及び第４の単位画素が、２ｘ２配列で配設されている、請求項３に記載の撮像デバイス。
【請求項16】
前記アイソレーション構造が、単位画素のそれぞれの画素領域を画定し、前記各単位画素の回路素子は、前記画素アレイユニットにおける任意の近隣の前記単位画素の回路素子から、前記アイソレーション構造によって分離されている、請求項１～１４のいずれか１項に記載の撮像デバイス。
【請求項17】
前記アイソレーション構造は、貫通トレンチアイソレーション構造を持つ、請求項１～１６のいずれか１項に記載の撮像デバイス。
【請求項18】
撮像レンズと、固体撮像デバイスと、
前記固体撮像デバイスの動作を制御する制御ユニットと、
を含む電子機器であって、
前記固体撮像デバイスは、
複数の画素と、アイソレーション構造と、を含む画素アレイユニットを備え、
前記複数の画素の各画素が、前記アイソレーション構造によって前記複数の画素のうちの１つ又は複数の近隣の前記画素から分離されており、
前記各画素が、
光電変換領域と、
第１の転送トランジスタと、
第２の転送トランジスタと、
前記第１の転送トランジスタによって前記光電変換領域に選択的に結合された第１の読み出し回路と、
前記第２の転送トランジスタによって前記光電変換領域に選択的に結合された第２の読み出し回路と、
を含み、
前記第２の読み出し回路がアドレスイベント検出読み出し回路である、
電子装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、ダイナミックビジョンセンサ及び撮像機能を有する撮像デバイスに関する。
【背景技術】
【0002】
関連技術において、撮像デバイスなどでは、垂直同期信号などの同期信号に同期して、画像データを収集する同期型固体撮像デバイスが用いられている。典型的な同期型固体撮像デバイスでは、同期信号の周期ごと（例えば１／６０秒ごと）に画像データを取得することが困難であるため、自律走行車やロボットなどの高速（例えば、リアルタイム）処理が要求される分野などの、比較的高速な処理が要求される場合に即応することが困難である。この点において、画素ごとに検出回路を設け、受光量が閾値を超えた状況をアドレスイベントとしてリアルタイムに検出する非同期型固体撮像デバイスが提案される。画素ごとにアドレスイベントを検出する非同期型固体撮像デバイスは、ダイナミックビジョンセンサ（ＤＶＳ）とも称される。
【発明の概要】
【発明が解決しようとする課題】
【0003】
ＤＶＳ及び通常のフレームベースの撮像を組み合わせたセンサは、様々な手段を使用して達成することができる。その中には、非同期時間ベース画像センサ（ＡＴＩＳ）として知られている、追加のフォトダイオードを使用した時間ベースの読み出しを特徴とするデバイスが含まれる。しかし、ＡＴＩＳシステムは、画像センサ信号及びＤＶＳ信号を提供するために、画素あたり２つのフォトダイオードを必要とするため、追加のフォトダイオードを必要としない構成と比較して、解像度や画質が低下してしまう。他のデバイスは、ダイナミック及びアクティブ画素視覚センサ（ＤＡＶＩＳ）システムとして知られる、共通のフォトダイオードを使用した、画像センサ信号及びダイナミックビジョンセンサ（ＤＶＳ）イベント信号を提供する画素を特徴とする。しかし、ＤＡＶＩＳシステムでは、画像及びイベント検出機能が十分に分離されていないため、これらの機能間で干渉を受けるおそれがある。さらに、ＤＶＳ及びアクティブ画像センサ信号の読み出しが困難であるため、ＤＡＶＩＳセンサのダイナミックレンジが低下するおそれがある。
【0004】
そこで、本開示は、他の構成と比較して、受光効率を向上させて撮像機能及びイベント検出機能の両方を提供することができる固体撮像デバイス及び撮像デバイスを提供する。
【課題を解決するための手段】
【0005】
本開示の実施形態及び態様によれば、画素アレイに配置された複数の光電変換領域又は画素を備える撮像デバイスが提供される。各画素は、単一の光電変換領域と、第１の転送ゲート又は転送トランジスタによって光電変換領域に選択的に接続された第１の読み出し回路と、第２の転送ゲート又は転送トランジスタによって光電変換領域に選択的に接続された第２の読み出し回路とを含む。さらに、画素アレイの任意の１つの画素の光電変換領域、第１の読み出し回路、第１の転送トランジスタ、第２の読み出し回路、及び第２の転送トランジスタは、画素アレイの近隣の任意の画素の光電変換領域、第１の読み出し回路、第１の転送トランジスタ、第２の読み出し回路、及び第２の転送トランジスタからアイソレーション構造によって分離されている。アイソレーション構造は誘電性構造を含み得る。誘電性構造は、全厚リヤディープトレンチアイソレーション（ｆｕｌｌ－ｔｈｉｃｋｎｅｓｓ ｒｅａｒ ｄｅｅｐ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ：ＲＦＴＩ）構造として、又は全厚フロントディープトレンチアイソレーション（ｆｕｌｌ－ｔｈｉｃｋｎｅｓｓ ｆｒｏｎｔ ｄｅｅｐ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ：ＦＦＴＩ）構造として設けることができる。本開示の少なくともいくつかの実施形態によると、アイソレーション構造は、画素アレイの各画素を取り囲む。したがって、各画素の画像センサ及びイベント検出機能の両方に単一の光電変換領域を用いることによって、比較的大きな感光面積を可能にすることができる。さらに、隣接する画素の間に形成されたアイソレーション構造によって、隣接する画素間のアイソレーションが提供される。
【0006】
本開示のさらなる実施形態及び態様によると、各画素において、第１の読み出し回路の構成要素の一部又はすべてを、画素の光電変換領域の第１の辺上、又は第１の辺に向けて形成することができ、第２の読み出し回路の構成要素の一部又はすべてを、画素の光電変換領域の第２の辺上、又は第１の辺に向けて形成することができる。本開示のさらなる実施形態によると、各画素において、第１の転送トランジスタは、画素の光電変換領域の第１の側に形成することができ、第２の転送トランジスタは、画素の光電変換領域の第２の側に形成することができる。
【0007】
本開示のさらなる実施形態及び態様によれば、画素の第１の転送トランジスタは、Ｎ型デバイス又はＰ型デバイスのうちの第１のものとして提供されてもよく、画素の第２の転送トランジスタは、Ｎ型デバイス又はＰ型デバイスのうちの第２のものとして提供されてもよい。転送ゲートが異なる構成（すなわち、第１の転送トランジスタがＮ型であり、第２の転送トランジスタがＰ型であるか、又は第１の転送トランジスタがＰ型であり、第２の転送トランジスタがＮ型である）の場合、撮像及びイベントベース検出のためのキャリアが異なり、撮像モード及びＤＶＳ検出モードを同時に利用にすることができる。したがって、このような構成において、単一の画素から撮像モード及びＤＶＳモードを同時に利用することが可能である。さらに、撮像信号及びＤＶＳ信号間の強化されたアイソレーションを提供することができる。
【0008】
本開示は、受光効率の向上が可能なダイナミックビジョンセンシング及び撮像能力を有する撮像デバイスを提供することができる。さらに、本開示は、画素間のアイソレーションが向上した撮像デバイスを提供することができる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
以下、本開示の実施形態を、添付図面に基づいて詳細に説明する。さらに、以下の実施形態では、同一の部分には同一の参照番号を付し、重複した説明は省略する。
【0011】
典型的なダイナミックビジョンセンサ（ＤＶＳ）は、単位画素ごとにアドレスイベントの発火（ｉｇｎｉｔｉｏｎ）の有無を検出し、アドレスイベントの発火が検出された単位画素から画素信号を読み出す、いわゆるイベント駆動型駆動方法を採用している。
【0012】
さらに、本説明における単位画素は、１つの光電変換素子（「受光素子」とも称される）を含む画素又は単位画素の最小単位を表しており、一例として画像センサから読み出される画像データの各ドットに対応し得る。さらに、アドレスイベントとは、２次元格子状に配置された複数の単位画素のそれぞれに割り当て可能なアドレスごとに発生するイベントを表す。イベント検出センサは、強度の変化に非同期に応答する。強度変化は光電流の変化と相関し、この変化が一定の閾値を超えた場合に、イベントとして検出され得る。
【0013】
図１は、本開示の少なくともいくつかの実施形態による、撮像デバイスの概略構成例を示すブロック図である。図１に示すように、例えば、撮像デバイス１００は、撮像レンズ１１０、固体撮像デバイス２００、記録ユニット１２０、及び制御ユニット１３０を含む。例として、撮像デバイス１００は、産業用ロボットに実装されるカメラや車載カメラとして、若しくはそれらの一部として、又は他のデバイスや機器の一部として若しくはこれらと接続して、提供され得る。
【0014】
撮像レンズ１１０は、入射光を導き（例えば集光し）、固体撮像デバイス２００（本明細書では単に撮像デバイス２００とも称される）の受光面に入射光の画像を撮像させる光学系を含むことができる。受光面とは、固体撮像デバイス２００の光電変換素子が配置される基板の面である。固体撮像デバイス２００は、入射光を光電変換して画像データを生成する。さらに、固体撮像デバイス２００は、生成した画像データに対して、ノイズ除去やホワイトバランス調整などの所定の信号処理を実行することができる。信号処理によって得られた結果及びアドレスイベントの発火の有無を示す検出信号は、信号線２０９を介して記録ユニット１２０に出力される。さらに、アドレスイベントの発火の有無を示す検出信号の生成方法については後述する。
【0015】
記録ユニット１２０は、例えば、フラッシュメモリ、ダイナミック・ランダム・アクセスメモリ（ＤＲＡＭ）、スタティック・ランダム・アクセスメモリ（ＳＲＡＭ）などで構成され、固体撮像デバイス２００から入力されたデータを記録する。
【0016】
制御ユニット１３０は、例えば、中央処理装置（ＣＰＵ）などで構成され、信号線１３９を介して様々な命令を出力し、撮像デバイス１００内の固体撮像デバイス２００などのそれぞれのユニットを制御する。
【0017】
次に、固体撮像デバイス２００の構成例について、添付図面を参照して詳細に説明する。
【0018】
図２は、本開示の少なくともいくつかの実施形態による、固体撮像デバイス２００の積層構造例を示す図である。図２に示すように、固体撮像デバイス２００は、受光チップ２０１と論理チップ２０２とが垂直に積層された構造を有することができる。受光チップ２０１と論理チップ２０２との接合には、例えば、チップの接合面を平坦化し、電子間力でチップを積層する、いわゆる直接接合を用いることができる。しかし、これに限定されるものではなく、例えば、接合面に形成された銅（Ｃｕ）電極パッドを接合する、いわゆるＣｕ－Ｃｕ接合や、バンプ接合なども用いることができる。
【0019】
さらに、受光チップ２０１と論理チップ２０２とは、例えば、半導体基板を貫通するシリコン貫通ビア（ＴＳＶ）などの接続部を介して、互いに電気的に接続される。ＴＳＶを用いた接続では、例えば、受光チップ２０１に形成されるＴＳＶと受光チップ２０１から論理チップ２０２に形成されるＴＳＶとを含む２つのＴＳＶをチップ外面で互いに接続する、いわゆるツインＴＳＶ方式や、受光チップ２０１と論理チップ２０２とを両チップを貫通するＴＳＶで接続する、いわゆるシェアードＴＳＶ方式などを採用することができる。
【0020】
しかし、受光チップ２０１と論理チップ２０２との接合にＣｕ－Ｃｕ接合又はバンプ接合を用いる場合、受光チップ２０１と論理チップ２０２との両方が、Ｃｕ－Ｃｕ接合又はバンプ接合を介して互いに電気的に接続される。
【0021】
図３は、本開示の少なくともいくつかの実施形態による、固体撮像デバイスの機能的構成例を示すブロック図である。図３に示すように固体撮像デバイス２００は、駆動回路２１１、信号処理ユニット２１２、アービタ２１３、列ＡＤＣ２２０、及び画素アレイユニット３００を含む。
【0022】
画素アレイユニット３００には、本明細書では単に画素３１０とも称される複数の単位セル又は画素３１０が、２次元格子状に配置される。単位画素３１０の詳細については後述する。例えば、単位画素３１０のそれぞれは、フォトダイオードなどの光電変換素子と、光電変換素子で生成された電荷量に対応した電圧値の画素信号を生成する回路（以下、画素回路と称する）とを含む。さらに、本明細書で詳細に説明されるように、画素回路は、第１の回路つまり撮像信号生成回路と、第２の回路つまりアドレスイベント検出読み出し回路とを含むことができる。ここで、各光電変換素子には、その光電変換素子にのみ設けられた画素回路が関連付けられる。すなわち、画素回路は複数の光電変換素子で共有されない。
【0023】
複数の単位画素３１０は、画素アレイユニット３００に２次元格子状に配置される。複数の単位画素３１０は、それぞれが所定数の単位画素を含む複数の画素ブロック又はグループにグループ化され得る。以下では、水平方向に配置された単位画素の集合体を「行」と称し、行に対して直交する方向に配置された単位画素の集合体を「列」と称する。
【0024】
単位画素３１０のそれぞれは、それぞれの光電変換素子で受光した光量に対応した電荷を生成する。さらに、単位画素３１０は、光電変換素子で生成された電荷による電流（以下、光電流と称する）の値又はその変動量が所定の閾値を超えるか否かに基づいて、アドレスイベントの発火の有無を検出するように動作させ得る。さらに、アドレスイベントが発火すると、光電変換素子の受光量に対応した電圧値の画素信号の読み出し要求がアービタ２１３に出力される。
【0025】
駆動回路２１１は、各単位画素３１０を駆動して、各単位画素３１０から列ＡＤＣ２２０に画素信号を出力させる。
【0026】
アービタ２１３は、単位画素３１０からの要求をアービトレーションして、当該アービトレーション結果に基づいて、要求を発行した単位画素３１０に所定の応答を送信する。応答を受信した単位画素３１０は、アドレスイベントの発火の有無を示す検出信号（以下、単に「アドレスイベント検出信号」と称する）を、駆動回路２１１及び信号処理ユニット２１２に供給する。
【0027】
列ＡＤＣ２２０は、単位画素３１０の列ごとに、当該列からのアナログ画素信号をデジタル信号に変換する。さらに、列ＡＤＣ２２０は、変換により生成されたデジタル信号を、信号処理ユニット２１２に供給する。
【0028】
信号処理ユニット２１２は、列ＡＤＣ２２０から送信されたデジタル信号に対して、相関二重サンプリング（ＣＤＳ）処理（ノイズ除去）及びホワイトバランス調整などの所定の信号処理を実行する。さらに、信号処理ユニット２１２は、信号処理結果及びアドレスイベント検出信号を、信号線２０９を介して記録ユニット１２０に供給する。
【0029】
画素アレイユニット３００内の単位画素３１０は、画素グループ３１４に配設されてもよい。図３に示す構成では、例えば、画素アレイユニット３００は、色の再構成に必要な波長成分を受光する単位画素３１０の集合体を含む画素グループ３１４によって構成される。例えば、ＲＧＢの３原色に基づいて色を再構成する場合、画素アレイユニット３００では、赤（Ｒ）色の光を受光する単位画素３１０と、緑（Ｇ）色の光を受光する単位画素３１０と、青（Ｂ）色の光を受光する単位画素３１０とが、所定のカラーフィルタアレイによるグループ３１４ａに配置される。
【0030】
カラーフィルタレイ構成の例としては、２×２画素のベイヤーアレイ、Ｘ－Ｔｒａｎｓ（登録商標）ＣＭＯＳセンサに採用されている３×３画素のカラーフィルタアレイ（以下、「Ｘ－Ｔｒａｎｓ（登録商標）型アレイ」と称する）、４×４画素のクアッドベイヤーアレイ（以下、「クアッドアレイ」とも称する）、ベイヤーアレイにホワイトＲＧＢカラーフィルタを組み合わせた４×４画素のカラーフィルタ（以下、「ホワイトＲＧＢアレイ」とも称する）などの様々なアレイ又は画素グループが挙げられる。ここで、以下の説明では、カラーフィルタアレイとしてベイヤーアレイを採用した場合を例示する。
【0031】
図４Ａは、複数のベイヤーアレイ３１０Ａを形成するように構成されたカラーフィルタアレイにおいて、単位画素３１０及び関連するカラーフィルタを配置した画素グループ３１４を採用した場合の、単位画素３１０の配列例を示す概略図である。図４に示すように、カラーフィルタアレイ構成としてベイヤーアレイを採用した場合、画素アレイユニット３００には、２×２画素の計４個の単位画素３１０を含む基本パターン３１０Ａが、列方向及び行方向に繰り返し配置される。例えば、基本パターン３１０Ａは、赤（Ｒ）色のカラーフィルタ４０１を含む単位画素３１０Ｒと、緑（Ｇｒ）色のカラーフィルタ４０１を含む単位画素３１０Ｇｒと、緑（Ｇｂ）色のカラーフィルタ４０１を含む単位画素３１０Ｇｂと、青（Ｂ）色のカラーフィルタ４０１を含む単位画素３１０Ｂと、によって構成される。
【0032】
図４Ｂは、図４Ａの単位画素３１０の例を線Ａ－Ａ’に沿って切り取った断面を示す図である。図示のように、単位画素３１０は、受光チップ２０１の一部として含められ得る基板４０２に形成される。さらに、本明細書の別の場所でさらに説明されるように、各単位画素は、アイソレーション構造１２０８によって縁取られている。アイソレーション構造１２０８は、光入射面４０３から基板４０２の反対面４０４まで、基板４０２の厚さ全体にわたって延在する全厚誘電性トレンチ（ｆｕｌｌ ｔｈｉｃｋｎｅｓｓ ｄｉｅｌｅｃｔｒｉｃ ｔｒｅｎｃｈ：ＲＦＴＩ）構造又は構造のセットの形態であり得る。さらに、各単位画素は、オンチップレンズ４７６と関連付けることができる。代替的又は追加的に、ＦＦＴＩ構造又は構造のセットを、隣接する単位画素間のアイソレーションのために設けることができる。
【0033】
次に、単位画素３１０の構成例を説明する。図５は、本開示の少なくともいくつかの実施形態による、単位画素３１０の概略構成例を示す回路図である。図５に示すように、単位画素３１０は、例えば、画素撮像信号生成ユニット（又は読み出し回路）３２０と、受光ユニット３３０と、アドレスイベント検出ユニット（又は読み出し回路）４００とを含む。少なくとも１つの実施形態例によれば、読み出し回路４００は、光電変換素子（又は光電変換領域）３３３で生成された電荷に基づいて、読み出し回路３２０を制御するように構成される。さらに、図５の論理回路２１０は、例えば、図３の駆動回路２１１、信号処理ユニット２１２、及びアービタ２１３を含む論理回路である。
【0034】
例えば、受光ユニット３３０は、第１の又は撮像送信トランジスタ若しくはゲート（第１のトランジスタ）３３１と、第２の又はアドレスイベント検出送信トランジスタ若しくはゲート（第２のトランジスタ）３３２と、光電変換素子３３３とを含む。受光ユニット３３０の第１の送信トランジスタ３３１のゲートには、駆動回路２１１から送信された第１の送信信号ＴＧ１が選択的に供給され、第２の送信トランジスタ３３２のゲートには、駆動回路２１１から送信された第２の送信信号ＴＧ２が選択的に供給される。受光ユニット３３０の第１の送信トランジスタ３３１による出力は、画素撮像信号生成ユニット３２０に接続され、第２の送信トランジスタ３３２による出力は、アドレスイベント検出ユニット４００に接続される。
【0035】
例えば、画素撮像信号生成ユニット３２０は、リセットトランジスタ（第３のトランジスタ）３２１と、増幅トランジスタ（第４のトランジスタ）３２２と、選択トランジスタ（第５のトランジスタ）３２３と、フローティングディフュージョン層（ＦＤ）３２４とを含む。
【0036】
本開示の少なくともいくつかの実施形態によると、受光ユニット３３０の第１の送信トランジスタ３３１及び第２の送信トランジスタ３３２は、例えば、Ｎ型金属酸化膜半導体（ＭＯＳ）トランジスタ（以下、単に「ＮＭＯＳトランジスタ」と称する）を用いて構成される。同様に、画素撮像信号生成ユニット３２０のリセットトランジスタ３２１、増幅トランジスタ３２２、及び選択トランジスタ３２３は、それぞれ、例えば、ＮＭＯＳトランジスタを用いて構成される。
【0037】
アドレスイベント検出ユニット４００は、例えば、電流－電圧変換ユニット４１０と減算器４３０とを含む。しかし、アドレスイベント検出ユニット４００には、バッファ、量子化器、及び送信ユニットがさらに設けられている。アドレスイベント検出ユニット４００の詳細は、図６などを用いて以下で説明する。
【0038】
図示の構成において、受光ユニット３３０の光電変換素子３３３は、入射光を光電変換して電荷を生成する。第１の送信トランジスタ３３１は、光電変換素子３３３に生成された電荷を、第１の送信信号ＴＧ１に従ってフローティングディフュージョン層３２４に送信する。第２の送信トランジスタ３３２は、制御信号ＴＧ２に従って、光電変換素子３３３に生成された電荷に基づく電気信号（光電流）をアドレスイベント検出ユニット４００に供給する。
【0039】
フローティングディフュージョン層３２４は、第１の送信トランジスタ３３１を介して光電変換素子３３３から送信された電荷を蓄積する。リセットトランジスタ３２１は、駆動回路２１１から送信されたリセット信号に従って、フローティングディフュージョン層３２４に蓄積された電荷を放電（初期化）する。増幅トランジスタ３２２は、フローティングディフュージョン層３２４に蓄積された電荷の電荷量に対応した電圧値の画素信号を垂直信号線ＶＳＬに出現させる。選択トランジスタ３２３は、駆動回路２１１から送信された選択信号ＳＥＬに従って、増幅トランジスタ３２２及び垂直信号線ＶＳＬの接続を切り替える。さらに、垂直信号線ＶＳＬに出現したアナログ画素信号は、列ＡＤＣ２２０によって読み出され、デジタル画素信号に変換される。
【0040】
制御ユニット１３０からアドレスイベント検出開始命令が与えられると、論理回路２１０の駆動回路２１１は、制御信号を出力し、画素アレイユニット３００の受光ユニット３３０の第２の送信トランジスタ３３２をオン状態に設定する。これにより、受光ユニット３３０の光電変換素子３３３で生成された光電流が、第２の送信トランジスタ３３２を介して各単位画素３１０のアドレスイベント検出ユニット４００に供給される。
【0041】
受光ユニット３３０からの光電流に基づいてアドレスイベントの発火を検出すると、各単位画素３１０のアドレスイベント検出ユニット４００は、アービタ２１３に要求を出力する。これに対して、アービタ２１３は、単位画素３１０のそれぞれから送信された要求をアービトレーションして、そのアービトレーション結果に基づいて、要求を発行した単位画素３１０に所定の応答を送信する。応答を受信した単位画素３１０は、アドレスイベントの発火の有無を示す検出信号（以下、「アドレスイベント検出信号」と称する）を、駆動回路２１１及び論理回路２１０の信号処理ユニット２１２に供給する。
【0042】
駆動回路２１１は、アドレスイベント検出信号の供給源である単位画素３１０の第２の送信トランジスタ３３２をオフ状態に設定する。これにより、受光ユニット３３０から、単位画素３１０のアドレスイベント検出ユニット４００への光電流の供給が停止される。
【0043】
次に、駆動回路２１１は、送信信号ＴＧによって、単位画素３１０の受光ユニット３３０の第１の送信トランジスタ３３１をオン状態に設定する。これにより、受光ユニット３３０の光電変換素子３３３に生成された電荷は、第１の送信トランジスタ３３１を介してフローティングディフュージョン層３２４に送信される。さらに、画素撮像信号生成ユニット３２０の選択トランジスタ３２３に接続された垂直信号線ＶＳＬに、フローティングディフュージョン層３２４に蓄積された電荷量に対応した電圧値の画素信号が出現する。
【0044】
上述のように、固体撮像デバイス２００において、アドレスイベントの発火が検出された単位画素３１０から、列ＡＤＣ２２０に画素信号ＳＩＧが出力される。
【0045】
さらに、例えば、受光ユニット３３０、画素撮像信号生成ユニット３２０、並びにアドレスイベント検出ユニット４００の電流－電圧変換ユニット４１０内の、２つのログ（ＬＧ）トランジスタ（第６、第７のトランジスタ）４１１、４１４及び２つの増幅トランジスタ（第８、第９のトランジスタ）４１２、４１３は、例えば、図２に示す受光チップ２０１に配設され、その他の構成要素は、例えば、Ｃｕ－Ｃｕ接合によって受光チップ２０１に接合された論理チップ２０２に配設され得る。そこで、以下の説明では、単位画素３１０において、受光チップ２０１に配設された構成を「上層回路」と称する。
【0046】
図６は、本開示の少なくともいくつかの実施形態による、アドレスイベント検出ユニット４００の概略構成例を示すブロック図である。図６に示すように、アドレスイベント検出ユニット４００は、電流－電圧変換ユニット４１０と、バッファ４２０と、減算器４３０と、量子化器４４０と、送信ユニット４５０とを含む。
【0047】
電流－電圧変換ユニット４１０は、受光ユニット３３０からの光電流をその対数電圧信号に変換し、当該変換により生成された電圧信号をバッファ４２０に供給する。
【0048】
バッファ４２０は、電流－電圧変換ユニット４１０から送信された電圧信号を補正し、補正後の電圧信号を減算器４３０に出力する。
【0049】
減算器４３０は、駆動回路２１１から送信された行駆動信号に従って、バッファ４２０から送信された電圧信号の電圧レベルを低下させ、その低下した電圧信号を量子化器４４０に供給する。
【0050】
量子化器４４０は、減算器４３０から送信された電圧信号をデジタル信号に量子化し、量子化によって生成されたデジタル信号を検出信号として送信ユニット４５０に出力する。
【0051】
送信ユニット４５０は、量子化器４４０から送信された検出信号を、信号処理ユニット２１２などに送信する。例えば、アドレスイベントの発火が検出されると、送信ユニット４５０は、送信ユニット４５０から駆動回路２１１及び信号処理ユニット２１２へのアドレスイベント検出信号の送信要求を、アービタ２１３に供給する。さらに、送信ユニット４５０は、アービタ２１３から要求に対する応答を受信すると、検出信号を駆動回路２１１及び信号処理ユニット２１２に供給する。
【0052】
【0053】
例えば、ＬＧトランジスタ４１１のソース及び増幅トランジスタ４１３のゲートは、受光ユニット３３０の第２の送信トランジスタ３３２のドレインに接続される。さらに、例えば、ＬＧトランジスタ４１１のドレインは、ＬＧトランジスタ４１４のソース及び増幅トランジスタ４１２のゲートに接続される。例えば、ＬＧトランジスタ４１４のドレインは、電源端子ＶＤＤに接続される。
【0054】
さらに、例えば、増幅トランジスタ４１３のソースは接地され、そのドレインはＬＧトランジスタ４１１のゲート及び増幅トランジスタ４１２のソースに接続される。例えば、増幅トランジスタ４１２のドレインは、定電流回路４１５を介して電源端子ＶＤＤに接続される。例えば、定電流回路４１５は、ｐ型ＭＯＳトランジスタなどの負荷ＭＯＳトランジスタによって構成される。
【0055】
この接続関係において、ループ状ソースフォロワ回路が構成される。これにより、受光ユニット３３０からの光電流は、その電荷量に対応した対数値電圧信号に変換される。さらに、ＬＧトランジスタ４１１、４１４、及び増幅トランジスタ４１２、４１３は、それぞれ例えばＮＭＯＳトランジスタによって構成され得る。
【0056】
図７は、本開示の少なくともいくつかの実施形態による、減算器及び量子化器の概略構成例を示す回路図である。図７に示すように、減算器４３０は、キャパシタ４３１及び４３３と、インバータ４３２と、スイッチ４３４とを含む。さらに、量子化器４４０は、コンパレータ４４１を含む。
【0057】
キャパシタ４３１の一端は、バッファ４２０の出力端子に接続されており、他端は、インバータ４３２の入力端子に接続される。キャパシタ４３３は、インバータ４３２に並列に接続される。スイッチ４３４は、行駆動信号に従って、キャパシタ４３３の両端を接続する経路を開閉する。
【0058】
インバータ４３２は、キャパシタ４３１を介して入力された電圧信号を反転させる。インバータ４３２は、反転した信号を、コンパレータ４４１の非反転入力端子（＋）に出力する。
【0059】
スイッチ４３４がオンになると、電圧信号Ｖｉｎｉｔが、キャパシタ４３１のバッファ４２０側に入力される。さらに、その反対側は、仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、キャパシタ４３１の容量をＣ１とすると、キャパシタ４３１に蓄積される電位Ｑｉｎｉｔは、次式（１）で表される。一方、キャパシタ４３３の両端は短絡され、その蓄積電荷はゼロとなる。
【0060】
Ｑｉｎｉｔ＝Ｃ１×Ｖｉｎｉｔ（１）
【0061】
次に、スイッチ４３４がオフになり、バッファ４２０側のキャパシタ４３１の電圧が変動してＶａｆｔｅｒに到達した場合を考えると、キャパシタ４３１に蓄積される電荷Ｑａｆｔｅｒは、次式（２）で表される。
【0062】
Ｑａｆｔｅｒ＝Ｃ１×Ｖａｆｔｅｒ（２）
【0063】
一方、出力電圧をＶｏｕｔとした場合、キャパシタ４３３に蓄積される電荷Ｑ２は、次式（３）で表される。
【0064】
Ｑ２＝－Ｃ２×Ｖｏｕｔ（３）
【0065】
このとき、キャパシタ４３１及び４３３の総電荷量は変動しないので、次式（４）が成立する。
【0066】
Ｑｉｎｉｔ＝Ｑａｆｔｅｒ＋Ｑ２（４）
【0067】
式（１）～式（３）を式（４）に代入すると、次式（５）が得られる。
【0068】
Ｖｏｕｔ＝－（Ｃ１／Ｃ２）×（Ｖａｆｔｅｒ－Ｖｉｎｉｔ）（５）
【0069】
式（５）は電圧信号の減算動作を表しており、減算結果の利得はＣ１／Ｃ２となる。典型的には、この利得を最大にする（あるいは向上させる）ことが所望されるので、Ｃ１が大きく、Ｃ２が小さくなるように設計することが好ましい。一方、Ｃ２が過度に小さくなると、ｋＴＣノイズが増大し、ノイズ特性の悪化が懸念される。したがって、Ｃ２の容量の低減は、ノイズを許容できる範囲に限定される。さらに、減算器４３０を含むアドレスイベント検出ユニット４００は、単位画素３１０ごとに実装されるので、容量Ｃ１、Ｃ２には面積の制約がある。容量Ｃ１、Ｃ２の値は、その制約を考慮して決定される。
【0070】
コンパレータ４４１は、減算器４３０から送信される電圧信号と、反転入力端子（－）に印加される所定の閾値電圧Ｖｔｈとを比較する。コンパレータ４４１は、比較結果を示す信号を、検出信号として送信ユニット４５０に出力する。
【0071】
さらに、電流－電圧変換ユニット４１０による変換利得をＣＧｌｏｇとし、バッファ４２０の利得を「１」とすると、アドレスイベント検出ユニット４００の全体の利得Ａは、次式（６）で表される。
【0072】
【数1】
【0073】
式（６）において、ｉｐｈｏｔｏ＿ｎは、ｎ番目の単位画素３１０の光電流を表し、その単位は、例えば、アンペア（Ａ）である。Ｎは、画素ブロック内の単位画素３１０の数を表し、本実施形態では「１」である。
【0074】
図８は、本開示の少なくともいくつかの実施形態による、列ＡＤＣの概略構成例を示すブロック図である。列ＡＤＣ２２０は、単位画素３１０の列ごとに設けられた複数のＡＤＣ２３０を含む。
【0075】
ＡＤＣ２３０のそれぞれは、垂直信号線ＶＳＬに出現するアナログ画素信号をデジタル信号に変換する。例えば、画素信号は、ビット長が検出信号のビット長よりも長いデジタル信号に変換される。例えば、検出信号を２ビットとすると、画素信号は、３ビット以上（１６ビットなど）のデジタル信号に変換される。ＡＤＣ２３０は、生成されたデジタル信号を、信号処理ユニット２１２に供給する。
【0076】
次に、少なくとも本開示の実施形態による、固体撮像デバイス２００の動作について、添付図面を参照して詳細に説明する。
【0077】
最初に、固体撮像デバイス２００の動作の一例を、タイミングチャートを用いて説明する。図９は、第１の実施形態による固体撮像デバイスの動作の一例を示すタイミングチャートである。
【0078】
図９に示すように、タイミングＴ０において、制御ユニット１３０によってアドレスイベント検出開始命令が与えられると、駆動回路２１１は、画素アレイユニット３００のすべての受光ユニット３３０の第２の送信トランジスタ３３２のゲートに印加される制御信号ＴＧ２をハイレベルに立ち上げる。これにより、すべての受光ユニット３３０内の複数の第２の送信トランジスタ３３２がオン状態となり、受光ユニット３３０のそれぞれの光電変換素子３３３に生成された電荷に基づく光電流が、各受光ユニット３３０から複数のアドレスイベント検出ユニット４００のそれぞれに供給される。
【0079】
さらに、制御信号ＯＦＧがハイレベルである期間は、受光ユニット３３０のそれぞれの第１の送信トランジスタ３３１のゲートに印加される送信信号ＴＧ１のすべてがローレベルに維持される。したがって、この期間は、すべての受光ユニット３３０における複数の送信トランジスタ３３１がオフ状態になる。
【0080】
次に、任意の単位画素３１０のアドレスイベント検出ユニット４００が、制御信号ＴＧ２がハイレベルである期間に、アドレスイベントの発火を検出する場合を想定する。この場合、アドレスイベントの発火を検出したアドレスイベント検出ユニット４００は、アービタ２１３に要求を送信する。これに対して、アービタ２１３は、要求をアービトレーションして、要求を発行したアドレスイベント検出ユニット４００に、要求に対する応答を返す。
【0081】
応答を受信したアドレスイベント検出ユニット４００は、駆動回路２１１及び信号処理ユニット２１２に入力される検出信号を、例えば、タイミングＴ１からタイミングＴ２の期間において、ハイレベルに立ち上げる。さらに、本説明では、検出信号が１ビットの信号であることを想定している。
【0082】
タイミングＴ１でアドレスイベント検出ユニット４００からハイレベルの検出信号が入力された駆動回路２１１は、次のタイミングＴ２ですべての制御信号ＯＦＧをローレベルに下げる。これにより、画素アレイユニット３００のすべての受光ユニット３３０から、アドレスイベント検出ユニット４００への光電流の供給が停止される。
【0083】
さらに、タイミングＴ２において、駆動回路２１１は、アドレスイベントの発火が検出された単位画素３１０（以下、「読み出し対象単位画素」と称する）の画素撮像信号生成ユニット３２０の選択トランジスタ３２３のゲートに印加される選択信号ＳＥＬをハイレベルに立ち上げ、さらに同一画素撮像信号生成ユニット３２０のリセットトランジスタ３２１のゲートに印加されるリセット信号ＲＳＴを、一定パルス期間ハイレベルに立ち上げることによって、画素撮像信号生成ユニット３２０のフローティングディフュージョン層３２４に蓄積された電荷を放電（初期化）する。このようにして、フローティングディフュージョン層３２４が初期化された状態で垂直信号線ＶＳＬに出現する電圧が、列ＡＤＣ２２０の垂直信号線ＶＳＬに接続されたＡＤＣ２３０によって、リセットレベル画素信号（以下、単に「リセットレベル」と称する）として読み出され、デジタル信号に変換される。
【0084】
次に、リセットレベルの読み出し後のタイミングＴ３において、駆動回路２１１は、読み出し対象単位画素３１０の受光ユニット３３０の第１の送信トランジスタ３３１のゲートに、一定パルス期間の送信信号ＴＧを印加する。これにより、受光ユニット３３０の光電変換素子３３３に生成された電荷が、画素撮像信号生成ユニット３２０のフローティングディフュージョン層３２４に送信され、フローティングディフュージョン層３２４に蓄積された電荷に対応した電圧が、垂直信号線ＶＳＬに出現する。このようにして、垂直信号線ＶＳＬに出現した電圧は、列ＡＤＣ２２０で垂直信号線ＶＳＬに接続されたＡＤＣ２３０によって、受光ユニット３３０の信号レベルの画素信号（以下、単に「信号レベル」と称する）として読み出され、デジタル値に変換される。
【0085】
信号処理ユニット２１２は、リセットレベルと上述のようにして読み出された信号レベルとの差異を、光電変換素子３３３の受光量に対応したネット画素信号として得られるＣＤＳ処理を実行する。
【0086】
次に、タイミングＴ４において、駆動回路２１１は、読み出し対象単位画素３１０の画素撮像信号生成読み出し回路３２０の選択トランジスタ３２３のゲートに印加される選択信号ＳＥＬを、ローレベルに低下させ、画素アレイユニット３００のすべての受光ユニット３３０の第２の送信トランジスタ３３２のゲートに印加される制御信号ＴＧ２を、ハイレベルに立ち上げる。これにより、画素アレイユニット３００のすべての受光ユニット３３０のアドレスイベントの発火検出が再開される。
【0087】
次に、固体撮像デバイス２００の動作の一例を、フローチャートを用いて説明する。図１０は、本開示の少なくともいくつかの実施形態による、固体撮像デバイスの動作の一例を示すフローチャートである。例えば、本動作は、アドレスイベントを検出するための所定のアプリケーションが実行されたときに開始される。
【0088】
図１０に示すように、本動作では、最初に、画素アレイユニット３００の単位画素３１０のそれぞれが、アドレスイベントの発火の有無を検出する（ステップＳ９０１）。さらに、駆動回路２１１は、いずれか１つの単位画素３１０でアドレスイベントの発火が検出されたか否かを判断する（ステップＳ９０２）。
【0089】
アドレスイベントの発火が検出されない場合（ステップＳ９０２でＮＯ）、本動作はステップＳ９０４に進む。一方、アドレスイベントの発火が検出された場合（ステップＳ９０２でＹＥＳ）、駆動回路２１１は、アドレスイベントの発火が検出された単位画素３１０に対して、画素信号の読み出しを実行し（ステップＳ９０３）、ステップＳ９０４へ進む。
【0090】
ステップＳ９０４では、本動作を終了するか否かを判断する。本動作を終了しない場合（ステップＳ９０４でＮＯ）、本動作はステップＳ９０１に戻り、次の動作を繰り返す。一方、本動作を終了する場合（ステップＳ９０４でＹＥＳ）は、本操作を終了する。
【0091】
図１１は、本開示の第１の例示的実施形態による画素構成の平面図であり、図１２は、第１の例示的実施形態のように構成された画素グループを備える画素アレイの一部の平面図である。より詳細には、図１１は、第１の例示的実施形態による単位画素３１０の概略構成例を示す上面図である。この例では、単位画素３１０の光電変換素子３３３は、六角形の形状を有する。本開示のさらなる実施形態によると、光電変換素子３３１は、長方形、楕円形、又は円形を含むがこれらに限定されない、任意の他の形状を有することができる。また、この例では、光電変換素子３３３の中心線Ｃの第１の側には、画素撮像信号生成ユニット又は読み出し回路３２０に関連する回路素子が位置し、一方、光電変換素子３３３の中心線Ｃの第２の側には、アドレスイベント検出ユニット又は読み出し回路４００に関連する回路素子が位置する。単位画素３１０の構成要素は、画素領域３１１内に配置されており、この例では長方形の形状を有するが他の形状も可能であり、アイソレーション構造１２０８によって縁取られている。
【0092】
この第２の例示的実施形態では、画素領域３１１内に位置する単位画素３１０の画素撮像信号読み出し回路３２０の回路素子は、リセットトランジスタ３２１、フローティングディフュージョン３２４、増幅トランジスタ３２２、及び選択トランジスタ３２３を含む。画素領域３１１内に位置する単位画素３１０のアドレスイベント検出読み出し回路４００の回路素子は、第１及び第２のログトランジスタ（ｌｏｇ ｔｒａｎｓｉｓｔｏｒ）４１１、４１４と、第１及び第２の増幅トランジスタ４１２、４１３とを含む。画素撮像信号読み出し回路３２０は、第１の送信トランジスタ３３１によって光電変換素子３３３に接続され、一方、アドレスイベント検出読み出し回路３２０は、第２の送信トランジスタ３３２によって光電変換素子３３３に接続されている。第１及び第２の送信トランジスタ３３１、３３２は、画素領域３１１内に位置する。
【0093】
また、本実施形態例では、第１の送信トランジスタ３３１は、六角形の光電変換素子３３３の一辺の一部に沿って形成される。さらに、第１の送信トランジスタ３３１は、光電変換素子３３３の中心線Ｃの第１の側に形成される。第２の送信トランジスタ３３２は、六角形の光電変換素子３３３の別の辺の一部に沿って形成される。さらに、第２の送信トランジスタ３３２は、光電変換素子３３３の中心線Ｃの第２の側に形成される。図１１に図示されるように、第１の送信トランジスタ３３１が沿って形成される光電変換素子３３３の辺又はファセットは、第２の送信トランジスタ３３２が沿って形成される辺又はファセットから、光電変換素子の別の辺又はファセットによって分離され得る。しかし、六角形の光電変換素子３３３では、送信トランジスタ３３１及び３３２の最小間隔は、０～３ファセットの間の任意の数のファセットであることを理解されたい。本開示のさらに他の実施形態によると、第１及び第２の送信トランジスタ３３１、３３２は、光電変換素子３３３の同じ辺又はファセットに形成することができる。
【0094】
図１２は、それぞれが第１の例示的実施形態に従って構成された単位画素３１０のグループ３１４を備える画素アレイユニット３００の一部の平面図である。より詳細には、画素グループ３１４の単位画素３１０は、第１の単位画素３１０．１、第２の単位画素３１０．２、第３の単位画素３１０．３、及び第４の単位画素３１０．４の２ｘ２サブアレイを含む。本開示の少なくともいくつかの実施形態によると、単位画素３１０のグループ３１４は、異なる波長成分を受信する単位画素３１０の集合体を含むパターン３１０Ａで構成された画素グループ３１４として構成され得る。図１２に図示するように、各個々の単位画素３１０に含まれるように示された回路素子は共有されない。その代わりに、単位画素領域３１１のそれぞれの周囲に設けられたアイソレーション構造１２０８が、単位画素３１０を互いに分離する。図示のように、単位画素３１０がグループ３１４に集約されると、近隣の単位画素３１０間のアイソレーション構造を共有することができ、それによって、第１の単位画素（例えば単位画素３１０．１）の一辺を画定するアイソレーション構造１２０８が、隣接する単位画素（例えば単位画素３１０．２）の一辺も画定することができる。本開示の実施形態によると、アイソレーション構造１２０８は、全厚誘電性トレンチアイソレーション又は単に全厚トレンチアイソレーション（ＲＦＴＩ）構造の形態であり得る。
【0095】
図１３は、本開示の第２の例示的実施形態による画素構成の平面図であり、図１４は、第２の例示的実施形態のように構成された画素グループを備える画素アレイの一部の平面図である。より詳細には、図１３は、第２の例示的実施形態による単位画素３１０の概略構成例を示す上面図である。この例では、単位画素３１０の光電変換素子３３３は、概ね長方形の形状を有する。しかし、本開示のさらなる実施形態によると、光電変換素子３３１は、六角形、楕円形、又は円形を含むがこれらに限定されない、任意の他の形状を有することができる。また、この例では、アドレスイベント検出ユニット又は読み出し回路４００に関連する回路素子のすべてが、光電変換素子３３３の一方の側（図１３では上側）付近に位置し、一方、画素撮像信号生成ユニット又は読み出し回路３２０に関連する回路素子の一部が、光電変換素子３３３の上側付近に位置し、画素撮像信号生成読み出し回路３２０の他の構成要素が、光電変換素子３３３の反対側（図１３では下側）付近に位置する。本明細書で使用されるとき、「上」や「下」などの用語は、図内の構成要素の相対的位置を説明するために用いられ、それらの構成要素の絶対的位置を意味するものではない。単位画素３１０の構成要素は、アイソレーション構造１２０８で縁取られた画素領域３１１内に配置される。この例では、画素領域３１１は、長方形の形状を有しているが、他の形状も可能である。
【0096】
この第２の実施形態例では、画素領域３１１内に位置する単位画素３１０の画素撮像信号読み出し回路３２０の回路素子は、リセットトランジスタ３２１、フローティングディフュージョン３２４、増幅トランジスタ３２２、及び選択トランジスタ３２３を含む。画素領域３１１内に位置する単位画素３１０のアドレスイベント検出読み出し回路４００の回路素子は、第１及び第２のログトランジスタ４１１、４１４と、第１及び第２の増幅トランジスタ４１２、４１３とを含む。画素撮像信号読み出し回路３２０は、第１の送信トランジスタ３３１によって光電変換素子３３３に接続され、一方、アドレスイベント検出読み出し回路３２０は、第２の送信トランジスタ３３２によって光電変換素子３３３に接続されている。第１及び第２の送信トランジスタ３３１、３３２は、画素領域３１１内に位置する。
【0097】
第２の例示的実施形態における第１の送信トランジスタ３３１は、光電変換素子３３３の第１の側面（図１３では上側）と第２の側面（図１３では右側）とで形成される光電変換素子３３３の第１の部分又はコーナに対応する位置に形成される。第２の送信トランジスタ３３２は、光電変換素子３３３の第１の側面と第３の側面（図１３では左側）とで形成される光電変換素子３３３の第２の部分又はコーナに対応する位置に形成される。
【0098】
図１４は、それぞれが第２の例示的実施形態に従って構成された単位画素３１０のグループ３１４を備える画素アレイユニット３００の一部の平面図である。より詳細には、画素グループ３１４の単位画素３１０は、第１の単位画素３１０．１、第２の単位画素３１０．２、第３の単位画素３１０．３、及び第４の単位画素３１０．４の２ｘ２サブアレイを含む。本開示の少なくともいくつかの実施形態によると、単位画素３１０のグループ３１４は、異なる波長成分を受信する単位画素３１０の集合体を含むパターン３１０Ａで構成された画素グループ３１４として構成され得る。図１４に図示するように、各個々の単位画素３１０に含まれるように示された回路素子は共有されない。その代わりに、単位画素領域３１１のそれぞれの周囲に設けられたアイソレーション構造１２０８が、単位画素３１０を互いに分離する。図示のように、単位画素３１０がグループ３１４に集約されると、近隣の単位画素３１０間のアイソレーション構造を共有することができ、それによって、第１の単位画素（例えば単位画素３１０．１）の一辺を画定するアイソレーション構造１２０８が、隣接する単位画素（例えば単位画素３１０．２）の一辺も画定することができる。本開示の実施形態によると、アイソレーション構造１２０８は、全厚誘電性トレンチアイソレーション又は単に全厚トレンチアイソレーション（ＲＦＴＩ）構造の形態であり得る。
【0099】
図１５は、本開示の第３の例示的実施形態による画素構成の平面図であり、図１６は、第３の例示的実施形態のように構成された画素グループを備える画素アレイの一部の平面図である。より詳細には、図１５は、第３の例示的実施形態による単位画素３１０の概略構成例を示す上面図である。第２の実施形態のように、この第３の実施形態の単位画素３１０の光電変換素子３３３は、概ね長方形の形状を有するが、他の形状も可能である。しかし、この第３の構成例では、単位画素３１０の構成要素は、第２の実施形態の配置とは異なる配置である。この代替構成により、単位画素３１０の様々な回路素子を相互接続するために必要な配線を簡素化することができる。特に、この第３の実施形態例では、画素撮像信号生成ユニット又は読み出し回路３２０に関連する回路素子は、光電変換素子３３３の一辺（図１５では上側）付近に位置する。アドレスイベント検出ユニット又は読み出し回路４００の第１のログトランジスタ４１１は、画素撮像信号生成読み出し回路３２０の回路素子と同じ側の光電変換に位置する。アドレスイベント検出読み出し回路４００の増幅トランジスタ４１２、４１３は、光電変換素子３３３の反対側（図１５では下側）の別の位置付近に位置する。アドレスイベント検出読み出し回路４００の第２のログトランジスタ４１４は、光電変換素子３３３の上側端部と下側端部との間の光電変換素子３３３の一辺（図１５では左側）に隣接して位置する。単位画素３１０の構成要素は、アイソレーション構造１２０８で縁取られた画素領域３１１内に配置される。この例では、画素領域３１１は、長方形の形状を有しているが、他の形状も可能である。
【0100】
この第３の実施形態では、画素領域３１１内に位置する単位画素３１０の画素撮像信号読み出し回路３２０の回路素子は、リセットトランジスタ３２１、フローティングディフュージョン３２４、増幅トランジスタ３２２、及び選択トランジスタ３２３を含む。画素領域３１１内に位置する単位画素３１０のアドレスイベント検出読み出し回路４００の回路素子は、第１及び第２のログトランジスタ４１１、４１４と、第１及び第２の増幅トランジスタ４１２、４１３とを含む。画素撮像信号読み出し回路３２０は、第１の送信トランジスタ３３１によって光電変換素子３３３に接続され、一方、アドレスイベント検出読み出し回路３２０は、第２の送信トランジスタ３３２によって光電変換素子３３３に接続されている。第１及び第２の送信トランジスタ３３１、３３２は、画素領域３１１内に位置する。
【0101】
第３の実施形態例では、第１の送信トランジスタ３３１は、光電変換素子３３３の第１の側面（図１５では上側）と第２の側面（図１５では右側）とで形成される光電変換素子３３３の第１の部分又はコーナに対応する位置に形成される。第２の送信トランジスタ３３２は、光電変換素子３３３の第１の側面と第３の側面（図１５では左側）とで形成される光電変換素子３３３の第２の部分又はコーナに対応する位置に形成される。
【0102】
図１６は、それぞれが第３の例示的実施形態に従って構成された単位画素３１０のグループ３１４を備える画素アレイユニット３００の一部の平面図である。より詳細には、画素グループ３１４の単位画素３１０は、第１の単位画素３１０．１、第２の単位画素３１０．２、第３の単位画素３１０．３、及び第４の単位画素３１０．４の２ｘ２サブアレイを含む。本開示の少なくともいくつかの実施形態によると、単位画素３１０のグループ３１４は、異なる波長成分を受信する単位画素３１０の集合体を含むパターン３１０Ａで構成された画素グループ３１４として構成され得る。図１６に図示するように、各個々の単位画素３１０に含まれるように示された回路素子は共有されない。その代わりに、単位画素領域３１１のそれぞれの周囲に設けられたアイソレーション構造１２０８が、単位画素３１０を互いに分離する。図示のように、単位画素３１０がグループ３１４に集約されると、近隣の単位画素３１０間のアイソレーション構造を共有することができ、それによって、第１の単位画素（例えば単位画素３１０．１）の一辺を画定するアイソレーション構造１２０８が、隣接する単位画素（例えば単位画素３１０．２）の一辺も画定することができる。本開示の実施形態によると、アイソレーション構造１２０８は、全厚誘電性トレンチアイソレーション又は単に全厚トレンチアイソレーション（ＲＦＴＩ）構造の形態であり得る。
【0103】
図１７は、本開示の第４の例示的実施形態による画素構成の平面図であり、図１８は、第４の例示的実施形態のように構成された画素グループを備える画素アレイの一部の平面図である。より詳細には、図１７は、第４の例示的実施形態による単位画素３１０の概略構成例を示す上面図である。第２及び第３の実施形態のように、この第４の実施形態の単位画素３１０の光電変換素子３３３は、概ね長方形の形状を有するが、他の形状も可能である。しかし、この第４の構成例のアドレスイベント検出ユニット又は読み出し回路４００の回路素子は、２つのトランジスタを含んでいるが、第１、第２、及び第３の実施形態例は、４つのトランジスタを含むアドレスイベント検出読み出し回路４００を特徴とする。この２トランジスタ構成により、４トランジスタのアドレスイベント検出読み出し回路４００を組み込んだ実施形態と比較して、光電変換素子３３３が所与の画素領域３１１内でより大きな面積を有することができる。しかし、２トランジスタ配置の利得は、４トランジスタ構成よりも小さい可能性がある。この第４の実施形態例では、アドレスイベント検出読み出し回路４００に関連する回路素子のすべてが、光電変換素子３３３の一方の側（図１７では上側）付近に位置し、一方、画素撮像信号生成読み出し回路３２０に関連する回路素子の一部が、光電変換素子３３３の上側付近に位置し、画素撮像信号生成読み出し回路３２０の他の構成要素が、光電変換素子３３３の反対側（図１７では下側）付近に位置する。単位画素３１０の構成要素は、アイソレーション構造１２０８で縁取られた画素領域３１１内に位置する。この例では、画素領域３１１は、長方形の形状を有しているが、他の形状も可能である。
【0104】
この第４の実施形態では、画素領域３１１内に位置する単位画素３１０の画素撮像信号読み出し回路３２０の回路素子は、リセットトランジスタ３２１、フローティングディフュージョン３２４、増幅トランジスタ３２２、及び選択トランジスタ３２３を含む。画素領域３１１内に位置する単位画素３１０のアドレスイベント検出読み出し回路４００の回路素子は、第１のログトランジスタ４１１と、第１の増幅トランジスタ４１３とを含む。画素撮像信号読み出し回路３２０は、第１の送信トランジスタ３３１によって光電変換素子３３３に接続され、一方、アドレスイベント検出読み出し回路３２０は、第２の送信トランジスタ３３２によって光電変換素子３３３に接続されている。第１及び第２の送信トランジスタ３３１、３３２は、画素領域３１１内に位置する。
【0105】
この第４の実施形態例では、第１の送信トランジスタ３３１は、光電変換素子３３３の第１の側面（図１７では上側）と第２の側面（図１７では右側）とで形成される光電変換素子３３３の第１の部分又はコーナに対応する位置に形成される。第２の送信トランジスタ３３２は、光電変換素子３３３の第１の側面と第３の側面（図１７では左側）とで形成される光電変換素子３３３の第２の部分又はコーナに対応する位置に形成される。
【0106】
図１８は、それぞれが第４の例示的実施形態に従って構成された単位画素３１０のグループ３１４を備える画素アレイユニット３００の一部の平面図である。より詳細には、画素グループ３１４の単位画素３１０は、第１の単位画素３１０．１、第２の単位画素３１０．２、第３の単位画素３１０．３、及び第４の単位画素３１０．４の２ｘ２サブアレイを含む。本開示の少なくともいくつかの実施形態によると、単位画素３１０のグループ３１４は、異なる波長成分を受信する単位画素３１０の集合体を含むパターン３１０Ａで構成された画素グループ３１４として構成され得る。図１８に図示するように、各個々の単位画素３１０に含まれるように示された回路素子は共有されない。その代わりに、単位画素領域３１１のそれぞれの周囲に設けられたアイソレーション構造１２０８が、単位画素３１０を互いに分離する。図示のように、単位画素３１０がグループ３１４に集約されると、近隣の単位画素３１０間のアイソレーション構造を共有することができ、それによって、第１の単位画素（例えば単位画素３１０．１）の一辺を画定するアイソレーション構造１２０８が、隣接する単位画素（例えば単位画素３１０．２）の一辺も画定することができる。本開示の実施形態によると、アイソレーション構造１２０８は、全厚誘電性トレンチアイソレーション又は単に全厚トレンチアイソレーション（ＲＦＴＩ）構造の形態であり得る。
【0107】
図１９は、本開示の第５の例示的実施形態による画素構成の平面図であり、図２０は、第５の例示的実施形態のように構成された画素グループを備える画素アレイの一部の平面図である。より詳細には、図１９は、第５の例示的実施形態による単位画素３１０の概略構成例を示す上面図である。第２、第３及び第４の実施形態のように、この第５の実施形態の単位画素３１０の光電変換素子３３３は、概ね長方形の形状を有するが、他の形状も可能である。第４の例と同様に、この第５の構成例のアドレスイベント検出ユニット又は読み出し回路４００の回路素子は、２つのトランジスタを含む。この第５の実施形態例では、画素撮像信号生成読み出し回路３２０に関連する回路素子のすべてが、光電変換素子３３３の上側付近に位置し、アドレスイベント検出読み出し回路４００に関連する回路素子のすべてが、光電変換素子３３３の反対側つまり下側付近に位置する。単位画素３１０の構成要素は、アイソレーション構造１２０８で縁取られた画素領域３１１内に位置する。この例では、画素領域３１１は、長方形の形状を有しているが、他の形状も可能である。
【0108】
この第５の実施形態では、画素領域３１１内に位置する単位画素３１０の画素撮像信号読み出し回路３２０の回路素子は、リセットトランジスタ３２１、フローティングディフュージョン３２４、増幅トランジスタ３２２、及び選択トランジスタ３２３を含む。画素領域３１１内に位置する単位画素３１０のアドレスイベント検出読み出し回路４００の回路素子は、第１のログトランジスタ４１１と、第１の増幅トランジスタ４１３とを含む。画素撮像信号読み出し回路３２０は、第１の送信トランジスタ３３１によって光電変換素子３３３に接続され、一方、アドレスイベント検出読み出し回路３２０は、第２の送信トランジスタ３３２によって光電変換素子３３３に接続されている。第１及び第２の送信トランジスタ３３１、３３２は、画素領域３１１内に位置する。
【0109】
この第５の実施形態例では、第１の送信トランジスタ３３１は、光電変換素子３３３の第１の側面（図１９では上側）と第２の側面（図１９では右側）とで形成される光電変換素子３３３の第１の部分又はコーナ部分に対応する位置に形成される。第２の送信トランジスタ３３２は、光電変換素子３３３の第３の側面（図１９では左側）と第４の側面（図１９では下側）とで形成される光電変換素子３３３の第２の部分又はコーナに対応する位置に形成される。
【0110】
図２０は、それぞれが第５の例示的実施形態に従って構成された単位画素３１０のグループ３１４を備える画素アレイユニット３００の一部の平面図である。より詳細には、画素グループ３１４の単位画素３１０は、第１の単位画素３１０．１、第２の単位画素３１０．２、第３の単位画素３１０．３、及び第４の単位画素３１０．４の２ｘ２サブアレイを含む。本開示の少なくともいくつかの実施形態によると、単位画素３１０のグループ３１４は、異なる波長成分を受信する単位画素３１０の集合体を含むパターン３１０Ａで構成された画素グループ３１４として構成され得る。図２０に図示するように、各個々の単位画素３１０に含まれるように示された回路素子は共有されない。その代わりに、単位画素領域３１１のそれぞれの周囲に設けられたアイソレーション構造１２０８が、単位画素３１０を互いに分離する。また、図示のように、単位画素３１０がグループ３１４に集約されると、近隣の単位画素３１０間のアイソレーション構造を共有することができ、それによって、第１の単位画素（例えば単位画素３１０．１）の一辺を画定するアイソレーション構造１２０８が、隣接する単位画素（例えば単位画素３１０．２）の一辺も画定することができる。本開示の実施形態によると、アイソレーション構造１２０８は、全厚誘電性トレンチアイソレーション又は単に全厚トレンチアイソレーション（ＲＦＴＩ）構造の形態であり得る。
【0111】
図２１は、本開示の第６の例示的実施形態による画素構成の平面図であり、図２２は、第６の例示的実施形態のように構成された画素グループを備える画素アレイの一部の平面図である。より詳細には、図２１は、第６の例示的実施形態による単位画素３１０の概略構成例を示す上面図である。第２、第３、第４及び第５の実施形態のように、この第６の実施形態の単位画素３１０の光電変換素子３３３は、概ね長方形の形状を有するが、他の形状も可能である。第４及び第５の例と同様に、この第６の構成例のアドレスイベント検出ユニット又は読み出し回路４００の回路素子は、２つのトランジスタを含む。この第６の実施形態例では、アドレスイベント検出読み出し回路４００に関連する回路素子のすべてが、光電変換素子３３３の左側付近に位置し、一方、画素撮像信号生成読み出し回路３２０に関連する回路素子が、光電変換素子３３３の右側及び下側付近に位置する。単位画素３１０の構成要素は、アイソレーション構造１２０８で縁取られた画素領域３１１内に位置する。この例では、画素領域３１１は、長方形の形状を有しているが、他の形状も可能である。
【0112】
この第６の実施形態では、画素領域３１１内に位置する単位画素３１０の画素撮像信号読み出し回路３２０の回路素子は、リセットトランジスタ３２１、フローティングディフュージョン３２４、増幅トランジスタ３２２、及び選択トランジスタ３２３を含む。画素領域３１１内に位置する単位画素３１０のアドレスイベント検出読み出し回路４００の回路素子は、第１のログトランジスタ４１１と、第１の増幅トランジスタ４１３とを含む。画素撮像信号読み出し回路３２０は、第１の送信トランジスタ３３１によって光電変換素子３３３に接続され、一方、アドレスイベント検出読み出し回路３２０は、第２の送信トランジスタ３３２によって光電変換素子３３３に接続されている。第１及び第２の送信トランジスタ３３１、３３２は、画素領域３１１内に位置する。
【0113】
この第６の実施形態例では、第１の送信トランジスタ３３１は、光電変換素子３３３の一辺（図２１では右側）の一部に沿って配置される。第２の送信トランジスタ３３２は、光電変換素子３３３の別の辺（図２１では左側）の一部に沿って配置される。
【0114】
図２２は、それぞれが第６の例示的実施形態に従って構成された単位画素３１０のグループ３１４を備える画素アレイユニット３００の一部の平面図である。より詳細には、画素グループ３１４の単位画素３１０は、第１の単位画素３１０．１、第２の単位画素３１０．２、第３の単位画素３１０．３、及び第４の単位画素３１０．４の２ｘ２サブアレイを含む。本開示の少なくともいくつかの実施形態によると、単位画素３１０のグループ３１４は、異なる波長成分を受信する単位画素３１０の集合体を含むパターン３１０Ａで構成された画素グループ３１４として構成され得る。図２２に図示するように、各個々の単位画素３１０に含まれるように示された回路素子は共有されない。その代わりに、単位画素領域３１１のそれぞれの周囲に設けられたアイソレーション構造１２０８が、単位画素３１０を互いに分離する。また、図示のように、単位画素３１０がグループ３１４に集約されると、近隣の単位画素３１０間のアイソレーション構造を共有することができ、それによって、第１の単位画素（例えば単位画素３１０．１）の一辺を画定するアイソレーション構造１２０８が、隣接する単位画素（例えば単位画素３１０．２）の一辺も画定することができる。本開示の実施形態によると、アイソレーション構造１２０８は、全厚誘電性トレンチアイソレーション又は単に全厚トレンチアイソレーション（ＲＦＴＩ）構造の形態であり得る。
【0115】
図２３は、本開示の第７の例示的実施形態による画素構成の平面図であり、図２４は、第７の例示的実施形態のように構成された画素グループを備える画素アレイの一部の平面図である。より詳細には、図２３は、第２の例示的実施形態による単位画素３１０の概略構成例を示す上面図である。この例では、単位画素３１０の光電変換素子３３３は、概ね長方形の形状を有する。しかし、本開示のさらなる実施形態によると、光電変換素子３３１は、六角形、楕円形、又は円形を含むがこれらに限定されない、任意の他の形状を有することができる。また、この例では、アドレスイベント検出ユニット又は読み出し回路４００に関連する回路素子のすべてが、光電変換素子３３３の一方の側（図１３では上側）付近に位置し、一方、画素撮像信号生成ユニット又は読み出し回路３２０に関連する回路素子の一部が、光電変換素子３３３の上側付近に位置し、画素撮像信号生成読み出し回路３２０の他の構成要素が、光電変換素子３３３の反対側（図１３では下側）付近に位置する。単位画素３１０の構成要素は、アイソレーション構造１２０８で縁取られた画素領域３１１内に配置される。この例では、画素領域３１１は、長方形の形状を有しているが、他の形状も可能である。
【0116】
この第７の実施形態例では、画素領域３１１内に位置する単位画素３１０の画素撮像信号読み出し回路３２０の回路素子は、リセットトランジスタ３２１、フローティングディフュージョン３２４、増幅トランジスタ３２２、及び選択トランジスタ３２３を含む。画素領域３１１内に位置する単位画素３１０のアドレスイベント検出読み出し回路４００の回路素子は、第１及び第２のログトランジスタ４１１、４１４と、第１及び第２の増幅トランジスタ４１２、４１３とを含む。画素撮像信号読み出し回路３２０は、第１の送信トランジスタ３３１によって光電変換素子３３３に接続され、一方、アドレスイベント検出読み出し回路３２０は、第２の送信トランジスタ３３２によって光電変換素子３３３に接続されている。第１及び第２の送信トランジスタ３３１、３３２は、画素領域３１１内に位置する。
【0117】
第７の例示的実施形態の第１の送信トランジスタ３３１は、光電変換素子３３３の第１の側面（図２３では上側）と第２の側面（図２３では右側）とで形成される光電変換素子３３３の第１の部分又はコーナ部分に対応する位置に形成される。さらに、第１の送信トランジスタ３３１は、Ｐ型ＭＯＳトランジスタである。第２の送信トランジスタ３３２は、光電変換素子３３３の第１の側面と第３の側面（図１３では左側）とで形成される光電変換素子３３３の第２の部分又はコーナに対応する位置に形成される。第２の送信トランジスタ３３２は、Ｎ型ＭＯＳトランジスタである。第１の送信トランジスタ３３１の転送ゲートは、第２の送信トランジスタ３３２の転送ゲートと、接合信号線２３０１によって電気的に接続することができる。この構成により、第１及び第２の転送トランジスタ３３１、３３２を単一の信号線で動作させることができる。より詳細には、接合信号線２３０１によって提供される第１の信号に応答して、第１の送信トランジスタ３３１及び第２の送信トランジスタ３３２のうちの第１の送信トランジスタをオン状態にし、一方、第１の送信トランジスタ３３１及び第２の送信トランジスタ３３２のうちの第２の送信トランジスタをオフ状態にすることができる。逆に、接合信号線２３０１によって提供される第２の信号に応答して、第１の送信トランジスタ３３１及び第２の送信トランジスタ３３２のうちの第１の送信トランジスタをオフ状態にし、一方、第１の送信トランジスタ３３１及び第２の送信トランジスタ３３２のうちの第２の送信トランジスタをオン状態にすることができる。この第７の例示的実施形態のように構成された単位画素３１０は、イベント検出モードと撮像モードとの切り替え速度の向上を提供することができる。本開示のさらなる実施形態によると、第１の送信トランジスタ３３１及び第２の送信トランジスタ３３２に別個の信号線を設けることにより、撮像モード及びＤＶＳモードを同時に有効にすることができる。本開示を考察後、代替構成では、第１の送信トランジスタ３３１は、Ｎ型ＭＯＳトランジスタであってもよく、第２の送信トランジスタ３３２は、Ｐ型ＭＯＳトランジスタであってもよいことが当業者によって理解されるであろう。さらに、本開示から理解できるように、この第７の例示的実施形態における単位画素３１０の一般的なレイアウトは、第１の転送トランジスタ３３１及び第２の転送トランジスタ３３２の構成が異なることを除いて、第２の例示的実施形態と同様である。しかし、本開示のさらなる実施形態によると、例示的実施形態１及び３～６を含む他の実施形態は、１つのＮ型転送トランジスタ３３１又は３３２及び１つのＰ型転送トランジスタ３３１又は３３２を特徴とし、撮像モード及びＤＶＳモードの同時動作の利点又はモード間の切り替え速度の向上を達成することができる。本開示を考察後、転送トランジスタ３３１又は３３２が特殊なタイプである場合、他の関連する読み出しトランジスタのタイプは、そのタイプに一致し、したがって、転送トランジスタ３３１又は３３２によって読み出されたキャリアに対処するように変更されるべきであることが当業者によって理解されるであろう。
【0118】
図２４は、それぞれが第７の例示的実施形態に従って構成された単位画素３１０のグループ３１４を備える画素アレイユニット３００の一部の平面図である。より詳細には、画素グループ３１４の単位画素３１０は、第１の単位画素３１０．１、第２の単位画素３１０．２、第３の単位画素３１０．３、及び第４の単位画素３１０．４の２ｘ２サブアレイを含む。本開示の少なくともいくつかの実施形態によると、単位画素３１０のグループ３１４は、異なる波長成分を受信する単位画素３１０の集合体を含むパターン３１０Ａで構成された画素グループ３１４として構成され得る。図２４に図示するように、各個々の単位画素３１０に含まれるように示された回路素子は共有されない。その代わりに、単位画素領域３１１のそれぞれの周囲に設けられたアイソレーション構造１２０８が、単位画素３１０を互いに分離する。図示のように、単位画素３１０がグループ３１４に集約されると、近隣の単位画素３１０間のアイソレーション構造を共有することができ、それによって、第１の単位画素（例えば単位画素３１０．１）の一辺を画定するアイソレーション構造１２０８が、隣接する単位画素（例えば単位画素３１０．２）の一辺も画定することができる。本開示の実施形態によると、アイソレーション構造１２０８は、全厚誘電性トレンチアイソレーション又は単に全厚トレンチアイソレーション（ＲＦＴＩ）構造の形態であり得る。
【0119】
撮像モードでは、画素アレイユニット３００内の１つ又は複数の単位画素３１０の光電変換ユニット３３３に関連する第１の転送トランジスタ３３１は、光電変換ユニット３３３を画素撮像信号生成読み出し回路３２０のフローティングディフュージョン３２４に動作可能に接続するために、導電状態（例えば、オン状態）にされる。イベント検出又はダイナミックビジョンセンサ（ＤＶＳ）モードでは、１つ又は複数の単位画素の光電変換ユニット３３３に関連する第２の転送トランジスタ３３２は、選択された光電変換ユニット３３３をアドレスイベント検出読み出し回路４００に動作可能に接続するために、導電状態にされる。
【0120】
少なくともいくつかの動作モードでは、選択された単位画素３１０の第２の転送トランジスタ３３２は、撮像動作中は閉じたまま（例えばオフ状態）であり、第１の転送トランジスタ３３１は、イベント検出モード中は閉じたままである。本開示を考察後、第１の転送トランジスタ３３１の開放、第２の転送トランジスタ３３２の閉鎖、及び画素画像信号生成回路３２０の動作は、画素グループ３１０に対するアドレスイベント検出読み出し回路４００によるイベントの検出によってトリガされ得ることが当業者によってさらに理解されるであろう。
【0121】
少なくともいくつかの他の動作モード、特に、第１の転送トランジスタ３３１がＰ型ＭＯＳトランジスタとして構成され、第２の転送トランジスタ３３２がＮ型ＭＯＳトランジスタとして構成されている場合、正孔キャリアを画素撮像信号生成読み出し回路３２０に提供することができ、電子を同時にアドレスイベント検出読み出し回路４００に提供することができる。あるいは、第１の転送トランジスタ３３１がＮ型ＭＯＳトランジスタとして構成され、第２の転送トランジスタ３３２がＰ型ＭＯＳトランジスタとして構成されている場合、電子を画素撮像信号生成読み出し回路３２０に提供することができ、正孔キャリアを同時にアドレスイベント検出読み出し回路４００に提供することができる。さらに他の動作モードによると、特に、第１の転送トランジスタ３３１及び第２の転送トランジスタ３３２を電気的に接続する信号線２３０１を設け、第１の転送トランジスタ３３１及び第２の転送トランジスタ３３２の第１の転送トランジスタがＰ型ＭＯＳトランジスタとして構成され、第１の転送トランジスタ３３１及び第２の転送トランジスタ３３２の第２の転送トランジスタがＮ型ＭＯＳトランジスタとして構成されている場合、第１の転送トランジスタ３３１及び第２の転送トランジスタ３３２に同時に供給される単一の切り替え信号を用いて、撮像モード及びＤＶＳモードの切り替えを高速に行うことができる。
【0122】
したがって、本開示の実施形態は、イベント検出及び撮像動作の両方を行うことができる撮像デバイス１００の単位画素３１０を提供する。さらに、任意の１つの単位画素３１０の回路素子が、任意の他の単位画素３１０の回路素子から分離されているため、単位画素３１０間のそのようなアイソレーションが提供されていない構成と比較して、画質の向上を実現することができる。
【0123】
本開示の実施形態によると、アイソレーション構造１２０８はＲＦＴＩ構造の形態であり得る。ＲＦＴＩ構造１２０８は、単位画素３１４のフォトダイオード３３３が形成された受光チップ２０１の基板４０２の厚さ全体にわたって延在する。すなわち、本開示の少なくともいくつかの実施形態によれば、ＲＦＴＩ構造１２０８は、受光チップ２０１の基板４０２の少なくとも第１の光入射面４０３から、受光チップ２０１の基板４０２の第２の非光入射面４０４まで延在する。したがって、隣接する単位画素間の優れたアイソレーションを達成することができる。
【0124】
図２５は、本開示による技術が適用可能な移動体制御システムの一例である車両制御システムの概略構成例を示すブロック図である。
【0125】
車両制御システム１２０００は、通信ネットワーク１２００１を介して互いに接続される複数の電子制御ユニットを含む。図２５に示す例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０と、車体系制御ユニット１２０２０と、車外情報検出ユニット１２０３０と、車内情報検出ユニット１２０４０と、統合制御ユニット１２０５０とを含む。さらに、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１と、音声画像出力ユニット１２０５２と、車載ネットワークＩ／Ｆ（インタフェース）１２０５３とが図面に示されている。
【0126】
駆動系制御ユニット１２０１０は、様々なプログラムに従って、車両の駆動系に関するデバイスの動作を制御する。例えば、駆動系制御ユニット１２０１０は、車両の駆動力を発生する内燃機関や駆動モータなどの駆動力発生デバイス、駆動力を車輪に伝達する駆動力伝達機構、車両の操舵角を調整する操舵機構、車両の制動力を発生する制動デバイスなどの制御デバイスとして機能する。
【0127】
車体系制御ユニット１２０２０は、車体に実装される様々なデバイスの動作を、様々なプログラムに従って制御する。例えば、車体系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウデバイス、及びヘッドランプ、バックランプ、ブレーキランプ、ウィンカーやフォグランプなどの様々なランプの制御デバイスとして機能する。この場合、キーの代わりとなるポータブルデバイスから送信される電波や、様々なスイッチの信号を、車体系制御ユニット１２０２０に入力することができる。車体系制御ユニット１２０２０は、電波や信号の入力を受信して、車両のドアロックデバイス、パワーウィンドウデバイス、ランプなどを制御する。
【0128】
車外情報検出ユニット１２０３０は、車両制御システム１２０００が実装されている車両の外部に関する情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像ユニット１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像ユニット１２０３１に車外の画像を収集させ、収集された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車両、障害物、標識、路上の文字などの物体検出処理、又は距離検出処理を行うことができる。
【0129】
撮像ユニット１２０３１は、光を受光し、受光量に対応した電気信号を出力する光学センサである。撮像ユニット１２０３１は、画像又は距離測定情報として、電気信号を出力することができる。さらに、撮像ユニット１２０３１が受光する光は、可視光であっても、又は赤外線などの非可視光であってもよい。さらに、撮像ユニット１２０３１は、本開示の実施形態によって、単位画素３１０が構成され、画素アレイユニット３００内の他の単位画素３１０からアイソレートされた画素アレイユニット３００を組み込んだ固体撮像デバイス２００を含むことができる。
【0130】
車内情報検出ユニット１２０４０は、車内情報を検出する。例えば、車内情報検出ユニット１２０４０には、運転者の状態を検出する運転者状態検出ユニット１２０４１が接続される。例えば、運転者状態検出ユニット１２０４１は、運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出ユニット１２０４１から入力される検出情報に基づいて、運転者の疲労度や集中度を計算したり、運転者が居眠りをしているか否かを判断したりすることができる。
【0131】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０によって取得された車両内外の情報に基づいて、駆動力発生デバイス、操舵機構、又は制動デバイスの制御目標値を計算し、駆動系制御ユニット１２０１０に制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、協調制御を行い、車両の衝突回避や衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両衝突警報、車線逸脱警報などを含む先進運転支援システム（ＡＤＡＳ）の機能を実現することができる。
【0132】
さらに、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０によって取得された車両周辺の情報に基づいて、駆動力発生デバイス、操舵機構、制動デバイスなどを制御することによって、運転者の操作を伴わずに、車両が自律的に走行する自動運転などの協調制御を行うことができる。
【0133】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０によって取得された車外情報に基づいて、車体系制御ユニット１２０２０に制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０によって検出された先行車両や対向車両の位置に応じてヘッドランプを制御することによって、ハイビームをロービームへ切り替えるなどのまぶしさ防止を実現するための協調制御を行うことができる。
【0134】
音声画像出力ユニット１２０５２は、音声及び画像間の少なくとも１つの出力信号を、車内の乗員や車外に情報を視覚的又は聴覚的に通知可能な出力デバイスに送信する。図３０の例では、出力デバイスとして、音声スピーカ１２０６１、ディスプレイユニット１２０６２、及びインストルメントパネル１２０６３が例示される。例えば、ディスプレイユニット１２０６２は、車載ディスプレイやヘッドアップディスプレイの少なくとも１つを含み得る。
【0135】
図２６は、撮像ユニット１２０３１の設置位置の一例を示す図である。
【0136】
図２６では、撮像ユニット１２０３１として、撮像ユニット１２１０１、１２１０２、１２１０３、１２１０４及び１２１０５が設けられている。
【0137】
例えば、撮像ユニット１２１０１、１２１０２、１２１０３、１２１０４及び１２１０５は、車両１２１００の、フロントノーズ、サイドミラー、リヤバンパ、バックドア、車内のフロントガラスの上側などの位置に設置される。フロントノーズに設けられた撮像ユニット１２１０１と、車内のフロントガラスの上側に設けられた撮像ユニット１２１０５とは、主に車両１２１００の前方側の画像を取得する。サイドミラーに設けられた撮像ユニット１２１０２及び１２１０３は、主に車両１２１００の側面の画像を取得する。リヤバンパ又はバックドアに設けられた撮像ユニット１２１０４は、主に車両１２１００の後方側の画像を取得する。車内のフロントガラスの上側に設けられた撮像ユニット１２１０５は、主に先行車両、歩行者、障害物、信号機、交通標識、車線などを検出するために使用できる。
【0138】
さらに、図２６は、撮像ユニット１２１０１～１２１０４の撮影範囲の一例を示す。撮像範囲１２１１１は、フロントノーズに設けられた撮像ユニット１２１０１の撮像範囲を表し、撮像範囲１２１１２及び１２１１３は、サイドミラーに設けられた撮像ユニット１２１０２及び１２１０３の撮像範囲をそれぞれ表し、撮像範囲１２１１４は、リヤバンパ又はバックドアに設けられた撮像ユニット１２１０４の撮像範囲を表す。例えば、撮像ユニット１２１０１～１２１０４によって収集された複数の画像データを互いに重ね合わせると、車両１２１００を上側から見たときの俯瞰画像を得ることができる。
【0139】
撮像ユニット１２１０１～１２１０４の少なくとも１つは、距離情報を取得する機能を有し得る。例えば、撮像ユニット１２１０１～１２１０４の少なくとも１つは、複数の撮像素子を含むステレオカメラであってもよく、位相差検出用の画素を含む撮像素子であってもよい。
【0140】
例えば、撮像ユニット１２１０１～１２１０４から得た距離情報に基づいて、撮像範囲１２１１１～１２１１４のそれぞれの３次元物体までの距離と時間経過に伴う距離の変動（車両１２１００に対する相対速度）とを得ることにより、マイクロコンピュータ１２０５１は、特に、車両１２１００の進行経路上にあり、所定速度（例えば、０ｋｍ／ｈ以上）で走行する車両１２１００とほぼ同一方向に走行する最も近接した３次元物体を、先行車両として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車両の手前に予め確保すべき車間距離を設定して、自動ブレーキ制御（追従停止制御も含む）、自動加速制御（追従加速制御も含む）などを行うことができる。上述のように、運転者の操作を伴わずに、車両が自律的に走行する自動運転のための協調制御などを行うことができる。
【0141】
例えば、マイクロコンピュータ１２０５１は、撮像ユニット１２１０１～１２１０４から得た距離情報に基づいて、複数の３次元物体データを、二輪車両のデータ、一般的な車両のデータ、大型車両のデータ、歩行者のデータ、及び電柱などの他の３次元物体のデータに分類することにより、３次元物体に関する３次元物体データを抽出することができ、３次元物体データを自動障害物回避に使用することができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周囲にある障害物を、車両１２１００の運転者が視覚的に認識できる障害物と、運転者が視覚的に認識することが困難な障害物とに区別する。さらに、マイクロコンピュータ１２０５１は、障害物のそれぞれとの衝突の危険度を示す衝突リスクを判断する。衝突リスクが設定値以上であり、衝突が発生するおそれがある状況では、マイクロコンピュータ１２０５１は、音声スピーカ１２０６１やディスプレイユニット１２０６２を介して運転者に警報を出力したり、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行ったりすることによって、衝突回避のために運転を支援することができる。
【0142】
撮像ユニット１２１０１～１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像ユニット１２１０１～１２１０４によって収集された画像に歩行者が存在するか否かを判断することで、歩行者を認識することができる。例えば、歩行者認識は、赤外線カメラとしての撮像ユニット１２１０１～１２１０４によって収集された画像中の特定点を抽出する手順と、物体の輪郭線を示す一連の特定点に対してパターンマッチング処理を行い、物体が歩行者であるか否かを判断する手順とによって行われる。マイクロコンピュータ１２０５１が、撮像ユニット１２１０１～１２１０４によって収集された画像上に歩行者が存在すると判断して、歩行者を認識すると、音声画像出力ユニット１２０５２は、ディスプレイユニット１２０６２を制御して、認識された歩行者を強調するために四角形輪郭線を重ねて表示する。さらに、音声画像出力ユニット１２０５２は、ディスプレイユニット１２０６２を制御して、歩行者を示すアイコンなどを所望の位置に表示させてもよい。
【0143】
以上、本開示による技術が適用可能な車両制御システムの一例について説明してきた。本開示による技術は、上述した構成のうち、撮像ユニット１２０３１、運転者状態検出ユニット１２０４１などに適用可能である。
【0144】
以上、本開示の実施形態について説明してきたが、本開示の技術的範囲は上述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲で様々な変更を加えることができる。さらに、他の実施形態や変更例における構成要素を、適宜組み合わせることができる。
【0145】
さらに、本明細書に記載されている実施形態の効果は例示的なものに過ぎず、他の効果が限定されることなく制限なく存在する可能性がある。
【0146】
さらに、本技術では以下の構成を採用することができる。
（１）
画素アレイユニットであって、
複数の画素と、
アイソレーション構造と、を含み、複数の画素の各画素が、アイソレーション構造によって複数の画素の１つ又は複数の近隣の画素から分離されており、各画素が、
光電変換領域と、
第１の転送トランジスタと、
第２の転送トランジスタと、
第１の転送トランジスタによって光電変換領域に選択的に結合された第１の読み出し回路と、
第２の転送トランジスタによって光電変換領域に選択的に結合された第２の読み出し回路とを含む、画素アレイユニット
を備える撮像デバイス。
（２）
第２の読み出し回路がアドレスイベント検出読み出し回路である、（１）に記載の撮像デバイス。
（３）
第１の読み出し回路が撮像信号生成読み出し回路である、（１）又は（２）に記載の撮像デバイス。
（４）
画素アレイユニットが、複数の画素グループを含み、複数の画素グループの第１の画素グループを有する各画素が、第１の画素グループの他の画素からアイソレートされた、（１）～（３）のいずれかに記載の撮像デバイス。
（５）
アイソレーション構造が誘電性構造である、（１）～（４）のいずれかに記載の撮像デバイス。
（６）
誘電性構造が第１の画素グループ内の画素のそれぞれを取り囲む、（５）に記載の撮像デバイス。
（７）
誘電性構造が全厚誘電体トレンチである、（６）に記載の撮像デバイス。
（８）
第１の読み出し回路が、フローティングディフュージョン層と、増幅トランジスタと、選択トランジスタと、リセットトランジスタとを含む、（１）～（７）のいずれかに記載の撮像デバイス。
（９）
第２の読み出し回路が、電流電圧変換ユニットと、減算器とを含む、（１）～（８）のいずれかに記載の撮像デバイス。
（１０）
第２の読み出し回路が、第１のログトランジスタと第１の増幅トランジスタとを含む、（１）～（８）のいずれかに記載の撮像デバイス。
（１１）
第２の読み出し回路が、第１のログトランジスタと、第２のログトランジスタと、第１の増幅トランジスタと、第２の増幅トランジスタとを含む、（１）～（８）のいずれかに記載の撮像デバイス。
（１２）
第１の転送トランジスタが、Ｎ型転送ゲート及びＰ型転送ゲートのうちの第１の転送ゲートを含み、第２の転送トランジスタが、Ｎ型転送ゲート及びＰ型転送ゲートのうちの第２の転送ゲートを含む、（１）～（１１）のいずれかに記載の撮像デバイス。
（１３）
複数の画素に含まれる少なくとも第１の画素の光電変換領域が、第１及び第２の読み出し回路に同時に選択的に接続された、（１２）に記載の撮像デバイス。
（１４）
第１の転送ゲートを第２の転送ゲートに電気的に接続する、接合信号線をさらに備える
（１２）に記載の撮像デバイス。
（１５）
各画素に対して、第１の読み出し回路のすべての構成要素が、画素の前半に形成され、第２の読み出し回路のすべての構成要素が、画素の後半に形成された、（１）～（１４）のいずれかに記載の撮像デバイス。
（１６）
光電変換領域が平面図において複数の辺を含み、第１の転送ゲートが光電変換ユニットの第１の辺に沿って位置し、第２の転送ゲートが光電変換領域の第２の辺に沿って位置する、（１）～（１５）のいずれかに記載の撮像デバイス。
（１７）
各画素グループが、第１の単位画素と、第２の単位画素と、第３の単位画素と、第４の単位画素とをさらに含み、第１、第２、第３、及び第４の単位画素が、２ｘ２配列で配設された、（４）に記載の撮像デバイス。
（１８）
アイソレーション構造が単位画素のそれぞれの画素領域を画定し、各単位画素の回路素子が、画素アレイユニットにおける任意の近隣の単位画素の回路素子からアイソレーション構造によって分離された、（１）～（１７）のいずれかに記載の撮像デバイス。
（１９）
第１のアイソレーション構造が、完全に全厚トレンチアイソレーション構造である、（１）～（１８）のいずれかに記載の撮像デバイス。
（２０）
撮像レンズと、
固体撮像デバイスあって、
画素アレイユニットであって、
複数の画素と、
アイソレーション構造と、を含み、複数の画素の各画素が、アイソレーション構造によって複数の画素の１つ又は複数の近隣の画素から分離されており、各画素が、
光電変換領域と、
第１の転送トランジスタと、
第２の転送トランジスタと、
第１の転送トランジスタによって光電変換領域に選択的に結合された第１の読み出し回路と、
第２の転送トランジスタによって光電変換領域に選択的に結合された第２の読み出し回路とを含む、画素アレイユニットと、
固体撮像デバイスの動作を制御する制御ユニットと、を含む固体撮像デバイスと、
を備える電子装置。
（１）
画素アレイユニットであって、
複数の画素と、
アイソレーション構造と、を含み、複数の画素の各画素が、アイソレーション構造によって複数の画素の１つ又は複数の近隣の画素から分離されており、各画素が、
光電変換領域と、
第１の転送トランジスタと、
第２の転送トランジスタと、
第１の転送トランジスタによって光電変換領域に選択的に結合された第１の読み出し回路と、
第２の転送トランジスタによって光電変換領域に選択的に結合された第２の読み出し回路とを含む、画素アレイユニット
を備える撮像デバイス。
（２）
第２の読み出し回路がアドレスイベント検出読み出し回路である、（１）に記載の撮像デバイス。
（３）
第１の読み出し回路が撮像信号生成読み出し回路である、（１）又は（２）に記載の撮像デバイス。
（４）
画素アレイユニットが、複数の画素グループを含み、複数の画素グループの第１の画素グループを有する各画素が、第１の画素グループの他の画素からアイソレートされた、（１）～（３）のいずれかに記載の撮像デバイス。
（５）
アイソレーション構造が誘電性構造である、（１）～（４）のいずれかに記載の撮像デバイス。
（６）
誘電性構造が第１の画素グループ内の画素のそれぞれを取り囲む、（５）に記載の撮像デバイス。
（７）
誘電性構造が全厚誘電体トレンチである、（６）に記載の撮像デバイス。
（８）
第１の読み出し回路が、フローティングディフュージョン層と、増幅トランジスタと、選択トランジスタと、リセットトランジスタとを含む、（１）～（７）のいずれかに記載の撮像デバイス。
（９）
第２の読み出し回路が、電流電圧変換ユニットと、減算器とを含む、（１）～（８）のいずれかに記載の撮像デバイス。
（１０）
第２の読み出し回路が、第１のログトランジスタと第１の増幅トランジスタとを含む、（１）～（８）のいずれかに記載の撮像デバイス。
（１１）
第２の読み出し回路が、第１のログトランジスタと、第２のログトランジスタと、第１の増幅トランジスタと、第２の増幅トランジスタとを含む、（１）～（８）のいずれかに記載の撮像デバイス。
（１２）
第１の転送トランジスタが、Ｎ型転送ゲート及びＰ型転送ゲートのうちの第１の転送ゲートを含み、第２の転送トランジスタが、Ｎ型転送ゲート及びＰ型転送ゲートのうちの第２の転送ゲートを含む、（１）～（１１）のいずれかに記載の撮像デバイス。
（１３）
複数の画素に含まれる少なくとも第１の画素の光電変換領域が、第１及び第２の読み出し回路に同時に選択的に接続された、（１２）に記載の撮像デバイス。
（１４）
第１の転送ゲートを第２の転送ゲートに電気的に接続する、接合信号線をさらに備える
（１２）に記載の撮像デバイス。
（１５）
各画素に対して、第１の読み出し回路のすべての構成要素が、画素の前半に形成され、第２の読み出し回路のすべての構成要素が、画素の後半に形成された、（１）～（１４）のいずれかに記載の撮像デバイス。
（１６）
光電変換領域が平面図において複数の辺を含み、第１の転送ゲートが光電変換ユニットの第１の辺に沿って位置し、第２の転送ゲートが光電変換領域の第２の辺に沿って位置する、（１）～（１５）のいずれかに記載の撮像デバイス。
（１７）
各画素グループが、第１の単位画素と、第２の単位画素と、第３の単位画素と、第４の単位画素とをさらに含み、第１、第２、第３、及び第４の単位画素が、２ｘ２配列で配設された、（４）に記載の撮像デバイス。
（１８）
アイソレーション構造が単位画素のそれぞれの画素領域を画定し、各単位画素の回路素子が、画素アレイユニットにおける任意の近隣の単位画素の回路素子からアイソレーション構造によって分離された、（１）～（１７）のいずれかに記載の撮像デバイス。
（１９）
第１のアイソレーション構造が、完全に全厚トレンチアイソレーション構造である、（１）～（１８）のいずれかに記載の撮像デバイス。
（２０）
撮像レンズと、
固体撮像デバイスあって、
画素アレイユニットであって、
複数の画素と、
アイソレーション構造と、を含み、複数の画素の各画素が、アイソレーション構造によって複数の画素の１つ又は複数の近隣の画素から分離されており、各画素が、
光電変換領域と、
第１の転送トランジスタと、
第２の転送トランジスタと、
第１の転送トランジスタによって光電変換領域に選択的に結合された第１の読み出し回路と、
第２の転送トランジスタによって光電変換領域に選択的に結合された第２の読み出し回路とを含む、画素アレイユニットと、
固体撮像デバイスの動作を制御する制御ユニットと、を含む固体撮像デバイスと、
を備える電子装置。
【0147】
当業者は、添付特許請求の範囲又はその等価物の範囲内であれば、設計要件やその他の要因に応じて、様々な変更、組み合わせ、サブコンビネーション、改変を見出し得ることを理解すべきである。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】