知財求人 - 知財ポータルサイト「IP Force」
▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-05
(45)【発行日】2024-08-14
(54)【発明の名称】複数の感知トランジスタに結合されたパワートランジスタ
(51)【国際特許分類】
H01L 21/8234 20060101AFI20240806BHJP
H01L 27/088 20060101ALI20240806BHJP
H02M 1/00 20070101ALI20240806BHJP
H01L 25/16 20230101ALI20240806BHJP
H01L 27/06 20060101ALI20240806BHJP
H03K 17/687 20060101ALI20240806BHJP
G01R 31/28 20060101ALI20240806BHJP
H03K 17/00 20060101ALN20240806BHJP
【ＦＩ】
H01L27/088 B
H02M1/00 H
H01L25/16 A
H01L27/06 102A
H03K17/687 A
G01R31/28 Z
H03K17/00 B
【請求項の数】
20
(21)【出願番号】P 2021505704
(86)(22)【出願日】2019-07-30
(65)【公表番号】
(43)【公表日】2021-11-25
(86)【国際出願番号】 US2019044024
(87)【国際公開番号】W WO2020028291
(87)【国際公開日】2020-02-06
【審査請求日】2022-07-27
(31)【優先権主張番号】16/050,383
(32)【優先日】2018-07-31
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】クンタル ジョアルダール
(72)【発明者】
【氏名】ミン チュウ
(72)【発明者】
【氏名】ヴィジャイ クリシュナムルティ
(72)【発明者】
【氏名】ティクノ ハルジョノ
(72)【発明者】
【氏名】アンクル チャウハン
(72)【発明者】
【氏名】ヴィナヤク ヘッジ
(72)【発明者】
【氏名】マニシュ スリヴァスタヴァ
【審査官】西村 治郎
(56)【参考文献】
【文献】特開２００３－１７４０９８（ＪＰ，Ａ）
【文献】特開２０１５－１６７２３３（ＪＰ，Ａ）
【文献】特開２０１５－２１５８９９（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１６／０３１３３７８（ＵＳ，Ａ１）
【文献】中国特許出願公開第１０５２４２１９０（ＣＮ，Ａ）
【文献】韓国公開特許第２００７－００５０６０３（ＫＲ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／８２３４
Ｈ０１Ｌ ２７／０６
Ｈ０１Ｌ ２７／０８８
Ｈ０２Ｍ １／００
Ｈ０１Ｌ ２５／１６
Ｈ０３Ｋ １７／６８７
Ｇ０１Ｒ ３１／２８
Ｈ０３Ｋ １７／００
(57)【特許請求の範囲】
【請求項1】
電子デバイスであって、第１の半導体ダイと、
前記第１の半導体ダイに集積されるパワートランジスタであって、第１のゲートと、第１の端子と、第２の端子とを含む、前記パワートランジスタと、
前記第１の半導体ダイに集積される第１の感知トランジスタであって、前記第１のゲートに結合される第２のゲートと、第３の端子と、前記第２の端子に結合される第４の端子とを含む、前記第１の感知トランジスタと、
前記第１の半導体ダイに集積される第１の抵抗器であって、第１の温度係数を有し、前記第３の端子に結合される第５の端子と、第６の端子とを含む、前記第１の抵抗器と、
前記第１の半導体ダイに集積される第２の感知トランジスタであって、前記第１のゲートに結合される第３のゲートと、第７の端子と、前記第２の端子に結合される第８の端子とを含む、前記第２の感知トランジスタと、
前記第１の半導体ダイに集積される第２の抵抗器であって、第２の温度係数を有し、前記第７の端子に結合される第９の端子と、第１０の端子とを含む、前記第２の抵抗器と、
前記第１の抵抗器の第６の端子に結合される第１のノードと、前記第２の抵抗器の第１０の端子に結合される第２のノードとを含むコントローラと、
を含む、電子デバイス。
【請求項2】
請求項１に記載の電子デバイスであって、前記第１の端子が前記パワートランジスタのソースであり、前記第２の端子が前記パワートランジスタのドレインであり、前記第３の端子が前記第１の感知トランジスタのソースであり、前記第４の端子が前記第１の感知トランジスタのドレインであり、前記第７の端子が前記第２の感知トランジスタのソースであり、前記第８の端子が前記第２の感知トランジスタのドレインである、電子デバイス。
【請求項3】
請求項２に記載の電子デバイスであって、前記パワートランジスタと前記第１の感知トランジスタと前記第２の感知トランジスタとが、各々、ｎ金属酸化物半導体電界効果トランジスタ（ｎＭＯＳＦＥＴ）である、電子デバイス。
【請求項4】
請求項１に記載の電子デバイスであって、前記パワートランジスタと前記第１の感知トランジスタと前記第２の感知トランジスタとが、各々、ｐ金属酸化物半導体電界効果トランジスタ（ｐＭＯＳＦＥＴ）である、電子デバイス。
【請求項5】
請求項１に記載の電子デバイスであって、前記コントローラが、前記パワートランジスタの第１の端子に結合される第３のノードを更に含む、電子デバイス。
【請求項6】
請求項１に記載の電子デバイスであって、第２の半導体ダイであって、前記コントローラが集積される、前記第２の半導体ダイを更に含む、電子デバイス。
【請求項7】
請求項５に記載の電子デバイスであって、前記コントローラが、前記第６の端子から前記第１の端子への仮想接続と、前記第１０の端子から前記第１の端子への仮想接続とを提供するように構成される、電子デバイス。
【請求項8】
請求項５に記載の電子デバイスであって、前記コントローラが、前記第１のノードにおける第１の電圧を前記第２のノードにおける第２の電圧と前記第３のノードにおける第３の電圧とに等しく維持するように構成される、電子デバイス。
【請求項9】
請求項１に記載の電子デバイスであって、前記コントローラが、
第１の感知電流と第２の感知電流とを生成し、
前記第１の感知電流と前記第２の感知電流とを用いて所望の感知電流の値を演算する、
ように構成され、
前記所望の感知電流が、前記第１の端子と前記第２の端子との間を流れる電流をスケールダウンしたものである、電子デバイス。
【請求項10】
請求項１に記載の電子デバイスであって、前記第１及び第２の温度係数が、異なる大きさである、電子デバイス。
【請求項11】
電子ヒューズ（ｅＦｕｓｅ）、であって、コントローラと、
第１のトランジスタであって、前記第１のトランジスタの第１の端子と第２の端子との間で負荷電流を導通するように構成され、前記第１の端子が第１のノードにおいて前記コントローラに結合する、前記第１のトランジスタと、
前記第２の端子において前記第１のトランジスタに結合される第２のトランジスタであって、前記第２のトランジスタの第３の端子が第２のノードにおいて第１の抵抗器を介して前記コントローラに結合し、前記第１の抵抗器が第１の温度係数を有する、前記第２のトランジスタと、
前記第２の端子において前記第１のトランジスタに結合される第３のトランジスタであって、前記第３のトランジスタの第４の端子が第３のノードにおいて第２の抵抗器を介して前記コントローラに結合し、前記第２の抵抗器が第２の温度係数を有する、前記第３のトランジスタと、
を含み、
前記コントローラが、前記第１の温度係数の関数である第１の感知電流と、前記第２の温度係数の関数である第２の感知電流とを生成するように構成される、ｅＦｕｓｅ。
【請求項12】
請求項１１に記載のｅＦｕｓｅであって、前記コントローラが、前記第１の感知電流と前記第２の感知電流とを用いて所望の電流値を演算するように更に構成される、ｅＦｕｓｅ。
【請求項13】
請求項１２に記載のｅＦｕｓｅであって、前記コントローラが、前記所望の電流値が事前定義された値より大きいと前記コントローラが判定した場合に電気システムをオフにするように更に構成される、ｅＦｕｓｅ。
【請求項14】
請求項１１に記載のｅＦｕｓｅであって、前記第１、第２及び第３のトランジスタが、各々、ｎ金属酸化物半導体電界効果トランジスタ（ｎＭＯＳＦＥＴ）である、ｅＦｕｓｅ。
【請求項15】
請求項１１に記載のｅＦｕｓｅであって、前記第１、第２及び第３のトランジスタが、各々、ｐ金属酸化物半導体電界効果トランジスタ（ｐＭＯＳＦＥＴ）である、ｅＦｕｓｅ。
【請求項16】
請求項１１に記載のｅＦｕｓｅであって、前記コントローラが、前記第１の端子から前記第３の端子への仮想接続と、前記第１の端子から前記第４の端子への仮想接続とを提供するように更に構成される、ｅＦｕｓｅ。
【請求項17】
請求項１１に記載のｅＦｕｓｅであって、前記コントローラが、前記第１のノードにおける第１の電圧を前記第２のノードにおける第２の電圧と前記第３のノードにおける第３の電圧とに等しく維持するように更に構成される、ｅＦｕｓｅ。
【請求項18】
方法であって、第１の抵抗器を介して第１の感知トランジスタに結合される第１のノードと第２の抵抗器を介して第２の感知トランジスタに結合される第２のノードとを含むコントローラによって、パワートランジスタに結合される前記第１の感知トランジスタを介して受け取られる第１の感知電流と前記パワートランジスタに結合される前記第２の感知トランジスタを介して受け取られる第２の感知電流とを測定することと、
前記コントローラによって、前記第１の感知電流と前記第２の感知電流とを用いて所望の感知電流値を演算することと、
前記コントローラによって、前記所望の感知電流値を用いて前記パワートランジスタを介して流れる負荷電流を演算することと、
を含む、方法。
【請求項19】
請求項１８に記載の方法であって、前記コントローラによって、前記負荷電流を閾値と比較することと、
前記負荷電流が閾値に等しいかそれ以上であるとの判定に基づく電気システムのターンオフを容易にすることと、
を更に含む、方法。
【請求項20】
請求項１８に記載の方法であって、前記第１の抵抗器が第１の温度係数を有し、前記第２の抵抗器が第２の温度係数を有し、前記第１の温度係数と前記第２の温度係数とが異なる、方法。
【発明の詳細な説明】
【技術分野】
【0001】
電子デバイスには、大規模（high magnitude）信号（例えば、１０Ａ）から導出される小規模信号（例えば、１０ｍＡ）を用いて大規模信号を演算する測定システムを含むものがある。
【発明の概要】
【0002】
少なくとも一つの例において、電子デバイスが、第１の半導体ダイ、第１の半導体ダイに集積されるパワートランジスタ、第１の半導体ダイに集積される第１の感知トランジスタ、第１の半導体ダイに集積される第１の抵抗器、第１の半導体ダイに集積される第２の感知トランジスタ、及び、第１の半導体ダイに集積される第２の抵抗器を含む。パワートランジスタは、第１のゲートと第１の端子と第２の端子とを含む。第１の感知トランジスタは、第２のゲートと第３の端子と第４の端子とを含む。第２のゲートは第１のゲートに結合され、第４の端子は第２の端子に結合される。第１の抵抗器は、第１の温度係数を有し、第５の端子と第６の端子とを含む。第３の端子は第５の端子に結合される。第２の感知トランジスタは、第３のゲート、第７及び第８の端子を含み、第３のゲートは第１のゲートに結合され、第８の端子は第２のゲートに結合される。第２の抵抗器は、第２の温度係数を有し、第９の端子と第１０の端子を含む。第７の端子は第９の端子に結合される。
【0003】
少なくとも別の例において、電子ヒューズ（ｅＦｕｓｅ）が、コントローラと、第１のトランジスタと、第２のトランジスタと、第３のトランジスタとを含む。第１のトランジスタの第１の端子と第２の端子との間の負荷電流を導通するように構成され、第１のトランジスタの第１の端子が第１のノードにおいてコントローラに結合される。第２のトランジスタは、第２の端子で第１のトランジスタに結合され、第２のトランジスタの第３の端子が、第２の端子で第１の抵抗器を介してコントローラに結合され、第１の抵抗器が第１の温度係数を有する。第３のトランジスタは、第２の端子で第１のトランジスタに結合され、第３のトランジスタの第４の温度係数が、第３のノードにおいて第２の抵抗器を介してコントローラに結合され、第２の抵抗器が第２の温度係数を有し、コントローラは、第１の温度係数の関数である第１の感知電流と第２の温度係数の関数である第２の感知電流とを生成するように構成される。
【0004】
少なくとも別の例において、或る方法が、コントローラによって、第１の感知電流及び第２の感知電流を測定することと、コントローラによって、第１及び第２の感知電流を用いて所望の感知電流値を演算することと、コントローラによって、所望の感知電流値を用いてパワートランジスタを介して流れる負荷電流を演算することとを含む。第１の感知電流は第１の感知トランジスタを介して受け取られ、第２の感知電流は第２の感知トランジスタを介して受け取られる。第１及び第２のトランジスタはパワートランジスタに結合する。第１のトランジスタは第１の抵抗器を介してコントローラに結合し、第２の感知トランジスタは第２の抵抗器を介してコントローラに結合する。
【図面の簡単な説明】
【0005】
【図1】種々の例における例示的な電子デバイスを示す。
【0006】
【図2A】種々の例における電子デバイスの例示的なコントローラユニットを示す。
【0007】
【図2B】種々の例における電子デバイスの別の例示的なコントローラユニットを示す。
【0008】
【図3】種々の例において感知電流を演算するための例示的な方法を示す。
【発明を実施するための形態】
【0009】
パワー回路には、場合によって負荷に電流（以下、負荷電流と呼ぶ）を供給するパワートランジスタを用いるものがある。この負荷電流は、大電流（例えば、１０Ａ）であり、電子ヒューズ（ｅＦｕｓｅ）などのいくつかのパワーシステム応用例において測定する必要がある。このような大きな規模の電流は、例えば電流計を用いる、負荷電流の直接測定とは対照的に、間接的に測定することが好ましい。間接的な測定は、パワートランジスタがオンにされたときに、感知トランジスタがパワートランジスタの負荷電流を示すドレイン・ソース電流（本明細書では感知電流とも呼ばれる）を有するような様式で、感知トランジスタをパワートランジスタに結合することによって成され得る。感知トランジスタは、パワートランジスタの大きさに対してサイズが小さい（例えば、チャネル幅が小さい）。従って、感知電流を測定すること（すなわち、換言すれば、感知すること）によって、感知電流よりも規模がはるかに大きな負荷電流を間接的に測定することができる。この間接的な測定は、パワートランジスタとは異なるサイズの感知トランジスタを用いることによって容易になる。サイズは、負荷電流が、乗算係数によって感知電流に関連するように選択され得る。場合によっては、この乗算係数は感知比（sense ratio）と呼ばれる。感知電流を感知することに続いて、感知比を感知電流と乗算して、負荷電流を演算することができる。感知電流を測定（又は感知）し、負荷電流を演算するために、パワートランジスタ及び感知トランジスタに結合される測定回路を用いることができる。
【0010】
感知比は、それぞれ、感知トランジスタ及びパワートランジスタの電流フロー経路に沿った抵抗の比として表され得る。感知トランジスタ及びパワートランジスタにおいて電流が遭遇する抵抗は、パワートランジスタ及び感知トランジスタを作製するために用いられる材料の導電特性のために導入される寄生抵抗を含む。また、これらの寄生抵抗は、二つの電流フロー経路に沿って異なっている。抵抗は温度の関数であるため、パワートランジスタ及び感知トランジスタ両方の寄生抵抗は、温度と共に変化するが、異なるレートでは、感知比に誤差を導入し、これは、更に負荷電流の測定／演算に誤差を導入する。別の言い方をすると、両方のトランジスタの寄生抵抗は温度と共に異なって変化するので、感知比が変化し、そのため、感知電流が温度と共に変化するにつれて測定負荷電流値に誤差が導入される。また、負荷電流に対する感知電流の関係は、パワートランジスタに提供されるゲート・ソース（ＶＧＳ）バイアスの関数として変化し得る。
【0011】
感知トランジスタ及びパワートランジスタを含むパワー回路について、感知電流に対する寄生抵抗及び／又はゲートバイアスの影響を緩和するために、幾つかの例において、少なくとも二つの感知トランジスタがパワートランジスタに結合される。少なくとも二つの感知トランジスタの各々は、それぞれのソース端子において、異なる抵抗器（以降、補償抵抗器と称する）に結合する。これらの補償抵抗器は、少なくとも部分的に、温度及びゲート・ソースバイアス変化に起因して感知電流に導入される誤差を補償する。少なくとも幾つかの例において、補償抵抗器の温度係数は異なっている。幾つかの例において、以下に更に説明するように、パワートランジスタの負荷電流は、少なくとも部分的に、補償抵抗器の既知の温度係数値と、感知トランジスタから測定される感知電流とを用いて演算することができる。要素（例えば、金属）を用いることによって、又は異なる要素（例えば、ポリシリコン及び金属）を合成することによって、異なる温度係数を有する補償抵抗器を製造することができる。幾つかの例において、一方の補償抵抗器がポリシリコンを含み、他方の補償抵抗器が金属を含む。他の例において、一方の補償抵抗器が金属とポリシリコンの両方を含み得、他方の補償抵抗器が金属を含み得る。他の例において、一つ又はそれ以上の要素の種々の他の組み合わせを用いて、異なる温度係数を有する補償抵抗器を製造することができる。少なくとも幾つかの例において、温度係数値を定量化することができる。
【0012】
ここで図１を参照すると、例示的な電子デバイス１００が示されている。電子デバイス１００は、半導体ダイ１０２上に集積されるパワートランジスタ１０４を含む。また、電子デバイス１００は、半導体ダイ１０２上に集積される感知トランジスタ１０６、１０８を含む。一例において、パワートランジスタ１０４及び感知トランジスタ１０６、１０８は、ｎ金属酸化物半導体電界効果トランジスタ（ｎＭＯＳＦＥＴ又はｎＭＯＳ）である。このような例において、パワートランジスタ１０４は、ドレイン端子ｌ０４ｄ、ソース端子ｌ０４ｓ、及びゲート端子ｌ０４ｇを含む。感知トランジスタ１０６は、ドレイン端子ｌ０６ｄ、ソース端子ｌ０６ｓ、及びゲート端子ｌ０６ｇを含む。感知トランジスタ１０８は、ドレイン端子ｌ０８ｄ、ソース端子ｌ０８ｓ、及びゲート端子ｌ０８ｇを含む。ドレイン端子ｌ０４ｄ、ｌ０６ｄ、及びｌ０８ｄは、ノード１１１において互いに結合する。
【0013】
幾つかの例において、パワートランジスタ１０４は、半導体ダイ１０２に集積される多数（例えば、１０００のオーダー）のトランジスタセルを含み、オンにされたときにパワートランジスタ１０４が比較的大きなドレイン・ソース電流を有するように並列に共に結合される。上述のように、幾つかの例において、感知トランジスタ１０６、１０８は、同じ半導体ダイ１０２上に製造され、パワートランジスタ１０４と同じプロセスフローで製造される。感知トランジスタ１０４、１０６は、パワートランジスタ１０４よりもはるかに小さなサイズとされる。幾つかの実施例において、感知トランジスタ１０６、１０８は、半導体ダイ１０２に集積されて共に並列に結合されるトランジスタセルを含むが、感知トランジスタ１０６、１０８を構成する並列接続されたトランジスタセルは、パワートランジスタ１０４を構成する並列接続されたトランジスタセルよりもはるかに数が少ない。動作において、感知トランジスタ１０６、１０８及びパワートランジスタ１０４の両方がオンにされると、感知トランジスタ１０６、１０８のそれぞれのドレイン・ソース電流（すなわち、感知電流）は、パワートランジスタ１０４の電流よりもはるかに小さくなる。
【0014】
作製及び製造の観点から、幾つかの例において、パワートランジスタ１０４及び感知トランジスタ１０６、１０８は、それらのそれぞれのドレイン端子を共に効率的に結合する、半導体ダイ１０２におけるドレイン端子ｌ０４ｄ、ｌ０６ｄ、及びｌ０８ｄなどのそれらのドレイン端子を形成するシリコンの領域を共有する。この結合されたドレイン端子は、ドレイン端子１１０と記される。シリコンのこの共有領域は、パワートランジスタ及び感知トランジスタがｎＭＯＳトランジスタである幾つかの例のために、半導体ダイ１０２におけるドレイン領域と呼ぶことができる。抵抗器１０５及び抵抗器１０７が、ドレイン端子１１０の寄生（及び／又は分散）抵抗を表す。ＲＳＵＢ１及びＲＳＵＢ２が、それぞれ、ドレイン端子１１０の寄生抵抗に対する抵抗器１０７及び１０５の抵抗寄与を示すとする。これら二つの寄生抵抗ＲＳＵＢ１＋ＲＳＵＢ２の合計は、ドレイン端子１１０の総寄生抵抗である。言い換えると、図１の回路は、ノード１１１にそれぞれ接続される感知トランジスタ１０６、１０８のドレイン端子ｌ０６ｄ、ｌ０８ｄを示し、抵抗器１０５が、パワートランジスタ１０４及び感知トランジスタ１０６、１０８の両方と共通の寄生抵抗ＲＳＵＢ２を表すことを示す。抵抗器１１４が、パワートランジスタ１０４のソース端子ｌ０４ｓに関連する寄生抵抗を表す。
【0015】
抵抗器１０６Ｒが、感知トランジスタ１０６のソース端子ｌ０６ｄに結合される第１の端子１３５と、コントローラ１３２の一部であるサブコントローラ１５０の第１のノード１２０に結合される第２の端子１３６とを有する。コントローラ１３２は、幾つかの例において、トランジスタ１０４のゲート端子ｌ０４ｇを制御する他の付加された回路要素（図１に明示的に示されていない）を含む。コントローラユニット１３２は、幾つかの例において、処理ユニット（図１には明示的に示されていないが、図２（ａ）に関して以下で説明する）及びストレージ（例えば、ＲＡＭ（ランダムアクセスメモリ）、ＲＯＭ（読み出し専用メモリ））を含み、これは、機械実行可能命令を格納する任意の適切なタイプの非一時的コンピュータ読み取り可能媒体を含み得る。機械実行可能命令は、処理ユニットによって実行されると、処理ユニットに、本明細書でコントローラユニット１３２に帰属する一つ又はそれ以上の行為を実施させる。コントローラユニット１３２は、トランジスタ１０６、１０８にそれぞれ結合され、第１の感知電流ＩＳＮＳ１及び第２の感知電流ＳＮＳ２をそれぞれ感知／測定するように構成される第１のサブコントローラ１５０（「サブコントローラ１５０」）及び第２のサブコントローラ１６０（「サブコントローラ１６０」）を含む。以下に更に述べるように、第１の感知電流及び第２の感知電流の両方は、トランジスタ１０４の所望の感知電流の演算を容易にし、これにより、トランジスタ１０４のドレイン・ソース電流の演算が容易となる。図２に示される特定の例において、コントローラ１３２は第２の半導体ダイ１１８上に集積される。幾つかの例において、コントローラ１３２は半導体ダイ１０２上に集積される。
【0016】
サブコントローラ１５０は、パワートランジスタ１０４の端子１１２に結合されるノード１３８を含む。端子１１２は、抵抗器１１４を介してソース端子ｌ０４ｓに結合される。サブコントローラ１５０は、抵抗器１０６Ｒに結合されて、抵抗器１０６Ｒからパワートランジスタ１０４の端子１１２への仮想接続を提供する。サブコントローラ１５０は演算増幅器１２４を含み、演算増幅器１２４は、パワートランジスタ１０４の端子１１２に結合される第１の入力ポート１３９と、抵抗器１０６Ｒの第２の端子１３６に結合される第２の入力ポート１４０と、出力ポート１４１とを含む。サブコントローラ１５０は、ゲート端子ｌ２８ｇ、ソース端子ｌ２８ｓ、及びドレイン端子ｌ２８ｄを有するパストランジスタ１２８を更に含む。ゲート端子ｌ２８ｇは演算増幅器１２４の出力ポート１４１に接続され、ソース端子ｌ２８ｓは抵抗器１０６Ｒの端子１３６に接続されている。サブコントローラ１５０は、サブコントローラ１５０が抵抗器１０６Ｒ及びパワートランジスタ１０４の端子１１２に結合されて、第１のノード１２０における第１の電圧を、ノード１３８における第２の電圧を実質的に等しく維持する負のフィードバック配置を含む。サブコントローラ１５０は、抵抗器１０６Ｒの第２の端子１３６からパワートランジスタ１０４の端子１１２に無視し得る量の電流しか流れないようにし、それによってノード１３８と１２０との間に仮想接続を提供する。
【0017】
抵抗器１０６Ｒと同様に、抵抗器１０８Ｒが、感知トランジスタ１０８のソース端子ｌ０８ｓに結合される第１の端子１３３と、上述のようにコントローラ１３２の一部であるサブコントローラ１６０の第１のノード１２２に結合される第２の端子１３４とを有する。サブコントローラ１６０は、パワートランジスタ１０４の端子１１２に結合されるノード１４４を含む。サブコントローラ１６０は、抵抗器１０８Ｒに結合されて、抵抗器１０８Ｒからパワートランジスタ１０４の端子１１２への仮想接続を提供する。サブコントローラ１６０は演算増幅器１２６を含み、演算増幅器１２６は、パワートランジスタ１０４の端子１１２に結合される第１の入力ポート１４６、抵抗器１０８Ｒの第２の端子１２４に結合される第２の入力ポート１４８、及び出力ポート１５１を含む。サブコントローラ１６０は、ゲート端子ｌ３０ｇ、ソース端子ｌ３０ｓ、及びドレイン端子ｌ３０ｄを有するパストランジスタ１３０を更に含む。ゲート端子ｌ３０ｇは演算増幅器１２６の出力ポート１５１に接続され、ソース端子ｌ３０ｓは抵抗器１０８Ｒの端子１３４に接続されている。サブコントローラ１６０は、サブコントローラ１６０が抵抗器１０８Ｒに及びパワートランジスタ１０４の端子１１２に結合されて、第１のノード１２２における第１の電圧をノード１４４における第２の電圧と実質的に等しく維持する、負のフィードバック配置を含む。サブコントローラ１６０は、抵抗器１０８Ｒの第２の端子１３４からパワートランジスタ１０４の端子１１２に無視し得る量の電流しか流れないようにし、それによってノード１４４と１２２との間に仮想接続を提供する。
【0018】
抵抗器１０６Ｒ、１０８Ｒは、半導体ダイ１０２上で集積されている。抵抗器１０６Ｒ、１０８Ｒは温度係数が異なる。例えば、抵抗器１０６Ｒは、或る要素（例えば、金属）を用いることによって、又は、異なる要素（例えば、ポリシリコン及び金属）を合成することによって製造され得る。抵抗器１０６Ｒの温度係数は、ＴＣ１０６によって表記することができる。一方、抵抗器１０８Ｒは、抵抗器１０８Ｒの結果として生じる温度係数が抵抗器１０６Ｒの温度係数とは異なるように、一つ又はそれ以上の要素の異なる組み合わせを用いて製作され得る。抵抗器１０８Ｒの温度係数はＴＣ１０８で表記することができ、温度係数ＴＣ１０６とＴＣ１０８は等しくない。少なくとも幾つかの例において、抵抗器１０６Ｒ、１０８Ｒは、寄生抵抗がトランジスタ１０４のドレイン・ソース電流の演算に及ぼす影響を補償する抵抗を有するように設計される。少なくとも幾つかの例において、これらの温度係数値は、定量化され、コントローラユニット１３２のメモリに格納される。幾つかのシナリオでは、温度係数は、時間の経過と共に又は何らかの他の理由のため変化する可能性があるので、温度係数の蓄積値を補正する必要がある。このようなシナリオでは、コントローラユニット１３２は、少なくとも部分的に、後述する式１を用いることによって、温度係数値を自動補正するように構成され得る。
【0019】
負荷電流は感知比と感知電流との積であり、感知比は、上述のように、感知電流によって見られる抵抗と負荷電流によって見られる抵抗との比である。従って、感知電流Ｉｓｎｓは、Ｉｓｎｓ＝ＩＬ×（ＲＬ／ＲＳ）として表すことができ、ここで、ＩＬは負荷電流であり、ＲＬは負荷電流によって見られる抵抗であり、ＲＳは感知電流によって見られる抵抗である。これらの抵抗は、温度の二次関数として表すことができ、感知電流に対して次の式を導く。Ｉｓｎｓ＝Ｉｓｎｓ０（ｌ＋ＴＣｌｓｎｓΔＴ＋ＴＣ２ｓｎｓΔＴ２）。ここで、Ｉｓｎｓ０は所望の感知電流（すなわち、温度に依存しない感知電流）であり、ΔＴは温度の変化であり、ＴＣｌｓｎｓ及びＴＣ２ｓｎｓは、それぞれ、所望の感知電流の線形及び二次温度係数である。幾つかのシナリオにおいて、真の感知比値がコントローラユニット１３２に格納され、感知電流は、温度変動のために調整（又は幾つかの例において、自動補正）される。
【0020】
上述したように、サブコントローラ１５０は、抵抗器１０６Ｒの第２の端子１３６からパワートランジスタ１０４の端子１１２に無視し得る量の電流しか流れないようにし、それによってノード１３８と１２０との間に仮想接続を提供する。同様に、サブコントローラ１６０は、無視し得る量の電流のみを抵抗器１０８Ｒの第２の端子１３４からパワートランジスタ１０４の端子１１２に流し、それによってノード１３８（又はノード１４４）と１２２との間に仮想接続を提供する。別の言い方をすると、ノード１２０における電圧電位とノード１３８における電圧電位とは実質的に類似しており、ノード１２２における電圧電位とノード１４４における電圧電位とは実質的に類似している。ここで、電子デバイス１００の動作を参照すると、トランジスタ１０４が（コントローラユニット１３２を介して送られるゲート信号によって）オンにされると、（ドレイン・ソース電圧に応じて）トランジスタ１０４から負荷電流が流れる。トランジスタ１０６、１０８は、負荷電流をミラーリングする電流がトランジスタ１０６、１０８から流れるようにトランジスタ１０４に結合される。演算増幅器１２４及び１２６は非常に高い入力インピーダンスを有するので、トランジスタ１０６、１０８を流れる感知電流は、ＩＳＮＳ１及びＳＮＳ２として、それぞれ、パストランジスタ１２８、１３０を介して減衰されずに流れ続ける。パストランジスタ１２８、１３０は、トランジスタ１２８、１３０が飽和領域において動作しているようにバイアスされ、そのため、それらを介して流れる電流はそれぞれのゲート電圧のみに依存する。サブコントローラ１５０、１６０において用いられる負のフィードバック配置のため、ノード１２０、１２２での電位を、それぞれノード１３８、１４４における電位と異なるようにさせる擾乱が、それぞれ、演算増幅器１２４、１２６によって補償される。別の言い方をすると、パワートランジスタ１０４と感知トランジスタ１０６、１０８との間の電流のミラーリングが歪んでいる場合、それは、それぞれ、パストランジスタ１２８、１３０のゲートに結合されている演算増幅器１２４、１２６の出力における等価の調節によって補償される。この結果、ノード１２０、１２２における電圧及び感知電流ＩＳＮＳ１、ＳＮＳ２がそれぞれ自動的に補正される。
【0021】
上述の例の幾つかにおいて、トランジスタ１０４、１０６、１０８は、それぞれ、ｎ金属酸化物半導体電界効果トランジスタ（ｎＭＯＳＦＥＴ）である。他の例において、トランジスタ１０４、１０６、１０８は、それぞれｐ金属酸化物半導体電界効果トランジスタ（ｐＭＯＳＦＥＴ）である。幾つかの例において、トランジスタ１０６、１０８は、垂直ｎＭＯＳＦＥＴである。しかしながら、例は、垂直トランジスタに限定されず、横方向のトランジスタを含み得る。図１に例示されている例において、パストランジスタ１２８、１３０はｐ金属酸化物半導体電界効果トランジスタである。他の例において、トランジスタ１２８、１３０は、ｎ金属酸化物半導体電界効果トランジスタである。
【0022】
次に、図２（ａ）を参照すると、例示のコントローラユニット１３２が示されている。コントローラユニット１３２は、所望の感知電流を演算することを容易にし、これは、パワートランジスタのドレイン・ソース電流の演算を容易にする。一例において、コントローラユニット１３２は、処理ユニット（以下、「プロセッサ」）２０５、プロセッサ２０５に結合されるメモリユニット（以下、「メモリ」）２１０を含む。電流測定ユニット２０６はプロセッサ２０５に結合する。幾つかの例において、メモリ２１０は、ＲＡＭ（ランダムアクセスメモリ、及びＲＯＭ（読み取り専用メモリ））を含む。幾つかの例において、メモリ２１０は、機械実行可能命令を格納する任意の適切なタイプの非一時的コンピュータ読み取り可能媒体を含む。機械実行可能命令は、プロセッサ２０５によって実行されると、プロセッサ２０５に、本明細書でコントローラユニット１３２に帰属する一つ又はそれ以上の行為を実施させる。サブコントローラ１５０、１６０は、それぞれ、導体２０２、２０１を介して電流測定ユニット２０６に結合する。幾つかの例において、電流測定ユニット２０６は、感知電流ＩＳＮＳ１、ＳＮＳ２を電圧ＶＳＮＳ１及びＶＳＮＳ２に変換するように構成される既知の値の一つ又はそれ以上の抵抗器を含む。これらの電圧は、コントローラユニット１３２においてその出力が処理され得るアナログデジタルコンバータを用いて更にデジタル化され得る。
【0023】
プロセッサ２０５は、所望の感知電流Ｉｓｎｓ０を演算し、トランジスタ１０４のドレイン・ソース電流を演算するように構成される。ここで図３を参照すると、所望の感知電流を演算するための例示の方法３００が示されている。方法３００は、第１の感知電流ＩＳＮＳ１及び第２の感知電流ＳＮＳ２を測定することを含む工程３０５で始まる。これは、コントローラユニット１３２内にある電流測定ユニット２０６によって行われる。電流測定に続いて、測定された値は、プロセッサ２０５に通信され得、又は幾つかの例においてメモリ２１０に格納され得る。次に、方法３００は、所望の感知電流ＩＳＮＳ０を演算することを含む工程３１０に進む。幾つかの例において、この演算は、下記のように、第１及び第２の電流を定義する電流・温度関係を用いることによって実施される。
ここで、ＩＳＮＳ１、ＳＮＳ２は、サブコントローラ１５０、１６０から受け取られる感知電流値であり、ＩＳＮＳ０は所望の感知電流値であり、ＴＣｌＳＮＳ１、ＴＣｌｓｎｓ２は、それぞれ、１０６及び１０８に関連する感知電流の線形温度係数値であり、ＴＣ２ＳＮＳ１、ＴＣ２ｓｎｓ２は、それぞれ、１０６及び１０８に関連する感知電流の二次温度係数値であり、ΔＴは温度変化値である。ΔＴ及びＩＳＮＳ０値は未知である。上で定義した二次関係はいずれも、３つの既知の変数（式１では、ＴＣｌＳＮＳ１、ＴＣ２ｓｎｓｌ、ＩＳＮＳ１、式２では、ＴＣｌｓｎｓ２、ＴＣ２ｓｎｓ２、ＩＳＮＳ２）と二つの未知の変数を有する。既知の変数ＴＣｌＳＮＳ１、ＴＣ２ｓｎｓｌ、ＴＣ１ｓｎｓ２、ＴＣ２ｓｎｓ２は、メモリ２１０に格納され得る。ΔＴは、以下に示す式３を用いて、プロセッサ２０５によって演算され得る。
一方、ＩＳＮＳ０値は、以下に示す式４を用いて演算され得る。
【0024】
所望の電流感知ＩＳＮＳ０を演算することに続いて、方法３００は、トランジスタ１０４のドレイン・ソース電流を演算することを含む工程３１５に進む。これは、予め定義された感知比値及び所望の電流感知ＩＳＮＳ０値を用いることによって行われる。例えば、感知比が「ＳＲ」によって定義されると仮定すると、トランジスタ１０４のドレイン・ソース電流は、ＳＲ×ＩＳＮＳ０である。方法３００は、幾つかの例において、その後、ドレイン・ソース電流値を閾値と比較することを含む工程３２０に進む。ドレイン・ソース電流値が閾値より大きい場合、コントローラユニット１３２はその比較に基づく行為を実施する。例えば、ｅＦｕｓｅ応用例において、コントローラユニット１３２は、電気システム内の電流の流れが定格（例えば、閾値）値以上である状況において、電流フローをオフにするように構成され得る。
【0025】
コントローラユニット１３２の幾つかの例には、所望の感知電流ＩＳＮＳ０値を生成するためのアナログ回路要素が含まれ得、所望の感知電流ＩＳＮＳ０値は、トランジスタ１０４のドレイン・ソース電流を演算するために用いられ得る。次に、図２（ｂ）を参照すると、所望の感知電流ＩＳＮＳ０を演算するための重み付け平均手法を含む例示のコントローラユニット１３２が示されている。幾つかの例において、このような手法は更に、それぞれ、抵抗Ｒ１、Ｒ２を有する抵抗器２１５、２２０を含む。そのような手法は、それぞれ、ノード２１７、２１８で抵抗器２１５、２２０に結合される追加の抵抗器２２１、２２１を含み得る。抵抗器２２１、２２２の抵抗は、抵抗Ｒ１、Ｒ２が加重平均手法における重みとして作用するように、抵抗Ｒ１、Ｒ２より高くし得る。抵抗器２２１、２２２はノード２１９で結合し、ノード２１９は更に、導体２３０を介して演算増幅器２３２に結合する。演算増幅器２３２はフィードバック抵抗器２４４を含む。図２（ｂ）に示された例において、演算増幅器２３２の負の端子は、端子２２５及び／又は抵抗器２３３を介して接地ソース（又は仮想接地ソース）に結合される。演算増幅器２３２の出力Ｖｏｕｔが、次の加重平均式によって演算され得る。Ｖｏｕｔ＝Ｒ１ＩＳＮＳ１＋Ｒ２ＩＳＮＳ２。この出力Ｖｏｕｔは、アナログデジタルコンバータを用いて更にデジタル化され得、デジタル化されたデータは、プロセッサ２０５と同様にプロセッサ（明示せず）において処理され得る。
【0026】
前述の議論及び特許請求の範囲において、用語「含む（comprising及びincluding）」は、「含むが、これらに限定されない」ことを意味するように解釈されるべきである。また、用語「結合する」は、間接的又は直接的な接続のいずれかを意味することが意図される。タスク又は機能を実施するように「構成される」要素又は特徴は、製造時にその機能を実施するように構成され（例えば、プログラムされるか又は構造的に設計され）得、及び／又は、製造後にユーザによって構成可能（又は再構成可能）であって、機能及び／又は他の追加又は代替機能を実施するようにしてもよい。こういった構成は、デバイスのファームウェア及び／又はソフトウェアプログラミング、デバイスのハードウェア構成要素及び相互接続の構成及び／又はレイアウト、又はそれらの組み合わせによるものであり得る。また、前述の議論における語句「接地」又は同様のものの使用は、シャーシ接地、アース接地、浮動接地、仮想接地、デジタル接地、共通接地、及び／又は、明細書の教示に適用可能な、又はそれに適した任意の他の形態の接地接続を含むことが意図される。特に明記しない限り、値に先行する「約」、「ほぼ」、又は「実質的に」は、記載された値の＋／１０％を意味する。
【0027】
上記の議論は、本原理及び種々の実施例を例示することを意味している。上述の説明が完全に理解されれば当業者には多数の変形及び改変が明らかとなるであろう。後述の特許請求の範囲はこのような変形及び改変を包含するように解釈されることを意図している。
【図1】
【図2A】
【図2B】
【図3】