知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-05
(45)【発行日】2024-08-14
(54)【発明の名称】半導体装置及び半導体装置の製造方法
(51)【国際特許分類】
H01L 21/338 20060101AFI20240806BHJP
H01L 29/778 20060101ALI20240806BHJP
H01L 29/812 20060101ALI20240806BHJP
H01L 21/3205 20060101ALI20240806BHJP
H01L 21/768 20060101ALI20240806BHJP
H01L 23/522 20060101ALI20240806BHJP
H01L 21/28 20060101ALI20240806BHJP
H01L 23/532 20060101ALI20240806BHJP
【ＦＩ】
H01L29/80 H
H01L29/80 E
H01L29/80 U
H01L21/88 J
H01L21/28 301R
H01L21/28 301B
H01L21/88 R
【請求項の数】
10
(21)【出願番号】P 2019191653
(22)【出願日】2019-10-21
(65)【公開番号】P2021068772
(43)【公開日】2021-04-30
【審査請求日】2022-07-08
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】美濃浦 優一
(72)【発明者】
【氏名】多木 俊裕
【審査官】戸川 匠
(56)【参考文献】
【文献】特開２０１２－１３４５２６（ＪＰ，Ａ）
【文献】特表２００３－５３０７１６（ＪＰ，Ａ）
【文献】特開２０１９－１３５７６６（ＪＰ，Ａ）
【文献】特開２００９－１５８８６２（ＪＰ，Ａ）
【文献】特開２００９－０３３０９７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／３３８
Ｈ０１Ｌ ２１／３２０５
Ｈ０１Ｌ ２１／２８
Ｈ０１Ｌ ２１／７６８
Ｈ０１Ｌ ２３／５２２
Ｈ０１Ｌ ２３／５３２
Ｈ０１Ｌ ２９／７７８
Ｈ０１Ｌ ２９／８１２
(57)【特許請求の範囲】
【請求項1】
基板の一方の面に設けられた半導体層と、前記半導体層の上に設けられた第１のエッチングストッパー層及び第２のエッチングストッパー層と、
前記基板の他方の面より前記基板及び前記半導体層を貫通し、前記第１のエッチングストッパー層及び前記第２のエッチングストッパー層を底面とするビアホールと、
前記ビアホールの内部の底面及び側面に形成されたシードメタル層と、
前記シードメタル層の上にメッキにより形成された裏面電極と、
を有し、
前記ビアホールの底面は、中央部が前記第１のエッチングストッパー層により形成されており、角部が前記第２のエッチングストッパー層により形成されており、
前記シードメタル層と、前記第２のエッチングストッパー層は、イオン化傾向が同じ、または、前記シードメタル層よりも、前記第２のエッチングストッパー層は、イオン化傾向が小さいことを特徴とする半導体装置。
【請求項2】
前記シードメタル層は銅により形成されており、前記第２のエッチングストッパー層は、金により形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項3】
前記シードメタル層及び前記第２のエッチングストッパー層は、同じ材料により形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項4】
基板の一方の面に設けられた半導体層と、前記半導体層の上に設けられた第１のエッチングストッパー層及び第２のエッチングストッパー層と、
前記基板の他方の面より前記基板及び前記半導体層を貫通し、前記第１のエッチングストッパー層及び前記第２のエッチングストッパー層を底面とするビアホールと、
前記ビアホールの内部の底面及び側面に形成されたシードメタル層と、
前記シードメタル層の上にメッキにより形成された裏面電極と、
を有し、
前記半導体層は、窒化物半導体層であり、
前記第２のエッチングストッパー層は、前記半導体層の上に開口を有する環状に形成され、
前記第１のエッチングストッパー層は、前記第２のエッチングストッパー層の上及び前記開口の内側に形成され、
前記ビアホールの底面は、中央部が前記第１のエッチングストッパー層により形成されており、角部が前記第２のエッチングストッパー層により形成されており、
前記第２のエッチングストッパー層は、絶縁膜により形成されていることを特徴とする半導体装置。
【請求項5】
前記第２のエッチングストッパー層は、酸化ニッケルまたは酸化アルミニウムにより形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項6】
前記半導体層は、窒化物半導体層であることを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項7】
前記窒化物半導体層は、前記基板の一方の面に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
を有し、
前記電子供給層の上に形成されたゲート電極、ソース電極およびドレイン電極を有することを特徴とする請求項６に記載の半導体装置。
【請求項8】
前記第１のエッチングストッパー層は、ニッケルまたはアルミニウムにより形成されていることを特徴とする請求項１から７のいずれかに記載の半導体装置。
【請求項9】
基板の一方の面に半導体層を形成する工程と、前記半導体層の上に、第２のエッチングストッパー層を形成する工程と、
前記半導体層及び前記第２のエッチングストッパー層の上に、第１のエッチングストッパー層を形成する工程と、
前記基板の他方の面より前記基板及び前記半導体層を貫通し、前記第１のエッチングストッパー層及び前記第２のエッチングストッパー層を底面とするビアホールを形成する工程と、
前記ビアホールの内部の底面及び側面にシードメタル層を形成する工程と、
前記シードメタル層の上にメッキにより裏面電極を形成する工程と、
を有し、
前記ビアホールの底面は、中央部が前記第１のエッチングストッパー層により形成されており、角部が前記第２のエッチングストッパー層により形成されており、
前記シードメタル層と、前記第２のエッチングストッパー層は、イオン化傾向が同じ、または、前記シードメタル層よりも、前記第２のエッチングストッパー層は、イオン化傾向が小さいことを特徴とする半導体装置の製造方法。
【請求項10】
基板の一方の面に半導体層を形成する工程と、前記半導体層の上に、開口を有する環状に第２のエッチングストッパー層を形成する工程と、
前記開口から露出する前記半導体層の上及び前記第２のエッチングストッパー層の上に、第１のエッチングストッパー層を形成する工程と、
前記基板の他方の面より前記基板及び前記半導体層を貫通し、前記第１のエッチングストッパー層及び前記第２のエッチングストッパー層を底面とするビアホールを形成する工程と、
前記ビアホールの内部の底面及び側面にシードメタル層を形成する工程と、
前記シードメタル層の上にメッキにより裏面電極を形成する工程と、
を有し、
前記ビアホールの底面は、中央部が前記第１のエッチングストッパー層により形成されており、角部が前記第２のエッチングストッパー層により形成されており、
前記第２のエッチングストッパー層は、絶縁膜により形成されていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及び半導体装置の製造方法に関するものである。
【背景技術】
【0002】
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている。窒化物半導体を用いた電界効果型トランジスタとしては、電子走行層にＧａＮを用い電子供給層にＡｌＧａＮを用いたＨＥＭＴがあり、ＧａＮにおけるピエゾ分極や自発分極の作用により電子走行層において二次元電子ガス（２ＤＥＧ：Two-Dimensional Electron Gas）が生成される。
【0003】
窒化物半導体を用いた電界効果型トランジスタは、高出力、高耐圧動作が可能であることから、主に無線通信やレーダー等の送信側素子として用いられる。例えば、窒化物半導体を用いた電界効果型トランジスタと、コンデンサ、抵抗、配線などと同一の半導体チップ上に形成したＭＭＩＣ（Monolithic Microwave Integrated Circuit）は、小さなサイズで高性能なデバイスを実現することが可能である。このようなＭＭＩＣでは、基板に形成したビア配線により、基板の表面側のソース電極と裏面側のグランドとが接続されているものがある。
【先行技術文献】
【特許文献】
【0004】
【文献】特許第５１６８９３３号公報
【文献】特開２０１３－８９８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
窒化物半導体を用いた半導体装置である電界効果型トランジスタを有するＭＭＩＣでは、ビア配線近傍に断線等が生じる場合があり、歩留まりの低下の要因となっていた。
【0006】
よって、窒化物半導体を用いた半導体装置において、歩留まりの高いものが求められていた。
【課題を解決するための手段】
【0007】
本実施の形態の一観点によれば、基板の一方の面に設けられた半導体層と、前記半導体層の上に設けられた第１のエッチングストッパー層及び第２のエッチングストッパー層と、前記基板の他方の面より前記基板及び前記半導体層を貫通し、前記第１のエッチングストッパー層及び前記第２のエッチングストッパー層を底面とするビアホールと、前記ビアホールの内部の底面及び側面に形成されたシードメタル層と、前記シードメタル層の上にメッキにより形成された裏面電極と、を有し、前記ビアホールの底面は、中央部が前記第１のエッチングストッパー層により形成されており、角部が前記第２のエッチングストッパー層により形成されており、前記シードメタル層と、前記第２のエッチングストッパー層は、イオン化傾向が同じ、または、前記シードメタル層よりも、前記第２のエッチングストッパー層は、イオン化傾向が小さいことを特徴とする。
【発明の効果】
【0008】
開示の半導体装置によれば、窒化物半導体を用いた半導体装置において、歩留まりを向上させることができる。
【図面の簡単な説明】
【0009】
【図1】窒化物半導体を用いたＭＭＩＣの構造図
【図2】窒化物半導体を用いたＭＭＩＣの製造方法の工程図（１）
【図3】窒化物半導体を用いたＭＭＩＣの製造方法の工程図（２）
【図4】窒化物半導体を用いたＭＭＩＣの製造方法の工程図（３）
【図5】窒化物半導体を用いたＭＭＩＣの製造方法の工程図（４）
【図6】エッチングストッパー層が浸食されるメカニズムの説明図（１）
【図7】エッチングストッパー層が浸食されるメカニズムの説明図（２）
【図8】エッチングストッパー層が浸食されるメカニズムの説明図（３）
【図9】エッチングストッパー層が浸食される様子を示す説明図（１）
【図10】エッチングストッパー層が浸食される様子を示す説明図（２）
【図11】第１の実施の形態における半導体装置の構造図
【図12】第１の実施の形態における半導体装置の説明図
【図13】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図14】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図15】第１の実施の形態における半導体装置の製造方法の工程図（３）
【図16】第１の実施の形態における半導体装置の製造方法の工程図（４）
【図17】第１の実施の形態における半導体装置の製造方法の工程図（５）
【図18】第１の実施の形態における半導体装置の製造方法の工程図（６）
【図19】第２の実施の形態における半導体装置の構造図
【図20】第２の実施の形態における半導体装置の製造方法の工程図（１）
【図21】第２の実施の形態における半導体装置の製造方法の工程図（２）
【図22】第２の実施の形態における半導体装置の製造方法の工程図（３）
【図23】第２の実施の形態における半導体装置の製造方法の工程図（４）
【図24】第２の実施の形態における半導体装置の製造方法の工程図（５）
【図25】第２の実施の形態における半導体装置の製造方法の工程図（６）
【図26】第３の実施の形態における半導体装置の構造図
【図27】第３の実施の形態における半導体装置の製造方法の工程図（１）
【図28】第３の実施の形態における半導体装置の製造方法の工程図（２）
【図29】第３の実施の形態における半導体装置の製造方法の工程図（３）
【図30】第３の実施の形態における半導体装置の製造方法の工程図（４）
【図31】第３の実施の形態における半導体装置の製造方法の工程図（５）
【図32】第３の実施の形態における半導体装置の製造方法の工程図（６）
【図33】第４の実施の形態における半導体装置の構造図
【図34】第４の実施の形態における半導体装置の製造方法の工程図（１）
【図35】第４の実施の形態における半導体装置の製造方法の工程図（２）
【図36】第４の実施の形態における半導体装置の製造方法の工程図（３）
【図37】第４の実施の形態における半導体装置の製造方法の工程図（４）
【図38】第４の実施の形態における半導体装置の製造方法の工程図（５）
【図39】第４の実施の形態における半導体装置の製造方法の工程図（６）
【発明を実施するための形態】
【0010】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。また、説明の便宜上、図面における縦横の縮尺等は実際と異なる場合がある。
【0011】
〔第１の実施の形態〕
最初に、窒化物半導体を用いた半導体装置である電界効果型トランジスタを有するＭＭＩＣについて、図１に基づき説明する。
最初に、窒化物半導体を用いた半導体装置である電界効果型トランジスタを有するＭＭＩＣについて、図１に基づき説明する。
【0012】
図１に示されるＭＭＩＣでは、基板１０の一方の面１０ａに、エピタキシャル成長により、不図示のバッファ層、電子走行層２１、電子供給層２２が順に積層された窒化物半導体層が形成されている。基板１０は、ＳｉＣ等の材料により形成されており、一方の面１０ａと、一方の面とは反対側の他方の面１０ｂとを有している。不図示のバッファ層はＡｌＮやＧａＮ等により形成されており、電子走行層２１はｉ－ＧａＮにより形成されており、電子供給層２２はＡｌＧａＮにより形成されている。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが生成される。電子供給層２２の上には、ゲート電極３１、ソース電極３２及びドレイン電極３３が形成されている。
【0013】
また、電子供給層２２の上の所定の領域には、Ａｌ等によりエッチングストッパー層５０が形成されている。エッチングストッパー層５０が形成されている領域の基板１０の他方の面１０ｂからは、基板１０、バッファ層、電子走行層２１、電子供給層２２を貫通するビアホール６０が形成されており、ビアホール６０の底面がエッチングストッパー層５０となっている。基板１０の他方の面１０ｂには、ビアホール６０を形成するためのエッチングマスク７２がＮｉ等により形成されており、ビアホール６０の底面及び側面、エッチングマスク７２の上には、シードメタル層７１及び裏面電極７０が積層して形成されている。従って、ビアホール６０の底面において、シードメタル層７１を介し裏面電極７０とエッチングストッパー層５０とが電気的に接続されている。エッチングストッパー層５０とソース電極３２とは配線５１により接続されており、裏面電極７０に印加された接地電位は、エッチングストッパー層５０及び配線５１を介し、ソース電極３２に印加される。
【0014】
【0015】
最初に、図２に示すように、基板１０の一方の面１０ａに、窒化物半導体層をエピタキシャル成長させることにより、不図示のバッファ層、電子走行層２１、電子供給層２２を形成する。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが生成される。窒化物半導体層は、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）によるエピタキシャル成長により形成する。この後、電子供給層２２の上に、ゲート電極３１、ソース電極３２、ドレイン電極３３、エッチングストッパー層５０を形成する。尚、基板１０にはＳｉＣ基板が用いられており、電子走行層２１は膜厚が約３μｍのｉ－ＧａＮにより形成されており、電子供給層２２は膜厚が約６ｎｍのＡｌＧａＮにより形成されている。エッチングストッパー層５０は、Ａｌにより形成されている。
【0016】
次に、図３に示すように、基板１０の他方の面１０ｂより、エッチングガスとしてフッ素系ガスを用いたドライエッチングにより、ビアホール６０を形成する。具体的には、ビアホール６０は、基板１０の他方の面１０ｂに、開口部を有するエッチングマスク７２をＮｉ等により形成し、エッチングマスク７２の開口部における基板１０等を除去することにより形成する。エッチングマスク７２の開口部は、エッチングストッパー層５０が形成されている部分の反対側に形成されており、ビアホール６０の底面がエッチングストッパー層５０に到達した状態でエッチングを停止することにより、ビアホール６０が形成される。
【0017】
次に、図４に示すように、基板１０の他方の面１０ｂ及びビアホール６０の底面及び側面に、スパッタリング等により、シードメタル層７１を形成する。シードメタル層７１は、Ｔｉ膜とＡｕ膜とが順に積層されたＴｉ／Ａｕ金属多層膜により形成されており、Ａｕ膜が露出している。
【0018】
次に、図５に示すように、シードメタル層７１の上に、メッキによりＡｕ膜を堆積させることにより、裏面電極７０を形成する。この後、図１に示されるように、エッチングストッパー層５０とソース電極３２とを配線５１により接続する。尚、裏面電極７０は、メッキによりＣｕ膜を堆積させることにより形成してもよい。
【0019】
上記の半導体装置は、エッチングストッパー層５０には、フッ素系ガスを用いたドライエッチングにおける耐性の高いＡｌ（アルミニウム）やＮｉ（ニッケル）が用いられる。
【0020】
ところで、上記の製造方法により製造された半導体装置において、エッチングストッパー層５０の一部が浸食され、断線等が生じる場合がある。このため、発明者は、エッチングストッパー層５０の一部が浸食されることについて検討を行った。この結果、エッチングストッパー層５０が浸食されるのは、シードメタル層７１を成膜した後に、現像液やメッキ液等の電解液に浸す工程であることが解った。
【0021】
ここで、電解液に浸した際に、Ａｌにより形成されたエッチングストッパー層５０が浸食されることについて検討を行った。最初に、ＡｌやＮｉの電解液に対する耐性について実験を行った。現像液等にはＴＭＡＨが含まれているため、ＴＭＡＨにＡｌやＮｉを浸したところ、ＡｌやＮｉは殆ど浸食されないことが確認された。次に、図６に示されるようなＳｉ基板８１の上に、Ａｌ膜８２を成膜し、Ａｌ膜８２の上の一部に、Ｔｉ膜８３及びＡｕ膜８４を順に積層した試料８０を作製し、図７に示すように、ＴＭＡＨの電解液８５に浸す実験を行った。この結果、Ａｌ膜８２が、１０ｎｍ／ｍｉｎ以上のエッチングレートで浸食されることが確認された。
【0022】
Ａｌ単体では、ＴＭＡＨに浸しても浸食されないが、試料８０をＴＭＡＨに浸した場合には、Ａｌ膜８２が浸食されることから、試料８０のようなＡｌ膜８２とＡｕ膜８４の双方が露出しているとＡｌ膜８２が侵食されるものと推察される。即ち、図８に示されるように、導通しているＡｌ膜８２からＡｕ膜８４に向かって電子（ｅ－）が供給されると、Ａｕ膜８４の表面では、電解液８５に含まれるＨ＋と電子（ｅ－）とにより、水素（Ｈ２）が発生する。従って、Ａｌ膜８２に含まれるＡｌは電子を失うためイオン化し、Ａｌ３＋となり、電解液８５に溶け出し、Ａｌが浸食されるというメカニズムに想到するに至った。
【0023】
このような現象は、電解液の液中において生じるＡｌとＡｕとの電位差に起因するものであり、イオン化傾向の差が大きな２種類の金属を電解液に浸すことにより生じるものと考えられる。尚、Ａｌ膜に代えてＮｉ膜の場合であっても、同様に浸食されるが、浸食はＮｉに比べてＡｌの方が顕著である。
【0024】
以上の実験の結果より、エッチングストッパー層５０が侵食されることについて説明する。図４に示す工程においては、シードメタル層７１はスパッタリング等の成膜により形成されており、ビアホール６０の入口側よりも奥の底面側の方が薄くなっている。また、スパッタリングにより成膜される膜は、ビアホール６０の底面及び側面における面より成長するため、図９に示されるように、底面と側面との角６０ａの部分では、シードメタル層７１に隙間７１ａが生じやすい。
【0025】
このため、図１０に示されるように、シードメタル層７１の隙間７１ａより、破線矢印に示されるように電解液が侵入し、Ａｌにより形成されているエッチングストッパー層５０が侵食され、エッチングストッパー層５０に穴５０ａが形成されるものと考えられる。即ち、シードメタル層７１の隙間７１ａより電解液が侵入することにより、シードメタル層７１のＡｕと、エッチングストッパー層５０のＡｌの双方が電解液に浸っている状態となる。このため、Ａｌにより形成されたエッチングストッパー層５０が隙間７１ａより広がるように浸食され、エッチングストッパー層５０を貫通する穴５０ａが形成され、これにより断線が生じるものと推察される。
【0026】
このため、シードメタル層を形成した後に、現像液やメッキ液等に浸した場合であっても、エッチングストッパー層が浸食されることなく、高い歩留まりで製造することのできる半導体装置が求められている。
【0027】
【0028】
本実施の形態における半導体装置は、基板１０の一方の面１０ａに、エピタキシャル成長により、不図示のバッファ層、電子走行層２１、電子供給層２２が順に積層された窒化物半導体層が形成されている。基板１０は、ＳｉＣ等の材料により形成されている。不図示のバッファ層はＡｌＮやＧａＮ等により形成されており、電子走行層２１はｉ－ＧａＮにより形成されており、電子供給層２２はＡｌＧａＮにより形成されている。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが生成される。電子供給層２２の上には、ゲート電極３１、ソース電極３２及びドレイン電極３３が形成されている。
【0029】
また、電子供給層２２の上に、第１のエッチングストッパー層１５１と第２のエッチングストッパー層１５２を形成した後、基板１０の他方の面１０ｂより、基板１０、バッファ層、電子走行層２１、電子供給層２２を貫通するビアホール１６０が形成されている。ビアホール１６０の底面１６１は、中央部１６１ａが、第１のエッチングストッパー層１５１となり、周辺の角部１６１ｂが、第２のエッチングストッパー層１５２となっている。基板１０の他方の面１０ｂにはビアホール１６０を形成するためのエッチングマスク１７２がＮｉ等により形成されている。また、ビアホール１６０の内部の底面１６１及び側面１６２、エッチングマスク１７２の上には、シードメタル層１７１及び裏面電極１７０が順に積層されて形成されている。
【0030】
従って、ビアホール１６０の底面１６１においては、シードメタル層１７１を介し裏面電極１７０と第１のエッチングストッパー層１５１及び第２のエッチングストッパー層１５２とが電気的に接続されている。第１のエッチングストッパー層１５１とソース電極３２とは配線５１により接続されており、裏面電極１７０に印加された接地電位は、第１のエッチングストッパー層１５１等及び配線５１を介し、ソース電極３２に印加される。
【0031】
本実施の形態においては、シードメタル層１７１は、スパッタリングによりＴｉ膜とＣｕ膜とを順に成膜したＴｉ／Ｃｕ積層膜またはＴａ膜とＣｕ膜とを順に成膜したＴａ／Ｃｕ積層膜により形成されている。従って、シードメタル層１７１の表面にはＣｕが露出している。第２のエッチングストッパー層１５２は、Ａｕにより形成されている。また、第１のエッチングストッパー層１５１は、ドライエッチング耐性に強い材料であることが求められるため、ＡｌまたはＮｉにより形成されている。
【0032】
図１２は、本実施の形態における半導体装置を製造する工程において、ビアホール１６０を形成した後、スパッタリングによりシードメタル層１７１を成膜した後の状態を示す。スパッタリングにより成膜されたシードメタル層１７１は、ビアホール１６０の底面１６１の角部１６１ｂにおいて隙間１７１ａが生じる場合があり、現像液やメッキ液等の電解液に浸すと、シードメタル層１７１の隙間１７１ａより電解液が進入してしまう。
【0033】
しかしながら、本実施の形態においては、第２のエッチングストッパー層１５２は、露出しているシードメタル層１７１の表面のＣｕよりもイオン化傾向の小さい材料であるＡｕにより形成されている。よって、シードメタル層１７１の隙間１７１ａより電解液が進入しても、第２のエッチングストッパー層１５２が浸食されることはない。
【0034】
即ち、ビアホール１６０の底面１６１の角部１６１ｂに形成された第２のエッチングストッパー層１５２をシードメタル層１７１よりもイオン化傾向の小さい金属により形成することにより、第２のエッチングストッパー層１５２が浸食することを防いでいる。尚、ビアホール１６０の底面１６１の角部１６１ｂに形成された第２のエッチングストッパー層１５２をシードメタル層１７１と同じ材料により形成しても、同様に第２のエッチングストッパー層１５２が浸食することを防ぐことができる。
【0035】
本実施の形態においては、ビアホール１６０は、エッチングガスとしてフッ素系ガスを用いたＲＩＥ（Reactive Ion Etching）等のドライエッチングにより形成される。ビアホール１６０の底面１６１の角部１６１ｂでは、ドライエッチングにおけるパワーが比較的弱いため、ビアホール１６０の底面１６１の角部１６１ｂがドライエッチングの耐性のあまり高くない材料により形成されていても問題はない。一方、ビアホール１６０の底面１６１の中央部１６１ａでは、ドライエッチングにおけるパワーが比較的高いため、ドライエッチングにおける耐性の高い材料であることが好ましい。
【0036】
【0037】
最初に、図１３に示すように、基板１０の一方の面１０ａに、窒化物半導体層をエピタキシャル成長させることにより、不図示のバッファ層、電子走行層２１、電子供給層２２を順に形成する。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが生成される。窒化物半導体層は、ＭＯＶＰＥによるエピタキシャル成長により形成する。この後、電子供給層２２の上に、ゲート電極３１、ソース電極３２、ドレイン電極３３を形成する。尚、基板１０にはＳｉＣ基板が用いられており、電子走行層２１は膜厚が約３μｍのｉ－ＧａＮにより形成されており、電子供給層２２は膜厚が約６ｎｍのＡｌＧａＮにより形成されている。
【0038】
次に、図１４に示すように、電子供給層２２の上に、第２のエッチングストッパー層１５２を形成する。第２のエッチングストッパー層１５２は、ビアホール１６０の底面１６１の角部１６１ｂに対応する部分に形成され、例えば、内径が３０μｍ、外径が９０μｍの円環状に形成される。具体的には、電子供給層２２の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、第２のエッチングストッパー層１５２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＡｕ膜を成膜し、有機溶剤に浸漬させることにより、レジストパターンの上のＡｕ膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存するＡｕ膜により、第２のエッチングストッパー層１５２が形成される。このようにして形成される第２のエッチングストッパー層１５２は、ビアホール１６０の底面１６１の角部１６１ｂに対応する部分に、円環状に形成され、ビアホール１６０の底面１６１の中央部１６１ａに対応する部分は開口している。第２のエッチングストッパー層１５２は、膜厚が１００ｎｍ以上、１μｍ以下である。
【0039】
尚、第２のエッチングストッパー層１５２は、上記のようなリフトオフ以外の方法により形成してもよい。例えば、Ａｕ膜を成膜し、Ａｕ膜の上の第２のエッチングストッパー層１５２等が形成される領域に不図示のレジストパターンを形成し、ＲＩＥ等のドライエッチングにより、レジストパターンが形成されていない領域のＡｕ膜を除去することにより形成してもよい。
【0040】
次に、図１５に示すように、第２のエッチングストッパー層１５２に囲まれた電子供給層２２の上、及び、その周囲の第２のエッチングストッパー層１５２の上に、第１のエッチングストッパー層１５１を形成する。具体的には、第２のエッチングストッパー層１５２及び電子供給層２２の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、第１のエッチングストッパー層１５１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＡｌ膜を成膜し、有機溶剤に浸漬させることにより、レジストパターンの上のＡｌ膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存するＡｌ膜により、第１のエッチングストッパー層１５１が形成される。このようにして形成される第１のエッチングストッパー層１５１は、膜厚が５００ｎｍ以上、１μｍ以下であり、後に形成されるビアホール１６０の中央部１６１ａに対応する部分に形成される。
【0041】
尚、第１のエッチングストッパー層１５１は、Ｎｉにより形成してもよい。また、第１のエッチングストッパー層１５１は、上記のようなリフトオフ以外の方法により形成してもよい。例えば、Ａｌ膜を成膜し、Ａｌ膜の上の第１のエッチングストッパー層１５１等が形成される領域に不図示のレジストパターンを形成し、ＲＩＥ等のドライエッチングにより、レジストパターンが形成されていない領域のＡｌ膜を除去することにより形成してもよい。
【0042】
次に、図１６に示すように、基板１０の他方の面１０ｂに、開口部１７２ａを有するエッチングマスク１７２を形成し、エッチングガスとしてフッ素系ガスを用いたドライエッチングにより、基板１０等を除去することにより、ビアホール１６０を形成する。ビアホール１６０は、例えば、直径が５０μｍの円形である。具体的には、基板１０の他方の面１０ｂに、スパッタリングにより不図示のシードメタル層を成膜し、成膜されたシードメタル層の上にフォトレジストを塗布し、露光装置による露光、現像を行う。これにより、ビアホール１６０が形成される領域に不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域において露出しているシードメタル層の上に、メッキによりＮｉ膜を堆積させた後、有機溶剤等により不図示のレジストパターンを除去することにより、開口部１７２ａを有するエッチングマスク１７２を形成する。この後、エッチングマスク１７２の開口部１７２ａにおいて露出しているシードメタル層を除去した後、ＲＩＥ等のドライエッチングにより、エッチングマスク１７２の開口部１７２ａにおける基板１０、電子走行層２１、電子供給層２２を除去する。このドライエッチングでは、エッチングガスとしてフッ素系ガス、例えば、ＳＦ６と酸素（Ｏ２）との混合ガスを用い、第１のエッチングストッパー層１５１及び第２のエッチングストッパー層１５２が露出した状態でエッチングを停止する。これにより、中央部１６１ａが第１のエッチングストッパー層１５１となり、角部１６１ｂが第２のエッチングストッパー層１５２となる底面１６１を有するビアホール１６０が形成される。
【0043】
次に、図１７に示すように、シードメタル層１７１をスパッタリングにより形成する。具体的には、ビアホール１６０の底面１６１及び側面１６２、エッチングマスク１７２の上に、スパッタリングにより、Ｔｉ／Ｃｕ積層膜またはＴａ／Ｃｕ積層膜を成膜することによりシードメタル層１７１を形成する。形成されるシードメタル層１７１の表面のＣｕは、第２のエッチングストッパー層１５２を形成しているＡｕよりもイオン化傾向が大きい。
【0044】
次に、図１８に示されるように、シードメタル層１７１の上に、メッキによりＣｕ膜を堆積させることにより、裏面電極１７０を形成する。
【0045】
これにより、本実施の形態における半導体装置を製造することができる。
【0046】
本実施の形態における半導体装置は、シードメタル層１７１の表面はＣｕにより形成されており、ビアホール１６０の底面１６１の角部１６１ｂは第２のエッチングストッパー層１５２はＡｕにより形成されている。ＣｕよりＡｕはイオン化傾向が小さい。よって、ビアホール１６０の底面１６１の角部１６１ｂにおいて、シードメタル層１７１に隙間等が生じていても、第２のエッチングストッパー層１５２の側に進入したメッキ液等の電解液により、第２のエッチングストッパー層１５２が浸食されることはない。
【0047】
よって、第１のエッチングストッパー層１５１及び第２のエッチングストッパー層１５２において断線等が生じることはなく、製造される半導体装置の歩留まりを向上させることができる。
【0048】
〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態における半導体装置について、図１９に基づき説明する。本実施の形態における半導体装置は、第２のエッチングストッパー層２５２、シードメタル層２７１、裏面電極２７０がＡｕにより形成されている。
（半導体装置）
次に、第２の実施の形態における半導体装置について、図１９に基づき説明する。本実施の形態における半導体装置は、第２のエッチングストッパー層２５２、シードメタル層２７１、裏面電極２７０がＡｕにより形成されている。
【0049】
具体的には、ビアホール１６０の底面１６１は、中央部１６１ａが、第１のエッチングストッパー層１５１となり、周辺の角部１６１ｂが、第２のエッチングストッパー層２５２となっている。ビアホール１６０の内部の底面１６１及び側面１６２、エッチングマスク１７２の上には、シードメタル層２７１及び裏面電極２７０が積層されて形成されている。
【0050】
本実施の形態においては、シードメタル層２７１は、スパッタリングによりＴｉ膜とＡｕ膜とを順に成膜したＴｉ／Ａｕ積層膜、または、Ｔａ膜とＡｕ膜とを順に成膜したＴａ／Ａｕ積層膜により形成されている。従って、シードメタル層２７１の表面にはＡｕが露出している。第２のエッチングストッパー層２５２は、Ａｕにより形成されている。本実施の形態においては、ビアホール１６０の底面１６１の角部１６１ｂに形成された第２のエッチングストッパー層２５２をシードメタル層２７１と同じ材料により形成することにより、第２のエッチングストッパー層２５２が浸食されることを防いでいる。
【0051】
【0052】
最初に、図２０に示すように、基板１０の一方の面１０ａに、窒化物半導体層をエピタキシャル成長させることにより、不図示のバッファ層、電子走行層２１、電子供給層２２を形成する。この後、電子供給層２２の上に、ゲート電極３１、ソース電極３２、ドレイン電極３３を形成する。
【0053】
次に、図２１に示すように、電子供給層２２の上の所定の領域に、Ａｕにより第２のエッチングストッパー層２５２を形成する。第２のエッチングストッパー層２５２は、ビアホール１６０の底面１６１の角部１６１ｂに対応する部分に形成され、例えば、内径が３０μｍ、外径が９０μｍの円環状に形成される。このようにして形成される第２のエッチングストッパー層２５２は、ビアホール１６０の底面１６１の角部１６１ｂに対応する部分に形成され、ビアホール１６０の底面１６１の中央部１６１ａに対応する部分は開口している。第２のエッチングストッパー層２５２は、膜厚が１００ｎｍ以上、１μｍ以下である。
【0054】
次に、図２２に示すように、第２のエッチングストッパー層２５２に囲まれた電子供給層２２の上、及び、その周囲の第２のエッチングストッパー層２５２の上に、Ａｌ等により第１のエッチングストッパー層１５１を形成する。
【0055】
次に、図２３に示すように、基板１０の他方の面１０ｂに、開口部１７２ａを有するエッチングマスク１７２を形成し、エッチングガスとしてフッ素系ガスを用いたドライエッチングにより、基板１０等を除去することにより、ビアホール１６０を形成する。これにより、中央部１６１ａが第１のエッチングストッパー層１５１となり、角部１６１ｂが第２のエッチングストッパー層２５２となる底面１６１を有するビアホール１６０が形成される。
【0056】
次に、図２４に示すように、シードメタル層２７１をスパッタリングにより形成する。具体的には、ビアホール１６０の底面１６１及び側面１６２、エッチングマスク１７２の上に、スパッタリングにより、Ｔｉ／Ａｕ積層膜またはＴａ／Ａｕ積層膜を成膜することによりシードメタル層２７１を形成する。シードメタル層２７１の表面は、第２のエッチングストッパー層２５２と同じＡｕにより形成されており、イオン化傾向は同じである。
【0057】
次に、図２５に示されるように、シードメタル層２７１の上に、メッキによりＡｕ膜を堆積させることにより、裏面電極２７０を形成する。
【0058】
これにより、本実施の形態における半導体装置を製造することができる。
【0059】
本実施の形態における半導体装置は、シードメタル層２７１の表面は、ビアホール１６０の底面１６１の角部１６１ｂは第２のエッチングストッパー層２５２と同じＡｕにより形成されており、イオン化傾向も同じである。よって、ビアホール１６０の底面１６１の角部１６１ｂにおいて、シードメタル層２７１に隙間等が生じていても、第２のエッチングストッパー層２５２の側に進入したメッキ液等の電解液により、第２のエッチングストッパー層２５２が浸食されることはない。
【0060】
よって、第１のエッチングストッパー層１５１及び第２のエッチングストッパー層２５２において断線等が生じることはなく、製造される半導体装置の歩留まりを向上させることができる。
【0061】
尚、上記以外の内容については、第１の実施の形態と同様である。
【0062】
〔第３の実施の形態〕
（半導体装置）
次に、第３の実施の形態における半導体装置について、図２６に基づき説明する。本実施の形態における半導体装置は、第２のエッチングストッパー層３５２、シードメタル層３７１、裏面電極３７０がＣｕにより形成されている。
（半導体装置）
次に、第３の実施の形態における半導体装置について、図２６に基づき説明する。本実施の形態における半導体装置は、第２のエッチングストッパー層３５２、シードメタル層３７１、裏面電極３７０がＣｕにより形成されている。
【0063】
具体的には、ビアホール１６０の底面１６１は、中央部１６１ａが、第１のエッチングストッパー層１５１となり、周辺の角部１６１ｂが、第２のエッチングストッパー層３５２となっている。ビアホール１６０の内部の底面１６１及び側面１６２、エッチングマスク１７２の上には、シードメタル層３７１及び裏面電極３７０が積層されて形成されている。
【0064】
本実施の形態においては、シードメタル層３７１は、スパッタリングによりＴｉ膜とＣｕ膜とを順に成膜したＴｉ／Ｃｕ積層膜またはＴａ膜とＣｕ膜とを順に成膜したＴａ／Ｃｕ積層膜により形成されている。従って、シードメタル層３７１の表面にはＣｕが露出している。また、第２のエッチングストッパー層３５２は、Ｃｕにより形成されている。本実施の形態においては、ビアホール１６０の底面１６１の角部１６１ｂに形成された第２のエッチングストッパー層３５２をシードメタル層３７１と同じ材料により形成することにより、第２のエッチングストッパー層３５２が浸食されることを防いでいる。
【0065】
【0066】
最初に、図２７に示すように、基板１０の一方の面１０ａに、窒化物半導体層をエピタキシャル成長させることにより、不図示のバッファ層、電子走行層２１、電子供給層２２を形成する。この後、電子供給層２２の上に、ゲート電極３１、ソース電極３２、ドレイン電極３３を形成する。
【0067】
次に、図２８に示すように、電子供給層２２の上の所定の領域に、Ｃｕにより第２のエッチングストッパー層３５２を形成する。第２のエッチングストッパー層３５２は、ビアホール１６０の底面１６１の角部１６１ｂに対応する部分に形成され、例えば、内径が３０μｍ、外径が９０μｍの円環状に形成される。このようにして形成される第２のエッチングストッパー層３５２は、ビアホール１６０の底面１６１の角部１６１ｂに対応する部分に形成され、ビアホール１６０の底面１６１の中央部１６１ａに対応する部分は開口している。第２のエッチングストッパー層３５２は、膜厚が１００ｎｍ以上、１μｍ以下である。
【0068】
次に、図２９に示すように、第２のエッチングストッパー層３５２に囲まれた電子供給層２２の上、及び、その周囲の第２のエッチングストッパー層３５２の上に、Ａｌ等により第１のエッチングストッパー層１５１を形成する。
【0069】
次に、図３０に示すように、基板１０の他方の面１０ｂに、開口部１７２ａを有するエッチングマスク１７２を形成し、エッチングガスとしてフッ素系ガスを用いたドライエッチングにより、基板１０等を除去することにより、ビアホール１６０を形成する。これにより、中央部１６１ａが第１のエッチングストッパー層１５１となり、角部１６１ｂが第２のエッチングストッパー層３５２となる底面１６１を有するビアホール１６０が形成される。
【0070】
次に、図３１に示すように、シードメタル層３７１をスパッタリングにより形成する。具体的には、ビアホール１６０の底面１６１及び側面１６２、エッチングマスク１７２の上に、スパッタリングにより、Ｔｉ／Ｃｕ積層膜またはＴａ／Ｃｕ積層膜を成膜することによりシードメタル層３７１を形成する。シードメタル層３７１の表面は、第２のエッチングストッパー層３５２と同じＣｕにより形成されており、イオン化傾向は同じである。
【0071】
次に、図３２に示されるように、シードメタル層３７１の上に、メッキによりＣｕ膜を堆積させることにより、裏面電極３７０を形成する。
【0072】
これにより、本実施の形態における半導体装置を製造することができる。
【0073】
本実施の形態における半導体装置は、シードメタル層３７１の表面は、ビアホール１６０の底面１６１の角部１６１ｂは第２のエッチングストッパー層３５２と同じＣｕにより形成されており、イオン化傾向も同じである。よって、ビアホール１６０の底面１６１の角部１６１ｂにおいて、シードメタル層３７１に隙間等が生じていても、第２のエッチングストッパー層３５２の側に進入したメッキ液等の電解液により、第２のエッチングストッパー層３５２が浸食されることはない。
【0074】
よって、第１のエッチングストッパー層１５１及び第２のエッチングストッパー層３５２において断線等が生じることはなく、製造される半導体装置の歩留まりを向上させることができる。
【0075】
尚、上記以外の内容については、第１の実施の形態と同様である。
【0076】
〔第４の実施の形態〕
（半導体装置）
次に、第４の実施の形態における半導体装置について、図３３に基づき説明する。本実施の形態における半導体装置は、第２のエッチングストッパー層４５２が絶縁体により形成されている。
（半導体装置）
次に、第４の実施の形態における半導体装置について、図３３に基づき説明する。本実施の形態における半導体装置は、第２のエッチングストッパー層４５２が絶縁体により形成されている。
【0077】
具体的には、ビアホール１６０の底面１６１は、中央部１６１ａが、第１のエッチングストッパー層１５１となり、周辺の角部１６１ｂが、第２のエッチングストッパー層４５２となっている。ビアホール１６０の内部の底面１６１及び側面１６２、エッチングマスク１７２の上には、シードメタル層１７１及び裏面電極１７０が積層されて形成されている。
【0078】
本実施の形態においては、シードメタル層１７１は、スパッタリングによりＴｉ膜とＣｕ膜とを順に成膜したＴｉ／Ｃｕ積層膜またはＴａ膜とＣｕ膜とを順に成膜したＴａ／Ｃｕ積層膜により形成されている。従って、シードメタル層１７１の表面にはＣｕが露出している。第２のエッチングストッパー層４５２は、酸化ニッケル（ＮｉＯ）、酸化アルミニウム（ＡｌＯ）等の酸化物の絶縁体により形成されているため、第２のエッチングストッパー層４５２が浸食されることはない。
【0079】
【0080】
最初に、図３４に示すように、基板１０の一方の面１０ａに、窒化物半導体層をエピタキシャル成長させることにより、不図示のバッファ層、電子走行層２１、電子供給層２２を形成する。この後、電子供給層２２の上に、ゲート電極３１、ソース電極３２、ドレイン電極３３を形成する。
【0081】
次に、図３５に示すように、電子供給層２２の上の所定の領域に、第２のエッチングストッパー層４５２を形成する。第２のエッチングストッパー層４５２は、ビアホール１６０の底面１６１の角部１６１ｂに対応する部分に形成され、例えば、内径が３０μｍ、外径が９０μｍの円環状に形成される。具体的には、電子供給層２２の上に、スパッタリングやＡＬＤ（Atomic Layer Deposition）等により酸化アルミニウム膜を成膜し、更に、成膜された酸化アルミニウム膜の上にフォトレジストを塗布し、露光装置による露光、現像を行う。これにより、第２のエッチングストッパー層４５２が形成される領域に不図示のレジストパターンを形成する。この後、ＲＩＥ等のドライエッチング、イオンミリング、または、アルカリ系の溶液を用いたウェットエッチング等により、レにストパターンの形成されていない領域の酸化アルミニウム膜を除去する。この後、不図示のレジストパターンを有機溶剤等により除去することにより、残存する酸化アルミニウム膜により、第２のエッチングストッパー層４５２が形成される。このようにして形成される第２のエッチングストッパー層４５２は、ビアホール１６０の底面１６１の角部１６１ｂに対応する部分に、円環状に形成され、ビアホール１６０の底面１６１の中央部１６１ａに対応する部分は開口している。第２のエッチングストッパー層４５２は、膜厚が１００ｎｍ以上、１μｍ以下であり、この後、６００℃の温度以上で熱処理を行うことにより、後のドライエッチングにおける耐性を高めることができる。
【0082】
次に、図３６に示すように、第２のエッチングストッパー層４５２の上、及び、その周囲の第２のエッチングストッパー層４５２に囲まれた電子供給層２２の上に、第１のエッチングストッパー層１５１を形成する。
【0083】
次に、図３７に示すように、基板１０の他方の面１０ｂに、開口部１７２ａを有するエッチングマスク１７２を形成し、エッチングガスとしてフッ素系ガスを用いたドライエッチングにより、基板１０等を除去することにより、ビアホール１６０を形成する。これにより、中央部１６１ａが第１のエッチングストッパー層１５１となり、角部１６１ｂが第２のエッチングストッパー層４５２となる底面１６１を有するビアホール１６０が形成される。
【0084】
次に、図３８に示すように、シードメタル層１７１をスパッタリングにより形成する。
【0085】
次に、図３９に示されるように、シードメタル層１７１の上に、メッキによりＣｕ膜を堆積させることにより、裏面電極１７０を形成する。
【0086】
これにより、本実施の形態における半導体装置を製造することができる。
【0087】
本実施の形態における半導体装置は、第２のエッチングストッパー層４５２は酸化アルミニウム等の絶縁体により形成されている。よって、ビアホール１６０の底面１６１の角部１６１ｂにおいて、シードメタル層１７１に隙間等が生じていても、メッキ液等の電解液により、第２のエッチングストッパー層４５２が浸食されることはない。
【0088】
よって、第１のエッチングストッパー層１５１において断線等が生じることはなく、製造される半導体装置の歩留まりを向上させることができる。
【0089】
尚、上記以外の内容については、第１の実施の形態と同様である。
【0090】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【0091】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の一方の面に設けられた半導体層と、
前記半導体層の上に設けられた第１のエッチングストッパー層及び第２のエッチングストッパー層と、
前記基板の他方の面より前記基板及び前記半導体層を貫通し、前記第１のエッチングストッパー層及び前記第２のエッチングストッパー層を底面とするビアホールと、
前記ビアホールの内部の底面及び側面に形成されたシードメタル層と、
前記シードメタル層の上にメッキにより形成された裏面電極と、
を有し、
前記ビアホールの底面は、中央部が前記第１のエッチングストッパー層により形成されており、角部が前記第２のエッチングストッパー層により形成されており、
前記シードメタル層と、前記第２のエッチングストッパー層は、イオン化傾向が同じ、または、前記シードメタル層よりも、前記第２のエッチングストッパー層は、イオン化傾向が小さいことを特徴とする半導体装置。
（付記２）
前記シードメタル層よりも、前記第２のエッチングストッパー層は、イオン化傾向が小さいことを特徴とする付記１に記載の半導体装置。
（付記３）
前記シードメタル層は銅により形成されており、前記第２のエッチングストッパー層は、金により形成されていることを特徴とする付記２に記載の半導体装置。
（付記４）
前記シードメタル層及び前記第２のエッチングストッパー層は、同じ材料により形成されていることを特徴とする付記２に記載の半導体装置。
（付記５）
前記シードメタル層及び前記第２のエッチングストッパー層は、金または銅により形成されていることを特徴とする付記４に記載の半導体装置。
（付記６）
基板の一方の面に設けられた半導体層と、
前記半導体層の上に設けられた第１のエッチングストッパー層及び第２のエッチングストッパー層と、
前記基板の他方の面より前記基板及び前記半導体層を貫通し、前記第１のエッチングストッパー層及び前記第２のエッチングストッパー層を底面とするビアホールと、
前記ビアホールの内部の底面及び側面に形成されたシードメタル層と、
前記シードメタル層の上にメッキにより形成された裏面電極と、
を有し、
前記ビアホールの底面は、中央部が前記第１のエッチングストッパー層により形成されており、角部が前記第２のエッチングストッパー層により形成されており、
前記第２のエッチングストッパー層は、絶縁膜により形成されていることを特徴とする半導体装置。
（付記７）
前記第２のエッチングストッパー層は、酸化ニッケルまたは酸化アルミニウムにより形成されていることを特徴とする付記６に記載の半導体装置。
（付記８）
前記第２のエッチングストッパー層は、ニッケルまたはアルミニウムにより形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記半導体層は、窒化物半導体層であることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記窒化物半導体層は、
前記基板の一方の面に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
前記電子供給層の上に形成されたゲート電極、ソース電極、ドレイン電極を有することを特徴とする付記９に記載の半導体装置。
（付記１１）
前記電子走行層は、ＧａＮにより形成されていることを特徴とする付記１０に記載の半導体装置。
（付記１２）
前記基板は、ＳｉＣ基板であることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１３）
基板の一方の面に半導体層を形成する工程と、
前記半導体層の上に、第２のエッチングストッパー層を形成する工程と、
前記半導体層及び第２のエッチングストッパー層の上に、第１のエッチングストッパー層を形成する工程と、
前記基板の他方の面より前記基板及び前記半導体層を貫通し、前記第１のエッチングストッパー層及び前記第２のエッチングストッパー層を底面とするビアホールを形成する工程と、
前記ビアホールの内部の底面及び側面にシードメタル層を形成する工程と、
前記シードメタル層の上にメッキにより裏面電極を形成する工程と、
を有し、
前記ビアホールの底面は、中央部が前記第１のエッチングストッパー層により形成されており、角部が前記第２のエッチングストッパー層により形成されており、
前記シードメタル層と、前記第２のエッチングストッパー層は、イオン化傾向が同じ、または、前記シードメタル層よりも、前記第２のエッチングストッパー層は、イオン化傾向が小さいことを特徴とする半導体装置の製造方法。
（付記１４）
前記シードメタル層は、銅により形成されており、前記第２のエッチングストッパー層は、金により形成されていることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１５）
前記シードメタル層及び前記第２のエッチングストッパー層は、同じ材料により形成されていることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１６）
前記シードメタル層及び前記第２のエッチングストッパー層は、金または銅により形成されていることを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７）
基板の一方の面に半導体層を形成する工程と、
前記半導体層の上に、第２のエッチングストッパー層を形成する工程と、
前記半導体層及び第２のエッチングストッパー層の上に、第１のエッチングストッパー層を形成する工程と、
前記基板の他方の面より前記基板及び前記半導体層を貫通し、前記第１のエッチングストッパー層及び前記第２のエッチングストッパー層を底面とするビアホールを形成する工程と、
前記ビアホールの内部の底面及び側面にシードメタル層を形成する工程と、
前記シードメタル層の上にメッキにより裏面電極を形成する工程と、
を有し、
前記ビアホールの底面は、中央部が前記第１のエッチングストッパー層により形成されており、角部が前記第２のエッチングストッパー層により形成されており、
前記第２のエッチングストッパー層は、絶縁膜により形成されていることを特徴とする半導体装置の製造方法。
（付記１８）
前記第２のエッチングストッパー層は、酸化ニッケルまたは酸化アルミニウムにより形成されていることを特徴とする付記１７に記載の半導体装置の製造方法。
（付記１９）
前記第１のエッチングストッパー層は、ニッケルまたはアルミニウムにより形成されていることを特徴とする付記１３から１８のいずれかに記載の半導体装置の製造方法。
（付記２０）
前記半導体層は、窒化物半導体層であることを特徴とする付記１３から１９のいずれかに記載の半導体装置の製造方法。
（付記１）
基板の一方の面に設けられた半導体層と、
前記半導体層の上に設けられた第１のエッチングストッパー層及び第２のエッチングストッパー層と、
前記基板の他方の面より前記基板及び前記半導体層を貫通し、前記第１のエッチングストッパー層及び前記第２のエッチングストッパー層を底面とするビアホールと、
前記ビアホールの内部の底面及び側面に形成されたシードメタル層と、
前記シードメタル層の上にメッキにより形成された裏面電極と、
を有し、
前記ビアホールの底面は、中央部が前記第１のエッチングストッパー層により形成されており、角部が前記第２のエッチングストッパー層により形成されており、
前記シードメタル層と、前記第２のエッチングストッパー層は、イオン化傾向が同じ、または、前記シードメタル層よりも、前記第２のエッチングストッパー層は、イオン化傾向が小さいことを特徴とする半導体装置。
（付記２）
前記シードメタル層よりも、前記第２のエッチングストッパー層は、イオン化傾向が小さいことを特徴とする付記１に記載の半導体装置。
（付記３）
前記シードメタル層は銅により形成されており、前記第２のエッチングストッパー層は、金により形成されていることを特徴とする付記２に記載の半導体装置。
（付記４）
前記シードメタル層及び前記第２のエッチングストッパー層は、同じ材料により形成されていることを特徴とする付記２に記載の半導体装置。
（付記５）
前記シードメタル層及び前記第２のエッチングストッパー層は、金または銅により形成されていることを特徴とする付記４に記載の半導体装置。
（付記６）
基板の一方の面に設けられた半導体層と、
前記半導体層の上に設けられた第１のエッチングストッパー層及び第２のエッチングストッパー層と、
前記基板の他方の面より前記基板及び前記半導体層を貫通し、前記第１のエッチングストッパー層及び前記第２のエッチングストッパー層を底面とするビアホールと、
前記ビアホールの内部の底面及び側面に形成されたシードメタル層と、
前記シードメタル層の上にメッキにより形成された裏面電極と、
を有し、
前記ビアホールの底面は、中央部が前記第１のエッチングストッパー層により形成されており、角部が前記第２のエッチングストッパー層により形成されており、
前記第２のエッチングストッパー層は、絶縁膜により形成されていることを特徴とする半導体装置。
（付記７）
前記第２のエッチングストッパー層は、酸化ニッケルまたは酸化アルミニウムにより形成されていることを特徴とする付記６に記載の半導体装置。
（付記８）
前記第２のエッチングストッパー層は、ニッケルまたはアルミニウムにより形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記半導体層は、窒化物半導体層であることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記窒化物半導体層は、
前記基板の一方の面に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
前記電子供給層の上に形成されたゲート電極、ソース電極、ドレイン電極を有することを特徴とする付記９に記載の半導体装置。
（付記１１）
前記電子走行層は、ＧａＮにより形成されていることを特徴とする付記１０に記載の半導体装置。
（付記１２）
前記基板は、ＳｉＣ基板であることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１３）
基板の一方の面に半導体層を形成する工程と、
前記半導体層の上に、第２のエッチングストッパー層を形成する工程と、
前記半導体層及び第２のエッチングストッパー層の上に、第１のエッチングストッパー層を形成する工程と、
前記基板の他方の面より前記基板及び前記半導体層を貫通し、前記第１のエッチングストッパー層及び前記第２のエッチングストッパー層を底面とするビアホールを形成する工程と、
前記ビアホールの内部の底面及び側面にシードメタル層を形成する工程と、
前記シードメタル層の上にメッキにより裏面電極を形成する工程と、
を有し、
前記ビアホールの底面は、中央部が前記第１のエッチングストッパー層により形成されており、角部が前記第２のエッチングストッパー層により形成されており、
前記シードメタル層と、前記第２のエッチングストッパー層は、イオン化傾向が同じ、または、前記シードメタル層よりも、前記第２のエッチングストッパー層は、イオン化傾向が小さいことを特徴とする半導体装置の製造方法。
（付記１４）
前記シードメタル層は、銅により形成されており、前記第２のエッチングストッパー層は、金により形成されていることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１５）
前記シードメタル層及び前記第２のエッチングストッパー層は、同じ材料により形成されていることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１６）
前記シードメタル層及び前記第２のエッチングストッパー層は、金または銅により形成されていることを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７）
基板の一方の面に半導体層を形成する工程と、
前記半導体層の上に、第２のエッチングストッパー層を形成する工程と、
前記半導体層及び第２のエッチングストッパー層の上に、第１のエッチングストッパー層を形成する工程と、
前記基板の他方の面より前記基板及び前記半導体層を貫通し、前記第１のエッチングストッパー層及び前記第２のエッチングストッパー層を底面とするビアホールを形成する工程と、
前記ビアホールの内部の底面及び側面にシードメタル層を形成する工程と、
前記シードメタル層の上にメッキにより裏面電極を形成する工程と、
を有し、
前記ビアホールの底面は、中央部が前記第１のエッチングストッパー層により形成されており、角部が前記第２のエッチングストッパー層により形成されており、
前記第２のエッチングストッパー層は、絶縁膜により形成されていることを特徴とする半導体装置の製造方法。
（付記１８）
前記第２のエッチングストッパー層は、酸化ニッケルまたは酸化アルミニウムにより形成されていることを特徴とする付記１７に記載の半導体装置の製造方法。
（付記１９）
前記第１のエッチングストッパー層は、ニッケルまたはアルミニウムにより形成されていることを特徴とする付記１３から１８のいずれかに記載の半導体装置の製造方法。
（付記２０）
前記半導体層は、窒化物半導体層であることを特徴とする付記１３から１９のいずれかに記載の半導体装置の製造方法。
【符号の説明】
【0092】
１０ 基板
１０ａ 一方の面
１０ｂ 他方の面
２１ 電子走行層
２１ａ ２ＤＥＧ
２２ 電子供給層
３１ ゲート電極
３２ ソース電極
３３ ドレイン電極
５１ 配線
１５１ 第１のエッチングストッパー層
１５２ 第２のエッチングストッパー層
１６０ ビアホール
１６１ ビアホールの底面
１６１ａ ビアホールの底面の中央部
１６１ｂ ビアホールの底面の角部
１６２ ビアホールの側面
１７０ 裏面電極
１７１ シードメタル層
１７２ エッチングマスク
１０ａ 一方の面
１０ｂ 他方の面
２１ 電子走行層
２１ａ ２ＤＥＧ
２２ 電子供給層
３１ ゲート電極
３２ ソース電極
３３ ドレイン電極
５１ 配線
１５１ 第１のエッチングストッパー層
１５２ 第２のエッチングストッパー層
１６０ ビアホール
１６１ ビアホールの底面
１６１ａ ビアホールの底面の中央部
１６１ｂ ビアホールの底面の角部
１６２ ビアホールの側面
１７０ 裏面電極
１７１ シードメタル層
１７２ エッチングマスク
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】