特許 7533099 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-05

(45)【発行日】2024-08-14

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/04 20230101AFI20240806BHJP

   H01L 25/18 20230101ALI20240806BHJP

   H01L 21/822 20060101ALI20240806BHJP

   H01L 27/04 20060101ALI20240806BHJP

【ＦＩ】

H01L25/04 Z

H01L27/04 H

【請求項の数】 10

(21)【出願番号】P 2020169894

(22)【出願日】2020-10-07

(65)【公開番号】P2022061757

(43)【公開日】2022-04-19

【審査請求日】2023-09-14

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】100105887

【弁理士】

【氏名又は名称】来山 幹雄

(74)【代理人】

【識別番号】100145023

【弁理士】

【氏名又は名称】川本 学

(72)【発明者】

【氏名】吉見 俊二

(72)【発明者】

【氏名】竹松 佑二

(72)【発明者】

【氏名】山口 幸哉

(72)【発明者】

【氏名】上嶋 孝紀

(72)【発明者】

【氏名】後藤 聡

(72)【発明者】

【氏名】荒屋敷 聡

【審査官】栗栖 正和

(56)【参考文献】

【文献】特開２０１８－１８１９４３（ＪＰ，Ａ）

【文献】国際公開第２０１３／０６１６７９（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１８／０２６９１０５（ＵＳ，Ａ１）

【文献】特開２０１９－０６２３５０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０４

Ｈ０１Ｌ ２１／８２２

(57)【特許請求の範囲】

【請求項1】

表層部に配置された単体半導体系の半導体素子で一部が構成された第１電子回路を含む第１部材と、
前記第１部材の１つの面に設けられ、前記第１電子回路に接続された少なくとも１つの第１導体突起と、
前記第１部材の、前記第１導体突起が設けられた面に接合され、平面視において前記第１部材より小さく、化合物半導体系の半導体素子で一部が構成された第２電子回路を含む第２部材と、
前記第２部材に設けられ、前記第２電子回路に接続され、前記第１導体突起と同一方向に突出した少なくとも１つの第２導体突起と
を備え、
前記第２電子回路は後段増幅回路を含み、
前記第１電子回路及び前記第２電子回路の一方は前段増幅回路を含み、前記前段増幅回路で増幅された高周波信号が前記後段増幅回路に入力され、
前記第１電子回路は、
複数の接点から選択した１つの接点に入力される高周波信号を前記前段増幅回路に入力させる入力スイッチと、
前記前段増幅回路及び前記後段増幅回路の動作を制御する制御回路と、
前記後段増幅回路から出力された高周波信号を、複数の接点から選択した１つの接点から出力させるバンド選択スイッチと
を含む半導体装置。

【請求項2】

さらに、前記第１部材の前記第１導体突起が設けられた面及び前記第２部材の前記第２導体突起が設けられた面の上に配置された再配線層を備え、
前記再配線層は、前記第１電子回路と前記第２電子回路とを電気的に接続する部材間接続配線、及び前記第１導体突起及び前記第２導体突起のそれぞれの下地となる複数のパッドを含む請求項１に記載の半導体装置。

【請求項3】

前記前段増幅回路は前記第２電子回路に含まれる請求項１または２に記載の半導体装置。

【請求項4】

前記前段増幅回路は前記第１電子回路に含まれる請求項１または２に記載の半導体装置。

【請求項5】

前記第１電子回路は、さらに送受信切替スイッチを含み、前記送受信切替スイッチは、前記後段増幅回路から出力された高周波信号が入力される送信信号入力接点、他の回路に接続される受信信号出力接点、及び送信信号入力接点と受信信号出力接点との一方に選択的に接続される送受信共用接点を含む請求項１乃至４のいずれか１項に記載の半導体装置。

【請求項6】

前記第１電子回路は、さらに、前記後段増幅回路と前記送受信切替スイッチの送信信号入力接点との間に接続された受動素子からなる送信側整合回路を含む請求項５に記載の半導体装置。

【請求項7】

前記第１電子回路は、さらに、前記送受信切替スイッチの送受信共用接点に接続されたバンドパスフィルタを含む請求項５または６に記載の半導体装置。

【請求項8】

前記第１電子回路は、さらに、アンテナに接続される複数のアンテナ側の接点を有するアンテナスイッチを含み、
前記アンテナスイッチは、前記複数のアンテナ側の接点から１つを選択し、選択した１つの接点を前記バンドパスフィルタに接続する請求項７に記載の半導体装置。

【請求項9】

前記第１電子回路は、さらに、前記送受信切替スイッチの受信信号出力接点に接続されるローノイズアンプを含む請求項５乃至８のいずれか１項に記載の半導体装置。

【請求項10】

前記第１電子回路は、さらに、前記送受信切替スイッチの受信信号出力接点と前記ローノイズアンプとの間に接続された受動素子からなる受信側整合回路を含む請求項９に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

移動体通信や衛星通信等に用いられる電子機器に、高周波信号の送受信機能を一体化したＲＦフロントエンドモジュールが組み込まれている。ＲＦフロントエンドモジュールは、高周波増幅機能を持つモノリシックマイクロ波集積回路素素子（ＭＭＩＣ）、高周波増幅回路を制御する制御ＩＣ、スイッチＩＣ、デュプレクサ等を備えている。

【0003】

ＭＭＩＣの上に制御ＩＣを積み重ねて小型化を実現した構造が下記の特許文献１に開示されている。特許文献１に開示されたモジュールは、モジュール基板の上に搭載されたＭＭＩＣと、その上に積み重ねられた制御ＩＣとを含む。ＭＭＩＣの電極、制御ＩＣの電極、及びモジュール基板上の電極が、ワイヤボンディングにより電気的に接続されている。

【先行技術文献】

【特許文献】

【0004】

【文献】米国特許出願公開第２０１５／０３０３９７１号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

高周波増幅回路に、例えばヘテロ接合型バイポーラトランジスタ（ＨＢＴ）が用いられる。ＨＢＴは、動作中にコレクタ損失が発生することによって発熱する。発熱によるＨＢＴの温度上昇は、コレクタ電流をさらに増大させる方向に働く。この正帰還の条件が満たされるとＨＢＴが熱暴走に至る。ＨＢＴの熱暴走を回避するために、ＨＢＴの出力電力の上限値が制限される。

【0006】

高周波増幅回路の高出力化を図るために、ＭＭＩＣを構成するＨＢＴ等の半導体素子からの放熱特性を向上させることが望まれる。特許文献１に開示されたモジュール構造では、近年の高周波増幅回路に対する高出力化の要求を満たすことが困難である。本発明の目的は、半導体素子からの放熱特性を向上させることが可能な半導体装置を提供することである。

【課題を解決するための手段】

【0007】

本発明の一観点によると、
表層部に配置された単体半導体系の半導体素子で一部が構成された第１電子回路を含む第１部材と、
前記第１部材の１つの面に設けられ、前記第１電子回路に接続された少なくとも１つの第１導体突起と、
前記第１部材の、前記第１導体突起が設けられた面に接合され、平面視において前記第１部材より小さく、化合物半導体系の半導体素子で一部が構成された第２電子回路を含む第２部材と、
前記第２部材に設けられ、前記第２電子回路に接続され、前記第１導体突起と同一方向に突出した少なくとも１つの第２導体突起と
を備え、
前記第２電子回路は後段増幅回路を含み、
前記第１電子回路及び前記第２電子回路の一方は前段増幅回路を含み、前記前段増幅回路で増幅された高周波信号が前記後段増幅回路に入力され、
前記第１電子回路は、
複数の接点から選択した１つの接点に入力される高周波信号を前記前段増幅回路に入力させる入力スイッチと、
前記前段増幅回路及び前記後段増幅回路の動作を制御する制御回路と、
前記後段増幅回路から出力された高周波信号を、複数の接点から選択した１つの接点から出力させるバンド選択スイッチと
を含む半導体装置が提供される。

【発明の効果】

【0008】

第２部材の半導体素子で発生した熱が、第２導体突起を通って伝導されるとともに第１部材にも伝導される。第２部材から第２導体突起側と第１部材側との両方向に熱が伝導されるため、第２部材からの放熱特性が向上するという優れた効果が得られる。一般的に、単体半導体系の半導体素子が形成される第１部材の主たる材料は、化合物半導体系の半導体素子が形成される第２部材の主たる材料より高い熱伝導率を持つ。したがって、第２部材から第１部材に伝導された熱が、第２部材より大きな第１部材内で拡散される。第１部材内で拡散した熱は外部に放熱される。このため、第２部材からの放熱特性がさらに向上するという優れた効果が得られる。

【図面の簡単な説明】

【0009】

【図1】図１は、第１実施例による半導体装置を搭載した高周波モジュールの概略平面図である。

【図2】図２Ａは、図１の一点鎖線２Ａ－２Ａにおける断面図であり、図２Ｂは半導体装置及びその周辺部分を拡大した断面図である。

【図3】図３は、第２部材に含まれる半導体素子の１つを拡大した断面図である。

【図4】図４は、第１実施例による半導体装置の断面図である。

【図5】図５は、第１実施例による半導体装置を搭載する高周波モジュールの回路構成を示すブロック図である。

【図6】図６Ａから図６Ｆまでの図面は、半導体装置の製造途中段階における概略断面図である。

【図7】図７Ａ及び図７Ｂは、半導体装置の製造途中段階における概略断面図であり、図７Ｃは、完成した半導体装置の概略断面図である。

【図8】図８は、第１実施例による半導体装置を搭載した高周波モジュールをマザーボードに実装した状態の断面図である。

【図9】図９は、第１実施例の変形例による半導体装置を搭載した高周波モジュールの回路構成を示すブロック図である。

【図10】図１０は、第１実施例の他の変形例による半導体装置を搭載した高周波モジュールの回路構成を示すブロック図である。

【図11】図１１は、第２実施例による半導体装置を搭載した高周波モジュールの回路構成を示すブロック図である。

【図12】図１２は、第３実施例による半導体装置を搭載した高周波モジュールの回路構成を示すブロック図である。

【図13】図１３は、第４実施例による半導体装置を搭載した高周波モジュールの回路構成を示すブロック図である。

【図14】図１４は、第５実施例による半導体装置を搭載した高周波モジュールの回路構成を示すブロック図である。

【図15】図１５は、第５実施例の変形例による半導体装置を搭載した高周波モジュールの回路構成を示すブロック図である。

【図16】図１６は、第５実施例の他の変形例による半導体装置を搭載した高周波モジュールの回路構成を示すブロック図である。

【図17】図１７は、第５実施例のさらに他の変形例による半導体装置を搭載した高周波モジュールの回路構成を示すブロック図である。

【図18】図１８は、第６実施例による半導体装置の回路構成を示すブロック図である。

【発明を実施するための形態】

【0010】

［第１実施例］
図１から図８までの図面を参照して、第１実施例による半導体装置について説明する。

【0011】

図１は、第１実施例による半導体装置２２を搭載した高周波モジュール２０の概略平面図である。モジュール基板２１に、半導体装置２２、ローノイズアンプ１０９、アンテナスイッチ１０７、及びその他の複数の表面実装部品２３が実装されている。ローノイズアンプ１０９、アンテナスイッチ１０７は、単体半導体系、例えばシリコン系またはゲルマニウム系の集積回路素子で構成される。表面実装部品２３は、例えばインダクタ、キャパシタ、抵抗素子等の受動部品である。半導体装置２２は、第１部材３０と、第１部材３０の下面（モジュール基板２１の方を向く面）に接合された第２部材４０とを含む。平面視において、第２部材４０は第１部材３０より小さく、第１部材３０に包含されている。

【0012】

図２Ａは、図１の一点鎖線２Ａ－２Ａにおける断面図であり、図２Ｂは半導体装置２２及びその周辺部分を拡大した断面図である。なお、図２Ａは、高周波モジュール２０がマザーボード８３に実装された状態を示している。

【0013】

まず、図２Ｂを参照して半導体装置２２の構成について説明する。半導体装置２２は、板状の第１部材３０、及び第１部材３０に接合された膜状の第２部材４０を含む。第１部材３０の厚さ方向に直交する２つの面のうちモジュール基板２１に対向する面を下面３０Ｌといい、下面とは反対方向を向く面を天面３０Ｕということとする。第２部材４０は、第１部材３０の下面３０Ｌに接合されており、第１部材３０に熱的に結合している。第２部材４０は、内部に複数の半導体素子４５を含む。複数の半導体素子４５の各々は、化合物半導体系の素子であり、例えばＨＢＴである。

【0014】

第１部材３０の下面３０Ｌのうち第２部材４０と重ならない領域に、複数のパッド３１が配置されている。複数のパッド３１の上（下面３０Ｌと同一方向を向く面）に、それぞれ第１導体突起３２が配置されている。また、第２部材４０のモジュール基板２１に対向する面（第１部材３０の下面３０Ｌと同一方向を向く面）に、複数のパッド４１が配置されている。複数のパッド４１のそれぞれの上に、第２導体突起４２が配置されている。第１部材３０に設けられた第１導体突起３２と、第２部材４０に設けられた第２導体突起４２は、第１部材３０または第２部材４０から同一の方向に向かって突出している。第２導体突起４２のうち少なくとも１つは、平面視において複数の半導体素子４５と重なっている。

【0015】

モジュール基板２１の上面に複数のランド２４が配置されている。第１部材３０の第１導体突起３２及び第２部材４０の第２導体突起４２が、それぞれモジュール基板２１のランド２４に、ハンダ２５により接続されている。このように、第１部材３０及び第２部材４０を含む半導体装置２２が、モジュール基板２１にフリップチップボンディングにより実装されている。

【0016】

図２Ａに示すように、モジュール基板２１に、半導体装置２２の他に複数の表面実装部品２３が実装されている。モジュール基板２１の内層に少なくとも１層のグランドプレーン２６が配置されている。第２部材４０の第２導体突起４２（図２Ｂ）のうち平面視において半導体素子４５と重なっている導体突起は、ハンダ２５（図２Ｂ）、ランド２４（図２Ｂ）及びモジュール基板２１内のビア２８を介してグランドプレーン２６に、電気的に接続され、かつ熱的に結合している。

【0017】

モジュール基板２１の下面（半導体装置２２が実装された面とは反対側の面）に、複数の接続端子２７が配置されている。少なくとも１つの接続端子２７は、グランドプレーン２６にビア２８を介して接続されている。

【0018】

モジュール基板２１の上面、モジュール基板２１に実装された半導体装置２２及び複数の表面実装部品２３が封止材８０で覆われている。封止材８０の表面のうち、第１部材３０の天面３０Ｕと同一方向を向く面を天面といい、天面の縁からモジュール基板２１に達する面を側面ということとする。封止材８０の側面は、モジュール基板２１の側面に段差なく連続している。

【0019】

封止材８０の天面と側面、及びモジュール基板２１の側面が、金属膜８１で覆われている。金属膜８１として、例えばＣｕ、Ａｌ等を用いることができ、例えばスパッタリング等により成膜することができる。金属膜８１は、モジュール基板２１の側面においてグランドプレーン２６に接続されている。金属膜８１は、モジュール基板２１に実装されている半導体装置２２及び複数の表面実装部品２３で構成される電子回路を外界から電磁気的にシールドするシールド膜として機能する。

【0020】

マザーボード８３の上面に複数のランド８４が配置されている。モジュール基板２１の複数の接続端子２７を、それぞれハンダ８５によってマザーボード８３のランド８４に接続することにより、高周波モジュール２０がマザーボード８３に実装される。

【0021】

図３は、第２部材４０に含まれる半導体素子４５の１つを拡大した断面図である。第２部材４０は、半導体薄膜４４、半導体素子４５、種々の電極及び配線を含む。半導体薄膜４４が第１部材３０（図２Ｂ）に接合されている。図３に示した断面図は、図２Ａ及び図２Ｂに示した断面図に対して、上下が反転している。図３の説明では、図２Ａ及び図２Ｂにおいて下側に相当する側を上側と呼ぶ。

【0022】

半導体薄膜４４は化合物半導体、例えばＧａＡｓで形成されており、ｎ型導電性のサブコレクタ層４４Ａと絶縁性の素子分離領域４４Ｂとに区分されている。半導体素子４５はサブコレクタ層４４Ａの上に形成されている。

【0023】

半導体素子４５は、サブコレクタ層４４Ａの上に形成されたベースメサ４５ＢＭと、ベースメサ４５ＢＭの上面の一部の領域に形成されたエミッタメサ４５ＥＭとを含む。ベースメサ４５ＢＭは、サブコレクタ層４４Ａから順番に積層されたコレクタ層４５Ｃ、ベース層４５Ｂ、及びエミッタ層４５Ｅを含む。すなわち、第１部材３０（図４）に近い側から、コレクタ層４５Ｃ、ベース層４５Ｂ、及びエミッタ層４５Ｅがこの順番に積層されている。エミッタメサ４５ＥＭは、キャップ層４５Ｐと、その上に配置されたコンタクト層４５Ｔとを含む。

【0024】

一例として、コレクタ層４５Ｃはｎ型ＧａＡｓで形成され、ベース層４５Ｂはｐ型ＧａＡｓで形成され、エミッタ層４５Ｅはｎ型ＩｎＧａＰで形成されている。キャップ層４５Ｐはｎ型ＧａＡｓで形成され、コンタクト層４５Ｔはｎ型ＩｎＧａＡｓで形成されている。ベースメサ４５ＢＭ及びエミッタメサ４５ＥＭにより構成される半導体素子４５は、ＨＢＴである。半導体素子４５の動作中は、主としてエミッタメサ４５ＥＭの直下のコレクタ層４５Ｃで発熱が生じる。

【0025】

サブコレクタ層４４Ａのうちベースメサ４５ＢＭが配置されていない領域の上に、コレクタ電極４６Ｃが配置されている。コレクタ電極４６Ｃの上に１層目のコレクタ配線４７Ｃが配置されている。図３において、配線層間の層間絶縁膜の具体的な構造については記載を省略している。コレクタ配線４７Ｃは、コレクタ電極４６Ｃ及びサブコレクタ層４４Ａを介してコレクタ層４５Ｃに電気的に接続されている。

【0026】

エミッタ層４５Ｅのうちエミッタメサ４５ＥＭが配置されていない領域の上にベース電極４６Ｂが配置されている。ベース電極４６Ｂは、エミッタ層４５Ｅを厚さ方向に貫通してベース層４５Ｂに達する合金化領域４６Ａを介してベース層４５Ｂに電気的に接続されている。

【0027】

エミッタメサ４５ＥＭの上にエミッタ電極４６Ｅが配置されている。エミッタ電極４６Ｅは、コンタクト層４５Ｔ及びキャップ層４５Ｐを介してエミッタ層４５Ｅに電気的に接続されている。エミッタメサ４５ＥＭの直下に位置するエミッタ層４５Ｅが、実質的にエミッタ領域として機能する。

【0028】

エミッタ電極４６Ｅの上に１層目のエミッタ配線４７Ｅが配置されており、その上に２層目のエミッタ配線４８Ｅが配置されている。２層目のエミッタ配線４８Ｅは、１層目のエミッタ配線４７Ｅを介してエミッタ電極４６Ｅに電気的に接続されている。２層目のエミッタ配線４８Ｅの上に、少なくとも１つのパッド４１（図２Ｂ）が配置されている。このパッド４１は、半導体素子４５のエミッタ層４５Ｅに電気的に接続されている。

【0029】

図４は、第１実施例による半導体装置２２の断面図である。まず、第１部材３０の構成について説明する。

【0030】

第１部材３０は、基板３３及びその上（図４においては下側を向く面の上）に配置された多層配線構造３４を含む。基板３３として、例えばシリコンオンインシュレータ（ＳＯＩ）基板が用いられる。なお、基板３３として通常のシリコン基板等を用いてもよい。基板３３から見て下面３０Ｌ側に多層配線構造３４が配置されている。基板３３の表層部に複数のシリコン系の半導体素子３５等が形成されている。複数の半導体素子３５により、例えばＣＭＯＳ回路等が構成される。

【0031】

多層配線構造３４は、複数の配線３４Ｗ、複数の内層ランド３４Ｌ、層間を接続する複数のビア３４Ｖ、及び下面側に配置された複数のパッド３４Ｐを含む。図４において、多層配線構造３４内の複数の層間絶縁膜の構成については記載を省略している。基板３３の下方を向く面または多層配線構造３４の内層に複数の受動素子３６が配置されている。半導体素子３５、受動素子３６、及び多層配線構造３４内の配線３４Ｗ、ビア３４Ｖ、内層ランド３４Ｌ等によって第１電子回路３９が構成される。すなわち、第１部材３０が第１電子回路３９を含んでいる。複数のパッド３４Ｐは第１電子回路３９に接続されている。

【0032】

第１部材３０の下面３０Ｌの一部の領域に第２部材４０が接合されている。第２部材４０に含まれる複数の半導体素子４５によって第２電子回路４９が構成される。すなわち、第２部材４０が第２電子回路４９を含んでいる。第２部材４０は、下方を向く面に配置されたエミッタ配線４８Ｅ（図３）、及びパッド４８Ａを含む。

【0033】

第１部材３０及び第２部材４０の上（図４において下側）に、層間絶縁膜を介して再配線層が配置されている。再配線層と第１部材３０及び第２部材４０との間の層間絶縁膜の構成については、記載を省略している。再配線層は、それぞれが金属パターンで構成された複数のパッド３１、パッド４１、及び部材間接続配線５１を含む。部材間接続配線５１は、第１部材３０に含まれる第１電子回路３９と第２部材４０に含まれる第２電子回路４９とを接続する。

【0034】

再配線層に含まれる複数のパッド３１、パッド４１、及び部材間接続配線５１を保護膜５２が覆う。保護膜５２に、平面視において複数のパッド３１及びパッド４１のそれぞれに包含される複数の開口５２Ａが設けられている。複数のパッド４１の上に、それぞれ第２導体突起４２が配置されており、複数のパッド３１の上に、それぞれ第１導体突起３２が配置されている。第１導体突起３２、第２導体突起４２は、保護膜５２の下面から下方に向かって突出している。これらの第１導体突起３２、第２導体突起４２のそれぞれの下方を向く面にハンダ５３が載せられている。例えば、第１導体突起３２及び第２導体突起４２としてＣｕを用いる。この場合、第１導体突起３２とその上のハンダ５３、及び第２導体突起４２とその上のハンダ５３は、それぞれＣｕピラーバンプといわれる。

【0035】

図５は、第１実施例による半導体装置２２（図４）を搭載する高周波モジュール２０の回路構成を示すブロック図である。高周波モジュール２０は、入力スイッチ１０１、パワーアンプ１０４、送信用のバンド選択スイッチ１０５、複数のデュプレクサ１０６、アンテナスイッチ１０７、２つの受信用のバンド選択スイッチ１０８、２つのローノイズアンプ１０９、パワーアンプ制御回路１１０、受信用の出力端子選択スイッチ１１１、及びローノイズアンプ制御回路１１２を含む。パワーアンプ１０４は、前段増幅回路１０２及び後段増幅回路１０３を含む。この高周波モジュール２０は、周波数分割複信（ＦＤＤ）方式の送受信を行う機能を有する。

【0036】

パワーアンプ１０４の前段増幅回路１０２及び後段増幅回路１０３は、第２部材４０（図４）の第２電子回路４９に含まれる。入力スイッチ１０１、バンド選択スイッチ１０５、及びパワーアンプ制御回路１１０は、第１部材３０（図４）の第１電子回路３９に含まれる。その他の機能は、モジュール基板２１（図２Ａ）に実装された電子部品により実現される。図５において、第１電子回路３９に含まれる電子部品に相対的に淡いハッチングを付し、第２電子回路４９に含まれる電子部品に相対的に濃いハッチングを付している。なお、後述する図９から図１８までのブロック図においても、第１電子回路３９に含まれる電子部品及び第２電子回路４９に含まれる電子部品に同様のハッチングを付している。

【0037】

次に、高周波モジュール２０の構成及び機能について説明する。
入力スイッチ１０１の２つの入力側の接点が、それぞれ第１部材３０に設けられた第１導体突起３２（図２Ｂ）を介してモジュール基板２１の高周波信号入力端子ＩＮ１、ＩＮ２に接続されている。図５において、第１導体突起３２を白抜きの正方形で示している。２つの高周波信号入力端子ＩＮ１、ＩＮ２から高周波信号が入力される。入力スイッチ１０１は、入力側の２つの接点から１つの接点を選択し、選択した接点に入力される高周波信号を前段増幅回路１０２に入力させる。入力スイッチ１０１と前段増幅回路１０２の入力ポートとの接続には、部材間接続配線５１（図４）が用いられる。図５において、部材間接続配線５１によって接続される箇所を、相対的に太い実線で示している。なお、後述する図９から図１８までのブロック図においても、部材間接続配線５１を相対的に太い実線で示している。

【0038】

前段増幅回路１０２で増幅された高周波信号が後段増幅回路１０３に入力される。後段増幅回路１０３で増幅された高周波信号が、送信側整合回路１２０を通ってバンド選択スイッチ１０５の１つの入力側の接点に入力される。後段増幅回路１０３の出力ポートと送信側整合回路１２０とは、第２部材４０に設けられた第２導体突起４２（図２Ｂ）を介して接続される。図５において、第２導体突起４２を黒く塗り潰した正方形で示している。送信側整合回路１２０とバンド選択スイッチ１０５の入力側の接点とは、第１導体突起３２を介して接続される。バンド選択スイッチ１０５は、複数の出力側の接点から１つの接点を選択し、後段増幅回路１０３で増幅された高周波信号を、選択した接点から出力させる。

【0039】

バンド選択スイッチ１０５の出力側の複数の接点のうち２つの接点は、それぞれ補助出力端子ＰＡＡＵＸ１、ＰＡＡＵＸ２に、第１導体突起３２（図３Ｂ）を介して接続されている。他の６個の接点は、それぞれバンドごとに準備された複数のデュプレクサ１０６の送信用入力ポートに、第１導体突起３２（図３Ｂ）を介して接続されている。バンド選択スイッチ１０５は、バンドごとに準備された複数のデュプレクサ１０６から１つのデュプレクサ１０６を選択する機能を有する。

【0040】

アンテナスイッチ１０７が、回路側の複数の接点とアンテナ側の２つの接点とを有する。アンテナスイッチ１０７の複数の回路側の接点のうち２つの接点が、それぞれ送信信号入力端子ＴＲＸ１、ＴＲＸ２に接続されている。回路側の他の６個の接点は、それぞれ複数のデュプレクサ１０６の入出力共用ポートに接続されている。アンテナ側の２つの接点は、それぞれアンテナ端子ＡＮＴ１、ＡＮＴ２に接続されている。アンテナ端子ＡＮＴ１、ＡＮＴ２に、それぞれアンテナが接続される。

【0041】

アンテナスイッチ１０７は、２つのアンテナ側の接点を、それぞれ回路側の複数の接点から選択した２つの接点に接続する。１つのバンドを用いて通信を行う場合には、アンテナスイッチ１０７は、回路側の１つの接点と、アンテナ側の１つの接点とを接続する。パワーアンプ１０４で増幅され、対応するバンド用のデュプレクサ１０６を通過した高周波信号が、選択されたアンテナ側の接点に接続されているアンテナから送信される。

【0042】

２つの受信用のバンド選択スイッチ１０８の各々が、入力側の４個の接点を有する。２つのバンド選択スイッチ１０８の各々の入力側の４個の接点のうち３個の接点は、それぞれデュプレクサ１０６の受信用出力ポートに接続されている。２つのバンド選択スイッチ１０８の各々の残りの１つの接点は、それぞれ補助入力端子ＬＮＡＡＵＸ１、ＬＮＡＡＵＸ２に接続されている。

【0043】

２つの受信用のバンド選択スイッチ１０８に対応して２つのローノイズアンプ１０９が準備されている。２つの受信用のバンド選択スイッチ１０８は、それぞれデュプレクサ１０６を通過した受信信号を、対応するローノイズアンプ１０９に入力させる。

【0044】

出力端子選択スイッチ１１１の２つの回路側の接点が、それぞれ２つのローノイズアンプ１０９の出力ポートに接続されている。出力端子選択スイッチ１１１の３つの端子側の接点が、それぞれ受信信号出力端子ＬＮＡＯＵＴ１、ＬＮＡＯＵＴ２、ＬＮＡＯＵＴ３に接続されている。ローノイズアンプ１０９で増幅された受信信号が、出力端子選択スイッチ１１１で選択された受信信号出力端子から出力される。

【0045】

電源端子ＶＣＣ１、ＶＣＣ２から、それぞれ前段増幅回路１０２及び後段増幅回路１０３に電源電圧が印加される。電源端子ＶＣＣ１、ＶＣＣ２は、第２部材４０に設けられた第２導体突起４２（図２Ｂ）を介してパワーアンプ１０４に接続される。第２部材４０に設けられた第２導体突起４２のうち少なくとも１つは、モジュール基板２１のグランドプレーン２６（図２Ａ）に接続されるが、図５には示されていない。

【0046】

パワーアンプ制御回路１１０が、第１部材３０に設けられた第１導体突起３２（図２Ｂ）を介して電源端子ＶＩＯ１、制御信号端子ＳＤＡＴＡ１、及びクロック端子ＳＣＬＫ１に接続されている。パワーアンプ制御回路１１０は、制御信号端子ＳＤＡＴＡ１に与えられる制御信号に基づいてパワーアンプ１０４を制御する。パワーアンプ制御回路１１０とパワーアンプ１０４との接続には、部材間接続配線５１（図４）が用いられる。

【0047】

ローノイズアンプ制御回路１１２が、電源端子ＶＩＯ２、制御信号端子ＳＤＡＴＡ２、及びクロック端子ＳＣＬＫ２に接続されている。ローノイズアンプ制御回路１１２は、制御信号端子ＳＤＡＴＡ２に与えられる制御信号に基づいてローノイズアンプ１０９を制御する。

【0048】

モジュール基板２１に、さらに電源端子ＶＢＡＴ及びドレイン電圧端子ＶＤＤ２が設けられている。電源端子ＶＢＡＴから、パワーアンプ１０４のバイアス回路及びパワーアンプ制御回路１１０に電源が供給される。ドレイン電圧端子ＶＤＤ２からモジュール基板２１に実装されたローノイズアンプ制御回路１１２等に電源電圧が印加される。

【0049】

次に、図６Ａから図７Ｃまでの図面を参照して、半導体装置２２（図４）の製造方法について説明する。図６Ａから図７Ｂまでの図面は、半導体装置２２の製造途中段階における概略断面図であり、図７Ｃは、完成した半導体装置２２の概略断面図である。

【0050】

図６Ａに示すように、ＧａＡｓ等の化合物半導体の単結晶の母基板２００の上に剥離層２０１をエピタキシャル成長させ、剥離層２０１の上に素子形成層２０２を形成する。素子形成層２０２には、図３に示した半導体素子４５、エミッタ電極４６Ｅ、コレクタ電極４６Ｃ、ベース電極４６Ｂ、エミッタ配線４７Ｅ、コレクタ配線４７Ｃ、２層目のエミッタ配線４８Ｅ等を含む素子構造が形成されている。これらの素子構造は、一般的な半導体プロセスにより形成される。図６Ａでは、素子形成層２０２に形成された素子構造については記載を省略している。この段階では、素子形成層２０２に複数の第２部材４０（図２Ａ）に相当する素子構造が形成されており、個々の第２部材４０に分離されていない。素子形成層２０２の上に絶縁性の保護膜２０３を形成する。

【0051】

次に、図６Ｂに示すように、レジストパターン（図示せず）をエッチングマスクとして、保護膜２０３、素子形成層２０２、及び剥離層２０１をパターニングする。この段階で、素子形成層２０２は個々の第２部材４０（図２Ａ）に分離される。

【0052】

次に、図６Ｃに示すように、分離された保護膜２０３の上に連結支持体２０４を貼り付ける。これにより、複数の保護膜２０３が、連結支持体２０４を介して相互に連結される。なお、図６Ｂのパターニング工程でエッチングマスクとして用いたレジストパターンを残しておき、保護膜２０３と連結支持体２０４との間にレジストパターンを介在させてもよい。

【0053】

次に、図６Ｄに示すように、母基板２００及び素子形成層２０２に対して剥離層２０１を選択的にエッチングする。これにより、素子形成層２０２、保護膜２０３、及び連結支持体２０４が母基板２００から剥離される。剥離層２０１を選択的にエッチングするために、剥離層２０１として、母基板２００及び素子形成層２０２のいずれともエッチング耐性の異なる化合物半導体が用いられる。

【0054】

次に、図６Ｅに示すように、素子形成層２０２を第１部材３０に接合する。この段階で第１部材３０は、図２Ａ及び図２Ｂに示したような個片には分離されておらず、１枚のウエハが複数の第１部材３０を含んでいる。また、第１部材３０には、図４に示した第１電子回路３９、多層配線構造３４が形成されているが、図６Ｅにおいては、これらの構造の図示を省略している。

【0055】

素子形成層２０２と第１部材３０との接合は、ファンデルワールス結合または水素結合による。その他に、静電気力、共有結合、共晶合金結合等によって素子形成層２０２を第１部材３０に接合してもよい。例えば、第１部材３０の表面の一部の領域にＡｕ膜を形成し、素子形成層２０２をＡｕ膜に密着させて加圧することにより、両者を接合してもよい。

【0056】

次に、図６Ｆに示すように、保護膜２０３から連結支持体２０４を剥離する。ここまでの工程で、複数の第１部材３０を含むウエハの上に、個片化された第２部材４０が接合された構造が得られる。

【0057】

連結支持体２０４を剥離した後、図７Ａに示すように、第１部材３０及び第２部材４０の上に層間絶縁膜５０及び再配線層を形成する。再配線層には、第２部材４０の上に配置されたパッド４１、第２部材４０の上から、第２部材４０の縁と交差して第１部材３０の上まで延びる部材間接続配線５１（図４）等が含まれる。なお、図７Ａには現れていないが、再配線層には、第１部材３０の上に配置されたパッド３１（図４）も含まれる。

【0058】

次に、図７Ｂに示すように、再配線層の上に保護膜５２を形成し、保護膜５２に複数の開口５２Ａを形成する。複数の開口５２Ａは、それぞれ、平面視においてパッド４１、パッド３１（図４）に包含される。開口５２Ａ内及び保護膜５２の上に、第２導体突起４２及び第１導体突起３２（図４）を形成する。さらに、第１導体突起３２及び第２導体突起４２の天面にハンダ５３を載せてリフロー処理を行う。

【0059】

最後に、図７Ｃに示すように、複数の第１部材３０を含むウエハをダイシングする。これにより、第１部材３０、第２部材４０、その上の再配線層、及び第２導体突起４２、第１導体突起３２（図４）等を含む個片化された半導体装置２２が得られる。

【0060】

次に、図８を参照して第１実施例の優れた効果について説明する。
図８は、第１実施例による半導体装置２２を搭載した高周波モジュール２０をマザーボード８３に実装した状態の断面図である。第２部材４０の半導体素子４５（図２Ｂ）で発生した熱が、第２部材４０に設けられた第２導体突起４２（図２Ｂ）を通ってモジュール基板２１に至る第１伝熱経路９１と、第１部材３０と第２部材４０との接合面を介して第１部材３０に至る第２伝熱経路９２が形成される。

【0061】

第１部材３０に伝導された熱は、第１部材３０内を拡散する。一般的に、シリコン系の半導体素子３５（図４）が形成される基板３３の主たる材料の熱伝導率は、化合物半導体系の半導体素子４５が形成される第２部材４０の主たる材料の熱伝導率より高い。このため、第１部材３０まで伝導された熱は、第１部材３０内を拡散しやすい。第１部材３０内に拡散した熱は、封止材８０を通って金属膜８１まで伝導される。第１部材３０内に拡散した熱は、主として第１部材３０の天面からその直上の金属膜８１に伝導される。

【0062】

金属膜８１の熱伝導率は、一般的に樹脂等が用いられる封止材８０の熱伝導率より大きい。このため、第２伝熱経路９２を通って金属膜８１まで達した熱は、封止材８０の天面を覆う金属膜８１を通って、封止材８０及びモジュール基板２１の側面を覆う金属膜８１まで伝導される。金属膜８１のほぼ全域から外界に放熱されるため、第２伝熱経路９２を通って金属膜８１まで伝導された熱の放熱効率を高めることができる。

【0063】

このように、第２部材４０の半導体素子４５で発生した熱が、第２部材４０から見て下方に向かう第１伝熱経路９１と、上方に向かう第２伝熱経路９２との両方を通って放熱される。このため、半導体素子４５の温度上昇を抑制することができる。

【0064】

ＧａＡｓ等の化合物半導体の電子移動度は、シリコンの電子移動度より高い。化合物半導体からなる半導体薄膜４４（図３）の上にエピタキシャル成長させた化合物半導体層で形成した半導体素子４５によりパワーアンプ１０４を構成することにより、パワーアンプ１０４の動作周波数を高めることができる。

【0065】

また、第１実施例では、第２部材４０を、エピタキシャル成長用の母基板２００（図６Ｄ）から剥離した状態で第１部材３０に貼り付けるため、第２部材４０を 母基板２００と共に第１部材３０に貼り付ける構造と比べて厚さ方向の寸法を小さくすることができる。例えば、母基板２００から剥離した第２部材４０の厚さは、高々数μｍである。第２部材４０が十分薄いため、第２部材４０を第１部材３０に貼り付けた状態で、両者の下面の上に半導体プロセスを用いて再配線層を形成することができる。このため、第１部材３０に含まれる第１電子回路３９と、第２部材４０に含まれる第２電子回路４９とをワイヤボンディングによって接続する構成と比べて、配線の微細化、低コスト化を図ることが可能である。

【0066】

第２電子回路４９（図４）を含むＭＭＩＣと、第１電子回路３９（図４）を含む第１部材３０とを、モジュール基板の異なる位置に別々に実装する場合には、第１電子回路３９と第２電子回路４９とをモジュール基板上の配線で接続しなければならない。第１実施例では、第１電子回路３９と第２電子回路４９とを、再配線層に配置された部材間接続配線５１（図４）で接続しているため、両者を接続する配線の長さを短くすることができる。これにより、高周波信号の伝送損失を低減させることができる。さらに、高周波モジュール２０の小型化を図ることができる。

【0067】

次に、図９及び図１０を参照して、第１実施例の変形例について説明する。
図９及び図１０は、それぞれ第１実施例の２つの変形例による半導体装置２２を搭載した高周波モジュール２０の回路構成を示すブロック図である。

【0068】

第１実施例（図５）では、入力スイッチ１０１、バンド選択スイッチ１０５、及びパワーアンプ制御回路１１０が第１部材３０の第１電子回路３９（図４）に含まれているが、図９に示した変形例では、パワーアンプ制御回路１１０のみが第１電子回路３９に含まれており、入力スイッチ１０１及びバンド選択スイッチ１０５は、半導体装置２２とは別にモジュール基板２１（図２Ａ）に実装されている。

【0069】

入力スイッチ１０１と前段増幅回路１０２との間は、第２部材４０に設けられた第２導体突起４２を介して接続されている。送信側整合回路１２０とバンド選択スイッチ１０５とは、モジュール基板２１（図２Ａ）内の配線を介して接続されている。

【0070】

図１０に示した変形例では、入力スイッチ１０１及びパワーアンプ制御回路１１０が第１部材３０（図４）の第１電子回路３９に含まれており、バンド選択スイッチ１０５は、半導体装置２２とは別にモジュール基板２１（図２Ａ）に実装されている。後段増幅回路１０３と送信側整合回路１２０とは、図９に示した変形例と同様に、モジュール基板２１（図２Ａ）内の配線を介して接続されている。

【0071】

次に、第１実施例の他の変形例について説明する。
第１実施例による半導体装置２２が搭載された高周波モジュール２０は、６個のデュプレクサ１０６（図５）を備えているが、デュプレクサ１０６の個数は６個に限定されず、その他の個数のデュプレクサ１０６を備えてもよい。また、受信信号出力端子ＬＮＡＯＵＴ１、ＬＮＡＯＵＴ２、ＬＮＡＯＵＴ３（図５）等の受信信号出力端子の個数は３個に限定されない。アンテナ端子ＡＮＴ１、ＡＮＴ２等のアンテナ端子の個数は２個に限定されない。補助出力端子ＰＡＡＵＸ１、ＰＡＡＵＸ２、送信信号入力端子ＴＲＸ１、ＴＲＸ２、補助入力端子ＬＮＡＡＵＸ１、ＬＮＡＡＵＸ２のいずれかの端子を省略してもよいし、これらの端子の個数を増やしてもよい。

【0072】

図９及び図１０に示した変形例のように、入力スイッチ１０１及びバンド選択スイッチ１０５との少なくとも一方を、半導体装置２２とは別にモジュール基板２１に実装してもよい。逆に、アンテナスイッチ１０７、受信用のバンド選択スイッチ１０８、ローノイズアンプ１０９、出力端子選択スイッチ１１１、ローノイズアンプ制御回路１１２の少なくとも１つを第１電子回路３９に含めてもよい。

【0073】

第１実施例では、第２部材４０の半導体薄膜４４（図３）としてＧａＡｓを用いたが、他の化合物半導体を用いてもよい。半導体薄膜４４に用いられる化合物半導体として、例えばＡｌＡｓ、ＩｎＡｓ、ＩｎＰ、ＧａＰ、ＩｎＳｂ、ＧａＮ、ＩｎＮ、ＡｌＮ、ＳｉＧｅ、ＳｉＣ、Ｇａ_２Ｏ_３、ＧａＢｉ、またはこれらの材料の元素を含む混晶半導体材料等が挙げられる。また、第１実施例では、第１部材３０に形成される半導体素子３５（図４）としてシリコン系の半導体素子を採用しているが、その他の単体半導体系、例えばゲルマニウム系の半導体素子を採用してもよい。

【0074】

第１実施例では、半導体装置２２をモジュール基板２１に実装するための電極として、第１導体突起３２とその上のハンダ５３、及び第２導体突起４２とその上のハンダ５３等を用いているが、その他の種々の導体突起を用いてもよい。例えば、外部接続用の導体突起として、導体からなるピラーやポスト、またはボールバンプ等を用いてもよい。

【0075】

［第２実施例］
次に、図１１を参照して第２実施例による半導体装置について説明する。以下、図１から図８までの図面を参照して説明した第１実施例による半導体装置と共通の構成については説明を省略する。

【0076】

図１１は、第２実施例による半導体装置２２（図４）を搭載した高周波モジュール２０の回路構成を示すブロック図である。第１実施例では、モジュール基板２１に２つの受信用のバンド選択スイッチ１０８及び２つのローノイズアンプ１０９（図５）が搭載されている。これに対して第２実施例では、１つの受信用のバンド選択スイッチ１０８と１つのローノイズアンプ１０９が搭載されている。

【0077】

バンド選択スイッチ１０８は、入力側に８個の接点を有する。８個の接点のうち６個の接点は、それぞれ６個のデュプレクサ１０６の受信用出力ポートに接続されている。残りの２つの接点は、それぞれ補助入力端子ＬＮＡＡＵＸ１、ＬＮＡＡＵＸ２に接続されている。バンド選択スイッチ１０８は、入力側の８個の接点から選択した１つの接点に入力される受信信号をローノイズアンプ１０９に入力させる。

【0078】

出力端子選択スイッチ１１１の回路側の接点がローノイズアンプ１０９に接続されている。ローノイズアンプ１０９で増幅された受信信号が、３つの受信信号出力端子ＬＮＡＯＵＴ１、ＬＮＡＯＵＴ２、ＬＮＡＯＵＴ３のうち出力端子選択スイッチ１１１で選択された１つの端子から出力される。

【0079】

次に、第２実施例の優れた効果について説明する。
第２実施例においても第１実施例と同様に、第２部材４０の半導体素子４５（図４）からの放熱特性を向上させるとともに、高周波モジュール２０の小型化を図ることができる。第１実施例による高周波モジュール２０は、２つのバンドの受信信号を並行して処理することが可能であるが、２つのバンドの受信信号を並行して処理する機能が不要である場合には、第２実施例の構成を採用してもよい。

【0080】

［第３実施例］
次に、図１２を参照して第３実施例による半導体装置について説明する。以下、図１から図８までの図面を参照して説明した第１実施例による半導体装置と共通の構成については説明を省略する。

【0081】

図１２は、第３実施例による半導体装置を搭載した高周波モジュール２０の回路構成を示すブロック図である。第１実施例においては第２部材４０の第２電子回路４９（図４）が１つのパワーアンプ１０４（図５）を含んでいる。これに対して第３実施例では、第２電子回路４９（図９）が２系統のパワーアンプ１０４を含んでいる。パワーアンプ１０４の各々は、前段増幅回路１０２及び後段増幅回路１０３を含んでいる。

【0082】

また、第１実施例では、入力スイッチ１０１（図５）が第１部材３０の第１電子回路３９（図４）に含まれているが、第３実施例では、入力スイッチ１０１が半導体装置２２（図２Ａ）とは別にモジュール基板２１に実装されている。

【0083】

入力スイッチ１０１は、回路側に２つの接点を有する。回路側の２つの接点は、それぞれ第２部材４０に設けられた第２導体突起４２を介して２つの前段増幅回路１０２に接続されている。入力スイッチ１０１は、２つの高周波信号入力端子ＩＮ１、ＩＮ２と、２つの前段増幅回路１０２との接続状態を切り替える。すなわち、一方の高周波信号入力端子ＩＮ１に入力された高周波信号が一方の前段増幅回路１０２に入力され、他方の高周波信号入力端子ＩＮ２に入力された高周波信号が他方の前段増幅回路１０２に入力される。

【0084】

送信用のバンド選択スイッチ１０５は、入力側に２つの接点を有する。入力側の２つの接点は、それぞれ２つの送信側整合回路１２０を介して２つの後段増幅回路１０３に接続されている。バンド選択スイッチ１０５は、入力側の一方の接点を出力側の複数の接点のうち１つの接点に接続し、入力側の他方の接点を出力側の複数の接点のうち他の１つの接点に接続する。

【0085】

電源端子ＶＣＣ１から２つの前段増幅回路１０２に電源が供給され、電源端子ＶＣＣ２から２つの後段増幅回路１０３に電源が供給される。パワーアンプ制御回路１１０が２系統のパワーアンプ１０４を制御する。

【0086】

次に、第３実施例の優れた効果について説明する。
第３実施例においても第１実施例と同様に、第２部材４０の半導体素子４５（図４）からの放熱特性を向上させるとともに、高周波モジュール２０の小型化を図ることができる。さらに、第３実施例では、２つのバンドの高周波信号を同時に送信するキャリアアグリゲーションに対応することができる。

【0087】

次に第３実施例の変形例について説明する。
第３実施例では、入力スイッチ１０１を半導体装置２２（図２Ａ）とは別にモジュール基板２１（図２Ａ）に実装しているが、第１実施例と同様に第１部材３０（図４）の第１電子回路３９に入力スイッチ１０１を含めてもよい。

【0088】

［第４実施例］
次に、図１３を参照して第４実施例による半導体装置について説明する。以下、図１から図８までの図面を参照して説明した第１実施例による半導体装置と共通の構成については説明を省略する。

【0089】

図１３は、第４実施例による半導体装置２２（図４）を搭載した高周波モジュール２０の回路構成を示すブロック図である。第１実施例（図５）では、前段増幅回路１０２が、第２部材４０（図４）の第２電子回路４９に含まれる。これに対して第４実施例では、前段増幅回路１０２が、第１部材３０（図４）の第１電子回路３９に含まれる。前段増幅回路１０２の出力ポートと後段増幅回路１０３の入力ポートとは、部材間接続配線５１（図４）を介して接続されている。

【0090】

電源端子ＶＣＣ１から、第１部材３０に設けられた第１導体突起３２（図４）を介して前段増幅回路１０２に電源が供給される。パワーアンプ制御回路１１０と前段増幅回路１０２とは、第１部材３０の多層配線構造３４内に配置された配線３４Ｗ（図４）を介して接続される。

【0091】

次に、第４実施例の優れた効果について説明する。第４実施例においても第１実施例と同様に、第２部材４０の半導体素子４５（図４）からの放熱特性を向上させるとともに、高周波モジュール２０の小型化を図ることができる。前段増幅回路１０２は後段増幅回路１０３に比べて出力パワーが低いため、シリコン系半導体素子で実現することが可能である。このため、前段増幅回路１０２を第１部材３０（図４）の第１電子回路３９に含めることができる。また、前段増幅回路１０２を第１電子回路３９に含めることにより、前段増幅回路１０２と入力スイッチ１０１との相性が良くなり、ノイズ特性が改善されるという効果も得られる。

【0092】

［第５実施例］
次に、図１４を参照して第５実施例による半導体装置について説明する。以下、図１から図８までの図面を参照して説明した第１実施例による半導体装置と共通の構成については説明を省略する。

【0093】

図１４は、第５実施例による半導体装置２２（図４）を搭載した高周波モジュール２０の回路構成を示すブロック図である。第１実施例による高周波モジュール２０は、ＦＤＤ方式の送受信を行う機能を有している。これに対して第５実施例による高周波モジュール２０は、時分割複信（ＴＤＤ）方式の送受信を行う機能を有している。

【0094】

第５実施例による高周波モジュール２０は、異なるバンドの送受信信号を処理する２系統の送受信回路を備えている。２つの送受信回路の各々は、パワーアンプ１０４、送信側整合回路１２０、送受信切替スイッチ１１５、バンドパスフィルタ１１６、受信側整合回路１２１、及びローノイズアンプ１０９を含む。パワーアンプ１０４の各々は、前段増幅回路１０２と後段増幅回路１０３との２段構成とされている。

【0095】

入力スイッチ１０１の２つの入力側の接点が、それぞれ２つの高周波信号入力端子ＩＮ１、ＩＮ２に接続されている。入力スイッチ１０１の２つの出力側の接点が、それぞれ２つの前段増幅回路１０２の入力ポートに接続されている。入力スイッチ１０１は、２つの高周波信号入力端子ＩＮ１、ＩＮ２と、２つの前段増幅回路１０２との間の接続状態を切り替える。

【0096】

後段増幅回路１０３の出力ポートが、送信側整合回路１２０を介して送受信切替スイッチ１１５の送信信号入力接点に接続されている。送受信切替スイッチ１１５の受信信号出力接点が、受信側整合回路１２１を介してローノイズアンプ１０９の入力ポートに接続されている。送受信切替スイッチ１１５は、さらに送受信共用接点を有しており、送受信共用接点を送信信号入力接点及び受信信号出力接点の一方に選択的に接続することにより、送信と受信とを切り替える。

【0097】

２つの送受信切替スイッチ１１５の送受信共用接点が、それぞれバンドパスフィルタ１１６を介してアンテナスイッチ１０７の回路側の２つの接点に接続されている。アンテナスイッチ１０７の２つのアンテナ側の接点が、それぞれアンテナ端子ＡＮＴ１、ＡＮＴ２に接続されている。

【0098】

２つのローノイズアンプ１０９と３つの受信信号出力端子ＬＮＡＯＵＴ１、ＬＮＡＯＵＴ２、ＬＮＡＯＵＴ３とを接続する出力端子選択スイッチ１１１の構成は、第１実施例による高周波モジュール２０の出力端子選択スイッチ１１１の構成（図５）と同一である。

【0099】

入力スイッチ１０１、２つの前段増幅回路１０２、パワーアンプ制御回路１１０、２つの送受信切替スイッチ１１５が、第１部材３０（図４）の第１電子回路３９に含まれる。２つの後段増幅回路１０３が、第２部材４０（図４）の第２電子回路４９に含まれる。

【0100】

第１電子回路３９と第２電子回路４９とは、再配線層に形成された部材間接続配線５１（図４）を介して接続されている。第１電子回路３９とモジュール基板２１（図４）上の回路とは、第１部材３０に設けられた第１導体突起３２（図２Ｂ）を介して接続されている。第２電子回路４９とモジュール基板２１（図４）上の回路とは、第２部材４０に設けられた第２導体突起４２（図２Ｂ）を介して接続されている。

【0101】

次に、第５実施例の優れた効果について説明する。
第５実施例においても第１実施例と同様に、第２部材４０の半導体素子４５（図４）からの放熱特性を向上させるとともに、高周波モジュール２０の小型化を図ることができる。

【0102】

次に、図１５、図１６、図１７を参照して第５実施例の変形例による半導体装置について説明する。図１５、図１６、図１７は、それぞれ第５実施例の変形例による半導体装置２２を搭載した高周波モジュール２０の回路構成を示すブロック図である。

【0103】

図１５に示した変形例では、第１部材３０の第１電子回路３９が、第５実施例による半導体装置２２の第１電子回路３９の構成に加えて、さらに２つのバンドパスフィルタ１１６を含む。バンドパスフィルタ１１６は、例えば第１部材３０の基板３３（図４）の上、または多層配線構造３４（図４）の内層に配置される受動素子により実現される。

【0104】

送受信切替スイッチ１１５の送受信共用接点とバンドパスフィルタ１１６とが、第１部材３０の多層配線構造３４（図４）内の配線３４Ｗ等によって接続される。バンドパスフィルタ１１６とアンテナスイッチ１０７の回路側の接点とは、第１部材３０に設けられた第１導体突起３２（図２Ｂ）を介して接続される。

【0105】

図１６に示した変形例では、第１部材３０の第１電子回路３９が、図１５に示した変形例による半導体装置２２の第１電子回路３９の構成に加えて、さらにアンテナスイッチ１０７を含む。バンドパスフィルタ１１６とアンテナスイッチ１０７の回路側の接点とが、第１部材３０の多層配線構造３４（図４）内の配線３４Ｗ等によって接続される。アンテナスイッチ１０７のアンテナ側の接点が、第１部材３０に設けられた第１導体突起３２（図２Ｂ）を介して接続される。

【0106】

図１７に示した変形例では、第１部材３０の第１電子回路３９が、図１６に示した変形例による半導体装置２２の第１電子回路３９の構成に加えて、さらにローノイズアンプ制御回路１１２、２つのローノイズアンプ１０９、及び出力端子選択スイッチ１１１を含む。ローノイズアンプ１０９の入力ポートと受信側整合回路１２１とが、第１部材３０に設けられた第１導体突起３２（図２Ｂ）を介して接続されている。さらに、出力端子選択スイッチ１１１の端子側の接点と、受信信号出力端子ＬＮＡＯＵＴ１、ＬＮＡＯＵＴ２、ＬＮＡＯＵＴ３とが、それぞれ第１部材３０に設けられた第１導体突起３２（図２Ｂ）を介して接続されている。ローノイズアンプ制御回路１１２は、第１部材３０に設けられた第１導体突起３２（図２Ｂ）を介して、電源端子ＶＩＯ２、制御信号端子ＳＤＡＴＡ２、及びクロック端子ＳＣＬＫ２に接続されている。

【0107】

図１５、図１６、図１７に示した変形例のように、高周波モジュール２０を構成する複数の回路部品のうち第１部材３０に含まれる第１電子回路３９を構成する回路部品を増やすことにより、モジュール基板２１（図２Ａ）に実装すべき部品点数を削減することができる。これにより、高周波モジュール２０の小型化を図ることができる。

【0108】

［第６実施例］
次に、図１８を参照して第６実施例による半導体装置について説明する。以下、図１４を参照して説明した第５実施例による半導体装置と共通の構成については説明を省略する。

【0109】

図１８は、第６実施例による半導体装置２２（図４）の回路構成を示すブロック図である。第５実施例による半導体装置２２が搭載された高周波モジュール２０は、２系統の送受信回路を備えているが、第６実施例による半導体装置２２に備えられている送受信回路は１系統のみである。送受信回路が１系統であるため、第５実施例による半導体装置２２が備えている入力スイッチ１０１（図１４）は、第６実施例による半導体装置２２には備えられていない。

【0110】

パワーアンプ１０４の後段増幅回路１０３以外の全ての機能が、第１部材３０に含まれる第１電子回路３９によって実現される。すなわち、第１電子回路３９が、前段増幅回路１０２、パワーアンプ制御回路１１０、ローノイズアンプ制御回路１１２、送信側整合回路１２０、受信側整合回路１２１、送受信切替スイッチ１１５、バンドパスフィルタ１１６、アンテナスイッチ１０７、ローノイズアンプ１０９、及び出力端子選択スイッチ１１１を含む。送信側整合回路１２０及び受信側整合回路１２１には、キャパシタ、インダクタ等の受動素子が用いられる。

【0111】

第１電子回路３９を、第２部材４０（図４）に含まれる第２電子回路４９以外の外部の回路と接続するための端子が、第１部材３０に設けられた第１導体突起３２（図２Ｂ）で構成される。後段増幅回路１０３用の電源端子ＶＣＣ２は、第２部材４０に設けられた第２導体突起４２（図２Ｂ）で構成される。

【0112】

次に、第６実施例の優れた効果について説明する。第６実施例による半導体装置２２を用いると、高周波モジュール２０を構成するために、モジュール基板２１（図２Ａ）に実装する表面実装部品２３が必要とされない。すなわち、半導体装置２２単体で高周波モジュール２０を実現することができる。このため、高周波モジュール２０の小型化をさらに進めることができる。なお、第６実施例による半導体装置２２をモジュール基板２１に実装してもよい。

【0113】

また、第６実施例による半導体装置２２においても、第２部材４０の半導体素子４５で発生した熱は、第２導体突起４２を通して下方に伝導させる第１伝熱経路９１（図８）と、第１部材３０に伝導させる第２伝熱経路９２（図８）とが形成される。このため、第１実施例と同様に、放熱特性を向上させることができる。

【0114】

次に、第６実施例の変形例について説明する。第６実施例による半導体装置２２は、１系統の送受信回路を備えているが、第５実施例による半導体装置２２を搭載した高周波モジュール２０（図１４）のように、２系統の送受信回路を備えてもよいし、３系統以上の送受信回路を備えてもよい。この場合、複数系統の送受信回路のそれぞれに含まれる後段増幅回路１０３以外の機能は、すべて第１電子回路３９で実現される。複数系統の送受信回路を備える場合には、第５実施例による半導体装置２２（図１４）のように、第１電子回路３９が入力スイッチ１０１を含むようにするとよい。

【0115】

上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

【符号の説明】

【0116】

２０ 高周波モジュール
２１ モジュール基板
２２ 半導体装置
２３ 表面実装部品
２４ ランド
２５ ハンダ
２６ グランドプレーン
２７ 接続端子
２８ ビア
３０ 第１部材
３０Ｌ 下面
３０Ｕ 天面
３１ パッド
３２ 第１導体突起
３３ 基板
３４ 多層配線構造
３４Ｌ 内層ランド
３４Ｐ パッド
３４Ｖ ビア
３４Ｗ 配線
３５ 半導体素子
３６ 受動素子
３９ 第１電子回路
４０ 第２部材
４１ パッド
４２ 第２導体突起
４４ 半導体薄膜
４４Ａ サブコレクタ層
４４Ｂ 素子分離領域
４５ 半導体素子
４５Ｂ ベース層
４５ＢＭ ベースメサ
４５Ｃ コレクタ層
４５Ｅ エミッタ層
４５ＥＭ エミッタメサ
４５Ｐ キャップ層
４５Ｔ コンタクト層
４６ エミッタ電極
４６Ａ 合金化領域
４６Ｂ ベース電極
４６Ｃ コレクタ電極
４６Ｅ エミッタ電極
４７Ｃ コレクタ配線
４７Ｅ エミッタ配線
４８Ａ パッド
４８Ｅ エミッタ配線
４９ 第２電子回路
５０ 層間絶縁膜
５１ 部材間接続配線
５２ 保護膜
５２Ａ 開口
５３ ハンダ
８０ 封止材
８１ 金属膜
８３ マザーボード
８４ ランド
８５ ハンダ
９１ 第１伝熱経路
９２ 第２伝熱経路
１０１ 入力スイッチ
１０２ 前段増幅回路
１０３ 後段増幅回路
１０４ パワーアンプ
１０５ 送信用のバンド選択スイッチ
１０６ デュプレクサ
１０７ アンテナスイッチ
１０８ 受信用のバンド選択スイッチ
１０９ ローノイズアンプ
１１０ パワーアンプ制御回路
１１１ 受信用の出力端子選択スイッチ
１１２ ローノイズアンプ制御回路
１１５ 送受信切替スイッチ
１１６ バンドパスフィルタ
１２０ 送信側整合回路
１２１ 受信側整合回路
２００ 母基板
２０１ 剥離層
２０２ 素子形成層
２０３ 保護膜
２０４ 連結支持材

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】