特許 7534523 パッケージ基板の製作方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-05

(45)【発行日】2024-08-14

(54)【発明の名称】パッケージ基板の製作方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240806BHJP

【ＦＩ】

H01L23/12 Z

【請求項の数】 6

(21)【出願番号】P 2023502730

(86)(22)【出願日】2021-07-09

(65)【公表番号】

(43)【公表日】2023-08-08

(86)【国際出願番号】 CN2021105394

(87)【国際公開番号】W WO2022012422

(87)【国際公開日】2022-01-20

【審査請求日】2023-01-13

(31)【優先権主張番号】202010679169.X

(32)【優先日】2020-07-15

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】520350546

【氏名又は名称】珠海越亜半導体股▲分▼有限公司

【氏名又は名称原語表記】ＺＨＵＨＡＩ ＡＣＣＥＳＳ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＣＯ．， ＬＴＤ

(73)【特許権者】

【識別番号】517438583

【氏名又は名称】ネクスペリア ベー．フェー．

(74)【代理人】

【識別番号】100112737

【弁理士】

【氏名又は名称】藤田 考晴

(74)【代理人】

【識別番号】100136168

【弁理士】

【氏名又は名称】川上 美紀

(74)【代理人】

【識別番号】100196117

【弁理士】

【氏名又は名称】河合 利恵

(72)【発明者】

【氏名】陳 先明

(72)【発明者】

【氏名】バーマイスター フランク

(72)【発明者】

【氏名】馮 磊

(72)【発明者】

【氏名】趙 玉君

(72)【発明者】

【氏名】黄 本霞

(72)【発明者】

【氏名】易 錦馨

(72)【発明者】

【氏名】馮 進▲東▼

(72)【発明者】

【氏名】李 源

(72)【発明者】

【氏名】姜 麗娜

(72)【発明者】

【氏名】テナ エドワード

(72)【発明者】

【氏名】王 聞▲師▼

【審査官】庄司 一隆

(56)【参考文献】

【文献】特開２００７－０１３０９２（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１１／００８４３７０（ＵＳ，Ａ１）

【文献】米国特許出願公開第２００６／０２７０２１１（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１１／０２９１２２８（ＵＳ，Ａ１）

【文献】特開２０１８－０９３１４１（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／０２８７９３０（ＵＳ，Ａ１）

【文献】特開２００５－０６４４９８（ＪＰ，Ａ）

【文献】米国特許出願公開第２００５／００３７６０１（ＵＳ，Ａ１）

【文献】特開２０１０－１５７７７７（ＪＰ，Ａ）

【文献】特開２０１１－２５８９０９（ＪＰ，Ａ）

【文献】特開平０９－０６４２３１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／１２

(57)【特許請求の範囲】

【請求項1】

ベアリングプレート（７００）を提供し、前記ベアリングプレート（７００）上に第１の配線層（２１０）のパターンを製作し、金属を堆積させ、前記第１の配線層（２１０）を形成することと、
前記第１の配線層（２１０）の上面にキャビティ（２４０）パターンを製作し、金属を堆積させ且つエッチングして金属キャビティ（２３０）を形成し、前記金属キャビティ（２３０）の表面に誘電層（１００）を圧着して薄くし、前記金属キャビティ（２３０）の上面を露出させることと、
前記ベアリングプレート（７００）を除去し、前記金属キャビティ（２３０）をエッチングしてキャビティ（２４０）を露出させ、前記キャビティ（２４０）の表面と側壁及び前記誘電層（１００）の表面に金属を堆積させてパターン製作とエッチングを行い、第２の配線層（２２０）を形成することと、
前記第１の配線層（２１０）と前記第２の配線層（２２０）の表面に第１のソルダレジスタ層（３１０）と第２のソルダレジスタ層（３２０）をそれぞれ対応して形成し、前記第１のソルダレジスタ層（３１０）又は前記第２のソルダレジスタ層（３２０）に対してパターン製作を行ってパッド（３３０）を形成することと、
前記キャビティ（２４０）、前記第１の配線層（２１０）、前記第２の配線層（２２０）、前記第１のソルダレジスタ層（３１０）と前記第２のソルダレジスタ層（３２０）を切断することと、を含む、
ことを特徴とするパッケージ基板の製作方法。

【請求項2】

前述した、金属を堆積させることは、順次に、金属シード層（５００）を堆積させることと、配線層を堆積させることとを含む、
ことを特徴とする請求項１に記載のパッケージ基板の製作方法。

【請求項3】

前記金属シード層（５００）の材料は、金属チタンと金属銅を含む、
ことを特徴とする請求項２に記載のパッケージ基板の製作方法。

【請求項4】

前記配線層と前記パッド（３３０）の表面にそれぞれ設置される保護層（４００）をさらに含む、
ことを特徴とする請求項１に記載のパッケージ基板の製作方法。

【請求項5】

前記保護層（４００）の材料は、ニッケルパラジウム金、ニッケル金、スズ、銀、プレフラックスを含む
請求項４に記載のパッケージ基板の製作方法。

【請求項6】

金属を堆積させる方式は、
物理スパッタリングによって金属堆積を行うことと、
無電解メッキによって金属堆積を行うことと、のうちの少なくとも１つを含む、
ことを特徴とする請求項１に記載のパッケージ基板の製作方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、半導体パッケージの技術分野に関し、特にパッケージ基板の製作方法に関する。

【背景技術】

【0002】

マイクロエレクトロニクス技術の発展に伴い、電子産業はますます複雑化・小型化しており、特に携帯電話や携帯型パソコンなどのモバイルデバイスにますます多くの半導体デバイスが集積されている。電子機器の中核となるチップも複雑化しており、より多くの機能ニーズに対応するためには、より多くの入出力接点を必要としている。

【0003】

チップパッケージは、ピンの種類に応じてピンありパッケージとピンなしパッケージに分けることができ、ピンなしパッケージ半導体デバイスは、ピンありパッケージに対して、リードインダクタンスが低く、熱伝導が良好であり、パッケージの厚さが軽くて薄いという利点があり、ＰＣＢ（プリント回路基板）上での占有面積を小さくすることができる。

【0004】

リードレスパッケージ半導体デバイスには、通常、Ｌｅａｄｆｒａｍｅ（リードフレーム）をベースにパッケージを完成したＱＦＮ（角型フラットリードレスデバイス）と有機パッケージ基板をベースに完成したＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ、グリッドアレイパッケージ）とＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ、ボールグリッドアレイパッケージ）があり、前者については、ＱＦＮをＰＣＢ上に取り付けた後、自動光学検査システムを使用してその溶接状況に対して欠陥検出を行うことができ、後者については、ＬＧＡやＢＧＡのピン設計がパッケージのエッジを避けて露出できないため、検出の不感帯が存在する。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本願は、関連技術における技術課題の１つを少なくともある程度解決することを意図する。このため、本願は、パッケージ基板の製作方法を提供し、以下は、本明細書で詳細に記述されているテーマへの概要である。本概要は、特許請求の範囲の保護範囲を限定するものではない。前記技術案は、以下の通りである。

【課題を解決するための手段】

【0006】

第１の態様では、本願の実施形態は、パッケージ基板の製作方法を提供し、前記方法は、
ベアリングプレートを提供し、ベアリングプレート上に第１の配線層のパターンを製作し、金属を堆積させ、第１の配線層を形成することと、
第１の配線層の上面に金キャビティパターンを製作し、金属を堆積させ且つエッチングして金属キャビティを形成し、前記金属キャビティの表面に誘電層を圧着して薄くし、前記金属キャビティの上面を露出させることと、
前記ベアリングプレートを除去し、前記金属キャビティをエッチングしてキャビティを露出させ、前記キャビティの表面と側壁及び誘電層の表面に金属を堆積させてパターン製作とエッチングを行い、第２の配線層を形成することと、
前記第１の配線層と前記第２の配線層の表面に第１のソルダレジスタ層と第２のソルダレジスタ層をそれぞれ対応して形成し、前記第１のソルダレジスタ層又は前記第２のソルダレジスタ層に対してパターン製作を行ってパッドを形成することと、
前記キャビティ、前記第１の配線層、前記第２の配線層、前記第１のソルダレジスタ層と前記第２のソルダレジスタ層を切断することと、を含む。

【0007】

本願の第１の態様の実施形態によるパッケージ基板の製作方法は少なくとも以下の有益な効果を有する。第１に、本願により提供されるパッケージ基板は、電子部品のピン溶接点をパッケージ基板の側辺に引き出すことができ、光学検出を容易にし、溶接状況を直接判断することができる。第２に、本願は、パッケージ基板上に多層配線の再分布を実現することができ、ワイヤボンディングとチップのダイパッケージ、及びマルチチップとマルチデバイスの集積パッケージに適用され、基板機能の多元化と集積化を向上させる。第３に、本願により提供されるパッケージ基板は、パッケージフローが簡単で、生産コストを削減する。

【0008】

選択的に、本願の一実施形態では、前記金属を堆積させることは、順次に、金属シード層を堆積させることと、配線層を堆積させることとを含む。

【0009】

選択的に、本願の一実施形態では、前記金属シード層の材料は、金属チタンと金属銅を含む。

【0010】

選択的に、本願の一実施形態では、前記配線層と前記パッドの表面に設置される保護層を形成することがさらに含まれる。

【0011】

選択的に、本願の一実施形態では、前記保護層の材料は、ニッケルパラジウム金、ニッケル金、スズ、銀、プレフラックスを含む。

【0012】

選択的に、本願の一実施形態では、金属を堆積させる方式は、
物理スパッタリングによって金属堆積を行うことと、
無電解メッキによって金属堆積を行うことと、のうちの少なくとも１つを含む。

【0013】

第２の態様では、本願の実施形態は、別のパッケージ基板の製作方法を提供し、前記方法は、
ベアリングプレートを提供し、ベアリングプレート上に第１の配線層のパターンを製作し、金属を堆積させ、第１の配線層を形成することと、
前記第１の配線層の上面に誘電層を積層し、前記誘電層に対してドリルを行い、キャビティを形成することと、
前記ベアリングプレートを除去し、前記キャビティの表面と側壁及び誘電層の表面に金属を堆積させてパターン製作とエッチングを行い、第２の配線層と第３の配線層を形成することと、前記第１の配線層と前記第２の配線層の表面に第１のソルダレジスタ層と第２のソルダレジスタ層をそれぞれ対応して形成し、前記第１のソルダレジスタ層又は前記第２のソルダレジスタ層に対してパターン製作を行ってパッドを形成することと、前記キャビティ、前記第１の配線層、前記第２の配線層、前記第１のソルダレジスタ層と前記第２のソルダレジスタ層を切断することと、を含む。

【0014】

本願の第２の態様の実施形態によるパッケージ基板の製作方法は少なくとも以下の有益な効果を有する。第１に、本願により提供されるパッケージ基板は、電子部品のピン溶接点をパッケージ基板の側辺に引き出すことができ、光学検出を容易にし、溶接状況を直接判断することができる。第２に、本願は、パッケージ基板上に多層配線の再分布を実現することができ、ワイヤボンディングとチップのダイパッケージ、及びマルチチップとマルチデバイスの集積パッケージに適用され、基板機能の多元化と集積化を向上させる。第３に、本願により提供されるパッケージ基板は、パッケージフローが簡単で、生産コストを削減する。

【0015】

選択的に、本願の一実施形態では、レーザでドリルする方式で前記誘電層に対してドリルを行う。

【0016】

選択的に、本願の一実施形態では、前記誘電層の材料は、プリプレグ、フィルム型樹脂とポリエチレン樹脂を含む。

【0017】

選択的に、本願の一実施形態では、前記誘電層（１００）の厚さは、１８０ｕｍ～２５０ｕｍの間にある。

【0018】

本願の他の特徴と利点は、後の明細書で説明され、部分的に明細書から明らかになるか、又は本願を実施することによって理解される。本願の目的と他の利点は、明細書、特許請求の範囲及び添付図面において特に指摘されている構造によって実現されて取得されることができる。

【0019】

添付図面は、本願の技術的解決手段を更に理解するために提供され、明細書の一部を構成し、本願の実施形態とともに本願の技術的解決手段を説明するためのものであり、本願の技術的解決手段を限定するものではない。

【図面の簡単な説明】

【0020】

【図1】図１は、本願の一実施形態によるパッケージ基板の断面図である。

【図2】図２は、本願の別の実施形態によるパッケージ基板の製作方法ステップに対応する断面図である。

【図3】図３は、本願の別の実施形態によるパッケージ基板の製作方法ステップに対応する断面図である。

【図4】図４は、本願の別の実施形態によるパッケージ基板の製作方法ステップに対応する断面図である。

【図5】図５は、本願の別の実施形態によるパッケージ基板の製作方法ステップに対応する断面図である。

【図6】図６は、本願の別の実施形態によるパッケージ基板の製作方法ステップに対応する断面図である。

【図7】図７は、本願の別の実施形態によるパッケージ基板の製作方法ステップに対応する断面図である。

【図8】図８は、本願の別の実施形態によるパッケージ基板の製作方法ステップに対応する断面図である。

【図9】図９は、本願の別の実施形態によるパッケージ基板の製作方法ステップに対応する断面図である。

【図10】図１０は、本願の別の実施形態によるパッケージ基板の製作方法ステップに対応する断面図である。

【図11】図１１は、本願の別の実施形態によるパッケージ基板の製作方法ステップに対応する断面図である。

【図12】図１２は、本願の別の実施形態によるパッケージ基板の製作方法ステップに対応する断面図である。

【図13】図１３は、本願の別の実施形態によるパッケージ基板の製作方法ステップに対応する断面図である。

【図14】図１４は、本願の別の実施形態によるパッケージ基板の製作方法ステップに対応する断面図である。

【図15】図１５は、本願の別の実施形態によるパッケージ基板の製作方法ステップに対応する断面図である。

【図16】図１６は、本願の別の実施形態によるパッケージ基板の製作方法ステップに対応する断面図である。

【発明を実施するための形態】

【0021】

本願の目的、技術的解決手段及び利点をより明確にするために、以下、図面と実施形態を参照しながら、本出願についてさらに詳細に説明する。ここに記述されている具体的な実施形態は、本願を解釈するためにのみ用いられ、本願を限定するためのものではないので、技術的な実質的意味を持たず、いかなる構造の修飾、比率関係の変更又は大きさの調整は、本願がもたらすことができる効果及び達成することができる目的に影響を与えることなく、本願に掲示される技術的内容がカバーすることができる範囲内に属すべきである。

【0022】

本部分は、本願の具体的な実施形態について詳細に記述し、本願の好ましい実施形態は、添付図面で示されており、添付図面は、明細書の文字部分の記述を図形で補足することで、本願の各技術的特徴及び全体的な技術案を直感的かつイメージ的に理解することができるようにすることを目的とするが、本願の保護範囲を制限するものと理解されるべきではない。

【0023】

本願の説明では、「いくつか」の意味は、１つ又は複数であり、「複数」の意味は、２つ及び２つ以上であり、よりも大きいこと、よりも小さいこと、超えることなどは、本数を含まないものとして理解され、「以上」、「以下」、「以内」などは、本数を含むものとして理解される。第１、第２が説明されている場合、それらは、単に技術的特徴を区別することを目的としたものであり、相対的重要性を指示又は暗示しているか、又は指示された技術的特徴の数を暗示しているか、又は指示された技術的特徴の前後関係を暗示していると理解されるべきではない。

【0024】

図１を参照すると、本願の一実施形態によるパッケージ基板は、誘電層１００と、誘電層１００の上面と下面にそれぞれ設置される第１の配線層２１０と第２の配線層２２０を含む配線層であって、ここで第１の配線層２１０が誘電層１００の上面水平層から誘電層１００の両端を延伸し、第２の配線層２２０が誘電層１００の下面から延伸して誘電層１００の側壁を経て第１の配線層２１０と重なり、サイドウィング構造を形成する配線層と、第１の配線層２１０と第２の配線層２２０の表面にそれぞれ設置される第１のソルダレジスタ層３１０と第２のソルダレジスタ層３２０を含むソルダレジスタ層であって、第１のソルダレジスタ層３１０又は第２のソルダレジスタ層３２０のうちの１つに配線層に接続されるパッド３３０が設置されるソルダレジスタ層とを含む。

【0025】

一実施形態では、誘電層１００の上面と下面に第１の配線層２１０と第２の配線層２２０がそれぞれ被覆され、第１の配線層２１０と第２の配線層２２０の表面にソルダレジスタ層とパッド３３０が設置され、ここでパッケージ基板上に取り付けられる電子部品のピンに接続するためのパッド３３０が第１の配線層２１０に連通し、第１の配線層２１０が誘電層１００の上面水平層から誘電層１００の両端を延伸し、第２の配線層２２０が誘電層１００の下面から延伸して誘電層１００の側壁を経て第１の配線層２１０と重なり、サイドウィング構造を形成し、第１の配線層２１０と第２の配線層２２０とが誘電層１００を内部に包み込み、誘電層１００とサイドウィング構造とがスライド溝キャビティ２４０構造を構成し、ＬＧＡ又はＢＧＡ等のピン位置の非側辺に露出した半導体電子部品を取り付ける場合、デバイスの下面に位置するピンがパッド３３０に接続され、パッド３３０が第１の配線層２１０に接続され、第１の配線層２１０がまたサイドウィング構造により引き出され、さらに電子部品の電気的特性を誘電層１００の両側辺のサイドウィング構造上に引き出し、ＰＣＢ溶接を行う場合、キャビティ２４０構造における第２の配線層２２０の表面にスズ鉛ハンダ、銀ハンダ、銅ハンダ等を含む溶接材料を浸潤すればよい。

【0026】

図１を参照すると、本願の一実施形態は、パッケージ基板を提供し、第１の配線層２１０と第２の配線層２２０は、絶縁材料により分離される第１の配線層の第１の端と第１の配線層の第２の端及び第２の配線層の第１の端と第２の配線層の第２の端をそれぞれ含む。

【0027】

一実施形態では、第１の配線層２１０と第２の配線層２２０は、２つの部分をそれぞれ含み、第１の配線層２１０の２つの部分は、２つのパッドの下面にそれぞれ対応して設置され、２つのパッドは、電子部品の正極と負極ピン上にそれぞれ接続され、第１の配線層の第１の端と第１の配線層の第２の端によって電子部品の正極と負極を基板の両側辺に引き出し、第２の配線層の第１の端と第２の配線層の第２の端に接続し、電気的区別を実現する。なお、基板上に複数のパッドが存在して複数の電子部品に対応して接続される場合、第１の配線層又は第２の配線層は、２つの部分からなり同一の電子部品の正負極に対応して接続することができ、第１の配線層又は第２の配線層は、非切断構造であってもよく、一層の金属で形成されたストリップ構造は、２つのパッドに接続され、２つのパッドは、１つの電子部品の正極（負極）と別の電子部品の負極（正極）にそれぞれ対応し、複数の電子部品の電気的接続を行う。

【0028】

図１を参照すると、本願の一実施形態は、パッケージ基板を提供し、配線層とパッド３３０の表面に設置される保護層４００をさらに含み、一実施形態では、第２の配線層２２０とパッド３３０の表面に一層の保護層４００が被覆され、保護層４００を被覆することによって、露出した第２の配線層２２０又はパッド３３０の酸化を防止し、基板の信頼性を補強することができる。

【0029】

図１を参照すると、本願の一実施形態は、パッケージ基板を提供し、保護層４００の材料は、ニッケルパラジウム金、ニッケル金、スズ、銀、プレフラックスを含む。

【0030】

上記パッケージ基板に基づき、本願のパッケージ基板の製作方法の各実施形態を提供する。

【0031】

図２～図１１を参照すると、本願の別の実施形態は、パッケージ基板の製作方法をさらに提供し、該方法は、以下のステップを含むが、それらに限らない。

【0032】

ステップＳ１０１：ベアリングプレート７００を提供し、ベアリングプレート７００上に第１の配線層２１０のパターンを製作し、金属を堆積させ、第１の配線層２１０を形成する。具体的には、図２に示すように、ベアリングプレート７００の上面に感光性ドライフィルム６００を施し、露光現像によって第１の配線層２１０のパターンを形成し、そしてメッキによって第１の配線層２１０を形成する。なお、ベアリングプレート７００の両面は、取り外し可能な二層銅張積層板を含み、ベアリングプレート７００の両面に第１の配線層２１０を形成することができ、本願の一実施形態では、好ましくは、単面を例として製作ステップを記述する。

【0033】

ステップＳ１０２：第１の配線層２１０の上面にキャビティ２４０のパターンを製作し、金属を堆積させ且つエッチングして金属キャビティ２３０を形成し、金属キャビティ２３０の表面に誘電層１００を圧着して薄くし、金属キャビティ２３０の上面を露出させる。具体的には、図３に示すように、さらに感光性ドライフィルム６００上に一層の感光性ドライフィルム６００を付着し、露光現像によってキャビティ２４０のパターン製作を行い、メッキ又は無電解メッキによって保護層４００を形成し、さらにメッキで金属キャビティ２３０を形成し、離膜薬液を利用して第１の感光性ドライフィルム６００と第２の感光性ドライフィルム６００を除去し、金属キャビティ２３０の上面と側壁を露出させる。図４に示すように、誘電層１００を積載して積層し、図５に示すように、ストリップ金属キャビティ２３０の上面を露出させるまで、研削プロセスによって誘電体材料を薄くして平坦化し、金属キャビティ２３０の上面と誘電層１００の上面とを同一平面にし、ベアリングプレート７００を誘電層１００から分離し、第１の配線層２１０と誘電層１００の下面とを同一表面にする。

【0034】

なお、保護層４００の材料は、化学的特性が不活性な金属、例えばニッケル、チタン等であり、誘電層１００の材料は、プリプレグ（ＰＰ）、フィルム型樹脂（ＡＢＦ）又はエポキシ樹脂（ＰＩＤ）を含み、プリプレグとフィルム型樹脂は、プラズマエッチング、研削研磨又はレーザドリル等によって薄くすることができ、エポキシ樹脂を露光現像等によって薄くすることができる。本願の一実施形態では、好ましくは、誘電層１００としてプリプレグを用いて、積層の厚さは、１８０ｕｍ～２５０ｕｍの間にあり、プリプレグは、処理された繊維布に樹脂糊液を浸漬し、さらに熱処理（プリベーク）されて樹脂を半硬化段階に入れて作製された薄シート材料であり、それは、加熱加圧で軟化し、冷却した後に反応して硬化する。

【0035】

ステップＳ１０３：ベアリングプレート７００を除去し、金属キャビティ２３０をエッチングしてキャビティ２４０を露出させ、キャビティ２４０の表面と側壁及び誘電層１００の表面に金属を堆積させてパターン製作とエッチングを行い、第２の配線層２２０を形成する。具体的には、図６に示すように、第１の金属層を含む誘電層１００の下面に感光性ドライフィルム６００を貼り付け、フォトリソグラフィプロセスによって感光性ドライフィルム６００を硬化する。感光性ドライフィルム６００は、第１の配線層２１０を保護し、金属エッチング液により金属キャビティ２３０をエッチング除去し、キャビティ２４０を形成するために、全面露光を採用する。キャビティ２４０の側壁は垂直であり、底部のサイズが最上部サイズと一致し、キャビティ２４０は、底層のニッケル金属保護層４００と側壁の有機樹脂誘電層１００からなる。図７に示すように、ニッケルエッチング薬液でニッケル金属保護層４００を除去し、第１の配線層２１０の上面を露出させ、さらに離膜薬液で感光性ドライフィルム６００を除去し、第１の配線層２１０の下面を露出させる。図８に示すように、第１の配線層２１０の上面と誘電層１００の上面にスパッタリング又は無電解メッキによってシード層５００を形成し、シード層５００は、チタン、銅等の金属を含むが、上記金属に限らない。第１の配線層２１０の下面の一側に感光性ドライフィルム６００を付着し、全面露光し、第１の配線層２１０を保護し、さらに全面メッキによってシード層５００の上面に金属銅層を沈澱する。図９に示すように、金属銅層の上面の一側に感光性ドライフィルム６００を付着し、フォトリソグラフィして特定のパターンを形成し、エッチングプロセスで金属銅層とシード層５００をエッチングし、第２の配線層２２０を形成し、離膜薬液で上下面の感光性ドライフィルム６００を除去する。

【0036】

なお、金属を堆積させる方式は、物理スパッタリングと無電解メッキを含み、好ましくは、本願の一実施形態は、無電解メッキで金属層の堆積を行う。

【0037】

ステップＳ１０４：第１の配線層２１０と第２の配線層２２０の表面に第１のソルダレジスタ層３１０と第２のソルダレジスタ層３２０をそれぞれ対応して形成し、第１のソルダレジスタ層３１０又は第２のソルダレジスタ層３２０に対してパターン製作を行ってパッド３３０を形成する。具体的には、図１０に示すように、第１の配線層２１０と第２の配線層２２０の表面に第１のソルダレジスタ層３１０と第２のソルダレジスタ層３２０をそれぞれ施して第１のソルダレジスタ層３１０の特定の位置に第１の配線層２１０に接続するためのパッド３３０を形成し、さらにパッド３３０の表面と第２の配線層２２０の表面に対して金属表面処理を行い、保護層４００を形成する。表面処理は、ニッケルパラジウム金、ニッケル金、スズ、銀等の化学的安定的な金属の堆積を含み、プレフラックスによる表面被覆をさらに含む。

【0038】

ステップＳ１０５：キャビティ２４０、第１の配線層２１０、第２の配線層２２０、第１のソルダレジスタ層３１０と第２のソルダレジスタ層３２０を切断する。具体的には、図１１に示すように、電子部品の実装を行い、電子部品のピンをパッド３３０の位置に取り付けてモールド材料でモールドを行い、且つキャビティ２４０の位置を切断してパッケージユニットを形成し、電子部品のピンを第１の配線層２１０と第２の配線層２２０の切断された両端に引き出す。

【0039】

図２、図１２～図１６を参照すると、本願の別の実施形態は、別のパッケージ基板の製作方法をさらに提供し、該方法は、以下のステップを含むが、それらに限らない。

【0040】

ステップＳ２０１：ベアリングプレート７００を提供し、ベアリングプレート７００の上に第１の配線層２１０のパターンを製作し、金属を堆積させ、第１の配線層２１０を形成する。具体的には、図２に示すように、ベアリングプレート７００の上に感光性ドライフィルム６００を施し、露光現像によって第１の配線層２１０パターンを形成し、そしてメッキによって第１の配線層２１０を形成する。

【0041】

ステップＳ２０２：第１の配線層２１０の上面に誘電層１００を積層し、誘電層１００に対してドリルを行い、キャビティ２４０を形成する。具体的には、図１２に示すように、誘電層１００を積載して積層し、誘電層１００が設計必要に応じて調整され、好ましくは、本願の一実施形態では、誘電層１００の厚さは、１８０ｕｍ～２５０ｕｍの間にあり、誘電層１００の材料は、プリプレグもしくはフィルム型樹脂等の熱硬化性有機樹脂又はポリエチレン等の熱可塑性有機樹脂を含み、好ましくは、本願の一実施形態では、誘電層１００は、プリプレグを採用し、プリプレグは、処理された繊維布に樹脂糊液を浸漬し、さらに熱処理（プリベーク）されて樹脂を半硬化段階に入れて作製された薄シート材料であり、それは、加熱加圧で軟化し、冷却した後に反応して硬化する。誘電層１００に対してレーザドリルによってキャビティ２４０を形成し、キャビティ２４０の底部と第１の配線層２１０の上面とが面一となる。なお、キャビティ２４０の底部開口のサイズは、最上部開口のサイズよりも小さく、台形キャビティ２４０の構造を形成し、同様に電子部品ピンの引き出しを実現することができる。

【0042】

ステップＳ２０３：ベアリングプレート７００を除去し、キャビティ２４０の表面と側壁及び誘電層１００の表面に金属を堆積させてパターン製作とエッチングを行い、第２の配線層２２０を形成する。具体的には、図１３に示すように、ベアリングプレート７００を除去し、第１の配線層２１０の下面と誘電層１００の下面とを同一平面にし、スパッタリング又は無電解メッキによってキャビティ２４０内と誘電層１００の上面にシード層５００を形成し、シード層５００の上面に金属層を全面メッキで堆積し、堆積の厚さは、実際の設計に応じて設定されてもよく、本願の一実施形態では、好ましくは、堆積の厚さは、１５ｕｍ～３０ｕｍの間にある。図１４に示すように、金属層の上面と誘電層１００の下面に感光性ドライフィルム６００を同時に付着し、上面の感光性ドライフィルム６００に対してパターン製作を行い、余分な金属層とシード層５００をエッチングして除去し、第２の配線層２２０を形成し、離膜して上面と下面の感光性ドライフィルム６００を除去する。

【0043】

ステップＳ２０４：第１の配線層２１０と第２の配線層２２０の表面に第１のソルダレジスタ層３１０と第２のソルダレジスタ層３２０をそれぞれ対応して形成し、第１のソルダレジスタ層３１０又は前記第２のソルダレジスタ層３２０に対してパターン製作を行ってパッド３３０を形成する。具体的には、図１５に示すように、基板の上下面にソルダレジスタ層を施し、フォトリソグラフィプロセスによって特定のパッド３３０を形成し、表面処理プロセスによって、第２の配線層２２０の表面とパッド３３０の表面に保護層４００を施す。

【0044】

ステップＳ２０５：キャビティ２４０、第１の配線層２１０、第２の配線層２２０、第１のソルダレジスタ層３１０と第２のソルダレジスタ層３２０を切断する。具体的には、図１６に示すように、電子部品の実装を行い、電子部品のピンをパッド３３０の位置に取り付けてモールド材料でモールドを行い、且つキャビティ２４０の位置を切断してパッケージユニットを形成し、電子部品のピンを第１の配線層２１０と第２の配線層２２０の両端に引き出す。

【0045】

以上は、本願の好ましい実施を具体的に説明したが、本願は、上記実施形態に限定されるものではなく、当業者は、本願の精神に反することなく、様々な均等な変形又は置換を行うことができ、これらの均等な変形又は置換は、本願の請求項によって限定される範囲内に含まれる。

【符号の説明】

【0046】

１００ 誘電層
２１０ 第１の配線層
２２０ 第２の配線層
３１０ 第１のソルダレジスタ層
３２０ 第２のソルダレジスタ層
３３０ パッド
２３０ 金属キャビティ
２４０ キャビティ
４００ 保護層
５００ シード層
６００ 感光性ドライフィルム
７００ ベアリングプレート

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】