ホーム > 特許ランキング > 株式会社ソシオネクスト
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-06
(45)【発行日】2024-08-15
(54)【発明の名称】位相同期回路、送受信回路及び半導体集積回路
(51)【国際特許分類】
H03L 7/08 20060101AFI20240807BHJP
H03L 7/099 20060101ALI20240807BHJP
H03L 7/06 20060101ALI20240807BHJP
H03L 7/087 20060101ALI20240807BHJP
【ＦＩ】
H03L7/08 230
H03L7/099
H03L7/06 230
H03L7/087
【請求項の数】
14
(21)【出願番号】P 2022501521
(86)(22)【出願日】2020-02-20
(86)【国際出願番号】 JP2020006858
(87)【国際公開番号】W WO2021166176
(87)【国際公開日】2021-08-26
【審査請求日】2023-01-16
(73)【特許権者】
【識別番号】514315159
【氏名又は名称】株式会社ソシオネクスト
(74)【代理人】
【識別番号】100090273
【弁理士】
【氏名又は名称】國分 孝悦
(72)【発明者】
【氏名】大澤 宏充
【審査官】志津木 康
(56)【参考文献】
【文献】特開２００８－１２４６８７（ＪＰ，Ａ）
【文献】特開２０００－２１６６７５（ＪＰ，Ａ）
【文献】特開２０１２－０３４２１２（ＪＰ，Ａ）
【文献】米国特許第０６５５２６１８（ＵＳ，Ｂ２）
【文献】特開２００７－０４９２７７（ＪＰ，Ａ）
【文献】国際公開第２０２０／０１２５５７（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｌ１／００－９／００
(57)【特許請求の範囲】
【請求項1】
制御電圧に応じた電流量の可変電流を生成する可変電流生成部と補正コードに応じた電流量の固定電流を生成する固定電流生成部を含み、前記可変電流及び前記固定電流の合計の電流量に応じた周波数の出力クロック信号を生成する発振回路と、前記出力クロック信号に基づいてフィードバッククロック信号を生成するフィードバック回路と、
通常動作モード時に、前記フィードバッククロック信号と参照クロック信号に基づいて前記出力クロック信号の周波数が所望の周波数となるように前記制御電圧を生成する制御電圧生成回路と、
校正モード時に、前記フィードバッククロック信号と前記参照クロック信号に基づいて前記補正コードを生成する補正コード生成回路とを有し、
前記校正モード時に、前記制御電圧生成回路は、固定の前記制御電圧を出力し、前記可変電流生成部は、前記固定の制御電圧に応じた電流量の固定電流を生成し、前記補正コード生成回路は、前記フィードバッククロック信号の周波数と前記参照クロック信号の周波数が所望の関係となるように前記補正コードを調整し、
前記通常動作モード時に、前記補正コード生成回路は、前記校正モード時に調整された固定の補正コードを生成し、前記固定電流生成部は、前記固定の補正コードに応じた電流量の固定電流を生成する位相同期回路。
【請求項2】
前記フィードバック回路は、前記出力クロック信号を分周することにより、前記フィードバッククロック信号を生成する分周器である請求項１に記載の位相同期回路。【請求項3】
前記分周器は、前記通常動作モード時に、第１の分周比で前記出力クロック信号を分周することにより、前記フィードバッククロック信号を生成し、
前記校正モード時に、前記第１の分周比とは異なる第２の分周比で前記出力クロック信号を分周することにより、前記フィードバッククロック信号を生成する請求項２に記載の位相同期回路。
【請求項4】
前記制御電圧生成回路は、通常動作モード時に、前記フィードバッククロック信号の位相と前記参照クロック信号の位相との差が小さくなるように、前記制御電圧を調整する請求項１～３のいずれか１項に記載の位相同期回路。【請求項5】
前記制御電圧生成回路は、前記制御電圧の変動を緩やかにするループフィルタを有する請求項１～４のいずれか１項に記載の位相同期回路。【請求項6】
前記補正コード生成回路は、前記校正モード時に、前記フィードバッククロック信号の周波数と前記参照クロック信号の周波数との差が小さくなるように、前記補正コードを調整する請求項１～５のいずれか１項に記載の位相同期回路。【請求項7】
前記補正コード生成回路は、前記フィードバッククロック信号のパルス数をカウントする第１のカウンタと、
前記参照クロック信号のパルス数をカウントする第２のカウンタと、
前記フィードバッククロック信号のパルス数と前記参照クロック信号のパルス数との差が小さくなるように、前記補正コードを調整する調整部とを有する請求項１～６のいずれか１項に記載の位相同期回路。
【請求項8】
前記固定電流生成部は、前記補正コードが大きいほど、前記固定電流の電流量を多くし、前記調整部は、前記フィードバッククロック信号のパルス数が前記参照クロック信号のパルス数より少ない場合には、前記補正コードを増加させ、前記フィードバッククロック信号のパルス数が前記参照クロック信号のパルス数より多い場合には、前記補正コードを減少させる請求項７に記載の位相同期回路。
【請求項9】
前記固定電流生成部は、前記補正コードが大きいほど、前記固定電流の電流量を少なくし、前記調整部は、前記フィードバッククロック信号のパルス数が前記参照クロック信号のパルス数より少ない場合には、前記補正コードを減少させ、前記フィードバッククロック信号のパルス数が前記参照クロック信号のパルス数より多い場合には、前記補正コードを増加させる請求項７に記載の位相同期回路。
【請求項10】
前記調整部は、前記校正モード時に、前記補正コードの増加から前記補正コードの減少に変化した場合、又は、前記補正コードの減少から前記補正コードの増加に変化した場合には、前記補正コードを保持し、
前記通常動作モード時に、前記保持した補正コードを前記固定電流生成部に出力する請求項８又は９に記載の位相同期回路。
【請求項11】
前記発振回路は、前記可変電流及び前記固定電流の合計の電流量に応じた周波数の出力クロック信号を生成する複数のバッファを有する請求項１～１０のいずれか１項に記載の位相同期回路。【請求項12】
前記複数のバッファは、それぞれ、差動信号を受けとり、差動信号を出力する請求項１１に記載の位相同期回路。【請求項13】
出力クロック信号を生成する位相同期回路と、前記出力クロック信号を用いて、送信信号を送信する送信回路と、
前記出力クロック信号を用いて、受信信号を受信する受信回路とを有し、
前記位相同期回路は、
制御電圧に応じた電流量の可変電流を生成する可変電流生成部と補正コードに応じた電流量の固定電流を生成する固定電流生成部を含み、前記可変電流及び前記固定電流の合計の電流量に応じた周波数の前記出力クロック信号を生成する発振回路と、
前記出力クロック信号に基づいてフィードバッククロック信号を生成するフィードバック回路と、
通常動作モード時に、前記フィードバッククロック信号と参照クロック信号に基づいて前記出力クロック信号の周波数が所望の周波数となるように前記制御電圧を生成する制御電圧生成回路と、
校正モード時に、前記フィードバッククロック信号と前記参照クロック信号に基づいて前記補正コードを生成する補正コード生成回路とを有し、
前記校正モード時に、前記制御電圧生成回路は、固定の前記制御電圧を出力し、前記可変電流生成部は、前記固定の制御電圧に応じた電流量の固定電流を生成し、前記補正コード生成回路は、前記フィードバッククロック信号の周波数と前記参照クロック信号の周波数が所望の関係となるように前記補正コードを調整し、
前記通常動作モード時に、前記補正コード生成回路は、前記校正モード時に調整された固定の補正コードを生成し、前記固定電流生成部は、前記固定の補正コードに応じた電流量の固定電流を生成する送受信回路。
【請求項14】
送受信回路と、前記送受信回路に送信データを送信し、前記送受信回路から受信データを受信する内部回路とを有し、
前記送受信回路は、
出力クロック信号を生成する位相同期回路と、
前記出力クロック信号を用いて、前記送信データを基に送信信号を送信する送信回路と、
前記出力クロック信号を用いて、受信信号を受信し、受信データを前記内部回路に出力する受信回路とを有し、
前記位相同期回路は、
制御電圧に応じた電流量の可変電流を生成する可変電流生成部と補正コードに応じた電流量の固定電流を生成する固定電流生成部を含み、前記可変電流及び前記固定電流の合計の電流量に応じた周波数の前記出力クロック信号を生成する発振回路と、
前記出力クロック信号に基づいてフィードバッククロック信号を生成するフィードバック回路と、
通常動作モード時に、前記フィードバッククロック信号と参照クロック信号に基づいて前記出力クロック信号の周波数が所望の周波数となるように前記制御電圧を生成する制御電圧生成回路と、
校正モード時に、前記フィードバッククロック信号と前記参照クロック信号に基づいて前記補正コードを生成する補正コード生成回路とを有し、
前記校正モード時に、前記制御電圧生成回路は、固定の前記制御電圧を出力し、前記可変電流生成部は、前記固定の制御電圧に応じた電流量の固定電流を生成し、前記補正コード生成回路は、前記フィードバッククロック信号の周波数と前記参照クロック信号の周波数が所望の関係となるように前記補正コードを調整し、
前記通常動作モード時に、前記補正コード生成回路は、前記校正モード時に調整された固定の補正コードを生成し、前記固定電流生成部は、前記固定の補正コードに応じた電流量の固定電流を生成する半導体集積回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、位相同期回路、送受信回路及び半導体集積回路に関する。
【背景技術】
【0002】
特許文献１には、複数の反転差動増幅器を有する電圧制御発振器が開示されている。複数の反転差動増幅器は、直列に接続され、オフセット周波数を与えるための定電圧に応じた電流と、発振周波数を制御するための制御電圧に応じた電流とを加算し、加算した電流に応じた周波数で発振する。
【0003】
特許文献２には、リングオシレータと、制御電流生成手段と、定電流生成手段とを有するＶＣＯ回路が開示されている。リングオシレータは、奇数個のインバータがリング状に接続されている。制御電流生成手段は、入力された制御電圧を電圧－電流変換した制御電流を生成し、リングオシレータへ電源電流として供給する。定電流生成手段は、定電流を生成し、制御電流に重畳する電源電流としてリングオシレータへ供給する。
【0004】
特許文献３には、遅延クロックを生成する遅延回路と、遅延クロックと入力クロックの位相差信号を出力する位相比較回路と、位相差信号対応の位相差電圧を出力するチャージポンプ回路を有するＤＬＬ回路が開示されている。ローパスフィルタ回路は、チャージポンプ回路出力の高周波成分を除去する。遅延制御回路は、ローパスフィルタ回路の出力電圧を電流に変換する第１電圧－電流変換回路と、基準電圧を電流に変換する第２電圧－電流変換回路とを有する。演算回路は、第１電圧－電流変換回路から出力される位相差電流から第２電圧－電流変換回路から出力される基準電流を減算し、この減算の結果の電流にオフセット電流を加算してなる電流を出力する。電流－電圧変換回路は、演算回路から出力される電流を電圧に変換し、この電圧からなる制御電圧を遅延回路に出力する。
【0005】
特許文献４には、位相検出器と、ループフィルタと、電圧制御発振器とを有する移相ロックループ（ＰＬＬ）回路が開示されている。位相検出器は、ＰＬＬ入力信号と出力信号との間の周波数差を表す制御信号を生成する。ループフィルタは、制御信号に応答して第１及び第２の電圧信号を生成する。電圧制御発振器は、動的電圧利得制御回路を有する。電圧制御発振器は、第１及び第２の電圧信号に応じて出力信号の周波数を変更する。動的電圧利得制御回路は 第１の電圧信号の電圧振幅に応じてオフセット信号を供給する。
【先行技術文献】
【特許文献】
【0006】
【文献】特開２０１０－２７３３８６号公報
【文献】特開２０１２－１９１２７５号公報
【文献】特開２０１０－２３９４８３号公報
【文献】米国特許第７７８６７７１号明細書
【発明の概要】
【発明が解決しようとする課題】
【0007】
電圧制御発振器は、制御電圧に応じた電流（可変電流）とオフセット電流（固定電流）を加算し、加算した電流に応じた周波数で発振する。しかし、オフセット電流は、製造条件又は使用条件により変動してしまい、そのオフセット電流の変動に起因して発振周波数が変動してしまう課題がある。
【0008】
本発明の目的は、製造条件又は使用条件による固定電流の変動を抑制することで、固定電流の変動に起因する、発振周波数の変動を抑制した上で、可変電流及び固定電流の合計の電流量に応じた周波数の出力クロック信号を生成することができるようにすることである。
【課題を解決するための手段】
【0009】
位相同期回路は、制御電圧に応じた電流量の可変電流を生成する可変電流生成部と補正コードに応じた電流量の固定電流を生成する固定電流生成部を含み、前記可変電流及び前記固定電流の合計の電流量に応じた周波数の出力クロック信号を生成する発振回路と、前記出力クロック信号に基づいてフィードバッククロック信号を生成するフィードバック回路と、通常動作モード時に、前記フィードバッククロック信号と参照クロック信号に基づいて前記出力クロック信号の周波数が所望の周波数となるように前記制御電圧を生成する制御電圧生成回路と、校正モード時に、前記フィードバッククロック信号と前記参照クロック信号に基づいて前記補正コードを生成する補正コード生成回路とを有し、前記校正モード時に、前記制御電圧生成回路は、固定の前記制御電圧を出力し、前記可変電流生成部は、前記固定の制御電圧に応じた電流量の固定電流を生成し、前記補正コード生成回路は、前記フィードバッククロック信号の周波数と前記参照クロック信号の周波数が所望の関係となるように前記補正コードを調整し、前記通常動作モード時に、前記補正コード生成回路は、前記校正モード時に調整された固定の補正コードを生成し、前記固定電流生成部は、前記固定の補正コードに応じた電流量の固定電流を生成する。
【発明の効果】
【0010】
製造条件又は使用条件による固定電流の変動を抑制することで、固定電流の変動に起因する、発振周波数の変動を抑制した上で、可変電流及び固定電流の合計の電流量に応じた周波数の出力クロック信号を生成することができる。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
図１は、本実施形態による半導体集積回路１００の構成例を示すブロック図である。半導体集積回路１００は、内部回路１０１と、送受信回路１０２を有する。送受信回路１０２は、位相ロックループ回路（ＰＬＬ回路）１１１と、送信回路１１２と、受信回路１１３を有する。
【0013】
内部回路１０１は、送信回路１１２に送信データを送信し、受信回路１１３から受信データを受信し、モード信号ＭＤとパワーダウン信号ＰＤと参照クロック信号ＲＣＬＫをＰＬＬ回路１１１に出力する。モード信号ＭＤは、校正モードでは１であり、通常動作モードでは０である。
【0014】
ＰＬＬ回路１１１は、位相同期回路であり、モード信号ＭＤとパワーダウン信号ＰＤと参照クロック信号ＲＣＬＫを受けとり、出力クロック信号ＯＣＬＫを生成する。ＰＬＬ回路１１１は、高精度の出力クロック信号ＯＣＬＫを生成することができる。送信回路１１２は、出力クロック信号ＯＣＬＫを用いて、上記の送信データを基に送信信号を送信する。受信回路１１３は、出力クロック信号ＯＣＬＫを用いて、受信信号を受信し、受信データを内部回路１０１に出力する。出力クロック信号ＯＣＬＫは、シングルエンド信号又は差動信号である。
【0015】
送信回路１１２のデータ送信と受信回路１１３のデータ受信の高速化に伴い、ＰＬＬ回路１１１が生成する出力クロック信号ＯＣＬＫは、高周波数化と低ジッタ化の両立が必要である。
【0016】
【0017】
ＰＬＬ回路１１１は、周波数比較器２０１と、制御電圧生成回路２０２と、電圧制御発振器（ＶＣＯ）２０３と、分周器２０４を有する。制御電圧生成回路２０２は、位相周波数検出器（ＰＦＤ）２１１と、チャージポンプ回路２１２と、ループフィルタ（ＬＰＦ）２１３を有する。電圧制御発振器２０３は、発振回路であり、固定電流生成部２２１と、可変電流生成部２２２と、複数のバッファ２２３～２２６を有する。
【0018】
固定電流生成部２２１は、補正コードに応じた電流量の固定電流を生成し、その固定電流に応じた電流をバッファ２２３～２２６の各々に流すようにバッファ２２３～２２６を制御する。
【0019】
可変電流生成部２２２は、制御電圧Ｖｃに応じた電流量の可変電流を生成し、その可変電流に応じた電流をバッファ２２３～２２６の各々に流すようにバッファ２２３～２２６を制御する。
【0020】
バッファ２２３～２２６は、それぞれ、差動信号の入力端子Ｉｐ及びＩｎと、差動信号の出力端子Ｏｐ及びＯｎを有する。初段のバッファ２２３の出力端子Ｏｐ及びＯｎは、それぞれ、次段のバッファ２２４の入力端子Ｉｐ及びＩｎに接続される。バッファ２２４の出力端子Ｏｐ及びＯｎは、それぞれ、次段のバッファ２２５の入力端子Ｉｐ及びＩｎに接続される。バッファ２２５の出力端子Ｏｐ及びＯｎは、それぞれ、最終段のバッファ２２６の入力端子Ｉｐ及びＩｎに接続される。最終段のバッファ２２６の出力端子Ｏｐ及びＯｎは、それぞれ、初段のバッファ２２３の入力端子Ｉｎ及びＩｐに接続される。
【0021】
バッファ２２３～２２６は、可変電流生成部２２２が生成した可変電流及び固定電流生成部２２１が生成した固定電流の合計の電流量に応じた周波数の差動の出力クロック信号ＯＣＬＫを生成する。図４に示すように、制御電圧Ｖｃが低いほど、可変電流生成部２２２が生成する可変電流が大きくなり、可変電流と固定電流の合計の電流量が多くなり、出力クロック信号ＯＣＬＫの周波数が高くなる。
【0022】
分周器２０４は、フィードバック回路であり、シングルエンドの出力クロック信号ＯＣＬＫに基づいてフィードバッククロック信号ＦＢＣＬＫを生成する。具体的には、分周器２０４は、モード信号ＭＤが０であり、通常動作モードである場合には、第１の分周比で出力クロック信号ＯＣＬＫを分周することにより、フィードバッククロック信号ＦＢＣＬＫを生成して出力する。また、分周器２０４は、モード信号ＭＤが１であり、校正モードである場合には、第１の分周比とは異なる第２の分周比で出力クロック信号ＯＣＬＫを分周することにより、フィードバッククロック信号ＦＢＣＬＫを生成して出力する。例えば、分周器２０４は、第１の分周比を有する分周器と第２の分周比を有する分周器を含む２個の分周器を備え、モード信号ＭＤに応じて、それら２個の分周器のいずれかを選択するように構成することで実現することができる。
【0023】
制御電圧生成回路２０２は、モード信号ＭＤが０であり、通常動作モードである場合には、フィードバッククロック信号ＦＢＣＬＫと参照クロック信号ＲＣＬＫに基づいて出力クロック信号ＯＣＬＫの周波数が所望の周波数となるように制御電圧Ｖｃを生成する。具体的には、例えば、制御電圧生成回路２０２は、通常動作モードでは、フィードバッククロック信号ＦＢＣＬＫの位相と参照クロック信号ＲＣＬＫの位相との差が小さくなるように、制御電圧Ｖｃを調整する。また、制御電圧生成回路２０２は、パワーダウン信号ＰＤを基に停止する。
【0024】
また、制御電圧生成回路２０２は、モード信号ＭＤが１であり、校正モードである場合には、固定の制御電圧Ｖｃを出力する。
【0025】
位相周波数検出器２１１は、フィードバッククロック信号ＦＢＣＬＫの位相と参照クロック信号ＲＣＬＫの位相を比較する。位相周波数検出器２１１は、フィードバッククロック信号ＦＢＣＬＫの位相が参照クロック信号ＲＣＬＫの位相より遅れている場合には、出力クロック信号ＯＣＬＫ及びフィードバッククロック信号ＦＢＣＬＫの周波数を高くするため、ハイレベルパルスのダウン信号ＤＮを図９のチャージポンプ回路２１２に出力する。また、位相周波数検出器２１１は、フィードバッククロック信号ＦＢＣＬＫの位相が参照クロック信号ＲＣＬＫの位相より進んでいる場合には、出力クロック信号ＯＣＬＫ及びフィードバッククロック信号ＦＢＣＬＫの周波数を低くするため、ローレベルパルスのアップ信号ＸＵＰを図９のチャージポンプ回路２１２に出力する。
【0026】
チャージポンプ回路２１２は、モード信号ＭＤが０（通常動作モード）であり、パワーダウン信号ＰＤが０である場合には、ハイレベルパルスのダウン信号ＤＮが入力された場合には、制御電圧Ｖｃを低くし、ローレベルパルスのアップ信号ＸＵＰが入力された場合には、制御電圧Ｖｃを高くする。
【0027】
また、チャージポンプ回路２１２は、モード信号ＭＤが１（校正モード）であり、パワーダウン信号ＰＤが０である場合には、固定の制御電圧Ｖｃを出力する。また、チャージポンプ回路２１２は、パワーダウン信号ＰＤが１である場合には、停止する。
【0028】
ループフィルタ２１３は、制御電圧Ｖｃを可変電流生成部２２２に出力する。このとき、ループフィルタ２１３は、極端な周波数変動を抑えるために、制御電圧Ｖｃの変動を緩やかにする。ループフィルタ２１３は、例えば、制御電圧Ｖｃの高周波成分を低減するローパスフィルタである。
【0029】
周波数比較器２０１は、補正コード生成回路であり、モード信号ＭＤが１（校正モード）である場合には、フィードバッククロック信号ＦＢＣＬＫと参照クロック信号ＲＣＬＫに基づいて補正コードＣＤを生成する。周波数比較器２０１は、モード信号ＭＤが１（校正モード）である場合には、フィードバッククロック信号ＦＢＣＬＫの周波数と参照クロック信号ＲＣＬＫの周波数が所望の関係となるように補正コードＣＤを調整する。具体的には、例えば、周波数比較器２０１は、モード信号ＭＤが１（校正モード）である場合には、フィードバッククロック信号ＦＢＣＬＫの周波数と参照クロック信号ＲＣＬＫの周波数との差が小さくなるように、補正コードＣＤを調整する。例えば、周波数比較器２０１は、モード信号ＭＤが１（校正モード）である場合には、フィードバッククロック信号ＦＢＣＬＫの周波数と参照クロック信号ＲＣＬＫの周波数との差が所望の最小値に等しいか、又は、所望の最小値より小さくなった場合の補正コードＣＤを保持する。また、周波数比較器２０１は、モード信号ＭＤが０（通常動作モード）である場合には、上記の保持した補正コードＣＤを固定電流生成部２２１に出力する。
【0030】
図３は、補正コードＣＤと出力クロック信号ＯＣＬＫの周波数ｆとの関係を示すグラフである。固定電流生成部２２１は、補正コードＣＤが大きいほど、生成する電流を大きくし、出力クロック信号ＯＣＬＫの周波数を高くする。出力クロック信号ＯＣＬＫの周波数ｆは、補正コードＣＤに対して、単調増加する。なお、出力クロック信号ＯＣＬＫの周波数ｆは、補正コードＣＤに対して、単調減少するようにしてもよい。
【0031】
図４は、モード信号ＭＤが０（通常動作モード）である場合の制御電圧Ｖｃと出力クロック信号ＯＣＬＫの周波数ｆとの関係を示すグラフである。周波数特性４０１は、図２のＰＬＬ回路１１１の周波数特性である。周波数特性４０２は、図２のＰＬＬ回路１１１に対して、周波数比較器２０１及び固定電流生成部２２１を削除し、発振周波数の最大値が削除前の回路と同等になるように調整を行った場合の周波数特性である。
【0032】
周波数特性４０２は、制御電圧Ｖｃが所定電圧より高い場合には、出力クロック信号ＯＣＬＫの周波数ｆがベース周波数ｆ０になる。ベース周波数ｆ０は、固定電流生成部２２１が補正コードＣＤに応じて生成する固定電流により決まる。また、分周器２０４は、通常動作モードと校正モードとで、異なる分周比で出力クロック信号ＯＣＬＫを分周することができる。分周器２０４は、校正モードの時の分周比より、ベース周波数ｆ０を制御することができる。
【0033】
また、周波数特性４０１は、周波数特性４０２に対して、制御電圧Ｖｃに対する出力クロック信号ＯＣＬＫの周波数ｆの傾きが小さい。この傾きは、固定電流生成部２２１が生成する固定電流と可変電流生成部２２２が生成する可変電流との比により決まる。
【0034】
周波数特性４０２は、傾きが大きいので、制御電圧Ｖｃの変動による出力クロック信号ＯＣＬＫの周波数ｆの変動が大きくなり、出力クロック信号ＯＣＬＫのジッタが増加してしまう。
【0035】
これに対し、周波数特性４０１は、傾きが小さいので、制御電圧Ｖｃの変動による出力クロック信号ＯＣＬＫの周波数ｆの変動が小さくなり、出力クロック信号ＯＣＬＫのジッタを低減することができる。ＰＬＬ回路１１１は、周波数特性４０１の傾きを小さくしたまま、高周波数の出力クロック信号ＯＣＬＫを生成することができる。
【0036】
しかし、ベース周波数ｆ０は、製造条件又は使用条件により変動してしまうため、周波数特性４０１を安定させることが困難である。そこで、ＰＬＬ回路１１１は、周波数比較器２０１を設けることにより、固定電流生成部２２１が生成する固定電流が、製造条件又は使用条件により変動することで、ベース周波数ｆ０が、製造条件又は使用条件により変動することを抑制する。これにより、ＰＬＬ回路１１１は、ベース周波数ｆ０の変動を低減し、安定した周波数特性４０１を得ることができる。
【0037】
【0038】
電圧制御発振器２０３は、固定電流生成部２２１と、可変電流生成部２２２と、バッファ２２３～２２６を有する。固定電流生成部２２１は、ｐチャネル電界効果トランジスタ５０１と、電流源５０２，５０３と、ｎチャネル電界効果トランジスタ５０４を有する。
【0039】
ｐチャネル電界効果トランジスタ５０１は、ソースが電源電位ノードに接続され、ゲートがドレインに接続される。電流源５０２は、ｐチャネル電界効果トランジスタ５０１のドレインと基準電位ノードとの間に接続され、補正コードＣＤに応じて、ｐチャネル電界効果トランジスタ５０１に流れる電流を制御する。基準電位ノードは、例えば、グランド電位ノードである。ｐチャネル電界効果トランジスタ５０１のゲートは、ｐチャネル電界効果トランジスタ５２１及び５２４のゲートに接続され、カレントミラーを構成する。
【0040】
ｎチャネル電界効果トランジスタ５０４は、ソースが基準電位ノードに接続され、ゲートがドレインに接続される。電流源５０３は、ｎチャネル電界効果トランジスタ５０４のドレインと電源電位ノードとの間に接続され、補正コードＣＤに応じて、ｎチャネル電界効果トランジスタ５０４に流れる電流を制御する。ｎチャネル電界効果トランジスタ５０４のゲートは、ｎチャネル電界効果トランジスタ５２７に接続され、カレントミラーを構成する。
【0041】
固定電流生成部２２１は、補正コードＣＤに応じた電流量の固定電流をｐチャネル電界効果トランジスタ５０１及びｎチャネル電界効果トランジスタ５０４に流す。
【0042】
可変電流生成部２２２は、ｐチャネル電界効果トランジスタ５１１と、ｎチャネル電界効果トランジスタ５１２を有する。ｐチャネル電界効果トランジスタ５１１は、ソースが電源電位ノードに接続され、ゲートが制御電圧Ｖｃのノードに接続され、ドレインがｎチャネル電界効果トランジスタ５１２のドレインに接続される。ｎチャネル電界効果トランジスタ５１２は、ゲートがドレインに接続され、ソースが基準電位ノードに接続される。ｐチャネル電界効果トランジスタ５１１は、制御電圧Ｖｃが低いほど、大きな電流をｐチャネル電界効果トランジスタ５１１及びｎチャネル電界効果トランジスタ５１２に流す。
【0043】
ｐチャネル電界効果トランジスタ５１１のゲートは、ｐチャネル電界効果トランジスタ５２２及び５２３のゲートに接続され、カレントミラーを構成する。ｎチャネル電界効果トランジスタ５１２のゲートは、ｎチャネル電界効果トランジスタ５２８のゲートに接続され、カレントミラーを構成する。
【0044】
可変電流生成部２２２は、制御電圧Ｖｃに応じた電流量の可変電流をｎチャネル電界効果トランジスタ５１２に流す。
【0045】
バッファ２２３は、ｐチャネル電界効果トランジスタ５２１～５２４と、ｎチャネル電界効果トランジスタ５２５～５２８を有する。ｐチャネル電界効果トランジスタ５２１は、ソースが電源電位ノードに接続され、ゲートがｐチャネル電界効果トランジスタ５０１のゲートに接続され、ドレインが出力端子Ｏｎに接続される。ｐチャネル電界効果トランジスタ５２２は、ソースが電源電位ノードに接続され、ゲートがｐチャネル電界効果トランジスタ５１１のゲートに接続され、ドレインが出力端子Ｏｎに接続される。ｐチャネル電界効果トランジスタ５２３は、ソースが電源電位ノードに接続され、ゲートがｐチャネル電界効果トランジスタ５１１のゲートに接続され、ドレインが出力端子Ｏｐに接続される。ｐチャネル電界効果トランジスタ５２４は、ソースが電源電位ノードに接続され、ゲートがｐチャネル電界効果トランジスタ５０１のゲートに接続され、ドレインが出力端子Ｏｐに接続される。
【0046】
ｐチャネル電界効果トランジスタ５２１及び５２４には、ｐチャネル電界効果トランジスタ５０１に流れる電流に対して、同じ電流又は比例した電流が流れる。ｐチャネル電界効果トランジスタ５２２及び５２３には、ｐチャネル電界効果トランジスタ５１１に流れる電流に対して、同じ電流又は比例した電流が流れる。
【0047】
ｎチャネル電界効果トランジスタ５２５は、ドレインが出力端子Ｏｎに接続され、ゲートが入力端子Ｉｐに接続され、ソースがノードＮ１に接続される。ｎチャネル電界効果トランジスタ５２６は、ドレインが出力端子Ｏｐに接続され、ゲートが入力端子Ｉｎに接続され、ソースがノードＮ１に接続される。ｎチャネル電界効果トランジスタ５２５及び５２６は、差動対を構成する。
【0048】
ｎチャネル電界効果トランジスタ５２７は、ドレインがノードＮ１に接続され、ゲートがｎチャネル電界効果トランジスタ５０４のゲートに接続され、ソースが基準電位ノードに接続される。ｎチャネル電界効果トランジスタ５２８は、ドレインがノードＮ１に接続され、ゲートがｎチャネル電界効果トランジスタ５１２のゲートに接続され、ソースが基準電位ノードに接続される。
【0049】
ｎチャネル電界効果トランジスタ５２７には、ｎチャネル電界効果トランジスタ５０４に流れる電流に対して、同じ電流又は比例した電流が流れる。ｎチャネル電界効果トランジスタ５２８には、ｎチャネル電界効果トランジスタ５１２に流れる電流に対して、同じ電流又は比例した電流が流れる。
【0050】
バッファ２２３～２２６は、それぞれ、入力端子Ｉｐ及びＩｎに差動信号を受けとり、出力端子Ｏｐ及びＯｎから差動信号を出力する。バッファ２２３～２２６は、可変電流生成部２２２に流れる可変電流及び固定電流生成部２２１に流れる固定電流の合計の電流量に応じた周波数の出力クロック信号ＯＣＬＫを生成する。合計の電流量が多いほど、出力クロック信号ＯＣＬＫの周波数が高くなる。
【0051】
図６は、図５の固定電流生成部２２１の構成例を示す回路図である。固定電流生成部２２１は、抵抗６０１～６０６と、ｎチャネル電界効果トランジスタ５０４，６０７～６０９と、インバータ６１０～６１２と、ｐチャネル電界効果トランジスタ５０１，６１３～６１５を有する。補正コードＣＤは、補正コードＣＤ０～ＣＤｘを有する。
【0052】
ｐチャネル電界効果トランジスタ５０１は、ソースが電源電位ノードに接続され、ゲートが図５のｐチャネル電界効果トランジスタ５２１及び５２４のゲートに接続され、ドレインがゲートに接続される。
【0053】
抵抗６０１は、ｐチャネル電界効果トランジスタ５０１のドレインとｎチャネル電界効果トランジスタ６０７のドレインとの間に接続される。抵抗６０２は、ｐチャネル電界効果トランジスタ５０１のドレインとｎチャネル電界効果トランジスタ６０８のドレインとの間に接続される。抵抗６０３は、ｐチャネル電界効果トランジスタ５０１のドレインとｎチャネル電界効果トランジスタ６０９のドレインとの間に接続される。
【0054】
ｎチャネル電界効果トランジスタ６０７は、ゲートが補正コードＣＤ０のノードに接続され、ソースが基準電位ノードに接続される。ｎチャネル電界効果トランジスタ６０８は、ゲートが補正コードＣＤ１のノードに接続され、ソースが基準電位ノードに接続される。ｎチャネル電界効果トランジスタ６０９は、ゲートが補正コードＣＤｘのノードに接続され、ソースが基準電位ノードに接続される。
【0055】
インバータ６１０は、補正コードＣＤ０の論理反転信号をｐチャネル電界効果トランジスタ６１３のゲートに出力する。インバータ６１１は、補正コードＣＤ１の論理反転信号をｐチャネル電界効果トランジスタ６１４のゲートに出力する。インバータ６１２は、補正コードＣＤｘの論理反転信号をｐチャネル電界効果トランジスタ６１５のゲートに出力する。
【0056】
ｐチャネル電界効果トランジスタ６１３～６１５のソースは、電源電位ノードに接続される。抵抗６０４は、ｐチャネル電界効果トランジスタ６１３のドレインとｎチャネル電界効果トランジスタ５０４のドレインとの間に接続される。抵抗６０５は、ｐチャネル電界効果トランジスタ６１４のドレインとｎチャネル電界効果トランジスタ５０４のドレインとの間に接続される。抵抗６０６は、ｐチャネル電界効果トランジスタ６１５のドレインとｎチャネル電界効果トランジスタ５０４のドレインとの間に接続される。
【0057】
ｎチャネル電界効果トランジスタ５０４は、ゲートがドレインに接続され、ソースが基準電位ノードに接続される。また、ｎチャネル電界効果トランジスタ５０４のゲートは、図５のｎチャネル電界効果トランジスタ５２７のゲートに接続される。
【0058】
図７は、図５の固定電流生成部２２１の他の構成例を示す回路図である。固定電流生成部２２１は、電流源７０１，７０２と、ｎチャネル電界効果トランジスタ５０４，７０３～７０９と、インバータ７１０～７１２と、ｐチャネル電界効果トランジスタ５０１，７１３～７１９を有する。補正コードＣＤは、補正コードＣＤ０～ＣＤｘを有する。
【0059】
ｐチャネル電界効果トランジスタ５０１は、ソースが電源電位ノードに接続され、ゲートが図５のｐチャネル電界効果トランジスタ５２１及び５２４のゲートに接続され、ドレインがゲートに接続される。
【0060】
電流源７０１は、電源電位ノードとｎチャネル電界効果トランジスタ７０６のドレインとの間に接続される。ｎチャネル電界効果トランジスタ７０６は、ゲートがドレインに接続され、ソースが基準電位ノードに接続される。
【0061】
ｎチャネル電界効果トランジスタ７０３は、ドレインがｐチャネル電界効果トランジスタ５０１のドレインに接続され、ゲートが補正コードＣＤ０のノードに接続され、ソースがｎチャネル電界効果トランジスタ７０７のドレインに接続される。ｎチャネル電界効果トランジスタ７０７は、ゲートがｎチャネル電界効果トランジスタ７０６のゲートに接続され、ソースが基準電位ノードに接続される。
【0062】
ｎチャネル電界効果トランジスタ７０４は、ドレインがｐチャネル電界効果トランジスタ５０１のドレインに接続され、ゲートが補正コードＣＤ１のノードに接続され、ソースがｎチャネル電界効果トランジスタ７０８のドレインに接続される。ｎチャネル電界効果トランジスタ７０８は、ゲートがｎチャネル電界効果トランジスタ７０６のゲートに接続され、ソースが基準電位ノードに接続される。
【0063】
ｎチャネル電界効果トランジスタ７０５は、ドレインがｐチャネル電界効果トランジスタ５０１のドレインに接続され、ゲートが補正コードＣＤｘのノードに接続され、ソースがｎチャネル電界効果トランジスタ７０９のドレインに接続される。ｎチャネル電界効果トランジスタ７０９は、ゲートがｎチャネル電界効果トランジスタ７０６のゲートに接続され、ソースが基準電位ノードに接続される。
【0064】
ｐチャネル電界効果トランジスタ７１３は、ソースが電源電位ノードに接続され、ゲートがドレインに接続される。電流源７０２は、ｐチャネル電界効果トランジスタ７１３のドレインと基準電位ノードとの間に接続される。
【0065】
ｐチャネル電界効果トランジスタ７１４は、ソースが電源電位ノードに接続され、ゲートがｐチャネル電界効果トランジスタ７１３のゲートに接続され、ドレインがｐチャネル電界効果トランジスタ７１７のソースに接続される。インバータ７１０は、補正コードＣＤ０の論理反転信号をｐチャネル電界効果トランジスタ７１７のゲートに出力する。ｐチャネル電界効果トランジスタ７１７のドレインは、ｎチャネル電界効果トランジスタ５０４のドレインに接続される。
【0066】
ｐチャネル電界効果トランジスタ７１５は、ソースが電源電位ノードに接続され、ゲートがｐチャネル電界効果トランジスタ７１３のゲートに接続され、ドレインがｐチャネル電界効果トランジスタ７１８のソースに接続される。インバータ７１１は、補正コードＣＤ１の論理反転信号をｐチャネル電界効果トランジスタ７１８のゲートに出力する。ｐチャネル電界効果トランジスタ７１８のドレインは、ｎチャネル電界効果トランジスタ５０４のドレインに接続される。
【0067】
ｐチャネル電界効果トランジスタ７１６は、ソースが電源電位ノードに接続され、ゲートがｐチャネル電界効果トランジスタ７１３のゲートに接続され、ドレインがｐチャネル電界効果トランジスタ７１９のソースに接続される。インバータ７１２は、補正コードＣＤｘの論理反転信号をｐチャネル電界効果トランジスタ７１９のゲートに出力する。ｐチャネル電界効果トランジスタ７１９のドレインは、ｎチャネル電界効果トランジスタ５０４のドレインに接続される。
【0068】
ｎチャネル電界効果トランジスタ５０４は、ゲートがドレインに接続され、ソースが基準電位ノードに接続される。また、ｎチャネル電界効果トランジスタ５０４のゲートは、図５のｎチャネル電界効果トランジスタ５２７のゲートに接続される。
【0069】
図８は、図５の固定電流生成部２２１のさらに他の構成例を示す回路図である。固定電流生成部２２１は、ｐチャネル電界効果トランジスタ５０１，８０１と抵抗８０２～８０４と、ｎチャネル電界効果トランジスタ５０４，８０５～８０７を有する。補正コードＣＤは、補正コードＣＤ０～ＣＤｘを有する。
【0070】
ｐチャネル電界効果トランジスタ５０１は、ソースが電源電位ノードに接続され、ゲートが図５のｐチャネル電界効果トランジスタ５２１及び５２４のゲートに接続され、ドレインがｎチャネル電界効果トランジスタ５０４のドレインに接続される。
【0071】
ｎチャネル電界効果トランジスタ５０４は、ドレインがゲートに接続され、ゲートが図５のｎチャネル電界効果トランジスタ５２７のゲートに接続され、ソースが基準電位ノードに接続される。
【0072】
ｐチャネル電界効果トランジスタ８０１は、ソースが電源電位ノードに接続され、ゲートがｐチャネル電界効果トランジスタ５０１のゲートに接続され、ドレインがゲートに接続される。
【0073】
抵抗８０２は、ｐチャネル電界効果トランジスタ８０１のドレインとｎチャネル電界効果トランジスタ８０５のドレインとの間に接続される。ｎチャネル電界効果トランジスタ８０５は、ゲートが補正コードＣＤ０のノードに接続され、ソースが基準電位ノードに接続される。
【0074】
抵抗８０３は、ｐチャネル電界効果トランジスタ８０１のドレインとｎチャネル電界効果トランジスタ８０６のドレインとの間に接続される。ｎチャネル電界効果トランジスタ８０６は、ゲートが補正コードＣＤ１のノードに接続され、ソースが基準電位ノードに接続される。
【0075】
抵抗８０４は、ｐチャネル電界効果トランジスタ８０１のドレインとｎチャネル電界効果トランジスタ８０７のドレインとの間に接続される。ｎチャネル電界効果トランジスタ８０７は、ゲートが補正コードＣＤｘのノードに接続され、ソースが基準電位ノードに接続される。
【0076】
図９は、図２のチャージポンプ回路２１２とループフィルタ２１３の構成例を示す回路図である。チャージポンプ回路２１２は、チャージポンプ部９０１と、固定電圧生成部９０２と、インバータ９０３～９０５と、論理和（ＯＲ）回路９０６，９０７を有する。
【0077】
チャージポンプ部９０１は、電流源９１１と、ｐチャネル電界効果トランジスタ９１２～９１６と、ｎチャネル電界効果トランジスタ９１７～９２２を有する。固定電圧生成部９０２は、ｐチャネル電界効果トランジスタ９３１と、抵抗９３２，９３３と、ｎチャネル電界効果トランジスタ９３４を有する。
【0078】
モード信号ＭＤは、１が校正モードを示し、０が通常動作モードを示す。パワーダウン信号ＰＤは、１がパワーダウンモードを示し、０が動作モードを示す。
【0079】
インバータ９０３は、モード信号ＭＤの論理反転信号を出力する。論理和回路９０６は、インバータ９０３の出力信号とパワーダウン信号ＰＤとの論理和信号を出力する。インバータ９０４は、論理和回路９０６の出力信号の論理反転信号を出力する。
【0080】
論理和回路９０７は、モード信号ＭＤとパワーダウン信号ＰＤとの論理和信号を出力する。インバータ９０５は、論理和回路９０７の出力信号の論理反転信号を出力する。
【0081】
電流源９１１は、電源電位ノードとｎチャネル電界効果トランジスタ９１８のドレインとの間に接続される。ｎチャネル電界効果トランジスタ９１８のソースは、基準電位ノードに接続される。ｎチャネル電界効果トランジスタ９１９は、ドレインがｎチャネル電界効果トランジスタ９１８のゲートに接続され、ゲートが論理和回路９０７の出力端子に接続され、ソースが基準電位ノードに接続される。
【0082】
ｐチャネル電界効果トランジスタ９１２は、ソースがｎチャネル電界効果トランジスタ９１８のドレインに接続され、ゲートが論理和回路９０７の出力端子に接続され、ドレインがｎチャネル電界効果トランジスタ９１８のゲートに接続される。ｎチャネル電界効果トランジスタ９１７は、ドレインがｎチャネル電界効果トランジスタ９１８のドレインに接続され、ゲートがインバータ９０５の出力端子に接続され、ソースがｎチャネル電界効果トランジスタ９１８のゲートに接続される。
【0083】
ｐチャネル電界効果トランジスタ９１４は、ソースが電源電位ノードに接続され、ゲートがドレインに接続される。ｎチャネル電界効果トランジスタ９２０は、ドレインがｐチャネル電界効果トランジスタ９１４のドレインに接続され、ゲートがｎチャネル電界効果トランジスタ９１８のゲートに接続され、ソースが基準電位ノードに接続される。
【0084】
ｐチャネル電界効果トランジスタ９１３は、ソースが電源電位ノードに接続され、ゲートがインバータ９０５の出力端子に接続され、ドレインがｐチャネル電界効果トランジスタ９１４のゲートに接続される。
【0085】
ｐチャネル電界効果トランジスタ９１５は、ソースが電源電位ノードに接続され、ゲートがｐチャネル電界効果トランジスタ９１４のゲートに接続され、ドレインがｐチャネル電界効果トランジスタ９１６のソースに接続される。ｐチャネル電界効果トランジスタ９１６は、ゲートがアップ信号ＸＵＰのノードに接続され、ドレインがノードＮ２に接続される。
【0086】
ｎチャネル電界効果トランジスタ９２１は、ドレインがノードＮ２に接続され、ゲートがダウン信号ＤＮのノードに接続され、ソースがｎチャネル電界効果トランジスタ９２２のドレインに接続される。ｎチャネル電界効果トランジスタ９２２は、ゲートがｎチャネル電界効果トランジスタ９１８のゲートに接続され、ソースが基準電位ノードに接続される。
【0087】
ｐチャネル電界効果トランジスタ９３１は、ソースが電源電位ノードに接続され、ゲートが論理和回路９０６の出力端子に接続される。抵抗９３２は、ｐチャネル電界効果トランジスタ９３１のドレインとノードＮ２との間に接続される。抵抗９３３は、ノードＮ２とｎチャネル電界効果トランジスタ９３４のドレインとの間に接続される。ｎチャネル電界効果トランジスタ９３４は、ゲートがインバータ９０４の出力端子に接続され、ソースが基準電位ノードに接続される。
【0088】
ループフィルタ２１３は、抵抗９４１と、容量９４２，９４３を有し、極端な周波数変動を抑えるために、ノードＮ２の制御電圧Ｖｃの変動を緩やかにする。ループフィルタ２１３は、例えば、ノードＮ２の制御電圧Ｖｃの高周波数成分を低減するローパスフィルタである。抵抗９４１と容量９４２の直列接続回路は、ノードＮ２と基準電位ノードとの間に接続される。容量９４３は、ノードＮ２と基準電位ノードとの間に接続される。
【0089】
まず、パワーダウン信号ＰＤが１（パワーダウンモード）である場合を説明する。ｐチャネル電界効果トランジスタ９１２とｎチャネル電界効果トランジスタ９１７がオフ状態になる。ｎチャネル電界効果トランジスタ９１９がオン状態になり、ｎチャネル電界効果トランジスタ９１８，９２０及び９２２がオフ状態になる。ｐチャネル電界効果トランジスタ９１３がオン状態になり、ｐチャネル電界効果トランジスタ９１４及び９１５がオフ状態になる。ｐチャネル電界効果トランジスタ９３１とｎチャネル電界効果トランジスタ９３４がオフ状態になる。これにより、チャージポンプ回路２１２には電流が流れず、消費電力を低減することができる。
【0090】
次に、パワーダウン信号ＰＤが０であり、モード信号ＭＤが０（通常動作モード）である場合を説明する。ｐチャネル電界効果トランジスタ９１２とｎチャネル電界効果トランジスタ９１７がオン状態になる。ｎチャネル電界効果トランジスタ９１９がオフ状態になる。ｐチャネル電界効果トランジスタ９１３がオフ状態になる。ｐチャネル電界効果トランジスタ９３１とｎチャネル電界効果トランジスタ９３４がオフ状態になる。
【0091】
フィードバッククロック信号ＦＢＣＬＫの位相が参照クロック信号ＲＣＬＫの位相より進んでいる場合には、アップ信号ＸＵＰがローレベルパルスになり、ｐチャネル電界効果トランジスタ９１６がオンする。すると、容量９４３が充電され、ノードＮ２の制御電圧Ｖｃが上昇し、出力クロック信号ＯＣＬＫの周波数が下降し、フィードバッククロック信号ＦＢＣＬＫの位相が遅れる。
【0092】
また、フィードバッククロック信号ＦＢＣＬＫの位相が参照クロック信号ＲＣＬＫの位相より遅れている場合には、ダウン信号ＤＮがハイレベルパルスになり、ｎチャネル電界効果トランジスタ９２１がオン状態になる。すると、容量９４３が放電し、ノードＮ２の制御電圧Ｖｃが下降し、出力クロック信号ＯＣＬＫの周波数が上昇し、フィードバッククロック信号ＦＢＣＬＫの位相が進む。
【0093】
また、フィードバッククロック信号ＦＢＣＬＫの位相が参照クロック信号ＲＣＬＫの位相と同じ場合には、アップ信号ＸＵＰがハイレベルになり、ダウン信号ＤＮがローレベルになり、ｐチャネル電界効果トランジスタ９１６とｎチャネル電界効果トランジスタ９２１がオフ状態になる。ノードＮ２の制御電圧Ｖｃが維持され、出力クロック信号ＯＣＬＫの周波数が維持され、フィードバッククロック信号ＦＢＣＬＫの位相が維持される。
【0094】
以上のように、チャージポンプ回路２１２は、フィードバッククロック信号ＦＢＣＬＫの位相と参照クロック信号ＲＣＬＫの位相との差が小さくなるように、制御電圧Ｖｃを調整する。
【0095】
次に、パワーダウン信号ＰＤが０であり、モード信号ＭＤが１（校正モード）である場合を説明する。ｐチャネル電界効果トランジスタ９１２とｎチャネル電界効果トランジスタ９１７がオフ状態になる。ｎチャネル電界効果トランジスタ９１９がオン状態になり、ｎチャネル電界効果トランジスタ９１８，９２０及び９２２がオフ状態になる。ｐチャネル電界効果トランジスタ９１３がオン状態になり、ｐチャネル電界効果トランジスタ９１４及び９１５がオフ状態になる。ｐチャネル電界効果トランジスタ９３１とｎチャネル電界効果トランジスタ９３４がオン状態になる。固定電圧生成部９０２は、抵抗９３２及び９３３の分圧により、固定の制御電圧Ｖｃを出力する。なお、固定電圧生成部９０２は、固定の制御電圧Ｖｃとして電源電位を出力してもよい。チャージポンプ部９０１は、電流が流れず、停止する。
【0096】
図１０は、図２の周波数比較器２０１の構成例を示すブロック図である。周波数比較器２０１は、カウンタ１００１～１００３とコントローラ１００４を有する。モード信号ＭＤが０から１に変化すると、カウンタ１００１～１００３とコントローラ１００４は、リセットされる。カウンタ１００１は、測定期間のカウントを開始する。コントローラ１００４は、初期値の補正コードＣＤを出力する。カウンタ１００２は、参照クロック信号ＲＣＬＫのパルス数のカウントを開始する。カウンタ１００３は、フィードバッククロック信号ＦＢＣＬＫのパルス数のカウントを開始する。
【0097】
カウンタ１００１は、測定期間が経過すると、コントローラ１００４に更新信号を出力する。すると、コントローラ１００４は、カウンタ１００２によりカウントされた測定期間内の参照クロック信号ＲＣＬＫのクロック数と、カウンタ１００３によりカウントされた測定期間内のフィードバッククロック信号ＦＢＣＬＫのクロック数とを比較する。
【0098】
例えば、図３に示すように、固定電流生成部２２１が、補正コードＣＤが大きいほど、固定電流の電流量を多くし、出力クロック信号ＯＣＬＫの周波数を高くする場合を説明する。図１１に示すように、コントローラ１００４は、測定期間内のフィードバッククロック信号ＦＢＣＬＫのパルス数が測定期間内の参照クロック信号ＲＣＬＫのパルス数より少ない場合には、補正コードＣＤを１段階増加させ、出力クロック信号ＯＣＬＫとフィードバッククロック信号ＦＢＣＬＫの周波数を上昇させる。また、コントローラ１００４は、測定期間内のフィードバッククロック信号ＦＢＣＬＫのパルス数が測定期間内の参照クロック信号ＲＣＬＫのパルス数より多い場合には、補正コードＣＤを１段階減少させ、出力クロック信号ＯＣＬＫとフィードバッククロック信号ＦＢＣＬＫの周波数を下降させる。また、コントローラ１００４は、測定期間内のフィードバッククロック信号ＦＢＣＬＫのパルス数と測定期間内の参照クロック信号ＲＣＬＫのパルス数とが同じ場合には、補正コードＣＤを保持し、出力クロック信号ＯＣＬＫとフィードバッククロック信号ＦＢＣＬＫの周波数を保持する。
【0099】
その後、コントローラ１００４は、測定期間内のフィードバッククロック信号ＦＢＣＬＫのパルス数と測定期間内の参照クロック信号ＲＣＬＫのパルス数との差が所望の最小値より大きい場合には、カウンタ１００１～１００３にリセット信号ＲＳＴを出力し、カウンタ１００１～１００３をリセットする。そして、リセット後、カウンタ１００１～１００３とコントローラ１００４は、上記の処理を繰り返す。
【0100】
コントローラ１００４は、測定期間内のフィードバッククロック信号ＦＢＣＬＫのパルス数と測定期間内の参照クロック信号ＲＣＬＫのパルス数との差が所望の最小値に等しいか、又は、所望の最小値より小さい場合には、補正コードＣＤを保持し、校正モードを終了し、通常動作モードに移行する。通常動作モードでは、コントローラ１００４は、上記の保持した補正コードＣＤを固定電流生成部２２１に出力する。
【0101】
以上のように、コントローラ１００４は、調整部であり、校正モードでは、フィードバッククロック信号ＦＢＣＬＫのパルス数（周波数）と参照クロック信号ＲＣＬＫのパルス数（周波数）との差が小さくなるように、補正コードＣＤを調整する。
【0102】
【0103】
ステップＳ１２０１では、内部回路１０１は、モード信号ＭＤを０から１にし、校正モードに移行する。
【0104】
次に、ステップＳ１２０２では、コントローラ１００４は、カウンタ１００１～１００３とコントローラ１００４をリセットする。コントローラ１００４は、初期値の補正コードＣＤを出力する。カウンタ１００１は、一定期間のカウントを開始する。
【0105】
次に、ステップＳ１２０３では、カウンタ１００２は、一定期間内の参照クロック信号ＲＣＬＫのパルス数をカウントする。カウンタ１００３は、一定期間内のフィードバッククロック信号ＦＢＣＬＫのパルス数をカウントする。
【0106】
次に、ステップＳ１２０４では、コントローラ１００４は、一定期間内の参照クロック信号ＲＣＬＫのパルス数と、一定期間内のフィードバッククロック信号ＦＢＣＬＫのパルス数とを比較する。コントローラ１００４は、一定期間内のフィードバッククロック信号ＦＢＣＬＫのパルス数が一定期間内の参照クロック信号ＲＣＬＫのパルス数より少ない場合には、ステップＳ１２０５に進む。また、コントローラ１００４は、一定期間内のフィードバッククロック信号ＦＢＣＬＫのパルス数が一定期間内の参照クロック信号ＲＣＬＫのパルス数より多い場合には、ステップＳ１２０６に進む。また、コントローラ１００４は、一定期間内のフィードバッククロック信号ＦＢＣＬＫのパルス数が一定期間内の参照クロック信号ＲＣＬＫのパルス数と同じ場合には、ステップＳ１２０７に進む。
【0107】
ステップＳ１２０５では、コントローラ１００４は、補正コードＣＤを１段階増加させ、ステップＳ１２０８に進む。
【0108】
ステップＳ１２０６では、コントローラ１００４は、補正コードＣＤを１段階減少させ、ステップＳ１２０８に進む。
【0109】
ステップＳ１２０７では、コントローラ１００４は、現在の補正コードＣＤを保持し、ステップＳ１２０８に進む。
【0110】
ステップＳ１２０８では、コントローラ１００４は、補正コードＣＤに変化がない場合、補正コードＣＤの増加から補正コードＣＤの減少に変化した場合、又は、補正コードＣＤの減少から補正コードＣＤの増加に変化した場合には、ステップＳ１２１０に進む。また、コントローラ１００４は、補正コードＣＤの増減の方向が変化しない場合、すなわち、補正コードＣＤに変化があり、かつ、補正コードＣＤの増加から補正コードＣＤの減少に変化せず、かつ、補正コードＣＤの減少から補正コードＣＤの増加に変化していない場合には、ステップＳ１２０９に進む。
【0111】
ステップＳ１２０９では、コントローラ１００４は、カウンタ１００１～１００３をリセットし、ステップＳ１２０３に戻り、上記の処理を繰り返す。
【0112】
ステップＳ１２１０では、コントローラ１００４は、補正コードＣＤを保持する。内部回路１０１は、モード信号ＭＤを０から１にし、通常動作モードに移行する。通常動作モードでは、コントローラ１００４は、その保持した補正コードＣＤを固定電流生成部２２１に出力する。
【0113】
次に、固定電流生成部２２１が、補正コードＣＤが大きいほど、固定電流の電流量を少なくし、出力クロック信号ＯＣＬＫの周波数を低くする場合を説明する。コントローラ１００４は、測定期間内のフィードバッククロック信号ＦＢＣＬＫのパルス数が測定期間内の参照クロック信号ＲＣＬＫのパルス数より少ない場合には、補正コードＣＤを１段階減少させ、出力クロック信号ＯＣＬＫとフィードバッククロック信号ＦＢＣＬＫの周波数を上昇させる。また、コントローラ１００４は、測定期間内のフィードバッククロック信号ＦＢＣＬＫのパルス数が測定期間内の参照クロック信号ＲＣＬＫのパルス数より多い場合には、補正コードＣＤを１段階増加させ、出力クロック信号ＯＣＬＫとフィードバッククロック信号ＦＢＣＬＫの周波数を下降させる。また、コントローラ１００４は、測定期間内のフィードバッククロック信号ＦＢＣＬＫのパルス数と測定期間内の参照クロック信号ＲＣＬＫのパルス数とが同じ場合には、補正コードＣＤを保持し、出力クロック信号ＯＣＬＫとフィードバッククロック信号ＦＢＣＬＫの周波数を保持する。
【0114】
その後、コントローラ１００４は、測定期間内のフィードバッククロック信号ＦＢＣＬＫのパルス数と測定期間内の参照クロック信号ＲＣＬＫのパルス数との差が所望の最小値より大きい場合には、カウンタ１００１～１００３にリセット信号ＲＳＴを出力し、カウンタ１００１～１００３をリセットする。そして、リセット後、カウンタ１００１～１００３とコントローラ１００４は、上記の処理を繰り返す。
【0115】
コントローラ１００４は、測定期間内のフィードバッククロック信号ＦＢＣＬＫのパルス数と測定期間内の参照クロック信号ＲＣＬＫのパルス数との差が所望の最小値に等しいか、又は、所望の最小値より小さい場合には、補正コードＣＤを保持し、校正モードを終了し、通常動作モードに移行する。通常動作モードでは、コントローラ１００４は、上記の保持した補正コードＣＤを固定電流生成部２２１に出力する。
【0116】
例えば、コントローラ１００４は、補正コードＣＤに変化がない場合、もしくは、補正コードＣＤの増加から補正コードＣＤの減少に変化した場合、又は、補正コードＣＤの減少から前記補正コードの増加に変化した場合には、補正コードＣＤを保持し、出力クロック信号ＯＣＬＫとフィードバッククロック信号ＦＢＣＬＫの周波数を保持する。
【0117】
以上のように、周波数比較器２０１は、フィードバッククロック信号ＦＢＣＬＫの周波数と参照クロック信号ＲＣＬＫの周波数との差が小さくなるように、補正コードＣＤを調整する。固定電流生成部２２１は、その補正コードＣＤを基に固定電流を生成するので、製造条件又は使用条件による固定電流の変動を抑制することができる。バッファ２２３～２２６は、可変電流生成部２２２の可変電流及び固定電流生成部２２１の固定電流の合計の電流量に応じた周波数の出力クロック信号ＯＣＬＫを生成するので、図４の周波数特性４０１を安定させることができる。電圧制御発振器２０３は、図４の周波数特性４０１の傾きを小さくすることができるので、出力クロック信号ＯＣＬＫのジッタを低減することができる。
【0118】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【0119】
製造条件又は使用条件による固定電流の変動を抑制することで、固定電流の変動に起因する、発振周波数の変動を抑制した上で、可変電流及び固定電流の合計の電流量に応じた周波数の出力クロック信号を生成することができる。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】