▶ 京東方科技集團股▲ふん▼有限公司の特許一覧 ▶ チョンチン・ビーオーイー・オプトエレクトロニクス・テクノロジー・カンパニー・リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-08
(45)【発行日】2024-08-19
(54)【発明の名称】アレイ基板及び表示装置
(51)【国際特許分類】
G02F 1/1343 20060101AFI20240809BHJP
G02F 1/1368 20060101ALI20240809BHJP
【ＦＩ】
G02F1/1343
G02F1/1368
【請求項の数】
17
(21)【出願番号】P 2019568614
(86)(22)【出願日】2019-03-25
(65)【公表番号】
(43)【公表日】2022-01-12
(86)【国際出願番号】 CN2019079462
(87)【国際公開番号】W WO2020082685
(87)【国際公開日】2020-04-30
【審査請求日】2022-03-18
(31)【優先権主張番号】201811248804.8
(32)【優先日】2018-10-25
(33)【優先権主張国・地域又は機関】CN
(73)【特許権者】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ
(73)【特許権者】
【識別番号】517000346
【氏名又は名称】重▲慶▼京▲東▼方光▲電▼科技有限公司
【氏名又は名称原語表記】ＣＨＯＮＧＱＩＮＧ ＢＯＥ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．７ Ｙｕｎｈａｎ Ｒｄ．，Ｓｈｕｉｔｕ Ｈｉ－ｔｅｃｈ Ｉｎｄｕｓｔｒｉａｌ Ｚｏｎｅ，Ｂｅｉｂｅｉ Ｄｉｓｔｒｉｃｔ，Ｃｈｏｎｇｑｉｎｇ，４００７１４，Ｐ．Ｒ．ＣＨＩＮＡ
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(72)【発明者】
【氏名】シャオユアン・ワン
(72)【発明者】
【氏名】ウ・ワン
(72)【発明者】
【氏名】ヤン・ファン
(72)【発明者】
【氏名】ヤジェ・バイ
(72)【発明者】
【氏名】ルイリン・ビ
【審査官】植田 裕美子
(56)【参考文献】
【文献】特開２００８－２７６１７２（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１５／０２３６０４２（ＵＳ，Ａ１）
【文献】特開２０１４－０７１３０９（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１５／０１０８４８６（ＵＳ，Ａ１）
【文献】中国特許出願公開第１０６１５４６６７（ＣＮ，Ａ）
【文献】米国特許出願公開第２０１８／００９５３３４（ＵＳ，Ａ１）
【文献】韓国公開特許第１０－２０１８－００２５４８９（ＫＲ，Ａ）
【文献】特開２０１６－００１２９２（ＪＰ，Ａ）
【文献】特開２００９－１９８８３１（ＪＰ，Ａ）
【文献】特開２０１６－２２４９３５（ＪＰ，Ａ）
【文献】特開２００８－２５７１７７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０２Ｆ １／１３４３
Ｇ０２Ｆ １／１３６－１／１３６８
Ｇ０２Ｆ １／１３３３
(57)【特許請求の範囲】
【請求項1】
ベース基板と、前記ベース基板上に位置し、複数の第１の電極を備える第１の電極層であって、前記複数の第１の電極の各々は、２つの第１の電極ユニットを備え、各第１の電極は、接続された上方の第１の電極ユニットと下方の第１の電極ユニットとを備え、前記上方の第１の電極ユニット及び前記下方の第１の電極ユニットの各々は、複数の帯状電極と、前記複数の帯状電極の間に位置する複数のスリットと、前記第１の電極ユニットの外周に位置する少なくとも１つの接続電極とを備え、前記接続電極は、第１のサブ接続電極と第２のサブ接続電極とを備える第１の電極層と、
アレイ状に配列された複数のサブ画素及び複数のゲート線と、を備え、前記複数のサブ画素の各行は、２本の前記ゲート線に交互に電気的に接続されており、前記複数の第１の電極は、前記複数のサブ画素と一対一に対応しており、
前記複数の帯状電極は、前記接続電極に電気的に接続され、前記第１のサブ接続電極又は前記第２のサブ接続電極の少なくとも１つは、１つ以上の箇所で切断されて、１つ以上の前記複数のスリットの対応する端部が前記接続電極の前記１つ以上の箇所で開口を形成する、アレイ基板であって、
前記アレイ基板の行方向において、前記第１のサブ接続電極と前記第２のサブ接続電極との間のスリットの各々は連続しており、
各行の複数の第１の電極のうち、２つの隣接する第１の電極ユニットの２つの上方の第１の電極ユニットがそれぞれ接続され、前記２つの隣接する第１の電極ユニットの２つの下方の第１の電極ユニットがそれぞれ接続され、２つの隣接する前記上方の第１の電極ユニットの間に間隙はなく、２つの隣接する前記下方の第１の電極ユニットの間に間隙はなく、
前記２つの隣接する第１の電極ユニットの前記上方の第１の電極ユニットの前記スリットは、第１の方向に延在し、前記２つの隣接する第１の電極ユニットの前記下方の第１の電極ユニットの前記スリットは、前記第１の方向と交差する第２の方向に延在し、
前記２つの隣接する第１の電極ユニットの前記下方の第１の電極ユニットに近い前記２つの隣接する第１の電極ユニットの前記上方の第１の電極ユニットの前記スリットは、前記２つの隣接する第１の電極ユニットの前記上方の第１の電極ユニットに近い前記２つの隣接する第１の電極ユニットの前記下方の第１の電極ユニットの前記スリットと連通しており、
前記２つの隣接する第１の電極ユニットは、互いに電気的に接続されており、
前記２つの第１の電極ユニットはそれぞれ、２つの前記サブ画素に対応し、２つの前記サブ画素は別個に、２つのサブ画素制御ユニットによって制御され、
前記２つの隣接する第１の電極ユニットは、２つの隣接する前記ゲート線の間、及び２つの隣接するデータ線の間に配置されている、アレイ基板。
【請求項2】
前記第１のサブ接続電極は、前記２つの隣接する第１の電極ユニットの間に位置し、前記２つの第１の電極ユニットの各々内の前記複数の帯状電極は、それぞれの第１のサブ接続電極に接続され、前記２つの隣接する第１の電極ユニットの前記第１のサブ接続電極は、一体構造を形成する、請求項１に記載のアレイ基板。
【請求項3】
前記第１の電極層は共通電極として機能する、請求項２に記載のアレイ基板。
【請求項4】
前記２つの隣接する第１の電極ユニットにおける前記第１のサブ接続電極から離れた側に位置する前記複数のスリットの端部は、交互に開閉される、請求項２に記載のアレイ基板。
【請求項5】
前記第１のサブ接続電極の幅は、約２μｍ～約３μｍの範囲にある、請求項２に記載のアレイ基板。
【請求項6】
前記第１の電極層の前記ベース基板に対向又は背向する側にブラックマトリクスをさらに備え、前記第１のサブ接続電極の前記ベース基板上の正射影は、前記ブラックマトリクスの前記ベース基板上の正射影内にある、請求項５に記載のアレイ基板。
【請求項7】
前記第１のサブ接続電極から離れた側に位置する前記複数のスリットの対応する端部は、前記第２のサブ接続電極の前記１つ以上の箇所で複数の開口を形成している、請求項２に記載のアレイ基板。
【請求項8】
前記複数のスリットは、少なくとも２つのグループに分けられ、前記少なくとも２つのグループの各々内の前記第１のサブ接続電極から離れた側に位置する前記複数のスリットの端部は、同じモードで開閉され、
異なるグループの前記第１のサブ接続電極から離れた側に位置する前記複数のスリットの前記端部は、交互に開閉される、請求項２に記載のアレイ基板。
【請求項9】
前記少なくとも２つのグループの各々は、２、３又は４本の隣接するスリットを備える、請求項８に記載のアレイ基板。
【請求項10】
前記２つの隣接する第１の電極ユニットのうちの１つの前記複数の帯状電極は、前記２つの隣接する第１の電極ユニットのうちのもう１つの前記複数の帯状電極と一対一に対応して接続され、前記２つの隣接する第１の電極ユニットのうちの１つの前記複数のスリットは、前記２つの隣接する第１の電極ユニットのうちのもう１つの前記複数のスリットと一対一に対応して接続されて複数の連通スリットを形成し、前記複数の連通スリットの各々の少なくとも一端が閉じている、請求項１に記載のアレイ基板。
【請求項11】
前記２つの接続されている第１の電極ユニットにおいて、前記第１の電極ユニットの前記第１のサブ接続電極又は前記第２のサブ接続電極は、前記第１の電極ユニットのもう１つの前記第１の電極ユニットから離れた側に位置する、請求項１０に記載のアレイ基板。
【請求項12】
前記第１の電極ユニットの同一側に位置する前記複数の連通スリットの端部は、交互に開閉される、請求項１０に記載のアレイ基板。
【請求項13】
前記複数の連通スリットは、少なくとも２つのグループに分けられ、前記少なくとも２つのグループの各々は少なくとも２つの隣接する連通スリットを備え、
前記少なくとも２つのグループの各々内の前記第１の電極ユニットの同一側に位置する前記複数の連通スリットの端部は、同じモードで開閉され、
異なるグループの前記第１の電極ユニットの同一側に位置する前記複数の連通スリットの前記端部は、交互に開閉される、請求項１０に記載のアレイ基板。
【請求項14】
前記第１の電極層の前記ベース基板に対向又は背向する側に第２の電極層をさらに備え、前記第２の電極層は画素電圧信号を伝送するように構成され、前記第２の電極層は、前記複数のサブ画素と一対一に対応している複数の第２の電極を備えている、請求項１から１３のいずれか１項に記載のアレイ基板。
【請求項15】
前記複数のスリットの各々の幅は、約２μｍ～約３μｍの範囲にある、請求項１から１４のいずれか１項に記載のアレイ基板。
【請求項16】
前記複数の帯状電極の延在方向は、前記ゲート線と平行であり、前記複数のスリットの延在方向は、前記複数の帯状電極の前記延在方向と一致する、請求項１５に記載のアレイ基板。
【請求項17】
請求項１～１６のいずれか１項に記載のアレイ基板を備える、表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願の相互参照）
本願は、２０１８年１０月２５日に提出された中国出願番号２０１８１１２４８８０４．８の優先権を主張し、そのすべての内容を参照によりここに援用する。
本願は、２０１８年１０月２５日に提出された中国出願番号２０１８１１２４８８０４．８の優先権を主張し、そのすべての内容を参照によりここに援用する。
【0002】
本発明は、表示技術に関し、特に、アレイ基板及び表示装置に関する。
【背景技術】
【0003】
液晶ディスプレイ（ＬＣＤ）は、液晶表示パネルの背面に配置されたバックライトモジュールによって表示に必要な光を供給する。このため、表示パネルの透過率は重要な性能指標である。表示技術の発展に伴い、液晶表示パネルに対する透過率の要求はますます高まっている。
【0004】
同時に、液晶表示パネルの優れた表示品質を確保するためには、黒ポチや輝点（青点等）の不良を妥当な範囲に制御する必要がある。その中で、黒ポチの発生原因は、液晶表示パネルにおけるスペーサの支持密度が不十分であり、液晶表示パネルの耐圧が弱いことである。このため、外力の作用下でスペーサが十分短い時間内に回復できず、黒ポチが出現してしまう。さらに、輝点の発生原因は、外力の作用下でスペーサが配向膜層を傷つけて、液晶分子の配向異常を引き起こすことである。したがって、輝点が出現する。
【0005】
暗点及び輝点に起因する表示不良を低減するために、現在有効な方法として、スペーサの大きさや数を増やす一方、スペーサの位置でブラックマトリクス（ＢＭ）の幅を広げてスペーサを遮ることによって、スペーサの支持密度を上げることが挙げられる。しかし、ブラックマトリクスの幅を大きくすると、サブ画素の開口率が低下して、液晶表示パネルの透過率が低下する。
【0006】
関連技術においては、液晶表示パネルの透過率を向上させるために、通常、高透過偏光子、高透過液晶、高透過膜等の高透過材料が用いられている。しかしながら、上記のような高透過材料を用いるとコストが増えるだけでなく、液晶表示パネルの透過率の向上もかなり限定的である。特に、例えば８Ｋ（つまり、７６８０×４３２０解像度）、１０Ｋ（１０２４０×４３２０解像度）等の高解像度の液晶表示デバイスにおいて、単一サブ画素のサイズは極めて小さい。高透過材料を用いても透過率を著しく向上させることは難しい。
【発明の概要】
【課題を解決するための手段】
【0007】
本開示の一実施形態はアレイ基板を提供する。前記アレイ基板は、ベース基板と、前記ベース基板上に位置する第１の電極層と、前記第１の電極ユニットの外周に位置する少なくとも１つの接続電極とを備えてもよい。前記第１の電極層は、複数の第１の電極を備えてもよく、前記複数の第１の電極の各々は、少なくとも１つの第１の電極ユニットを備えてもよく、前記第１の電極ユニットは、複数の帯状電極を備えてもよく、複数のスリットは前記複数の帯状電極の間に位置している。前記複数の帯状電極は、前記接続電極に電気的に接続され、前記接続電極は、１つ以上の箇所で切断されて、１つ以上の前記複数のスリットの対応する端部が前記接続電極の前記１つ以上の箇所で開口を形成する。
【0008】
或いは、前記複数の第１の電極の各行において、２つの隣接する第１の電極の対応位置における２つの第１の電極ユニットがそれぞれ接続され、前記２つの隣接する第１の電極の間に間隙はなくてもよい。
【0009】
或いは、前記２つの隣接する第１の電極ユニットの各々の前記接続電極は、前記２つの隣接する第１の電極ユニットの間に位置する第１のサブ接続電極を備え、前記２つの第１の電極ユニットの各々内の前記複数の帯状電極は、それぞれの第１のサブ接続電極に接続され、前記２つの隣接する第１の電極ユニットの前記第１のサブ接続電極は、一体構造を形成してもよい。
【0010】
或いは、前記第１の電極層は共通電極として機能してもよい。
【0011】
或いは、前記２つの隣接する第１の電極ユニットにおける前記第１のサブ接続電極から離れた側に位置する前記複数のスリットの端部は、すべて開口していてもよい。
【0012】
或いは、前記２つの隣接する第１の電極ユニットにおける前記第１のサブ接続電極から離れた側に位置する前記複数のスリットの端部は、交互に開閉されてもよい。
【0013】
或いは、前記第１のサブ接続電極の幅は、約２μｍ～約３μｍの範囲にあってもよい。
【0014】
或いは、前記アレイ基板は、前記第１の電極層の前記ベース基板に対向又は背向する側にブラックマトリクスをさらに備え、前記第１のサブ接続電極の前記ベース基板上の正射影は、前記ブラックマトリクスの前記ベース基板上の正射影内にあってもよい。
【0015】
或いは、前記第１の電極ユニットの前記接続電極は、第２のサブ接続電極をさらに備え、前記第２のサブ接続電極及び前記第１のサブ接続電極は、前記第１の電極ユニットの対向する両側にそれぞれ配置され、前記第２のサブ接続電極は、１つ以上の箇所で切断されており、前記第１のサブ接続電極から離れた側に位置する前記複数のスリットの対応する端部は、前記第２のサブ接続電極の前記１つ以上の箇所で複数の開口を形成していてもよい。
【0016】
或いは、前記複数のスリットは、少なくとも２つのグループに分けられ、前記少なくとも２つのグループの各々内の前記第１のサブ接続電極から離れた側に位置する前記複数のスリットの端部は、一様に開閉され、異なるグループの前記第１のサブ接続電極から離れた側に位置する前記複数のスリットの前記端部は、交互に開閉されてもよい。
【0017】
或いは、前記少なくとも２つのグループの各々は、２、３又は４本の隣接するスリットを備えてもよい。
【0018】
或いは、前記２つの隣接する第１の電極ユニットのうちの１つの前記複数の帯状電極は、前記２つの隣接する第１の電極ユニットのうちのもう１つの前記複数の帯状電極と一対一に対応して接続され、前記２つの隣接する第１の電極ユニットのうちの１つの前記複数のスリットは、前記２つの隣接する第１の電極ユニットのうちのもう１つの前記複数のスリットと一対一に対応して接続されて複数の連通スリットを形成し、前記複数の連通スリットの各々の少なくとも一端が閉じていてもよい。
【0019】
或いは、前記２つの接続されている第１の電極ユニットにおいて、前記第１の電極ユニットの各々の前記接続電極は、前記第１の電極ユニットのもう１つの前記第１の電極ユニットから離れた側に位置する第３のサブ接続電極を備え、前記第３のサブ接続電極は１つ以上の箇所で切断され、前記複数の連通スリットの対応する端部は、前記第３のサブ接続電極の前記１つ以上の箇所で開口を形成していてもよい。
【0020】
或いは、前記第１の電極ユニットの同一側に位置する前記複数の連通スリットの端部は、交互に開閉されてもよい。
【0021】
或いは、前記複数の連通スリットは、少なくとも２つのグループに分けられ、前記少なくとも２つのグループの各々は少なくとも２つの隣接する連通スリットを備え、前記少なくとも２つのグループの各々内の前記第１の電極ユニットの同一側に位置する前記複数の連通スリットの端部は、一様に開閉され、異なるグループの前記第１の電極ユニットの同一側に位置する前記複数の連通スリットの前記端部は、交互に開閉されてもよい。
【0022】
或いは、前記アレイ基板は、前記第１の電極層の前記ベース基板に対向又は背向する側に第２の電極層をさらに備え、前記第２の電極層は画素電圧信号を伝送するように構成され、前記第２の電極層は、前記複数のサブ画素と一対一に対応している複数の第２の電極を備えていてもよい。
【0023】
或いは、前記複数のスリットの各々の幅は、約２μｍ～約３μｍの範囲にあってもよい。
【0024】
或いは、前記アレイ基板は、アレイ状に配列された複数のサブ画素と、複数のゲート線とをさらに備え、前記複数のサブ画素の各行は、２本の前記ゲート線に交互に電気的に接続されており、前記複数の第１の電極は、前記複数のサブ画素と一対一に対応していてもよい。
【0025】
或いは、前記複数の帯状電極の延在方向は、前記ゲート線と実質的に平行であり、前記複数のスリットの延在方向は、前記複数の帯状電極の前記延在方向と一致していてもよい。
【0026】
本開示の一例は、本開示の一実施形態におけるアレイ基板を備える、表示装置である。
【0027】
本明細書に添付した特許請求の範囲において、本開示の主題を具体的に示し明確に請求した。本開示の上述した内容及びその他の目的、特徴並びに利点は、添付の図面とあわせ、以下の詳しい説明から明らかである。
【図面の簡単な説明】
【0028】
【図1a】デュアルゲート画素構造のアレイ基板の上面図である。
【図3a】本開示の一実施形態におけるデュアルゲート画素構造のアレイ基板の第１の上面図である。
【図3c】本開示の一実施形態におけるアレイ基板内の第１の電極の第１の平面構造図である。
【図4a】本開示の一実施形態におけるデュアルゲート画素構造のアレイ基板の断面図である。
【図4b】本開示の一実施形態におけるアレイ基板内の第１の電極の第２の平面構造図である。
【図5】本開示の一実施形態におけるアレイ基板内の第１の電極の第３の平面構造図である。
【図6】本開示の一実施形態におけるアレイ基板内の第１の電極の第４の平面構造図である。
【図7】本開示の一実施形態におけるアレイ基板内の第１の電極の第５の平面構造図である。
【図8】本開示の一実施形態におけるアレイ基板内の第１の電極の第６の平面構造図である。
【図9】本開示の一実施形態におけるアレイ基板内の第１の電極の第７の平面構造図である。
【図10】本開示の一実施形態におけるアレイ基板内の第１の電極の第８の平面構造図である。
【図11a】本発明の実施形態における階調がＬ２５５であるときのアレイ基板内の第１の電極の光透過図である。
【発明を実施するための形態】
【0029】
当業者が本開示の技術案を理解しやすいように、添付の図面及び実施形態を参照しつつ、本開示についてさらに詳細に説明する。本開示の説明全体を通じて図１～１１ｂを参照する。図面を参照する際、同様の構造及び要素は、全体を通じて同様の参照番号で示す。
【0030】
本開示で使用される技術用語又は科学用語は、別に定義しない限り、当業者が理解する通常の意味を有する。本開示で使用される「第１の」、「第２の」といった用語は、何らかの順序、数、又は重要性を示すものではなく、異なる構成要素を区別するためのものにすぎない。「含む」又は「備える」といった用語はその用語の前にある要素又はアイテムが、その用語の後に記載される要素又はアイテム及びその均等物を含み、他の要素又はアイテムを排除しないことを意味する。「接続される」といった用語は、物理的又は機械的な接続に限定されず、直接又は間接を問わず電気的接続を含む場合がある。「上」、「下」、「左」、「右」等は相対位置関係を示すためにのみ使用される。記述された対象物の絶対位置が変化すると、当該相対位置関係も対応して変化する場合がある。
【0031】
層、膜、領域又は基板等の要素が別の要素の「上」又は「下」にあると記載されるとき、その要素は別の要素の「上」又は「下」に「直接」ある場合もあるし、中間要素が存在する場合もあることが理解されよう。
【0032】
本明細書において「約」という用語により修飾される数値範囲は、かかる数値範囲の上下限がその１０％変化する可能性があることを意味する。「約」という用語により修飾される数値は、かかる数値がその１０％変化する可能性があることを意味する。
【0033】
実施形態に関する以下の説明では、具体的な特徴、構造、材料又は特性を、任意の１つ以上の実施形態又は実施例において適切な方法により組み合わせてよい。
【0034】
現在のフリンジフィールドスイッチング（ＦＦＳ）表示パネルでは、アレイ基板内の画素構造として、シングルゲート構造又はデュアルゲート構造が採用されている。デュアルゲート画素構造は、データ線の数を効果的に減らすことができ、これによりデータ線集積回路（ＩＣ）コネクタの数が減り、コスト削減が実現される。
【0035】
図１ａは、関連技術におけるデュアルゲート画素構造を示したものである。図１ａに示すように、このデュアルゲート画素構造は、アレイ状に配列された複数のサブ画素と、複数のゲート線４と、複数のデータ線５とを備えている。複数のゲート線４は、複数のサブ画素のアレイの行方向（以下、行方向という）に延在し、複数のデータ線５は、複数のサブ画素のアレイの列方向（以下、列方向という）に延在している。サブ画素の各行は、サブ画素の対応する行の両側にそれぞれ配置された２本のゲート線４に対応する。各行に含まれる複数のサブ画素は、対応する２本のゲート線４に交互に電気的に接続されている。つまり、サブ画素の各行は、２本のゲート線４によって供給されるゲート電圧信号によって制御されるように構成されている。データ線５は、２列のサブ画素ごとの間に配置され、２列のサブ画素は、２列のサブ画素の間に配置されたデータ線５に電気的に接続されている。つまり、１本のデータ線５は、データ線５の両側に位置する２列のサブ画素にデータ電圧信号を供給するように構成されている。このように、デュアルゲート画素構造を採用することにより、データ線５の数をシングルゲート画素構造の半分に減らすことができ、これによりデータ線ＩＣコネクタの数を減らすことができる。
【0036】
なお、以上は、デュアルゲート画素構造の一例である。デュアルゲート画素構造の具体的な構成はこれに限らない。いくつかの他の実施形態において、１本のデータ線５は、各２列のサブ画素の一方の側（左側又は右側）に配置され、２列のサブ画素は、２列のサブ画素の一方の側に配置されたデータ線５に電気的に接続される。つまり、１本のデータ線５は、データ線５の同一側（左側又は右側）に位置する２列のサブ画素にデータ電圧信号を供給するように構成されている。もちろん、デュアルゲートサブ画素は他の構造であってもよく、ここでは列挙しない。
【0037】
図１ｂは、上記デュアルゲート画素構造のアレイ基板１００の断面構造を示したものである。図１ｂに示すように、このアレイ基板１００は、ベース基板３と、ベース基板３上に順次配置された薄膜トランジスタアレイと、ゲート絶縁層６と、パッシベーション層７と、第２の電極層Ａ２と、絶縁層８と、第１の電極層Ａ１とを備えている。薄膜トランジスタアレイは、複数のサブ画素と一対一に対応する複数の薄膜トランジスタ９を備えている。各薄膜トランジスタ９は、ゲート電極９１と、活性層９２と、ソース電極９３と、ドレイン電極９４とを備えている。第２の電極層Ａ２は、導電薄膜の全体層であってもよい。一実施形態において、第２の電極２は共通電極である。第１の電極層Ａ１は、複数のサブ画素と一対一に対応する複数の第１の電極１を備えている。図１ｃに示すように、第１の電極１の各々には複数のスリット１０が形成され、第１の電極１は全周が密閉された構造である。第１の電極１は、例えば、画素電極である。第１の電極１に画素電圧信号を伝送し、第２の電極２に共通電圧信号を伝送する場合、第１の電極１にスリット１０があるため、第１の電極１と第２の電極２との間に電界が形成され、形成された電界により液晶分子の偏向が制御されて表示を実現できる。
【0038】
図１ｃに示す第１の電極１の構造設計には、以下の問題点がある。
【0039】
（１）表示プロセスでは、第１の電極１内のスリット１０に対応する領域に横電界が発生し、横電界の作用下で液晶分子が正常に偏向され、画像表示が実現される。このような電界は実効電界と呼ばれ、正常な表示に必要とされる電界である。
【0040】
しかしながら、第１の電極導電薄膜の存在により、第１の電極の外周、つまりスリット１０の両端の密閉箇所に電界が発生する。この電界は、一部の液晶分子をこれらの箇所の近くに集めることができる。この電界の分布及び方向は、第１の電極１の中央部分（つまり、スリット領域）における横電界のそれとは異なる。この電界は、ベース基板３に平行な面内で回転変換するように液晶分子を駆動することができず、つまり、正常に偏向するように液晶分子を駆動することができない。このような電界は無効電界と呼ばれ、正常な表示に不要な電界である。
【0041】
図２ａ及び図２ｂに示すように、第１の電極１の外周に発生する無効電界によって、対応する領域に暗点が発生する。これらの領域は画面がＬ２５５階調のときも暗いため、サブ画素の開口率が低下し、表示パネルの透過率が低下する。この場合、表示画面に必要な輝度を確保するためにはバックライトモジュールの輝度を上げるしかすべがなく、バックライトモジュールの消費電力が増加してしまう。
【0042】
（２）図１ａに示すように、第１の電極１の外周が密閉されているため、第１の電極１の側面に対向するデータ線５の面積は大きい。このように、データ線５と第１の電極１の側面との間に発生する横方向の寄生容量Ｃｐｄは大きい。したがって、横方向の寄生容量Ｃｐｄに起因する縦クロストークは大きく、表示品質に影響する。
【0043】
（３）図１ｂに示すように、第１の電極１と第２の電極２との間に蓄積コンデンサＣｓｔがある。第１の電極１は全周が密閉された構造であるため、第１の電極１と第２の電極２との対向面積は大きく、このため蓄積コンデンサＣｓｔは一層大きくなっている。蓄積コンデンサＣｓｔを充電する過程で、同じ充電時間において、蓄積容量Ｃｓｔが大きければサブ画素の充電レートは低下する。このように、充電不足という問題が発生しやすくなる。
【0044】
上記問題を解決し、表示パネルの透過率を向上させるために、本開示の一実施形態はアレイ基板１００を提供する。図３ａ及び図３ｂに示すように、アレイ基板１００は、アレイ状に配列された複数のサブ画素と、複数のゲート線４とを備えている。複数のサブ画素の各行は、２本のゲート線４に交互に電気的に接続されている。アレイ基板１００の画素構造はデュアルゲート画素構造である。アレイ基板１００は、ベース基板３と、ベース基板３上に配置された第１の電極層Ａ１とを備えている。第１の電極層Ａ１は、複数のサブ画素と一対一に対応する複数の第１の電極１を備えている。
【0045】
図３ｃは、本開示の一実施形態における第１の電極１の構造を示したものである。図３ｃに示すように、第１の電極１の各々は、少なくとも１つの第１の電極ユニットＭを備えている。第１の電極ユニットＭの各々は、複数の帯状電極１１と、複数の帯状電極１１の外周に配置された少なくとも１つの接続電極１２とを備えている。複数の帯状電極１１は、接続電極１２に電気的に接続されている。複数の帯状電極１１は、離間して配置されて複数のスリット１０を形成している。接続電極１２は、少なくとも１本のスリット１０の一端が接続電極１２の切断箇所において開口を形成するように少なくとも１箇所で切断されている。
【0046】
なお、可能な設計として、サブ画素が単一ドメイン構造である場合、対応する第１の電極１は、１つの第１の電極ユニットＭを備える。サブ画素が多ドメイン構造である場合、対応する第１の電極１は、１つのドメインに各々対応する複数の第１の電極ユニットＭを備える。例えば、図３ｃに示すように、サブ画素はデュアルドメイン構造を有し、対応する第１の電極１は、２つのドメインにそれぞれ対応する２つの第１の電極ユニットＭを備えている。以下では、第１の電極１の各々が２つの第１の電極ユニットＭを備える場合を例に説明する。
【0047】
図３ａに示すように、いくつかの実施形態において、第１の電極１の複数の帯状電極１１の延在方向がゲート線４と平行であってもよいし、又は第１の電極１の複数の帯状電極１１の延在方向とゲート線４に平行な方向との間で形成される角が４５°未満であってもよい（この場合、帯状電極１１の延在方向は、ゲート線４と実質的に平行であるとみなされる）。さらに、複数の帯状電極１１によって形成される複数のスリット１０の延在方向は、複数の帯状電極１１の延在方向と一致する。
【0048】
以下では、各スリット１０の延在方向上の両端をそれぞれａ端及びｂ端といい、各帯状電極１１の延在方向上の両端もそれぞれａ端及びｂ端という。各帯状電極１１及び各スリット１０が位置する第１の電極１の両側を、それぞれ第１の電極１のａ側及びｂ側という。
【0049】
いくつかの実施形態において、第１の電極１の複数の帯状電極１１の延在方向がデータ線５と平行であってもよいし、又は第１の電極１の複数の帯状電極１１の延在方向とデータ線５に平行な方向とで形成される角が４５°未満であってもよい（この場合、帯状電極１１の延在方向は、データ線５と実質的に平行であるとみなされる）。さらに、複数の帯状電極１１によって形成される複数のスリット１０の延在方向は、複数の帯状電極１１の延在方向と一致する。
【0050】
もちろん、ベース基板３と平行な面内において、第１の電極１の複数の帯状電極１１の延在方向は任意の方向であってよく、本発明の実施形態はこれを限定しない。
【0051】
なお、第１の電極１の帯状電極１１のすべてに電圧信号（例えば、画素電圧信号や共通電圧信号）を一括して伝送しやすくするために、第１の電極１内の複数の帯状電極１１同士を電気的に接続して経路を形成させる。第１の電極１内の複数の帯状電極１１を接続する経路は一つ以上の箇所で開路しないように形成される。このため、第１の電極１に電圧信号を伝送する際に、第１の電極１のある箇所にさえ電圧信号を印加すれば、すべての帯状電極１１に電圧信号が伝送される。いくつかの実施形態において、第１の電極１の複数の帯状電極１１を接続電極１２に接続することで、接続電極１２を介して第１の電極１の複数の帯状電極１１を互いに電気的に接続してもよい。接続電極１２は少なくとも１箇所で切断されるが、この切断は、第１の電極１内の複数の帯状電極１１を接続する経路を開路するものではない。そのため、接続電極１２の切断箇所に対応する帯状電極１１は、切断箇所から離れた他端で電気的に接続される。言い換えれば、スリット１０は、その両端をともに開口することができず、少なくとも一端を閉じなければならない。
【0052】
本実施形態が提供するアレイ基板１００において、第１の電極１内では、複数の帯状電極１１が互いに離間して複数のスリット１０が形成されている。接続電極１２は、少なくとも１本のスリット１０の一端が接続電極１２の切断箇所において開口を形成するように少なくとも１箇所で切断されている。つまり、第１の電極１は全周が密閉された構造でないため、スリット１０が開口を形成する一端において実効電界を形成することができる。このように、通常、スリット１０の開口を備える一端における液晶分子をその位置における実効電界によって正常に偏向することができる。スリット１０の端部が実効電界を形成できないために密閉箇所で暗部が発生する問題が解決される。つまり、第１の電極１の外周における暗部が減少して、第１の電極１の外周における光の透過量が増加する。このため、サブ画素の開口率が向上し、表示パネルの透過率が向上する。
【0053】
また、表示パネルの透過率が向上するため、液晶ディスプレイ装置のバックライトモジュールの消費電力を低減することができる。
【0054】
さらに、第１の電極１の複数の帯状電極１１の延在方向はゲート線４と平行であり、又は第１の電極１の複数の帯状電極１１の延在方向とゲート線４に平行な方向とで形成される角は４５°未満であってもよい（この場合、帯状電極１１の延在方向は、ゲート線４と実質的に平行であるとみなされる）。第１の電極１内において複数の帯状電極１１が互いに離間し、スリット１０の端部に開口があるため、第１の電極１に対向するアレイ基板１００のデータ線５の面積が減少し、データ線５と第１の電極１の側面との間の横方向の寄生容量Ｃｐｄが減少する。データ線５と第１の電極１の側面との間の横方向の寄生容量に起因する縦クロストークやフリッカ等の表示不良の問題を効果的に改善することができる。
【0055】
加えて、第１の電極内において、複数の離間している帯状電極１１により形成された複数のスリット１０の端部には開口がある。このため、第１の電極１と第２の電極２との対向面積が減少し、第１の電極１と第２の電極２との間の蓄積容量Ｃｓｔが減少する。したがって、サブ画素の充電時間が短縮されて、蓄積容量Ｃｓｔが過大であることに起因する充電不足が回避される。
【0056】
いくつかの実施形態において、第１の電極１内の複数の帯状電極１１を接続する経路が開路しないように、第１の電極ユニットＭの各々における複数の帯状電極１１が形成する複数のスリット１０の各々の幅を、第１の電極１を作製するのに選択された露光機の解像度以上に設定してもよい。一実施形態では、選択した露光機の解像度を２μｍとし、第１の電極ユニットＭの各々の複数の帯状電極１１が形成する複数のスリット１０の幅を約２μｍ～約３μｍとしてもよい。このため、スリット１０の幅は露光機の解像度にマッチし、露光機の解像度が複数のスリット１０の幅を十分に満たすことができ、これにより第１の電極内の複数の帯状電極１１を接続する経路の開路が防止される。また、スリット１０の幅は広すぎず、実効電界の効果が確保される。
【0057】
図４ａに示すように、いくつかの実施形態において、アレイ基板１００は、第１の電極層Ａ１のベース基板３に対向する側に配置された第２の電極層Ａ２をさらに備えている。一実施形態において、第１の電極層Ａ１は画素電極層であり、第１の電極１は画素電圧信号を伝送するように構成される。第２の電極層Ａ２は共通電圧信号を伝送するように構成された共通電極層である。第２の電極層Ａ２は、導電薄膜の全体層であってもよい。一実施形態において、第１の電極層Ａ１は共通電極層であり、第１の電極１は共通電圧信号を伝送するように構成される。第２の電極層Ａ２は、画素電極層である。第２の電極層Ａ２は、複数のサブ画素に対応する複数の第２の電極２を備え、第２の電極２の各々は、異なる画素電圧信号をそれぞれ伝送するブロック電極であってもよい。
【0058】
一実施形態において、第１の電極層Ａ１は共通電極層であり、第２の電極層Ａ２は画素電極層である。さらに、少なくとも２つの隣接する第１の電極１の各々は互いに接触している。
【0059】
或いは、少なくとも２つの隣接する第１の電極１の各々は、同一行において連続する少なくとも２つの第１の電極１、例えば、同一行において連続する３つの第１の電極１、又は同一行において連続する４つの第１の電極１、又は一行全体のすべての第１の電極１を備えてもよい。
【0060】
或いは、少なくとも２つの隣接する第１の電極１の各々は、１つのブロックにおいて、少なくとも２つの隣接する第１の電極１を備えてもよい。ここで、「ブロック」とは、第１の電極層Ａ１が位置する領域全体を分割して得られる複数のサブエリアのうちの１つをいう。各サブエリアは、少なくとも２つの隣接する第１の電極１を備え、少なくとも２つの隣接する第１の電極１は、連続する少なくとも２行及び連続する少なくとも２列における複数の第１の電極１であってもよい。例えば、少なくとも２つの隣接する第１の電極１の各々は、連続する３行及び連続する２列における６つの第１の電極１であるか、又は、少なくとも２つの隣接する第１の電極１の各々は、連続する３行及び連続する３列における９つの第１の電極１である。
【0061】
或いは、少なくとも２つの隣接する第１の電極１の各々は、第１の電極層Ａ１が備える第１の電極１をすべて備えてもよい。
【0062】
いくつかの実施形態において、少なくとも２つの隣接する第１の電極１の各々が互いに接続されており、つまり、接続されている少なくとも２つの隣接する第１の電極１の間に間隙はない。このように、２つの第１の電極１の間の実効電界の不感領域が大幅に低減されサブ画素の開口率が向上して、表示パネルの透過率が向上する。
【0063】
いくつかの実施形態において、図４ｂに示すように、複数の第１の電極１の各行において、２つの隣接する第１の電極１の対応位置における２つの第１の電極ユニットＭがそれぞれ接続されている。このため、２つの隣接する第１の電極１の間に間隙はない。
【0064】
なお、２列のサブ画素ごとに、２列のサブ画素の間に配置されたデータ線に電気的に接続されたデュアルゲート画素構造において、上記の「２つの隣接する第１の電極１の各々」とは、２本の隣接するデータ線５のベース基板３上の正射影の間にベース基板３上の正射影が位置する２つの第１の電極をいう。
【0065】
一実施形態では、２つの隣接する第１の電極１の各々において、左側の第１の電極１内の上方に位置する第１の電極ユニットＭと、右側の第１の電極１内の上方に位置する第１の電極ユニットＭとは互いに対応する。左側の第１の電極１内の上方に位置する第１の電極ユニットＭの「ｂ」側は、右側の第１の電極１内の上方に位置する第１の電極ユニットＭの「ａ」側に接続されている。このように、左側の第１の電極１内の上方に位置する第１の電極ユニットＭと、右側の第１の電極１内の上方に位置する第１の電極ユニットＭとが接続されている。
【0066】
同様に、左側の第１の電極１内の下方に位置する第１の電極ユニットＭと、右側の第１の電極１内の下方に位置する第１の電極ユニットＭとは互いに対応する。左側の第１の電極１内の下方に位置する第１の電極ユニットＭの「ｂ」側は、右側の第１の電極１内の下方に位置する第１の電極ユニットＭの「ａ」側に接続されている。このように、左側の第１の電極１内の下方に位置する第１の電極ユニットＭと、右側の第１の電極１内の下方に位置する第１の電極ユニットＭとが接続されている。
【0067】
図１ｃと図４ｂに示すように、図１ｃに示す第１の電極１の構造では、２つの隣接する第１の電極１の間に間隙ＢＢ’がある。図４ｂに示す第１の電極１の構造では、２つの隣接する第１の電極１同士が接続されている。つまり、本発明の一実施形態において、２つの隣接する第１の電極１の間に間隙はない。このように、２つの隣接する第１の電極１の間の実効電界の不感領域が大幅に低減される。このように、サブ画素の開口率が向上して、表示パネルの透過率がさらに向上する。
【0068】
図４ｂに示すように、いくつかの実施形態において、２つの隣接する第１の電極ユニットＭの接続電極１２の各々は、２つの隣接する第１の電極ユニットＭの複数の帯状電極１１が位置する領域の間に配置された第１のサブ接続電極１２１を備えている。２つの第１の電極ユニットＭの複数の帯状電極１１の互いに近接する端部は、それぞれの第１のサブ接続電極１２１に接続されている。例えば、左側の第１の電極ユニットＭの帯状電極１１のｂ端と右側の第１の電極ユニットＭの帯状電極１１のａ端はともに、それぞれの第１のサブ接続電極１２１に接続されている。２つの第１の電極ユニットＭの第１のサブ接続電極１２１は互いに接続され、つまり、２つの隣接する第１の電極ユニットＭの第１のサブ接続電極１２１は同一の導電路として構成されている。
【0069】
これにより、２つの隣接する第１の電極１の対応位置における２つの第１の電極ユニットＭがそれぞれ接続されて、２つの第１の電極１の間に間隙がなくなる。このように、画素の開口率及び表示パネルの透過率が向上する。また、第１のサブ接続電極１２１は、２つの隣接する第１の電極ユニットＭの複数の帯状電極１１と接続され、第１のサブ接続電極１２１が切断されていないため、第１のサブ接続電極１２１を介して複数の帯状電極１１のそれぞれに電気信号を伝送して、電極が切断されるリスクを低減することができる。
【0070】
図５に示すように、いくつかの実施形態において、第１のサブ接続電極１２１から離れた側に位置する、２つの接続されている第１の電極ユニットＭの複数のスリット１０の端部には、接続電極１２が配置されていない。つまり、第１のサブ接続電極１２１から離れた側に位置する、２つの接続されている第１の電極ユニットＭの複数のスリット１０の端部は、開口している。１つの実施例において、左側の第１の電極ユニットＭの複数のスリット１０のａ端と、右側の第１の電極ユニットＭの複数のスリット１０のｂ端とはともに開口している。そのため、左側の第１の電極ユニットＭの複数のスリット１０のａ端及び右側の第１の電極ユニットＭの複数のスリット１０のｂ端のそれぞれに実効電界が形成されて、液晶分子が正常に偏向できる。このように、画素の開口率及び透過率が向上して、表示パネルの透過率が向上する。同時に、第１の電極１と第２の電極２との対向面積がさらに低減されて、蓄積容量Ｃｓｔがさらに低減され、これは画素の充電に有利である。さらに、第１の電極ユニットＭの各々における帯状電極１１の各々は、第１のサブ接続電極１２１を介して接続されていることから、電極の開路は生じない。
【0071】
図４ｂに示すように、いくつかの実施形態において、第１の電極ユニットＭの接続電極１２は、第２のサブ接続電極１２２をさらに備えている。第２のサブ接続電極１２２及び第１のサブ接続電極１２１は、第１の電極ユニットＭの複数の帯状電極１１が位置する領域の対向する両側にそれぞれ配置されている。第２のサブ接続電極１２２は複数箇所で切断されており、第１のサブ接続電極１２１から離れた側に位置する、複数の帯状電極１１により形成された複数のスリット１０の端部は、第２のサブ接続電極１２２の複数の切断箇所で複数の開口を形成している。
【0072】
一実施形態では、２つの隣接する第１の電極１の各々において、左側の第１の電極ユニットＭの第２のサブ接続電極１２２は、第１の電極ユニットＭのａ側に配置され、右側の第１の電極ユニットＭの第２のサブ接続電極１２２は、第１の電極ユニットＭのｂ側に配置されている。左側の第１の電極ユニットＭの複数のスリット１０のａ端が、第２のサブ接続電極１２２の複数の切断箇所において複数の開口を形成するように、左側にある第１の電極ユニットＭの複数の第２のサブ接続電極１２２は切断されている。右側の第１の電極ユニットＭの複数のスリット１０のｂ端が第２のサブ接続電極１２２の複数の切断箇所で複数の開口を形成するように、右側の第１の電極ユニットＭの複数の第２のサブ接続電極１２２は切断されている。
【0073】
このため、スリット１０の一端が開口を形成し、表示パネルの透過率が向上するだけでなく、蓄積容量Ｃｓｔも低減される。第２のサブ接続電極１２２を設けることにより、第１の電極１における複数の帯状電極１１を、第１のサブ接続電極１２１と第２のサブ接続電極１２２を介して同時に電気的に接続することができ、電気信号の伝送に有利であるとともに、電極の開路のリスクをさらに低減することができる。
【0074】
一実施形態において、第１のサブ接続電極１２１から離れた側に位置する第１の電極ユニットＭの各々の複数のスリット１０の端部は、交互に開閉される。図６に示すように、左側の第１の電極ユニットＭを例にとると、番号１、３、５及び７のスリット１０はａ端で開口を形成し、番号２、４及び６のスリット１０はａ端で閉じている。この電極構造設計は、図１ｃに示す全周が密閉された第１の電極の構造と比較して、表示パネルの透過率を約３．７％向上させ、蓄積容量Ｃｓｔを約３．０％低減することができることが実証されている。
【0075】
図１１ａ及び図１１ｂは、階調がＬ２５５のときの図６に示した第１の電極１の光透過パターンを示したものである。図２ａ及び図２ｂと比較すると、階調がＬ２５５のときの全周が密閉された第１の電極１の光透過パターンでは、第１の電極１の両側、つまり複数のスリット１０の両端に実効電界を発生させることができ、対応する領域における暗部が大幅に減少する。さらに、サブ画素の開口率が向上し、表示パネルの透過率も向上する。この場合、バックライトモジュールの消費電力もそれに伴って小さくなる。
【0076】
一実施形態において、第１の電極ユニットＭの各々の複数のスリット１０は、少なくとも２つのグループに分けられる。各グループは少なくとも２本の隣接するスリット１０を含み、スリット１０の各グループの第１のサブ接続電極１２１から離れた側に位置するスリット１０の端部は、交互に開閉される。図７に示すように、左側の第１の電極ユニットＭを例にとると、複数のスリット１０を４グループに分け、各グループは２本の隣接するスリット１０を含む。番号１と２のスリット１０を第１組とし、以下同様とし、番号７と８のスリット１０を第４グループとする。そして、スリット１０の第１グループと第３グループ、つまり番号１、２、５及び６のスリット１０はａ端で開口を形成する。スリット１０の第２と第４グループ、つまり番号３、４、７及び８のスリット１０はａ端で閉じている。
【0077】
いくつかの実施形態において、アレイ基板１００は、第１の電極層Ａ１のベース基板３に対向又は背向する側に配置されたブラックマトリクスをさらに備えている。第１のサブ接続電極１２１のベース基板３上の正射影は、ブラックマトリクスのベース基板３上の正射影内にある。ブラックマトリクスは、２つの隣接するサブ画素の間の間隙を遮蔽してサブ画素からの光漏れを防止するのに用いられる。２つの隣接するサブ画素領域の２つの第１の電極１は、第１のサブ接続電極１２１により接続されているため、２つの隣接する第１の電極１の間には間隙が存在しない。このため、ブラックマトリクスは、第１のサブ接続電極１２１を遮蔽することができればよい。第１のサブ接続電極１２１は電気信号を伝送する作用のみを果たすため、第１のサブ接続電極１２１の幅を狭く設定することができ、第１のサブ接続電極１２１の幅を、２つの隣接する第１の電極１の間に間隙があるときの間隙の幅より小さくすることができる。そのため、第１のサブ接続電極１２１を遮蔽するのに用いるブラックマトリクスの幅を低減することができ、つまり、ブラックマトリクスの幅も狭く設定することができ、これにより、サブ画素の開口率を向上させ、表示パネルの透過率を向上させることができる。
【0078】
一実施形態において、第１のサブ接続電極１２１の幅は、約２μｍ～約３μｍであり、第１のサブ接続電極１２１に対応するブラックマトリクスの幅は、７μｍ以上であってもよい。隣接するサブ画素の間の間隙を遮蔽するのに従来用いられているブラックマトリクスの幅は、１０μｍ以上であった。本開示の実施形態において、第１のサブ接続電極１２１に対応するブラックマトリクスの幅は約７μｍまで低減することができる。
【0079】
いくつかの実施形態において、２つの第１の電極ユニットＭが接続される設計に基づいて、２つの隣接する第１の電極ユニットＭの間の第１のサブ接続電極１２１を除去することができる。つまり、２つの第１の電極ユニットＭの複数の帯状電極１１は互いに直接接触している。図８に示すように、２つの隣接する第１の電極ユニットＭの複数の帯状電極１１は、一対一で対応して接続されている。２つの第１の電極ユニットＭの複数の帯状電極１１により形成される複数のスリット１０は、一対一で対応して接続されている。
【0080】
一実施形態では、２つの隣接する第１の電極１の各々において、左側の第１の電極１内の上方に位置する第１の電極ユニットＭと、右側の第１の電極１内の上方に位置する第１の電極ユニットＭとは互いに対応する。左側の第１の電極１内の上方に位置する第１の電極ユニットＭの複数の帯状電極１１のｂ端は、右側の第１の電極１内の上方に位置する第１の電極ユニットＭの複数の帯状電極１１のａ端と一対一に対応して接続されている。このように、左側の第１の電極１内の上方に位置する第１の電極ユニットＭの複数の帯状電極１１と、右側の第１の電極１内の上方に位置する第１の電極ユニットＭの複数の帯状電極１１とは一対一に対応して接続されている。
【0081】
同様に、左側の第１の電極１内の下方に位置する第１の電極ユニットＭと、右側の第１の電極１内の下方に位置する第１の電極ユニットＭとは互いに対応する。左側の第１の電極１内の下方に位置する第１の電極ユニットＭの複数の帯状電極１１のｂ端は、右側の第１の電極１内の下方に位置する第１の電極ユニットＭの複数の帯状電極１１のａ端と一対一に対応して接続されている。このように、左側の第１の電極１内の下方に位置する第１の電極ユニットＭの複数の帯状電極１１と、右側の第１の電極１内の下方に位置する第１の電極ユニットＭの複数の帯状電極１１とは一対一に対応して接続されている。
【0082】
上記設計により、２つの隣接する第１の電極１の各々の間に間隙がないため、サブ画素の開口率及び表示パネルの透過率を向上させることができる。また、この設計では、第１のサブ接続電極１２１を用いて２つの第１の電極１を接続せず、２つの第１の電極１の複数の帯状電極１１を一対一で対応させて接続する。２つの第１の電極１の複数の帯状電極１１がそれぞれ位置する領域の間に間隙はない。
【0083】
２つの隣接する第１の電極１の各々の対応位置における２つの第１の電極ユニットＭの接続部に、つまり、左側の第１の電極ユニットＭの複数のスリット１０のａ端と右側の第１の電極ユニットＭの複数のスリット１０のｂ端とに実効電界が形成され、液晶分子が正常に偏向されて、サブ画素の開口率及び表示パネルの透過率がさらに向上する。
【0084】
図８に示すように、いくつかの実施形態において、２つのそれぞれ接続されている第１の電極ユニットＭの複数の帯状電極１１により形成される複数のスリット１０は、一対一に対応して接続されて複数の連通スリット２０を形成している。２つの接続されている第１の電極ユニットＭにおいて、第１の電極ユニットＭの各々の接続電極１２は、第３のサブ接続電極１２３をさらに備えている。第３のサブ接続電極１２３は、第１の電極ユニットＭの複数の帯状電極１１が位置する領域のもう１つの第１の電極ユニットＭから離れた側に配置されている。少なくとも１つの第１の電極ユニットＭの第３のサブ接続電極１２３は複数箇所で切断されており、複数の連通スリット２０の各端部は、第３のサブ接続電極１２３の切断箇所において複数の開口を形成している。
【0085】
一実施形態では、２つの隣接する第１の電極１の各々において、左側の第１の電極１の上下に位置する第１の電極ユニットについては、第１の電極ユニットＭのａ側に第３のサブ接続電極１２３が配置されている。右側の第１の電極１の上下に位置する第１の電極ユニットについては、第１の電極ユニットＭのｂ側に第３のサブ接続電極１２３が配置されている。連通スリット２０の両端をそれぞれａ’端及びｂ’端といい。２つの第１の電極１の第１の電極ユニットＭが形成する連通領域の両側をそれぞれａ’側及びｂ’側という。少なくとも１つの第１の電極ユニットＭの第３のサブ接続電極１２３は複数箇所で切断され、複数の連通スリット２０のａ’端及びｂ’端は、第３のサブ接続電極１２３の切断箇所において複数の開口を形成する。さらに、各連通スリット２０の少なくとも一端は閉じている。
【0086】
この実施形態において、２つの第１の電極１の第１の電極ユニットＭが結合されて１つの連通領域となっている。第３のサブ接続電極１２３を介して複数の帯状電極１１同士の電気的接続が実現され、２つの隣接する第１の電極１の複数の帯状電極１１同士を接続する経路が形成される。このように、電気信号が伝送される。さらに、第３のサブ接続電極１２３は、連通スリット２０のａ’端とｂ’端が開口するように複数箇所で切断されている。第１の電極１の第１の電極ユニットＭにより形成された連通領域の両側に実効電界がそれぞれ形成される。このように、液晶分子を正常に偏向させることができ、これによりサブ画素の開口率及び光の透過量が向上する。したがって、表示パネルの透過率が向上する。
【0087】
同時に、２つの第１の電極１の第１の電極ユニットＭを連通させた領域のａ’側とｂ’側は連通スリット２０が開口した設計となっている。このように、第１の電極１と第２の電極２との間の対向面積は大幅に縮小される。したがって、蓄積容量Ｃｓｔが低減し、これは画素の充電に有利である。
【0088】
図９に示すように、一実施形態において、互いに接続されている２つの第１の電極ユニットＭにおいて、第１の電極ユニットＭの各々の第３のサブ接続電極１２３は複数箇所で切断され、複数の連通スリット２０の一端が開口し他端は閉じている。第１の電極ユニットＭの同一側に位置する複数の連通スリット２０の端部は交互に開閉される。一実施形態において、複数の連通スリット２０に順に番号を付し、番号１、３、５及び７の連通スリット２０はａ’端で閉じ、ｂ’端で開口している。番号２、４及び６の連通スリット２０はａ’端で開口し、ｂ’端で閉じている。
【0089】
図１０に示すように、一実施形態において、複数の連通スリット２０を少なくとも２つのグループに分けている。各グループは、少なくとも２本の隣接する連通スリット２０を含み、第１の電極ユニットＭの同一側に位置するスリット２０の各グループの端部は交互に開閉される。一実施形態では、複数の連通スリット２０に順に番号を付して、複数の連通スリット２０を４つのグループに分けている。各グループは、２つの隣接する連通スリット２０を含む。そして、連通スリット２０の第１グループと第３グループ、つまり番号１、２、５及び６のスリット２０はａ’端で開口し、ｂ’端で閉じている。スリット２０の第２グループと第４グループ、つまり番号３、４、７及び８の連通スリット２０はａ’端で閉じ、ｂ’端で開口している。
【0090】
なお、図３ｂ及び図４ａを再び参照すると、本開示の実施形態が提供するアレイ基板１００は、ベース基板３と、ゲート線４と、データ線５と、第１の電極層Ａ１と、第２の電極層Ａ２とを備えている。アレイ基板１００は、薄膜トランジスタアレイ層と、ゲート絶縁層６と、パッシベーション層７と、絶縁層８とをさらに備えている。薄膜トランジスタアレイ層は、複数のサブ画素と一対一に対応する複数の薄膜トランジスタ９を備えている。各薄膜トランジスタは、ゲート電極９１と、活性層９２と、ソース電極９３と、ドレイン電極９４とを備えている。ゲート電極９１とゲート線４とは同一膜層、つまりゲート金属層に位置する。ソース電極９３とドレイン電極９４とはデータ線５と同一膜層、つまりソース／ドレイン金属層に位置する。一実施形態において、薄膜トランジスタ９はボトムゲート構造である。活性層９２は、ゲート電極９１のベース基板３と背向する側に位置し、ソース電極９３及びドレイン電極９４は、活性層９２の基板３と背向する側に位置している。ゲート絶縁層６は、ゲート金属層と活性層９２との間に配置されている。パッシベーション層７は、ソース／ドレイン金属層のベース基板３と背向する側の配置されている。パッシベーション層７にはビアホールＰが設けられており、第１の電極層Ａ１はビアホールＰを介して、ソース／ドレイン金属層におけるドレイン電極９４に電気的に接続している。
【0091】
本開示の一実施形態は、本開示の一実施形態におけるアレイ基板１００を備える表示装置をさらに提供する。表示装置によって得られる効果は、上述したアレイ基板１００のそれと同様であり、ここでは説明を省略する。
【0092】
なお、以上で述べた表示装置は、ＦＦＳ、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）やＡＤＳ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｄｉｍｅｎｓｉｏｎ Ｓｗｉｔｃｈ）等の種類の液晶表示装置であってもよい。
【0093】
加えて、表示装置は、液晶パネル、電子ペーパ、携帯電話、タブレットコンピュータ、テレビ、ディスプレイ、ノートブックコンピュータ、デジタルフォトフレーム、ナビゲータ等の表示機能を有する任意の製品又は部品であってよい。
【0094】
本明細書では本開示の原理及び実施形態について述べた。本開示の実施形態に関する説明は、本開示の装置、方法及びその主な構想を理解するのを助けるためのものにすぎない。また、当業者にとって、本開示は本開示の範囲に関連し、技術案は技術特徴の特定の組み合わせに限定されず、本発明の構想から逸脱しない限り、技術特徴又は技術特徴と均等な特徴を組み合わせて構成されるその他の技術案も網羅する。例えば、本開示で上述した特徴（しかし、これらに限らない）を同様の特徴と置き換えて技術案を得ることができる。
【符号の説明】
【0095】
１ 電極
２ 電極
３ ベース基板
４ ゲート線
５ データ線
６ ゲート絶縁層
７ パッシベーション層
８ 絶縁層
９ 薄膜トランジスタ
１０ スリット
１１ 帯状電極
１２ 接続電極
２０ 連通スリット
９１ ゲート電極
９２ 活性層
９３ ソース電極
９４ ドレイン電極
１００ アレイ基板
１２１ サブ接続電極
１２２ サブ接続電極
１２３ サブ接続電極
２ 電極
３ ベース基板
４ ゲート線
５ データ線
６ ゲート絶縁層
７ パッシベーション層
８ 絶縁層
９ 薄膜トランジスタ
１０ スリット
１１ 帯状電極
１２ 接続電極
２０ 連通スリット
９１ ゲート電極
９２ 活性層
９３ ソース電極
９４ ドレイン電極
１００ アレイ基板
１２１ サブ接続電極
１２２ サブ接続電極
１２３ サブ接続電極
【図1a】
【図1b】
【図1c】
【図2a】
【図2b】
【図3a】
【図3b】
【図3c】
【図4a】
【図4b】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11a】
【図11b】