特許 7535866 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-08

(45)【発行日】2024-08-19

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/822 20060101AFI20240809BHJP

   H01L 27/04 20060101ALI20240809BHJP

   H01L 21/3205 20060101ALI20240809BHJP

   H01L 21/768 20060101ALI20240809BHJP

   H01L 23/522 20060101ALI20240809BHJP

   H01L 21/82 20060101ALI20240809BHJP

   H01L 21/336 20060101ALI20240809BHJP

   H01L 29/78 20060101ALI20240809BHJP

【ＦＩ】

H01L27/04 H

H01L21/88 S

H01L21/90 B

H01L21/90 D

H01L21/82 W

H01L27/04 D

H01L29/78 301W

H01L29/78 301K

【請求項の数】 9

(21)【出願番号】P 2020055267

(22)【出願日】2020-03-26

(65)【公開番号】P2021158173

(43)【公開日】2021-10-07

【審査請求日】2023-02-07

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】小林 直人

(72)【発明者】

【氏名】五十嵐 覚

【審査官】西村 治郎

(56)【参考文献】

【文献】国際公開第２０１３／０１８２８０（ＷＯ，Ａ１）

【文献】特開２０１３－１４９８３０（ＪＰ，Ａ）

【文献】特開２０１１－１２９７８０（ＪＰ，Ａ）

【文献】特開２０１１－１３４８９３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２１／３２０５

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２１／８２

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２３／５２２

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

半導体基板上に、トランジスタがそれぞれ形成されており、互いに離間されている複数のトランジスタ形成領域と、前記トランジスタ形成領域に挟まれている間隙領域と、を有する半導体装置であって、
前記トランジスタ形成領域において、前記トランジスタの上方にそれぞれ配置され、共通のソース配線及びドレイン配線が設けられている複数の金属配線層と、
前記複数の金属配線層の層間を絶縁させ、前記トランジスタ形成領域及び前記間隙領域に配置されている複数の層間絶縁膜と、
前記層間絶縁膜を貫通して埋設され、前記複数の金属配線層と電気的に接続されている複数の第１のプラグ群と、
前記トランジスタ形成領域の間の前記間隙領域において、前記ソース配線及び前記ドレイン配線と同様の配置パターンで形成されている領域間金属配線と、
前記金属配線層の最上層よりも下層の前記層間絶縁膜のうち前記間隙領域に埋設されており、前記第１のプラグ群と同様の配置パターンで形成されている第２のプラグ群と、を備えることを特徴とする半導体装置。

【請求項2】

前記半導体基板を平面視した場合に、前記トランジスタ形成領域が凹部を有し、前記間隙領域が前記凹部の内部であることを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記第１のプラグ群において互いに隣接するプラグの最短ピッチは、前記第２のプラグ群において互いに隣接するプラグの最短ピッチと同じであることを特徴とする請求項１又は２に記載の半導体装置。

【請求項4】

前記第１のプラグ群及び前記第２のプラグ群は、タングステンで形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。

【請求項5】

前記金属配線層を第１の金属配線層とすると、
前記第２のプラグ群の下層に第２の金属配線層が更に配置されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。

【請求項6】

前記ソース配線及び前記ドレイン配線は、くし状の配線がかみ合わされるように配置されていることを特徴とする請求項１から５のいずれかに記載の半導体装置。

【請求項7】

前記間隙領域において、前記半導体基板上に感熱素子が形成されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。

【請求項8】

前記感熱素子が前記領域間金属配線及び前記第２のプラグ群と電気的に接続されていることを特徴とする請求項７に記載の半導体装置。

【請求項9】

前記感熱素子の検出温度が所定の温度以上になると、前記トランジスタをオフにするサーマルシャットダウン回路を更に有することを特徴とする請求項７又は８に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

従来から、パワーＭＯＳトランジスタなどの半導体パワー素子の動作時の異常な接合温度上昇による破壊をさけるために、半導体パワー素子の近傍に配置した感熱素子で検出した温度に応じて、半導体パワー素子を制御して熱破壊しないように保護する技術がある。

【0003】

具体的には、その導通状態の際に電流が流れることで高熱を発する半導体パワー素子が形成された半導体チップにおいて、該半導体チップの半導体パワー素子の形成領域の間の領域に、半導体パワー素子の発熱状況を検出する感熱素子を配置する半導体装置が提案されている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0004】

【文献】特開平１０－１１６９８７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

一つの側面では、半導体素子形成領域の間に配置された金属配線におけるストレスマイグレーションの発生を抑制することができる半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

一つの実施形態では、半導体装置は、
半導体基板上に、半導体素子がそれぞれ形成されており、互いに離間されている複数の半導体素子形成領域と、前記半導体素子形成領域に挟まれている間隙領域と、を有する半導体装置であって、
前記半導体素子形成領域において、前記半導体素子の上方にそれぞれ配置され、前記半導体素子と電気的に接続されている複数の金属配線層と、
前記複数の金属配線層の層間を絶縁させ、前記半導体素子形成領域及び前記間隙領域に配置されている複数の層間絶縁膜と、
前記層間絶縁膜を貫通して埋設され、前記複数の金属配線層と電気的に接続されている複数の第１のプラグ群と、
前記半導体素子形成領域の間の前記間隙領域に架設されている領域間金属配線と、
前記金属配線層の最上層よりも下層の前記層間絶縁膜のうち前記間隙領域に埋設されている第２のプラグ群と、を備える。

【発明の効果】

【0007】

一つの側面では、半導体素子形成領域の間に配置された金属配線におけるストレスマイグレーションの発生を抑制することができる半導体装置を提供することができる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１の実施形態に係る半導体装置を示す回路図である。

【図2】図２は、図１で示したトランジスタの上面概略図である。

【図3】図３は、図２で示したトランジスタ形成領域の拡大透過図である。

【図4】図４は、図３で示したＡ－Ａ線における断面を示す概略図である。

【図5】図５は、図１で示したトランジスタ形成領域及び間隙領域の拡大透過図である。

【図6】図６は、比較として示すトランジスタ形成領域及び間隙領域の拡大透過図である。

【図7】図７は、図１で示したトランジスタ形成領域及び間隙領域の断面を示す概略図である。

【図8】図８は、第１の実施形態に係る半導体装置の製造方法を示す説明図である。

【図9】図９は、第１の実施形態に係る半導体装置の製造方法を示す説明図である。

【図10】図１０は、第１の実施形態に係る半導体装置の製造方法を示す説明図である。

【図11】図１１は、第１の実施形態に係る半導体装置の製造方法を示す説明図である。

【図12】図１２は、第１の実施形態に係る半導体装置の製造方法を示す説明図である。

【図13】図１３は、第１の実施形態に係る半導体装置の製造方法を示す説明図である。

【図14】図１４は、第１の実施形態に係る半導体装置の製造方法を示す説明図である。

【図15】図１５は、第１の実施形態に係る半導体装置の製造方法を示す説明図である。

【図16】図１６は、第１の実施形態に係る半導体装置の製造方法を示す説明図である。

【図17】図１７は、第１の実施形態に係る半導体装置の製造方法を示す説明図である。

【図18】図１８は、第２の実施形態に係る半導体装置におけるトランジスタ形成領域及び間隙領域の拡大透過図である。

【図19】図１９は、第３の実施形態に係るトランジスタの上面概略図である。

【発明を実施するための形態】

【0009】

本発明の一実施形態に係る半導体装置は、半導体基板上に、半導体素子がそれぞれ形成されており、互いに離間されている複数の半導体素子形成領域と、半導体素子形成領域に挟まれている間隙領域と、を有する半導体装置であって、半導体素子形成領域において、半導体素子の上方にそれぞれ配置され、半導体素子と電気的に接続されている複数の金属配線層と、複数の金属配線層の層間を絶縁させ、半導体素子形成領域及び間隙領域に配置されている複数の層間絶縁膜と、層間絶縁膜を貫通して埋設され、複数の金属配線層と電気的に接続されている複数の第１のプラグ群と、半導体素子形成領域の間の間隙領域に架設されている領域間金属配線と、金属配線層の最上層よりも下層の層間絶縁膜のうち間隙領域に埋設されている第２のプラグ群と、を備える。
あるいは、半導体素子形成領域の平面視形状としては凹部を有し、この凹部の内部が間隙領域であるものであってもよい。

【0010】

本発明の一実施形態に係る半導体装置は、以下の知見に基づくものである。

【0011】

特許文献１に記載されているような半導体装置では、最下層に形成されたパワーＭＯＳトランジスタのソース及びドレインに対し電気的導通をそれぞれ確保するために、その上方に多層配線が形成される。また、パワーＭＯＳトランジスタを熱破壊させないように、パワーＭＯＳトランジスタからの熱を検出する感熱素子は、その熱を正確に検出するために、トランジスタ形成領域に挟まれた間隙領域の最下層に設けられる。このとき、レイアウトの狭小化のため、感熱素子の上方にソース及びドレインの金属配線を最上層で引き回すと、この金属配線にストレスマイグレーションによるボイドが局所的に発生し、配線の許容電流が低下して所望の電流量を流せなくなる場合がある。これは、トランジスタ形成領域では多層配線を形成するプラグや金属配線において熱応力が発生することから、トランジスタ形成領域に挟まれている間隙領域に大きな熱応力が集中するためと考えられる。したがって、このような構造では、高温放置試験や温度サイクル試験において不具合が発生する場合がある。

【0012】

そこで、本発明の一実施形態に係る半導体装置では、間隙領域の層間絶縁膜に複数のダミープラグとして第２のプラグ群が埋設されている。
これにより、本発明の一実施形態に係る半導体装置の間隙領域には、その両側の半導体素子形成領域と同様にプラグ群が埋設されているため、間隙領域の構造が半導体素子形成領域の構造に近くなることや、プラグ群のアンカー効果により、間隙領域の金属配線に半導体素子形成領域からの熱応力が集中しにくくなると考えられる。このため、間隙領域においては、半導体素子形成領域の間を電気的に接続する領域間金属配線でのストレスマイグレーションの発生を抑制することができる。

【0013】

なお、上記の一実施形態では、間隙領域にダミープラグ群である第２のプラグ群が埋設されているとしたが、これに限ることなく、間隙領域の構造を半導体素子形成領域の構造に近くするという観点から、間隙領域に金属配線を形成するようにしてもよく、第２のプラグ群及び金属配線の両方を形成するようにしてもよい。

【0014】

また、本発明の一実施形態に係る半導体装置の製造方法は、半導体基板上に、半導体素子がそれぞれ形成されており、互いに離間されている複数の半導体素子形成領域と、半導体素子形成領域に挟まれている間隙領域と、を有する半導体装置の製造方法であって、半導体素子形成領域に半導体素子をそれぞれ形成する工程と、半導体素子の上方に積層され、半導体素子と電気的に接続させる金属配線層と、半導体素子形成領域及び間隙領域に積層され、金属配線層の間を電気的に絶縁させる層間絶縁膜と、層間絶縁膜を貫通して埋設され、金属配線層と電気的に接続させる第１のプラグ群と、をこの順で積層及び埋設を繰り返して形成する工程と、金属配線層、層間絶縁膜及び第１のプラグ群を繰り返して形成するとともに、間隙領域において、金属配線層の最上層よりも下層の層間絶縁膜に第２のプラグ群を埋設し、半導体素子形成領域の間に領域間金属配線を架設する工程と、を含む。
これにより、本発明の一実施形態に係る半導体装置の製造方法で、本発明の一実施形態に係る半導体装置を製造することができる。

【0015】

次に、本発明の半導体装置の各実施形態について、図面を参照しながら説明する。
なお、実施形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、本発明が適用される装置の構成、各種条件等により適宜変更されてもよい。

【0016】

各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
また、図面において、Ｘ方向、Ｙ方向及びＺ方向は、互いに直交する。Ｘ方向と、当該Ｘ方向の反対の方向（－Ｘ方向）とを含む方向を「Ｘ軸方向」といい、Ｙ方向（上方向）と、当該Ｙ方向の反対の方向（－Ｙ方向、下方向）とを含む方向を「Ｙ軸方向」といい、Ｚ方向と、当該Ｚ方向の反対の方向（－Ｚ方向）とを含む方向を「Ｚ軸方向」（高さ方向、厚さ方向）ということがある。
さらに、Ｘ軸方向及びＹ軸方向を含む平面を「ＸＹ面」といい、Ｘ軸方向及びＺ軸方向を含む平面を「ＸＺ面」といい、Ｙ軸方向及びＺ軸方向を含む平面を「ＹＺ面」ということがある。

【0017】

（第１の実施形態）
（半導体装置）
図１は、第１の実施形態に係る半導体装置を示す回路図である。
図１に示すように、半導体装置１００に形成されている回路は、トランジスタ１１０と、入力端子１２０と、出力端子１３０と、抵抗分圧回路１４０と、コンパレータ１５０と、基準電圧回路１６０と、サーマルシャットダウン回路１７０と、を有する。この半導体装置１００は、入力された電圧を降圧して一定の電圧を出力する。

【0018】

半導体素子としてのトランジスタ１１０は、パワーＭＯＳトランジスタであり、ドライバと称されることがある。このトランジスタ１１０は、ソースＳに入力端子１２０が接続され、ドレインＤに出力端子１３０及び抵抗分圧回路１４０が接続されている。また、トランジスタ１１０のゲートＧには、コンパレータ１５０、サーマルシャットダウン回路１７０がそれぞれ接続されている。

【0019】

抵抗分圧回路１４０は、出力端子１３０と接地端子との間に接続されている。
コンパレータ１５０は、非反転入力端子に抵抗分圧回路１４０により分圧された分圧電圧が入力され、反転入力端子に基準電圧回路１６０の基準電圧が入力されている。

【0020】

半導体装置１００は、出力端子１３０の出力電圧に基づく分圧電圧と基準電圧回路１６０の基準電圧とが入力されるコンパレータ１５０の出力する電圧に基づいてトランジスタ１１０のゲートＧを制御する。これにより、半導体装置１００は、入力端子１２０に印加される入力電圧Ｖ_ｉｎよりも低い一定の出力電圧Ｖ_ｏｕｔを出力端子１３０に出力することができる。

【0021】

サーマルシャットダウン回路１７０は、トランジスタ１１０を熱破壊させないようにするため、トランジスタ１１０近傍に配置された感熱素子１７１の検出温度が所定の値以上になるとトランジスタ１１０のゲートをオフにする。
なお、感熱素子１７１としては、例えば、ダイオードなどが挙げられる。

【0022】

図２は、図１で示したトランジスタの上面概略図である。図２では、半導体基板上に形成された半導体装置１００を上面から見た際のトランジスタ１１０の近傍を示す。

【0023】

図２に示すように、半導体装置１００の上面には、トランジスタ１１０のソース配線Ｓ３及びドレイン配線Ｄ３が形成されており、Ｘ軸方向に平行に配置されているくし状の配線がかみ合わされるように配置されている。かみ合わされている領域は、半導体基板上にトランジスタ１１０がそれぞれ形成されている２つのトランジスタ形成領域１１１，１１２と、その間のトランジスタが形成されていない間隙領域１１３と、に分けられている。

【0024】

この間隙領域１１３の半導体基板上には、図１で示したサーマルシャットダウン回路１７０の感熱素子１７１が設けられている。
なお、感熱素子１７１は、図２では図示されていない。

【0025】

また、間隙領域１１３におけるソース配線Ｓ３及びドレイン配線Ｄ３のくし状の配線の一部であって、トランジスタ形成領域１１１，１１２を電気的に接続する配線を、便宜上、領域間金属配線１１４と称する。

【0026】

なお、本実施形態では、くし状の配線のうち、くし部の根元から先端まで同じ太さとしたが、これに限ることなく、先端に向かうにつれて細くなるようにしてもよい。また、くし部の本数についても、目的に応じて適宜選択することができる。

【0027】

トランジスタ形成領域１１１，１１２及び間隙領域１１３には、その下の金属配線層に電気的に接続する複数のプラグ１１１Ｐ，１１２Ｐ，１１３Ｐが形成されている。
以下では、トランジスタ形成領域１１１，１１２に形成されている複数のプラグを配線プラグ群１１１Ｐ，１１２Ｐ（第１のプラグ群）と称し、間隙領域１１３に形成されている複数のプラグをダミープラグ群１１３Ｐ（第２のプラグ群）と称する。

【0028】

なお、本実施形態では、各プラグ群が、Ｙ軸方向に隣接して４つに配列されている小プラグ群がソース配線Ｓ３及びドレイン配線Ｄ３に互い違いに配置されているが、これに限ることはない。例えば、くし部の太さに合わせて、小プラグ群の配列を２列に３つずつなどとしてもよい。

【0029】

図３は、図２で示したトランジスタ形成領域の拡大透過図である。図３では、トランジスタ形成領域１１１を拡大して示し、金属配線の最上層に該当する金属配線層Ｍ３のみならず、その下の金属配線層Ｍ２も示す。

【0030】

図３に示すように、金属配線層Ｍ３には、ソース配線Ｓ３ａ及びドレイン配線Ｄ３ａがＸ軸方向に平行に配置されている。また、その下の金属配線層Ｍ２には、ソース配線Ｓ２ａ，Ｓ２ｂ，Ｓ２ｃ及びドレイン配線Ｄ２ａ，Ｄ２ｂ，Ｄ２ｃがＹ軸方向に平行に配置されている。ソース配線Ｓ３ａはソース配線Ｓ２ａ，Ｓ２ｂ，Ｓ２ｃと、ドレイン配線Ｄ３ａはドレイン配線Ｄ２ａ，Ｄ２ｂ，Ｄ２ｃと、それぞれ配線プラグ群１１１Ｐで電気的に接続されている。

【0031】

なお、本実施形態では、ソース配線Ｓ３ａ及びドレイン配線Ｄ３ａと、ソース配線Ｓ２ａ，Ｓ２ｂ，Ｓ２ｃ及びドレイン配線Ｄ２ａ，Ｄ２ｂ，Ｄ２ｃとを直交するように配置したが、これに限ることはない。

【0032】

図４は、図３で示したＡ－Ａ線における断面を示す概略図である。図４では、ソース配線Ｓ３ａ上の半導体装置１００の断面を示す。

【0033】

図４に示すように、半導体ウエハＷ上にトランジスタ１１０が形成されており、その上に層間絶縁膜Ｌ１，Ｌ２，Ｌ３，Ｌ４及びパッシベーション膜Ｐが積層されている。また、金属配線層Ｍ１，Ｍ２，Ｍ３は、層間絶縁膜Ｌ１，Ｌ２，Ｌ３の上面にそれぞれ積層されており、配線プラグ群１１１Ｐによりトランジスタ１１０と電気的に接続されている。言い換えると、金属配線層Ｍ１，Ｍ２，Ｍ３の層間は、層間絶縁膜Ｌ１，Ｌ２，Ｌ３により電気的に絶縁されているとともに、配線プラグ群１１１Ｐにより電気的に接続されている。また、配線プラグ群１１１Ｐは、層間絶縁膜Ｌ１，Ｌ２，Ｌ３を貫通して埋設され、金属配線層Ｍ１，Ｍ２，Ｍ３を電気的に接続する。
また、金属配線層及び配線プラグの組合せにおける上面及び下面には、反射防止膜及びバリアメタル膜としてＴｉ／ＴｉＮ膜が形成されている。

【0034】

トランジスタ１１０は、ソース領域、ドレイン領域及びゲート電極の組合せが複数形成されている構造を有する。
例えば、ソース領域Ｓ０ａは、金属配線Ｓ１ａ，Ｓ２ａ及び配線プラグ群１１１Ｐを介して、金属配線層の最上層Ｍ３に設けられているソース配線Ｓ３ａに電気的に接続されている。また、図示されていないが、ドレイン領域Ｄ０ａは、ドレイン配線Ｄ１ａ，Ｄ２ａ及び配線プラグ群１１１Ｐを介して、金属配線層Ｍ３に設けられているドレイン配線Ｄ３ａに電気的に接続されている。

【0035】

図５は、図１で示したトランジスタ形成領域及び間隙領域の拡大透過図である。図５では、トランジスタ形成領域１１１，１１２及び間隙領域１１３を拡大して示し、金属配線の最上層である金属配線層Ｍ３のみならず、その下の金属配線層Ｍ２も示す。

【0036】

図５に示すように、トランジスタ形成領域１１１，１１２において、金属配線層Ｍ３にはソース配線Ｓ３ａ，Ｓ３ｂ及びドレイン配線Ｄ３ａ，Ｄ３ｂが形成されている。また、金属配線層Ｍ２には、ソース配線Ｓ２ａ～Ｓ２ｈ及びドレイン配線Ｄ２ａ～Ｄ２ｈが形成されている。さらに、金属配線層Ｍ２と金属配線層Ｍ３との間には、電気的な接続をするための配線プラグ群１１１Ｐ，１１２Ｐが配置されている。

【0037】

一方、間隙領域１１３においては、金属配線層Ｍ３には領域間金属配線１１４が形成されている。また、金属配線層Ｍ２には、ソース配線及びドレイン配線の代わりにダミー配線ＤＭが形成されている。さらに、金属配線層Ｍ２と金属配線層Ｍ３との間には、配線プラグ群１１１Ｐ，１１２Ｐの代わりにダミープラグ群１１３Ｐが配置されている。

【0038】

ダミー配線ＤＭは、トランジスタ形成領域１１１，１１２における金属配線層Ｍ２（Ｄ２ａ，Ｓ２ａ，・・・，Ｓ２ｈ）と同様の形状、構造、大きさ、材質及び配置パターンで形成されている。また、ダミープラグ群１１３Ｐは、配線プラグ群１１１Ｐ，１１２Ｐと同様の形状、構造、大きさ、材質及び配置パターンで形成されている。

【0039】

本来ならば、間隙領域１１３にはトランジスタが形成されていないことから、間隙領域１１３においては金属配線層Ｍ２のダミー配線ＤＭ及びダミープラグ群１１３Ｐは不要であるため、例えば、図６に示すような構造にすることができる。
しかしながら、図６に示すような構造では、図６中矢印で示すように、配線プラグ群１１１Ｐ，１１２Ｐからの応力が間隙領域１１３に集中してしまい、領域間金属配線１１４にストレスマイグレーションが発生しやすくなるという問題がある。
そこで、図５に示すように、間隙領域１１３においてダミー配線ＤＭ及びダミープラグ群１１３Ｐを設けることにより、間隙領域１１３の構造がトランジスタ形成領域１１１，１１２の構造に近くなるため、トランジスタ形成領域１１１，１１２からの応力が間隙領域１１３に集中しないようにすることができる。また、ダミープラグ群１１３Ｐのアンカー効果により、間隙領域１１３の金属配線にトランジスタ形成領域１１１，１１２からの熱応力が集中しにくくなる。
このため、本実施形態の半導体装置１００は、間隙領域１１３の領域間金属配線１１４において、ボイドやヒロックなどとして顕在化するストレスマイグレーションの発生を抑制することができる。

【0040】

また、配線プラグ群１１１Ｐ，１１２Ｐにおいて互いに隣接するプラグの最短ピッチは、ダミープラグ群１１３Ｐにおいて互いに隣接するプラグの最短ピッチと略同じである。
これにより、間隙領域１１３の両側の配線プラグ群１１１Ｐ，１１２Ｐの密度と、間隙領域１１３のダミープラグ群１１３Ｐの密度が近い値になるため、間隙領域１１３における両側の配線プラグ群１１１Ｐ，１１２Ｐからの応力の均衡をとりやすくなる。

【0041】

さらに、配線プラグ群１１１Ｐ，１１２Ｐ及びダミープラグ群１１３Ｐは、タングステンで形成されている。
これにより、層間絶縁膜Ｌ３に対しタングステンの収縮によりアンカー効果が得られやすくなるため、両側の配線プラグ群１１１Ｐ，１１２Ｐからの応力の均衡をとりやすくなる。

【0042】

そして、ダミープラグ群１１３Ｐの下層に金属配線層Ｍ２が配置されていることにより、エッチングが容易になりダミープラグ群１１３Ｐを製造しやすくすることができる。また、間隙領域１１３におけるプラグ群による応力の緩和のみならず、金属配線層による応力の緩和も行うことができる。
なお、トランジスタ形成領域１１１，１１２における金属配線層Ｍ１，Ｍ２，Ｍ３を第１の金属配線層と称し、間隙領域１１３における金属配線層Ｍ２、すなわちダミープラグ群１１３Ｐの下層に配置されている金属配線層Ｍ２を第２の金属配線層と称することがある。

【0043】

図７は、図１で示したトランジスタ形成領域及び間隙領域の断面を示す概略図である。
図７に示すように、間隙領域１１３において、半導体ウエハＷ上に感熱素子１７１が形成されている。
これにより、半導体装置１００は、隣接するトランジスタ形成領域１１１，１１２に形成されているトランジスタの動作時の異常な接合温度上昇による破壊をさけるために、感熱素子１７１で検出した温度に応じて、トランジスタを制御して熱破壊しないように保護することができる。
なお、感熱素子１７１の配線は、金属配線層Ｍ１のＹ軸方向に引き回して電気的な接続がなされている。

【0044】

（半導体装置の製造方法）
次に、第１の実施形態に係る半導体装置の製造方法について説明する。
第１の実施形態に係る半導体装置１００の製造方法は、素子形成工程と、配線工程と、を含む。

【0045】

＜素子形成工程＞
素子形成工程では、半導体ウエハＷ上において、離間する２つのトランジスタ形成領域１１１，１１２にトランジスタ１１０をそれぞれ形成する。本実施形態では、トランジスタ１１０に加えて感熱素子１７１も半導体ウエハＷ上に形成する。

【0046】

具体的には、図８に示すように、２つのトランジスタ形成領域１１１，１１２における複数のトランジスタ１１０は、Ｐ型基板領域１と、Ｎ型ウェル領域２と、ゲート酸化膜３と、ゲート電極４と、ソース・ドレイン領域５と、を構造的に組み合わせて形成される。
これらのトランジスタ１１０を形成するには、Ｐ型基板領域１の表面の一部にＮ型ウェル領域２を形成し、このウェル領域２の上にゲート酸化膜３を形成する。次に、ゲート酸化膜３の上に形成したポリシリコン膜に高濃度の不純物を注入してゲート電極４を形成する。次に、ゲート酸化膜３の下のチャネル領域を挟み込む位置に、高濃度のＰ型のソース・ドレイン領域５をＮ型ウェル領域２の表面に形成する。
また、感熱素子１７１を形成するために、Ｎ型のウェル領域２、高濃度のＰ型領域６、高濃度のＮ型領域７を形成する。
なお、これらは必要な部分にフォトマスク処理を行うフォトリソグラフィにより形成する。

【0047】

＜配線工程＞
配線工程では、トランジスタ１１０の上方に積層され、トランジスタ１１０と電気的に接続させる金属配線層Ｍ１，Ｍ２，Ｍ３と、トランジスタ形成領域１１１，１１２及び間隙領域１１３に積層され、金属配線層Ｍ１，Ｍ２，Ｍ３の間を電気的に絶縁させる層間絶縁膜Ｌ１，Ｌ２，Ｌ３，Ｌ４と、層間絶縁膜Ｌ１，Ｌ２，Ｌ３を貫通して埋設され、金属配線層Ｍ１，Ｍ２，Ｍ３を電気的に接続させる配線プラグ群１１１Ｐ，１１２Ｐと、をこの順で積層及び埋設を繰り返して形成する。
また、配線工程では、金属配線層、層間絶縁膜及び配線プラグ群を繰り返して形成するとともに、間隙領域１１３において、金属配線層Ｍ１，Ｍ２，Ｍ３の最上層Ｍ３よりも下層の層間絶縁膜Ｌ１，Ｌ２，Ｌ３にダミープラグ群１１３Ｐを埋設し、トランジスタ形成領域１１１，１１２の間に領域間金属配線１１４を架設する。

【0048】

具体的には、まずＢＰＳＧ（Boro-Phospho Silicate Glass）膜である層間絶縁膜Ｌ１を半導体ウエハＷ全域に形成する。そして、層間絶縁膜Ｌ１の上面の所定位置に、フォトリソグラフィによる選択的なエッチングでビアホールＶを設けた後（図９参照）、Ｔｉ／ＴｉＮ膜であるバリアメタル膜ＢＭをウエハ全域に形成する（図１０参照）。

【0049】

次に、バリアメタル膜ＢＭの上にタングステンＢＬを堆積させた後（図１１参照）、層間絶縁膜Ｌ１の上面にバリアメタル膜ＢＭを残すように平坦化することで、ビアホールＶ内にタングステンのプラグを形成する（図１２参照）。

【0050】

次に、平坦化された面、即ちバリアメタル膜ＢＭ及びプラグの上面にＡｌ－Ｃｕの金属配線層Ｍ１を形成した後、Ｔｉ／ＴｉＮ膜である反射防止膜ＡＲをウエハ全域に形成する（図１３参照）。

【0051】

そして、トランジスタ形成領域１１１，１１２及び間隙領域１１３においてはトランジスタ１１０及び感熱素子１７１を配線する金属配線としての形状に、反射防止膜ＡＲ、金属配線層Ｍ１及びバリアメタル膜ＢＭをフォトリソグラフィで選択的にエッチングして除去する（図１４参照）。

【0052】

次に、図１５に示すように、ウエハ全域にＢＰＳＧ膜である層間絶縁膜Ｌ２を形成した後、トランジスタ形成領域１１１，１１２のみに層間絶縁膜Ｌ２の上面の所定位置にビアホールを設け、上述のようにビアホールにタングステンのプラグを形成する処理を行い、ウエハ全域にバリアメタル膜、金属配線層Ｍ２、反射防止膜ＡＲを形成し、金属配線の形状にエッチングする。

【0053】

次に、図１６に示すように、ウエハ全域にＢＰＳＧ膜である層間絶縁膜Ｌ３を形成した後、層間絶縁膜Ｌ３の上面の所定位置にビアホールを設け、ウエハ全域にバリアメタル膜、金属配線層Ｍ３、反射防止膜ＡＲをウエハ全域に形成し、金属配線の形状にエッチングする。
なお、金属配線層Ｍ３は、比較的大きな電流を流せるようにするため、厚く形成されている。

【0054】

最後に、図１７に示すように、ウエハ全域にＢＰＳＧ膜である層間絶縁膜Ｌ４を形成した後、シリコン窒化膜であるパッシベーション膜Ｐをウエハ全域に形成する。
このように、第１の実施形態に係る半導体装置の製造方法により第１の実施形態に係る半導体装置１００を製造することができる

【0055】

このように、第１の実施形態に係る半導体装置１００は、半導体ウエハＷ上に、トランジスタ１１０がそれぞれ形成されており、互いに離間されているトランジスタ形成領域１１１，１１２と、トランジスタ形成領域１１１，１１２に挟まれている間隙領域１１３と、を有する。この半導体装置１００は、トランジスタ形成領域１１１，１１２において、トランジスタ１１０の上方にそれぞれ配置され、トランジスタ１１０と電気的に接続されている複数の金属配線層Ｍ１，Ｍ２，Ｍ３と、複数の金属配線層Ｍ１，Ｍ２，Ｍ３の層間を絶縁させ、トランジスタ形成領域１１１，１１２及び間隙領域１１３に配置されている複数の層間絶縁膜Ｌ１，Ｌ２，Ｌ３，Ｌ４と、層間絶縁膜Ｌ１，Ｌ２，Ｌ３を貫通して埋設され、複数の金属配線層Ｍ１，Ｍ２，Ｍ３と電気的に接続されている複数の配線プラグ群１１１Ｐ，１１２Ｐと、トランジスタ形成領域１１１，１１２の間の間隙領域１１３に架設されている領域間金属配線１１４と、金属配線層の最上層Ｍ３よりも下層の層間絶縁膜Ｌ１，Ｌ２，Ｌ３のうち間隙領域１１３に埋設されているダミープラグ群１１３Ｐと、を備える。

【0056】

これにより、半導体装置１００は、間隙領域１１３の構造がトランジスタ形成領域１１１，１１２の構造に近くなるため、トランジスタ形成領域１１１，１１２からの応力が間隙領域１１３に集中しないようにすることができる。また、ダミープラグ群１１３Ｐのアンカー効果により、間隙領域１１３の金属配線にトランジスタ形成領域１１１，１１２からの熱応力が集中しにくくなる。
したがって、半導体装置１００は、２つのトランジスタ形成領域１１１，１１２の間に配置された領域間金属配線１１４におけるストレスマイグレーションの発生を抑制することができる。

【0057】

なお、本実施形態においては、トランジスタ形成領域を２つとしたが、これに限ることなく、３つ以上としてもよい。
また、本実施形態においては、２つのトランジスタ形成領域の間の間隙領域に感熱素子を配置したが、これに限ることなく、別の素子でもよく、あるいは配置しなくてもよい。

【0058】

（第２の実施形態）
第２の実施形態は、第１の実施形態において間隙領域１１３のダミー配線ＤＭの形状を変化させた以外は、第１の実施形態と同様である。
具体的には、図１８に示すように、第２の実施形態におけるダミー配線ＤＭ２の形状は、ダミープラグ群１１３Ｐ近傍のみに存在し、Ｙ軸方向に延伸させない形状である。
このように、間隙領域１１３に対するトランジスタ形成領域１１１，１１２からの応力の緩和ができれば、ダミー配線の形状のほか、ダミー配線の構造、大きさ及び材質、並びにプラグの形状、構造、大きさ及び材質については適宜選択することができる。

【0059】

（第３の実施形態）
第３の実施形態は、図１９に示すように、第１の実施形態において２つの離間するトランジスタ形成領域１１１，１１２を、凹部を有するトランジスタ形成領域１１５とし、これに伴い凹部の内部を間隙領域１１６とした以外は、第１の実施形態と同様である。
このように、トランジスタ形成領域が複数ではなく、例えば、平面視におけるトランジスタ形成領域が凹部を有するような形状で、間隙領域が形成されるものであれば、第１の実施形態に係る半導体装置１００と同様の効果を得ることができる。

【0060】

以上説明したように、本発明の一実施形態に係る半導体装置は、半導体基板上に、半導体素子がそれぞれ形成されており、互いに離間されている複数の半導体素子形成領域と、半導体素子形成領域に挟まれている間隙領域と、を有する。この半導体装置は、半導体素子形成領域において、半導体素子の上方にそれぞれ配置され、半導体素子と電気的に接続されている複数の金属配線層と、複数の金属配線層の層間を絶縁させ、半導体素子形成領域及び間隙領域に配置されている複数の層間絶縁膜と、層間絶縁膜を貫通して埋設され、複数の金属配線層と電気的に接続されている複数の第１のプラグ群と、半導体素子形成領域の間の間隙領域に架設されている領域間金属配線と、金属配線層の最上層よりも下層の層間絶縁膜のうち間隙領域に埋設されている第２のプラグ群と、を備える。
これにより、本発明の一実施形態に係る半導体装置は、半導体素子形成領域の間に配置された金属配線におけるストレスマイグレーションの発生を抑制することができる。

【0061】

なお、各実施形態においては、自己発熱により顕著に発生しやすいストレスマイグレーションを抑制し得る観点から、半導体素子をトランジスタとしたが、これに限ることなく、例えば、抵抗、容量、ヒューズなどとしてもよい。
また、各実施形態においては、金属配線層を３層とし層間絶縁膜を４層としたが、これに限ることはなく、金属配線層及び層間絶縁膜が複数であればよい。
さらに、各実施形態においては、領域間金属配線を金属配線層の最上層としたが、これに限ることはない。
そして、各実施形態においては、トランジスタを１つとしたが、これに限ることなく、並列に複数設けるようにしてもよい。

【符号の説明】

【0062】

１００ 半導体装置
１１０ トランジスタ
１１１，１１２，１１５ トランジスタ形成領域
１１１Ｐ，１１２Ｐ，１１５Ｐ 配線プラグ群（第１のプラグ群）
１１３，１１６ 間隙領域
１１３Ｐ ダミープラグ群（第２のプラグ群）
１１４ 領域間金属配線
１７０ サーマルシャットダウン回路
１７１ 感熱素子
Ｄ２ａ～Ｄ２ｈ，Ｄ３ａ，Ｄ３ｂ ドレイン配線
ＤＭ，ＤＭ２ ダミー配線
Ｌ１，Ｌ２，Ｌ３，Ｌ４ 層間絶縁膜
Ｍ１，Ｍ２，Ｍ３ 金属配線層
Ｐ パッシベーション膜
Ｓ２ａ～Ｓ２ｈ，Ｓ３ａ，Ｓ３ｂ ソース配線
Ｖ ビアホール
Ｗ 半導体ウエハ（半導体基板）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】