特許 7535911 基準電圧回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-08

(45)【発行日】2024-08-19

(54)【発明の名称】基準電圧回路

(51)【国際特許分類】

   G05F 3/30 20060101AFI20240809BHJP

   G05F 3/24 20060101ALI20240809BHJP

【ＦＩ】

G05F3/30

G05F3/24 A

【請求項の数】 4

(21)【出願番号】P 2020182127

(22)【出願日】2020-10-30

(65)【公開番号】P2022072600

(43)【公開日】2022-05-17

【審査請求日】2023-08-29

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】澤井 英幸

(72)【発明者】

【氏名】冨岡 勉

【審査官】今井 貞雄

(56)【参考文献】

【文献】特開２０１３－１９１０９５（ＪＰ，Ａ）

【文献】特開２０１３－２００７６７（ＪＰ，Ａ）

【文献】特表２００９－５０１３６３（ＪＰ，Ａ）

【文献】特開２０１９－１５３１７５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０５Ｆ ３／３０

Ｇ０５Ｆ ３／２４

(57)【特許請求の範囲】

【請求項1】

コレクタとベースが短絡されてダイオード接続された第１のＮＰＮトランジスタと、
コレクタとベースが短絡されてダイオード接続され、エミッタが第１の電位ノードに接続され、前記第１のＮＰＮトランジスタよりも大きな電流密度で動作する第２のＮＰＮトランジスタと、
前記第１のＮＰＮトランジスタと直列に接続された第１の抵抗と、
前記第１のＮＰＮトランジスタおよび第１の抵抗が直列接続された回路に一端が接続されている第２の抵抗と、
前記第２のＮＰＮトランジスタのコレクタに一端が接続されている第３の抵抗と、
前記第２の抵抗の他端と前記第３の抵抗の他端が接続される接続点と、
前記第２の抵抗の一端に反転入力端子が接続され、前記第３の抵抗の一端に非反転入力端子が接続され、前記接続点に出力端子が接続されている演算増幅回路と、
前記第１のＮＰＮトランジスタのコレクタに接続された電流供給回路と、を備え、
前記電流供給回路は、前記第１のＮＰＮトランジスタに流れる電流と前記第２のＮＰＮトランジスタに流れる電流とが等しくなるように、前記第１のＮＰＮトランジスタのリーク電流と等しい電流を、前記第１のＮＰＮトランジスタのコレクタに供給することを特徴とする基準電圧回路。

【請求項2】

前記電流供給回路は、アノードが前記第１の電位ノードに接続されたダイオードと、カレントミラー回路を構成する第４と第５のトランジスタを有し、
前記ダイオードに流れる電流が前記カレントミラー回路を介して前記第１のＮＰＮトランジスタのコレクタに供給される請求項１記載の基準電圧回路。

【請求項3】

前記電流供給回路は、エミッタとベースが短絡されてダイオード接続された第３のＮＰＮトランジスタと、カレントミラー回路を構成する第４と第５のトランジスタを有し、
前記第３のＮＰＮトランジスタに流れる電流が前記カレントミラー回路を介して前記第１のＮＰＮトランジスタのコレクタに供給される請求項１記載の基準電圧回路。

【請求項4】

前記接続点は、第４の抵抗を介して前記演算増幅回路の出力端子が接続される請求項１記載の基準電圧回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、基準電圧回路に関する。

【背景技術】

【0002】

ＮＰＮトランジスタを用いた基準電圧回路が提案されている（例えば、特許文献１参考）。

【0003】

図５に示す特許文献１に記載される基準電圧回路では、第１のＮＰＮトランジスタＱ４１と第２のＮＰＮトランジスタＱ４２に同じ値の電流を流し、抵抗４４を調整（トリミング）することで温度特性の無い基準電圧を得ている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２００５－１８２１１３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

図６は、ＮＰＮトランジスタの断面模式図である。ＮＰＮトランジスタはエミッタ３１，ベース３２，コレクタ３３で構成されている。ＮＰＮトランジスタをＰＳＵＢ基盤３４上に形成する場合、ＮＰＮトランジスタは、図７に示すようにコレクタ３３とＰＳＵＢ基盤３４間に寄生ダイオード３５が存在する。この寄生ダイオード３５を経由して、高温時に本来ＮＰＮトランジスタに流れる筈の電流の一部が寄生ダイオード３５のリーク電流として流れる。

【0006】

また、図５の基準電圧回路は、ＮＰＮトランジスタＱ４１、Ｑ４２と、オペアンプＯＰと、抵抗４１、４２、４３、４４と、を備える。図５の基準電圧回路において、第１のＮＰＮトランジスタＱ４１のサイズは、第２のＮＰＮトランジスタＱ４２よりも大きく設定されている。そのため、寄生ダイオードのサイズも同様に、第１のＮＰＮトランジスタＱ４１の寄生ダイオードのサイズの方が第２のＮＰＮトランジスタＱ４２の寄生ダイオードのサイズより大きい。また、リーク電流は寄生ダイオードのサイズが大きいほど増大する。よって、寄生ダイオードに流れるリーク電流は、第１のＮＰＮトランジスタＱ４１の方が第２のＮＰＮトランジスタＱ４２より大きくなる。このように第１のＮＰＮトランジスタＱ４１と第２のＮＰＮトランジスタＱ４２に流れる電流は、高温時に本来設定した同じ電流値からずれてしまい、図５の基準電圧回路は、大きな温度依存性を有してしまう。

【0007】

本発明は、上記の課題を解決すべくされたもので、温度依存性の少ない基準電圧回路を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明に係る基準電圧回路は、コレクタとベースが短絡されてダイオード接続された第１のＮＰＮトランジスタと、コレクタとベースが短絡されてダイオード接続され、エミッタが第１の電位ノードに接続され、前記第１のＮＰＮトランジスタよりも大きな電流密度で動作する第２のＮＰＮトランジスタと、前記第１のＮＰＮトランジスタと直列に接続された第１の抵抗と、前記第１のＮＰＮトランジスタおよび第１の抵抗が直列接続された回路に一端が接続されている第２の抵抗と、前記第２のＮＰＮトランジスタのコレクタに一端が接続されている第３の抵抗と、前記第２の抵抗の他端と前記第３の抵抗の他端が接続される接続点と、前記第２の抵抗の一端に反転入力端子が接続され、前記第３の抵抗の一端に非反転入力端子が接続され、前記接続点に出力端子が接続されている演算増幅回路と、前記第１のＮＰＮトランジスタのコレクタに接続された電流供給回路と、を備える。

【発明の効果】

【0009】

本発明によれば、温度依存性の少ない基準電圧を提供することができる。

【図面の簡単な説明】

【0010】

【図1】実施形態に係る基準電圧回路の第１の構成例を示す回路図である。

【図2】実施形態に係る基準電圧回路の第２の構成例を示す回路図である。

【図3】実施形態に係る基準電圧回路の第３の構成例を示す回路図である。

【図4】実施形態に係る基準電圧回路の第４の構成例を示す回路図である。

【図5】従来のＮＰＮトランジスタを有する基準電圧回路の一例を示す回路図である。

【図6】一般的なＮＰＮトランジスタの構造を示す断面図である。

【図7】一般的なＮＰＮトランジスタの等価回路を示す回路図である。

【発明を実施するための形態】

【0011】

以下、本発明の実施形態に係る基準電圧回路を、図面を参照して説明する。

【0012】

図１は、実施形態に係る基準電圧回路の一例（第１の構成例）である基準電圧回路１０の回路図である。基準電圧回路１０は、従来の基準電圧回路２０と電流供給回路２１を備えている。

【0013】

従来の基準電圧回路２０は、ＮＰＮトランジスタ１、２と、抵抗３、４、５と、オペアンプ６と、ＯＵＴ端子を備えている。ここでＮＰＮトランジスタ２は、ＮＰＮトランジスタ１よりトランジスタサイズが大きなトランジスタである。抵抗４と抵抗５は、同一の抵抗値とする。電流供給回路２１は、ＮＰＮトランジスタ７と、Ｐチャネル型ＭＯＳトランジスタ８、９と、を備えている。

【0014】

従来の基準電圧回路２０の接続を説明する。ＮＰＮトランジスタ１は、ベース端子とコレクタ端子が接続され、抵抗４の一端に接続されている。エミッタ端子は、ＧＮＤ電源に接続されている。ＮＰＮトランジスタ２は、ベース端子とコレクタ端子が接続され、抵抗５の一端に接続されている。エミッタ端子は、抵抗３を介してＧＮＤ電源に接続されている。また、ＮＰＮトランジスタ２のベース端子とコレクタ端子は、電流供給回路２１のＰチャネル型ＭＯＳトランジスタ９のドレイン端子に接続されている。抵抗４の他端と抵抗５の他端は、接続点１７に接続されている。オペアンプ６は、非反転入力端子がＮＰＮトランジスタ１のコレクタ端子に接続され、反転入力端子がＮＰＮトランジスタ２のコレクタ端子に接続され、出力端子が接続点１７とＯＵＴ端子に接続されている。オペアンプ６の電源は、説明を省略する。

【0015】

電流供給回路２１の接続を説明する。Ｐチャネル型ＭＯＳトランジスタ８は、ソース端子がＶＤＤ電源に接続され、ゲート端子がドレイン端子とＰチャネル型ＭＯＳトランジスタ９のゲート端子とＮＰＮトランジスタ７のコレクタ端子に接続されている。Ｐチャネル型ＭＯＳトランジスタ９は、ソース端子がＶＤＤ電源に接続され、ゲート端子がＰチャネル型ＭＯＳトランジスタ８のゲート端子に接続され、ドレイン端子が従来の基準電圧回路２０のＮＰＮトランジスタ２のコレクタ端子に接続されている。ＮＰＮトランジスタ７は、コレクタ端子がＰチャネル型ＭＯＳトランジスタ８のドレイン端子と接続され、ベース端子がエミッタ端子とＧＮＤ電源に接続されている。Ｐチャネル型ＭＯＳトランジスタ８とＰチャネル型ＭＯＳトランジスタ９は、カレントミラー回路を構成している。

【0016】

従来の基準電圧回路２０の動作について説明する。オペアンプ６は、抵抗３に発生する電圧とＮＰＮトランジスタ２のベース・エミッタ間電圧ＶＢＥ２とを加算した電圧と、ＮＰＮトランジスタ１のベース・エミッタ間電圧ＶＢＥ１との差の電圧を増幅し、オペアンプ６の出力電圧を抵抗４と抵抗５に印加する。

【0017】

ここでオペアンプ６の出力電圧が規定値より低い場合、抵抗４と抵抗５に流れる電流は規定値よりも減少する。ここで、抵抗４と抵抗５の抵抗値は比較的大きく設定され、抵抗４と抵抗５の電圧降下値が、ＮＰＮトランジスタ１のベース・エミッタ間電圧ＶＢＥ１およびＮＰＮトランジスタ２のベース・エミッタ間電圧ＶＢＥ２より大きくなるように設定されている。ＮＰＮトランジスタ１のベース・エミッタ間電圧ＶＢＥ１と、ＮＰＮトランジスタ２のベース・エミッタ間電圧ＶＢＥ２は、規定値の時とほぼ同じ値になる。このため、抵抗３の抵抗値を抵抗値Ｒ３、抵抗３に流れる電流を電流値ＩＲ３とすると、オペアンプ６の非反転入力端子の入力電位は電圧ＶＢＥ１で、反転入力端子の入力電位は電圧ＶＢＥ２＋抵抗値Ｒ３・電流値ＩＲ３で決まる。電流値ＩＲ３は出力電圧が規定値の時よりも少なくなっているので、非反転入力端子の入力電圧が反転入力端子の入力電位よりも低くなり、オペアンプ６の出力電圧は上昇するように動作し、定常値まで上がる。

【0018】

オペアンプ６の出力電圧が規定値より高い場合、抵抗３に発生する電圧は高くなり、前の説明と同様の理由で、オペアンプ６の反転入力端子の入力電圧の方が非反転入力端子の入力電圧よりも高くなり、オペアンプの出力電圧は定常値まで下がる。

【0019】

基準電圧回路２０の動作が安定状態になった時、オペアンプ６の非反転入力端子と反転入力端子の入力電圧は同電位になる。したがって、ＮＰＮトランジスタ１とＮＰＮトランジスタ２には同じ値の電流が流れる。前述したようにＮＰＮトランジスタ２のトランジスタサイズは、ＮＰＮトランジスタ１のトランジスタサイズより大きい。ＮＰＮトランジスタ１は、ＮＰＮトランジスタ２よりも大きな電流密度で動作する。ＮＰＮトランジスタ１のベース・エミッタ間電圧ＶＢＥ１とＮＰＮトランジスタ２のベース・エミッタ間電圧ＶＢＥ２との差電圧△ＶＢＥは、次の式で示される。

【0020】

【数1】

ここで、Ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷量、ＮはＮＰＮトランジスタ１とＮＰＮトランジスタ２のトランジスタサイズの比である。

【0021】

従って、抵抗３には電圧△ＶＢＥ／抵抗値Ｒ３なる電流が流れ、その電流は抵抗５にも
流れる。ＮＰＮトランジスタ１とＮＰＮトランジスタ２には同じ値の電流が流れ、抵抗値Ｒ４を有する抵抗４と抵抗５には同じ値の電流が流れるので、オペアンプ６の出力電圧は、次の式で示される。

【0022】

【数2】

ここで電圧△ＶＢＥの値は前式に示したように絶対温度Ｔに比例しているので温度が高くなれば大きくなるが、電圧ＶＢＥ１は温度が高くなれば下がるので、抵抗３、４、５の抵抗値を適切に選べば、温度特性の無い基準電圧を発生させることが可能となる。

【0023】

ところで、基準電圧回路を集積回路に内蔵する場合、ＮＰＮトランジスタは、ＰＳＵＢ基盤上に形成される場合がある。図６は、ＰＳＵＢ基盤上に形成されるＮＰＮトランジスタの断面図を示す。また、図７は、ＰＳＵＢ基盤上に形成されたＮＰＮトランジスタの等価回路を示す。

【0024】

ＰＳＵＢ基盤３４に形成されるＮＰＮトランジスタは、第１のＮ型拡散層がコレクタ３３に、Ｐ型拡散層がベース３２に、第２のＮ型拡散層がエミッタ３１になる。同時に、ＰＳＵＢ基盤３４とコレクタ３３である第１のＮ型拡散層によって、寄生ダイオード３５が形成される。

【0025】

寄生ダイオード３５は、ＮＰＮトランジスタの動作時は逆バイアス電圧が印加されているので、通常はＮＰＮトランジスタの動作に影響はない。しかし、逆バイアス電圧が印加された寄生ダイオード３５は、カソードからアノードに向けて微小なリーク電流が流れる。この寄生ダイオード３５に流れるリーク電流は、温度依存性を持ち、高温時ほど大きなリーク電流が流れる。

【0026】

図１に示す従来の基準電圧回路２０は、ＮＰＮトランジスタ１とＮＰＮトランジスタ２の両方に寄生ダイオードがあり、ＮＰＮトランジスタ１とＮＰＮトランジスタ２のそれぞれに流れる電流の一部が寄生ダイオードを経由してＧＮＤ電源へ流れる。ここでＮＰＮトランジスタ２のトランジスタサイズが、ＮＰＮトランジスタ１のトランジスタサイズより大きいので、ＮＰＮトランジスタ２の寄生ダイオードもＮＰＮトランジスタ１の寄生ダイオードよりダイオードサイズが大きい。

【0027】

温度依存性の少ない基準電圧を生成するには、ＮＰＮトランジスタ１とＮＰＮトランジスタ２には等しい電流が流れる必要がある。しかし、ＮＰＮトランジスタ２に存在する寄生ダイオードのほうがＮＰＮトランジスタ１よりもダイオードサイズが大きいため、高温時に寄生ダイオードに流れるリーク電流も大きい。高温時には、ＮＰＮトランジスタ１に流れる電流よりもＮＰＮトランジスタ２に流れる電流のほうが、多くの電流が減少する。これにより、ＮＰＮトランジスタ１とＮＰＮトランジスタ２に流れる電流に差が生じる。ＰＳＵＢ基盤に形成された従来の基準電圧回路は、温度依存性の少ない基準電圧が生成できず、生成する基準電圧が温度依存性をもってしまう。

【0028】

このため、本実施形態は、ＮＰＮトランジスタ２のコレクタに電流供給回路２１を接続した。電流供給回路２１のＮＰＮトランジスタ７は、寄生ダイオードを有し、ＮＰＮトランジスタ２と同様にリーク電流が流れる。電流供給回路２１は、ＮＰＮトランジスタ７で流れるリーク電流を、Ｐチャネル型ＭＯＳトランジスタ８と、Ｐチャネル型ＭＯＳトランジスタ９で形成するカレントミラー回路を介して、ＮＰＮトランジスタ２のコレクタに供給する。

【0029】

ＮＰＮトランジスタ７のトランジスタサイズと、カレントミラー回路のミラー比を調整することで、ＮＰＮトランジスタ１とＮＰＮトランジスタ２に流れる電流が等しくなる様に設定できる。具体的に、ＮＰＮトランジスタ７のトランジスタサイズ調整は、複数のＮＰＮトランジスタを並列に接続することでＮＰＮトランジスタ７を形成し、必要に応じて複数のトランジスタの一部をトリミング等により回路から切り離すことで実現できる。同様に、カレントミラー回路のミラー比の調整は、カレントミラー回路を構成する一方のトランジスタを複数のＰチャネル型ＭＯＳトランジスタを並列に接続することで形成し、必要に応じて複数のＰチャネル型ＭＯＳトランジスタの一部をトリミング等により回路から切り離すことで実現できる。

【0030】

なお、ここで、抵抗３は、ＮＰＮトランジスタ２とＧＮＤ電源との間に接続したが、図２に示す第２の構成例の基準電圧回路１１のように、抵抗３を抵抗５とＮＰＮトランジスタ２との間に接続し、オペアンプ６の反転入力端子は抵抗３と抵抗５の接続点に接続し、電流供給回路２１は図１と同じくＮＰＮトランジスタ２のコレクタに接続し、ＮＰＮトランジスタ２のエミッタはＧＮＤ電源に接続しても良い。

【0031】

また、ＮＰＮトランジスタ７は、図３に示す第３の構成例の基準電圧回路１２のように、ダイオード７ａとしても良い。ダイオード７ａのカソード端子はＰチャネル型ＭＯＳトランジスタ８のドレイン端子に接続され、アノード端子はＧＮＤ電源に接続される。ダイオード７ａは、ＮＰＮトランジスタ７の寄生ダイオードのみを設置したものであり、ＮＰＮトランジスタ７と同様なリーク電流が流れる。

【0032】

また、抵抗４と抵抗５は、図４に示す第４の構成例の基準電圧回路１３のように、抵抗１４と抵抗１５と抵抗１６とで構成しても良い。抵抗１４の一端はＮＰＮトランジスタ１のコレクタ端子に接続され、他端は接続点１８に接続される。抵抗１５の一端はＮＰＮトランジスタ２のコレクタ端子に接続され、他端は接続点１８に接続される。抵抗１６の一端は接続点１８に接続され、他端はオペアンプ６の出力端子に接続される。第４の構成例は、抵抗４と抵抗５の一部を抵抗１６で置換した構成である。

【0033】

本実施形態の基準電圧回路１０は、従来の基準電圧回路２０と電流供給回路２１を備え、ＮＰＮトランジスタ２の寄生ダイオードに流れるリーク電流を電流供給回路２１で補償することにより、基準電圧を生成するＮＰＮトランジスタ１本体とＮＰＮトランジスタ２本体とに流れる電流を温度によらず同一とすることができ、温度依存性の少ない基準電圧を生成することができる。

【0034】

なお、本発明は、上述した実施形態そのままに限定されるものではなく、実施段階では、上述した例以外にも様々な形態で実施することが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更をすることができる。例えば、発明の実施の形態において説明した各スイッチは、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタで構成されていてもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0035】

１、２、７：ＮＰＮトランジスタ
３、４、５：抵抗
６：オペアンプ
８、９：Ｐチャネル型ＭＯＳトランジスタ
７ａ：ダイオード

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】