ホーム > 特許ランキング > エイブリック株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-08
(45)【発行日】2024-08-19
(54)【発明の名称】半導体装置
(51)【国際特許分類】
G01R 33/07 20060101AFI20240809BHJP
H10N 52/00 20230101ALI20240809BHJP
H01L 29/82 20060101ALI20240809BHJP
【ＦＩ】
G01R33/07
H10N52/00 A
H10N52/00 U
H10N52/00 P
H01L29/82 Z
【請求項の数】
12
(21)【出願番号】P 2021006274
(22)【出願日】2021-01-19
(65)【公開番号】P2021148773
(43)【公開日】2021-09-27
【審査請求日】2023-12-05
(31)【優先権主張番号】P 2020043602
(32)【優先日】2020-03-13
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】715010864
【氏名又は名称】エイブリック株式会社
(72)【発明者】
【氏名】挽地 友生
【審査官】島田 保
(56)【参考文献】
【文献】特開２０１９－１６４１１７（ＪＰ，Ａ）
【文献】特開２０１７－１２５７８３（ＪＰ，Ａ）
【文献】特開２０１３－２５３８８６（ＪＰ，Ａ）
【文献】特開２００６－１３３２４０（ＪＰ，Ａ）
【文献】特開２０１０－５４３０１（ＪＰ，Ａ）
【文献】国際公開第２０１３／１６８３５３（ＷＯ，Ａ１）
【文献】米国特許出願公開第２０１７／０３１７６２２（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０１Ｒ ３３／００－３３／２６
Ｈ１０Ｎ ５２／００
Ｈ０１Ｌ ２９／８２
(57)【特許請求の範囲】
【請求項1】
半導体基板に設けられた磁気スイッチを備える半導体装置であって、前記磁気スイッチは、第１の直線の上に配置される第１の電極及び第２の電極と、前記第１の直線と直交する第２の直線の上に配置される第３の電極及び第４の電極とを含むホール素子と、
複数のスイッチを有し、前記ホール素子の駆動電流の方向を、前記第１の電極から前記第２の電極へ向かう第１の方向、前記第２の電極から前記第１の電極へ向かう第２の方向、前記第３の電極から前記第４の電極へ向かう第３の方向、及び前記第４の電極から前記第３の電極へ向かう第４の方向の４方向から１方向を選択可能に構成される第１のスイッチ回路と、
前記ホール素子から伝送される信号をサンプリングする第１の動作と、前記ホール素子から伝送される信号と前記第１の動作によってサンプリングされた信号との差分信号の値と基準値とを比較した結果に基づく結果信号を出力する第２の動作と、を交互に行う比較回路と、
前記比較回路から出力される前記結果信号を保持し、保持した信号をラッチ出力信号として出力するラッチ回路と、
前記第１の動作が行われる第１の期間では前記第３の方向に前記駆動電流を流し、前記第２の動作が行われる第２の期間では前記第１の方向に前記駆動電流を流すように、前記スイッチの開閉状態を制御する第１のモードと、前記第１の期間では前記第２の方向に前記駆動電流を流し、前記第２の期間では前記第４の方向に前記駆動電流を流すように、前記スイッチの開閉状態を制御する第２のモードとの一方のモードを、前記ラッチ出力信号に基づいて選択可能に構成される制御回路と、を備えることを特徴とする半導体装置。
【請求項2】
前記制御回路は、前記ラッチ出力信号が入力される第１の入力端子と、前記第１の期間と前記第２の期間との合計期間を１周期とする基準クロック信号が入力される第２の入力端子と、
前記第１の入力端子から入力される前記ラッチ出力信号に基づいて、前記第２の入力端子から入力される前記基準クロック信号に同期する４個の制御信号を生成する制御信号生成回路と、
前記４個の制御信号のうち、１個目の制御信号を出力する第１の制御信号出力端子と、２個目の制御信号を出力する第２の制御信号出力端子と、３個目の制御信号を出力する第３の制御信号出力端子と、４個目の制御信号を出力する第４の制御信号出力端子と、を有する請求項１記載の半導体装置。
【請求項3】
前記制御回路は、前記ラッチ出力信号が入力される第１の入力端子と、前記第１の期間と前記第２の期間との合計期間を１周期とする基準クロック信号が入力される第２の入力端子と、
前記第１の入力端子及び前記第２の入力端子と接続される論理演算素子を含み、前記第１の入力端子から入力される前記ラッチ出力信号に基づいて、前記第２の入力端子から入力される前記基準クロック信号に同期する、４個の制御信号を得る論理回路と、
前記４個の制御信号のうち、１個目の制御信号を出力する第１の制御信号出力端子と、２個目の制御信号を出力する第２の制御信号出力端子と、３個目の制御信号を出力する第３の制御信号出力端子と、４個目の制御信号を出力する第４の制御信号出力端子と、を有する請求項１記載の半導体装置。
【請求項4】
前記論理回路は、前記第１の入力端子及び前記第２の入力端子と前記論理演算素子との間に設けられる第２のスイッチ回路を有し、前記第２のスイッチ回路は、前記第１の入力端子及び前記第２の入力端子と前記論理演算素子との間を、相互に切替可能な第１の経路及び第１の経路とは異なる第２の経路を含んで構成される請求項３記載の半導体装置。
【請求項5】
前記制御回路は、前記第１の経路を経由して入力される前記ラッチ出力信号に基づいて、前記第２の入力端子から入力される前記基準クロック信号に同期する前記４個の制御信号として、第１の制御信号、第２の制御信号、第３の制御信号及び第４の制御信号を生成し、前記第１の制御信号を前記第１の制御信号出力端子から出力し、前記第２の制御信号を前記第２の制御信号出力端子から出力し、前記第３の制御信号を前記第３の制御信号出力端子から出力し、前記第４の制御信号を前記第４の制御信号出力端子から出力するように構成され、前記第２の経路を経由して入力される前記ラッチ出力信号に基づいて、前記第２の入力端子から入力される前記基準クロック信号に同期する前記４個の制御信号として、第５の制御信号、第６の制御信号、第７の制御信号及び第８の制御信号を生成し、前記第５の制御信号を前記第１の制御信号出力端子から出力し、前記第６の制御信号を前記第２の制御信号出力端子から出力し、前記第７の制御信号を前記第３の制御信号出力端子から出力し、前記第８の制御信号を前記第４の制御信号出力端子から出力するように構成される請求項４に記載の半導体装置。
【請求項6】
前記第１の入力端子及び前記第２の入力端子と、前記制御信号生成回路と、前記第１から第４の制御信号出力端子と、を有し、前記ラッチ出力信号に基づいて、前記第１のモード及び前記第２のモードの一方に対する他方のモードを選択可能に構成される第２の制御回路と、前記ラッチ出力信号が入力される端子及び前記４個の制御信号を出力する端子を、前記制御回路の前記第１の入力端子及び前記第１から第４の制御信号出力端子とするか、前記第２の制御回路の前記第１の入力端子及び前記第１から第４の制御信号出力端子とするかを切り替え可能に構成された制御回路選択スイッチと、をさらに備える請求項２記載の半導体装置。
【請求項7】
第１の電源に接続される第１の駆動端子と、第２の電源に接続される第２の駆動端子と、をさらに備え、
前記ホール素子は、前記複数のスイッチを介して、前記第１の駆動端子及び前記第２の駆動端子とそれぞれ接続され、
前記複数のスイッチは、
前記第１の制御信号出力端子から出力される制御信号が入力される制御端子を含み、前記第１の駆動端子と前記第１の電極との間の経路を開閉可能な第１のスイッチと、
前記第１の制御信号出力端子から出力される制御信号が入力される制御端子を含み、前記第２の電極と前記第２の駆動端子との間の経路を開閉可能な第２のスイッチと、
前記第２の制御信号出力端子から出力される制御信号が入力される制御端子を含み、前記第１の駆動端子と前記第３の電極との間の経路を開閉可能な第３のスイッチと、
前記第２の制御信号出力端子から出力される制御信号が入力される制御端子を含み、前記第４の電極と前記第２の駆動端子との間の経路を開閉可能な第４のスイッチと、
前記第３の制御信号出力端子から出力される制御信号が入力される制御端子を含み、前記第１の駆動端子と前記第２の電極との間の経路を開閉可能な第５のスイッチと、
前記第３の制御信号出力端子から出力される制御信号が入力される制御端子を含み、前記第１の電極と前記第２の駆動端子との間の経路を開閉可能な第６のスイッチと、
前記第４の制御信号出力端子から出力される制御信号が入力される制御端子を含み、前記第１の駆動端子と前記第４の電極との間の経路を開閉可能な第７のスイッチと、
前記第４の制御信号出力端子から出力される制御信号が入力される制御端子を含み、前記第３の電極と前記第２の駆動端子との間の経路を開閉可能な第８のスイッチと、を有する請求項２から６の何れか一項に記載の半導体装置。
【請求項8】
前記比較回路は、第１の電圧と、前記第１の電圧と電圧が異なる第２の電圧とから選択される何れか一方の電圧を前記基準値として出力する出力端を含む基準電圧回路と、前記ホール素子から伝送される信号が入力される第１の入力端と、前記第１の期間と前記第２の期間との合計期間を１周期とする基準クロック信号が入力される第２の入力端と、前記第１の期間でサンプリングした信号と前記第２の期間に前記ホール素子から伝送される信号との差分信号の値を出力する出力端とを含むサンプルアンドホールドアンプと、
前記サンプルアンドホールドアンプの出力端と接続される第１の入力端と、前記基準電圧回路の出力端と接続される第２の入力端と、前記第１の入力端から入力される信号の値と、前記第２の入力端から入力される前記基準値とを比較した結果に基づく結果信号を出力する出力端とを含むコンパレータと、を有する請求項１から７の何れか一項に記載の半導体装置。
【請求項9】
第１の入力端及び第２の入力端と、前記第１の入力端と開閉可能な第１の経路を介して接続されると共に前記第２の入力端と開閉可能な第２の経路を介して接続される第１の出力端と、前記第２の入力端と開閉可能な第３の経路を介して接続されると共に前記第２の入力端と開閉可能な第４の経路を介して接続される第２の出力端と、前記ラッチ出力信号が入力される制御端子と、を有し、前記制御端子から入力される前記ラッチ出力信号に基づいて、前記第１の経路及び前記第４の経路を閉じ、前記第２の経路及び前記第３の経路を開いた第１の接続状態と、前記第１の経路及び前記第４の経路を開き、前記第２の経路及び前記第３の経路を閉じた第２の接続状態と、に切り替え可能に構成されるチョッパースイッチをさらに備え、前記チョッパースイッチは、前記比較回路よりも前段に設けられ、
前記比較回路は、
所定の基準電圧を出力する基準電圧回路と、前記ホール素子から伝送される信号が入力される第１の入力端と、前記第１の期間と前記第２の期間との合計期間を１周期とする基準クロック信号が入力される第２の入力端と、前記第１の期間でサンプリングした信号と前記第２の期間に前記ホール素子から伝送される信号との差分信号の値を出力する出力端と、を含むサンプルアンドホールドアンプと、
前記サンプルアンドホールドアンプの出力端と接続される第１の入力端と、前記基準電圧回路の出力端と接続される第２の入力端と、前記第１の入力端から入力される信号の値と、前記第２の入力端から入力される前記基準値とを比較した結果に基づく結果信号を出力する出力端とを含むコンパレータと、を有する請求項１から７の何れか一項に記載の半導体装置。
【請求項10】
前記ホール素子は、前記半導体基板に対し垂直な磁束密度に応じた出力を得る水平ホール素子である請求項１から９のいずれか一項に記載の半導体装置。
【請求項11】
前記ホール素子は、前記半導体基板に対し平行な磁束密度に応じた出力を得る垂直ホール素子であることを特徴する請求項１から９のいずれか一項に記載の半導体装置。
【請求項12】
前記ホール素子は、複数のホール素子セルを有し、前記複数のホール素子セルが並列接続されて構成される請求項１から１１の何れか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
ホール素子は、磁気センサとして非接触での位置や角度の検出が可能であることから様々な用途に用いられている。ホール素子の用途の一例としては、磁気スイッチがある。磁気スイッチは、例えば、ホール素子と、増幅器や比較器を含む周辺回路とを有し、ホール素子及び周辺回路が半導体チップの上に集積化されて形成されている。磁気スイッチは、磁気の検出方法に着目した分類として、Ｓ極とＮ極との両極の磁界を検出可能な両極磁界検出型や時間経過と共にＳ極とＮ極とが交互に変わる交番磁界を検出可能な交番磁界検出型があることが知られている。
【0003】
交番検出型の磁気スイッチや両極検出型の磁気スイッチでは、Ｓ極側閾値とＮ極側閾値との間の対称性が重要である。一方、ホール素子そのもの並びにホール素子の後段に配設される増幅器及び比較器が持つオフセット電圧の影響によって非対称性が発生する。
【0004】
磁気スイッチには、ゼロ磁場印加時に内在及び外乱ノイズによる出力信号のチャタリングを防止する観点から、ヒステリシス幅が設定されることがある。ヒステリシス幅はＳ極側閾値である動作点とＮ極側閾値である復帰点との差分で定義される。動作点と復帰点との平均値で定義されるのが磁気オフセットである。磁気オフセットは、磁極間における感度の対称性を表す尺度として用いられ、理想的にはゼロである。
【0005】
動作点や復帰点にズレが生じている場合、交番磁界検出の用途では、出力パルス信号のデューティ比や位相のズレが拡大する。出力パルス信号のデューティ比や位相のズレは、交番検出型磁気スイッチが主に用いられるＢＬ（ブラシレス）ＤＣモーターにおいて、回転数ゆらぎ及び振動の原因となるため、好ましくない。
【0006】
また、両極検出型磁気スイッチでは、組み合わせて使用する磁石の極性管理がなされていない場合、磁性体検出機構の検出距離バラツキへとつながり、オフセット電圧が生じ得る。オフセット電圧を除去する手法の一つとしてスピニングカレント法が知られている。スピニングカレント法を用いてホール素子と後段の増幅器のオフセット電圧を除去しつつ、さらに比較器のオフセット電圧に起因する非対称性を除去する技術が提案されている（例えば、特許文献１参照）。
【0007】
特許文献１に記載される技術は、いわゆる２方向駆動のスピニングカレント法を用いる技術である。スピニングカレント法には、上述した２方向駆動のスピニングカレント法の他に４方向駆動のスピニングカレント法がある。２方向駆動のスピニングカレント法と４方向駆動のスピニングカレント法には、それぞれ一長一短がある。２方向駆動のスピニングカレント法は、処理時間の高速（短時間）化の観点において、４方向駆動のスピニングカレント法よりも優れている。
【先行技術文献】
【特許文献】
【0008】
【文献】特開２００９－２８５１号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、特許文献１に記載される技術のような従来の２方向駆動のスピニングカレント法を用いた技術は、磁気スイッチにおける磁電変換特性の対称性の観点において、４方向駆動のスピニングカレント法を用いた技術よりも劣る。具体的に説明すれば、従来の２方向駆動のスピニングカレント法を用いた技術では、磁気スイッチにおける磁電変換特性が、必ずしもＳ極側とＮ極側とで線対称にならない場合がある。
【0010】
従来の２方向駆動のスピニングカレント法を用いた技術は、ホール素子のオフセット電圧の絶対値が電流駆動方向間で異なる場合、オフセット電圧が残ってしまう。オフセット電圧が残ってしまうと、磁気スイッチの磁電変換特性は、非対称になってしまう。従って、従来の２方向駆動のスピニングカレント法を用いた技術では、対称性の良い磁電変換特性が得られない場合が起こり得る。
【0011】
本発明は、上述した事情に鑑み、２方向駆動のスピニングカレント法を用いて、磁電変換特性の対称性を安定的に確保可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0012】
本発明に係る半導体装置は、半導体基板に設けられた磁気スイッチを備える半導体装置であって、前記磁気スイッチは、第１の直線の上に配置される第１の電極及び第２の電極と、前記第１の直線と直交する第２の直線の上に配置される第３の電極及び第４の電極とを含むホール素子と、複数のスイッチを有し、前記ホール素子の駆動電流の方向を、前記第１の電極から前記第２の電極へ向かう第１の方向、前記第２の電極から前記第１の電極へ向かう第２の方向、前記第３の電極から前記第４の電極へ向かう第３の方向、及び前記第４の電極から前記第３の電極へ向かう第４の方向の４方向から１方向を選択可能に構成される第１のスイッチ回路と、前記ホール素子から伝送される信号をサンプリングする第１の動作と、前記ホール素子から伝送される信号と前記第１の動作によってサンプリングされた信号との差分信号の値と基準値とを比較した結果に基づく結果信号を出力する第２の動作と、を交互に行う比較回路と、前記比較回路から出力される前記結果信号を保持し、保持した信号をラッチ出力信号として出力するラッチ回路と、前記第１の動作が行われる第１の期間では前記第３の方向に前記駆動電流を流し、前記第２の動作が行われる第２の期間では前記第１の方向に前記駆動電流を流すように、前記スイッチの開閉状態を制御する第１のモードと、前記第１の期間では前記第２の方向に前記駆動電流を流し、前記第２の期間では前記第４の方向に前記駆動電流を流すように、前記スイッチの開閉状態を制御する第２のモードとの一方のモードを、前記ラッチ出力信号に基づいて選択可能に構成される制御回路と、を備えることを特徴とする。
【発明の効果】
【0013】
本発明によれば、２方向駆動のスピニングカレント法を用いて、磁電変換特性の対称性を安定的に確保可能な半導体装置を提供できる。
【図面の簡単な説明】
【0014】
【図1】第１の実施形態に係る半導体装置の概略図である。
【図2】本実施形態に係る半導体装置におけるサンプルアンドホールド比較器の一例を示す回路図である。
【図3】実施形態に係る半導体装置における制御回路の一例を示す回路図である。
【図4】制御回路における論理回路の制御論理パターンの一例を示す説明図である。
【図5】（ａ）～（ｄ）は本実施形態に係る半導体装置における水平ホール素子の駆動電流の方向を説明する説明図である。
【図6】（ａ）は磁束密度Ｂinに対する増幅器の入力電圧の関係を説明する概略図である。（ｂ）は上記水平ホール素子を流れる駆動電流の方向が第２の方向対の場合における磁束密度Ｂinに対する増幅器の入力電圧の関係を説明する概略図である。
【図7】本実施形態に係る半導体装置の水平ホール素子を流れる駆動電流の方向が第１の方向対の場合における磁束密度Ｂinに対する増幅器の出力電圧の関係を説明する概略図である。
【図8】本実施形態に係る半導体装置の水平ホール素子を流れる駆動電流の方向が第１の方向対の場合における磁束密度Ｂinに対するラッチ回路の出力電圧の関係を説明する概略図である。
【図9】本実施形態に係る半導体装置の水平ホール素子を流れる駆動電流の方向が第２の方向対の場合における磁束密度Ｂinに対する増幅器の出力電圧の関係を説明する概略図である。
【図10】本実施形態に係る半導体装置の水平ホール素子を流れる駆動電流の方向が第２の方向対の場合における磁束密度Ｂinに対するラッチ回路の出力電圧の関係を説明する概略図である。
【図11】本実施形態に係る半導体装置の水平ホール素子自身の磁気オフセットが正である場合における磁束密度Ｂinに対する増幅器の出力電圧及びラッチ回路の出力電圧の関係を説明する概略図である。
【図12】本実施形態に係る半導体装置の水平ホール素子自身の磁気オフセットが負である場合における磁束密度Ｂinに対する増幅器の出力電圧及びラッチ回路の出力電圧の関係を説明する概略図である。
【図13】制御回路に入力される基準クロック信号、磁束密度Ｂin及び磁気の検知状態の関係を説明する概略図である。
【図14】制御回路に入力される基準クロック信号、ラッチ出力信号並びに制御回路から出力される駆動制御信号及び伝達制御信号のタイミングチャートである。
【図15】第２の実施形態に係る半導体装置の概略図である。
【図16】（ａ）～（ｄ）は本実施形態に係る半導体装置の垂直ホール素子の駆動電流の方向を説明する説明図である。
【図17】第３の実施形態に係る半導体装置の概略図である。
【図18】本実施形態に係る半導体装置におけるサンプルアンドホールド比較器の一例を示す回路図である。
【図19】本実施形態に係る半導体装置の水平ホール素子自身の磁気オフセットが正である場合における磁束密度Ｂinに対する増幅器の出力電圧及びラッチ回路の出力電圧の関係を説明する概略図である。
【図20】本実施形態に係る半導体装置の水平ホール素子自身の磁気オフセットが負である場合における磁束密度Ｂinに対する増幅器の出力電圧及びラッチ回路の出力電圧の関係を説明する概略図である。
【図21】部分Ｐａを拡大して示した拡大図である。
【発明を実施するための形態】
【0015】
以下、本発明の実施形態に係る半導体装置を、図面を参照して説明する。実施形態に係る半導体装置は、半導体基板に設けられた磁気スイッチを備えている。なお、説明に際し、半導体基板に作用する磁束密度からアナログ信号への変換特性を「磁電変換特性」と呼称し、当該磁束密度から論理信号への変換特性を「磁電変換スイッチング特性」と呼称する。
【0016】
［第１の実施形態］
図１は、第１の実施形態に係る半導体装置１Ａの構成を示す概略図である。
図１は、第１の実施形態に係る半導体装置１Ａの構成を示す概略図である。
【0017】
半導体装置１Ａは、半導体基板２に設けられた磁気スイッチ１０Ａを備えている。磁気スイッチ１０Ａは、駆動端子１１Ｐ、１１Ｎと、出力端子１２と、水平ホール素子２０と、第１のスイッチ回路としてのスイッチＳＰ１～ＳＰ４、ＳＮ１～ＳＮ４と、スイッチＳＳ１～ＳＳ４と、増幅器３０と、比較回路としてのサンプルアンドホールド比較器（以下、「ＳＨ比較器」とする。）４０Ａと、制御回路５０と、ラッチ回路８０Ａとを備えている。
【0018】
水平ホール素子２０は、電極２１～２４を有し、半導体基板２に対して垂直な磁束密度Ｂinに応じた出力を得る磁気検出素子である。電極２１～２４は、半導体基板２の不純物拡散層やウェル層で形成される抵抗体に設けられている。電極２１～２４は、後述するように、電極２１、２２を通る第１の直線Ｌ１（図５（ａ）参照）と電極２３、２４を通る第２の直線Ｌ２（図５（ａ）参照）とが直交する位置に配設される。換言すれば、第１の電極としての電極２１及び第２の電極としての電極２２は、第１の直線Ｌ１の上に配置される。第３の電極としての電極２３及び第４の電極としての電極２４は、第２の直線Ｌ２の上に配置される。
【0019】
各スイッチＳＰ１～ＳＰ４、ＳＮ１～ＳＮ４、ＳＳ１～ＳＳ４は、開閉自在な電路の両端に設けられる第１端及び第２端と、制御端子としての開閉制御端とを有している。各スイッチＳＰ１～ＳＰ４、ＳＮ１～ＳＮ４、ＳＳ１～ＳＳ４は、開閉制御端から入力される制御信号のレベルに応じて、経路を開いた開状態（開放）と、閉じた閉状態（短絡）とを切替可能に構成されている。スイッチＳＰ１～ＳＰ４、ＳＮ１～ＳＮ４、ＳＳ１～ＳＳ４は、開閉制御端から入力される制御信号のレベルが、ハイ（以下、単に「Ｈ」とする。）で閉状態となり、ロー（以下、単に「Ｌ」とする。）で開状態となるように制御される。
【0020】
増幅器３０は、水平ホール素子２０から伝送される信号が入力される正相入力端子ＩＮＰ及び逆相入力端子ＩＮＮと、正相入力端子ＩＮＰ及び逆相入力端子ＩＮＮから入力された二つの信号の差を増幅して出力する出力端子ＯＴと、を有する差動増幅回路で構成されている。
【0021】
ＳＨ比較器４０Ａは、具体的には後述するように、増幅器３０から出力される信号Ｓ１が入力される入力端子４１と、ラッチ回路８０Ａからフィードバックされた信号Ｓ３が入力される入力端子４２と、基準クロック信号ＣＬＫが入力される入力端子４４と、信号が出力される出力端子４３と、を有している。
【0022】
制御回路５０は、具体的には後述するように、基準クロック信号ＣＬＫが入力される入力端子５１ａと、信号Ｓ３が入力される入力端子５１ｂと、制御信号としての駆動制御信号Ｓｄ１～Ｓｄ４を出力する出力端子５６ａ～５６ｄと、伝達制御信号Ｓｔ１、Ｓｔ２を出力する出力端子５６ｅ、５６ｆと、を有している。
【0023】
ラッチ回路８０Ａは、信号Ｓ２が入力される信号入力端子と、基準クロック信号ＣＬＫに対して位相が逆の信号である逆相基準クロック信号ＣＬＫＸが入力される反転クロック入力端子と、ラッチ出力信号としての信号Ｓ３が出力される出力端子と、信号Ｓ２、逆相基準クロック信号ＣＬＫＸに基づいて信号Ｓ３を生成するラッチ出力信号生成部（図示省略）と、を有している。ラッチ回路８０Ａは、いわゆるデータラッチするように構成されている。
【0024】
第１の駆動端子としての駆動端子１１Ｐは、電源電圧ＶＤＤを供給する第１の電源（図示省略）に接続される。また、駆動端子１１Ｐは、スイッチＳＰ１～ＳＰ４の各第１端と接続されている。
【0025】
第１のスイッチとしてのスイッチＳＰ１の第２端は、第６のスイッチとしてのスイッチＳＮ２の第１端と、電極２１と、スイッチＳＳ１の第１端と、に接続されている。これらの接続点は節点Ｐ１を形成している。
【0026】
第５のスイッチとしてのスイッチＳＰ２の第２端は、第２のスイッチとしてのスイッチＳＮ１の第１端と、電極２２と、スイッチＳＳ４の第１端と、に接続されている。これらの接続点は節点Ｐ２を形成している。
【0027】
第３のスイッチとしてのスイッチＳＰ３の第２端は、第８のスイッチとしてのスイッチＳＮ４の第１端と、電極２３と、スイッチＳＳ３の第１端と、に接続されている。これらの接続点は節点Ｐ３を形成している。
【0028】
第７のスイッチとしてのスイッチＳＰ４の第２端は、第４のスイッチとしてのスイッチＳＮ３の第１端と、電極２４と、スイッチＳＳ２の第１端と、に接続されている。これらの接続点は節点Ｐ４を形成している。
【0029】
スイッチＳＮ１～ＳＮ４の各第２端は、第２の駆動端子としての駆動端子１１Ｎと接続されている。駆動端子１１Ｎは、電源電圧ＶＳＳを供給する第２の電源（図示省略）に接続される。
【0030】
スイッチＳＳ１、ＳＳ２の各第２端は、増幅器３０の正相入力端子ＩＮＰと接続されている。スイッチＳＳ３、ＳＳ４の各第２端は、増幅器３０の逆相入力端子ＩＮＮと接続されている。
【0031】
増幅器３０の出力端子ＯＴは、ＳＨ比較器４０Ａの入力端子４１と接続されている。ＳＨ比較器４０Ａの出力端子４３は、ラッチ回路８０Ａの信号入力端子と接続されている。ラッチ回路８０Ａの出力端子は、磁気スイッチ１０Ａの出力端子１２と、制御回路５０の入力端子５１ｂと、ＳＨ比較器４０Ａの入力端子４２と、接続されている。
【0032】
ＳＨ比較器４０Ａ及び制御回路５０の構成について、さらに説明する。
図２は、ＳＨ比較器４０Ａを示す回路図である。
図２は、ＳＨ比較器４０Ａを示す回路図である。
【0033】
ＳＨ比較器４０Ａは、入力端子４１、４２、４４と、サンプルアンドホールドアンプ（以下、「ＳＨＡ」とする。）４５と、基準電圧回路４６と、コンパレータ４７と、出力端子４３と、を有している。
【0034】
ＳＨＡ４５は、入力端子４１と接続される第１の入力端と、入力端子４４と接続される第２の入力端と、入力端子４２と接続される第３の入力端と、出力端と、を有している。基準電圧回路４６は、入力端子４２と接続される入力端４６ａと、出力端４６ｂと、可変電圧源４６ｃと、を有している。可変電圧源４６ｃは、出力端４６ｂと接続される第１端と、ＧＮＤに接続（接地）されている第２端と、を有している。コンパレータ４７は、ＳＨＡ４５の出力端と接続される非反転入力端と、出力端４６ｂと接続される反転入力端と、出力端子４３と接続される出力端と、を有している。
【0035】
【0036】
制御回路５０は、入力端子５１ａ、５１ｂと、制御信号生成回路としての論理回路５７及びスイッチ回路５８と、第１の制御信号出力端子から第４の制御信号出力端子としての出力端子５６ａ～５６ｄと、出力端子５６ｅ、５６ｆと、を備えている。
【0037】
制御回路５０は、入力端子５１ａから入力される基準クロック信号ＣＬＫ及び入力端子５１ｂから入力される信号Ｓ３に基づいて、４個の制御信号としての駆動制御信号Ｓｄ１～Ｓｄ４と、２個の制御信号である伝達制御信号Ｓｔ１、Ｓｔ２との６個の制御信号を生成可能に構成されている。基準クロック信号ＣＬＫは、Ｈレベルとなる第１の期間Φ１とＬレベルとなる第２の期間Φ２との合計期間である期間ＴＣを１周期とする周期信号である。
【0038】
駆動制御信号Ｓｄ１～Ｓｄ４は、それぞれ、出力端子５６ａ～５６ｄから出力される。伝達制御信号Ｓｔ１、Ｓｔ２は、それぞれ、出力端子５６ｅ、５６ｆから出力される。
【0039】
論理回路５７は、入力端子５１ａ、５１ｂとそれぞれ接続される２個の入力端と、出力端子５６ａ～５６ｆとそれぞれ接続される６個の出力端と、２個の入力端と６個の出力端とを接続する複数の論理演算素子と、を有している。論理回路５７は、図４に示される、少なくとも第１の制御論理パターン及び第２の制御論理パターンの一方に従ってＬレベル又はＨレベルの制御信号、すなわち駆動制御信号Ｓｄ１～Ｓｄ４及び伝達制御信号Ｓｔ１、Ｓｔ２を出力可能に構成される。
【0040】
複数の論理演算素子は、例えば、インバータ５２ａ、５２ｂ、５４ａ～５４ｅと、ＮＡＮＤ素子５３ａ～５３ｄと、ＥＸＯＲ素子５５と、を含んでいる。複数の論理演算素子は、スイッチ回路５８と共に入力端子５１ａ、５１ｂと出力端子５６ａ～５６ｆとの間において信号伝送可能な経路を形成している。
【0041】
インバータ５２ａと、ＮＡＮＤ素子５３ｂ、５３ｃと、ＥＸＯＲ素子５５とは、その入力端が、入力端子５１ａと接続されている。また、インバータ５２ｂは、その入力端が、入力端子５１ｂと接続されている。ＮＡＮＤ素子５３ａ～５３ｄ及びＥＸＯＲ素子５５は、第１の入力端及び第２の入力端のうち、第２の入力端が、スイッチ回路５８又はインバータ５２ｂとスイッチ回路５８とを介して、入力端子５１ｂと接続されている。
【0042】
第２のスイッチ回路としてのスイッチ回路５８は、開閉状態が互いに異なる、スイッチＳＬ１ａ、ＳＬ２ａの対、スイッチＳＬ１ｂ、ＳＬ２ｂの対及びスイッチＳＬ１ｃ、ＳＬ２ｃの対を有している。対の一方のスイッチＳＬ１ａ、ＳＬ１ｂ、ＳＬ１ｃが閉状態ならば、対の他方のスイッチＳＬ２ａ、ＳＬ２ｂ、ＳＬ２ｃが開状態となる。また、対の一方のスイッチＳＬ１ａ、ＳＬ１ｂ、ＳＬ１ｃが開状態ならば、対の他方のスイッチＳＬ２ａ、ＳＬ２ｂ、ＳＬ２ｃが閉状態となる。
【0043】
スイッチＳＬ１ａ、ＳＬ１ｂ、ＳＬ１ｃが閉状態、スイッチＳＬ２ａ、ＳＬ２ｂ、ＳＬ２ｃが開状態になると、ＮＡＮＤ素子５３ａ～５３ｄ及びＥＸＯＲ素子５５の第２の入力端は、第１の経路を介して入力端子５１ｂと接続される。スイッチＳＬ１ａ、ＳＬ１ｂ、ＳＬ１ｃが開状態、スイッチＳＬ２ａ、ＳＬ２ｂ、ＳＬ２ｃが閉状態になると、ＮＡＮＤ素子５３ａ～５３ｄ及びＥＸＯＲ素子５５の第２の入力端は、第１の経路と異なる第２の経路を介して入力端子５１ｂと接続される。
【0044】
ＮＡＮＤ素子５３ａ～５３ｄ及びＥＸＯＲ素子５５の第２の入力端が第１の経路を介して入力端子５１ｂと接続される場合に出力される制御論理のパターンは、第１の制御論理パターンに対応している。また、ＮＡＮＤ素子５３ａ～５３ｄ及びＥＸＯＲ素子５５の第２の入力端が第２の経路を介して入力端子５１ｂと接続される場合に出力される制御論理のパターンは、第２の制御論理パターンに対応している。
次に、磁気スイッチ１０Ａの作用について説明する。
次に、磁気スイッチ１０Ａの作用について説明する。
【0045】
【0046】
磁気スイッチ１０Ａでは、スイッチＳＰ１～ＳＰ４、ＳＮ１～ＳＮ４を介して、水平ホール素子２０の駆動電流の方向を４個から何れか１個を選択可能に構成されている。スイッチＳＰ１～ＳＰ４、ＳＮ１～ＳＮ４の開閉状態が制御回路５０によって制御されることによって、水平ホール素子２０の駆動電流の方向を適宜切り替えることができる。以下、説明の便宜を考慮して、電極２１から電極２２へ向かう方向を「第１の方向」と呼称し、電極２２から電極２１へ向かう方向を「第２の方向」と呼称する。また、駆動電流が電極２３から電極２４へ向かう方向を「第３の方向」と呼称し、電極２４から電極２３へ向かう方向を「第４の方向」と呼称する。
【0047】
また、第１の方向と第３の方向との対を「第１の方向対」と呼称し、第２の方向と第４の方向との対を「第２の方向対」と呼称する。直線Ｌ１と直線Ｌ２とは直交する関係にあることから、第１の方向及び第２の方向と第３の方向及び第４の方向とは、それぞれ直交する関係にある。従って、「第１の方向対」及び「第２の方向対」は、それぞれ、直交する二つの方向の対である。
【0048】
水平ホール素子２０は、ＸＹＺ三次元直交座標系におけるＸ－Ｙ平面上に対して平行に形成されている。水平ホール素子２０に、表から裏に紙面を垂直に貫く方向（Ｚ軸方向）の磁束密度Ｂinが与えられた環境下において、駆動電流の方向が第１の方向の場合、電極２４と電極２３との間に正のホール起電力を発生し、駆動電流の方向が第２の方向の場合、電極２４と電極２３との間に負のホール起電力を発生する。また、駆動電流の方向が第３の方向の場合、電極２１と電極２２との間に正のホール起電力を発生し、駆動電流の方向が第４の方向の場合、電極２１と電極２２との間に負のホール起電力を発生する。水平ホール素子２０は、一般的には、駆動電流の方向毎に一定の規則性を持って、その出力信号であるホール起電力よりも絶対値の大きいオフセット電圧を発生する。
【0049】
水平ホール素子２０の出力信号は、電極２１～２４からスイッチＳＳ１～ＳＳ４を経由して増幅器３０へ伝送される。スイッチＳＳ１～ＳＳ４は、伝達制御信号Ｓｔ１、Ｓｔ２に基づいて、スイッチＳＳ２、ＳＳ３の開閉状態と、スイッチＳＳ１、ＳＳ４の開閉状態とが異なるように開閉制御される。
【0050】
駆動電流の方向が第１の方向の場合、スイッチＳＳ２、ＳＳ３が閉状態、スイッチＳＳ１、ＳＳ４が開状態であるため、電極２３はスイッチＳＳ３を介して逆相入力端子ＩＮＮと接続される。駆動電流の方向が第２の方向の場合、スイッチＳＳ１～ＳＳ４の開閉状態は駆動電流の方向が第１の方向の場合におけるスイッチＳＳ１～ＳＳ４の開閉状態と同じである。従って、電極２３はスイッチＳＳ３を介して逆相入力端子ＩＮＮと接続され、電極２４はスイッチＳＳ２を介して正相入力端子ＩＮＰと接続される。
【0051】
駆動電流の方向が第３の方向の場合、スイッチＳＳ１、ＳＳ４が閉状態、スイッチＳＳ２、ＳＳ３が開状態であるため、電極２３はスイッチＳＳ３を介して逆相入力端子ＩＮＮと接続される。駆動電流の方向が第４の方向の場合、スイッチＳＳ１～ＳＳ４の開閉状態は駆動電流の方向が第３の方向の場合におけるスイッチＳＳ１～ＳＳ４の開閉状態と同じである。従って、電極２３はスイッチＳＳ３を介して逆相入力端子ＩＮＮと接続され、電極２４はスイッチＳＳ２を介して正相入力端子ＩＮＰと接続される。
【0052】
増幅器３０は、正相入力端子ＩＮＰと逆相入力端子ＩＮＮとの差動入力電圧ΔＶを所定の増幅率Ｇで増幅し、増幅後の信号を出力端子ＯＴからＳＨ比較器４０Ａへ出力する。増幅器３０には、入力オフセット電圧ＶＯＳＡが存在し、出力端子ＯＴから出力される信号Ｓ１は、入力オフセット電圧ＶＯＳＡの影響を受ける。信号Ｓ１は、差動入力電圧ΔＶと入力オフセット電圧ＶＯＳＡとの和と増幅率Ｇとの積、すなわち（ΔＶ＋ＶＯＳＡ）・Ｇで表される。信号Ｓ１に含まれる入力オフセット電圧ＶＯＳＡは、上述したスピニングカレント法を実行する過程で相殺される。
【0053】
ＳＨ比較器４０Ａは、信号Ｓ１をサンプリングする動作と、直前の期間の信号Ｓ１との差分信号としての差分電圧信号と所定の基準電圧とを比較し、比較した結果に基づく結果信号を出力する比較判定動作とを行う。第１の動作としての信号Ｓ１のサンプリングは、ＳＨＡ４５によって行われる。第２の動作としての比較判定動作は、コンパレータ４７によって行われる。信号Ｓ１のサンプリングと比較判定動作とは、交互に行われる。
【0054】
ＳＨ比較器４０Ａは、第１の期間Φ１における信号Ｓ１をサンプリングし、サンプリングした第１の期間Φ１における信号Ｓ１と第２の期間Φ２における信号Ｓ１との差分電圧信号と所定の基準電圧との比較判定を行う。ＳＨ比較器４０Ａは、差分電圧信号と所定の基準電圧との比較判定の結果とレベルとが対応した信号Ｓ２を出力する。信号Ｓ２のレベルは、例えば、差分電圧信号が所定の基準電圧よりも低い場合にはＬレベル、差分電圧信号が所定の基準電圧と同じ又はそれよりも高い場合にはＨレベルのように、比較判定の結果に応じて切り替えられる。
【0055】
基準値としての所定の基準電圧は、可変電圧源４６ｃによって生成される。生成される電圧は、ラッチ回路８０Ａから出力される信号Ｓ３に応じて、第１の電圧か第１の電圧と電圧が異なる第２の電圧かの何れかに切り替えられる。
【0056】
第１の期間Φ１と第２の期間Φ２との差分処理を用いて、水平ホール素子２０及び増幅器３０のオフセット電圧を相殺する。ＳＨ比較器４０Ａにおいては、第１の期間Φ１と第２の期間Φ２にわたる所謂オートゼロ処理を実行し、ＳＨ比較器４０Ａ自体のオフセット電圧を相殺することもできる。
【0057】
信号Ｓ２はＳＨ比較器４０Ａからラッチ回路８０Ａに入力される。ラッチ回路８０Ａは、第２の期間Φ２の最後のタイミング、すなわち逆相基準クロック信号ＣＬＫＸの立下りエッジで、入力されている信号Ｓ２のレベルと逆のレベルを保持し、保持した信号を信号Ｓ３として出力する。従って、信号Ｓ３は、基準クロック信号ＣＬＫの１周期に相当する期間ＴＣごとに信号Ｓ３のレベルに応じて更新される。
【0058】
図６（ａ）は水平ホール素子２０を流れる駆動電流の方向が第１の方向対（第１の方向及び第３の方向の対）の場合における磁束密度Ｂinに対する増幅器３０の入力電圧の関係を説明する概略図である。図６（ｂ）は水平ホール素子２０を流れる駆動電流の方向が第２の方向対（第２の方向及び第４の方向の対）の場合における磁束密度Ｂinに対する増幅器３０の入力電圧の関係を説明する概略図である。
【0059】
図６（ａ）及び図６（ｂ）の各図において、横軸は半導体基板２に作用する磁束密度Ｂin、縦軸は電圧Ｖを表している。実線ＬＩＤ１～ＬＩＤ４は、それぞれ、第１～４の方向に対応した磁束密度Ｂinに対する増幅器３０の差動入力電圧ΔＶを表している。差動入力電圧ΔＶは、水平ホール素子２０から出力される二つの電圧、すなわち一方の正相電圧と他方の逆相電圧とを加算した電圧に相当する。磁束密度Ｂinが０（ゼロ）のときにおける差動入力電圧ΔＶ（以下、「縦軸切片」とする。）は、ゼロ磁場におけるオフセット電圧を表す。直線の傾きは磁電変換係数を表す。実線ＬＩＤ１、ＬＩＤ４の傾きは、磁電変換係数ＫＨに等しい（∂ΔＶ／∂Ｂin＝ＫＨ）。実線ＬＩＤ２、ＬＩＤ３の傾きは、磁電変換係数－ＫＨに等しい（∂ΔＶ／∂Ｂin＝－ＫＨ）。
【0060】
破線ＢＬ１は駆動電流が第１の方向に流れる場合のオフセット電圧ΔＶ１と駆動電流が第３の方向に流れる場合のオフセット電圧ΔＶ３の差分の磁電変換特性を表す。破線ＢＬ２は駆動電流が第２の方向に流れる場合のオフセット電圧ΔＶ２と駆動電流が第４の方向に流れる場合のオフセット電圧ΔＶ４の差分の磁電変換特性を表す。
【0061】
オフセット電圧ΔＶ１とオフセット電圧ΔＶ３との差分演算処理及びオフセット電圧ΔＶ２とオフセット電圧ΔＶ４との差分演算処理は、ＳＨ比較器４０Ａによって実行される。破線ＢＬ１、ＢＬ２の傾きは、磁電変換係数ＫＨと磁電変換係数－ＫＨとの差であり、実線ＬＩＤ１、ＬＩＤ４の傾きの２倍（＝２ＫＨ）になっている。
【0062】
ここで、水平ホール素子２０を流れる駆動電流の方向が、第１の方向及び第２の方向である場合のオフセット電圧をオフセット電圧ＶＯＳ２、第３の方向及び第４の方向である場合のオフセット電圧をオフセット電圧ＶＯＳ１とすると、オフセット電圧ΔＶ１～ΔＶ４は下記式（１）～（４）で表される。
ΔＶ１＝＋ＫＨ・Ｂin＋ＶＯＳ２ （１）
ΔＶ３＝－ＫＨ・Ｂin＋ＶＯＳ１ （２）
ΔＶ２＝－ＫＨ・Ｂin＋ＶＯＳ２ （３）
ΔＶ４＝＋ＫＨ・Ｂin＋ＶＯＳ１ （４）
ΔＶ１＝＋ＫＨ・Ｂin＋ＶＯＳ２ （１）
ΔＶ３＝－ＫＨ・Ｂin＋ＶＯＳ１ （２）
ΔＶ２＝－ＫＨ・Ｂin＋ＶＯＳ２ （３）
ΔＶ４＝＋ＫＨ・Ｂin＋ＶＯＳ１ （４）
【0063】
続いて、第１の方向対を成す各方向間の差分は、下記式（５）、（６）で表される。第２の方向対を成す各方向間の差分は、下記式（７）、（８）で表される。
ΔＶ１－ΔＶ３＝＋２ＫＨ・Ｂin＋（ＶＯＳ２－ＶＯＳ１） （５）
ΔＶ３－ΔＶ１＝－２ＫＨ・Ｂin－（ＶＯＳ２－ＶＯＳ１） （６）
ΔＶ２－ΔＶ４＝＋２ＫＨ・Ｂin＋（ＶＯＳ２－ＶＯＳ１） （７）
ΔＶ４－ΔＶ２＝－２ＫＨ・Ｂin－（ＶＯＳ２－ＶＯＳ１） （８）
ΔＶ１－ΔＶ３＝＋２ＫＨ・Ｂin＋（ＶＯＳ２－ＶＯＳ１） （５）
ΔＶ３－ΔＶ１＝－２ＫＨ・Ｂin－（ＶＯＳ２－ＶＯＳ１） （６）
ΔＶ２－ΔＶ４＝＋２ＫＨ・Ｂin＋（ＶＯＳ２－ＶＯＳ１） （７）
ΔＶ４－ΔＶ２＝－２ＫＨ・Ｂin－（ＶＯＳ２－ＶＯＳ１） （８）
【0064】
各方向間でそれぞれオフセット電圧は異なるので、オフセット電圧の影響は、差分処理では打ち消されない。第１の方向対を成す各方向間の差分及び第２の方向対を成す各方向間の差分は、縦軸切片が（ＶＯＳ２－ＶＯＳ１）または（ＶＯＳ１－ＶＯＳ２）となる非理想的な特性となる。
【0065】
ここで、傾きの値「２ＫＨ」から差動入力電圧ΔＶがゼロ（ΔＶ＝０）となる磁束密度Ｂin（横軸切片）を求めると、第１の方向対及び第２の方向対に対応した水平ホール素子２０の磁気オフセットＢＯＳＤＰ１、ＢＯＳＤＰ２は、それぞれ下記式（９）、（１０）で表すことができる。
ＢＯＳＤＰ１＝（ＶＯＳ２－ＶＯＳ１）／２ＫＨ （９）
ＢＯＳＤＰ２＝（ＶＯＳ１－ＶＯＳ２）／２ＫＨ （１０）
ＢＯＳＤＰ１＝（ＶＯＳ２－ＶＯＳ１）／２ＫＨ （９）
ＢＯＳＤＰ２＝（ＶＯＳ１－ＶＯＳ２）／２ＫＨ （１０）
【0066】
図７及び図８は、それぞれ、図６（ａ）に示される場合、すなわち磁気オフセットＢＯＳＤＰ１が正（ＢＯＳＤＰ１＝（ＶＯＳ２－ＶＯＳ１）／２ＫＨ＞０）である場合の磁束密度Ｂinに対する信号Ｓ１及び信号Ｓ３の関係を説明する概略図である。
【0067】
図９及び図１０は、それぞれ、図６（ｂ）に示される場合、すなわち磁気オフセットＢＯＳＤＰ２が負（ＢＯＳＤＰ２＝（ＶＯＳ１－ＶＯＳ２）／２ＫＨ＜０）である場合の磁束密度Ｂinに対する信号Ｓ１及び信号Ｓ３の関係を説明する概略図である。図７及び図９に示される破線ＢＬＯＤ１～ＢＬＯＤ４は、それぞれ、第１～４の方向に対応した磁束密度Ｂinに対する信号Ｓ１を表している。
【0068】
図７及び図９によれば、破線ＢＬＯＤ１～ＢＬＯＤ４は、実線ＬＩＤ１～ＬＩＤ４に対して、縦軸方向に電圧ＧＶＯＳＡだけシフトしている。ここで、電圧ＧＶＯＳＡは、増幅率Ｇと入力オフセット電圧ＶＯＳＡとの積である。磁気オフセットＢＯＳＤＰ１が正であれば、磁電変換スイッチング特性は、図８に示されるように、動作点ＢＯＰ及び復帰点ＢＲＰが共に磁束密度正方向（図中右方向）にシフトする。磁気オフセットＢＯＳＤＰ２が負であれば、磁電変換スイッチング特性は、図１０に示されるように、動作点ＢＯＰ及び復帰点ＢＲＰが共に磁束密度負方向（図中左方向）にシフトする。
【0069】
上記式（９）、（１０）において、｜ＶＯＳ２－ＶＯＳ１｜が０又は磁気オフセットＢＯＳＤＰ１、ＢＯＳＤＰ２が無視できる程に｜ＶＯＳ２－ＶＯＳ１｜が小さい（この状態を「略０」と呼称する。）、すなわちオフセット電圧ＶＯＳ２とオフセット電圧ＶＯＳ１とが等しい又は磁気オフセットＢＯＳＤＰ１、ＢＯＳＤＰ２が無視できる程に差異が小さければ（この状態を「同程度」と呼称する。）、磁気オフセットＢＯＳＤＰ１、ＢＯＳＤＰ２を無視することができる。
【0070】
しかしながら、半導体装置１Ａにおいて、｜ＶＯＳ２－ＶＯＳ１｜が略０となるホール素子を常に適用できるとは限らない。そこで、本実施形態では、いわゆる４方向駆動信号処理を用いることなく、オフセット電圧の差分（ＶＯＳ２－ＶＯＳ１）の影響を打ち消す新たな技術を提案している。
【0071】
上記式（９）、（１０）の右辺は、絶対値が等しく、符号が正負逆の関係である。このことに着目し、本実施形態では、検出している磁場の極性、すなわちラッチ回路８０Ａの出力信号である信号Ｓ３のレベルに応じて、駆動電流の方向を、第１の方向対とするか第２の方向対とするかを切り替えている。
【0072】
磁気スイッチ１０Ａにおいて、信号Ｓ３のレベルに応じて駆動電流の方向を切り替えない場合、動作点ＢＯＰ及び復帰点ＢＲＰは、磁束密度Ｂin＝０に対して非対称である。すなわち、磁気スイッチ１０Ａは、信号Ｓ３のレベルに応じて駆動電流の方向を切り替えない場合、例えば、図８及び図１０に示されるように、非対称な磁電変換スイッチング特性を有している。
【0073】
磁気スイッチ１０Ａは、信号Ｓ３のレベルに応じて駆動電流の方向を切り替えることによって、Ｓ極側の動作点ＢＯＰを、Ｂin＝０の直線に対して反転させたＮ極側の復帰点ＢＲＰを得る。すなわち、磁気スイッチ１０Ａは、信号Ｓ３のレベルに応じて駆動電流の方向を切り替えることによって、Ｂin＝０の直線に対して線対称な磁電変換スイッチング特性を得る。
【0074】
図１１は、水平ホール素子２０自身の磁気オフセットＢＯＳＤＰが正である場合に、磁束密度Ｂinに対する信号Ｓ１及び信号Ｓ３の関係を説明する概略図である。
【0075】
図１１において、実線ＬＤＰ１は、駆動電流の方向対が第１の方向対である場合に磁気オフセットＢＯＳＤＰが正となる磁電変換特性を示している。実線ＬＤＰ２は、駆動電流の方向対が第２の方向対である場合に磁気オフセットＢＯＳＤＰが負となる磁電変換特性を示している。破線ＢＬｉｄは、磁気オフセットＢＯＳ＝０となる理想的な磁電変換特性を示している。白抜き矢印（１）、（１ａ）、（２）、（３）、（３ａ）及び（４）は、磁電変換特性のヒステリシスの軌跡を表している。
【0076】
また、図１１に示される磁電変換特性は、信号Ｓ３がＨレベルかつ第１の期間Φ１では第３の方向が選択され、信号Ｓ３がＨレベルかつ第２の期間Φ２では第１の方向が選択され、信号Ｓ３がＬレベルかつ第１の期間Φ１では第２の方向が選択され、信号Ｓ３がＬレベルかつ第２の期間Φ２では第４の方向が選択される場合の例である。この例は、第１の制御論理パターンに対応している。
【0077】
第１の制御論理パターンでは、第１の制御信号としての駆動制御信号Ｓｄ１が出力端子５６ａから出力される。同様に、第２、３、４の制御信号としての駆動制御信号Ｓｄ２、Ｓｄ３、Ｓｄ４が、それぞれ、出力端子５６ｂ、５６ｃ、５６ｄから出力される。また、伝達制御信号Ｓｔ１、Ｓｔ２が、それぞれ、出力端子５６ｅ、５６ｆから出力される。
【0078】
駆動制御信号Ｓｄ１～Ｓｄ４及び伝達制御信号Ｓｔ１、Ｓｔ２に基づくスイッチＳＰ１～ＳＰ４、ＳＮ１～ＳＮ４及びスイッチＳＳ１～ＳＳ４の開閉動作によって、信号Ｓ３がＨレベルかつ第１の期間Φ１では第３の方向が選択され、信号Ｓ３がＨレベルかつ第２の期間Φ２では第１の方向が選択される。
【0079】
信号Ｓ３がＨレベルで磁束密度ＢinがＳ極側に増加する段階では、実線ＬＤＰ１に対応した磁電変換特性の軌跡を辿る（白抜き矢印（１））。ＳＨ比較器４０Ａに入力される電圧、すなわち信号Ｓ１の電圧が第１の電圧としての基準電圧ＶＢＯＰを上回る（ΔＶ・Ｇ＞ＶＢＯＰ）と、信号Ｓ３はＬレベルへ遷移する。基準電圧ＶＢＯＰは、磁電変換特性において、磁束密度Ｂinが動作点ＢＯＰにおける電圧である。
【0080】
信号Ｓ３のレベル遷移に伴って、ＳＨ比較器４０Ａの基準電圧は、基準電圧ＶＢＯＰから第２の電圧としての基準電圧ＶＢＲＰに切り替えられる。基準電圧ＶＢＲＰは、磁電変換特性において、磁束密度Ｂinが復帰点ＢＲＰにおける電圧である。基準電圧ＶＢＲＰは、基準電圧ＶＢＯＰに対して正負が逆の電圧である。
【0081】
信号Ｓ３がＬレベルの場合、駆動電流の方向は、第２の方向又は第４の方向が選択されるため、実線ＬＤＰ２に対応した磁電変換特性へシフトする（白抜き矢印（２））。その後、さらに磁束密度ＢinがＳ極側に増加する場合、電圧Ｖは実線ＬＤＰ２に沿ってさらに正側に増大する（白抜き矢印（３ａ））。一方、磁束密度ＢinがＳ極減少、Ｂin＝０、さらにＮ極増加に転じる際の軌跡は白抜き矢印（３）である。さらに、磁束密度ＢinがＮ極側に増加し、ＳＨ比較器４０Ａに入力される電圧、すなわち信号Ｓ１の電圧が基準電圧ＶＢＲＰを負側に上回る（ΔＶ・Ｇ＜ＶＢＲＰ）と、信号Ｓ３はＨレベルへ遷移する。信号Ｓ３のレベル遷移に伴って、ＳＨ比較器４０Ａの基準電圧は、基準電圧ＶＢＲＰから基準電圧ＶＢＯＰに切り替えられる。
【0082】
信号Ｓ３がＨレベルの場合、駆動電流の方向は、第３の方向又は第１の方向が選択されるため、実線ＬＤＰ１に対応した磁電変換特性へシフトする（白抜き矢印（４））。その後、さらに磁束密度ＢinがＮ極側に増加する場合、電圧Ｖは実線ＬＤＰ１に沿ってさらに負側に増大する（白抜き矢印（１ａ））。一方、磁束密度ＢinがＮ極減少、Ｂin＝０、さらにＳ極増加に転じる際の軌跡は、上述した白抜き矢印（１）である。本実施形態では、磁電変換特性におけるヒステリシスの軌跡の形状が平行四辺形状になる。
【0083】
磁気スイッチ１０Ａでは、実線ＬＤＰ１に対応した磁電変換特性と実線ＬＤＰ２に対応した磁電変換特性との間を遷移する。上述した水平ホール素子２０自身の磁気オフセットＢＯＳＤＰが正となる場合、磁束密度ＢinがＳ極側に増加する方向に変化する際には、第３の方向及び第１の方向の駆動電流が用いられる。また、磁束密度ＢinがＮ極側に増加する方向に変化する際には、第２の方向及び第４の方向の駆動電流が用いられる。従って、動作点ＢＯＰは、その設計値（以下、「動作点設計値」とする。）ＢＯＰｉｄから磁気オフセットＢＯＳＤＰの分だけ低感度側（Ｂin＝０から離れる方向）にシフトしている。また、復帰点ＢＲＰは、その設計値（以下、「復帰点設計値」とする。）ＢＲＰｉｄから磁気オフセットＢＯＳＤＰの分だけ低感度側にシフトしている。
【0084】
水平ホール素子２０自身の磁気オフセットＢＯＳＤＰが正となる場合、下記式（１１）～（１６）が成立している。ここで、ＢＨＹＳ、ＢＨＹＳｉｄ及びＢＯＳは、それぞれ、ヒステリシス幅、ヒステリシス幅ＢＨＹＳの設計値及び磁気スイッチ１０Ａの磁電変換スイッチング特性上の磁気オフセットである。
ＢＯＰ＝ＢＯＰｉｄ＋ＢＯＳＤＰ （１１）
ＢＲＰ＝ＢＲＰｉｄ－ＢＯＳＤＰ （１２）
ＢＨＹＳ＝ＢＨＹＳｉｄ＋２ＢＯＳＤＰ （１３）
ＢＯＳ＝（ＢＯＰ＋ＢＲＰ）／２＝０ （１４）
ＢＯＰｉｄ＝ＶＢＯＰ／（２ＧＫＨ） （１５）
ＢＲＰｉｄ＝ＶＢＲＰ／（２ＧＫＨ） （１６）
ＢＯＰ＝ＢＯＰｉｄ＋ＢＯＳＤＰ （１１）
ＢＲＰ＝ＢＲＰｉｄ－ＢＯＳＤＰ （１２）
ＢＨＹＳ＝ＢＨＹＳｉｄ＋２ＢＯＳＤＰ （１３）
ＢＯＳ＝（ＢＯＰ＋ＢＲＰ）／２＝０ （１４）
ＢＯＰｉｄ＝ＶＢＯＰ／（２ＧＫＨ） （１５）
ＢＲＰｉｄ＝ＶＢＲＰ／（２ＧＫＨ） （１６）
【0085】
上記式（１１）及び上記式（１２）によれば、動作点ＢＯＰ及び復帰点ＢＲＰは、その設計値である動作点設計値ＢＯＰｉｄ及び復帰点設計値ＢＲＰｉｄからのずれ量の絶対値がＢＯＳＤＰと等しく、かつ逆符号である。従って、磁気スイッチ１０Ａでは、磁電変換スイッチング特性の対称性が確保されたまま、Ｓ極及びＮ極の両極において感度がシフトしたかのように動作する。上述した水平ホール素子２０自身の磁気オフセットＢＯＳＤＰが正となる場合、磁気スイッチ１０Ａは、Ｓ極及びＮ極の両極において低感度にずれたかのように動作する。
【0086】
図１２は、水平ホール素子２０自身の磁気オフセットＢＯＳＤＰが負である場合に、磁束密度Ｂinに対する信号Ｓ１及び信号Ｓ３の関係を説明する概略図である。
【0087】
図１２において、実線ＬＤＰ１、実線ＬＤＰ２、破線ＢＬid並びに白抜き矢印（１）、（１ａ）、（２）、（３）、（３ａ）及び（４）は、図１１と同様である。また、図１２に示される磁電変換特性は、信号Ｓ３がＨレベルかつ第１の期間Φ１では第２の方向が選択され、信号Ｓ３がＨレベルかつ第２の期間Φ２では第４の方向が選択され、信号Ｓ３がＬレベルかつ第１の期間Φ１では第３の方向が選択され、信号Ｓ３がＬレベルかつ第２の期間Φ２では第１の方向が選択される場合の例である。この例は、第２の制御論理パターンに対応している。
【0088】
第２の制御論理パターンでは、第５の制御信号としての駆動制御信号Ｓｄ１が出力端子５６ａから出力される。同様に、第６、７、８の制御信号としての駆動制御信号Ｓｄ２、Ｓｄ３、Ｓｄ４が、それぞれ、出力端子５６ｂ、５６ｃ、５６ｄから出力される。また、伝達制御信号Ｓｔ１、Ｓｔ２が、それぞれ、出力端子５６ｅ、５６ｆから出力される。
【0089】
駆動制御信号Ｓｄ１～Ｓｄ４及び伝達制御信号Ｓｔ１、Ｓｔ２に基づくスイッチＳＰ１～ＳＰ４、ＳＮ１～ＳＮ４及びスイッチＳＳ１～ＳＳ４の開閉動作によって、信号Ｓ３がＨレベルかつ第１の期間Φ１では第２の方向が選択され、信号Ｓ３がＨレベルかつ第２の期間Φ２では第４の方向が選択され、信号Ｓ３がＬレベルかつ第１の期間Φ１では第１の方向が選択され、信号Ｓ３がＬレベルかつ第２の期間Φ２では第３の方向が選択される。
【0090】
信号Ｓ３がＨレベルで磁束密度ＢinがＳ極側に増加する段階では、実線ＬＤＰ２に対応した磁電変換特性の軌跡を辿る（白抜き矢印（１））。ＳＨ比較器４０Ａに入力される電圧、すなわち信号Ｓ１の電圧が基準電圧ＶＢＯＰを正側に上回る（ΔＶ・Ｇ＞ＶＢＯＰ）と、信号Ｓ３はＬレベルへ遷移する。信号Ｓ３のレベル遷移に伴って、ＳＨ比較器４０Ａの基準電圧は、基準電圧ＶＢＯＰから基準電圧ＶＢＲＰに切り替えられる。
【0091】
信号Ｓ３がＬレベルの場合、駆動電流の方向は、第３の方向又は第１の方向が選択されるため、実線ＬＤＰ１に対応した磁電変換特性へシフトする（白抜き矢印（２））。その後、さらに磁束密度ＢinがＳ極側に増加する場合、電圧Ｖは実線ＬＤＰ１に沿ってさらに正側に増大する（白抜き矢印（３ａ））。
【0092】
一方、磁束密度ＢinがＳ極減少、Ｂin＝０、さらにＮ極増加に転じる際の軌跡は白抜き矢印（３）である。さらに、磁束密度ＢinがＮ極側に増加し、ＳＨ比較器４０Ａに入力される電圧、すなわち信号Ｓ１の電圧が基準電圧ＶＢＲＰを負側に上回る（ΔＶ・Ｇ＜ＶＢＲＰ）と、信号Ｓ３はＨレベルへ遷移する。信号Ｓ３のレベル遷移に伴って、ＳＨ比較器４０Ａの基準電圧は、基準電圧ＶＢＲＰから基準電圧ＶＢＯＰに切り替えられる。
【0093】
信号Ｓ３がＨレベルの場合、駆動電流の方向は、第２の方向又は第４の方向が選択されるため、実線ＬＤＰ２に対応した磁電変換特性へシフトする（白抜き矢印（４））。その後、さらに磁束密度ＢinがＮ極側に増加する場合、電圧Ｖは実線ＬＤＰ２に沿ってさらに負側に増大する（白抜き矢印（１ａ））。一方、磁束密度ＢinがＮ極減少、Ｂin＝０、さらにＳ極増加に転じる際の軌跡は、上述した白抜き矢印（１）である。
【0094】
磁気スイッチ１０Ａでは、実線ＬＤＰ１に対応した磁電変換特性と実線ＬＤＰ２に対応した磁電変換特性との間を遷移する。上述した水平ホール素子２０自身の磁気オフセットＢＯＳＤＰが負となる場合、磁束密度ＢinがＳ極側に増加する方向に変化する際には、第２の方向及び第４の方向の駆動電流が用いられる。
【0095】
また、磁束密度ＢinがＮ極側に増加する方向に変化する際には、第３の方向及び第１の方向の駆動電流が用いられる。従って、動作点ＢＯＰは、動作点設計値ＢＯＰｉｄから磁気オフセットＢＯＳＤＰの分だけ高感度側（Ｂin＝０に近づく方向）にシフトしている。また、復帰点ＢＲＰは、復帰点設計値ＢＲＰｉｄから磁気オフセットＢＯＳＤＰの分だけ高感度側にシフトしている。
【0096】
上述した水平ホール素子２０自身の磁気オフセットＢＯＳＤＰが負となる場合、下記式（１７）～（１９）が成立している。なお、磁電変換スイッチング特性上の磁気オフセットＢＯＳは、上述した式（１４）と同じ、すなわち０である。
ＢＯＰ＝ＢＯＰｉｄ－ＢＯＳＤＰ （１７）
ＢＲＰ＝ＢＲＰｉｄ＋ＢＯＳＤＰ （１８）
ＢＨＹＳ＝ＢＨＹＳｉｄ－２ＢＯＳＤＰ （１９）
ＢＯＰ＝ＢＯＰｉｄ－ＢＯＳＤＰ （１７）
ＢＲＰ＝ＢＲＰｉｄ＋ＢＯＳＤＰ （１８）
ＢＨＹＳ＝ＢＨＹＳｉｄ－２ＢＯＳＤＰ （１９）
【0097】
上記式（１７）及び上記式（１８）によれば、動作点ＢＯＰ及び復帰点ＢＲＰは、その設計値である動作点設計値ＢＯＰｉｄ及び復帰点設計値ＢＲＰｉｄからのずれ量の絶対値がＢＯＳＤＰと等しく、かつ逆符号である。従って、磁気スイッチ１０Ａでは、磁電変換スイッチング特性の対称性が確保されたまま、Ｓ極及びＮ極の両極において感度がシフトしたかのように動作する。上述した水平ホール素子２０自身の磁気オフセットＢＯＳＤＰが負となる場合、磁気スイッチ１０Ａは、Ｓ極及びＮ極の両極において高感度にずれたかのように動作する。
【0098】
続いて、磁束密度Ｂin及び信号Ｓ３が示す磁気の検知状態の関係について説明する。
図１３は、基準クロック信号ＣＬＫ、磁束密度Ｂin及び磁気の検知状態の関係を説明する概略図である。なお、説明に際して、ラッチ回路８０Ａは、時刻ｔ＝０にリセットされているものとする。また、磁束密度Ｂin及び信号Ｓ３の時刻ｔ＝０における値である初期値は、それぞれ、磁束密度Ｂin＝０及び信号Ｓ３＝Ｈレベルとする。
図１３は、基準クロック信号ＣＬＫ、磁束密度Ｂin及び磁気の検知状態の関係を説明する概略図である。なお、説明に際して、ラッチ回路８０Ａは、時刻ｔ＝０にリセットされているものとする。また、磁束密度Ｂin及び信号Ｓ３の時刻ｔ＝０における値である初期値は、それぞれ、磁束密度Ｂin＝０及び信号Ｓ３＝Ｈレベルとする。
【0099】
基準クロック信号ＣＬＫは、第１の期間Φ１でＨレベル、第２の期間Φ２でＬレベルになる周期信号である。ラッチ回路８０Ａは、第２の期間Φ２の最後のタイミングで信号Ｓ３がオフセットキャンセルされた磁電変換特性に基づき、磁束密度Ｂinの判定結果を更新する。
【0100】
磁束密度Ｂinが時刻ｔ＝０から時間の経過とともに動作点ＢＯＰを正側に（図中、下から上へ）超えてＳ極検知の状態に遷移すると、最初に第１の期間Φ１を迎える時刻ｔ１からＳ極検知の判定動作を開始する。時刻ｔ１では直前の検知状態であるＮ極検知が保持される。その後、磁束密度Ｂinが動作点ＢＯＰを超えた状態、すなわちＳ極検知の状態が維持されたまま期間ＴＣを経過して時刻ｔ２になると、ラッチ回路８０Ａは、Ｓ極検知を示すＬレベルの信号Ｓ３を出力する。すなわち、時刻ｔ２において、磁束密度Ｂinの判定結果は、Ｎ極検知からＳ極検知に更新される。
【0101】
さらに時間が経過して磁束密度Ｂinが、Ｓ極からＮ極に変化して、復帰点ＢＲＰを負側に（図中、上から下へ）超えた状態に遷移すると、最初に第１の期間Φ１を迎える時刻ｔ３からＮ極検知の判定動作を開始する。時刻ｔ３では直前の検知状態であるＳ極検知が保持される。その後、磁束密度ＢinがＮ極検知の状態が維持されたまま期間ＴＣを経過して時刻ｔ４になると、ラッチ回路８０Ａは、Ｎ極検知を示すＨレベルの信号Ｓ３を出力する。すなわち、時刻ｔ４において、磁束密度Ｂinの判定結果は、Ｓ極検知からＮ極検知に更新される。磁束密度Ｂinが周期的に変動する場合、上述した動作を繰り返す。
【0102】
このようにして、ＬレベルとＨレベルとの間を遷移する信号Ｓ３は、ラッチ回路８０Ａから、出力端子１２、制御回路５０及びＳＨ比較器４０Ａへ送られる。制御回路５０には、信号Ｓ３とともに基準クロック信号ＣＬＫが入力される。制御回路５０では、入力される信号Ｓ３及び基準クロック信号ＣＬＫに基づいて、駆動制御信号Ｓｄ１～Ｓｄ４及び伝達制御信号Ｓｔ１、Ｓｔ２が生成される。
【0103】
図１４は、制御回路５０に入力される基準クロック信号ＣＬＫ及び信号Ｓ３並びに制御回路５０から出力される駆動制御信号Ｓｄ１～Ｓｄ４及び伝達制御信号Ｓｔ１、Ｓｔ２のタイミングチャートである。なお、本図に示されるタイミングチャートは、上述した第１の制御論理パターンが適用されている場合である。また、図１３と同様に、ラッチ回路８０Ａは、時刻ｔ＝０にリセットされているものとし、磁束密度Ｂin及び信号Ｓ３の時刻ｔ＝０における値である初期値は、それぞれ、磁束密度Ｂin＝０及び信号Ｓ３＝Ｈレベルとする。
【0104】
制御回路５０は、信号Ｓ３に基づいて、Ｎ極検知時のテーブル（図４）に従う第１のモードと、Ｓ極検知時のテーブル（図４）に従う第２のモードとが切り替えられる。図１４に示すタイミングチャートでは、時刻０＜ｔ＜ｔ２及びｔ≧ｔ４ではＮ極検知、時刻ｔ２≦ｔ＜ｔ４ではＳ極検知となる。
【0105】
Ｎ極検知では、駆動制御信号Ｓｄ１、Ｓｄ２及び伝達制御信号Ｓｔ２、Ｓｔ１が、基準クロック信号ＣＬＫに同期して動作する。駆動制御信号Ｓｄ１と駆動制御信号Ｓｄ２とは、Ｌレベル及びＨレベルのレベルが互いに異なる状態、すなわち逆相で出力される。伝達制御信号Ｓｔ２と伝達制御信号Ｓｔ１も、駆動制御信号Ｓｄ１と駆動制御信号Ｓｄ２と同様に、逆相で出力される。
【0106】
故に、Ｎ極検知となる、時刻０＜ｔ＜ｔ２及びｔ≧ｔ４では、駆動制御信号Ｓｄ１及び伝達制御信号Ｓｔ２は、第１の期間Φ１でＨレベルとなり、第２期間Φ２でＬレベルとなる。駆動制御信号Ｓｄ２及び伝達制御信号Ｓｔ１は、第１の期間Φ１でＬレベルとなり、第２期間Φ２でＨレベルとなる。
【0107】
一方、Ｓ極検知では、駆動制御信号Ｓｄ３、Ｓｄ４及び伝達制御信号Ｓｔ１、Ｓｔ２が、基準クロック信号ＣＬＫに同期して動作する。駆動制御信号Ｓｄ３及び駆動制御信号Ｓｄ４は、逆相で出力される。伝達制御信号Ｓｔ１及び伝達制御信号Ｓｔ２は逆相で出力される。
【0108】
従って、Ｓ極検知となる、時刻ｔ２＜ｔ＜ｔ４では、駆動制御信号Ｓｄ３及び伝達制御信号Ｓｔ１は、第１の期間Φ１でＨレベルとなり、第２期間Φ２でＬレベルとなる。駆動制御信号Ｓｄ４及び伝達制御信号Ｓｔ２は、第１の期間Φ１でＬレベルとなり、第２期間Φ２でＨレベルとなる。
【0109】
このように、磁気スイッチ１０Ａは、所定の基準電圧を複数候補から切り替えて出力可能に構成されるＳＨ比較器４０Ａを備えている。磁気スイッチ１０Ａ及び磁気スイッチ１０Ａを備える半導体装置１Ａによれば、信号Ｓ３のレベルに応じて駆動電流の方向を切り替えることによって、Ｓ極側の動作点ＢＯＰをＢin＝０の直線に対して反転させたＮ極側の復帰点ＢＲＰ又はＮ極側の復帰点ＢＲＰをＢin＝０の直線に対して反転させたＳ極側の動作点ＢＯＰを得ることができる。Ｓ極側の動作点ＢＯＰをＢin＝０の直線に対して反転させたＮ極側の復帰点ＢＲＰを得るか、Ｎ極側の復帰点ＢＲＰをＢin＝０の直線に対して反転させたＳ極側の動作点ＢＯＰを得るかは、スイッチＳＬ１ａ、ＳＬ１ｂ、ＳＬ１ｃ及びスイッチＳＬ２ａ、ＳＬ２ｂ、ＳＬ２ｃの開閉状態を切り替えることによって変更することができる。
【0110】
本実施形態によれば、信号Ｓ３のレベルに応じて駆動電流の方向を切り替える２方向駆動のスピニングカレント法を用いて、残留オフセット電圧の影響をＳ極側及びＮ極側に対して線対称に生じさせることができるので、対称性の高いヒステリシス特性を得ることができる。従って、本実施形態によれば、動作点ＢＯＰと復帰点ＢＲＰの絶対値が等しい磁電変換スイッチング特性、すなわち、Ｓ極及びＮ極で線対称な磁電変換スイッチング特性を得ることができる。
【0111】
上述したように、磁気スイッチ１０Ａ全体の磁電変換スイッチング特性は、Ｓ極及びＮ極で線対称な磁電変換スイッチング特性になる。従って、本実施形態によれば、信号Ｓ３のレベルに応じて駆動電流の方向を切り替える２方向駆動のスピニングカレント法を用いて、４方向駆動のスピニングカレント法と同程度に残留オフセット電圧の影響を抑圧可能な磁電変換スイッチング特性を得ることができる。
【0112】
また、２方向駆動のスピニングカレント法を用いるため、１方向当たりの処理時間が同じであっても、４方向駆動のスピニングカレント法に対して、磁極の検知判定に要する処理時間を半分にすることができる。従って、磁気スイッチ１０Ａ及び磁気スイッチ１０Ａを備える半導体装置１Ａは、４方向駆動のスピニングカレント法を用いる磁気スイッチ及びこれを備える半導体装置に対して、１方向当たりの処理時間が同じであっても、短時間で信号処理することができる。
【0113】
なお、４方向駆動のスピニングカレント法を用いる磁気スイッチ及びこれを備える半導体装置において、基準クロック周波数を高くすれば、１周期当たりの処理時間を同じにすることができるかもしれない。しかしながら、基準クロック周波数を高くする場合、増幅器や比較器の帯域幅を上げざるを得ず、消費電力が増大してしまう。従って、磁気スイッチ１０Ａ及び磁気スイッチ１０Ａを備える半導体装置１Ａは、４方向駆動のスピニングカレント法を用いる磁気スイッチ及びこれを備える半導体装置に対して、全駆動方向（１周期）当たりの処理時間が同じであっても、低消費電力で信号処理することができる。
【0114】
本実施形態によれば、信号Ｓ３のレベルに応じて、駆動電流の方向を、水平ホール素子２０自身の磁気オフセットＢＯＳＤＰが、正となるように割り当てるか、負となるように割り当てるかによって、異なる２パターンの線対称な磁電変換スイッチング特性を得ることができる。水平ホール素子２０自身の磁気オフセットＢＯＳＤＰが正となる場合、見かけ上の感度のずれを低感度側へのずれとすることができる。水平ホール素子２０自身の磁気オフセットＢＯＳＤＰが負となる場合、見かけ上の感度のずれを高感度側へのずれとすることができる。また、本実施形態によれば、異なる２パターンの線対称な磁電変換スイッチング特性から所望する１パターンの線対称な磁電変換スイッチング特性を切り替えて選択することができる。
【0115】
本実施形態によれば、事前の調整作業によって動作点ＢＯＰ及び復帰点ＢＲＰの最適化が可能になる。例えば、駆動電流の方向の組み合わせ毎の磁気オフセットＢＯＳＤＰのバラツキがシステマティックであって磁気オフセットＢＯＳＤＰの極性が既知の場合、事前に、磁気オフセットＢＯＳＤＰのずれ量を予め見越した基準電圧ＶＢＲＰ、ＶＢＲＰの絶対値を調整すればよい。
【0116】
一方、駆動電流の方向の組み合わせ毎の磁気オフセットＢＯＳＤＰのランダムバラツキが大きく、極性が既知でない場合、まず、半導体装置１Ａが備える磁気スイッチ１０Ａの磁電変換スイッチング特性における磁気オフセットＢＯＳを測定する。そして、磁電変換スイッチング特性における磁気オフセットＢＯＳの測定結果を考慮したヒューズトリミングやＥＥＰＲＯＭ書き込み等の調整工程を追加すればよい。
【0117】
本実施形態によれば、水平ホール素子２０自身の磁気オフセットＢＯＳＤＰの大きさに関わらず残留オフセット電圧の影響をＳ極側及びＮ極側に対して線対称に生じさせることができる。従って、水平ホール素子２０自身の磁気オフセットＢＯＳＤＰを抑えるために、必ずしも複数のホール素子セルを並列接続した水平ホール素子２０を適用しなくてもよい。本実施形態によれば、チップ占有面積及び消費電流を増大させることなくＳ極及びＮ極で線対称な磁電変換スイッチング特性を得ることができる。
【0118】
【0119】
半導体装置１Ｂは、半導体装置１Ａに対して、節点Ｐ１から節点Ｐ４に接続される水平ホール素子２０の代わりに、垂直ホール素子６０を備えている点で相違するが、その他の点は同様である。そこで、本実施形態では、垂直ホール素子６０を中心に説明し、半導体装置１Ａと重複する説明については省略する。
【0120】
半導体装置１Ｂは、半導体基板２に設けられた磁気スイッチ１０Ｂを備えている。磁気スイッチ１０Ｂは、駆動端子１１Ｐ、１１Ｎと、出力端子１２と、垂直ホール素子６０と、スイッチＳＰ１～ＳＰ４、ＳＮ１～ＳＮ４及びスイッチＳＳ１～ＳＳ４と、増幅器３０と、ＳＨ比較器４０Ａと、制御回路５０と、ラッチ回路８０Ａとを備えている。
【0121】
垂直ホール素子６０は、電極６１～６５を有し、例えば、電極６１から電極６５が、Ｙ軸方向に沿って所定距離を隔てて配置されている。Ｙ軸方向に沿う方向における最も端に位置する二つの電極６１、６５は配線６６で接続（短絡）されている。電極６１、６５は、配線６６を介して節点Ｐ３と接続されている。電極６２は節点Ｐ２と接続される。電極６３は節点Ｐ１と接続されている。電極６４は節点Ｐ４と接続されている。
【0122】
上述したように構成される磁気スイッチ１０Ｂでは、磁気スイッチ１０Ａと同様に、第１の電流駆動方向～第４の電流駆動方向を定義することができる。例えば、駆動電流が、電極６１～６５のうち中心に位置する３番目の電極６３から最も端である１番目の電極６１及び５番目の電極６５へ流れる方向を、第１の電流駆動方向とする（図１６（ａ）参照）。駆動電流が、電極６１及び電極６５から、それぞれ、電極６３へ流れる方向、すなわち第１の電流駆動方向と反対方向を、第２の電流駆動方向とする（図１６（ｂ）参照）。駆動電流が、電極６１～６５のうち２番目に位置する電極６２から４番目に位置する電極６４へ流れる方向を、第３の電流駆動方向とする（図１６（ｃ）参照）。駆動電流が、電極６４から電極６２へ流れる方向、すなわち第３の電流駆動方向と反対方向を、第４の電流駆動方向とする（図１６（ｄ）参照）。
【0123】
上述した例に従えば、垂直ホール素子６０は、第１の電流駆動方向において電極６４と電極６２との間に正のホール起電力を発生し、第３の電流駆動方向において電極６３と電極６１、６５との間に正のホール起電力を発生する。一方、垂直ホール素子６０は、第２の電流駆動方向において電極６４と電極６２との間に負のホール起電力を発生し、第４の電流駆動方向において電極６３と電極６１、６５との間に負のホール起電力を発生する。
【0124】
このように構成される半導体装置１Ｂ及び磁気スイッチ１０Ｂは、半導体装置１Ａ及び磁気スイッチ１０Ａと同様に動作させることができる。半導体装置１Ａ及び磁気スイッチ１０Ａと同様の動作が行われることによって、半導体装置１Ｂ及び磁気スイッチ１０Ｂは、半導体装置１Ａ及び磁気スイッチ１０Ａと同様の効果が得られる。
【0125】
このように、本実施形態によれば、信号Ｓ３のレベルに応じて駆動電流の方向を切り替える２方向駆動のスピニングカレント法を用いて、線対称な磁電変換スイッチング特性を得ることができる。すなわち、４方向駆動のスピニングカレント法と同程度に残留オフセット電圧の影響を抑圧可能な磁電変換スイッチング特性を得ることができる等、第１の実施形態と同様の効果を得ることができる。
【0126】
また、垂直ホール素子６０は、水平ホール素子２０と比べると、その非対称な幾何学構造に起因して、自身の磁気オフセットＢＯＳＤＰが大きい傾向にある。従って、本実施形態における線対称な磁電変換特性を得られる利点は、第１の実施形態における線対称な磁電変換特性を得られる利点と比べてより顕著な利点といえる。
【0127】
なお、図１６に示される垂直ホール素子６０は、Ｙ軸に沿う方向に電極６１～６５が配置され、磁束密度Ｂinの方向がＸ軸と平行な方向である例であるが、垂直ホール素子６０はこの例に限られない。垂直ホール素子６０は、電極６１～６５が配置される方向と、磁束密度Ｂinの方向とが直交する関係にあればよい。例えば、垂直ホール素子６０は、Ｘ軸に沿う方向に電極６１～６５が配置され、磁束密度Ｂinの方向がＹ軸と平行な方向でもよい。
【0128】
［第３の実施形態］
図１７は、第３の実施形態に係る半導体装置１Ｃの構成を示す概略図である。
図１７は、第３の実施形態に係る半導体装置１Ｃの構成を示す概略図である。
【0129】
半導体装置１Ｃは、半導体装置１Ａに対して、信号Ｓ３に基づいて入力端子と出力先を切り替えるチョッパースイッチ７０をさらに備える点と、ＳＨ比較器４０Ａの代わりにＳＨ比較器４０Ｃを備える点と、ラッチ回路８０Ａの代わりにラッチ回路８０Ｃを備える点とで相違するが、その他の点は同様である。そこで、本実施形態では、上記相違する点を中心に説明し、半導体装置１Ａと重複する説明については省略する。
【0130】
半導体装置１Ｃは、半導体基板２に設けられた磁気スイッチ１０Ｃを備えている。磁気スイッチ１０Ｃは、駆動端子１１Ｐ、１１Ｎと、出力端子１２と、水平ホール素子２０と、スイッチＳＰ１～ＳＰ４、ＳＮ１～ＳＮ４と、スイッチＳＳ１～ＳＳ４と、チョッパースイッチ７０と、増幅器３０と、ＳＨ比較器４０Ｃと、制御回路５０と、ラッチ回路８０Ｃとを備えている。
【0131】
チョッパースイッチ７０は、比較回路としてのＳＨ比較器４０Ｃよりも前段に配設される。図１７に例示される半導体装置１Ｃでは、スイッチＳＳ１～ＳＳ４の各第２端と増幅器３０の正相入力端子ＩＮＰ及び逆相入力端子ＩＮＮとの間に接続されている。
【0132】
チョッパースイッチ７０は、差動入力部と、差動出力部と、差動入力部と差動出力部とを接続する経路を２通りに切り替え可能な切替部と、当該経路を切り替える制御信号である信号Ｓ３が入力される制御端子と、を有している。
【0133】
チョッパースイッチ７０において、差動入力部は、第１の入力端及び第２の入力端を含んでいる。第１の入力端及び第２の入力端は、それぞれ、スイッチＳＳ１、ＳＳ２及びスイッチＳＳ３、ＳＳ４の各第２端と接続されている。差動出力部は、第１の出力端及び第２の出力端を含んでいる。第１の出力端及び第２の出力端は、それぞれ、正相入力端子ＩＮＰ及び逆相入力端子ＩＮＮと接続されている。
【0134】
チョッパースイッチ７０の切替部は、第１の入力端及び第２の入力端と第１の出力端及び第２の出力端との間を、それぞれ開閉可能に接続する４個の経路を有している。上記４個の経路は、第１の入力端と第１の出力端とを開閉可能に接続する第１の経路と、第１の入力端と第２の出力端とを開閉可能に接続する第２の経路と、第２の入力端と第１の出力端とを開閉可能に接続する第３の経路と、第２の入力端と第２の出力端とを開閉可能に接続する第４の経路と、から成る。上記４個の経路は、制御端子から入力される制御信号に基づいて、その開閉状態が切り替え可能である。
【0135】
チョッパースイッチ７０は、第１の経路及び第４の経路が閉じて第２の経路及び第３の経路が開いている第１の接続状態と、第１の経路及び第４の経路が開いて第２の経路及び第３の経路が閉じている第２の接続状態とに切り替え可能に構成されている。ここで、第１の接続状態は、ストレート結線状態であり、第２の接続状態は、クロス結線状態である。
【0136】
チョッパースイッチ７０は、第１の接続状態、すなわちストレート結線状態では、第１の入力端及び第２の入力端から入力された信号が同じ極性のまま第１の出力端及び第２の出力端から出力可能である。また、第２の接続状態、すなわちクロス結線状態では、第１の入力端及び第２の入力端から入力された信号の極性を反転させて（逆の極性にして）第１の出力端及び第２の出力端から出力可能である。
【0137】
図１８は、ＳＨ比較器４０Ｃの一例を示す回路図である。
ＳＨ比較器４０Ｃは、ＳＨ比較器４０Ａに対して、基準電圧回路４６の代わりに基準電圧回路４８を有する点とで相違するが、その他の点は実質的に相違しない。
ＳＨ比較器４０Ｃは、ＳＨ比較器４０Ａに対して、基準電圧回路４６の代わりに基準電圧回路４８を有する点とで相違するが、その他の点は実質的に相違しない。
【0138】
基準電圧回路４８は、所定の基準電圧（定電圧）を出力可能に構成されている。すなわち、ＳＨ比較器４０Ｃは、ＳＨ比較器４０Ａから基準電圧を可変する機能が省略されており、水平ホール素子２０の動作点ＢＯＰ及び復帰点ＢＲＰを設定するための基準電圧が１本化（１個に統合）されている。これは、チョッパースイッチ７０が差動入力される信号の極性を反転出力可能なため、増幅器３０以降に入力される信号の極性を正及び負の何れか一方に統一することができるからである。本実施形態の説明では、所定の基準電圧を、正極性の電圧である基準電圧ＶＢＯＰとする。
【0139】
ラッチ回路８０Ｃは、ラッチ回路８０Ａに対して、入力される信号Ｓ２に対して出力する信号Ｓ３を決定するロジック、すなわち、ラッチ出力信号生成部（図示省略）が異なるが、その他の点は実質的に同様である。ラッチ回路８０Ｃは、入力される信号Ｓ２及び逆相基準クロック信号ＣＬＫＸに基づいて、信号Ｓ２と同じレベルを有する信号又は信号Ｓ２と逆のレベルを有する信号を信号Ｓ３として出力可能に構成されている。すなわち、ラッチ回路８０Ｃは、トグル動作可能に構成される、いわゆるトグル型ラッチ回路である。
【0140】
次に、磁気スイッチ１０Ｃの作用について説明する。
磁気スイッチ１０Ｃでは、磁気スイッチ１０Ａと同様にして、水平ホール素子２０の出力信号がスイッチＳＳ１～ＳＳ４を経由して差動入力部である第１の入力端子及び第２の入力端子からチョッパースイッチ７０に入力される。また、ラッチ回路８０Ａから出力される信号Ｓ３が制御端子からチョッパースイッチ７０に入力される。
磁気スイッチ１０Ｃでは、磁気スイッチ１０Ａと同様にして、水平ホール素子２０の出力信号がスイッチＳＳ１～ＳＳ４を経由して差動入力部である第１の入力端子及び第２の入力端子からチョッパースイッチ７０に入力される。また、ラッチ回路８０Ａから出力される信号Ｓ３が制御端子からチョッパースイッチ７０に入力される。
【0141】
チョッパースイッチ７０は、信号Ｓ３のレベルに応じて、差動入力される信号の極性を反転させずにそのまま出力する第１の接続状態及び差動入力される信号の極性を反転させて出力する第２の接続状態との何れか一方に遷移する。従って、チョッパースイッチ７０は、信号Ｓ３のレベルに応じて、差動入力される信号をそのまま又は差動入力される信号の極性を反転させて出力する。チョッパースイッチ７０に差動入力される信号は、信号Ｓ３のレベルに応じて極性が切り替えられるため、Ｂin＝０（後述する図１９及び図２０）の直線に対して線対称な磁電変換スイッチング特性が得られる。
【0142】
チョッパースイッチ７０の第１の出力端子及び第２の出力端子から出力された信号は、正相入力端子ＩＮＰ及び逆相入力端子ＩＮＮに入力される。増幅器３０内での動作は、上述した通りである。
【0143】
増幅器３０に続くＳＨ比較器４０Ｃでは、ＳＨ比較器４０Ａと同様に、サンプリングした第１の期間Φ１における信号Ｓ１と第２の期間Φ２における信号Ｓ１との差分信号としての差分電圧信号と、所定の基準電圧との比較判定が行われる。ＳＨ比較器４０Ｃは、差分電圧信号と所定の基準電圧との比較判定の結果とレベルとが対応した信号Ｓ２を出力する。所定の基準電圧は、基準電圧回路４８から出力され、信号Ｓ３のレベルの如何によらない定電圧である。信号Ｓ２はＳＨ比較器４０Ｃからラッチ回路８０Ｃに入力される。
【0144】
ラッチ回路８０Ｃは、第２の期間Φ２の最後のタイミング、すなわち逆相基準クロック信号ＣＬＫＸの立下りエッジで、トグル動作を行う。このトグル動作を具体的に説明すれば、信号Ｓ２のレベルがＨレベルの場合、現在保持している信号Ｓ３のレベルから逆のレベルに切り替えられた信号Ｓ３が出力される。信号Ｓ２のレベルがＬレベルの場合、現在保持している信号Ｓ３のレベルを保持した信号Ｓ３が出力される。ラッチ回路８０Ｃから出力された信号Ｓ３は出力端子１２、制御回路５０及びチョッパースイッチ７０に伝送される。制御回路５０における動作は上述した通りである。
【0145】
続いて、磁気スイッチ１０Ｃの磁電変換スイッチング特性について説明する。
磁気スイッチ１０Ｃでは、磁気スイッチ１０Ａと同様に、駆動電流の方向の組み合わせを切り替えるだけでなく、さらに第１の方向対選択時のオフセットキャンセル後の磁電変換特性を信号Ｓ３に応じて、チョッパースイッチ７０に入力される信号の極性を反転させて出力するか、反転させずに出力するかのどちらに切り替える。
磁気スイッチ１０Ｃでは、磁気スイッチ１０Ａと同様に、駆動電流の方向の組み合わせを切り替えるだけでなく、さらに第１の方向対選択時のオフセットキャンセル後の磁電変換特性を信号Ｓ３に応じて、チョッパースイッチ７０に入力される信号の極性を反転させて出力するか、反転させずに出力するかのどちらに切り替える。
【0146】
図１９は、半導体装置１Ｃの水平ホール素子２０自身の磁気オフセットが正である場合における磁束密度Ｂinに対する信号Ｓ１及び信号Ｓ３の関係を説明する概略図である。
【0147】
図１９において、実線ＬＤＰ１Ｓは、駆動電流の方向対が第１の方向対である場合に磁気オフセットＢＯＳＤＰが正となる磁電変換特性を示している。実線ＬＤＰ２Ｃは、駆動電流の方向対が第２の方向対である場合に磁気オフセットＢＯＳＤＰが負となる磁電変換特性を示している。破線ＢＬid１は、駆動電流が第１の方向対である場合に両方向における磁電変換特性の差分をとった磁電変換特性である。破線ＢＬid２は、駆動電流が第２の方向対である場合に両方向における磁電変換特性の差分をとった磁電変換特性である。白抜き矢印（１）、（１ａ）、（２）、（３）、（３ａ）及び（４）は、磁電変換特性のヒステリシスの軌跡を表している。
【0148】
また、図１９に示される磁電変換特性は、信号Ｓ３がＨレベルかつ第１の期間Φ１では第３の方向が選択され、信号Ｓ３がＨレベルかつ第２の期間Φ２では第１の方向が選択され、信号Ｓ３がＬレベルかつ第１の期間Φ１では第４の方向が選択され、信号Ｓ３がＬレベルかつ第２の期間Φ２では第２の方向が選択される場合の例である。また、この例では、信号Ｓ３がＨレベルの期間では、チョッパースイッチ７０は第１の接続状態としてのストレート結線状態にある。信号Ｓ３がＬレベルの期間では、チョッパースイッチ７０は第２の接続状態としてのクロス結線状態にある。
【0149】
磁気スイッチ１０Ｃは、チョッパースイッチ７０を備えることによって、チョッパースイッチ７０に入力される信号の極性を反転させて出力することができる。従って、実線ＬＤＰ１Ｓと後述する図２０に示される実線ＬＤＰ１Ｃとは、横軸である磁束密度Ｂinに対して対称な線分となる。また、実線ＬＤＰ２Ｃと後述する図２０に示される実線ＬＤＰ２Ｓとは、横軸である磁束密度Ｂinに対して対称な線分となる。
【0150】
白抜き矢印（１）は、信号Ｓ３がＨレベルであって、磁束密度ＢinがＳ極側に増加するときの実線ＬＤＰ１Ｓに対応した磁電変換特性上の軌跡を表している。ＳＨ比較器４０Ｃに入力される電圧、すなわち信号Ｓ１の電圧が基準電圧ＶＢＯＰを上回る（ΔＶ・Ｇ＞ＶＢＯＰ）と、信号Ｓ３はＬレベルへ遷移する。
【0151】
信号Ｓ３がＬレベルへ遷移すると、選択される駆動電流の方向が第２の方向対に切り替わり、さらにチョッパースイッチ７０がストレート結線状態からクロス結線状態に切り替わる。信号Ｓ３のレベル遷移に伴って、実線ＬＤＰ１Ｓに対応した磁電変換特性上の軌跡から実線ＬＤＰ２Ｃに対応した磁電変換特性上の軌跡へと遷移する（白抜き矢印（２））。その後、さらに磁束密度ＢinがＳ極側に増加する場合、電圧Ｖは実線ＬＤＰ２Ｃに沿ってさらに負側に増大する（白抜き矢印（３ａ））。
【0152】
一方、磁束密度ＢinがＳ極減少、Ｂin＝０、さらにＮ極増加に転じる際の軌跡は白抜き矢印（３）である。さらに、磁束密度ＢinがＮ極側に増加し、信号Ｓ１の電圧が基準電圧ＶＢＯＰを上回る（ΔＶ・Ｇ＞ＶＢＯＰ）と、信号Ｓ３はＨレベルへ遷移する。
【0153】
信号Ｓ３がＨレベルへ遷移すると、選択される駆動電流の方向が第１の方向対に切り替わり、さらにチョッパースイッチ７０がクロス結線状態からストレート結線状態に切り替わる。信号Ｓ３のレベル遷移に伴って、実線ＬＤＰ２Ｃに対応した磁電変換特性上の軌跡から実線ＬＤＰ１Ｓに対応した磁電変換特性上の軌跡へと遷移する（白抜き矢印（４））。その後、さらに磁束密度ＢinがＮ極側に増加する場合、電圧Ｖは実線ＬＤＰ１Ｓに沿ってさらに負側に増大する（白抜き矢印（１ａ））。一方、磁束密度ＢinがＮ極減少、Ｂin＝０、さらにＳ極増加に転じる際の軌跡は、上述した白抜き矢印（１）である。
【0154】
図２０は、半導体装置１Ｃの水平ホール素子２０自身の磁気オフセットが負である場合における磁束密度Ｂinに対する信号Ｓ１及び信号Ｓ３の関係を説明する概略図である。また、図２１は、部分Ｐａ（図２０参照）を拡大して示した拡大図である。
【0155】
図２０において、実線ＬＤＰ１Ｃは、駆動電流の方向対が第１の方向対である場合に磁気オフセットＢＯＳＤＰが正となる磁電変換特性を示している。実線ＬＤＰ２Ｓは、駆動電流の方向対が第２の方向対である場合に磁気オフセットＢＯＳＤＰが負となる磁電変換特性を示している。破線ＢＬid１は、駆動電流が第１の方向対である場合に両方向における磁電変換特性の差分をとった磁電変換特性である。破線ＢＬid２は、駆動電流が第２の方向対である場合に両方向における磁電変換特性の差分をとった磁電変換特性である。白抜き矢印（１）、（１ａ）、（２）、（３）、（３ａ）及び（４）は、磁電変換特性のヒステリシスの軌跡を表している。
【0156】
また、図２０に示される磁電変換特性は、信号Ｓ３がＨレベルかつ第１の期間Φ１では第４の方向が選択され、信号Ｓ３がＨレベルかつ第２の期間Φ２では第２の方向が選択され、信号Ｓ３がＬレベルかつ第１の期間Φ１では第３の方向が選択され、信号Ｓ３がＬレベルかつ第２の期間Φ２では第１の方向が選択される場合の例である。また、この例では、信号Ｓ３がＨレベルの期間では、チョッパースイッチ７０は第１の接続状態としてのストレート結線状態にある。信号Ｓ３がＬレベルの期間では、チョッパースイッチ７０は第２の接続状態としてのクロス結線状態にある。
【0157】
白抜き矢印（１）は、信号Ｓ３がＨレベルで磁束密度ＢinがＳ極側に増加するときの実線ＬＤＰ２Ｓに対応した磁電変換特性の軌跡を表している。ＳＨ比較器４０Ｃに入力される電圧、すなわち信号Ｓ１の電圧が基準電圧ＶＢＯＰを上回る（ΔＶ・Ｇ＞ＶＢＯＰ）と、信号Ｓ３はＬレベルへ遷移する。
【0158】
信号Ｓ３がＬレベルへ遷移すると、選択される駆動電流の方向が第１の方向対に切り替わり、さらにチョッパースイッチ７０がストレート結線状態からクロス結線状態に切り替わる。信号Ｓ３のレベル遷移に伴って、実線ＬＤＰ２Ｓに対応した磁電変換特性上の軌跡から実線ＬＤＰ１Ｃに対応した磁電変換特性上の軌跡へと遷移する（白抜き矢印（２））。その後、さらに磁束密度ＢinがＳ極側に増加する場合、電圧Ｖは実線ＬＤＰ１Ｃに沿ってさらに正側に増大する（白抜き矢印（３ａ））。
【0159】
一方、磁束密度ＢinがＳ極減少、Ｂin＝０、さらにＮ極増加に転じる際の軌跡は白抜き矢印（３）である。さらに、磁束密度ＢinがＮ極側に増加し、信号Ｓ１の電圧が基準電圧ＶＢＯＰを上回る（ΔＶ・Ｇ＞ＶＢＯＰ）と、信号Ｓ３はＨレベルへ遷移する。
【0160】
信号Ｓ３がＨレベルへ遷移すると、選択される駆動電流の方向が第２の方向対に切り替わり、さらにチョッパースイッチ７０がクロス結線状態からストレート結線状態に切り替わる。信号Ｓ３のレベル遷移に伴って、実線ＬＤＰ１Ｃに対応した磁電変換特性上の軌跡から実線ＬＤＰ２Ｓに対応した磁電変換特性上の軌跡へと遷移する（白抜き矢印（４））。
【0161】
その後、さらに磁束密度ＢinがＮ極側に増加する場合、電圧Ｖは実線ＬＤＰ２Ｓに沿ってさらに負側に増大する（白抜き矢印（１ａ））。一方、磁束密度ＢinがＮ極減少、Ｂin＝０、さらにＳ極増加に転じる際の軌跡は、上述した白抜き矢印（１）である。本実施形態では、磁電変換特性におけるヒステリシスの軌跡の形状は８の字状である。このように、本実施形態の磁電変換特性におけるヒステリシスの軌跡の形状は、第１、２の実施形態の磁電変換特性におけるヒステリシスの軌跡の形状、すなわち平行四辺形状と異なっている。
【0162】
本実施形態では、例えば基準電圧ＶＢＯＰ等、所定の基準電圧を１個適用して磁電変換特性を切り替えることができる。また、本実施形態では、１個の基準電圧を適用して磁電変換特性を切り替えるため、磁気スイッチ１０Ｃは基準電圧回路４６よりも回路規模が小さい基準電圧回路４８を適用することができる。従って、磁気スイッチ１０Ｃは、磁気スイッチ１０Ａ、１０Ｂよりも回路規模を小さく構成することができる。
【0163】
本実施形態によれば、１個の基準電圧に対して磁電変換特性を切り替えることによって、基準電圧ＶＢＯＰ及び基準電圧ＶＢＲＰからなる２個の基準電圧に対して磁電変換特性を切り替える第１、２の実施形態よりもＳ極／Ｎ極間の非対称性の原因である基準電圧のバラツキを抑制することが容易である。また、磁気スイッチ１０Ｃの基準電圧ＶＢＯＰのバラツキは、磁気スイッチ１０Ａ、１０Ｂにおける２個の独立した基準電圧ＶＢＯＰ及び基準電圧ＶＢＲＰのバラツキよりも抑制される。従って、本実施形態によれば、Ｓ極／Ｎ極間の対称性が良好な磁電変換スイッチング特性を得ることができる。
【0164】
なお、本発明は、上述した実施形態そのままに限定されるものではなく、実施段階では、上述した例以外にも様々な形態で実施することが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更をすることができる。例えば、駆動制御信号Ｓｄ１～Ｓｄ４及び伝達制御信号Ｓｔ１、Ｓｔ２を所定時間遅延させて出力する遅延素子やバッファをさらに設けてもよい。
【0165】
上述した半導体装置１Ｃ及び磁気スイッチ１０Ｃは、ホール素子として水平ホール素子２０を備える例であるが、半導体装置１Ｂ及び磁気スイッチ１０Ｂのように、ホール素子として水平ホール素子２０の代わりに垂直ホール素子６０を備えていてもよい。また、チョッパースイッチ７０は、同様の機能を有する他の回路でもよい。すなわち、磁気スイッチ１０Ｃにおいて、上述した差動入力部、差動出力部、切替部及び制御端子を有し、制御端子から入力される信号Ｓ３に基づいて、入力された信号を同相又は逆相に切り替えて出力可能な回路を、チョッパースイッチ７０に代えて適用可能である。
【0166】
例えば、チョッパースイッチ７０に代えて、制御端子から入力される信号Ｓ３に基づいて入（短絡）又は切（開放）するスイッチを信号伝送経路に並列に配置して構成されるスイッチ回路を適用することができる。このスイッチ回路が適用される磁気スイッチ１０Ｃは、チョッパースイッチ７０が適用される磁気スイッチ１０Ｃと比べて、直列抵抗成分が抑制され、より良好な雑音特性を得ることができる。従って、チョッパースイッチ７０の代わりに上記スイッチ回路を適用すれば、再現性のよい磁電変換スイッチング特性を有する磁気スイッチ１０Ｃを提供することができる。
【0167】
磁気スイッチ１０Ｃは、チョッパースイッチ７０及び極性反転機能を有していない増幅器３０に代えて、極性反転機能を有する増幅器３０を備えてもよい。
【0168】
また、上述した磁気スイッチ１０Ａ～１０Ｃは、交番検知型の磁気スイッチであるが、両極検知型の磁気スイッチとして構成されてもよい。磁気スイッチ１０Ａ～１０Ｃが両極検知型の磁気スイッチとして構成される場合、磁気スイッチ１０Ａ～１０Ｃを、信号Ｓ３の信号レベルに応じて、増幅器３０の増幅率又は増幅器３０の増幅率及びＳＨ比較器４０Ａ、４０Ｃの所定の基準電圧の絶対値を、切り替え可能に構成すればよい。
【0169】
増幅器３０の増幅率又は増幅器３０の増幅率及びＳＨ比較器４０Ａ、４０Ｃの所定の基準電圧の絶対値を切り替え可能な構成は、例えば、論理回路、信号Ｓ３に基づいて開閉するスイッチを含むスイッチ回路又はこれらの組み合わせた回路によって形成可能である。なお、磁気スイッチ１０Ａ～１０Ｃを両極検知型の磁気スイッチとして形成する場合、組み合わされる磁石の極性が管理されていないとしても、本実施形態に係る半導体装置を備える磁性体検出機構の検出距離のバラツキを低減することができる。
【0170】
また、上述した磁気スイッチ１０Ａ～１０Ｃは、いわゆる片極検出型磁気スイッチとして構成されてもよい。片極検出型磁気スイッチは、Ｓ極及びＮ極の何れか一方の極性に、動作点ＢＯＰ及び復帰点ＢＲＰの両方を有する磁気スイッチである。磁気スイッチ１０Ａ～１０Ｃが片極検出型磁気スイッチとして構成される場合、製造時に制御論理の切替工程を追加すれば、Ｓ極及びＮ極の何れか一方の極性に動作点ＢＯＰ及び復帰点ＢＲＰの両方を有するように、動作点ＢＯＰ及び復帰点ＢＲＰを調整することができる。
【0171】
上述した実施形態において、水平ホール素子２０は、正方形の四隅に形成された電極２１～２４を有している構成が例示されているが（例えば、図１、１７参照）、これに限定されない。水平ホール素子２０は、少なくとも駆動電流の方向が上述した第１～４の方向の４方向を定義可能な形状であればよい。すなわち、水平ホール素子２０は、正方形の他、十字型、八角形、円形等の形状に形成されていてもよい。また、電極２１～２４の数は、４個以上でもよい。
【0172】
また、上述した実施形態において、５個の電極６１～６５、すなわち５端子を有する垂直ホール素子６０が例示されているが、これに限定されない。垂直ホール素子６０は、少なくとも駆動電流の方向が上述した第１～４の方向の４方向を定義可能に構成されていればよい。
【0173】
上述した実施形態において、論理回路５７は、図３に例示される論理演算素子及び回路構成に限定されない。上述した入力信号が入力された場合に同じ論理演算結果が得られる回路であれば、使用する論理演算素子及び回路構成は問わない。
【0174】
また、上述した実施形態において、制御論理パターンを切り替える手段の一例として、制御論理パターンを切り替えるスイッチ回路５８を説明したが、制御論理パターンを切り替える手段は、これに限定されない。例えば、スイッチＳＬ１ａ、ＳＬ２ａ、ＳＬ１ｂ、ＳＬ２ｂ、ＳＬ１ｃ、ＳＬ２ｃは、機械式スイッチ、トランジスタ等の電子式スイッチ、又はこれらの組み合わせでもよい。
【0175】
また、スイッチＳＬ１ａ、ＳＬ２ａ、ＳＬ１ｂ、ＳＬ２ｂ、ＳＬ１ｃ、ＳＬ２ｃは、制御端子を有するスイッチでもよい。制御端子から入力される信号に応じて開閉動作可能なスイッチＳＬ１ａ、ＳＬ２ａ、ＳＬ１ｂ、ＳＬ２ｂ、ＳＬ１ｃ、ＳＬ２ｃを適用する場合、注目する要因の変化に応じて第１の制御論理パターンと第２の制御論理パターンとを自動的に切替可能な半導体装置及び磁気スイッチを構築することができる。
【0176】
例えば、注目する要因をホール素子の電圧オフセットの非対称性の極性とし、磁気スイッチ１０Ａ～１０Ｃに、ホール素子の電圧オフセットの非対称性の極性を検知する検知回路をさらに設ける。検知回路はホール素子の電圧オフセットの非対称性の極性を検知した結果に基づく信号を出力する。磁気スイッチは、検知回路から出力される信号をスイッチＳＬ１ａ、ＳＬ２ａ、ＳＬ１ｂ、ＳＬ２ｂ、ＳＬ１ｃ、ＳＬ２ｃの各制御端子に入力するように構成される。このように構成される磁気スイッチ及びこれを備える半導体装置は、ホール素子の電圧オフセットの非対称性の極性に応じて、第１の制御論理パターン又は第２の制御論理パターンに制御論理パターンを切り替えることができる。
【0177】
なお、ホール素子の電圧オフセット差分の絶対値を評価する回路をさらに設け、この回路の評価結果を示す信号に基づいて、増幅器３０の増幅率Ｇ、ＳＨ比較器４０Ａの基準電圧ＶＢＯＰ及び基準電圧ＶＢＲＰの少なくとも何れかを補正する構成としてもよい。この場合、磁電変換スイッチング特性上の磁気オフセットＢＯＳをゼロに出来るだけでなく、ホール素子の磁気オフセットＢＯＳＤＰで生じる動作点ＢＯＰ及び復帰点ＢＲＰの設計値からのズレを抑制することができる。
【0178】
さらに、制御論理パターンを切り替える手段は、第１の制御論理パターンに従った制御動作を行う制御回路と、第２の制御論理パターンに従った制御動作を行う第２の制御回路と、上記制御回路及び上記第２の制御回路の一方に切り替える制御回路選択スイッチとを備えて構成されていてもよい。
【0179】
例えば、図３に例示されるスイッチＳＬ１ａ、ＳＬ１ｂ、ＳＬ１ｃを「入」にし、スイッチＳＬ２ａ、ＳＬ２ｂ、ＳＬ２ｃを「切」にした接続状態の制御回路５０を第１の制御論理パターンに従った制御動作を行う制御回路とする。また、スイッチＳＬ１ａ、ＳＬ１ｂ、ＳＬ１ｃを「切」にし、スイッチＳＬ２ａ、ＳＬ２ｂ、ＳＬ２ｃを「入」にした接続状態の制御回路５０を第２の制御回路とする。この場合、制御回路選択スイッチは、制御回路と第２の制御回路とを並列接続し、信号Ｓ３が入力される先及び駆動制御信号Ｓｄ１～Ｓｄ４及び伝達制御信号Ｓｔ１、Ｓｔ２が出力される元となる回路を、制御回路とするか、第２の制御回路とするかを切替可能に構成されていればよい。
【0180】
上述した実施形態において、スイッチ回路５８は、制御回路５０に備えられているが、制御回路５０とは別の独立した回路として形成されていてもよい。この場合、スイッチ回路５８によって信号レベルが切り替えられた基準クロック信号ＣＬＫ及び信号Ｓ３が制御回路５０に入力される。
【0181】
上述した実施形態において、水平ホール素子２０及び垂直ホール素子６０は単一の素子である場合を説明しているが、磁気オフセットＢＯＳＤＰの大きさを抑える観点から、複数のホール素子セルを並列接続した構成を採用してもよい。複数のホール素子セルを並列接続した構成によれば、動作点ＢＯＰ及び復帰点ＢＲＰの設計値からのズレ分を小さくできる。従って、複数のホール素子セルを並列接続して構成されるホール素子を適用した磁気スイッチ１０Ａ～１０Ｃは、複数のホール素子セルを並列接続せずに構成される、すなわち単一素子であるホール素子を備える磁気スイッチ１０Ａ～１０Ｃよりも設計値に近い磁電変換スイッチング特性を得ることができる。
【0182】
また、処理速度を重視する場合、複数のホール素子セルを並列接続して構成されるホール素子を備える磁気スイッチ１０Ａ～１０Ｃの方が、ホール素子の出力抵抗及び時定数を抑圧することができるので、単一素子で構成されるホール素子を備える磁気スイッチ１０Ａ～１０Ｃよりも処理速度を高速化できる。
【0183】
上述した実施形態において、駆動端子１１Ｐが第１の電源に、駆動端子１１Ｎが第２の電源に接続される場合、すなわち磁気スイッチ１０Ａ～１０Ｃの駆動電源が定電圧源である場合を説明したが、磁気スイッチ１０Ａ～１０Ｃの駆動電源は定電流源でもよい。
【0184】
駆動電源として定電圧源を適用する場合、駆動用の定電流源回路が不要になるので、駆動電源として定電流源を適用する場合と比べて回路規模が小さくなる利点がある。また、駆動電源として定電流源を適用する場合には、駆動電源として定電圧源を適用する場合と比べてホール素子の残留オフセット電圧が比較的小さくなる利点がある。
【0185】
また、上述した実施形態において、磁気スイッチ１０Ａ～１０Ｃの信号処理は電圧モードである場合を説明したが、その一部又は全部を電流モードにしてもよい。電流モードの信号処理は、電圧モードの信号処理よりも高速であるので、電圧モードの信号処理を採用した場合と比べて基準クロック周波数を上げやすい。従って、信号処理が電流モードの磁気スイッチ１０Ａ～１０Ｃは、信号処理が電圧モードの磁気スイッチ１０Ａ～１０Ｃと比べて、検知精度及び信号処理速度をさらに高めることができる。
【0186】
上述した実施形態では、差動入力単相出力型の増幅器３０及び単相入力型のＳＨ比較器４０Ａ、４０Ｃを適用した磁気スイッチ１０Ａ～１０Ｃの構成例が説明されている。しかしながら、増幅器３０及びＳＨ比較器４０Ａ、４０Ｃは、この例に限定されない。磁気スイッチ１０Ａ～１０Ｃにおいて、差動入出力型の増幅器３０及び差動入力型のＳＨ比較器４０Ａ、４０Ｃが適用されてもよい。この場合、電源等から重畳する同相雑音に対して、相対的にロバストな磁気スイッチ１０Ａ～１０Ｃを提供することができる。
【0187】
これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0188】
１Ａ～１Ｃ 半導体装置
２ 半導体基板
１０Ａ～１０Ｃ 磁気スイッチ
２０ 水平ホール素子
２１～２４ 電極
３０ 増幅器
４０Ａ、４０Ｃ ＳＨ比較器
５０ 制御回路
５１ａ、５１ｂ 入力端子
５６ａ～５６ｆ 出力端子
５７ 論理回路（制御信号生成回路）
５８ スイッチ回路（第２のスイッチ回路）
６０ 垂直ホール素子
７０ チョッパースイッチ
８０Ａ、８０Ｃ ラッチ回路
ＳＰ１～ＳＰ４、ＳＮ１～ＳＮ４ スイッチ（第１のスイッチ回路）
Φ１、Φ２ 第１の期間、第２の期間
ＣＬＫ 基準クロック信号
Ｓ３ 信号（ラッチ出力信号）
２ 半導体基板
１０Ａ～１０Ｃ 磁気スイッチ
２０ 水平ホール素子
２１～２４ 電極
３０ 増幅器
４０Ａ、４０Ｃ ＳＨ比較器
５０ 制御回路
５１ａ、５１ｂ 入力端子
５６ａ～５６ｆ 出力端子
５７ 論理回路（制御信号生成回路）
５８ スイッチ回路（第２のスイッチ回路）
６０ 垂直ホール素子
７０ チョッパースイッチ
８０Ａ、８０Ｃ ラッチ回路
ＳＰ１～ＳＰ４、ＳＮ１～ＳＮ４ スイッチ（第１のスイッチ回路）
Φ１、Φ２ 第１の期間、第２の期間
ＣＬＫ 基準クロック信号
Ｓ３ 信号（ラッチ出力信号）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】