特許7536140IP Force 特許公報全文掲載

技術分野

半導体装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

トレンチゲート構造を備えた半導体装置の分野では、低オン抵抗化が一つの課題となっている。低オン抵抗化を図る一つの方法として、ドリフト層を高濃度化することが考えられる。この場合、キャリア密度の増加によってオン抵抗の低減を図ることができる。しかし、ドリフト層の全域を一括して高濃度化すると、半導体層中において電界集中が生じやすくなる結果、ブレークダウン電圧が低下するという背反が生じる。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明の一主面を有する半導体層と、前記主面の表層部に形成された第1導電型のドリフト領域と、前記主面に形成され、前記ドリフト領域に側壁および底壁を有するトレンチ、前記トレンチの内壁に形成された絶縁層、および、前記絶縁層を挟んで前記トレンチに埋設され、ゲート電圧が印加される埋め込み電極を含むトレンチゲート構造と、前記ドリフト領域において前記トレンチゲート構造の外壁に沿う領域に形成され・・・ 続きを知財ポータルサイト IP Force にログインして見る

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 図1は、本発明の第1半導体装置を一つの方向から見た斜視図である。
【図2】 図2は、図1に示す半導体装置の電気的構造を示すブロック回路図である。
【図3】 図3は、図1に示す領域IIIの断面斜視図であって、第1形態例に係る高濃度ドリフト領域を含む形態を示す断面斜視図である。
【図4】 図4は、図3から電極を取り除いた断面斜視図である。
【図5】 図5は、図4から層間絶縁層を取り除いた断面斜視図である。
【図6】 図6は、図5の平面図である。
【図7】 図7は、図3に示す2つのトレンチゲート構造を含む領域の拡大断面図である。
【図8】 図8は、図7に示す1つのトレンチゲート構造の拡大断面図である。
【図9】 図9は、図1に示す領域IXの平面図であって、半導体層の入力領域の一部の構造を示す平面図である。
【図10】 図10は、図9に示すX-X線に沿う断面図である。
【図11】 図11は、図9に示すXI-XI線に沿う断面図である。
【図12A】 図12Aは、図7に対応する領域の断面図であって、図1に示す半導体装置の製造方法の一例を説明するための断面図である。
【図12B】 図12Bは、図12Aの後の工程を説明するための断面図である。
【図12C】 図12Cは、図12Bの後の工程を説明するための断面図である。
【図12D】 図12Dは、図12Cの後の工程を説明するための断面図である。
【図12E】 図12Eは、図12Dの後の工程を説明するための断面図である。
【図12F】 図12Fは、図12Eの後の工程を説明するための断面図である。
【図12G】 図12Gは、図12Fの後の工程を説明するための断面図である。
【図12H】 図12Hは、図12Gの後の工程を説明するための断面図である。
【図12I】 図12Iは、図12Hの後の工程を説明するための断面図である。
【図12J】 図12Jは、図12Iの後の工程を説明するための断面図である。
【図12K】 図12Kは、図12Jの後の工程を説明するための断面図である。
【図12L】 図12Lは、図12Kの後の工程を説明するための断面図である。
【図12M】 図12Mは、図12Lの後の工程を説明するための断面図である。
【図12N】 図12Nは、図12Mの後の工程を説明するための断面図である。
【図12O】 図12Oは、図12Nの後の工程を説明するための断面図である。
【図12P】 図12Pは、図12Oの後の工程を説明するための断面図である。
【図12Q】 図12Qは、図12Pの後の工程を説明するための断面図である。
【図12R】 図12Rは、図12Qの後の工程を説明するための断面図である。
【図12S】 図12Sは、図12Rの後の工程を説明するための断面図である。
【図12T】 図12Tは、図12Sの後の工程を説明するための断面図である。
【図12U】 図12Uは、図12Tの後の工程を説明するための断面図である。
【図12V】 図12Vは、図12Uの後の工程を説明するための断面図である。
【図13A】 図13Aは、図7に対応する領域の断面図であって、第2形態例に係る高濃度ドリフト領域が形成された形態を示す断面図である。
【図13B】 図13Bは、図7に対応する領域の断面図であって、第3形態例に係る高濃度ドリフト領域が形成された形態を示す断面図である。
【図13C】 図13Cは、図7に対応する領域の断面図であって、第4形態例に係る高濃度ドリフト領域が形成された形態を示す断面図である。
【図13D】 図13Dは、図7に対応する領域の断面図であって、第5形態例に係る高濃度ドリフト領域が形成された形態を示す断面図である。
【図13E】 図13Eは、図7に対応する領域の断面図であって、第6形態例に係る高濃度ドリフト領域が形成された形態を示す断面図である。
【図13F】 図13Fは、図7に対応する領域の断面図であって、第7形態例に係る高濃度ドリフト領域が形成された形態を示す断面図である。
【図13G】 図13Gは、図5に対応する領域の断面斜視図であって、第8形態例に係る高濃度ドリフト領域が形成された形態を示す断面斜視図である。
【図14】 図14は、図7に対応する領域の断面図であって、本発明の第2半導体装置を示す断面図である。
【図15】 図15は、図1示す半導体装置が組み込まれた半導体パッケージを、封止樹脂を透過して示す斜視図である。
【図16】 図16は、図15の平面図である。

代表図 図1本件の代表的な図

1 半導体装置 2 半導体層 3 第1主面 51 半導体基板 52 エピタキシャル層 54 ドリフト領域 55 ボディ領域 61 トレンチゲート構造 61A 第1トレンチゲート構造 61B 第2トレンチゲート構造 62 第1側壁 63 第2側壁 64 底壁 65 ゲートトレンチ 66 絶縁層 67 埋め込み電極 68 底側絶縁層 69 開口側絶縁層 70 側壁被覆部 71 底壁被覆部 72 底側電極 72A 第1端部 72B 第2端部 73 開口側電極 74 中間絶縁層 91 高濃度ドリフト領域 92 側壁被覆部 93 底壁被覆部 101 ソース領域 201 半導体装置

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります