特許 7536397 送信機用出力電力制御機構

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-09

(45)【発行日】2024-08-20

(54)【発明の名称】送信機用出力電力制御機構

(51)【国際特許分類】

   H04B 1/04 20060101AFI20240813BHJP

   H03F 1/32 20060101ALI20240813BHJP

   H03F 3/24 20060101ALI20240813BHJP

【ＦＩ】

H04B1/04 E

H03F1/32 141

H03F3/24

H04B1/04 R

【請求項の数】 4

(21)【出願番号】P 2020120456

(22)【出願日】2020-07-14

(65)【公開番号】P2022017742

(43)【公開日】2022-01-26

【審査請求日】2023-07-06

(73)【特許権者】

【識別番号】000004330

【氏名又は名称】日本無線株式会社

(74)【代理人】

【識別番号】100126561

【弁理士】

【氏名又は名称】原嶋 成時郎

(74)【代理人】

【識別番号】100141678

【弁理士】

【氏名又は名称】佐藤 和彦

(72)【発明者】

【氏名】中村 克之

【審査官】鴨川 学

(56)【参考文献】

【文献】特開２０１４－１８３４４１（ＪＰ，Ａ）

【文献】特開２０１５－０９９９７２（ＪＰ，Ａ）

【文献】特開平１０－２８５０５７（ＪＰ，Ａ）

【文献】米国特許第０８５７１４９７（ＵＳ，Ｂ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｂ １／０４

Ｈ０３Ｆ １／３２

Ｈ０３Ｆ ３／２４

(57)【特許請求の範囲】

【請求項1】

入力信号に対してデジタルプリディストーション方式によって歪補償処理を施すＤＰＤ処理部と、
前記ＤＰＤ処理部から出力される前記歪補償処理後の信号を高周波へと周波数変換するアップコンバータと、
前記アップコンバータから出力される前記周波数変換後の信号の利得を調整する出力ＶＧＡと、
前記出力ＶＧＡから出力される前記利得の調整後の信号を、アンテナへと供給されて前記アンテナを介して送信される出力信号へと増幅する電力増幅器と、
前記電力増幅器から出力される前記出力信号の一部が折り返された信号であって前記歪補償処理に用いられる帰還信号の利得を調整して前記ＤＰＤ処理部へと供給する帰還ＶＧＡと、を有し、
前記ＤＰＤ処理部へと入力される前記入力信号および前記帰還信号の各々の入力レベルを同一にするための前記帰還ＶＧＡの利得の値を求めるための収束計算に用いられる初期値が、前記高周波の周波数の値を変数とする関数が用いられて算定される、
ことを特徴とする送信機用出力電力制御機構。

【請求項2】

前記アップコンバータは、前記ＤＰＤ処理部から出力される前記歪補償処理後の前記信号を音声周波数から無線周波数へと周波数変換する、
ことを特徴とする請求項１に記載の送信機用出力電力制御機構。

【請求項3】

前記高周波が短波である、
ことを特徴とする請求項１に記載の送信機用出力電力制御機構。

【請求項4】

前記関数が二次以上の多項式である、
ことを特徴とする請求項１から３のうちのいずれか１項に記載の送信機用出力電力制御機構。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、送信機用出力電力制御機構に関し、特に、デジタルプリディストーション方式を用いて送信信号の歪補償を行う送信機用の出力電力制御機構に関する。

【背景技術】

【0002】

例えば短波（ＨＦ：Ｈigh Ｆrequency の略）によって特に大電力で信号を送信する送信機においては、送信する信号を増幅するための電力増幅部が備えられ、電力増幅部に直線増幅器が使用される場合がある。この場合、直線増幅器自体の直線性はそれほど高くないため、直線増幅器において生じる非線形歪を抑制するために例えばデジタルプリディストーション（ＤＰＤ：Ｄigital Ｐre－Ｄistortion の略）方式が用いられて送信信号の歪補償が行われる（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１４－１５５１０１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、ＤＰＤ方式の歪補償を適正に行うためには、ＤＰＤへと入力される送信対象の信号の入力レベルとＤＰＤ処理に用いられる帰還信号の入力レベルとを同じにする必要があるところ、入力レベルの調整に時間がかかる、という問題がある。

【0005】

そこでこの発明は、ＤＰＤ方式の歪補償処理における送信対象の信号の入力レベルとＤＰＤの帰還信号の入力レベルとの調整を短時間で行うことが可能な、延いてはＤＰＤ方式の歪補償を適正に行うことが可能な、送信機用出力電力制御機構を提供することを目的とする。

【課題を解決するための手段】

【0006】

上記課題を解決するために、請求項１に記載の発明は、入力信号に対してデジタルプリディストーション方式によって歪補償処理を施すＤＰＤ処理部と、前記ＤＰＤ処理部から出力される前記歪補償処理後の信号を高周波へと周波数変換するアップコンバータと、前記アップコンバータから出力される前記周波数変換後の信号の利得を調整する出力ＶＧＡと、前記出力ＶＧＡから出力される前記利得の調整後の信号を、アンテナへと供給されて前記アンテナを介して送信される出力信号へと増幅する電力増幅器と、前記電力増幅器から出力される前記出力信号の一部が折り返された信号であって前記歪補償処理に用いられる帰還信号の利得を調整して前記ＤＰＤ処理部へと供給する帰還ＶＧＡと、を有し、前記ＤＰＤ処理部へと入力される前記入力信号および前記帰還信号の各々の入力レベルを同一にするための前記帰還ＶＧＡの利得の値を求めるための収束計算に用いられる初期値が、前記高周波の周波数の値を変数とする関数が用いられて算定される、ことを特徴とする送信機用出力電力制御機構である。

【0007】

この発明によれば、アップコンバータにおける周波数変換後の出力信号周波数の値に応じて変化する初期値が用いられて、ＤＰＤ処理部へと入力される入力信号のレベルと帰還信号のレベルとを同一にするための収束計算が行われる。

【0008】

請求項２に記載の発明は、請求項１に記載の送信機用出力電力制御機構において、前記アップコンバータは、前記ＤＰＤ処理部から出力される前記歪補償処理後の前記信号を音声周波数から無線周波数へと周波数変換する、ことを特徴とする。

【0009】

請求項３に記載の発明は、請求項１に記載の送信機用出力電力制御機構において、前記高周波が短波である、ことを特徴とする。

【0010】

請求項４に記載の発明は、請求項１から３に記載の送信機用出力電力制御機構において、前記関数が二次以上の多項式である、ことを特徴とする。

【発明の効果】

【0011】

請求項１に記載の発明によれば、アップコンバータにおける周波数変換後の出力信号周波数の値に応じて変化する初期値を用いるようにしているので、ＤＰＤ処理部へと入力される入力信号のレベルと帰還信号のレベルとを同一にするための収束計算を短時間で行うことが可能となり、延いてはＤＰＤ処理部における前置歪補償処理を適正に行うことが可能となる。

【0012】

請求項２に記載の発明によれば、アップコンバータが音声周波数から無線周波数へと周波数変換する送信機において、上記の作用効果を奏することが可能となる。

【0013】

請求項３に記載の発明によれば、短波の周波数帯の信号を送信する送信機において、上記の作用効果を奏することが可能となる。

【0014】

請求項４に記載の発明によれば、収束計算に用いられる初期値を算定するための関数を適切に設定することができ、一層適切な初期値を用いて収束計算を一層短時間で行うことが可能となる。

【図面の簡単な説明】

【0015】

【図1】この発明の実施の形態に係る送信機用出力電力制御機構を含む送信機の概略構成を示す機能ブロック図である。

【発明を実施するための形態】

【0016】

以下、この発明を図示の実施の形態に基づいて説明する。

【0017】

図１は、この発明の実施の形態に係る送信機用出力電力制御機構を含む送信機１の概略構成を示す機能ブロック図である。

【0018】

送信機１は、入力される送信対象の信号（図１における入力信号）に対応する短波（ＨＦ：Ｈigh Ｆrequency の略；例えば、１．６～３０ＭＨｚ程度）の周波数帯の無線信号を生成するとともに増幅したうえでアンテナ９から出力／送信する装置であり、主として、制御部２と、Ａ／Ｄ変換器３と、ＤＳＰ部４と、第１のＤ／Ａ変換器５と、第２のＤ／Ａ変換器６と、出力ＶＧＡ７と、電力増幅器８と、アンテナ９と、を有する。

【0019】

そして、実施の形態に係る送信機用出力電力制御機構は、入力信号に対してデジタルプリディストーション方式によって歪補償処理を施すＤＰＤ処理部４５と、ＤＰＤ処理部４５から出力される歪補償処理後の信号を高周波へと周波数変換するアップコンバータ４６と、アップコンバータ４６から出力される周波数変換後の信号の利得を調整する出力ＶＧＡ７と、出力ＶＧＡ７から出力される利得の調整後の信号を、アンテナ９へと供給されてアンテナ９を介して送信される出力信号へと増幅する電力増幅器８と、電力増幅器８から出力される出力信号の一部が折り返された信号であって歪補償処理に用いられる帰還信号の利得を調整してＤＰＤ処理部４５へと供給する帰還ＶＧＡ４３と、を有し、ＤＰＤ処理部４５へと入力される入力信号および帰還信号の各々の入力レベルを同一にするための帰還ＶＧＡ４３の利得の値を求めるための収束計算に用いられる初期値が、高周波の周波数の値を変数とする関数が用いられて算定される、ようにしている。

【0020】

制御部２は、送信機１の各部を制御するための機序であり、中央処理装置２１（ＣＰＵ：Ｃentral Ｐrocessing Ｕnit の略）、ＲＯＭ２２（ＲＯＭ：Ｒead Ｏnly Ｍemory の略）、ＲＡＭ２３（ＲＡＭ：Ｒandom Ａccess Ｍemory の略）、およびＩ／Ｏ２４（Ｉ／Ｏ：Ｉnput／Ｏutput の略）を備える。

【0021】

制御部２は、ＲＯＭ２２に格納されている、送信機１の動作を制御するためのプログラムを中央処理装置２１が実行することにより、ＲＡＭ２３を必要に応じて作業領域として使用しながら、前記プログラムに従って送信機１の各部の処理の開始、内容、および終了を統制して制御する。なお、図１では見易さを考慮して制御部２と送信機１の各部との間の信号線の図示を省略しているが、制御部２と送信機１の各部とはＩ／Ｏ２４を介して相互に電気的に接続されている。

【0022】

Ａ／Ｄ変換器３（Ａnalog／Ｄigital Ｃonverter）は、電力増幅器８から出力される信号（図１における出力信号）の一部が折り返された信号（言い換えると、フィードバック）である帰還信号の入力を受け、入力された前記帰還信号をアナログ信号からデジタル信号へと変換して、デジタル変換処理後の帰還信号を出力する。なお、帰還信号は、電力増幅器８から出力される信号の一部が例えばカプラが用いられて折り返されることによって得られる。

【0023】

ＤＳＰ部４（ＤＳＰ：Ｄigital Ｓignal Ｐrocessor の略）は、電力増幅器８の非線形歪特性を補正して電力増幅器８を線形化するために、デジタル信号処理を用いて、電力増幅器８の非線形歪特性を打ち消す前置歪補償を施す仕組みであり、増幅器４１、ダウンコンバータ４２、帰還ＶＧＡ４３、比較部４４、ＤＰＤ処理部４５、アップコンバータ４６、およびレベル制御部４７を備える。

【0024】

増幅器４１は、デジタルの電気信号として与えられる入力信号の入力を受け、入力された前記入力信号に対して増幅処理を施して、増幅処理後の入力信号を出力する。

【0025】

ダウンコンバータ４２（Ｄown Ｃonverter：Ｄ／Ｃ）は、Ａ／Ｄ変換器３から出力されるデジタル変換処理後の帰還信号の入力を受け、入力された前記帰還信号を高周波／無線周波数（ＲＦ：Ｒadio Ｆrequency の略；例えば、短波の周波数帯で具体的には１．６～３０ＭＨｚ程度）から低周波／音声周波数（ＡＦ：Ａudio Ｆrequency の略；例えば、０．３～３ｋＨｚ程度）へと周波数変換して、低周波変換処理後の帰還信号を出力する。

【0026】

なお、送信機１が複数のチャネルを有し、複数のチャネルのそれぞれに対応する複数の高周波／無線周波数（ＲＦ）が使用されるようにしてもよい。

【0027】

帰還ＶＧＡ４３（ＶＧＡ：Ｖariable－Ｇain Ａmplifier の略；可変利得増幅器）は、ダウンコンバータ４２から出力される低周波変換処理後の帰還信号の入力を受けるとともに、レベル制御部４７から出力される入力レベル制御信号の入力を受け、入力された前記入力レベル制御信号に基づいて前記帰還信号の利得を調整して、利得調整後の帰還信号を出力する。

【0028】

比較部４４は、増幅器４１から出力される増幅処理後の入力信号と、帰還ＶＧＡ４３から出力される利得調整後の帰還信号との入力を受け、これら信号のレベルの差を検出して、レベル差信号を出力する。比較部４４へと入力される、増幅器４１から出力される増幅処理後の入力信号と、帰還ＶＧＡ４３から出力される利得調整後の帰還信号とは、後段のＤＰＤ処理部４５へと供給される。

【0029】

ＤＰＤ処理部４５は、入力信号と帰還信号とに基づいて電力増幅器８の入出力特性を推定し、デジタルプリディストーション（ＤＰＤ：Ｄigital Ｐre－Ｄistortion の略）方式を用いて、入力信号に対して、電力増幅器８において信号に発生する非線形歪特性の逆特性を与える前置歪補償を行うための機序である。

【0030】

デジタルプリディストーション方式は、送信系のパワーアンプ（図１に示す例では具体的には、電力増幅器８）から出力される信号の一部を折り返した信号（即ち、帰還信号）と送信対象の信号（即ち、入力信号）との差分が小さくなるように歪補償係数が適応的に更新される前置歪補償を行う方式であり、特に、前置歪補償の処理をデジタル領域で行う方式である。歪補償係数は、具体的には、電力増幅器８の入出力特性の逆特性を示すモデルとして推定される逆モデルにおける係数である。

【0031】

ＤＰＤ処理部４５によって入力信号に対して与えられる非線形歪特性の逆特性はＤＰＤ処理部４５に設定される歪補償係数に基づいて制御され、ＤＰＤ処理部４５による前置歪補償処理により、電力増幅器８において信号に発生する非線形歪が補償される。ＤＰＤ処理部４５は、電力増幅器８の歪特性とは逆の特性で補償された信号を出力する。そして、電力増幅器８の歪特性とは逆の特性で補償された信号が電力増幅器８へと与えられることにより、歪が抑制された信号が電力増幅器８から出力される。

【0032】

なお、デジタルプリディストーション方式自体は周知の手法であり、また、前置歪補償処理の具体的な仕法や手順には種々のものがある一方でこの発明では特定の仕法や手順には限定されないので、前置歪補償処理の詳細の説明は省略する。この発明では、入力信号と帰還信号とが用いられて前置歪補償が行われるのであれば、ＤＰＤ処理部４５の具体的な構成や前置歪補償処理の具体的な内容はどのようなものであっても構わない。

【0033】

ＤＰＤ処理部４５は、比較部４４を経由した、増幅器４１から出力される増幅処理後の入力信号と、帰還ＶＧＡ４３から出力される利得調整後の帰還信号との入力を受け、入力された前記入力信号と前記帰還信号とに基づいて電力増幅器８の入出力特性を推定しつつ（言い換えると、歪補償係数を適応的に更新しつつ）前置歪補償処理を施して、歪補償処理後の信号を出力する。

【0034】

アップコンバータ４６（Ｕp Ｃonverter：Ｕ／Ｃ）は、ＤＰＤ処理部４５から出力される歪補償処理後の信号の入力を受け、入力された前記歪補償処理後の信号を低周波／音声周波数（ＡＦ）から高周波／無線周波数（ＲＦ）へと周波数変換して、高周波変換処理後の信号（「高周波歪補償後信号」と呼ぶ）を出力する。

【0035】

第１のＤ／Ａ変換器５（Ｄigital／Ａnalog Ｃonverter）は、アップコンバータ４６から出力される高周波歪補償後信号の入力を受け、入力された前記高周波歪補償後信号をデジタル信号からアナログ信号へと変換して、アナログ変換処理後の高周波歪補償後信号を出力する。

【0036】

第２のＤ／Ａ変換器６（Ｄigital／Ａnalog Ｃonverter）は、レベル制御部４７から出力される出力レベル制御信号の入力を受け、入力された前記出力レベル制御信号をデジタル信号からアナログ信号へと変換して、アナログ変換処理後の出力レベル制御信号を出力する。

【0037】

出力ＶＧＡ７は、アップコンバータ４６から出力されて第１のＤ／Ａ変換器５を経由した高周波歪補償後信号の入力を受けるとともに、レベル制御部４７から出力されて第２のＤ／Ａ変換器６を経由した出力レベル制御信号の入力を受け、入力された前記出力レベル制御信号に基づいて前記高周波歪補償後信号の利得を調整して、利得調整後の高周波歪補償後信号を出力する。

【0038】

電力増幅器８は、出力ＶＧＡ７から出力される利得調整後の高周波歪補償後信号の入力を受け、入力された前記高周波歪補償後信号に対して、アンテナ９へと供給する信号として増幅処理を施して出力する。電力増幅器８から出力される信号（図１における出力信号）は、電力増幅器８の出力端に電気的に接続されているアンテナ９を介して送信／放射される。

【0039】

ＤＳＰ部４のレベル制御部４７は、ＤＰＤ処理部４５へと入力される増幅処理後の入力信号と利得調整後の帰還信号との各々のレベルを同一にするように、つまり前記２つの信号の各々のレベルの差をゼロにする（或いは、所定の範囲に収める）ように、帰還ＶＧＡ４３と出力ＶＧＡ７とを制御する信号を生成するための機序である。

【0040】

レベル制御部４７は、比較部４４から出力されるレベル差信号、すなわち、増幅器４１から出力される増幅処理後の入力信号のレベルと帰還ＶＧＡ４３から出力される利得調整後の帰還信号のレベルとの差を表す信号の入力を受け、前記レベル差信号に基づいて、前記２つの信号の各々のレベルの差をゼロにする（或いは、所定の範囲に収める）ように帰還ＶＧＡ４３を制御する入力レベル制御信号と出力ＶＧＡ７を制御する出力レベル制御信号との組み合わせを生成する。

【0041】

入力レベル制御信号と出力レベル制御信号との組み合わせは、出力ＶＧＡ７の利得を調整する指令として出力レベル制御信号が設定され、また、前記で設定される出力ＶＧＡ７の利得条件のもとで増幅器４１から出力されてＤＰＤ処理部４５へと入力される入力信号のレベルと帰還ＶＧＡ４３から出力されてＤＰＤ処理部４５へと入力される帰還信号のレベルとの差がゼロになる（或いは、所定の範囲に収まる）ように帰還ＶＧＡ４３の利得を調整する指令として入力レベル制御信号が設定されることによって生成される。なお、出力ＶＧＡ７の利得は、例えば、出力ＶＧＡ７から出力される信号のレベルが変動するように、具体的には例えば、アンテナ９の前の出力信号を検出して出力電力（即ち、進行波電力と反射電力との差）を算出し、算出される出力電力が設定目標値となるように、出力ＶＧＡ７から出力される信号のレベルが徐々に増加するように、制御部２からの指令に基づいて設定されるようにしてもよい。

【0042】

この際、レベル制御部４７は、所定の初期値を用いて、入力信号のレベルと帰還信号のレベルとの差がゼロになるように収束計算を行い、収束計算の結果に基づいて、帰還ＶＧＡ４３の利得を調整する指令として入力レベル制御信号を設定し生成する。収束計算の初期値は、帰還ＶＧＡ４３の利得の値に相当する値のことである。

【0043】

ここで、発明者の知見によると、アップコンバータ４６における周波数変換後の高周波／無線周波数（ＲＦ）の値により、収束計算の結果として得られる、帰還ＶＧＡ４３の利得の値（言い換えると、利得を調整する値）が異なる。このため、収束計算に用いられる初期値が、アップコンバータ４６における周波数変換後の高周波／無線周波数（ＲＦ）の値に応じて異なる値に設定されることにより、収束計算が短時間で行われ得る。なお、アップコンバータ４６における周波数変換後の高周波／無線周波数（ＲＦ）の値によって帰還ＶＧＡ４３の利得の適正値（言い換えると、利得を調整する適正値）が異なる理由としては、例えば、送信機１のうちの帰還信号に纏わる回路を構成する素子などのうちの少なくとも一部が周波数の値に応じてふるまいが異なるレベルの変動を引き起こす可能性があることが挙げられる。すなわち、帰還信号には出力周波数（例えば、１．６～３０ＭＨｚなどのように範囲が広い）の大きさに応じた周波数特性があるため、理論計算通りとならず、入力信号のレベルと帰還信号のレベルとの差がゼロになるように収束計算が必要となる。

【0044】

上記の知見を踏まえ、レベル制御部４７は、収束計算に用いる初期値として、アップコンバータ４６における周波数変換後の高周波／無線周波数（ＲＦ）の値を変数とする関数が用いられて算定される値を用いる。そして、送信機１が複数のチャネルを有して複数のチャネルのそれぞれに対応する複数の高周波／無線周波数（ＲＦ）を使用する場合には、前記複数の高周波／無線周波数（ＲＦ）ごとに、収束計算に用いられる初期値が算定される。

【0045】

収束計算に用いられる初期値を算定するための、周波数変換後の高周波／無線周波数（ＲＦ）の値を変数とする関数として、具体的には例えば、下記の数式１Ａのような一次多項式、数式１Ｂのような二次多項式、数式１Ｃのような三次多項式、数式１Ｄのような四次多項式、あるいは五次以上の多項式が用いられる。下記の数式１Ａ乃至１Ｄにおいて、ｘは周波数の値［ＭＨｚ］、ｙは収束計算に用いられる初期値、ａ₁，ａ₂，ａ₃，およびａ₄は係数、ならびにｃは定数項である。
（数１Ａ） ｙ＝ａ₁ｘ＋ｃ
（数１Ｂ） ｙ＝ａ₂ｘ²＋ａ₁ｘ＋ｃ
（数１Ｃ） ｙ＝ａ₃ｘ³＋ａ₂ｘ²＋ａ₁ｘ＋ｃ
（数１Ｄ） ｙ＝ａ₄ｘ⁴＋ａ₃ｘ³＋ａ₂ｘ²＋ａ₁ｘ＋ｃ

【0046】

収束計算に用いられる初期値を算定するための関数としての多項式（「初期値算定式」と呼ぶ）の係数ａ₁，ａ₂，ａ₃，・・・の値ならびに定数項ｃの値を決定するために、所定の（言い換えると、特定の）周波数の値ｘについてレベル制御部４７によって収束計算が実際に行われて収束計算の結果として得られる帰還ＶＧＡ４３の利得の値（利得を調整する値）が求められ、周波数の値ｘと帰還ＶＧＡ４３の利得の値ｙとの複数の組み合わせが取得される。そして、前記複数の組み合わせが用いられて、ｘとｙとの間の関係を表す近似計算式の係数および定数項として、例えば回帰分析によって係数ａ₁などの値ならびに定数項ｃの値が決定される。

【0047】

発明者の知見によると、周波数の値ｘと、収束計算の結果として得られる帰還ＶＧＡ４３の利得の値ｙとの間の関係を良好に近似するためには、二次以上の多項式が用いられることが好ましく、四次多項式が用いられることが特に好ましい。

【0048】

収束計算に用いられる初期値は、初期値算定式が用いられて周波数の値ごとに予め算定されたうえで、制御部２のＲＯＭ２２に格納される、送信機１の動作を制御するためのプログラム内やデータファイル／設定ファイル内に周波数の値ごとに規定されて収束計算を行う際に参照されるようにしてもよい。

【0049】

収束計算に用いられる初期値は、あるいは、初期値算定式（尚、係数ａ₁，ａ₂，ａ₃，・・・の値ならびに定数項ｃの値を含む）が送信機１の動作を制御するためのプログラム内に規定されたりレベル制御部４７に格納されたうえで、レベル制御部４７が、周波数変換後の高周波／無線周波数（ＲＦ）の値を用いて算定するようにしてもよい。

【0050】

収束計算に纏わる処理として、まず、レベル制御部４７が、（場合によっては制御部２からの指令に基づいて）出力ＶＧＡ７の利得を設定し、設定に従うように出力ＶＧＡ７の利得を調整する指令として出力レベル制御信号を生成する。

【0051】

次に、制御部２が、アップコンバータ４６における周波数変換後の高周波／無線周波数（ＲＦ）の値を設定し、前記高周波／無線周波数（ＲＦ）の値に対応する初期値を上記プログラム内やデータファイル／設定ファイル内に規定されている初期値の中から特定したり、前記高周波／無線周波数（ＲＦ）の値を初期値算定式の変数ｘに代入してｙの値を算定したりする。

【0052】

制御部２が、続いて、前記で特定される値や算定されるｙの値を初期値として用いて、上記で設定される出力ＶＧＡ７の利得条件のもとで増幅器４１から出力されてＤＰＤ処理部４５へと入力される入力信号のレベルと帰還ＶＧＡ４３から出力されてＤＰＤ処理部４５へと入力される帰還信号のレベルとの差がゼロになるような、帰還ＶＧＡ４３の利得の適正値を求める収束計算を行う。

【0053】

収束計算は、具体的には下記の概要によって行われる。
１）増幅器４１の入力を内部トーンの定格レベルに切り替え、ゲインを０ｘＦＦＦＦに固定する。
２）出力電力が設定電力になるように、出力ＶＧＡ７の高周波歪補償後信号の利得を設定する（尚、ここで設定される出力の値は変更しない）。
３）増幅器４１と帰還ＶＧＡ４３との出力値が一致するように、帰還ＶＧＡ４３の帰還信号の利得を調整する。

【0054】

なお、収束計算の初期値や収束計算の結果の帰還ＶＧＡ４３の利得の適正値は、出力ＶＧＡ７の利得（の変化）の影響を受けるとも考えられるものの、パワーキャリブレーションは、通常、機器の定格電力で設定されるため、あまり問題にはならないと考えられる。

【0055】

制御部２は、収束計算の結果に基づいて、帰還ＶＧＡ４３の利得を調整する指令として入力レベル制御信号を生成する。

【0056】

そして、制御部２は、帰還ＶＧＡ４３を制御する入力レベル制御信号と出力ＶＧＡ７を制御する出力レベル制御信号との組み合わせのうちの、入力レベル制御信号を帰還ＶＧＡ４３に対して出力するとともに、出力レベル制御信号を第２のＤ／Ａ変換器６を介して出力ＶＧＡ７に対して出力する。

【0057】

出力ＶＧＡ７は高周波歪補償後信号に対して出力レベル制御信号に基づいて利得調整処理を施して出力電力を設定し、また、帰還ＶＧＡ４３は帰還信号に対して入力レベル制御信号に基づいて利得調整処理を施して出力することにより、ＤＰＤ処理部４５へと入力される増幅処理後の入力信号のレベルと利得調整後の帰還信号のレベルとが同一になる（もしくは、２つの信号の各々のレベルの差が所定の範囲に収まる）ようになる。

【0058】

上記のような送信機用出力電力制御機構によれば、アップコンバータ４６における周波数変換後の高周波／無線周波数（ＲＦ）の値に応じて変化する初期値を用いるようにしているので、ＤＰＤ処理部４５へと入力される入力信号のレベルと帰還信号のレベルとを同一にするための収束計算を短時間で行うことが可能となり、延いてはＤＰＤ処理部４５における前置歪補償処理を適正に行うことが可能となる。

【0059】

以上、この発明の実施の形態について説明したが、具体的な構成は、上記の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。例えば、上記の実施の形態では図１に概略構成を示す送信機１に対してこの発明に係る送信機用出力電力制御機構が適用される場合を例に挙げて説明しているが、この発明が適用され得る送信機の構成は図１に示す例には限定されない。すなわち、この発明は、上記の実施の形態における帰還ＶＧＡ４３、ＤＰＤ処理部４５、アップコンバータ４６、出力ＶＧＡ７、および電力増幅器８に相当する構成を備える送信機であればどのような送信機に対しても適用され得る。

【0060】

また、上記の実施の形態では、送信機１が短波の周波数帯（１．６～３０ＭＨｚ程度）の無線信号を生成して送信するようにしているとともに、高周波／無線周波数（ＲＦ；１．６～３０ＭＨｚ程度）と低周波／音声周波数（ＡＦ；０．３～３ｋＨｚ程度）との間で周波数変換するようにしている。しかしながら、送信機１が取り扱う周波数は上記の実施の形態において例示した周波数には限定されない。

【符号の説明】

【0061】

１ 送信機
２ 制御部
２１ 中央処理装置
２２ ＲＯＭ
２３ ＲＡＭ
２４ Ｉ／Ｏ
３ Ａ／Ｄ変換器
４ ＤＳＰ部
４１ 増幅器
４２ ダウンコンバータ（Ｄ／Ｃ）
４３ 帰還ＶＧＡ
４４ 比較部
４５ ＤＰＤ処理部
４６ アップコンバータ（Ｕ／Ｃ）
４７ レベル制御部
５ 第１のＤ／Ａ変換器
６ 第２のＤ／Ａ変換器
７ 出力ＶＧＡ
８ 電力増幅器
９ アンテナ

【図1】