知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-09
(45)【発行日】2024-08-20
(54)【発明の名称】内視鏡システム
(51)【国際特許分類】
A61B 1/045 20060101AFI20240813BHJP
A61B 1/00 20060101ALI20240813BHJP
【ＦＩ】
A61B1/045 610
A61B1/045 613
A61B1/00 680
A61B1/00 712
【請求項の数】
7
(21)【出願番号】P 2020035625
(22)【出願日】2020-03-03
(65)【公開番号】P2021137150
(43)【公開日】2021-09-16
【審査請求日】2023-01-17
(73)【特許権者】
【識別番号】000113263
【氏名又は名称】ＨＯＹＡ株式会社
(74)【代理人】
【識別番号】110002572
【氏名又は名称】弁理士法人平木国際特許事務所
(72)【発明者】
【氏名】小松 雅弘
【審査官】高松 大
(56)【参考文献】
【文献】特開平０６－３２７６２３（ＪＰ，Ａ）
【文献】国際公開第２０１７／１２２５８６（ＷＯ，Ａ１）
【文献】米国特許出願公開第２０１３／００１２７７７（ＵＳ，Ａ１）
【文献】特開２０１２－１１５５３１（ＪＰ，Ａ）
【文献】国際公開第２０１７／１０４１９０（ＷＯ，Ａ１）
【文献】特開２０１９－０３７７８９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ａ６１Ｂ １／０４５
Ａ６１Ｂ １／００
(57)【特許請求の範囲】
【請求項1】
内視鏡側コネクタ部を有する内視鏡装置と、プロセッサ側コネクタ部を有するプロセッサと、
前記内視鏡装置の先端部に配置された撮像素子からの映像信号の減衰を補正する減衰補正部と、を備え、
前記撮像素子からの映像信号は、MIPI D-PHY規格に則った信号を含み、
前記減衰補正部は、
前記映像信号をローパワーモード信号とハイスピードモード信号とに分離する分離部と、
前記ハイスピードモード信号の減衰を補正するイコライザ部と、
前記映像信号から抽出したローパワーモード信号と、前記減衰が補正されたハイスピードモード信号とを多重化して、前記プロセッサに出力するドライバ信号処理部と、
を含む内視鏡システム。
【請求項2】
請求項１において、前記減衰補正部は、前記内視鏡側コネクタ部内に設けられている、内視鏡システム。
【請求項3】
請求項１において、前記プロセッサは、前記映像信号をMIPI D-PHY規格の信号として処理する、内視鏡システム。
【請求項4】
請求項１から３の何れか１項において、前記分離部は、前記ローパワーモード信号を処理する第１経路と、前記ハイスピードモード信号を処理する第２経路と、を含み、
前記第１経路において、前記撮像素子の信号ラインと直列に接続された第１種抵抗と、当該第１種抵抗と直列に接続され前記第１種抵抗を通過した信号から所定の閾値レベル以上の信号を抽出するコンパレータと、を備え、
前記第２経路において、前記撮像素子の信号ラインと並列に接続されたイコライザを備える、内視鏡システム。
【請求項5】
請求項１から３の何れか１項において、前記分離部は、前記ローパワーモード信号を処理する第１経路と、前記ハイスピードモード信号を処理する第２経路と、を含み、
前記第１経路において、前記撮像素子の信号ラインと直列に接続され前記映像信号から所定の閾値レベル以上の信号を抽出するコンパレータを備え、
前記第２経路において、前記撮像素子の信号ラインと直列に接続され、前記コンパレータからの前記ローパワーモード信号の抽出のタイミングで閉じるスイッチと、前記撮像素子の信号ラインと並列に接続されたイコライザと、を備える、内視鏡システム。
【請求項6】
請求項１から３の何れか１項において、前記分離部は、前記ローパワーモード信号を処理する第１経路と、前記ハイスピードモード信号を処理する第２経路と、を含み、
前記第１経路において、前記撮像素子の信号ラインと直列に接続された第１種スイッチと、前記撮像素子の信号ラインと直列に接続され前記映像信号から所定の閾値レベル以上の信号を抽出するコンパレータと、を備え、
前記第２経路において、前記撮像素子の信号ラインと直列に接続された第２種スイッチと、前記撮像素子の信号ラインと並列に接続されたイコライザと、を備え、
前記ドライバ信号処理部は、前記第１種スイッチをＯＮ、前記第２種スイッチをＯＦＦに制御して、前記撮像素子から入力されてきた映像信号から前記ローパワーモード信号の期間と前記ハイスピードモード信号の期間とを認識し、当該期間の認識後は、前記ローパワーモード信号の期間では前記第１種スイッチをＯＮ、前記第２種スイッチをＯＦＦに、前記ハイスピードモード信号の期間では前記第１種スイッチをＯＦＦ、前記第２種スイッチをＯＮに制御する、内視鏡システム。
【請求項7】
請求項１から３の何れか１項において、前記分離部は、前記ローパワーモード信号を処理する第１経路と、前記ハイスピードモード信号を処理する第２経路と、を含み、
前記第１経路において、前記撮像素子の信号ラインと直列に接続されたトランジスタと、前記撮像素子の信号ラインと直列に接続され前記映像信号から所定の閾値レベル以上の信号を抽出するＦＥＴと、を備え、
前記第２経路において、前記撮像素子の信号ラインと直列に接続されたスイッチと、前記撮像素子の信号ラインと並列に接続されたイコライザと、を備え、
前記ドライバ信号処理部は、前記スイッチをＯＦＦに制御して、前記撮像素子から入力されてきた映像信号から前記ローパワーモード信号の期間と前記ハイスピードモード信号の期間とを認識し、当該期間の認識後は、前記ローパワーモード信号の期間では前記スイッチをＯＦＦに、前記ハイスピードモード信号の期間では前記スイッチをＯＮに制御する、内視鏡システム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、内視鏡システムに関する。
【背景技術】
【0002】
一般に、内視鏡システムは、内視鏡装置（スコープ）と、内視鏡装置を接続するプロセッサとによって構成されている。近年では、例えば、MIPI D-PHYという信号伝送規格に則った撮像ユニット（イメージセンサ）を用いて撮像した内視鏡画像をプロセッサまで伝送する試みがなされている。
【0003】
しかし、MIPI D-PHYは、数１０ｃｍの伝送距離を念頭に決められた規格であるため、内視鏡スコープの挿入部を介して撮像ユニットからプロセッサまでの長い伝送距離を担保するものではない。このため、例えば、特許文献１に開示されているように、内視鏡装置の挿入部や操作部に、MIPI D-PHYの信号をそれよりも高速な信号に変換するための中継基板を配置し、プロセッサまでの長い距離を信号伝送可能なように構成する技術が開発されている。
【先行技術文献】
【特許文献】
【0004】
【文献】特許第５８６１０７１号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、内視鏡装置の挿入部は屈曲するため、スペース的にも中継基板を配置することは避けたい。また、操作部も様々な管路等が配置されているため、中継基板を配置することは構造上難しい。
【0006】
このような制約を考えると、MIPI D-PHYによる信号をそのまま伝送してプロセッサで処理できるようにするのが望ましい。この点、上述のように、MIPI D-PHYによる信号をそのまま伝送すると、長い距離の伝送によって信号が減衰してしまい、適切に内視鏡画像をプロセッサ側で処理することができない。
【0007】
本開示は、このような状況に鑑みて、MIPI D-PHY規格によって撮像ユニットから出力される映像信号（内視鏡画像）を信号変換せずに処理することを可能にする技術を提案する。
【課題を解決するための手段】
【0008】
上記課題を解決するために、本実施形態は、内視鏡側コネクタ部を有する内視鏡装置と、プロセッサ側コネクタ部を有するプロセッサと、内視鏡装置の先端部に配置された撮像素子からの映像信号の減衰を補正する減衰補正部と、を備える内視鏡システムを提案する。
【0009】
本開示に関連する更なる特徴は、本明細書の記述、添付図面から明らかになるものである。また、本開示は、要素及び多様な要素の組み合わせ及び以降の詳細な記述と添付される特許請求の範囲の様態により達成され実現される。
本明細書の記述は典型的な例示に過ぎず、特許請求の範囲又は適用例を如何なる意味に於いても限定するものではないことを理解する必要がある。
本明細書の記述は典型的な例示に過ぎず、特許請求の範囲又は適用例を如何なる意味に於いても限定するものではないことを理解する必要がある。
【発明の効果】
【0010】
本開示によれば、MIPI D-PHY規格によって撮像ユニットから出力される映像信号（内視鏡画像）を信号変換せずに処理することが可能となる。
【図面の簡単な説明】
【0011】
【図1】本実施形態の内視鏡システムの全体外観構成例を示す図である。
【図2】本実施形態の内視鏡システムの概略内部構成例を示す図である。
【図3】スコープコネクタ４００が備えるスコープコネクタ回路４０１の内部構成例を示す図である。
【図4】スコープコネクタ回路４０１で取り扱う信号の例を示す図である。図４Ａは、撮像ユニット１０３の出力信号（MIPI D-PHY信号：映像信号）の例を示している。図４Ｂは、信号ケーブルの中を伝送されて来てスコープコネクタ回路４０１に入力される信号（分離前）の例を示している。図４Ｃは、分離後の信号（ＬＰｍｏｄｅ信号）の例を示している。図４Ｄは、分離後の信号（ＨＳｍｏｄｅ信号）であって、イコライザ処理後の信号の例を示している。
【図5】信号分離部４０１１の内部構成例１を示す図である。
【図6】信号分離部４０１１の内部構成例２を示す図である。
【図7】信号分離部４０１１の内部構成例３を示す図である。
【図8】信号分離部４０１１の内部構成例４を示す図である。
【図9】信号分離部４０１１の内部構成例４におけるトランジスタ８０１および８０２、およびＦＥＴ８０３および８０４の詳細な構成を示す図である。
【発明を実施するための形態】
【0012】
以下、本開示の実施形態について図面を参照しながら説明する。なお、以下においては、本開示の一実施形態として内視鏡システムを例に取り説明する。
【0013】
内視鏡システムにおける観察の対象部位は、例えば、呼吸器等、消化器等である。呼吸器等は、例えば、肺、気管支、耳鼻咽喉である。消化器等は、例えば、大腸、小腸、胃、食道、十二指腸、子宮、膀胱等である。上述のような対象部位を観察する場合、特定の生体構造を強調した画像の活用がより効果的である。
【0014】
＜内視鏡システムの構成＞
図１は、本実施形態の内視鏡システムの全体外観例を示す図であり、図２は、本実施形態の内視鏡システムの概略内部構成例を示す図である。内視鏡システム１は、内視鏡装置（電子スコープ）１００と、プロセッサ２００と、モニタ３００とを備えている。なお、内視鏡装置１００のプロセッサ側端部には、本実施形態の特徴に係るコネクタ回路を含むスコープコネクタ（以下、単に「コネクタ」と言うこともある）４００が設けられている。
図１は、本実施形態の内視鏡システムの全体外観例を示す図であり、図２は、本実施形態の内視鏡システムの概略内部構成例を示す図である。内視鏡システム１は、内視鏡装置（電子スコープ）１００と、プロセッサ２００と、モニタ３００とを備えている。なお、内視鏡装置１００のプロセッサ側端部には、本実施形態の特徴に係るコネクタ回路を含むスコープコネクタ（以下、単に「コネクタ」と言うこともある）４００が設けられている。
【0015】
内視鏡装置１００は、被検体の内部に挿入される細長い管状の挿入部１１を備えている。内視鏡装置１００は、後述する光源装置２０１からの照射光を導くためのＬＣＢ（Light Carrying Bundle）１０１と、ＬＣＢ１０１の出射端に設けられた配光レンズ１０２と、対物レンズ（図示せず）を介して被照射部分（観察部位）からの戻り光を受光する撮像ユニット１０３と、撮像ユニット１０３を駆動するドライバ信号処理回路１０５と、第１メモリ１０６とを備えている。
【0016】
光源装置２０１からの照射光は、ＬＣＢ１０１内に入射し、ＬＣＢ１０１内で全反射を繰り返すことによって伝播する。ＬＣＢ１０１内を伝播した照射光は、挿入部１１の先端部１２内に配置されたＬＣＢ１０１の出射端から出射され、配光レンズ１０２を介して観察部位を照射する。被照射部分からの戻り光は、対物レンズを介して撮像ユニット１０３の受光面上の各画素で光学像を結ぶ。
【0017】
撮像ユニット１０３は、挿入部１１の先端部１２内に配置されており、例えば、ＣＣＤ（Charge Coupled Device）イメージセンサである。撮像ユニット１０３は、受光面上の各画素で結像した光学像（生体組織からの戻り光）を光量に応じた電荷として蓄積して、Ｒ、Ｇ、Ｂの画像信号を生成して出力する。なお、撮像ユニット１０３は、ＣＣＤイメージセンサに限らず、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサやその他の種類の撮像装置に置き換えられてもよい。撮像ユニット１０３から出力された信号は、後述するように、スコープコネクタ４００に設けられたスコープコネクタ回路４０１によって処理される。
【0018】
プロセッサ２００は、内視鏡装置１００からの信号を処理する信号処理装置と、自然光の届かない体腔内を内視鏡装置１００を介して照射する光源装置とを一体に備えた装置である。別の実施形態では、信号処理装置と光源装置とを別体で構成してもよい。プロセッサ２００は、光源装置２０１と、システムコントローラ２０２と、光学フィルタ２０３と、光学フィルタドライバ２０４と、前段信号処理回路２０５と、色変換回路２０６と、後段信号処理回路２０７と、第２メモリ２０８とを備えている。
【0019】
プロセッサ２００は、図示しない操作パネルを備えてもよい。操作パネルの構成には種々の形態がある。操作パネルの具体的構成としては、例えば、プロセッサ２００のフロント面に実装された機能毎のハードウェアキーやタッチパネル式ＧＵＩ（Graphical User Interface）、ハードウェアキーとＧＵＩとの組合せ等が考えられる。施術者は、操作パネルによって後述するモード切替操作が可能となる。
【0020】
システムコントローラ２０２は、図示省略のメモリに格納された各種プログラムを実行し、内視鏡システム１全体を統合的に制御する。システムコントローラ２０２は、制御信号を用いて、プロセッサ２００に接続されている内視鏡装置１００に適した処理がなされるようにプロセッサ２００内の各種回路の動作やタイミングを制御する。また、システムコントローラ２０２は、上述の操作パネルに接続されてもよい。システムコントローラ２０２は、操作パネルより入力される施術者からの指示に応じて、内視鏡システム１の各動作及び各動作のためのパラメータを変更する。
【0021】
光源装置２０１としては、例えば、キセノンランプ、ハロゲンランプ、水銀ランプ、メタルハライドランプ等の高輝度ランプやＬＥＤ（Light Emitting Diode）を用いることができる。光源装置２０１からの照射光は、主に可視光領域から不可視である赤外光領域に広がるスペクトルを持つ光（又は少なくとも可視光領域を含む光）である。光源装置２０１からの照射光は、光学フィルタ２０３に入射する。
【0022】
内視鏡装置１００とプロセッサ２００との間のデータ通信は、有線の電気通信方式を用いてもよいし、光無線通信方式を用いてもよい。
【0023】
図２に示されるように、内視鏡装置１００とプロセッサ２００は、スコープコネクタ４００を介して接続される。コネクタ４００は、プロセッサ２００から内視鏡装置１００へと続くＬＣＢ１０１の一部を構成するＬＣＢと、スコープコネクタ回路４０１と、を備える。スコープコネクタ回路４０１は、詳細については後述するが、撮像ユニット１０３から出力されるMIPI D-PHY信号（映像信号）に含まれるＬＰ（Low Power）ｍｏｄｅ信号と、ＨＳ（High Speed）ｍｏｄｅ信号を分離し、内視鏡装置１００の中のケーブル伝送によって減衰した映像信号を補正（イコライザによる増幅と、センサ固有のノイズ補正）し、再度、ＬＰ（Low Power）ｍｏｄｅ信号と補正されたＨＳ（High Speed）ｍｏｄｅ信号を多重化してプロセッサ２００に供給する。また、本実施形態では、スコープコネクタ回路４０１は、スコープコネクタ４００内に設けられているが、必ずしもスコープコネクタ４００の内部に設けられなくても良い。例えば、プロセッサ２００側のコネクタ部やプロセッサ２００の内部にスコープコネクタ回路４０１に相当する回路を設けてもよい。
【0024】
＜スコープコネクタ回路４０１の内部構成例＞
図３は、スコープコネクタ４００が備えるスコープコネクタ回路４０１の内部構成例を示す図である。図４は、スコープコネクタ回路４０１で取り扱う信号の例を示す図である。図４Ａは、撮像ユニット１０３の出力信号（MIPI D-PHY信号：映像信号）の例を示している。図４Ｂは、信号ケーブルの中を伝送されて来てスコープコネクタ回路４０１に入力される信号（分離前）の例を示している。図４Ｃは、分離後の信号（ＬＰｍｏｄｅ信号）の例を示している。図４Ｄは、分離後の信号（ＨＳｍｏｄｅ信号）であって、イコライザ処理後の信号の例を示している。
図３は、スコープコネクタ４００が備えるスコープコネクタ回路４０１の内部構成例を示す図である。図４は、スコープコネクタ回路４０１で取り扱う信号の例を示す図である。図４Ａは、撮像ユニット１０３の出力信号（MIPI D-PHY信号：映像信号）の例を示している。図４Ｂは、信号ケーブルの中を伝送されて来てスコープコネクタ回路４０１に入力される信号（分離前）の例を示している。図４Ｃは、分離後の信号（ＬＰｍｏｄｅ信号）の例を示している。図４Ｄは、分離後の信号（ＨＳｍｏｄｅ信号）であって、イコライザ処理後の信号の例を示している。
【0025】
スコープコネクタ回路４０１は、撮像ユニット１０３から出力され、信号ケーブルの中を伝送されてきたMIPI D-PHY信号を、ＬＰｍｏｄｅ信号とＨＳｍｏｄｅ信号に分離する信号分離部４０１１と、分離して得られたＨＳｍｏｄｅ信号を増幅してなまったゲインを補正するイコライザ部４０１２と、例えばＦＰＧＡで構成され、撮像ユニット１０３固有のノイズ（点傷）を補正したり、ＬＰｍｏｄｅ信号と補正後のＨＳｍｏｄｅ信号を多重化してプロセッサ２００に出力したりするドライバ信号処理部４０１３と、撮像ユニット１０３のレジスタ設定など（例えば、スコープが挿入された体内の明暗によってシャッタースピードやゲインを変える設定）を行う制御部４０１４と、撮像ユニット１０３の初期設定値や、ドライバ信号処理部４０１３のコンフィグレーションデータなどを格納するメモリ４０１５と、を備えている。なお、撮像ユニット１０３からの映像レーン数（ｃｈ数）は、撮像素子の解像度によって決められている。また、制御部４０１４が実行する処理をドライバ信号処理部４０１３に実行させてもよい。
【0026】
撮像ユニット１０３から出力される信号（MIPI D-PHY信号）は、例えば、ＬＰｍｏｄｅ（ローパワーモード）信号の後にＨＳｍｏｄｅ（ハイスピードモード）信号が続いて伝送される形態の信号となっている。図４Ａに示されるように、ＬＰｍｏｄｅ（ローパワーモード）信号は、ＨＳｍｏｄｅ（ハイスピードモード）信号よりもレベル（電圧振幅）がはるかに大きく、伝送レートが遅い。伝送レートが遅いので、ＬＰｍｏｄｅ（ローパワーモード）信号は、ＨＳｍｏｄｅ（ハイスピードモード）信号よりもケーブル伝送による信号レベルの劣化が少ないと言える。
【0027】
内視鏡装置１００の信号ケーブル（MIPI D-PHY規格によって推奨される距離よりも長い距離となる）の中をMIPI D-PHY信号が伝送されてくると、図４Ｂに示すように、ＬＰｍｏｄｅ（ローパワーモード）信号およびＨＳｍｏｄｅ（ハイスピードモード）信号はなまってしまう。ＬＰｍｏｄｅ（ローパワーモード）信号に関しては、多少なまったとしても、信号レベルが大きいため、コンパレータ閾値レベル（ＬＰｍｏｄｅ信号を峻別・抽出するための閾値）よりも大きいため、ケーブル伝送の影響はほとんど受けないことが分かる。一方、ＨＳｍｏｄｅ（ハイスピードモード）信号に関しては、それ自体信号レベルが小さいので、ケーブル伝送によってなまってしまい、後段のプロセッサではそのまま信号処理することは困難になってしまう。このため、本実施形態では、イコライザ部４０１２によって、なまったＨＳｍｏｄｅ（ハイスピードモード）信号を増幅して後段の信号処理に影響を与えないようにレベル補正が行われる。
【0028】
信号分離部４０１１によって分離されて得られたＬＰｍｏｄｅ（ローパワーモード）信号は、図４Ｃに示すように、ケーブル伝送によって多少なまったとしても（図４Ｂ）、適切なコンパレータ閾値レベルを設定することにより、きれいな矩形波として抽出することができる。
【0029】
信号分離部４０１１によって分離された後、イコライザ部４０１２によって補正処理されたＨＳｍｏｄｅ（ハイスピードモード）信号は、図４Ｄに示すように、分離前のMIPI D-PHY信号（図４Ａ）のＨＳｍｏｄｅ信号部分のように、レベルが補正され、くっきりとした差動信号となっている。
【0030】
【0031】
（i）構成例１
図５に示す内部構成例による信号分離部４０１１は、各映像ｃｈ（Data0-Pch, Data0-Nch, …, DataN-Pch, DataN-Nch）とそれぞれ直列に接続された複数の抵抗ＬＰ_５０１および５０２と、所定のコンパレータ閾値レベルよりも大きい信号を抽出して（閾値よりも大きい信号を１、それよりも小さい信号値を０とする）出力する複数のコンパレータ５０３および５０４と、各映像ｃｈと並列に接続された複数の抵抗ＨＳ５０５および５０７と、抵抗ＨＳ５０５と抵抗ＨＳ５０７の間に映像ｃｈと並列に接続され、ＬＰｍｏｄｅ（ローパワーモード）信号をカットし、ケーブル伝送によって減衰したＨＳｍｏｄｅ（ハイスピードモード）信号を補正（増幅）するイコライザ５０６と、を備えている。
図５に示す内部構成例による信号分離部４０１１は、各映像ｃｈ（Data0-Pch, Data0-Nch, …, DataN-Pch, DataN-Nch）とそれぞれ直列に接続された複数の抵抗ＬＰ_５０１および５０２と、所定のコンパレータ閾値レベルよりも大きい信号を抽出して（閾値よりも大きい信号を１、それよりも小さい信号値を０とする）出力する複数のコンパレータ５０３および５０４と、各映像ｃｈと並列に接続された複数の抵抗ＨＳ５０５および５０７と、抵抗ＨＳ５０５と抵抗ＨＳ５０７の間に映像ｃｈと並列に接続され、ＬＰｍｏｄｅ（ローパワーモード）信号をカットし、ケーブル伝送によって減衰したＨＳｍｏｄｅ（ハイスピードモード）信号を補正（増幅）するイコライザ５０６と、を備えている。
【0032】
抵抗ＬＰ５０１および５０２の抵抗値は、抵抗ＨＳ５０５および５０７よりの抵抗値も大きく、例えば１００Ω以上とすることができる。ＬＰｍｏｄｅ経路のインピーダンスをＨＳｍｏｄｅ経路よりも高くすることにより、ＨＳｍｏｄｅ信号伝送時の信号品質が低下することを防止することができる。また、ＨＳ抵抗５０５および５０７は必須の構成要素ではないが、これらを配置することにより、イコライザ５０６の入力側のインピーダンスと出力側（ドライバ信号処理部（例えば、ＦＰＧＡ）４０１３の入力側）のインピーダンスとを整合させることが可能となる。
【0033】
コンパレータ５０３および５０４のコンパレータ閾値は、ＨＳｍｏｄｅの電圧振幅に基づいて任意に（予め）決めることができる。例えば、２２０ｍＶ、３８５ｍＶ、５５０ｍＶとすることができる。コンパレータ閾値以上の信号がＬＰｍｏｄｅ信号として抽出され、図４Ｃのようなパルス信号がドライバ信号処理部４０１３に供給される。
【0034】
（ii）構成例２
図６に示す内部構成例による信号分離部４０１１は、各映像ｃｈ（Data0-Pch, Data0-Nch, …, DataN-Pch, DataN-Nch）とそれぞれ直列に接続され、所定のコンパレータ閾値レベルよりも大きい信号を抽出して（閾値よりも大きい信号を１、それよりも小さい信号値を０とする）出力する複数のコンパレータ５０３および５０４と、各映像ｃｈと直列に接続され、コンパレータ５０３および５０４の出力によって作動する複数のスイッチ６０１および６０２と、スイッチ６０１および６０２に並列に接続された複数の抵抗ＨＳ５０５および５０７と、抵抗ＨＳ５０５と抵抗ＨＳ５０７の間に映像ｃｈと並列に接続され、ケーブル伝送によって減衰したＨＳｍｏｄｅ（ハイスピードモード）信号を補正（増幅）するイコライザ５０６と、を備えている。
図６に示す内部構成例による信号分離部４０１１は、各映像ｃｈ（Data0-Pch, Data0-Nch, …, DataN-Pch, DataN-Nch）とそれぞれ直列に接続され、所定のコンパレータ閾値レベルよりも大きい信号を抽出して（閾値よりも大きい信号を１、それよりも小さい信号値を０とする）出力する複数のコンパレータ５０３および５０４と、各映像ｃｈと直列に接続され、コンパレータ５０３および５０４の出力によって作動する複数のスイッチ６０１および６０２と、スイッチ６０１および６０２に並列に接続された複数の抵抗ＨＳ５０５および５０７と、抵抗ＨＳ５０５と抵抗ＨＳ５０７の間に映像ｃｈと並列に接続され、ケーブル伝送によって減衰したＨＳｍｏｄｅ（ハイスピードモード）信号を補正（増幅）するイコライザ５０６と、を備えている。
【0035】
スイッチ６０１および６０２は、コンパレータ５０３および５０４によってＬＰｍｏｄｅ信号の抽出が完了した後、図４ＣのＬＰｍｏｄｅ信号の立下りのタイミングでＯＮするように制御される。スイッチ６０１および６０２がＯＮの状態になると、イコライザに信号（図４ＢのＨＳｍｏｄｅ信号に相当する部分）が供給され、減衰が補正（増幅）される。
なお、コンパレータ閾値や抵抗ＨＳ５０５および５０７については構成例１で説明した通りである。
なお、コンパレータ閾値や抵抗ＨＳ５０５および５０７については構成例１で説明した通りである。
【0036】
（iii）構成例３
図７に示す内部構成例による信号分離部４０１１は、各映像ｃｈ（Data0-Pch, Data0-Nch, …, DataN-Pch, DataN-Nch）とそれぞれ直列に接続された複数のＬＰｍｏｄｅ用スイッチＳＷ_ＬＰ７０１および７０２と、所定のコンパレータ閾値レベルよりも大きい信号を抽出して（閾値よりも大きい信号を１、それよりも小さい信号値を０とする）出力する複数のコンパレータ５０３および５０４と、各映像ｃｈと直列に接続されたＨＳｍｏｄｅ用スイッチＳＷ_ＨＳ７０３および７０４と、ＳＷ_ＨＳ７０３および７０４に並列に接続された複数の抵抗ＨＳ５０５および５０７と、抵抗ＨＳ５０５と抵抗ＨＳ５０７の間に映像ｃｈと並列に接続され、ケーブル伝送によって減衰したＨＳｍｏｄｅ（ハイスピードモード）信号を補正（増幅）するイコライザ５０６と、を備えている。
図７に示す内部構成例による信号分離部４０１１は、各映像ｃｈ（Data0-Pch, Data0-Nch, …, DataN-Pch, DataN-Nch）とそれぞれ直列に接続された複数のＬＰｍｏｄｅ用スイッチＳＷ_ＬＰ７０１および７０２と、所定のコンパレータ閾値レベルよりも大きい信号を抽出して（閾値よりも大きい信号を１、それよりも小さい信号値を０とする）出力する複数のコンパレータ５０３および５０４と、各映像ｃｈと直列に接続されたＨＳｍｏｄｅ用スイッチＳＷ_ＨＳ７０３および７０４と、ＳＷ_ＨＳ７０３および７０４に並列に接続された複数の抵抗ＨＳ５０５および５０７と、抵抗ＨＳ５０５と抵抗ＨＳ５０７の間に映像ｃｈと並列に接続され、ケーブル伝送によって減衰したＨＳｍｏｄｅ（ハイスピードモード）信号を補正（増幅）するイコライザ５０６と、を備えている。
【0037】
ドライバ信号処理部４０１３（あるいは別途設けたＣＰＵなどの制御部（図示せず））は、撮像ユニット１０３からの映像信号を受信した最初のタイミング（初期動作期間）では、受信した映像信号（MIPI D-PHY信号）を全てＬＰｍｏｄｅ経路側に供給するように、ＳＷ_ＬＰ７０１および７０２をＯＮ、ＳＷ_ＨＳ７０３および７０４をＯＦＦに制御する。そして、ドライバ信号処理部４０１３は、この初期動作期間に取得した映像信号から、ＬＰｍｏｄｅ信号の出現タイミング（出現位置）を取得する。映像信号（MIPI D-PHY信号）の一周期の期間は予め分かっているので、初期動作期間以降の動作期間において、ドライバ信号処理部４０１３は、ＬＰｍｏｄｅ信号が到達する期間はＳＷ_ＬＰ７０１および７０２をＯＮ、ＳＷ_ＨＳ７０３および７０４をＯＦＦに制御し、ＨＳｍｏｄｅ信号が到達する期間はＳＷ_ＬＰ７０１および７０２をＯＦＦ、ＳＷ_ＨＳ７０３および７０４をＯＮに制御する。
【0038】
上記スイッチング動作によって取得されたＬＰｍｏｄｅ経路のＬＰｍｏｄｅ信号は、コンパレータ５０３および５０４によって、整形され、ドライバ信号処理部４０１３に供給される。一方、上記スイッチング動作によって取得されたＨＳｍｏｄｅ経路のＨＳｍｏｄｅ信号は、イコライザ５０６によって減衰が補正され、ドライバ信号処理部４０１３に供給される。
なお、コンパレータ閾値や抵抗ＨＳ５０５および５０７については構成例１で説明した通りである。
なお、コンパレータ閾値や抵抗ＨＳ５０５および５０７については構成例１で説明した通りである。
【0039】
（iv）構成例４
図８に示す内部構成例による信号分離部４０１１は、各映像ｃｈ（Data0-Pch, Data0-Nch, …, DataN-Pch, DataN-Nch）とそれぞれ直列に接続されたトランジスタ８０１および８０２（構成例３（図７）のＬＰｍｏｄｅ用スイッチＳＷ_ＬＰ７０１および７０２の代わりにトランジスタを用いている）と、各トランジスタ８０１あるいは８０２と直列に接続されたＦＥＴ８０３および８０４（コンパレータ５０３および５０４の代わりにＦＥＴを用いている）と、各映像ｃｈと直列に接続されたＨＳｍｏｄｅ用スイッチＳＷ_ＨＳ８０５および８０６と、ＳＷ_ＨＳ８０５および８０６に並列に接続された複数の抵抗ＨＳ５０５および５０７と、抵抗ＨＳ５０５と抵抗ＨＳ５０７の間に映像ｃｈと並列に接続され、ケーブル伝送によって減衰したＨＳｍｏｄｅ（ハイスピードモード）信号を補正（増幅）するイコライザ５０６と、を備えている。
図８に示す内部構成例による信号分離部４０１１は、各映像ｃｈ（Data0-Pch, Data0-Nch, …, DataN-Pch, DataN-Nch）とそれぞれ直列に接続されたトランジスタ８０１および８０２（構成例３（図７）のＬＰｍｏｄｅ用スイッチＳＷ_ＬＰ７０１および７０２の代わりにトランジスタを用いている）と、各トランジスタ８０１あるいは８０２と直列に接続されたＦＥＴ８０３および８０４（コンパレータ５０３および５０４の代わりにＦＥＴを用いている）と、各映像ｃｈと直列に接続されたＨＳｍｏｄｅ用スイッチＳＷ_ＨＳ８０５および８０６と、ＳＷ_ＨＳ８０５および８０６に並列に接続された複数の抵抗ＨＳ５０５および５０７と、抵抗ＨＳ５０５と抵抗ＨＳ５０７の間に映像ｃｈと並列に接続され、ケーブル伝送によって減衰したＨＳｍｏｄｅ（ハイスピードモード）信号を補正（増幅）するイコライザ５０６と、を備えている。
【0040】
ドライバ信号処理部４０１３（あるいは別途設けたＣＰＵなどの制御部（図示せず））は、撮像ユニット１０３からの映像信号を受信した最初のタイミング（初期動作期間）では、受信した映像信号（MIPI D-PHY信号）を全てＬＰｍｏｄｅ経路側に供給するように、ＳＷ_ＨＳ８０５および８０６をＯＦＦに制御する。そして、ドライバ信号処理部４０１３は、この初期動作期間に取得した映像信号から、ＬＰｍｏｄｅ信号の出現タイミング（出現位置）を取得する。映像信号（MIPI D-PHY信号）の一周期の期間は予め分かっているので、初期動作期間以降の動作期間において、ドライバ信号処理部４０１３は、ＬＰｍｏｄｅ信号が到達する期間はＳＷ_ＨＳ８５および８０６をＯＦＦに制御し、ＨＳｍｏｄｅ信号が到達する期間はＳＷ_ＨＳ８０５および８０６をＯＮに制御する。
【0041】
上記スイッチング動作によって取得されたＬＰｍｏｄｅ経路のＬＰｍｏｄｅ信号は、ＦＥＴ８０３および８０４によって整形され、ドライバ信号処理部４０１３に供給される。一方、上記スイッチング動作によって取得されたＨＳｍｏｄｅ経路のＨＳｍｏｄｅ信号は、イコライザ５０６によって減衰が補正され、ドライバ信号処理部４０１３に供給される。
なお、コンパレータ閾値や抵抗ＨＳ５０５および５０７については構成例１で説明した通りである。
なお、コンパレータ閾値や抵抗ＨＳ５０５および５０７については構成例１で説明した通りである。
【0042】
図９は、構成例４におけるトランジスタ８０１および８０２、およびＦＥＴ８０３および８０４の詳細な構成を示す図である。トランジスタ８０１および８０２、およびＦＥＴ８０３および８０４を組み合わせることにより、ＬＰｍｏｄｅ信号（パルス）を抽出することができるようになる。
【0043】
＜本実施形態の効果＞
本実施形態によれば、内視鏡装置１００のスコープコネクタ４００にスコープコネクタ回路４０１を設け、撮像ユニット（撮像素子）１０３からの映像信号（MIPI D-PHY規格に基づく信号）を信号処理する。具体的には、スコープコネクタ回路（減衰補正部）４０１は、MIPI D-PHY信号に含まれるＬＰｍｏｄｅ信号とＨＳｍｏｄｅ信号を分離し、ＨＳｍｏｄｅ信号の減衰（ケーブル伝送によって生じた減衰）を補正し、分離したＬＰｍｏｄｅ信号と減衰補正したＨＳｍｏｄｅ信号とを多重化して（MIPI D-PHY規格の信号フォーマットに戻す）、プロセッサ２００に出力する。このようにすることにより、プロセッサ２００は、MIPI D-PHY規格の信号を他のフォーマットに変換せずにそのまま処理することが可能となる。
本実施形態によれば、内視鏡装置１００のスコープコネクタ４００にスコープコネクタ回路４０１を設け、撮像ユニット（撮像素子）１０３からの映像信号（MIPI D-PHY規格に基づく信号）を信号処理する。具体的には、スコープコネクタ回路（減衰補正部）４０１は、MIPI D-PHY信号に含まれるＬＰｍｏｄｅ信号とＨＳｍｏｄｅ信号を分離し、ＨＳｍｏｄｅ信号の減衰（ケーブル伝送によって生じた減衰）を補正し、分離したＬＰｍｏｄｅ信号と減衰補正したＨＳｍｏｄｅ信号とを多重化して（MIPI D-PHY規格の信号フォーマットに戻す）、プロセッサ２００に出力する。このようにすることにより、プロセッサ２００は、MIPI D-PHY規格の信号を他のフォーマットに変換せずにそのまま処理することが可能となる。
【0044】
また、本実施形態では、内視鏡装置（スコープ）１００の挿入部や内視鏡操作部以外の場所にスコープコネクタ４００内に減衰補正部を設けている（実施形態では、スコープコネクタ４００内に設けるが、それ以外の場所、例えば、プロセッサ側のコネクタ部やプロセッサ２００内部でもよい）ので、内視鏡装置の挿入部や操作部のサイズを大きくする必要もない。
【0045】
＜本開示の特定事項＞
（１）特定事項１
内視鏡側コネクタ部を有する内視鏡装置と、
プロセッサ側コネクタ部を有するプロセッサと、
前記内視鏡装置の先端部に配置された撮像素子からの映像信号の減衰を補正する減衰補正部と、
を備える内視鏡システム。
（１）特定事項１
内視鏡側コネクタ部を有する内視鏡装置と、
プロセッサ側コネクタ部を有するプロセッサと、
前記内視鏡装置の先端部に配置された撮像素子からの映像信号の減衰を補正する減衰補正部と、
を備える内視鏡システム。
【0046】
（２）特定事項２
特定事項１において、
前記減衰補正部は、前記内視鏡側コネクタ部内に設けられている、内視鏡システム。
特定事項１において、
前記減衰補正部は、前記内視鏡側コネクタ部内に設けられている、内視鏡システム。
【0047】
（３）特定事項３
特定事項１または２において、
前記撮像素子からの映像信号は、MIPI D-PHY規格に則った信号を含み、
前記減衰補正部は、
前記映像信号をローパワーモード信号とハイスピードモード信号とに分離する分離部と、
前記ハイスピードモード信号の減衰を補正するイコライザ部と、
前記映像信号から抽出したローパワーモード信号と、前記減衰が補正されたハイスピードモード信号とを多重化して、前記プロセッサに出力するドライバ信号処理部と、
を含む内視鏡システム。
特定事項１または２において、
前記撮像素子からの映像信号は、MIPI D-PHY規格に則った信号を含み、
前記減衰補正部は、
前記映像信号をローパワーモード信号とハイスピードモード信号とに分離する分離部と、
前記ハイスピードモード信号の減衰を補正するイコライザ部と、
前記映像信号から抽出したローパワーモード信号と、前記減衰が補正されたハイスピードモード信号とを多重化して、前記プロセッサに出力するドライバ信号処理部と、
を含む内視鏡システム。
【0048】
（４）特定事項４
特定事項３において、
前記プロセッサは、前記映像信号をMIPI D-PHY規格の信号として処理する、内視鏡システム。
特定事項３において、
前記プロセッサは、前記映像信号をMIPI D-PHY規格の信号として処理する、内視鏡システム。
【0049】
（５）特定事項５
特定事項３または４において、
前記分離部は、前記ローパワーモード信号を処理する第１経路と、前記ハイスピードモード信号を処理する第２経路と、を含み、
前記第１経路において、前記撮像素子の信号ラインと直列に接続された第１種抵抗と、当該第１種抵抗と直列に接続され前記第１種抵抗を通過した信号から所定の閾値レベル以上の信号を抽出するコンパレータと、を備え、
前記第２経路において、前記撮像素子の信号ラインと並列に接続されたイコライザを備える、内視鏡システム。
特定事項３または４において、
前記分離部は、前記ローパワーモード信号を処理する第１経路と、前記ハイスピードモード信号を処理する第２経路と、を含み、
前記第１経路において、前記撮像素子の信号ラインと直列に接続された第１種抵抗と、当該第１種抵抗と直列に接続され前記第１種抵抗を通過した信号から所定の閾値レベル以上の信号を抽出するコンパレータと、を備え、
前記第２経路において、前記撮像素子の信号ラインと並列に接続されたイコライザを備える、内視鏡システム。
【0050】
（６）特定事項６
特定事項３または４において、
前記分離部は、前記ローパワーモード信号を処理する第１経路と、前記ハイスピードモード信号を処理する第２経路と、を含み、
前記第１経路において、前記撮像素子の信号ラインと直列に接続され前記映像信号から所定の閾値レベル以上の信号を抽出するコンパレータを備え、
前記第２経路において、前記撮像素子の信号ラインと直列に接続され、前記コンパレータからの前記ローパワーモード信号の抽出のタイミングで閉じるスイッチと、前記撮像素子の信号ラインと並列に接続されたイコライザと、を備える、内視鏡システム。
特定事項３または４において、
前記分離部は、前記ローパワーモード信号を処理する第１経路と、前記ハイスピードモード信号を処理する第２経路と、を含み、
前記第１経路において、前記撮像素子の信号ラインと直列に接続され前記映像信号から所定の閾値レベル以上の信号を抽出するコンパレータを備え、
前記第２経路において、前記撮像素子の信号ラインと直列に接続され、前記コンパレータからの前記ローパワーモード信号の抽出のタイミングで閉じるスイッチと、前記撮像素子の信号ラインと並列に接続されたイコライザと、を備える、内視鏡システム。
【0051】
（７）特定事項７
特定事項３または４において、
前記分離部は、前記ローパワーモード信号を処理する第１経路と、前記ハイスピードモード信号を処理する第２経路と、を含み、
前記第１経路において、前記撮像素子の信号ラインと直列に接続された第１種スイッチと、前記撮像素子の信号ラインと直列に接続され前記映像信号から所定の閾値レベル以上の信号を抽出するコンパレータと、を備え、
前記第２経路において、前記撮像素子の信号ラインと直列に接続された第２種スイッチと、前記撮像素子の信号ラインと並列に接続されたイコライザと、を備え、
前記ドライバ信号処理部は、前記第１種スイッチをＯＮ、前記第２種スイッチをＯＦＦに制御して、前記撮像素子から入力されてきた映像信号から前記ローパワーモード信号の期間と前記ハイスピードモード信号の期間とを認識し、当該期間の認識後は、前記ローパワーモード信号の期間では前記第１種スイッチをＯＮ、前記第２種スイッチをＯＦＦに、前記ハイスピードモード信号の期間では前記第１種スイッチをＯＦＦ、前記第２種スイッチをＯＮに制御する、内視鏡システム。
特定事項３または４において、
前記分離部は、前記ローパワーモード信号を処理する第１経路と、前記ハイスピードモード信号を処理する第２経路と、を含み、
前記第１経路において、前記撮像素子の信号ラインと直列に接続された第１種スイッチと、前記撮像素子の信号ラインと直列に接続され前記映像信号から所定の閾値レベル以上の信号を抽出するコンパレータと、を備え、
前記第２経路において、前記撮像素子の信号ラインと直列に接続された第２種スイッチと、前記撮像素子の信号ラインと並列に接続されたイコライザと、を備え、
前記ドライバ信号処理部は、前記第１種スイッチをＯＮ、前記第２種スイッチをＯＦＦに制御して、前記撮像素子から入力されてきた映像信号から前記ローパワーモード信号の期間と前記ハイスピードモード信号の期間とを認識し、当該期間の認識後は、前記ローパワーモード信号の期間では前記第１種スイッチをＯＮ、前記第２種スイッチをＯＦＦに、前記ハイスピードモード信号の期間では前記第１種スイッチをＯＦＦ、前記第２種スイッチをＯＮに制御する、内視鏡システム。
【0052】
（８）特定事項８
特定事項３または４において、
前記分離部は、前記ローパワーモード信号を処理する第１経路と、前記ハイスピードモード信号を処理する第２経路と、を含み、
前記第１経路において、前記撮像素子の信号ラインと直列に接続されたトランジスタと、前記撮像素子の信号ラインと直列に接続され前記映像信号から所定の閾値レベル以上の信号を抽出するＦＥＴと、を備え、
前記第２経路において、前記撮像素子の信号ラインと直列に接続されたスイッチと、前記撮像素子の信号ラインと並列に接続されたイコライザと、を備え、
前記ドライバ信号処理部は、前記スイッチをＯＦＦに制御して、前記撮像素子から入力されてきた映像信号から前記ローパワーモード信号の期間と前記ハイスピードモード信号の期間とを認識し、当該期間の認識後は、前記ローパワーモード信号の期間では前記スイッチをＯＦＦに、前記ハイスピードモード信号の期間では前記スイッチをＯＮに制御する、内視鏡システム。
特定事項３または４において、
前記分離部は、前記ローパワーモード信号を処理する第１経路と、前記ハイスピードモード信号を処理する第２経路と、を含み、
前記第１経路において、前記撮像素子の信号ラインと直列に接続されたトランジスタと、前記撮像素子の信号ラインと直列に接続され前記映像信号から所定の閾値レベル以上の信号を抽出するＦＥＴと、を備え、
前記第２経路において、前記撮像素子の信号ラインと直列に接続されたスイッチと、前記撮像素子の信号ラインと並列に接続されたイコライザと、を備え、
前記ドライバ信号処理部は、前記スイッチをＯＦＦに制御して、前記撮像素子から入力されてきた映像信号から前記ローパワーモード信号の期間と前記ハイスピードモード信号の期間とを認識し、当該期間の認識後は、前記ローパワーモード信号の期間では前記スイッチをＯＦＦに、前記ハイスピードモード信号の期間では前記スイッチをＯＮに制御する、内視鏡システム。
【符号の説明】
【0053】
１ 内視鏡システム
１００ 内視鏡装置
１１０ 内視鏡装置のコネクタ部
２００ プロセッサ
２１０ プロセッサのコネクタ部
３００ モニタ
４００ スコープコネクタ
４０１ スコープコネクタ回路
４０１１ 信号分離部
４０１２ イコライザ部
４０１３ ドライバ信号処理部
４０１４ 制御部
４０１５ メモリ
１００ 内視鏡装置
１１０ 内視鏡装置のコネクタ部
２００ プロセッサ
２１０ プロセッサのコネクタ部
３００ モニタ
４００ スコープコネクタ
４０１ スコープコネクタ回路
４０１１ 信号分離部
４０１２ イコライザ部
４０１３ ドライバ信号処理部
４０１４ 制御部
４０１５ メモリ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】