特許 7536686 配線基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-09

(45)【発行日】2024-08-20

(54)【発明の名称】配線基板

(51)【国際特許分類】

   H05K 3/46 20060101AFI20240813BHJP

   H01L 23/12 20060101ALI20240813BHJP

【ＦＩ】

H05K3/46 N

H05K3/46 B

H01L23/12 Q

【請求項の数】 7

(21)【出願番号】P 2021030734

(22)【出願日】2021-02-26

(65)【公開番号】P2022131672

(43)【公開日】2022-09-07

【審査請求日】2023-07-18

(73)【特許権者】

【識別番号】000006633

【氏名又は名称】京セラ株式会社

(74)【代理人】

【識別番号】110003029

【氏名又は名称】弁理士法人ブナ国際特許事務所

(72)【発明者】

【氏名】大園 拓己

(72)【発明者】

【氏名】山平 真聖

【審査官】小林 大介

(56)【参考文献】

【文献】特開２０１８－１３３５２６（ＪＰ，Ａ）

【文献】特開２００４－０６３５３０（ＪＰ，Ａ）

【文献】特開２００１－２０３２９２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／４６

Ｈ０１Ｌ ２３／１２

(57)【特許請求の範囲】

【請求項1】

複数のスルーホール導体を有するコア用絶縁層と、
該コア用絶縁層上に位置し、上面に実装領域を有する積層体と、
を備え、
該積層体は、導体層および複数のビアホール導体を有するビルドアップ用絶縁層が交互に位置しており、
前記導体層は、前記実装領域に位置する接続パッドと、平面透視で前記実装領域内に位置し、前記ビアホール導体を介して前記接続パッドに繋がるビアランドと、二つの端部を有しており、一端が前記ビアランドに繋がり、他端が前記実装領域よりも外側に位置する前記ビアホール導体に繋がる引き出し配線と、前記ビルドアップ用絶縁層を介して前記引き出し配線の上下に位置するプレーン導体と、前記コア用絶縁層に接する最下層のビルドアップ用絶縁層上に、平面透視で前記実装領域内に位置する電源用導体層と、を有し、
前記接続パッドは、平面透視で、前記電源用導体層に重ならない領域に位置する第１信号用接続パッド、および前記電源用導体層に重なる領域に位置する第２信号用接続パッドを有し、
前記ビアランドは、平面透視で、前記第１信号用接続パッドと同軸上で繋がる第１ビアランドと、前記第２信号用接続パッドと同軸上で繋がる第２ビアランドと、前記電源用導体層に重ならない領域に位置する中継ぎビアランドと、を有しており、
前記積層体は、前記第２ビアランドと前記中継ぎビアランドとを中継ぎ配線で繋いでいる中継ぎ配線保有層を有している、配線基板。

【請求項2】

前記接続パッドは、前記実装領域に格子配列で位置しており、
前記第１信号用接続パッドは、前記格子配列の最外周から少なくとも２列に位置し、
前記第１信号用接続パッドより内側の少なくとも１列には電源用接続パッドおよびグランド用接続パッドが位置し、
前記第２信号用接続パッドは、平面透視における前記電源用導体層に重なる領域から内側の少なくとも２列に位置しており、
前記中継ぎ配線保有層が、前記最下層のビルドアップ用絶縁層に接する上層の前記ビルドアップ用絶縁層上に位置する、
請求項１に記載の配線基板。

【請求項3】

前記中継ぎ配線保有層において、最も内側の列に位置する前記第２信号用接続パッドと同軸上で繋がる前記第２ビアランドが、前記中継ぎビアランドと前記中継ぎ配線で繋がっている、請求項２に記載の配線基板。

【請求項4】

前記接続パッドは、前記実装領域に格子配列で位置しており、
前記第１信号用接続パッドは、前記格子配列の最外周から少なくとも２列に位置し、
前記第１信号用接続パッドより内側の少なくとも１列には電源用接続パッドおよびグランド用接続パッドが位置し、
前記第２信号用接続パッドは、平面透視における前記電源用導体層に重なる領域から内側の少なくとも２列に位置しており、
前記積層体は、前記実装領域を有する第１ビルドアップ用絶縁層、第２ビルドアップ用絶縁層および第３ビルドアップ用絶縁層を上から順に有しており、
前記第２ビルドアップ用絶縁層上には、前記第１信号用接続パッドと同じ配列の前記第１ビアランドおよび前記第２信号用接続パッドと同じ配列の前記第２ビアランドが位置しており、
前記第２ビルドアップ用絶縁層上の前記導体層は、前記中継ぎ配線保有層であり、
前記第２ビルドアップ用絶縁層上における前記第１ビアランドは、前記引き出し配線と繋がっており、
前記第２ビルドアップ用絶縁層上における前記第２ビアランドの一部は、前記中継ぎ配線によって前記中継ぎビアランドに繋がっており、
前記第３ビルドアップ用絶縁層上には、前記中継ぎビアランドと前記ビアホール導体によって繋がる第１補助ビアランドと、該第１補助ビアランドよりも前記第３ビルドアップ用絶縁層の外周の近くに位置し、前記第３ビルドアップ用絶縁層の下層の前記導体層と前記ビアホール導体で繋ぐ第２補助ビアランドと、前記第１補助ビアランドおよび前記第２補助ビアランドを繋ぐ第１補助配線とを有している、請求項１に記載の配線基板。

【請求項5】

前記中継ぎ配線保有層において、最も外側の列に位置する前記第２信号用接続パッドと同軸上で繋がる前記第２ビアランドが、前記中継ぎビアランドと前記中継ぎ配線で繋がっている、請求項４に記載の配線基板。

【請求項6】

前記接続パッドは、前記実装領域に格子配列で位置しており、
前記第１信号用接続パッドは、前記格子配列の最外周から少なくとも２列に位置し、
前記第２信号用接続パッドは、前記第１信号用接続パッドより内側に隣接する少なくとも２列に位置し、
前記第２信号用接続パッドより内側の少なくとも１列には電源用接続パッドおよびグランド用接続パッドが位置しており、
前記積層体は、前記実装領域を有する第１ビルドアップ用絶縁層、第２ビルドアップ用絶縁層および第３ビルドアップ用絶縁層を上から順に有しており、
前記第２ビルドアップ用絶縁層上には、前記第１信号用接続パッドと同じ配列の前記第１ビアランドおよび前記第２信号用接続パッドと同じ配列の前記第２ビアランドが位置しており、
前記第２ビルドアップ用絶縁層上の前記第１ビアランドは、前記引き出し配線と繋がっており、
前記第２ビルドアップ用絶縁層上の前記第２ビアランドの一部は、前記第１ビアランドの配列と前記第２ビアランドの配列との間に位置する第３補助ビアランドと、第２補助配線によって繋がっており、
前記第３ビルドアップ用絶縁層上の前記導体層は、前記中継ぎ配線保有層であり、
前記第３ビルドアップ用絶縁層上の前記第２ビアランドは、前記中継ぎ配線によって前記中継ぎビアランドに繋がっており、
前記第３補助ビアランドと前記ビアホール導体によって繋がっている第４補助ビアランドと、平面透視における前記電源用導体層に重なる領域外に位置する第５補助ビアランドとが第３補助配線によって繋がっている、請求項１に記載の配線基板。

【請求項7】

前記中継ぎ配線保有層は、最も外側の列に位置する前記第２信号用接続パッドと同軸上で繋がる前記第２ビアランドと前記中継ぎビアランドとを前記中継ぎ配線で繋いでいる、請求項６に記載の配線基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、配線基板に関する。

【背景技術】

【0002】

例えば、特許文献１に記載のような従来の配線基板において、電子部品と配線基板との間で電気信号を伝送する信号用配線（信号用導体）は、電子部品と配線基板とを電気的に接続するパッドのうち信号用パッドと、信号用パッドの直下に位置する信号用ビアホール導体を介して接続されている。

【0003】

配線基板に実装される半導体素子の大型化や多機能化に伴い、実装領域において、信号用接続パッドが、格子状に配置された接続パッド群の周縁部（外側）から中央部に近い領域にかけて位置している配線基板が存在する。

【先行技術文献】

【特許文献】

【0004】

【文献】特開平１０－３３５５３２号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

このような配線基板では、実装領域の中央部に近い領域に位置する信号用接続パッドの一部と、配線基板の内層における実装領域の下方に位置する電源用導体層とが、平面透視で重なるものがある。この場合、信号用接続パッドと同軸上のビアホール導体を介して繋がるビアランド、および一端がビアランドに繋がり他端が実装領域外のビアランドに繋がる引き出し配線が、電源用導体層を横切ってしまう場合がある。このため、電荷の供給経路を阻害してしまい半導体素子の性能が低下するおそれがある。

【0006】

本開示の課題は、実装される半導体素子の性能を低下させない配線基板を提供することである。

【課題を解決するための手段】

【0007】

本開示に係る配線基板は、複数のスルーホール導体を有するコア用絶縁層と、コア用絶縁層上に位置し、上面に実装領域を有する積層体とを備える。積層体は、導体層および複数のビアホール導体を有するビルドアップ用絶縁層が交互に位置している。導体層は、実装領域に位置する接続パッドと、ビアホール導体を介して接続パッドに繋がるビアランドと、二つの端部を有しており、一端が実装領域内の前記ビアランドに繋がり他端が実装領域外のビアランドに繋がる引き出し配線と、ビルドアップ用絶縁層を介して引き出し配線の上下に位置するプレーン導体と、コア用絶縁層に接する最下層のビルドアップ用絶縁層上に、平面透視で実装領域内に位置する電源用導体層とを有する。接続パッドは、平面透視で、電源用導体層に重ならない領域に位置する第１信号用接続パッド、および電源用導体層に重なる領域に位置する第２信号用接続パッドを有する。ビアランドは、平面透視で、第１信号用接続パッドと同軸上で繋がる第１ビアランドと、第２信号用接続パッドと同軸上で繋がる第２ビアランドとを有する。積層体は、第２ビアランドと、平面透視における電源用導体層に重なる領域外に位置する中継ぎビアランドとを、中継ぎ配線で繋いでいる中継ぎ配線保有層を有している。

【発明の効果】

【0008】

本開示に係る配線基板は、実装される半導体素子の性能を低下させない。

【図面の簡単な説明】

【0009】

【図1】本開示の第１の実施形態に係る配線基板の一部を示す断面図である。

【図2】図１に示す配線基板の一部において、最上層に位置する導体層を平面視した場合を示す説明図である。

【図3】図１に示す配線基板の一部において、最上層に位置する導体層から１層内側に位置する導体層を平面視した場合を示す説明図である。

【図4】図１に示す配線基板の一部において、最上層に位置する導体層から２層内側に位置する導体層を平面視した場合を示す説明図である。

【図5】図１に示す配線基板の一部において、最上層に位置する導体層から３層内側に位置する導体層を平面視した場合を示す説明図である。

【図6】図１に示す配線基板の一部において、最上層に位置する導体層から４層内側に位置する導体層を平面視した場合を示す説明図である。

【図7】図１に示す配線基板の一部において、最上層に位置する導体層から５層内側に位置する導体層を平面視した場合を示す説明図である。

【図8】図１に示す配線基板の一部において、最上層に位置する導体層から６層内側に位置する導体層（コア用絶縁層の上面に位置する導体層）を平面視した場合を示す説明図である。

【図9】本開示の第２の実施形態に係る配線基板の一部において、最上層に位置する導体層から１層内側に位置する導体層を平面視した場合を示す説明図である。

【図10】本開示の第２の実施形態に係る配線基板の一部において、最上層に位置する導体層から２層内側に位置する導体層を平面視した場合を示す説明図である。

【図11】本開示の第２の実施形態に係る配線基板の一部において、最上層に位置する導体層から３層内側に位置する導体層を平面視した場合を示す説明図である。

【図12】本開示の第２の実施形態に係る配線基板の一部において、最上層に位置する導体層から４層内側に位置する導体層を平面視した場合を示す説明図である。

【図13】本開示の第３の実施形態に係る配線基板の一部において、最上層に位置する導体層を平面視した場合を示す説明図である。

【図14】本開示の第３の実施形態に係る配線基板の一部において、最上層に位置する導体層から１層内側に位置する導体層を平面視した場合を示す説明図である。

【図15】本開示の第３の実施形態に係る配線基板の一部において、最上層に位置する導体層から２層内側に位置する導体層を平面視した場合を示す説明図である。

【図16】本開示の第３の実施形態に係る配線基板の一部において、最上層に位置する導体層から３層内側に位置する導体層を平面視した場合を示す説明図である。

【発明を実施するための形態】

【0010】

本開示の第１の実施形態に係る配線基板を、図１～８に基づいて説明する。図１は、本開示の第１の実施形態に係る配線基板１の断面の右半分を示す説明図である。第１の実施形態に係る配線基板１は、コア用絶縁層２、積層体３およびソルダーレジスト６を含む。

【0011】

コア用絶縁層２は、絶縁性を有する素材であれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド－トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は２種以上を混合して用いてもよい。コア用絶縁層２の厚みは特に限定されず、例えば２００μｍ以上８００μｍ以下である。

【0012】

コア用絶縁層２には、補強材が含まれていてもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が挙げられる。補強材は２種以上を併用してもよい。さらに、コア用絶縁層２には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが分散されていてもよい。

【0013】

コア用絶縁層２は、コア用絶縁層２の上下面を電気的に接続するために、スルーホール導体２１を有している。スルーホール導体２１は、コア用絶縁層２の上下面を貫通するスルーホール内に位置している。スルーホール導体２１は、例えば、銅めっきなどの金属めっきからなる導体で形成されている。スルーホール導体２１は、コア用絶縁層２の上下面に位置する導体層４に接続されている。スルーホール導体２１は、図１に示すようにスルーホールの内壁面のみに位置していてもよく、スルーホール内に充填されていてもよい。

【0014】

スルーホール導体２１は、接続される導体層４に応じて、グランド用スルーホール導体２１ａ、電源用スルーホール導体２１ｂおよび信号用スルーホール導体２１ｃを含んでいる。すなわち、グランド用スルーホール導体２１ａは、後述するグランド用導体層４ａに接続され、電源用スルーホール導体２１ｂは、後述する電源用導体層４ｂに接続され、信号用スルーホール導体２１ｃは、後述する信号用導体層４ｃに接続されている。スルーホール導体２１は、厚みの大きいコア用絶縁層２に位置しているため、後述するビアホール導体４１に比べて電気抵抗が大きい場合が多い。このため、特に電荷の供給経路として機能する電源用スルーホール導体２１ｂは、数量を多くしてもよい。

【0015】

コア用絶縁層２の上面および下面には、積層体３が位置している。積層体３は、導体層４とビルドアップ用絶縁層５とが交互に積層された構造を有している。積層体３は、上面に電子部品を実装するための実装領域Ｘを含んでいる。実装領域Ｘが位置している積層体３の上面とは、コア用絶縁層２から遠い側の面を指す。積層体３に含まれる導体層４は、例えば銅箔や銅めっきから成る導体で形成されている。導体層４の厚みは特に限定されず、例えば５μｍ以上２５μｍ以下である。導体層４には、グランド用導体層４ａ、電源用導体層４ｂおよび信号用導体層４ｃが含まれている。

【0016】

グランド用導体層４ａは、信号用導体層４ｃのインピーダンスの整合、および信号用導体層４ｃへのノイズ混入の低減のために機能する。

【0017】

電源用導体層４ｂは、電荷の供給経路として機能する。このため、電源用導体層４ｂは、電子部品に近い実装領域Ｘの直下およびその周囲に配置しておくと電気抵抗が小さくなるため有利である。したがって、電源用導体層４ｂにつながる電源用スルーホール導体２１ｂも、実装領域Ｘの直下およびその周囲に配置しておくと電荷供給の観点から有利である。

【0018】

信号用導体層４ｃは、信号を伝送する機能を有している。信号用導体層４ｃは、配線基板１全体にわたりできるだけインピーダンスの値を整合するように調整されている。これにより、信号が信号用導体層４ｃを伝送するときの損失を低減することができる。

【0019】

積層体３に含まれるビルドアップ用絶縁層５は、コア用絶縁層２と同様、絶縁性を有する素材であれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド－トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は２種以上を混合して用いてもよい。積層体３にビルドアップ用絶縁層５が２層以上存在する場合、それぞれのビルドアップ用絶縁層５は、同じ樹脂で形成されていてもよく、異なる樹脂で形成されていてもよい。積層体３に含まれるビルドアップ用絶縁層５とコア用絶縁層２とは、同じ樹脂であってもよく、異なる樹脂であってもよい。

【0020】

さらに、積層体３に含まれるビルドアップ用絶縁層５には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが、分散されていてもよい。積層体３に含まれるビルドアップ用絶縁層５の厚みは特に限定されず、例えば２０μｍ以上４０μｍ以下である。積層体３にビルドアップ用絶縁層５が２層以上存在する場合、それぞれのビルドアップ用絶縁層５は同じ厚みを有していてもよく、異なる厚みを有していてもよい。

【0021】

積層体３に含まれるビルドアップ用絶縁層５は、層間を電気的に接続するためのビアホール導体４１を有している。ビアホール導体４１は、積層体３に含まれるビルドアップ用絶縁層５の上下面を貫通するビアホール内に位置している。ビアホール導体４１は、例えば、銅めっきなどの金属めっきからなる導体で形成されている。ビアホール導体４１は、積層体３に含まれるビルドアップ用絶縁層５の上下面に位置する導体層４に接続されている。ビアホール導体４１は、図１に示すようにビアホール内に充填されていてもよく、ビアホールの内壁面のみに位置していてもよい。

【0022】

ビアホール導体４１は、接続される導体層４に応じて、グランド用ビアホール導体４１ａ、電源用ビアホール導体４１ｂおよび信号用ビアホール導体４１ｃを含んでいる。すなわち、グランド用ビアホール導体４１ａはグランド用導体層４ａに接続され、電源用ビアホール導体４１ｂは電源用導体層４ｂに接続され、信号用ビアホール導体４１ｃは信号用導体層４ｃに接続されている。

【0023】

第１の実施形態に係る配線基板１の両表面の一部には、ソルダーレジスト６が位置している。ソルダーレジスト６は、例えば、アクリル変性エポキシ樹脂で形成されている。ソルダーレジスト６は、例えば実装領域Ｘに電子部品を実装するときの熱から導体層４を保護する機能を有している。

【0024】

第１の実施形態に係る配線基板１において、電子部品（図示せず）と配線基板１との間で電気信号を伝送する信号用導体層４ｃは、その上面および下面にビルドアップ用絶縁層５を介してグランド用導体層４ａまたは電源用導体層４ｂが対向するように位置している第１引き出し配線４４および第２引き出し配線４５を含んでいる。すなわち、第１引き出し配線４４および第２引き出し配線４５とグランド用導体層４ａまたは電源用導体層４ｂとは、ストリップ線路構造を有している。

【0025】

ストリップ線路構造は、信号用導体層４ｃの上面および下面の両面に、ビルドアップ用絶縁層５を介してグランド用導体層４ａまたは電源用導体層４ｂが対向するように位置している構造である。信号用導体層４ｃのインピーダンスを整合するために、この構造が採用される。ノイズの混入を防止するためにも、ストリップ線路構造を採用するのがよい。

【0026】

第１の実施形態に係る配線基板１において、電子部品が実装される実装領域Ｘには、積層体３の最表層に位置する導体層４の一部である接続パッド４２が位置している。接続パッド４２は、配線基板１に電子部品を電気的に接続するために使用される。接続パッド４２は、接続される導体層４に応じて、グランド用接続パッド４２ａ、電源用接続パッド４２ｂおよび信号用接続パッド（第１信号用接続パッド４２ｃ１および第２信号用接続パッド４２ｃ２）を含んでいる。すなわち、グランド用接続パッド４２ａはグランド用導体層４ａに接続され、電源用接続パッド４２ｂは電源用導体層４ｂに接続され、第１信号用接続パッド４２ｃ１および第２信号用接続パッド４２ｃ２は信号用導体層４ｃに接続されている。

【0027】

本明細書において、第１信号用接続パッド４２ｃ１は、平面透視で、電源用導体層４ｂに重ならない領域に位置する信号用接続パッド４２ｃを意味する。第２信号用接続パッド４２ｃ２は、平面透視で、電源用導体層４ｂに重なる領域に位置する信号用接続パッド４２ｃを意味する。

【0028】

以下、導体層４を、図２～８を参照して具体的に説明する。図２は、第１の実施形態に係る配線基板１の一部において、最上層に位置する導体層４を平面視した場合を示す説明図である。図２は、実装領域Ｘを十字に４分割した内の１つとその近傍とを示す平面図である。後述の図３～８についても同様である。

【0029】

図２に示すように、実装領域Ｘには、グランド用接続パッド４２ａ、電源用接続パッド４２ｂ、第１信号用接続パッド４２ｃ１および第２信号用接続パッド４２ｃ２の各接続パッド４２が、格子状に位置している。この接続パッド４２を囲むように、プレーン導体層４ｐの一部であるグランド用導体層４ａが位置している。格子状とは、複数の接続パッド４２が、それぞれ間隔をあけて縦横の並びに配置されている状態を示す。

【0030】

格子状に位置している接続パッド４２のうち、最外周側から少なくとも２列には、第１信号用接続パッド４２ｃ１が位置している。第１信号用接続パッド４２ｃ１の内周側において、第１信号用接続パッド４２ｃ１側から少なくとも１列には、電源用接続パッド４２ｂおよびグランド用接続パッド４２ａが位置している。電源用接続パッド４２ｂおよびグランド用接続パッド４２ａの内周側において、電源用接続パッド４２ｂおよびグランド用接続パッド４２ａ側から少なくとも２列には、第２信号用接続パッド４２ｃ２が位置している。

【0031】

図３は、第１の実施形態に係る配線基板１の一部において、最上層に位置する導体層４から１層内側に位置する導体層４を平面視した場合を示す説明図である。最上層に位置する導体層４から１層内側に位置する導体層４の一部は、ビアランド４３を含んでいる。このビアランド４３は、ビアホール導体４１を介して接続パッド４２に接続されている。これらのビアランド４３のうち、第１ビアランド４３１は、信号用ビアホール導体４１ｃを介して第１信号用接続パッド４２ｃ１に接続されている。第２ビアランド４３２は、信号用ビアホール導体４１ｃを介して第２信号用接続パッド４２ｃ２に接続されている。

【0032】

最上層に位置する導体層４から１層内側に位置する導体層４は、導体層４の一部であり二つの端部を有する複数の引き出し配線を含む引き出し導体層である。この複数の引き出し配線は、第１引き出し配線４４であり、信号用導体層４ｃとして機能している。

【0033】

図３に示すように、複数の第１引き出し配線４４の各々の一端は、第１ビアランド４３１に接続されている。第１引き出し配線４４の各々の他端は、実装領域Ｘよりも外側に位置するビアホール導体４１（信号用ビアホール導体４１ｃ）と接続されている。

【0034】

第１引き出し配線４４においてストリップ線路構造を採れない部分の長さは限定されず、例えば、信号用導体層４ｃが伝送する信号の波長の４分の１以下であるのがよい。第１引き出し配線４４において、ストリップ線路構造を採れない部分をこのような長さにすることによって、信号用導体層におけるインピーダンス整合への影響を小さくすることができる。すなわち、第１引き出し配線４４は、この部分ではグランド用導体層４ａによってインピーダンス調整が行われていないものの、上記の長さ以下にすることで第１信号用接続パッド４２ｃ１、第１引き出し配線４４、第１ビアランド４３１および下層の信号用導体層４ｃとの間で、インピーダンスの不整合を無視することができる。その結果、信号は第１引き出し配線４４による影響を受けることなく伝送することができる。

【0035】

信号用導体層４ｃを伝送する一般的な信号の波長を考慮すると、第１引き出し配線４４においてストリップ線路構造を採れない部分の長さは、例えば１０００μｍ程度となることが多い。接続パッド４２の配置間隔を考慮すると、第１引き出し配線４４においてストリップ線路構造を採れない部分の長さは、例えば２５０μｍ以上の長さとなることが多い。第１引き出し配線４４においてストリップ線路構造を採れない部分の長さは、例えば、金属顕微鏡観察などにより測定が可能である。

【0036】

上述のように、第１引き出し配線４４の各々の一端は、第１ビアランド４３１に接続されるように形成されている。そのため、図４に示すように、最上層に位置する導体層４から２層内側に位置する導体層４には、第２ビアランド４３２と、グランド用接続パッド４２ａまたは電源用接続パッド４２ｂに接続されるビアランド４３（図４では、電源用接続パッド４２ｂに接続されるビアランド４３）とが残る。

【0037】

図５は、第１の実施形態に係る配線基板１の一部において、最上層に位置する導体層４から３層内側に位置する導体層４を平面視した場合を示す説明図である。最上層に位置する導体層４から３層内側に位置する導体層４は、導体層４の一部であり二つの端部を有する複数の引き出し配線を含む引き出し導体層である。この引き出し配線は、第２引き出し配線４５であり、信号用導体層４ｃとして機能している。

【0038】

図５に示すように、第２引き出し配線４５の各々の一端は第２ビアランド４３２に接続されている。第２引き出し配線４５に接続されるビアランド４３は、第２ビアランド４３２に含まれるビアランド４３のうち、図５に示すように最外側に位置するビアランド４３であってもよく、最外側以外に位置するビアランド４３であってもよく、最外側および最外側以外の両方のビアランド４３が混ざっていてもよい。第２引き出し配線４５が、間隔の狭いビアランド４３間を通る箇所を少なくして絶縁性を確保する点で、図５に示すように、第２ビアランド４３２に含まれるビアランド４３のうち、最外側に位置するビアランド４３が第２引き出し配線４５に接続されるのがよい。第２引き出し配線４５の各々の他端は、実装領域Ｘよりも外側に位置するビアホール導体４１（信号用ビアホール導体４１ｃ）と接続されている。

【0039】

図６は、第１の実施形態に係る配線基板１の一部において、最上層に位置する導体層４から４層内側に位置する導体層４を平面視した場合を示す説明図である。最上層に位置する導体層４から４層内側に位置する導体層４には、中継ぎビアランド４７が位置している。中継ぎビアランド４７は、平面透視で、プレーン導体層４ｐの一部である電源用導体層４ｂと重なる領域外に位置している。この中継ぎビアランド４７は、第２ビアランド４３２に含まれるビアランド４３のうち、第２引き出し配線４５と接続されていないビアランド４３と、中継ぎ配線４６を介して接続されている。この中継ぎ配線４６を含んでいる層が、中継ぎ配線保有層に相当する。中継ぎ配線保有層は、例えば、図６に示すように、第２信号用接続パッド４２ｃ２のうち最も内側の列に位置する接続パッド４２と同軸上（下方）で繋がる第２ビアランド４３２と、中継ぎビアランド４７とを、中継ぎ配線４６で繋いでいるのがよい。このように繋ぐことによって、絶縁信頼性が向上する。

【0040】

このように、中継ぎビアランド４７と中継ぎ配線４６とを含むことによって、平面透視で、第２信号用接続パッド４２ｃ２と重なる領域に位置するプレーン導体層４ｐの一部である電源用導体層４ｂ内に、信号用導体層４ｃ（引き出し配線）を存在させないようにすることができる。具体的には、図７に示すように、最上層に位置する導体層４から５層内側に位置する導体層４（最下層のビルドアップ用絶縁層５の上面に位置する導体層４）において、プレーン導体層４ｐの一部である電源用導体層４ｂと重なる領域外に位置している中継ぎビアランド４７が、実装領域Ｘよりも外側に位置するビアホール導体４１（信号用ビアホール導体４１ｃ）と、信号用導体層４ｃを介して接続されている。図６に示す中継ぎビアランド４７と図７に示す中継ぎビアランド４７とは、ビアホール導体を介して電気的に接続されている。

【0041】

その結果、プレーン導体層４ｐの一部である電源用導体層４ｂが、信号用導体層４ｃ（引き出し配線）によって挟まれる狭小領域を含まず、電荷の供給経路が確保できる。これにより、半導体素子の性能を低下させることなく作動させることができる。図８は、最上層に位置する導体層４から６層内側に位置する導体層４（コア用絶縁層２の上面に位置する導体層４）を平面視した場合を示す説明図である。

【0042】

次に、図９～１２を参照して、第２の実施形態に係る配線基板について、具体的に説明する。第２の実施形態に係る配線基板において、第１の実施形態に係る配線基板１と同じ部材については同じ符号を付しており、詳細な説明については省略する。

【0043】

第２の実施形態に係る配線基板は、第１の実施形態に係る配線基板１と同様、中継ぎ配線４６および中継ぎビアランド４７を含むものの、中継ぎ配線４６および中継ぎビアランド４７が位置している層（中継ぎ配線保有層）が異なる。

【0044】

まず、最上層に位置する導体層４については、図２に示すように、第１の実施形態に係る配線基板１と同じである。この最上層に位置する導体層４が位置しているビルドアップ用絶縁層５を、便宜上、第１ビルドアップ用絶縁層とする。図９は、第２の実施形態に係る配線基板の一部において、最上層に位置する導体層４から１層内側に位置する導体層４を平面視した場合を示す説明図である。

【0045】

図９に示すように、複数の第１引き出し配線４４の各々の一端は、第１ビアランド４３１に含まれるビアランド４３に接続されている。第１引き出し配線４４の各々の他端は、実装領域Ｘよりも外側に位置するビアホール導体４１（信号用ビアホール導体４１ｃ）と接続されている。最上層に位置する導体層４から１層内側に位置する導体層４には、第１信号用接続パッド４２ｃ１と同じ配列の第１ビアランド４３１および第２信号用接続パッド４２ｃ２と同じ配列の第２ビアランド４３２が位置している。この図９に示す導体層４は、第１引き出し配線４４を含む引き出し導体層である。

【0046】

さらに、この層において、中継ぎビアランド４７が位置している。中継ぎビアランド４７は、平面透視で、プレーン導体層４ｐの一部である電源用導体層４ｂと重なる領域外に位置している。この中継ぎビアランド４７は、第２ビアランド４３２に含まれる一部のビアランド４３と、中継ぎ配線４６を介して接続されている。この中継ぎ配線４６を含んでいる層が、中継ぎ配線保有層に相当する。この中継ぎ配線保有層が位置しているビルドアップ用絶縁層５を、便宜上、第２ビルドアップ用絶縁層とする。

【0047】

中継ぎ配線４６に接続されるビアランド４３は、第２ビアランド４３２に含まれるビアランド４３のうち、図９に示すように最外側に位置するビアランド４３であってもよく、最外側以外に位置するビアランド４３であってもよく、最外側および最外側以外の両方のビアランド４３が混ざっていてもよい。ストリップ構造をとれない中継ぎ配線４６の長さを短くしてインピーダンスの不整合を防ぐという点、および中継ぎ配線４６が、間隔の狭いビアランド４３間を通る箇所を少なくして絶縁性を確保する点で、図９に示すように、第２ビアランド４３２に含まれるビアランド４３のうち、最外側に位置するビアランド４３が中継ぎ配線４６に接続されるのがよい。

【0048】

中継ぎ配線保有層は、例えば、図９に示すように、第２信号用接続パッド４２ｃ２のうち最も外側の列に位置する接続パッド４２と同軸上（下方）で繋がる第２ビアランド４３２と、中継ぎビアランド４７とを、中継ぎ配線４６で繋いでいるのがよい。このように繋ぐことによって、信号を伝送する際の損失がより低減される。

【0049】

上述のように、第１引き出し配線４４の各々の一端は、第１ビアランド４３１に接続されるように形成されている。そのため、図１０に示すように、最上層に位置する導体層４から２層内側に位置する導体層４には、第２ビアランド４３２に含まれるビアランド４３のうち中継ぎ配線４６に接続されていないビアランド４３と、電源用ビアホール導体４１ｂに接続されるビアランド４３とが残る。

【0050】

平面透視で、プレーン導体層４ｐの一部である電源用導体層４ｂと重なる領域外に位置している中継ぎビアランド４７は、図１０に示す第１補助ビアランド４７１と、ビアホール導体を介して電気的に接続されている。この第１補助ビアランド４７１は、第１補助ビアランド４７１よりもさらに外側に位置する第２補助ビアランド４７２と、第１補助配線４６１を介して接続されている。この第１補助ビアランド４７１、第２補助ビアランド４７２および第１補助配線４６１が位置しているビルドアップ用絶縁層５を、便宜上、第３ビルドアップ用絶縁層とする。

【0051】

図１１は、第２の実施形態に係る配線基板の一部において、最上層に位置する導体層４から３層内側に位置する導体層４を平面視した場合を示す説明図である。図１１に示すように、最上層に位置する導体層４から３層内側に位置する導体層４は、第２引き出し配線４５を含み信号用導体層４ｃとして機能している。

【0052】

第２引き出し配線４５の各々の一端は、第２ビアランド４３２のうち、中継ぎ配線４６に接続されていないビアランド４３に接続されている。第２引き出し配線４５の各々の他端は、実装領域Ｘよりも外側に位置するビアホール導体４１（信号用ビアホール導体４１ｃ）と接続されている。

【0053】

信号用導体層４ｃの各々の一端は、第２補助ビアランド４７２に接続されている。信号用導体層４ｃの各々の他端は、実装領域Ｘよりも外側に位置するビアホール導体４１（信号用ビアホール導体４１ｃ）と接続されている。図１０に示す第２補助ビアランド４７２と図１１に示す第２補助ビアランド４７２とは、ビアホール導体４１を介して電気的に接続されている。

【0054】

その結果、図１２に示す導体層４には、いずれの引き出し配線も存在していない。そのため、プレーン導体層４ｐの一部である電源用導体層４ｂが、信号用導体層４ｃ（引き出し配線）によって挟まれる狭小領域を含まず、電荷の供給経路が確保できる。これにより、半導体素子の性能を低下させることなく作動させることができる。図１２は、第２の実施形態に係る配線基板の一部において、最上層に位置する導体層４から４層内側に位置する導体層４を平面視した場合を示す説明図である。この導体層４は、積層体３において最下層に位置するビルドアップ用絶縁層５の表面に位置している。図１２に示す導体層４の１層内層に位置する導体層４は、図８に示すコア用絶縁層２の上面に位置する導体層４と同様であり、詳細な説明は省略する。第２の実施形態では、第１の実施形態よりもビルドアップ用絶縁層５を１層少なくできる点で有利である。

【0055】

次に、図１３～１６を参照して、第３の実施形態に係る配線基板について、具体的に説明する。第３の実施形態に係る配線基板において、第１の実施形態に係る配線基板１と同じ部材については同じ符号を付しており、詳細な説明については省略する。

【0056】

第３の実施形態に係る配線基板は、第１の実施形態に係る配線基板１と同様、中継ぎ配線４６および中継ぎビアランド４７を含むものの、中継ぎ配線４６および中継ぎビアランド４７が位置している層（中継ぎ配線保有層）が異なる。

【0057】

図１３に示すように、実装領域Ｘには、グランド用接続パッド４２ａ、電源用接続パッド４２ｂ、第１信号用接続パッド４２ｃ１および第２信号用接続パッド４２ｃ２の各接続パッド４２が、格子状に位置している。この接続パッド４２を囲むように、プレーン導体層４ｐの一部であるグランド用導体層４ａが位置している。格子状とは、複数の接続パッド４２が、それぞれ間隔をあけて縦横の並びに配置されている状態を示す。

【0058】

格子状に位置している接続パッド４２のうち、最外周側から複数列で信号用接続パッド４２ｃが位置している。信号用接続パッド４２ｃのうち、最外周側から少なくとも２列には、第１信号用接続パッド４２ｃ１が位置している。残りの信号用接続パッド４２ｃが、第２信号用接続パッド４２ｃ２である。上記のように、平面透視で、第１信号用接続パッド４２ｃ１は、電源用導体層４ｂに重ならない領域に位置する。一方、第２信号用接続パッド４２ｃ２は、平面透視で、電源用導体層４ｂに重なる領域に位置している。信号用接続パッド４２ｃの内周側には、グランド用接続パッド４２ａおよび電源用接続パッド４２ｂが位置している。この最上層に位置する導体層４が位置しているビルドアップ用絶縁層５を、便宜上、第１ビルドアップ用絶縁層とする。

【0059】

図１４は、第３の実施形態に係る配線基板の一部において、最上層に位置する導体層４から１層内側に位置する導体層４を平面視した場合を示す説明図である。図１４に示すように、複数の第１引き出し配線４４の各々の一端は、第１ビアランド４３１に接続されている。第１引き出し配線４４の各々の他端は、実装領域Ｘよりも外側に位置するビアホール導体４１（信号用ビアホール導体４１ｃ）と接続されている。最上層に位置する導体層４から１層内側に位置する導体層４には、第１信号用接続パッド４２ｃ１と同じ配列の第１ビアランド４３１および第２信号用接続パッド４２ｃ２と同じ配列の第２ビアランド４３２が位置している。この図１４に示す導体層４は、第１引き出し配線４４を含む引き出し導体層である。

【0060】

図１４に示すように、第２ビアランド４３２の一部は、第１ビアランド４３１の配列と第２ビアランド４３２の配列との間に位置する第３補助ビアランド４７３と、第２補助配線４６２を介して接続されている。この第３補助ビアランド４７３および第２補助配線４６２が位置しているビルドアップ用絶縁層５を、便宜上、第２ビルドアップ用絶縁層とする。

【0061】

図１５は、第３の実施形態に係る配線基板の一部において、最上層に位置する導体層４から２層内側に位置する導体層４を平面視した場合を示す説明図である。図１５に示すように、一層上の導体層４において、第３補助ビアランド４７３と接続されていない第２ビアランド４３２が、中継ぎビアランド４７と、中継ぎ配線４６を介して接続されている。中継ぎビアランド４７は、平面透視で、プレーン導体層４ｐの一部である電源用導体層４ｂと重なる領域外に位置している。この中継ぎ配線４６を含んでいる層が、中継ぎ配線保有層に相当する。この中継ぎ配線保有層が位置しているビルドアップ用絶縁層５を、便宜上、第３ビルドアップ用絶縁層とする。

【0062】

さらに、この中継ぎ配線保有層において、第４補助ビアランド４７４が第５補助ビアランド４７５と、第３補助配線４６３を介して接続されている。図１５に示す第４補助ビアランド４７４と図１４に示す第３補助ビアランド４７３とは、ビアホール導体４１を介して電気的に接続されている。第５補助ビアランド４７５は、中継ぎビアランド４７よりも外側に位置している。

【0063】

中継ぎ配線保有層は、例えば、図１５に示すように、第２信号用接続パッド４２ｃ２のうち最も外側の列に位置する接続パッド４２と同軸上（下方）で繋がる第２ビアランド４３２と、中継ぎビアランド４７とを、中継ぎ配線４６で繋いでいるのがよい。このように繋ぐことによって、信号を伝送する際の損失がより低減される。

【0064】

次いで、図１６は、第３の実施形態に係る配線基板の一部において、最上層に位置する導体層４から３層内側に位置する導体層４を平面視した場合を示す説明図である。図１６に示すように、最上層に位置する導体層４から３層内側に位置する導体層４は、信号用導体層４ｃとして機能している。

【0065】

信号用導体層４ｃの各々の一端は、中継ぎビアランド４７に接続されている。信号用導体層４ｃの各々の他端は、実装領域Ｘよりも外側に位置するビアホール導体４１（信号用ビアホール導体４１ｃ）と接続されている。図１６に示す中継ぎビアランド４７は、図１５に示す１層上の中継ぎビアランド４７または第５補助ビアランド４７５のいずれかと、ビアホール導体４１を介して電気的に接続されている。

【0066】

その結果、図１６に示すように、平面透視で、第２信号用接続パッド４２ｃ２と重なる領域に位置するプレーン導体層４ｐの一部である電源用導体層４ｂ内に、信号用導体層４ｃ（引き出し配線）を存在させないようにすることができる。そのため、プレーン導体層４ｐの一部である電源用導体層４ｂが、信号用導体層４ｃ（引き出し配線）によって挟まれる狭小領域を含まず、電荷の供給経路が確保できる。これにより、半導体素子の性能を低下させることなく作動させることができる。図１６は、第３の実施形態に係る配線基板の一部において、最上層に位置する導体層４から３層内側に位置する導体層４を平面視した場合を示す説明図である。この導体層４は、積層体３において最下層に位置するビルドアップ用絶縁層５の表面に位置している。図１６に示す導体層４の１層内層に位置する導体層４は、図８に示すコア用絶縁層２の上面に位置する導体層４と同様であり、詳細な説明は省略する。

【0067】

さらに、第３の実施形態に係る配線基板によれば、第２の実施形態よりもビルドアップ用絶縁層５を１層少なくできる点で有利である。つまり、第１信号用接続パッド４２ｃ１の数（列数）および第２信号用接続パッド４２ｃ２の数（列数）が同じ場合、引き出し配線層の層数を少なくして薄型化された配線基板を提供することができる。

【0068】

特許文献１に示すような従来の配線基板には、図７、図１２および図１６に相当する導体層において、プレーン導体層の一部である電源用導体内に、電流経路を阻害する信号用導体（引き出し配線）が存在していた。そのため、電源用導体は、引き出し配線によって挟まれる狭小領域によって電荷の供給が阻害され、実装される半導体素子の性能を低下させていた。

【0069】

第１の実施形態に係る配線基板１においては、図７に示すように、最下層のビルドアップ用絶縁層５の上面に位置する導体層４には、第１信号用接続パッド４２ｃ１よりも内側の領域に、電源用接続パッド４２ｂとビアホール導体４１（電源用ビアホール導体４１ｂ）を介して接続されるプレーン導体層４ｐの一部である電源用導体層４ｂが位置している。図１２および図１６に示すように、第２の実施形態に係る配線基板および第３の実施形態に係る配線基板についても同様である。

【0070】

しかし、本開示の配線基板においては、プレーン導体層４ｐであれば、電源用導体に限定されない。広い面積を有するプレーン導体層４ｐを実装領域の直下に確保することによって、半導体素子への電源／グランド供給経路のインダクタンスを低くすることができる。特に、図７、図１２および図１６に示すように、プレーン導体層４ｐが、電源用導体層４ｂであれば、実装領域Ｘに搭載される半導体素子に、短距離かつ低インダクタンスで電荷を供給することができる。そのため、半導体素子をより安定に作動させることができる。

【0071】

第１の実施形態に係る配線基板１においては、図７に示すように、最下層のビルドアップ用絶縁層５の上面に位置する導体層４には、第１信号用接続パッド４２ｃ１よりも内側の領域に、プレーン導体層４ｐとして電源用導体層４ｂが単独で位置している。図１２および１６に示すように、第２の実施形態に係る配線基板および第３の実施形態に係る配線基板についても同様である。

【0072】

しかし、本開示の配線基板においては、プレーン導体層４ｐとして、互いに電気的に独立した複数のプレーン導体層４ｐが含まれていてもよい。複数のプレーン導体層４ｐが含まれていると、複数チャンネルの電源／グランドを設けることができる。さらに、アナログ信号およびデジタル信号の両信号用の半導体素子に対応することもできる。

【0073】

本開示の配線基板は、上述の第１の実施形態に係る配線基板１、第２の実施形態に係る配線基板および第３の実施形態に係る配線基板に限定されない。例えば、第１の実施形態に係る配線基板１、第２の実施形態に係る配線基板および第３の実施形態に係る配線基板の実装領域Ｘにおいて、第１信号用接続パッド４２ｃ１および第２信号用接続パッド４２ｃ２は、それぞれ２列位置している。しかし、本開示の配線基板において、第１信号用接続パッド４２ｃ１は３列以上位置していてもよい。同様に、第２信号用接続パッド４２ｃ２は３列以上位置していてもよい。

【0074】

第１の実施形態に係る配線基板１および第２の実施形態に係る配線基板の実装領域Ｘにおいて、１列の電源用接続パッド４２ｂおよび１列のグランド用接続パッド４２ａが位置している。しかし、本開示の配線基板において、電源用接続パッド４２ｂおよびグランド用接続パッド４２ａが、それぞれ複数列存在していてもよく、電源用接続パッド４２ｂおよびグランド用接続パッド４２ａが合わせて１列に位置していてもよい。

【0075】

第１の実施形態に係る配線基板１において、ビルドアップ層を形成している積層体３は、６層のビルドアップ用絶縁層５と６層の導体層４とが、交互に積層された構造を有している。第２の実施形態に係る配線基板において、ビルドアップ層を形成している積層体３は、５層のビルドアップ用絶縁層５と５層の導体層４とが、交互に積層された構造を有している。第３の実施形態に係る配線基板において、ビルドアップ層を形成している積層体３は、４層のビルドアップ用絶縁層５と４層の導体層４とが、交互に積層された構造を有している。しかし、本開示の配線基板において、ビルドアップ用絶縁層および導体層の層数は、ビルドアップ構造を有していれば限定されない。層数は、例えば、第１信号用接続パッド４２ｃ１の列数および第２信号用接続パッド４２ｃ２の列数などに応じて、適宜設定すればよい。

【0076】

第１の実施形態に係る配線基板１、第２の実施形態に係る配線基板および第３の実施形態に係る配線基板において、各引き出し配線（信号用導体層４ｃ）は、シングルラインである。しかし、各引き出し配線は、差動線路（ペアライン）であっても構わない。差動線路は、高周波伝送における電気的ロスの少ない形態であり、高周波信号を伝送する伝送路として有用である。

【0077】

さらに、本開示の配線基板において、実装領域Ｘに実装される半導体素子は、一般的に配線基板に搭載される半導体素子であれば限定されない。このような半導体素子としては、例えば、半導体集積回路素子、オプトエレクトロニクス素子などが挙げられる。

【符号の説明】

【0078】

１ 配線基板
２ コア用絶縁層
２１ スルーホール導体
２１ａ グランド用スルーホール導体
２１ｂ 電源用スルーホール導体
２１ｃ 信号用スルーホール導体
３ 積層体
４ 導体層
４ａ グランド用導体層
４ｂ 電源用導体層
４ｃ 信号用導体層
４ｐ プレーン導体層
４１ ビアホール導体
４１ａ グランド用ビアホール導体
４１ｂ 電源用ビアホール導体
４１ｃ 信号用ビアホール導体
４２ 接続パッド
４２ａ グランド用接続パッド
４２ｂ 電源用接続パッド
４２ｃ１ 第１信号用接続パッド
４２ｃ２ 第２信号用接続パッド
４３ ビアランド
４３１ 第１ビアランド
４３２ 第２ビアランド
４４ 第１引き出し配線
４５ 第２引き出し配線
４６ 中継ぎ配線
４６’ 第２中継ぎ配線
４６１ 第１補助配線
４６２ 第２補助配線
４６３ 第３補助配線
４７ 中継ぎビアランド
４７１ 第１補助ビアランド
４７２ 第２補助ビアランド
４７３ 第３補助ビアランド
４７４ 第４補助ビアランド
４７５ 第５補助ビアランド
５ ビルドアップ用絶縁層
６ ソルダーレジスト

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】