特許7537672 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

青山学院大学 (神奈川県相模原市中央区淵野辺)

▶ 大学共同利用機関法人　高エネルギー加速器研究機構の特許一覧 ▶ 株式会社Ｐｉｅｚｏ　Ｓｔｕｄｉｏの特許一覧

特許7537672発振回路および電子機器

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-13

(45)【発行日】2024-08-21

(54)【発明の名称】発振回路および電子機器

(51)【国際特許分類】

H03B 5/32 20060101AFI20240814BHJP

H03F 3/30 20060101ALI20240814BHJP

【ＦＩ】

H03B5/32 Z

H03F3/30

【請求項の数】 4

(21)【出願番号】P 2021168519

(22)【出願日】2021-10-14

(62)【分割の表示】P 2020125663の分割

【原出願日】2020-07-22

(65)【公開番号】P2022022210

(43)【公開日】2022-02-03

【審査請求日】2023-07-24

(73)【特許権者】

【識別番号】504151365

【氏名又は名称】大学共同利用機関法人高エネルギー加速器研究機構

(73)【特許権者】

【識別番号】515217498

【氏名又は名称】株式会社ＰｉｅｚｏＳｔｕｄｉｏ

(74)【代理人】

【識別番号】100098394

【弁理士】

【氏名又は名称】山川茂樹

(72)【発明者】

【氏名】野原正也

(72)【発明者】

【氏名】木村悟利

【審査官】石田昌敏

(56)【参考文献】

【文献】米国特許出願公開第２０１４／０２６６４７８（ＵＳ，Ａ１）

【文献】特開平０６－０２９７４３（ＪＰ，Ａ）

【文献】特開昭５５－０５３９０６（ＪＰ，Ａ）

【文献】米国特許出願公開第２００９／０１２１７５２（ＵＳ，Ａ１）

【文献】特開２００６－３３８１９９（ＪＰ，Ａ）

【文献】国際公開第２００２／００７３０２（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｂ５／３０－５／４２

Ｈ０３Ｆ３／３０

(57)【特許請求の範囲】

【請求項1】

電源端子と、接地端子と、一端が前記接地端子に接続された振動子と、
一端が前記振動子の他端に接続された第１の容量と、一端が前記第１の容量の他端に接続され、他端が前記接地端子に接続された第２の容量と、
前記振動子と前記第１の容量に接続される入力端子と、
前記第１の容量と前記第２の容量に接続される出力端子と、
ソース端子が前記出力端子に接続され、ドレイン端子が、発振動作時に前記電源端子と接続され、発振停止時に前記電源端子と切り離され、ゲート端子が前記入力端子に接続される第１のＮ型トランジスタと、
ソース端子が前記出力端子に接続され、ドレイン端子が、発振動作時に前記接地端子と接続され、発振停止時に前記接地端子と切り離され、ゲート端子が前記入力端子に接続される第１のＰ型トランジスタと、
発振停止時に前記第１のＮ型トランジスタのゲート端子を前記電源端子に接続し、発振動作時に前記第１のＮ型トランジスタのゲート端子と前記電源端子とを切り離す第２のＰ型トランジスタと、
発振停止時に前記第１のＰ型トランジスタのゲート端子を前記接地端子に接続し、発振動作時に前記第１のＰ型トランジスタのゲート端子と前記接地端子とを切り離す第２のＮ型トランジスタを有する増幅回路
を含む発振回路。

【請求項2】

請求項１記載の発振回路において、
前記振動子は、ランガサイト型圧電単結晶の振動子であることを特徴とする発振回路。

【請求項3】

請求項１または２記載の発振回路において、
前記増幅回路は、
前記第１のＮ型トランジスタと、
前記第１のＰ型トランジスタと、
発振停止時にＬｏｗとなる第１のバイアスリセット信号がゲート端子に入力され、ドレイン端子が前記第１のＮ型トランジスタのゲート端子に接続され、ソース端子が前記電源端子に接続された前記第２のＰ型トランジスタと、
発振停止時にＨｉｇｈとなる第２のバイアスリセット信号がゲート端子に入力され、ドレイン端子が前記第１のＰ型トランジスタのゲート端子に接続され_、ソース端子が前記接地端子に接続された前記第２のＮ型トランジスタと、
発振停止時に前記第１のＮ型トランジスタのドレイン端子と前記電源端子とを切り離し、発振動作時に前記第１のＮ型トランジスタのドレイン端子と前記電源端子とを接続する第１のスイッチと、
発振停止時に前記第１のＰ型トランジスタのドレイン端子と前記接地端子とを切り離し、発振動作時に前記第１のＰ型トランジスタのドレイン端子と前記接地端子とを接続する第２のスイッチとから構成されることを特徴とする発振回路。

【請求項4】

請求項１乃至３のいずれか１項に記載の発振回路を備えたことを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、振動子を用いた発振回路に関するものである。

【背景技術】

【0002】

近年、携帯電話機やＩｏＴ（Internet-Of-Things）機器などの無線回路付き小型電子機器においては、バッテリーの長寿命化が求められていることから、機器に使われている電子回路や電子部品の低消費電力化が重要技術課題となっている。

【0003】

小型電子機器では、従来から、図１０に示すような水晶振動子を用いたインバータベースのピアース（Pierce）発振回路が広く使われている（特許文献１、特許文献２、特許文献３参照）。ピアース発振回路は、水晶振動子Ｘ₁₀と、インバータＩＮＶ₁₀と、容量Ｃ₁₀，Ｃ₁₁とから構成される。

【0004】

ピアース発振回路は、構成がシンプルなことから、長い間使われてきた。しかしながら、ピアース発振回路は、発振するための電圧成分が大きく取れず、定常的に電流を流すために消費電力が大きい、という課題があった。また、ピアース発振回路は、発振起動時間が遅いという課題があった。

【先行技術文献】

【特許文献】

【0005】

【文献】特許第３４０９０６１号公報

【文献】特開２００４－３２８２５７号公報

【文献】国際公開ＷＯ２０１３／０３５３４６号

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明は、上記課題を解決するためになされたもので、低消費電力および高速発振起動を実現することができる発振回路を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の発振回路は、電源端子と、接地端子と、一端が前記接地端子に接続された振動子と、一端が前記振動子の他端に接続された第１の容量と、一端が前記第１の容量の他端に接続され、他端が前記接地端子に接続された第２の容量と、前記振動子と前記第１の容量に接続される入力端子と、前記第１の容量と前記第２の容量に接続される出力端子と、ソース端子が前記出力端子に接続され、ドレイン端子が、発振動作時に前記電源端子と接続され、発振停止時に前記電源端子と切り離され、ゲート端子が前記入力端子に接続される第１のＮ型トランジスタと、ソース端子が前記出力端子に接続され、ドレイン端子が、発振動作時に前記接地端子と接続され、発振停止時に前記接地端子と切り離され、ゲート端子が前記入力端子に接続される第１のＰ型トランジスタと、発振停止時に前記第１のＮ型トランジスタのゲート端子を前記電源端子に接続し、発振動作時に前記第１のＮ型トランジスタのゲート端子と前記電源端子とを切り離す第２のＰ型トランジスタと、発振停止時に前記第１のＰ型トランジスタのゲート端子を前記接地端子に接続し、発振動作時に前記第１のＰ型トランジスタのゲート端子と前記接地端子とを切り離す第２のＮ型トランジスタを有する増幅回路を含むものである。

【0008】

また、本発明の発振回路の１構成例において、前記振動子は、ランガサイト型圧電単結晶の振動子である。
また、本発明の発振回路の１構成例において、前記増幅回路は、前記第１のＮ型トランジスタと、前記第１のＰ型トランジスタと、発振停止時にＬｏｗとなる第１のバイアスリセット信号がゲート端子に入力され、ドレイン端子が前記第１のＮ型トランジスタのゲート端子に接続され、ソース端子が前記電源端子に接続された前記第２のＰ型トランジスタと、発振停止時にＨｉｇｈとなる第２のバイアスリセット信号がゲート端子に入力され、ドレイン端子が前記第１のＰ型トランジスタのゲート端子に接続され、ソース端子が前記接地端子に接続された前記第２のＮ型トランジスタと、発振停止時に前記第１のＮ型トランジスタのドレイン端子と前記電源端子とを切り離し、発振動作時に前記第１のＮ型トランジスタのドレイン端子と前記電源端子とを接続する第１のスイッチと、発振停止時に前記第１のＰ型トランジスタのドレイン端子と前記接地端子とを切り離し、発振動作時に前記第１のＰ型トランジスタのドレイン端子と前記接地端子とを接続する第２のスイッチとから構成されることを特徴とするものである。
また、本発明の電子機器は、上記の発振回路を備えたことを特徴とするものである。

【発明の効果】

【0009】

本発明によれば、増幅回路の第１のＮ型トランジスタのゲート端子を、第２のＰ型トランジスタのＯＮ時に電源電圧と接続し、第１の容量と第３の容量とを介して増幅回路の出力電圧を第１のＮ型トランジスタのゲート端子に帰還し、また増幅回路の第１のＰ型トランジスタのゲート端子を、第２のＮ型トランジスタのＯＮ時にグラウンドと接続し、第１の容量と第４の容量とを介して増幅回路の出力電圧を第１のＰ型トランジスタのゲート端子に帰還することにより、低消費電力および高速発振起動を実現することができる。

【図面の簡単な説明】

【0010】

【図1】図１は、従来のコルピッツ発振回路の構成を示す回路図である。

【図2】図２は、本発明の実施例に係る発振回路の構成を示す回路図である。

【図3】図３は、本発明の実施例に係る発振回路におけるバイアス用のＰＭＯＳトランジスタとＮＭＯＳトランジスタのＯＦＦ時の等価回路図である。

【図4】図４は、本発明の実施例に係る発振回路の出力電圧の変動範囲、バイアス用のＰＭＯＳトランジスタとＮＭＯＳトランジスタのゲート電圧およびゲート－ソース間電圧の変動範囲を示す図である。

【図5】図５は、本発明の実施例に係る発振回路における発振起動後の発振波形を示す図である。

【図6】図６は、従来のピアース発振回路と本発明の実施例に係る発振回路における出力電圧およびトランジスタの電流の波形を示す図である。

【図7】図７は、ピアース発振回路のインバータの構成を示す回路図である。

【図8】図８は、従来のピアース発振回路と本発明の実施例に係る発振回路の位相雑音特性を示す図である。

【図9】図９は、ランガサイト型圧電単結晶の振動子および水晶振動子の等価回路図である。

【図10】図１０は、従来のピアース発振回路の構成を示す回路図である。

【発明を実施するための形態】

【0011】

以下、本発明の実施例について図面を参照して説明する。まず、本実施例の発振回路の基になるコルピッツ（Colpitts）発振回路の構成を図１に示す。コルピッツ発振回路は、振動子Ｘ₁と、増幅回路Ａ₁と、２つの容量Ｃ₁，Ｃ₂とから構成される。

【0012】

このコルピッツ発振回路を基に、増幅器を低消費電力化した本実施例の発振回路を図２に示す。本実施例の発振回路は、振動子Ｘ_１と、振動子Ｘ_１に直列に接続された容量Ｃ_１，Ｃ_２と、入力端子が振動子Ｘ_１と容量Ｃ_１との接続点に接続され、出力端子が容量Ｃ_１と容量Ｃ_２との接続点に接続された増幅回路Ａ_１とを備えている。

【0013】

増幅回路Ａ₁は、ソース端子が増幅回路Ａ₁の出力端子に接続されたＮＭＯＳトランジスタ（Ｎ型トランジスタ）Ｍ₁と、ソース端子が増幅回路Ａ₁の出力端子に接続されたＰＭＯＳトランジスタ（Ｐ型トランジスタ）Ｍ₂と、ゲート端子にバイアスリセット信号バーＢＲが入力され、ドレイン端子がＮＭＯＳトランジスタＭ₁のゲート端子に接続され、ソース端子が電源電圧Ｖ_ddに接続されたＰＭＯＳトランジスタＭ₃と、ゲート端子にバイアスリセット信号ＢＲが入力され、ドレイン端子がＰＭＯＳトランジスタＭ₂のゲート端子に接続され_、ソース端子がグラウンドに接続されたＮＭＯＳトランジスタＭ₄と、一端が増幅回路Ａ₁の入力端子に接続され、他端がＮＭＯＳトランジスタＭ₁のゲート端子に接続された容量Ｃ_cut1と、一端が増幅回路Ａ₁の入力端子に接続され、他端がＰＭＯＳトランジスタＭ₂のゲート端子に接続された容量Ｃ_cut2と、発振停止時にＮＭＯＳトランジスタＭ₁のドレイン端子と電源電圧Ｖ_ddとを切り離し、発振動作時にＮＭＯＳトランジスタＭ₁のドレイン端子と電源電圧Ｖ_ddとを接続するスイッチＳＷ₁と、発振停止時にＰＭＯＳトランジスタＭ₂のドレイン端子とグラウンドとを切り離し、発振動作時にＰＭＯＳトランジスタＭ₂のドレイン端子とグラウンドとを接続するスイッチＳＷ₂とから構成される。

【0014】

ＮＭＯＳトランジスタＭ_１のゲート端子は、ＰＭＯＳトランジスタＭ_３のＯＮ時に電源電圧Ｖ_ｄｄと接続され、容量Ｃ_１，Ｃ_ｃｕｔ１を介して増幅回路Ａ_１の出力電圧が帰還されるようになっている。ＰＭＯＳトランジスタＭ_２のゲート端子は、ＮＭＯＳトランジスタＭ_４のＯＮ時にグラウンドと接続され、容量Ｃ_１，Ｃ_ｃｕｔ２を介して増幅回路Ａ_１の出力電圧が帰還されるようになっている。

【0015】

発振起動する際は高いトランスコンダクタンスｇｍが必要であるので、バイアスリセット信号ＢＲは発振停止時にＨｉｇｈ、バイアスリセット信号バーＢＲは発振停止時にＬｏｗとなっている。したがって、ＰＭＯＳトランジスタＭ₃とＮＭＯＳトランジスタＭ₄がＯＮ状態となり、ＮＭＯＳトランジスタＭ₁とＰＭＯＳトランジスタＭ₂がＯＮ状態となる。

【0016】

また、発振停止時には発振許可信号ＥＮがＬｏｗとなり、スイッチＳＷ₁，ＳＷ₂がＯＦＦ状態となる。スイッチＳＷ₁，ＳＷ₂としては、例えばＮＭＯＳトランジスタを使用することができる。スイッチＳＷ₁となるＮＭＯＳトランジスタのゲート端子には発振許可信号ＥＮが入力され、ドレイン端子が電源電圧Ｖ_ddに接続され、ソース端子がＮＭＯＳトランジスタＭ₁のドレイン端子に接続される。スイッチＳＷ₂となるＮＭＯＳトランジスタのゲート端子には発振許可信号ＥＮが入力され、ドレイン端子がＰＭＯＳトランジスタＭ₂のドレイン端子に接続され、ソース端子がグラウンドに接続される。

【0017】

一方、発振動作時には、バイアスリセット信号ＢＲがＬｏｗ、バイアスリセット信号バーＢＲがＨｉｇｈとなる。したがって、ＰＭＯＳトランジスタＭ₃とＮＭＯＳトランジスタＭ₄がＯＦＦ状態となる。このＯＦＦ状態のとき、ＰＭＯＳトランジスタＭ₃は、図３（Ａ）のようにダイオードＤ₁と抵抗Ｒ₁とからなる等価回路で表される。また、ＮＭＯＳトランジスタＭ₄は、図３（Ｂ）のようにダイオードＤ₂と抵抗Ｒ₂とからなる等価回路で表される。

【0018】

すなわち、ＰＭＯＳトランジスタＭ₃がＯＦＦの状態では、ＮＭＯＳトランジスタＭ₁のゲート電圧Ｖ_gNは、ダイオードＤ₁のリーク電流による電圧でバイアスされることになる。同様に、ＮＭＯＳトランジスタＭ₄がＯＦＦの状態では、ＰＭＯＳトランジスタＭ₂のゲート電圧Ｖ_gPは、ダイオードＤ₂のリーク電流による電圧でバイアスされることになる。抵抗Ｒ₁はダイオードＤ₁のリーク電流が流れる抵抗成分を表し、抵抗Ｒ₂はダイオードＤ₂のリーク電流が流れる抵抗成分を表している。

【0019】

ＰＭＯＳトランジスタＭ₃を例にとると、ダイオードＤ₁のリーク電流は、常にＮＭＯＳトランジスタＭ₁のゲート電圧Ｖ_gNを引き上げて、発振を維持するように働く。大信号により発振が始まると、ＮＭＯＳトランジスタＭ₁のゲート端子は、容量Ｃ₁，Ｃ_cut1を介した増幅回路Ａ₁の出力からの帰還によって動的にバイアスされる。ただし、ダイオードＤ₁により、ＮＭＯＳトランジスタＭ₁のゲート電圧Ｖ_gNは、最高値がＶ_th3＋Ｖ_ddの電圧値にクランプされることになる（Ｖ_th3はＰＭＯＳトランジスタＭ₃のしきい値電圧）。同様に、ダイオードＤ₂により、ＰＭＯＳトランジスタＭ₂のゲート電圧Ｖ_gPは、最低値が－Ｖ_th4の電圧値にクランプされることになる（Ｖ_th4はＮＭＯＳトランジスタＭ₄のしきい値電圧）。

【0020】

発振動作時における発振回路（増幅回路Ａ₁）の出力電圧Ｖ_out、ＮＭＯＳトランジスタＭ₁のゲート電圧Ｖ_gN、ＰＭＯＳトランジスタＭ₂のゲート電圧Ｖ_gP、ＮＭＯＳトランジスタＭ₁のゲート－ソース間電圧Ｖ_gsN、ＰＭＯＳトランジスタＭ₂のゲート－ソース間電圧Ｖ_gsPの変動範囲を図４に示す。
また、発振動作時には発振許可信号ＥＮがＨｉｇｈとなり、スイッチＳＷ₁，ＳＷ₂がＯＮ状態となる。

【0021】

発振起動後の発振波形を図５に示す。Ｉ_NはＮＭＯＳトランジスタＭ₁のソース電流、Ｉ_PはＰＭＯＳトランジスタＭ₂のソース電流である。ＮＭＯＳトランジスタＭ₁のゲート－ソース間電圧Ｖ_gsNとＰＭＯＳトランジスタＭ₂のゲート－ソース間電圧Ｖ_gsPは、発振起動時（バイアスリセット信号バーＢＲと発振許可信号ＥＮがＨｉｇｈになったとき）に比較的高い電圧から始まり、その後、発振定常状態で－Ｖ_th4からＶ_th3の電圧範囲に収まることが分かる。したがって、ＮＭＯＳトランジスタＭ₁とＰＭＯＳトランジスタＭ₂を流れる電流は、定常状態では非常に小さくなる。

【0022】

図６は、発振定常状態における発振回路の出力電圧Ｖ_out、ＮＭＯＳトランジスタＭ₁のソース電流Ｉ_N、およびＰＭＯＳトランジスタＭ₂のソース電流Ｉ_Pの波形を示す図である。ここでは、Ｃ₁＝１８ｐＦ、Ｃ₂＝９ｐＦとし、発振回路（増幅回路Ａ₁）の出力端子に接続される負荷の容量を６ｐＦとした。

【0023】

比較のため、容量Ｃ₁，Ｃ₂と負荷容量を本実施例と同じ値にしたときのピアース発振回路の出力電圧Ｖ_out10と、インバータのトランジスタの電流Ｉ_N10，Ｉ_P10を図６に示す。図１０に示したピアース発振回路のインバータＩＮＶ₁₀は、図７に示すようにＰＭＯＳトランジスタＭ₅と、ＮＭＯＳトランジスタＭ₆とから構成される。

【0024】

図６から分かるように、ピアース発振回路の電流Ｉ_N10，Ｉ_P10に比べ、本実施例の発振回路の電流Ｉ_N，Ｉ_Pは、出力電圧Ｖ_outが極値になるタイミングにおいてのみ流れ、また電流量も非常に小さい。したがって、本実施例によれば、発振状態において大幅な低電力化を実現できることが分かる。実際に、本実施例の発振回路の定常状態消費電力Ｐｓｓは、ピアース発振回路の定常状態消費電力に比べて約１／１０と小さいことが分かった。

【0025】

図８に、本実施例の発振回路と従来のピアース発振回路のそれぞれの位相雑音特性を示す。図８のＮ₀はピアース発振回路の位相雑音を示し、Ｎ₁は本実施例の発振回路の位相雑音を示している。通信機器に重要な発振回路性能である位相雑音は、従来のピアース発振回路と比較すると、発振回路の基本周波数に対するオフセット周波数が１００Ｈｚまでの範囲で約９ｄＢ改善されることが分かった。このように、本実施例の発振回路を使うことで、通信機器の低位相雑音化にも貢献できることが明らかとなった。

【0026】

次に、発振回路をより高速で発振起動させ、より低い発振起動エネルギーを実現するために、本実施例では、振動子Ｘ₁としてランガサイト型圧電単結晶の振動子を用いる。ランガサイト型圧電単結晶は種々あるが、実験ではＣａ₃ＴａＧａ₃Ｓｉ₂Ｏ₁₄（ＣＴＧＳと呼ぶ）を用いた振動子を使った。使用したＣＴＧＳ振動子、ならびに比較のため使用した水晶振動子（Quartz）の等価回路を図９（Ａ）、図９（Ｂ）に示す。図９（Ｂ）は図９（Ａ）を簡略化した等価回路図である。図９（Ａ）、図９（Ｂ）の線１００より左側は振動子の等価回路を示し、線１００より右側は発振回路の等価回路を示している。容量Ｃ_L、インダクタンスＬ_m、抵抗Ｒ_m、容量Ｃ_m、抵抗Ｒ_x、Ｑ値を表１に示す。

【0027】

【表1】