(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-13
(45)【発行日】2024-08-21
(54)【発明の名称】イメージング装置及びイメージセンサ
(51)【国際特許分類】
H04N 25/76 20230101AFI20240814BHJP
H04N 25/703 20230101ALI20240814BHJP
G01S 17/32 20200101ALI20240814BHJP
H01L 27/146 20060101ALI20240814BHJP
H04N 25/704 20230101ALI20240814BHJP
【ＦＩ】
H04N25/76
H04N25/703
G01S17/32
H01L27/146 A
H01L27/146 D
H04N25/704
【請求項の数】
19
(21)【出願番号】P 2020028265
(22)【出願日】2020-02-21
(65)【公開番号】P2020162114
(43)【公開日】2020-10-01
【審査請求日】2023-02-16
(31)【優先権主張番号】10-2019-0034179
(32)【優先日】2019-03-26
(33)【優先権主張国・地域又は機関】KR
(73)【特許権者】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】金 大 允
(72)【発明者】
【氏名】吉 ミン ソン
(72)【発明者】
【氏名】金 黎 明
(72)【発明者】
【氏名】柳 賢 錫
(72)【発明者】
【氏名】ベ 明 漢
【審査官】門田 宏
(56)【参考文献】
【文献】特表２０１９－５０４３２６（ＪＰ，Ａ）
【文献】特表２０１３－５１６９１３（ＪＰ，Ａ）
【文献】特開２０１６－０９５２９８（ＪＰ，Ａ）
【文献】特開２００８－１８７４２０（ＪＰ，Ａ）
【文献】国際公開第２０１６／００９８３２（ＷＯ，Ａ１）
【文献】特開２００５－２１４７４３（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ５／３０ － ５／３３
Ｈ０４Ｎ ２３／１１
Ｈ０４Ｎ ２３／２０ －２３／３０
Ｈ０４Ｎ ２５／００
Ｈ０４Ｎ ２５／２０ －２５／６１
Ｈ０４Ｎ ２５／６１５－２５／７９
Ｇ０１Ｓ ７／４８ － ７／５１
Ｇ０１Ｓ １７／００ －１７／９５
Ｈ０１Ｌ ２７／１４ －２７／１４８
Ｈ０１Ｌ ２９／７６
Ｈ１０Ｋ ３９／３２ －３９／３４
(57)【特許請求の範囲】
【請求項1】
光制御信号によって動作する光源と、複数のピクセルを含み、前記複数のピクセルの各々が電荷に基づいて電気信号を生成するピクセル回路を含むピクセルアレイと、を備え、
前記複数のピクセルは、一般のピクセル及び位相差検出ピクセルを含み、
前記一般のピクセルの各々は、前記光源から出力されて被写体から反射された受信光信号に反応して第１電荷を生成するフォトダイオードを含み、
前記一般のピクセルの各々のピクセル回路は、前記第１電荷に基づいて第１電気信号を生成し、
前記位相差検出ピクセルの各々は、前記位相差検出ピクセルの各々のピクセル回路に連結されてスイッチ制御信号によってオン／オフされるスイッチ素子、及び前記スイッチ素子に連結されて第２電荷を出力する電荷供給源を含み、
前記位相差検出ピクセルの各々のピクセル回路は、前記第２電荷に基づいて第２電気信号を生成することを特徴とするイメージング装置。
【請求項2】
前記ピクセル回路は、前記電荷の入力を受けるピクセルノードを含み、前記一般のピクセルにおいて前記フォトダイオードが前記ピクセルノードに連結され、前記位相差検出ピクセルにおいて前記スイッチ素子の一端が前記ピクセルノードに連結されることを特徴とする請求項１に記載のイメージング装置。
【請求項3】
前記ピクセルアレイにおいて、前記一般のピクセルは、ロー（ｒｏｗ）方向、及び前記ロー方向に交差するカラム（ｃｏｌｕｍｎ）方向に沿ってアレイの形で配置され、
前記位相差検出ピクセルは、前記ロー方向に沿って配置されることを特徴とする請求項１に記載のイメージング装置。
【請求項4】
前記位相差検出ピクセルは、前記カラム方向において第１位置に配置されることを特徴とする請求項３に記載のイメージング装置。
【請求項5】
前記位相差検出ピクセルは、前記カラム方向において、第１位置、及び前記第１位置に隣接する第２位置に配置されることを特徴とする請求項３に記載のイメージング装置。
【請求項6】
前記位相差検出ピクセルは、前記カラム方向において、第１位置、及び前記第１位置から分離された第２位置に配置されることを特徴とする請求項３に記載のイメージング装置。
【請求項7】
前記ピクセルアレイにおいて、前記一般のピクセルは、ロー（ｒｏｗ）方向、及び前記ロー方向に交差するカラム（ｃｏｌｕｍｎ）方向に沿ってアレイの形で配置され、
前記位相差検出ピクセルは、互いに分離配置されて前記一般のピクセルのうちの一部によって囲まれることを特徴とする請求項１に記載のイメージング装置。
【請求項8】
前記スイッチ制御信号は、前記光制御信号と同一であることを特徴とする請求項１に記載のイメージング装置。
【請求項9】
前記ピクセル回路は、互いに同一の構造を有する第１ピクセル回路及び第２ピクセル回路を有し、前記第１ピクセル回路は、第１フォト制御信号によって制御される第１フォトゲートを含み、
前記第２ピクセル回路は、前記第１フォト制御信号と１８０度の位相差を有する第２フォト制御信号によって制御される第２フォトゲートを含み、
前記第１フォトゲートがターンオンされると、前記電荷は、前記第１ピクセル回路に入力され、
前記第２フォトゲートがターンオンされると、前記電荷は、前記第２ピクセル回路に入力されることを特徴とする請求項１に記載のイメージング装置。
【請求項10】
前記スイッチ制御信号は、前記第１フォト制御信号及び前記第２フォト制御信号のうちの１つと同一であることを特徴とする請求項９に記載のイメージング装置。
【請求項11】
前記位相差検出ピクセルは、ロー方向に沿って配置され、前記位相差検出ピクセルのうち、前記ロー方向に隣接する第１位相差検出ピクセル及び第２位相差検出ピクセルは、１つのグループでグルーピングされることを特徴とする請求項９に記載のイメージング装置。
【請求項12】
前記第１位相差検出ピクセルのスイッチ制御信号、及び前記第２位相差検出ピクセルのスイッチ制御信号は、前記第１位相差検出ピクセルの第１フォト制御信号及び第２フォト制御信号のうちの１つと同一であることを特徴とする請求項１１に記載のイメージング装置。
【請求項13】
前記位相差検出ピクセルのうちの一部は、前記ロー方向に交差するカラム方向において第１位置に配置され、残りは前記カラム方向において前記第１位置に隣接する第２位置に配置され、前記第１位置に配置された位相差検出ピクセルと前記第２位置に配置された位相差検出ピクセルとが互いに異なってグルーピングされることを特徴とする請求項１１に記載のイメージング装置。
【請求項14】
前記位相差検出ピクセルから獲得されたデータを用いることで前記第１フォト制御信号及び前記第２フォト制御信号の位相差エラーを補正するコントロールロジックを更に含むことを特徴とする請求項９に記載のイメージング装置。
【請求項15】
前記コントロールロジックは、前記一般のピクセルから獲得されたデータを用いることで前記一般のピクセルの各々と前記被写体との間の距離情報を含むデプスマップ（ｄｅｐｔｈ ｍａｐ）を生成することを特徴とする請求項１４に記載のイメージング装置。
【請求項16】
前記光制御信号及び前記スイッチ制御信号は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号であることを特徴とする請求項１に記載のイメージング装置。
【請求項17】
前記位相差検出ピクセルは、前記受信光信号を遮断する光遮断層を含むことを特徴とする請求項１に記載のイメージング装置。
【請求項18】
複数のピクセルを含み、前記複数のピクセルのうちの少なくとも１つは、ピクセルノードに連結される第１フォトトランジスタを有する第１ピクセル回路、前記ピクセルノードに連結される第２フォトトランジスタを有する第２ピクセル回路、前記ピクセルノードに連結されるスイッチ素子、及び前記スイッチ素子に連結される電荷供給源を含み、前記第１フォトトランジスタは、第１フォトゲートを有し、前記第２フォトトランジスタは、第２フォトゲートを有するピクセルアレイと、前記第１フォトゲートに第１フォト制御信号を入力し、前記第２フォトゲートに前記第１フォト制御信号と１８０度の位相差を有する第２フォト制御信号を入力し、前記スイッチ素子をターンオン及びターンオフさせて前記ピクセルノードに電荷を供給するコントローラと、を備えることを特徴とするイメージセンサ。
【請求項19】
前記コントローラは、光信号を出力する光源を駆動するための光制御信号を生成し、前記光制御信号をスイッチ制御信号として前記スイッチ素子に入力することを特徴とする請求項１８に記載のイメージセンサ。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージング装置及びイメージセンサに関する。
【背景技術】
【0002】
イメージセンサは、光を受け入れて電気信号を生成する半導体基板に形成されたセンサであって、複数のピクセルを有するピクセルアレイや、ピクセルアレイを駆動してイメージを生成するためのロジック回路などを含む。最近では、一般のイメージセンサに加えて、特定の波長帯域の光信号を出力する光源をイメージセンサと結合させた形のイメージング装置に対する研究も活発に行われている傾向にある。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１７－０１１２７３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、受信光信号と出力光信号との位相差を用いてデプスマップ（ｄｅｐｔｈ ｍａｐ）を生成するイメージング装置及びイメージセンサを提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するためになされた本発明の一態様によるイメージング装置は、光制御信号によって動作する光源と、複数のピクセルを含み、前記複数のピクセルの各々が電荷に基づいて電気信号を生成するピクセル回路を含むピクセルアレイと、を備え、前記複数のピクセルは、一般のピクセル及び位相差検出ピクセルを含み、前記一般のピクセルの各々は、前記光源から出力されて被写体から反射された受信光信号に反応して第１電荷を生成するフォトダイオードを含み、前記一般のピクセルの各々のピクセル回路は、前記第１電荷に基づいて第１電気信号を生成し、前記位相差検出ピクセルの各々は、前記位相差検出ピクセルの各々のピクセル回路に連結されてスイッチ制御信号によってオン／オフされるスイッチ素子、及び前記スイッチ素子に連結されて第２電荷を出力する電荷供給源を含み、前記位相差検出ピクセルの各々のピクセル回路は、前記第２電荷に基づいて第２電気信号を生成することを特徴とする。
【0006】
上記目的を達成するためになされた本発明の一態様によるイメージセンサは、複数のピクセルを含み、前記複数のピクセルのうちの少なくとも１つは、ピクセルノードに連結される第１フォトトランジスタを有する第１ピクセル回路、前記ピクセルノードに連結される第２フォトトランジスタ有する第２ピクセル回路、前記ピクセルノードに連結されるスイッチ素子、及び前記スイッチ素子に連結される電荷供給源を含み、前記第１フォトトランジスタは、第１フォトゲートを有し、前記第２フォトトランジスタは、第２フォトゲートを有するピクセルアレイと、前記第１フォトゲートに第１フォト制御信号を入力し、前記第２フォトゲートに前記第１フォト制御信号と１８０度の位相差を有する第２フォト制御信号を入力し、前記スイッチ素子をターンオン及びターンオフさせて前記ピクセルノードに電荷を供給するコントローラと、を備えることを特徴とする。
【0007】
上記目的を達成するためになされた本発明の他の態様によるイメージセンサは、第１フォト制御ラインに沿って配置された第１ピクセル、及び第２フォト制御ラインラインに沿って配置された第２ピクセルを含み、電荷を生成するフォトダイオード、及び前記電荷を用いて前記第１ピクセル及び前記第２ピクセルの各々が電気信号を生成するピクセル回路を含むピクセルアレイと、第１クロック信号を出力する第１出力端、及び第２クロック信号を出力する第２出力端を有するクロックドライバと、第１フレーム周期の間に前記第２ピクセルを前記第２フォト制御ラインに連結し、第１フレーム周期の次の第２フレーム周期の間に前記第１出力を前記第２フォト制御ラインに連結し、前記第１フレーム周期及び前記第２フレーム周期で獲得されたデータに基づいて前記第１フォト制御ライン及び前記第２フォト制御ラインに入力されるクロック信号の位相を補正するコントローラと、を備えることを特徴とする。
【発明の効果】
【0008】
本発明のイメージング装置は、一般のピクセル及び位相差検出ピクセルを含む複数のピクセルを有するピクセルアレイを含み、ピクセルの各々が所定のタイミングで動作して電荷から電気信号を生成するピクセル回路を含む。この構成により、ピクセル回路に入力されるクロック信号の位相差エラーを検出し、位相差エラーを補償することにより、イメージング装置の性能を改善することができる。
本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより簡単に理解することができる。
本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより簡単に理解することができる。
【図面の簡単な説明】
【0009】
【図1】本発明の一実施形態によるイメージング装置を示す概略ブロック図である。
【図2a】本発明の一実施形態によるイメージセンサの一例を示す概略図である。
【図2b】本発明の一実施形態によるイメージセンサの他の例を示す概略図である。
【図3】本発明の一実施形態によるイメージング装置を示す概略ブロック図である。
【図4】本発明の一実施形態によるイメージセンサのピクセルアレイを示す概略図である。
【図5】本発明の一実施形態によるイメージセンサに含まれる一般のピクセルの一例を示す回路図である。
【図6】本発明の一実施形態によるイメージセンサに含まれる一般のピクセルの他の例を示す回路図である。
【図7】本発明の一実施形態によるイメージセンサの動作を説明するために提供される図である。
【図8】本発明の一実施形態によるイメージセンサの一例の動作を説明するために提供されるタイミング図である。
【図9】本発明の一実施形態によるイメージセンサの位相差エラーを有する場合の動作を説明するために提供されるタイミング図である。
【図10】本発明の一実施形態によるイメージセンサの他の例の動作を説明するために提供されるタイミング図である。
【図11】本発明の一実施形態によるイメージセンサの第１例を示す概略図である。
【図12】本発明の一実施形態によるイメージセンサに含まれる位相差検出ピクセルの一例を示す回路図である。
【図13】本発明の一実施形態によるイメージセンサに含まれる位相差検出ピクセルの他の例を示す回路図である。
【図14a】本発明の一実施形態によるイメージセンサに含まれる位相差検出ピクセルの一例の動作を説明するために提供されるタイミング図である。
【図14b】本発明の一実施形態によるイメージセンサに含まれる位相差検出ピクセルの位相差エラーを有する場合の動作を説明するために提供されるタイミング図である。
【図15a】本発明の一実施形態によるイメージセンサのピクセルの一例を示す概略図である。
【図15b】本発明の一実施形態によるイメージセンサのピクセルの他の例を示す概略図である。
【図16】本発明の一実施形態によるイメージセンサの第２例を示す概略図である。
【図17】本発明の一実施形態によるイメージセンサの第３例を示す概略図である。
【図18】本発明の一実施形態によるイメージセンサの第４例を示す概略図である。
【図19】本発明の一実施形態によるイメージセンサの第５例を示す概略図である。
【図20】本発明の一実施形態によるイメージセンサにおける位相差検出ピクセルのグルーピング方法の一例を説明するために提供される図である。
【図21】本発明の一実施形態によるイメージセンサにおける位相差検出ピクセルのグルーピング方法の他の例を説明するために提供される図である。
【図22】本発明の一実施形態によるイメージセンサにおける１つのグループに含まれる位相差検出ピクセルの動作を説明するために提供される図である。
【図23】本発明の一実施形態によるイメージセンサにおける１つのグループに含まれる位相差検出ピクセルの動作を説明するために提供されるタイミング図である。
【図24】本発明の一実施形態によるイメージセンサにおける一般のピクセルを用いた位相差検出動作の第１フレーム周期を説明するために提供される図である。
【図25】本発明の一実施形態によるイメージセンサにおける一般のピクセルを用いた位相差検出動作の第２フレーム周期を説明するために提供される図である。
【図26】本発明の一実施形態によるイメージセンサを含む電子機器を示す概略ブロック図である。
【発明を実施するための形態】
【0010】
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。
【0011】
図１は、本発明の一実施形態によるイメージング装置を示す概略ブロック図である。
【0012】
先ず、図１を参照すると、本実施形態によるイメージング装置１は、光源２及びセンサ部３を含む。光源２は、特定の波長帯域の光信号を出力する発光素子を含む。一例として、光源２は、ＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ）又はＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などを発光素子として含む。光源２は、アレイの形で配列された複数の発光素子を含むことができ、複数の発光素子が出力する光信号の進行経路上において光学素子が更に設けられ得る。光源２が出力する光信号は、赤外線波長帯域の光信号であり得る。
【0013】
光源２が出力する光信号は、被写体４によって反射され、センサ部３は、被写体４で反射された光信号を受信光信号として受ける。センサ部３は、受信光信号に応答して電気信号を生成するピクセルを有するピクセルアレイ、及びピクセルアレイで生成された電気信号を用いてイメージを生成するコントローラなどを含む。一例として、コントローラが生成するイメージは、被写体４及びその周辺環境の距離情報が含まれるデプスマップ（Ｄｅｐｔｈ Ｍａｐ）である。
【0014】
本実施形態において、センサ部３は、デプスマップを生成する機能に加えて、イメージング装置１に近接する被写体４の存在を感知する近接センシング機能、被写体４とイメージング装置１との間の距離を計算する距離測定機能などを提供する。センサ部３は、複数のピクセルを有するピクセルアレイや、ピクセルアレイを制御するコントローラなどを含むイメージセンサで実現される。光源２から出力されて被写体４から反射された受信光信号をセンサ部３が正確に検出するほど、上記の機能をより正確に実現することができる。
【0015】
一例として、複数のピクセルは、それぞれ、互いに位相差を有する複数のクロック信号で動作する。複数のピクセルに入力されるクロック信号の位相は、光源２に入力される光制御信号に基づいて決定される。複数のピクセルに入力されるクロック信号と光制御信号との間の位相差を正確に決定することにより、イメージング装置１の動作性能を改善することができる。
【0016】
例えば、複数のピクセルに入力されるクロック信号のうちの少なくとも１つは、光制御信号と同一の位相を有する。但し、実際には、いくつかの要因により、クロック信号と光制御信号との間に位相差が発生することがあり、位相差が原因となって同一の距離に位置する被写体４に対するセンサ部３が判断する距離情報がそれぞれ異なる可能性がある。本実施形態では、複数のピクセルに入力されるクロック信号と光制御信号との間、又はクロック信号との間で発生する意図しない位相差を検出し且つ補償することにより、イメージング装置１の性能を改善することができる。
【0017】
【0018】
図２ａ及び図２ｂに示す実施形態によるイメージセンサ（５、５Ａ）は、図１を参照して説明したイメージング装置１のセンサ部３として採用される。先ず、図２ａを参照すると、本実施形態によるイメージセンサ５は、第１層６、第１層６の下部に設けられる第２層７、及び第２層７の下部に設けられる第３層８を含む。第１層６、第２層７、及び第３層８は、それぞれ垂直方向に積層される。一実施形態において、第１層６及び第２層７はウェハレベルで互いに積層され、第３層８はチップレベルで第２層７の下部に付着される。第１層６～第３層８は、１つの半導体パッケージとして提供され得る。
【0019】
第１層６は、複数のピクセルＰＸが設けられたセンシング領域ＳＡと、センシング領域ＳＡの周辺に設けられた第１パッド領域ＰＡ１と、を含む。第１パッド領域ＰＡ１には複数の上部パッドＰＡＤが含まれ、複数の上部パッドＰＡＤは、ビア（ＶＩＡ、図示せず）などを介して、第２層７の第２パッド領域ＰＡ２に設けられたパッド及びロジック回路ＬＣに連結され得る。
【0020】
複数のピクセルＰＸは、それぞれ、光を受け入れて電荷を生成するフォトダイオードと、フォトダイオードで生成された電荷を処理するピクセル回路などと、を含む。ピクセル回路は、フォトダイオードで生成された電荷に対応する電圧を出力するための複数のトランジスタを含む。
【0021】
第２層７は、ロジック回路ＬＣを提供する複数の素子を含むことができる。ロジック回路ＬＣに含まれる複数の素子は、第１層６に設けられたピクセル回路を駆動するための回路、例えばクロックドライバ、リードアウト回路、演算回路、タイミングコントローラなどを提供する。ロジック回路ＬＣに含まれる複数の素子は、第１パッド領域ＰＡ１及び第２パッド領域ＰＡ２を介してピクセル回路に連結され得る。ロジック回路ＬＣは、複数のピクセルＰＸからリセット電圧及びピクセル電圧を獲得して、ピクセル信号を生成する。
【0022】
本実施形態において、複数のピクセルＰＸのうちの少なくとも１つは、同一のレベルに配置された複数のフォトダイオードを含む。複数のフォトダイオードのそれぞれの電荷から生成されたピクセル信号は、それぞれ位相差を有し、ロジック回路ＬＣは、１つのピクセルＰＸに含まれる複数のフォトダイオードで生成されたピクセル信号の位相差に基づいて自動焦点機能を提供することができる。
【0023】
第２層７の下部に設けられた第３層８は、メモリチップＭＣ、ダミーチップＤＣ、及びメモリチップＭＣとダミーチップＤＣとを密封する保護層ＥＮを含む。メモリチップＭＣは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）又はスタティックランダムアクセスメモリ（ＳＲＡＭ）であり、ダミーチップＤＣはデータを実際に記憶する機能は有しない。メモリチップＭＣは、バンプによって、第２層７のコントロールロジックＬＣに含まれる素子のうちの少なくとも１つに電気的に連結され、自動焦点機能を提供する上で必要な情報を記憶することができる。一実施形態において、バンプはマイクロバンプである。
【0024】
次に、図２ｂを参照すると、本実施形態によるイメージセンサ５Ａは、第１層６Ａ及び第２層７Ａを含む。第１層６Ａは、複数のピクセルＰＸが設けられたセンシング領域ＳＡ、複数のピクセルＰＸを駆動するための素子が設けられたロジック回路ＬＣ、並びにセンシング領域ＳＡ及びロジック回路ＬＣの周辺に設けられた第１パッド領域ＰＡ１を含む。第１パッド領域ＰＡ１には複数の上部パッドＰＡＤが含まれ、複数の上部パッドＰＡＤは、ビア（ＶＩＡ、図示せず）などを介して、第２層７Ａに設けられたメモリチップＭＣに連結され得る。第２層７Ａは、メモリチップＭＣ、ダミーチップＤＣ、及びメモリチップＭＣとダミーチップＤＣとを密封する保護層ＥＮを含む。
【0025】
図３は、本発明の一実施形態によるイメージング装置を示す概略ブロック図である。
【0026】
図３を参照すると、イメージング装置１０は、コントローラ２０、ピクセルアレイ３０、光源ドライバ４０、及び光源５０などを含む。ピクセルアレイ３０は、複数の行及び複数の列に沿ってアレイの形で配置される複数のピクセルＰＸを含む。複数のピクセルＰＸは、それぞれ、被写体６０から入射する光信号に応答して電荷を生成するフォトダイオード、及びフォトダイオードで生成された電荷に対応する電気信号を生成するピクセル回路などを含む。一例として、ピクセル回路は、フローティングディフュージョン、転送トランジスタ、リセットトランジスタ、駆動トランジスタ、及び選択トランジスタなどを含む。実施形態に応じて、ピクセルＰＸの構成は異なり得る。一例として、ピクセルＰＸは、それぞれ、シリコンフォトダイオードとは異なり、有機物質を含む有機フォトダイオードを含むか、又はデジタルピクセルで実現される。ピクセルＰＸがデジタルピクセルで実現される場合、ピクセルＰＸは、それぞれ、比較器、及び比較器の出力をデジタル信号に変換して送り出すカウンターなどを含む。
【0027】
コントローラ２０は、ピクセルアレイ３０を制御するための複数の回路を含む。一例として、コントローラ２０は、クロックドライバ２１、リードアウト回路２２、演算回路２３、コントロールロジック２４などを含む。クロックドライバ２１は、ピクセルアレイ３０を第１方向又は第２方向で駆動する。例えば、クロックドライバ２１は、ピクセル回路の転送ゲートに入力される転送制御信号、リセットゲートに入力されるリセット制御信号、選択ゲートに入力される選択制御信号、及びフォトゲートに入力されるフォト制御信号などを生成する。第１方向及び第２方向は様々な方法で定義され、一例として、第１方向はロー（ｒｏｗ）方向に対応し、第２方向はカラム（ｃｏｌｕｍｎ）方向に対応する。
【0028】
リードアウト回路２２は、相関二重サンプラ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｅｒ：ＣＤＳ）、及びアナログ－デジタルコンバータ（Ａｎａｌｏｇ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：ＡＤＣ）などを含む。相関二重サンプラは、クロックドライバ２１から供給されるクロック信号によって選択されるピクセルＰＸにカラムラインを介して連結され、相関二重サンプリングを行ってリセット電圧及びピクセル電圧を検出する。アナログ－デジタルコンバータは、相関二重サンプラから検出されたリセット電圧及びピクセル電圧をデジタル信号に変換して演算回路２３に伝達する。
【0029】
演算回路２３は、デジタル信号を一時記憶するラッチ又はバッファ回路及び増幅回路などを含み、リードアウト回路２２から受信されたデジタル信号を処理する。クロックドライバ２１、リードアウト回路２２、及び演算回路２３は、コントロールロジック２４によって制御される。コントロールロジック２４は、クロックドライバ２１、リードアウト回路２２、及び演算回路２３の動作タイミングを制御するためのタイミングコントローラ、及びイメージデータを処理するためのイメージ信号プロセッサ（Ｉｍａｇｅ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などを含む。一実施形態において、演算回路２３は、コントロールロジック２４に含まれる。
【0030】
コントロールロジック２４は、リードアウト回路２２及び演算回路２３から出力されたデータを信号処理することでイメージデータを生成する。一例として、イメージデータはデプスマップを含む。また、コントロールロジック２４は、イメージング装置１０の動作モードに応じて、リードアウト回路２２及び演算回路２３から出力されたデータを用いることにより、被写体６０とイメージング装置１０との間の距離を計算し、またイメージング装置１０に近接する被写体６０を認識することができる。或いは、演算回路２３がデプスマップを生成し、コントロールロジック２４はデプスマップをイメージ処理してイメージ品質を改善することもできる。
【0031】
イメージング装置１０は、デプスマップを生成するために、被写体６０に光信号を出力する光源５０を含む。光源５０は、少なくとも１つの発光素子を含み、一例として、複数の半導体発光素子がアレイの形で配列された半導体チップを含む。光源５０は、光源ドライバ４０によって動作する。光源ドライバ４０は、コントローラ２０によって制御される。
【0032】
本実施形態において、光源ドライバ４０は、パルス信号の特性を有する光制御信号を生成して光源５０を駆動する。光源ドライバ４０は、コントローラ２０の制御命令に応答してＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号で光制御信号を生成し、光制御信号の周波数、デューティ比、持続時間などを決定する。一例として、コントローラ２０は、クロックドライバ２１がピクセルアレイ３０に入力するクロック信号のうちの少なくとも１つを、光源５０に入力される光制御信号に同期化する。一実施形態において、光源５０に入力される光制御信号に同期化する信号は、クロックドライバ２１がピクセルＰＸのフォトゲートに入力するフォト制御信号である。
【0033】
ピクセルＰＸは、クロックドライバ２１に含まれる出力バッファからフォト制御信号の入力を受ける。一例として、１つのローラインに連結されたピクセルＰＸ、又は１つのカラムラインに連結されたピクセルＰＸは、同一のフォト制御信号の入力を受ける。理想的には、出力バッファが同時に送り出すフォト制御信号は互いに位相差を有しなくてもよいが、実際にはいくつかの要因によってフォト制御信号間に位相差エラーが発生する可能性がある。位相差エラーは、光制御信号とフォト制御信号との間にも発生することがある。
【0034】
本発明の実施形態では、フォト制御信号間、又はフォト制御信号と光制御信号との間で意図せずに示される位相差エラーを検出して位相差エラーを補償する。従って、ピクセルＰＸが出力するデータの精度を改善すると共にイメージング装置１０の性能を改善することができる。
【0035】
図４は、本発明の一実施形態によるイメージセンサのピクセルアレイを示す概略図である。
【0036】
図４を参照すると、本実施形態によるピクセルアレイ３０は、複数のピクセルＰＸを含み、複数のピクセルＰＸは、複数のローライン（ＲＯＷ［１］－ＲＯＷ［ｍ］）と、複数のカラムライン（ＣＯＬ１［１］－ＣＯＬ１［ｎ］、ＣＯＬ２［１］－ＣＯＬ２［ｎ］）とが交差する地点に配置される。図４に示す実施形態において、複数のピクセルＰＸは、それぞれ、複数のローライン（ＲＯＷ［１］－ＲＯＷ［ｍ］）のいずれかに連結される。また、複数のピクセルＰＸは、それぞれ、複数の第１カラムライン（ＣＯＬ１［１］－ＣＯＬ１［ｎ］）のいずれかに連結され、複数の第２カラムライン（ＣＯＬ２［１］－ＣＯＬ２［ｎ］）のいずれかに連結される。実施形態に応じて、複数のピクセルＰＸのそれぞれに連結されるローライン（ＲＯＷ［１］－ＲＯＷ［ｍ］）及びカラムライン（ＣＯＬ［１］－ＣＯＬ［ｎ］）の数は多様に変形することができる。また、複数のピクセルＰＸに連結されるローライン（ＲＯＷ［１］－ＲＯＷ［ｍ］）、及び複数のカラムライン（ＣＯＬ１［１］－ＣＯＬ１［ｎ］、ＣＯＬ２［１］－ＣＯＬ２［ｎ］）の延長方向が図４に示す様子と異なる場合もある。
【0037】
複数のピクセルＰＸは、それぞれ、ピクセルアレイ３０が受信する光信号に反応して電荷を生成するフォトダイオードと、フォトダイオードで生成された電荷を用いて電気信号を出力するピクセル回路と、を含む。ピクセル回路は、フォトダイオードで生成された電荷が移動するか否かを決定するフォトゲート、電荷を蓄積するフローティングディフュージョン、フローティングディフュージョンとフォトゲートとの間に連結された転送トランジスタ、フローティングディフュージョンをリセットするリセットトランジスタ、フローティングディフュージョンの電圧を増幅する駆動トランジスタ、及び駆動トランジスタとカラムライン（ＣＯＬ１［１］－ＣＯＬ１［ｎ］、ＣＯＬ２［１］－ＣＯＬ２［ｎ］）のいずれかと連結する選択トランジスタなどを含む。
【0038】
光源から出力された光信号が被写体で反射されてピクセルアレイ３０に入射すると、複数のピクセルＰＸのそれぞれのフォトダイオードは、入射した光信号に応答して電荷を生成する。光源から出力された光信号と、被写体から反射されてピクセルアレイ３０に入射する受信光信号とは、所定の位相差を有する。一実施形態において、イメージング装置は、位相差を用いることにより、イメージング装置と被写体との間の距離を判別し、また被写体に近接したことを感知することで、デプスマップを生成することができる。
【0039】
イメージング装置は、１回のフレームの間に、複数のピクセルＰＸに連結された複数の第１カラムライン（ＣＯＬ１［１］－ＣＯＬ１［ｎ］）、及び複数の第２カラムライン（ＣＯＬ２［１］－ＣＯＬ２［ｎ］）を介して、それぞれ異なる積分時間（ｉｎｔｅｇｒａｔｉｏｎ ｔｉｍｅ）の間に生成された電荷に対応する電気信号を獲得することができる。一例として、イメージング装置は、１８０度の位相差を有する転送制御信号を用いて複数のピクセルＰＸのそれぞれに含まれる転送トランジスタをターンオン及びターンオフさせることにより、第１カラムライン（ＣＯＬ１［１］－ＣＯＬ１［ｎ］）及び第２カラムライン（ＣＯＬ２［１］－ＣＯＬ２［ｎ］）を介して電気信号を獲得する。
【0040】
【0041】
先ず、図５を参照すると、本実施形態によるイメージング装置のピクセルＰＸは、光信号に応答して電荷を生成するフォトダイオードＰＤと、フォトダイオードＰＤで生成された電荷に対応する電気信号を出力するピクセル回路（ＰＣ１、ＰＣ２）と、を含む。ピクセル回路（ＰＣ１、ＰＣ２）は、第１ピクセル回路ＰＣ１と、第２ピクセル回路ＰＣ２と、を含む。第１ピクセル回路ＰＣ１は第１カラムラインＣＯＬ１を介して第１サンプリング回路ＳＡ１及び第１アナログ－デジタルコンバータＡＤＣ１に連結され、第２ピクセル回路ＰＣ２は第２カラムラインＣＯＬ２を介して第２サンプリング回路ＳＡ２及び第２アナログ－デジタルコンバータＡＤＣ２に連結される。
【0042】
第１ピクセル回路ＰＣ１は、フォトダイオードＰＤに連結された第１フォトトランジスタＰＸ１、第１転送トランジスタＴＸ１、フォトダイオードＰＤで生成された電荷を蓄積する第１フローティングディフュージョンＦＤ１、及び複数の第１回路素子（ＲＸ１、ＤＸ１、ＳＸ１）を含む。複数の第１回路素子（ＲＸ１、ＤＸ１、ＳＸ１）は、第１リセットトランジスタＲＸ１、第１駆動トランジスタＤＸ１、及び第１選択トランジスタＳＸ１などを含む。第２ピクセル回路ＰＣ２は、第１ピクセル回路ＰＣ１と同様の構造を有する。第１転送トランジスタＴＸ１、第１リセットトランジスタＲＸ１、及び第１選択トランジスタＳＸ１を制御するための制御信号（ＴＧ１、ＲＧ１、ＳＥＬ１）は、イメージング装置のロードライバによって入力される。
【0043】
第１リセットトランジスタＲＸ１がターンオンされると、第１フローティングディフュージョンＦＤ１の電圧が電源電圧ＶＤＤにリセットされ、第１選択トランジスタＳＸ１がターンオンされて、第１サンプリング回路ＳＡ１が第１リセット電圧を検出する。第１リセットトランジスタＲＸ１がターンオフされ、第１転送トランジスタＴＸ１がターンオンされるまでの第１露出時間の間に、フォトダイオードＰＤは、光に露出して電荷を生成する。
【0044】
第１転送トランジスタＴＸ１がターンオンされると、フォトダイオードＰＤで生成され、第１フォトトランジスタＰＸ１に蓄積された電荷が第１フローティングディフュージョンＦＤ１に移動する。第１サンプリング回路ＳＡ１は、第１選択トランジスタＳＸ１のターンオンに応答して第１ピクセル電圧を検出する。第１アナログ－デジタルコンバータは、第１リセット電圧と第１ピクセル電圧との差をデジタル形式の第１ロー（ｒａｗ）データＤＡＴＡ１に変換する。
【0045】
第２ピクセル回路ＰＣ２の動作は、第１ピクセル回路ＰＣ１の動作と同様である。但し、第２フォトトランジスタＰＸ２は、第１フォトトランジスタＰＸ１と同時にターンオンされない。従って、第２ピクセル回路ＰＣ２が第２カラムラインＣＯＬ２を介して出力する第２ピクセル電圧は、第１露出時間と異なる第２露光時間の間にフォトダイオードＰＤが光に露出して生成された電荷に対応する。第２アナログ－デジタルコンバータＡＤＣ２は、第２リセット電圧と第２ピクセル電圧との差を第２ローデータＤＡＴＡ２に変換する。
【0046】
本発明の一実施形態において、イメージング装置は、グローバルシャッター方式で動作する。一例として、イメージング装置に含まれるピクセルＰＸのそれぞれに含まれる第１リセットトランジスタＲＸ１及び第２リセットトランジスタＲＸ２の両方がターンオンされてピクセルＰＸが同時にリセットされた後、所定の露出時間の間にピクセルＰＸに含まれるフォトダイオードＰＤが光に露出して電荷を生成する。フォトダイオードＰＤが光に露出する露出時間の長さは、イメージング装置の動作モードに応じて異なる。露光時間の間に、第１フォトトランジスタＰＸ１及び第２フォトトランジスタＰＸ２には互いに相補的な関係を有するクロック信号が入力され、フォトダイオードＰＤで生成された電荷が第１フォトトランジスタＰＸ１及び第２フォトトランジスタＰＸ２のうちの少なくとも１つに記憶される。第１フォトトランジスタＰＸ１及び第２フォトトランジスタＰＸ２に入力されるクロック信号は、イメージング装置の光源に入力される光制御信号と同期化して制御される。
【0047】
一例として、第１時間の間に、第１フォトトランジスタＰＸ１に入力される第１フォト制御信号ＰＧ１は光制御信号と同一の位相を有し、第２フォトトランジスタＰＸ２に入力される第２フォト制御信号ＰＧ２は光制御信号と１８０度の位相差を有する。また、第１時間の次の第２時間の間に、第１フォト制御信号ＰＧ１は光制御信号と９０度の位相差を有し、第２転送制御信号ＴＧ２は光制御信号と２７０度の位相差を有する。イメージセンサは、第１時間の間に獲得された第１ローデータＤＡＴＡ１及び第２ローデータＤＡＴＡ２、並びに第２時間の間に獲得された第１ローデータＤＡＴＡ１及び第２ローデータＤＡＴＡ２を用いて被写体を認識し、また被写体までの距離を判断する。一例として、第１時間及び第２時間は、それぞれ、イメージセンサのフレーム周期である。
【0048】
カラムライン（ＣＯＬ１、ＣＯＬ２）が延長されるカラム方向で互いに隣接するピクセルＰＸは、第１フォト制御信号ＰＧ１及び第２フォト制御信号ＰＧ２を共有する。一実施形態において、カラム方向で互いに隣接するピクセルＰＸのそれぞれに含まれる第１フォトトランジスタＰＸ１は、第１フォト制御ラインに連結されて同一の第１フォト制御信号ＰＧ１の入力を受ける。同様に、カラム方向で互いに隣接するピクセルＰＸのそれぞれに含まれる第２フォトトランジスタＰＸ２は、第２フォト制御ラインに連結されて同一の第２フォト制御信号ＰＧ２の入力を受ける。一例として、第１フォト制御ライン及び第２フォト制御ラインは、カラム方向に延長されるラインである。
【0049】
次に、図６を参照すると、本実施形態によるイメージセンサのピクセルＰＸでは、１つのフォトダイオードＰＤに複数のピクセル回路（ＰＣ１、ＰＣ２、ＰＣ３、ＰＣ４）が連結される。図６に示す実施形態において、フォトダイオードＰＤに第１～第４ピクセル回路（ＰＣ１、ＰＣ２、ＰＣ３、ＰＣ４）が連結される様子を示したが、実施形態に応じて、上記個数は多様に変形することができる。第１～第４ピクセル回路（ＰＣ１、ＰＣ２、ＰＣ３、ＰＣ４）は、実質的にそれぞれ同一の構造を有する。
【0050】
第１～第４ピクセル回路（ＰＣ１、ＰＣ２、ＰＣ３、ＰＣ４）の動作は、上記の図５を参照して説明した実施形態と同様である。フォトダイオードＰＤが光に露出する間に、第１～第４ピクセル回路（ＰＣ１、ＰＣ２、ＰＣ３、ＰＣ４）に含まれる第１～第４フォトトランジスタ（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）は、それぞれ異なる位相で動作する。一例として、第１フォトトランジスタＰＸ１に入力される第１フォト制御信号ＰＧ１と、第２フォトトランジスタＰＸ２に入力される第２フォト制御信号ＰＧ２とは、１８０度の位相差を有する。また、第３フォト制御信号ＰＧ３と第４フォト制御信号ＰＧ４も互いに１８０度の位相差を有し、第３フォト制御信号ＰＧ３は第１フォト制御信号ＰＧ１と９０度の位相差を有する。一実施形態において、第１～第４フォト制御信号（ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４）は、光制御信号と同一の周期を有し、光制御信号よりも小さいデューティ比を有する。一例として、第１～第４フォト制御信号（ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４）のデューティ比は、光制御信号のデューティ比の１／２である。
【0051】
イメージセンサは、上記のような位相差動作により、第１～第４フォトトランジスタ（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）に記憶された電荷から獲得されたピクセル電圧を用いてデプスマップを生成することができる。リードアウト動作では、第１カラムラインＣＯＬ１を介して第１フォトトランジスタＰＸ１に記憶された電荷に対応する第１データが出力され、第２カラムラインＣＯＬ２を介して第２フォトトランジスタＰＸ２に記憶された電荷に対応する第２データが出力される。また、第３カラムラインＣＯＬ３を介して第３フォトトランジスタＰＸ３の電荷に対応する第３データが出力され、第４カラムラインＣＯＬ４を介して第４ストレージトランジスタＰＸ４の電荷に対応する第４データが出力される。
【0052】
一方、実施形態に応じて、第１ピクセル回路ＰＣ１と第３ピクセル回路ＰＣ３とが１つのカラムラインに連結され、第２ピクセル回路ＰＣ２と第４ピクセル回路ＰＣ４とが１つのカラムラインに連結され得る。また、上述した実施形態と同様に、ロー方向において同一の位置に配置されてカラム方向で隣接するピクセルＰＸは、第１～第４フォト制御信号（ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４）を互いに共有することができる。
【0053】
図７は、本発明の一実施形態によるイメージセンサの動作を説明するために提供される図である。
【0054】
図７は、イメージセンサのグローバルシャッター動作を説明するために提供される図である。図７を参照すると、リセット時間ＴＲＳＴの間に、ピクセルアレイに含まれる複数のピクセルのフォトダイオードが同時にリセットされる。一例として、クロックドライバは、ピクセル回路に含まれるリセットトランジスタをターンオンさせてフォトダイオードを所定の電源電圧に連結することにより、フォトダイオードをリセットする。
【0055】
フォトダイオードがリセットされると、複数のピクセルに含まれるフォトダイオードが露出時間ＴＥＸの間に光に露出して電荷を生成する。一例として、露出時間ＴＥＸは、イメージセンサの動作環境、シャッタースピード、絞り値などによって決定される。
【0056】
露出時間ＴＥＸが経過すると、クロックドライバが複数のピクセルに連結された複数のローラインをスキャンする。リードアウト回路は、クロックドライバが複数のローラインをスキャンする順序で複数のピクセルに対するリードアウト動作を行う。リードアウト回路は、リードアウト時間ＴＲＯの間に、複数のピクセルのそれぞれからリセット電圧及びピクセル電圧を読み出す。
【0057】
リードアウト回路がリードアウト時間ＴＲＯの間にリセット電圧及びピクセル電圧を読み出すために、露出時間ＴＥＸの間にフォトダイオードで生成される電荷は、ピクセル回路のストレージ領域に記憶される。一例として、ストレージ領域は、ピクセル回路のフォトトランジスタである。ストレージ領域に記憶された電荷は、転送トランジスタのターンオンに応答して、ピクセル回路のフローティングディフュージョンに移動する。リードアウト回路は、転送トランジスタがターンオンされる前に、即ち電荷がストレージ領域に記憶されている間に、複数のピクセルのリセット電圧を読み出す。リードアウト回路は、クロックドライバによって転送トランジスタがターンオンされて、ストレージ領域の電荷がフローティングディフュージョンに移動した後、複数のピクセルのピクセル電圧を読み出す。
【0058】
【0059】
図８（ａ）及び（ｂ）は、それぞれ、第１フレーム周期及び第２フレーム周期の間の、出力光信号及び受信光信号、並びに第１フォト制御信号ＰＧ１及び第２フォト制御信号ＰＧ２を示す図である。図８（ａ）及び（ｂ）に示す実施形態において、出力光信号は、ＰＷＭ方式で動作する光源から出力される出力光信号であり、光源に入力される光制御信号と同一の周期及びデューティ比を有する信号である。図８（ａ）及び（ｂ）は、グローバルシャッター方式で動作するイメージング装置において、ピクセルが同時にリセットされた後、フォトダイオードＰＤが光に露出する露光時間の間にピクセルに入力される第１フォト制御信号ＰＧ１及び第２フォト制御信号ＰＧ２を示す図である。
【0060】
図８（ａ）を参照すると、出力光信号と、被写体が出力光信号を反射させて生成された受信光信号とが所定の位相差（φ）を有する。第１フレーム周期の間、第１フォト制御信号ＰＧ１は出力光信号と０度の位相差を有し、第２転送制御信号ＰＧ２は出力光信号と１８０度の位相差を有する。従って、フォトダイオードＰＤで第１露出時間ｅｘ１の間に生成された電荷が第１フォト制御信号ＰＧ１によって制御される第１フォトトランジスタに蓄積され、フォトダイオードＰＤで第２露光時間ｅｘ２の間に生成された電荷は第２フォト制御信号ＰＧ２によって制御される第２フォトトランジスタに蓄積される。
【0061】
次に、図８（ｂ）を参照すると、第２フレーム周期の間、第１フォト制御信号ＰＧ１は出力光信号と９０度の位相差を有し、第２フォト制御信号ＰＧ２は出力光信号と２７０度の位相差を有する。従って、第２フレーム周期の間にフォトダイオードＰＤが光に露出する第１露出時間ｅｘ１及び第２露出時間ｅｘ２は、それぞれ、第１フレーム周期の間に第１露出時間ｅｘ１及び第２露出時間ｅｘ２のそれぞれと異なる。第２フレーム周期の間、第１露出時間ｅｘ１は第２露出時間ｅｘ２よりも長い。
【0062】
露出時間が終了すると、イメージング装置のコントローラは、ピクセルアレイに含まれるピクセルからピクセル電圧及びリセット電圧を読み出す。一例として、イメージング装置のコントローラは、ローリング方式により、ピクセルに連結された第１カラムライン及び第２カラムラインのそれぞれからピクセル電圧及びリセット電圧を読み出し、その差を計算する。ピクセル電圧とリセット電圧との差はローデータとして用いられる。
【0063】
イメージング装置のコントローラは、第１フレーム周期及び第２フレーム周期のそれぞれにおいてピクセルに連結された第１カラムライン及び第２カラムラインを介して獲得されたローデータを用いることにより、ピクセルから被写体までの距離を判断することができる。また、イメージング装置のコントローラは、ピクセルのそれぞれから被写体までの距離を用いることにより、デプスマップを生成することができる。一例として、第１フレーム周期の間に第１カラムライン及び第２カラムラインのそれぞれを介して出力されるローデータをＡ０、Ａ２と定義し、第２フレーム周期の間に第１カラムライン及び第２カラムラインのそれぞれを介して出力されるローデータをＡ１、Ａ３と定義する場合、ピクセルと被写体との間の距離ｄは以下のように決定される。下記数学式１において、ｃは光の速度、ｆｍは光源に入力される光制御信号の周波数である。
【数1】
【0064】
図９（ａ）及び（ｂ）は、それぞれ、第１フレーム周期及び第２フレーム周期の間の、出力光信号及び受信光信号、並びに第１フォト制御信号ＰＧ１及び第２フォト制御信号ＰＧ２を示す図である。図８（ａ）及び（ｂ）に示す実施形態とは異なり、図９（ａ）図９（ｂ）に示す実施形態では、出力光信号と第１フォト制御信号ＰＧ１及び第２フォト制御信号ＰＧ２との間に位相差エラーθが示される。一例として、図９（ａ）を参照すると、位相差エラーθにより、第１フォト制御信号ＰＧ１と出力光信号との位相差が０度よりも大きく、第２フォト制御信号ＰＧ２と出力光信号の位相差が１８０度よりも大きい。従って、第１フレーム周期及び第２フレーム周期で示される第１露出時間ｅｘ１及び第２露出時間ｅｘ２も同様に、位相差エラーθが存在しない場合とは異なる。
【0065】
位相差エラーθにより、第１フレーム周期及び第２フレーム周期のそれぞれで示される第１露出時間ｅｘ１及び第２露出時間ｅｘ２が異なるため、ピクセルと被写体との間の距離も正確に測定できない場合がある。本発明の実施形態では、位相差エラーθを検出するための位相差検出ピクセルをピクセルアレイに配置して位相差エラーθを検出し、位相差エラーθを補償するための補償データを生成する。或いは、位相差検出ピクセルを有することなく、ピクセルに入力される第１フォト制御信号ＰＧ１及び第２フォト制御信号ＰＧ２を２回のフレーム周期のそれぞれでシフトさせることにより、位相差エラーθを検出する。
【0066】
次に、図１０（ａ）及び（ｂ）は、１つのピクセルが４つのピクセル回路を含むイメージセンサにおける位相差エラーθの有無によるタイミング図である。図１０（ａ）は位相差エラーθが存在しない場合に対応するタイミング図であり、図１０（ｂ）は位相差エラーθが存在する場合に対応するタイミング図である。
【0067】
図１０（ａ）及び（ｂ）を参照すると、イメージセンサにおいて、１つのピクセルは４つのピクセル回路を含む。４つのピクセル回路に含まれる第１～第４フォトトランジスタは、第１～第４フォト制御信号（ＰＧ１～ＰＧ４）の入力を受ける。第１～第４フォト制御信号（ＰＧ１～ＰＧ４）は、それぞれ、出力光信号と所定の位相差を有し、出力光信号よりも小さいデューティ比を有する。第１フォト制御信号ＰＧ１は出力光信号と０度の位相差を有し、第２～第４フォト制御信号（ＰＧ２～ＰＧ４）は、それぞれ、第１フォト制御信号ＰＧ１と９０度、１８０度、２７０度の位相差を有する。一例として、第１～第４フォト制御信号（ＰＧ１～ＰＧ４）のデューティ比は、出力光信号のデューティ比の１／２である。
【0068】
先ず、図１０（ａ）を参照すると、第１フォト制御信号ＰＧ１のターンオン時間は、受信光信号がフォトダイオードに入る時間に重ならない。第２～第４フォト制御信号（ＰＧ２～ＰＧ４）のそれぞれのターンオン時間は、受信光信号がフォトダイオードに入る時間に第２～第４露出時間（ｅｘ２～ｅｘ４）のそれぞれの分だけ重なる。イメージセンサは、上記数学式１を参照して説明した方法により、ピクセルから被写体までの距離を測定することができる。従って、１回のフレーム周期の間に獲得されたデータによりピクセルから被写体までの距離を測定することができる。
【0069】
図１０（ｂ）に示す実施形態では、位相差エラーθが存在する。従って、第１～第４フォト制御信号（ＰＧ１～ＰＧ４）のターンオン時間に受信光信号が重なるか否かについては、図１０（ａ）に示す実施形態とは異なる場合がある。一例として、図１０（ｂ）に示す実施形態では、位相差エラーθにより、第２フォト制御信号ＰＧ２及び第３フォト制御信号ＰＧ３のターンオン時間だけが、受信光信号がフォトダイオードに入る時間に重なる。位相差エラーθにより、イメージセンサが検出するピクセルと被写体との間の距離が変化することがあり、デプスマップにエラーが示される可能性がある。上述のように、本発明の実施形態では、位相差エラーθを検出するための位相差検出ピクセルを用いるか、又はフォト制御信号（ＰＧ１～ＰＧ４）を２回のフレーム周期のそれぞれからシフトさせてピクセルに入力することにより、位相差エラーθを検出することもできる。
【0070】
【0071】
図１１を参照すると、本発明の一実施形態によるイメージセンサ１００は、ピクセルアレイ１１０、クロックドライバ１２０、リードアウト回路１３０、及び演算回路１４０などを含む。ピクセルアレイ１１０は、ロー方向及びカラム方向に沿って配置された複数のピクセル（１１１、１１２）を含む。一例として、ピクセルアレイ１１０は、複数の一般のピクセル１１１と、複数の位相差検出ピクセル１１２と、を含む。一般のピクセル１１１は、ロー方向及びカラム方向に沿ってアレイの形で配置され、位相差検出ピクセル１１２は、ロー方向に沿って配置される。位相差検出ピクセル１１２の数及び配置形態は、実施形態に応じて多様に変更することができる。
【0072】
例えば、クロックドライバ１２０は、複数のフォト制御ラインを介して複数のピクセルに連結される。複数のフォト制御ラインは、ピクセルのそれぞれにフォト制御信号を入力するラインである。リードアウト回路１３０は、ピクセルの選択トランジスタに連結された複数のカラムラインを介してピクセルに連結される。
【0073】
【0074】
先ず、図１２を参照すると、本発実施形態によるイメージセンサに含まれる位相差検出ピクセルＤＰＸは、第１ピクセル回路ＰＣ１、第２ピクセル回路ＰＣ２、及び電荷回路ＣＣなどを含む。第１ピクセル回路ＰＣ１、第２ピクセル回路ＰＣ２、及び電荷回路ＣＣは、ピクセルノードＰＮに連結される。第１ピクセル回路ＰＣ１及び第２ピクセル回路ＰＣ２は、上記の図５を参照して説明した実施形態と類似する。即ち、位相差検出ピクセルＤＰＸに含まれるピクセル回路は、一般のピクセルに含まれるピクセル回路と同一の構造を有する。一例として、第１フォトトランジスタＰＸ１はクロックドライバに連結された第１フォト制御ラインを介して第１フォト制御信号ＰＧ１の入力を受け、第２フォトトランジスタＰＸ２はクロックドライバに連結された第２フォト制御ラインを介して第２フォト制御信号ＰＧ２の入力を受ける。
【0075】
位相差検出ピクセルＤＰＸは、ピクセルノードＰＮにフォトダイオードの代わりに電荷回路ＣＣが連結される。電荷回路ＣＣは、ピクセルノードＰＮに電荷を出力する。一例として、電荷回路ＣＣは、電荷を出力する電荷供給源ＣＳと、電荷供給源ＣＳとピクセルノードＰＮとの間に連結されるスイッチ素子ＳＷと、を含む。スイッチ素子ＳＷは、スイッチ制御信号ＳＧによってターンオン／ターンオフされる。
【0076】
次に、図１３を参照すると、本実施形態によるイメージセンサに含まれる位相差検出ピクセルＤＰＸは、第１～第４ピクセル回路（ＰＣ１～ＰＣ４）及び電荷回路ＣＣなどを含む。第１～第４ピクセル回路（ＰＣ１～ＰＣ４）及び電荷回路ＣＣは、ピクセルノードＰＮに連結される。第１～第４ピクセル回路（ＰＣ１～ＰＣ４）は、上記の図６を参照して説明した実施形態と類似する。位相差検出ピクセルＤＰＸのピクセル回路は、フォトダイオードを含む一般のピクセルのピクセル回路と同一の構造を有する。
【0077】
電荷回路ＣＣは、上記の図１２を参照して説明したように、ピクセルノードＰＮに電荷を供給する。電荷回路ＣＣは直列に連結されたスイッチ素子ＳＷと電荷供給源ＣＳとを含み、スイッチ素子ＳＷはスイッチ制御信号ＳＧによってターンオン／ターンオフされて電荷供給源ＣＳが出力する電荷をピクセルノードＰＮに供給する。
【0078】
図１２及び図１３に示す実施形態において、スイッチ素子ＳＷに入力されるスイッチ制御信号ＳＧは、イメージング装置の光源に入力される光制御信号と同一の信号である。以下、図１４ａ及び図１４ｂを共に参照して、位相差検出ピクセルＤＰＸの動作についてより詳細に説明する。
【0079】
【0080】
図１４ａ及び図１４ｂに示す実施形態において、出力光信号は、ＰＷＭ方式で動作する光源が出力する光信号であり、光源に入力される光制御信号と同一の周期及びデューティ比を有する。スイッチ制御信号ＳＧは、光制御信号と同一の信号である。従って、出力光信号及びスイッチ制御信号ＳＧは同一の周期及びデューティ比を有し、出力光信号とスイッチ制御信号ＳＧとの間の位相差は０度である。
【0081】
図１４ａを参照して説明する実施形態は、イメージング装置の光源に入力される光制御信号と、第１フォト制御信号ＰＧ１及び第２フォト制御信号ＰＧ２との間に意図しない位相差エラーが発生しない理想的な場合である。図１４ａを参照すると、第１フレーム周期の間、第１フォト制御信号ＰＧ１は光制御信号との位相差が０度の信号であり、第２フォト制御信号ＰＧ２は光制御信号との位相差が１８０度の信号である。従って、理想的な場合には、第１フレーム周期の間、電荷供給源ＣＳが出力する電荷は全て第１フォトトランジスタＰＸ１に記憶される。
【0082】
一方、第１フレーム周期の次の第２フレーム周期において、第１フォト制御信号ＰＧ１は光制御信号と９０度の位相差を有し、第２フォト制御信号ＰＧ２は光制御信号と２７０度の位相差を有する。従って、理想的な場合には、第２フレーム周期の間、電荷供給源ＣＳが出力する電荷は第１フォトトランジスタＰＸ１及び第２フォトトランジスタＰＸ２に１／２ずつ分けて記憶される。
【0083】
一方、図１４ｂを参照して説明する実施形態は、イメージング装置の光源に入力される光制御信号と、第１フォト制御信号ＰＧ１及び第２フォト制御信号ＰＧ２との間に意図しない位相差エラーθが発生した場合に該当する。図１４ｂを参照すると、第１フレーム周期の間、第１フォト制御信号ＰＧ１と光制御信号との間に位相差エラーθの分だけ位相差が発生する。位相差エラーθにより、第２フォト制御信号ＰＧ２と光制御信号との間の位相差は１８０度＋θである。従って、第１フレーム周期の間に電荷供給源ＣＳが出力する電荷は、第１フォトトランジスタＰＸ１と第２フォトトランジスタＰＸ２とに分けて記憶される。
【0084】
第１フレーム周期の次の第２フレーム周期において、第１フォト制御信号ＰＧ１は光制御信号と９０度＋θの位相差を有し、第２フォト制御信号ＰＧ２は光制御信号と２７０度＋θの位相差を有する。従って図１４ｂに示す実施形態において、第２フレーム周期の間に電荷供給源ＣＳが出力する電荷は、第１フォトトランジスタＰＸ１よりも第２フォトトランジスタＰＸ２に更に多く記憶される。
【0085】
結果として、位相差エラーθが発生した場合とそうでない場合とを比較すると、位相差検出ピクセルＤＰＸから出力されるデータの間に差が生じる。本実施形態によるイメージング装置及びイメージセンサは、位相差検出ピクセルＤＰＸのスイッチ素子ＳＷに光制御信号をスイッチ制御信号ＳＧとして入力し、位相差検出ピクセルＤＰＸで獲得されたデータを用いることにより、位相差エラーθの発生有無及びそのサイズなどを検出することができる。位相差エラーθが検出されると、クロックドライバは、位相差エラーθを相殺することができる補償値を、一般のピクセルＰＸに入力される第１フォト制御信号ＰＧ１及び第２フォト制御信号ＰＧ２に反映する。従って、位相差エラーθを除去することにより、イメージング装置及びイメージセンサの性能を改善することができる。
【0086】
例えば、図１４ｂに示す実施形態において、位相差エラーθを検出するためのデータは、第１フレーム周期の間に第１フォト制御信号ＰＧ１のハッシュ領域のような第１波形領域に対応する第１データ、第１フレーム周期の間に第２フォト制御信号ＰＧ２のハッシュ領域のような第２波形領域に対応する第２データ、第２フレーム周期の間に第１フォト制御信号ＰＧ１のハッシュ領域のような第３波形領域に対応する第３データ、及び第２フレーム周期の間に第２フォト制御信号ＰＧ２のハッシュ領域のような第４波形領域に対応する第４データを含む。本実施形態において、コントローラは、第１フレーム周期の後に、図１３に示す実施形態における第３ピクセル回路ＰＣ３から第１データを獲得し、第４ピクセル回路ＰＣ４から第２データを獲得する。また、第２フレーム周期の後に、第３ピクセル回路ＰＣ３から第３データを獲得し、第４ピクセル回路ＰＣ４から第４データを獲得する。その後、コントローラは、第４データと第３データとの差異値、及び第２データと予め定められた定数との合計から第１データを差分した値のうちの少なくとも１つに比例する位相差エラーθを評価する。その後、コントローラは、位相差エラーθに基づいて、第１フォト制御信号及び第２フォト制御信号のうちの少なくとも１つの位相を調整する。従って、位相差検出ピクセルから獲得された情報が、一般のピクセルのクロックを改善するために用いられる。これは、イメージング装置を用いてデプスマップなどを生成する際の誤差を減らすことに寄与する。
【0087】
図１５ａ及び図１５ｂは、本発明の一実施形態によるイメージセンサのピクセルを示す概略図である。一例として、図１５ａ及び図１５ｂは、図１１に示すイメージセンサ１００のピクセルアレイ１１０のうちの一部を示す図である。
【0088】
図１５ａに示す実施形態において、ピクセルアレイ１１０は、一般のピクセル１１１と、位相差検出ピクセル１１２と、を含む。一般のピクセル１１１及び位相差検出ピクセル１１２は、半導体基板１１３に形成され、ピクセル分離膜ＤＴＩによって互いに分離される。一般のピクセル１１１及び位相差検出ピクセル１１２は、共通的に回路絶縁層１１６、光学絶縁層１１７、マイクロレンズ１１９などを含む。
【0089】
図１５ａに示す実施形態では、位相差検出ピクセル１１２ではなく、一般のピクセル１１１だけがフォトダイオードＰＤを含むものを示しているが、これとは異なり、位相差検出ピクセル１１２にもフォトダイオードＰＤが形成され得る。位相差検出ピクセル１１２は、光を透過させない不透明な物質で形成される光遮断層１１８を含む。光遮断層１１８は、位相差検出ピクセル１１２に入射する光信号を遮断する。
【0090】
次に、図１５ｂを参照すると、ピクセルアレイ１１０Ａの位相差検出ピクセル１１２Ａには、マイクロレンズ１１９及び光学絶縁層１１７が形成されない。ピクセルアレイ１１０Ａの製造工程では、半導体基板１１３にフォトダイオードＰＤ及びピクセル分離膜ＤＴＩを形成し、ピクセル回路（１１４、１１５）を形成した後、位相差検出ピクセル１１２Ａに対応する領域にのみ光遮断層１１８Ａを形成する。その後、一般のピクセル１１１に対応する領域に光学絶縁層１１７及びマイクロレンズ１１９を形成する。実施形態に応じて、位相差検出ピクセル１１２ＡにフォトダイオードＰＤを形成することもできる。
【0091】
【0092】
先ず、図１６を参照すると、本実施形態によるイメージセンサ２００は、ピクセルアレイ２１０、クロックドライバ２２０、リードアウト回路２３０、演算回路２４０などを含む。ピクセルアレイ２１０は、ロー方向及びカラム方向に沿って配置された複数のピクセル（２１１、２１２）を含む。一例として、ピクセルアレイ２１０は、複数の一般のピクセル２１１と、複数の位相差検出ピクセル２１２と、を含む。一般のピクセル２１１はロー方向及びカラム方向に沿ってアレイの形で配置され、位相差検出ピクセル２１２はロー方向に沿って配置される。図１６に示す実施形態において、位相差検出ピクセル２１２は、ピクセルアレイ２１０において最下端のローラインに沿って配置される。
【0093】
クロックドライバ２２０、リードアウト回路２３０、及び演算回路２４０の動作は、上記の図１１を参照して説明した実施形態と同様である。一例として、クロックドライバ２２０は、フォト制御ラインを介してピクセル（２１１、２１２）のそれぞれにカラム方向にフォト制御信号を入力する。即ち、ロー方向に同一の位置でカラム方向に沿って配列されたピクセル（２１１、２１２）は、同一のフォト制御ラインに連結され、グローバルシャッター動作の露光時間の間に同一のフォト制御信号の入力を受ける。
【0094】
次に、図１７を参照すると、イメージセンサ３００のピクセルアレイ３１０において、位相差検出ピクセル（３１２、３１３）が最上端のローライン及び最下端のローラインに沿って配置される。一般のピクセル３１１は、カラム方向において位相差検出ピクセル（３１２、３１３）の間に配置される。クロックドライバ３２０、リードアウト回路３３０、演算回路３４０の動作は、上述の実施形態と同様である。
【0095】
図１８を参照すると、イメージセンサ４００のピクセルアレイ４１０において、位相差検出ピクセル４１２は、一般のピクセル４１１で囲まれ、互いに分離されて配置される。クロックドライバ３２０、リードアウト回路３３０、演算回路３４０の動作は、上述の実施形態と同様である。
【0096】
図１８に示す実施形態では、フォト制御ラインのうちの一部が位相差検出ピクセル４１２に連結されない。位相差検出ピクセル４１２に連結されないフォト制御ラインに入力されるフォト制御信号の位相差エラーを補償するために、補間方法を用いる。図１８に示す実施形態では、位相差検出ピクセル４１２から偶数番目のフォト制御ラインに入力されたフォト制御信号の位相差エラーを獲得し、獲得された位相差エラーを用いることで、奇数番目のフォト制御ラインに入力されたフォト制御信号の位相差エラーを補間方法により推定する。
【0097】
次に、図１９を参照すると、イメージセンサ５００のピクセルアレイ５１０において、位相差検出ピクセル（５１２、５１３）が最上端に位置する２つのローラインに沿って配列される。一般のピクセル５１１は、カラム方向において位相差検出ピクセル（５１２、５１３）の下端に配置される。クロックドライバ５２０、リードアウト回路５３０、演算回路５４０の動作は、上述の実施形態と同様である。
【0098】
図１９に示す実施形態において、位相差検出ピクセル（５１２、５１３）に入力されるスイッチ制御信号は、イメージセンサ５００及びイメージング装置を構成する光源に入力される光制御信号である。実施形態に応じて、スイッチ制御信号が光制御信号ではなく他の信号であってもよい。一例として、位相差検出ピクセル（５１２、５１３）のそれぞれに入力されるスイッチ制御信号は、位相差検出ピクセル（５１２、５１３）に入力されるフォト制御信号のうちの１つである。
【0099】
位相差検出ピクセル（５１２、５１３）に入力されるフォト制御信号のうちの１つをスイッチ制御信号として用いるために、ロー方向において互いに隣接する一対の位相差検出ピクセルは、１つのグループにグルーピングされる。以下、図２０～図２３を参照してより詳細に説明する。
【0100】
図２０及び図２１は、本発明の一実施形態によるイメージセンサにおける位相差検出ピクセルのグルーピング方法を説明するために提供される図である。一方、図２２及び図２３は、本発明の一実施形態によるイメージセンサにおける１つのグループに含まれる位相差検出ピクセルの動作を説明するために提供される図である。
【0101】
図２０は、イメージセンサにおいて、位相差検出ピクセルが少なくとも１つのローラインに沿って連続的に配置される一実施形態におけるグルーピング方法を説明するための図である。図２０（ａ）は第１フレーム周期の間におけるグルーピング方法を、図２０（ｂ）は第２フレーム周期の間におけるグルーピング方法に対応する図である。
【0102】
先ず、図２０（ａ）を参照すると、最初の位相差検出ピクセル（ＤＰＸ０）及び最後の位相差検出ピクセル（ＤＰＸＮ－１）を除いた残りの位相差検出ピクセルがグルーピングされる。ロー方向に隣接する一対の位相差検出ピクセルが１つのグループに結ばれ、位相差検出ピクセルの数がＮ個である場合、第１フレーム周期の間におけるグループの数は（Ｎ／２－１）個である。
【0103】
次に、図２０（ｂ）を参照すると、第２フレーム周期の間に、全ての位相差検出ピクセルがグルーピングされ。従って、位相差検出ピクセルの数がＮ個である場合、第２フレーム周期の間におけるグループの数はＮ／２個である。図２０に示す実施形態によるイメージセンサは、２回のフレーム周期の間に位相差エラーを検出し、位相差エラーを補償するための補償データを生成する。
【0104】
図２１は、イメージセンサにおいて、位相差検出ピクセルが２つ以上のローラインに沿って連続的に配置される一実施形態におけるグルーピング方法を示す図である。図２０を参照すると、１番目のローライン（ＲＯＷ［０］）に含まれる位相差検出ピクセルと、２番目のローライン（ＲＯＷ［１］）に含まれる位相差検出ピクセルとが互いに異なってグルーピングされる。従って、図２１に示す実施形態によるイメージセンサは、図２０に示す実施形態とは異なり、１回のフレーム周期だけで位相差エラーを検出し、位相差エラーを補償するための補償データを生成することができる。
【0105】
図２２は、１つのグループに含まれる第１位相差検出ピクセルＤＰＸ１及び第２位相差検出ピクセルＤＰＸ２を示す回路図であり、図２３は、第１位相差検出ピクセルＤＰＸ１及び第２位相差検出ピクセルＤＰＸ２の動作を説明するためのタイミング図である。図２２及び図２３に示す実施形態において、第１位相差検出ピクセルＤＰＸ１及び第２位相差検出ピクセルＤＰＸ２のそれぞれの第１フォト制御信号ＰＧＡ１及び第２フォト制御信号ＰＧＡ２は互いに１８０度の位相差を有する。
【0106】
第１位相差検出ピクセルＤＰＸ１のスイッチ素子ＳＷ１、及び第２位相差検出ピクセルＤＰＸ２のスイッチ素子ＳＷ２は、第１位相差検出ピクセルＤＰＸ１の第１フォト制御信号ＰＧＡ１をスイッチ制御信号（ＳＧ１、ＳＧ２）として受ける。図２３に示すように、第１位相差検出ピクセルＤＰＸ１に入力されるフォト制御信号（ＰＧＡ１、ＰＧＢ１）と、第２位相差検出ピクセルＤＰＸ２に入力されるフォト制御信号（ＰＧＡ２、ＰＧＢ２）との間に位相差エラーθが存在する場合、第１位相差検出ピクセルＤＰＸ１及び第２位相差検出ピクセルＤＰＸ２のそれぞれで獲得されるデータが互いに異なる。
【0107】
従って、第１位相差検出ピクセルＤＰＸ１に入力されるフォト制御信号（ＰＧＡ１、ＰＧＢ１）のうちの１つを第１位相差検出ピクセルＤＰＸ１及び第２位相差検出ピクセルＤＰＸ２にスイッチ制御信号（ＳＧ１、ＳＧ２）として入力することにより、位相差エラーθを検出する。位相差エラーθは、第１位相差検出ピクセルＤＰＸ１に連結されたフォト制御ラインと、第２位相差検出ピクセルＤＰＸ２に連結されたフォト制御ラインとの間のエラーである。
【0108】
再び図２０を参照すると、イメージセンサにおいて位相差検出ピクセルが１つのローライン（ＲＯＷ［０］）に沿って配列される場合には、互いに隣接するカラムライン間の位相差エラーを検出するために、２回のフレーム周期が必要となる。２回のフレーム周期のそれぞれにおいて、位相差検出ピクセルは、互いに異なる方法でグルーピングされる。一方、図２１のように、位相差検出ピクセルが２つのローライン（ＲＯＷ［０］、ＲＯＷ［１］）に沿って配列されると、２つのローライン（ＲＯＷ［０］、ＲＯＷ［１］）のそれぞれで位相差検出ピクセルを互いに異ならせてグルーピングすることにより、１回のフレーム周期だけで互いに隣接するフォト制御ライン間の位相差エラーを検出することができる。互いに隣接するフォト制御ライン間の位相差エラーを検出する場合、フォト制御ラインのうちの１つを基準ラインとして選択し、基準ラインを基準に各フォト制御ラインに対する位相差エラーの累積値を演算することにより、位相差エラーを補正するのに必要な補償データを計算することができる。一例として、補償データは、イメージセンサの演算回路やコントロールロジックなどにより計算する。コントロールロジックは、補償データに基づいて、クロックドライバが各フォト制御ラインに入力するフォト制御信号を決定する。
【0109】
【0110】
図２４及び図２５を参照して説明する実施形態において、イメージセンサ６００は、ピクセルアレイ６１０、クロックドライバ６２０、カラム選択回路６２５、リードアウト回路６３０、演算回路６４０などを含む。イメージセンサ６００のピクセルアレイ６１０は位相差検出ピクセルを含まない。即ち、ピクセルアレイ６１０は、一般のピクセルだけを含む。図２４及び図２５は、連続的な第１フレーム周期及び第２フレーム周期のそれぞれにおけるイメージセンサ６００の動作を説明するための図である。
【0111】
ピクセルアレイ６１０は、ピクセルに連結された複数のフォト制御ラインを含み、複数のフォト制御ラインは、クロックドライバ６２０の出力端に連結されて、クロック信号の入力を受ける。クロック信号は、ピクセルの露光時間の間にフォトトランジスタをターンオン及びターンオフさせてフォトダイオードが生成する電荷をフォトトランジスタに記憶するためのフォト制御信号である。従って、１つのピクセルに一対のフォト制御ラインが連結され、一対のフォト制御ラインに入力されるクロック信号は、９０度又は１８０度の位相差を有する。
【0112】
それぞれ異なるカラムラインに入力されるフォト制御信号の間には位相差が存在する。先ず、図２４を参照すると、第１フレーム周期の間に、フォト制御ラインは、それぞれ、フォト制御ラインに対応するクロックドライバ６２０の出力端に連結される。一例として、第１フォト制御ラインはクロックドライバ６２０の第１出力端に連結され、第２フォト制御ラインはクロックドライバ６２０の第２出力端に連結される。
【0113】
クロックドライバ６２０の出力端のそれぞれで出力されるクロック信号は、所定の位相差を有する。一例として、第１フォト制御ラインと第２フォト制御ラインとの間には位相差ｄ１が存在する。位相差ｄ１は、クロックドライバ６２０の第１出力端で出力される第１クロック信号と、クロックドライバ６２０の第２出力端で出力される第２クロック信号との間の位相差である。同様に、第２クロック信号と第３クロック信号との間には位相差ｄ２が存在し、第１クロック信号と第３クロック信号との間の位相差はｄ１＋ｄ２で決定される。
【0114】
次に、図２５を参照すると、第２フレーム周期の間に、カラム選択回路６２５により、クロックドライバ６２０の出力端が１つずつシフトされて、フォト制御ラインに入力される。第１フレーム周期においてクロックドライバ６２０のｎ番目の出力端に連結されたｎ番目のフォト制御ラインは、第２フレーム周期にクロックドライバ６２０のｎ－１番目の出力端に連結される。第２フレーム周期において第１フォト制御ラインはクロックドライバ６２０の出力端に連結されないため、第１フォト制御ラインに連結されたピクセルはダミーピクセルとして決定される。
【0115】
第２フォト制御ラインは、第１フレーム周期の間にクロックドライバ６２０の第２出力端に連結され、第２フレーム周期の間にクロックドライバ６２０の第１出力端に連結される。クロックドライバ６２０の第１出力端及び第２出力端で出力される第１クロック信号と第２クロック信号との位相差はｄ１である。同様に、第１フレーム周期及び第２フレーム周期において、第３フォト制御ラインは、クロックドライバ６２０の第３出力端及び第２出力端にそれぞれ連結される。クロックドライバ６２０の第２出力端及び第３出力端で出力される第２クロック信号と第３クロック信号との位相差はｄ２である。演算回路６４０は、第１フレーム周期で獲得されたデータと、第２フレーム周期で獲得されたデータとの差を計算することにより、クロックドライバ６２０が出力端を介して出力するクロック信号、例えばフォト制御信号間の位相差を計算することができる。
【0116】
図２４及び図２５に示す実施形態において、位相差エラーを検出するためには２回のフレーム周期が必要となる。位相差エラーを検出するための２回のフレーム周期は、イメージセンサ６００がウェイクアップモード（ｗａｋｅｕｐ ｍｏｄｅ）に転換される動作の初期に設定されるか、又はイメージセンサ６００の動作中に所定の周期毎に挿入される。本実施形態において、所定の周期毎に２回のフレーム周期を割り当てて位相差エラーを検出することにより、温度及び回路素子のしきい値電圧の変化に伴う位相差エラーの変化を補償すると共に、イメージセンサ６００の性能を最適化することができる。
【0117】
図２６は、本発明の一実施形態によるイメージセンサを含む電子機器を示す概略ブロック図である。
【0118】
図２６に示す実施形態によるコンピュータ装置１０００は、ディスプレイ１０１０、イメージセンサ（センサ部）１０２０、メモリ１０３０、プロセッサ１０４０、及びポート１０５０などを含む。その他にも、コンピュータ装置１０００は、有線／無線通信装置、電源装置などを更に含むことができる。図２６に示す構成要素のうち、ポート１０５０は、コンピュータ装置１０００がビデオカード、サウンドカード、メモリカード、ＵＳＢ装置などと通信するために提供される装置である。コンピュータ装置１０００は、通常のデスクトップコンピュータやラップトップコンピュータの他に、スマートフォン、タブレットＰＣ、スマートウェアラブル機器などを全て包括する概念である。
【0119】
プロセッサ１０４０は、特定の演算や命令及びタスクなどを行う。プロセッサ１０４０は、中央処理装置（ＣＰＵ）又はマイクロプロセッサユニット（ＭＣＵ）、システム・オン・チップ（ＳｏＣ）などであり、バス１０６０を介してディスプレイ１０１０、イメージセンサ１０２０、メモリ１０３０は勿論、ポート１０５０に連結された他の装置と通信することができる。
【0120】
メモリ１０３０は、コンピュータ装置１０００の動作に必要なデータ、又はマルチメディアデータなどを記憶する記憶媒体である。メモリ１０３０は、ランダムアクセスメモリ（ＲＡＭ）のような揮発性メモリ、又はフラッシュメモリなどのような不揮発性メモリを含む。また、メモリ１０３０は、記憶装置としてソリッドステートドライブ（ＳＳＤ）、ハードディスクドライブ（ＨＤＤ）、及び光学ドライブ（ＯＤＤ）のうちの少なくとも１つを含む。イメージセンサ１０２０は、図１～図２５を参照して説明した様々な実施形態による形態であって、コンピュータ装置１０００に採用される。
【0121】
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0122】
１、１０ イメージング装置
２、５０ 光源
３ センサ部
４、６０ 被写体
５、５Ａ、１００、２００、３００、４００、５００、６００ イメージセンサ
６、６Ａ 第１層
７、７Ａ 第２層
８ 第３層
２０ コントローラ
２１、１２０、２２０、３２０、４２０、５２０、６２０ クロックドライバ
２２、１３０、２３０、３３０、４３０、５３０、６３０ リードアウト回路
２３、１４０、２４０、３４０、４４０、５４０、６４０ 演算回路
２４ コントロールロジック
３０、１１０、１１０Ａ、２１０、３１０、４１０、５１０、６１０ ピクセルアレイ
４０ 光源ドライバ
１１１、２１１、３１１、４１１、５１１ 一般のピクセル
１１２、１１２Ａ、２１２、３１２、３１３、４１２、５１２、５１３ 位相差検出ピクセル
１１３ 半導体基板
１１４、１１５ ピクセル回路
１１６ 回路絶縁層
１１７ 光学絶縁層
１１８、１１８Ａ 光遮断層
１１９ マイクロレンズ
６２５ カラム選択回路
１０００ コンピュータ装置
１０１０ ディスプレイ
１０２０ イメージセンサ（センサ部）
１０３０ メモリ
１０４０ プロセッサ
１０５０ ポート
１０６０ バス
ＡＤＣ１、ＡＤＣ２ 第１、第２アナログ－デジタルコンバータ
ＣＣ 電荷回路
ＣＯＬ１～ＣＯＬ４ 第１～第４カラムライン
ＣＯＬ１［１］～ＯＬ１［ｎ］ 第１カラムライン
ＣＯＬ２［１］～ＯＬ２［ｎ］ 第２カラムライン
ＣＳ 電荷供給源
ＤＣ ダミーチップ
ＤＴ１ ピクセル分離膜
ＤＰＸ０～ＤＰＸＮ－１ 位相差検出ピクセル
ＤＸ１～ＤＸ４ 第１～第４駆動トランジスタ
ＥＮ 保護層
ＦＤ１～ＦＤ４ 第１～第４フローティングディフュージョン
ＬＣ ロジック回路
ＭＣ メモリチップ
ＰＡ１、ＰＡ２ 第１、第２パッド領域
ＰＡＤ 上部パッド
ＰＣ１～ＰＣ４ 第１～第４ピクセル回路
ＰＤ フォトダイオード
ＰＧ１～ＰＧ４ 第１～第４フォト制御信号
ＰＧＡ１、ＰＧＡ２ 第１、第２フォト制御信号
ＰＮ ピクセルノード
ＰＸ ピクセル
ＰＸ１～ＰＸ４ 第１～第４フォトトランジスタ
ＲＧ１～ＲＧ４ 第１～第４リセット制御信号
ＲＯＷ［１］～ＲＯＷ［ｍ］ ローライン
ＲＸ１～ＲＸ４ 第１～第４リセットトランジスタ
ＳＡ センシング領域
ＳＡ１、ＳＡ２ 第１、第２サンプリング回路
ＳＥＬ１～ＳＥＬ４ 第１～第４選択制御信号
ＳＧ スイッチ制御信号
ＳＸ１～ＳＸ４ 第１～第４選択トランジスタ
ＳＷ スイッチ素子
ＴＧ１～ＴＧ４ 第１～第４転送制御信号
ＴＸ１～ＴＸ４ 第１～第４転送トランジスタ
ＶＤＤ 電源電圧
２、５０ 光源
３ センサ部
４、６０ 被写体
５、５Ａ、１００、２００、３００、４００、５００、６００ イメージセンサ
６、６Ａ 第１層
７、７Ａ 第２層
８ 第３層
２０ コントローラ
２１、１２０、２２０、３２０、４２０、５２０、６２０ クロックドライバ
２２、１３０、２３０、３３０、４３０、５３０、６３０ リードアウト回路
２３、１４０、２４０、３４０、４４０、５４０、６４０ 演算回路
２４ コントロールロジック
３０、１１０、１１０Ａ、２１０、３１０、４１０、５１０、６１０ ピクセルアレイ
４０ 光源ドライバ
１１１、２１１、３１１、４１１、５１１ 一般のピクセル
１１２、１１２Ａ、２１２、３１２、３１３、４１２、５１２、５１３ 位相差検出ピクセル
１１３ 半導体基板
１１４、１１５ ピクセル回路
１１６ 回路絶縁層
１１７ 光学絶縁層
１１８、１１８Ａ 光遮断層
１１９ マイクロレンズ
６２５ カラム選択回路
１０００ コンピュータ装置
１０１０ ディスプレイ
１０２０ イメージセンサ（センサ部）
１０３０ メモリ
１０４０ プロセッサ
１０５０ ポート
１０６０ バス
ＡＤＣ１、ＡＤＣ２ 第１、第２アナログ－デジタルコンバータ
ＣＣ 電荷回路
ＣＯＬ１～ＣＯＬ４ 第１～第４カラムライン
ＣＯＬ１［１］～ＯＬ１［ｎ］ 第１カラムライン
ＣＯＬ２［１］～ＯＬ２［ｎ］ 第２カラムライン
ＣＳ 電荷供給源
ＤＣ ダミーチップ
ＤＴ１ ピクセル分離膜
ＤＰＸ０～ＤＰＸＮ－１ 位相差検出ピクセル
ＤＸ１～ＤＸ４ 第１～第４駆動トランジスタ
ＥＮ 保護層
ＦＤ１～ＦＤ４ 第１～第４フローティングディフュージョン
ＬＣ ロジック回路
ＭＣ メモリチップ
ＰＡ１、ＰＡ２ 第１、第２パッド領域
ＰＡＤ 上部パッド
ＰＣ１～ＰＣ４ 第１～第４ピクセル回路
ＰＤ フォトダイオード
ＰＧ１～ＰＧ４ 第１～第４フォト制御信号
ＰＧＡ１、ＰＧＡ２ 第１、第２フォト制御信号
ＰＮ ピクセルノード
ＰＸ ピクセル
ＰＸ１～ＰＸ４ 第１～第４フォトトランジスタ
ＲＧ１～ＲＧ４ 第１～第４リセット制御信号
ＲＯＷ［１］～ＲＯＷ［ｍ］ ローライン
ＲＸ１～ＲＸ４ 第１～第４リセットトランジスタ
ＳＡ センシング領域
ＳＡ１、ＳＡ２ 第１、第２サンプリング回路
ＳＥＬ１～ＳＥＬ４ 第１～第４選択制御信号
ＳＧ スイッチ制御信号
ＳＸ１～ＳＸ４ 第１～第４選択トランジスタ
ＳＷ スイッチ素子
ＴＧ１～ＴＧ４ 第１～第４転送制御信号
ＴＸ１～ＴＸ４ 第１～第４転送トランジスタ
ＶＤＤ 電源電圧
【図1】
【図2a】
【図2b】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14a】
【図14b】
【図15a】
【図15b】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】