知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-13
(45)【発行日】2024-08-21
(54)【発明の名称】ＰＬＣ、及びＰＬＣシステム
(51)【国際特許分類】
G05B 19/05 20060101AFI20240814BHJP
【ＦＩ】
G05B19/05 S
【請求項の数】
8
(21)【出願番号】P 2020207478
(22)【出願日】2020-12-15
(65)【公開番号】P2022094533
(43)【公開日】2022-06-27
【審査請求日】2023-08-09
(73)【特許権者】
【識別番号】390008235
【氏名又は名称】ファナック株式会社
(74)【代理人】
【識別番号】110001151
【氏名又は名称】あいわ弁理士法人
(72)【発明者】
【氏名】栗原 健一郎
(72)【発明者】
【氏名】宮地 基好
【審査官】大古 健一
(56)【参考文献】
【文献】特開平０９－１１４５０７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０５Ｂ １９／０４ －１９／０５
(57)【特許請求の範囲】
【請求項1】
Ｉ／Ｏ機器を介して制御対象に接続される複数のＰＬＣと、前記複数のＰＬＣを管理する上位制御装置とを備えるＰＬＣシステムであって、前記上位制御装置は、
それぞれの前記ＰＬＣに対して、該ＰＬＣ自身に接続された前記制御対象を制御する制御プログラムを自己プログラムとして割り当てるとともに、１実行周期内に前記ＰＬＣシステムの３箇所又はそれ以上でそれぞれの前記制御プログラムが並行に実行されるように、前記ＰＬＣシステムに含まれる他のＰＬＣの制御プログラムを他プログラムとして前記上位制御装置及び前記複数のＰＬＣに割り当て、
前記ＰＬＣは、
プロセッサと、
メインメモリと、
通信部と、を備え、
前記通信部は、
自己の制御対象から送信された入力データを記憶する第１入力用バッファメモリと、
前記第１入力用バッファメモリに記憶する第１入力データに対する前記自己プログラムの実行結果である第１出力データを記憶する第１出力用バッファメモリと、
前記上位制御装置又は前記複数のＰＬＣから受信した当該ＰＬＣの制御プログラムの実行結果を第２出力データとして記憶する少なくとも２つの第２出力用バッファメモリと、
前記第１出力用バッファメモリに記憶するデータと前記第２出力用バッファメモリに記憶するデータの多数決を取り、多数派のデータを前記Ｉ／Ｏ機器を介して前記制御対象に出力する多数決回路と、
を備え、
前記ＰＬＣのプロセッサは、
前記多数決により少数派となるデータが存在する場合、前記多数決により多数派となった前記上位制御装置又は前記ＰＬＣのメインメモリのデータを、前記多数決により少数派となった前記上位制御装置又は前記ＰＬＣのメインメモリに再書き込みする、ＰＬＣシステム。
【請求項2】
前記通信部は、前記メインメモリに記憶する他プログラムの制御対象からの入力データである第２入力データを記憶する第２入力用バッファメモリと、
前記第２入力データを用いて前記他プログラムを実行した実行結果である第３出力データを記憶する第３出力用データ記憶部と、
を備え、
前記第３出力用データ記憶部に記憶する第３出力データを対応するＰＬＣに出力する、請求項１記載のＰＬＣシステム。
【請求項3】
前記ＰＬＣのプロセッサは、前記多数決により同じ上位制御装置又はＰＬＣが少数派となる回数をカウントし、同じ上位制御装置又はＰＬＣが連続して少数派となる場合、前記ＰＬＣのオペレータに異常を警告する、請求項１記載のＰＬＣシステム。
【請求項4】
前記多数決により少数派となったＰＬＣのメインメモリに再書き込みを行う間、前記ＰＬＣのプロセッサは、前記メインメモリの異常の有無を検知し、
前記通信部は、自己のＰＬＣのメインメモリが正常であれば、異常が検知されたＰＬＣに正常なデータを出力する、請求項１記載のＰＬＣシステム。
【請求項5】
Ｉ／Ｏ機器を介して制御対象に接続される複数のＰＬＣと、前記複数のＰＬＣを管理する上位制御装置とを備えるＰＬＣシステムに含まれるＰＬＣであって、プロセッサと、
メインメモリと、
通信部と、を備え、
前記メインメモリは、前記ＰＬＣが前記制御対象を制御する制御プログラムである自己プログラムと、前記ＰＬＣシステムに含まれる他のＰＬＣの制御プログラムである他プログラムとを記憶し、それぞれの制御プログラムは１実行周期内に前記ＰＬＣシステムの３箇所以上で並行に実行されるように割り当てられており、
前記通信部は、
自己の制御対象から送信された入力データを記憶する第１入力用バッファメモリと、
前記第１入力用バッファメモリに記憶する第１入力データに対する前記自己プログラムの実行結果である第１出力データを記憶する第１出力用バッファメモリと、
前記上位制御装置又は前記複数のＰＬＣが他プログラムとして実行した当該ＰＬＣの制御プログラムの実行結果を第２出力データとして記憶する少なくとも２つの第２出力用バッファメモリと、
前記第１出力用バッファメモリに記憶するデータと前記第２出力用バッファメモリに記憶するデータの多数決を取り、多数派のデータを前記Ｉ／Ｏ機器を介して前記制御対象に出力する多数決回路と、
を備え、
前記プロセッサは、前記多数決により多数派となった前記上位制御装置又は前記ＰＬＣのメインメモリのデータを、前記多数決により少数派となった前記上位制御装置又は前記ＰＬＣのメインメモリに再書き込みする、ＰＬＣ。
【請求項6】
前記通信部は、前記メインメモリに記憶する他プログラムの制御対象からの入力データである第２入力データを記憶する第２入力用バッファメモリと、
前記第２入力データを用いて前記他プログラムを実行した実行結果である第３出力データを記憶する第３出力用データ記憶部と、
を備え、
前記第３出力用データ記憶部に記憶する第３出力データを対応するＰＬＣに出力する、請求項５記載のＰＬＣ。
【請求項7】
前記ＰＬＣのプロセッサは、前記多数決により同じ制御装置又はＰＬＣが少数派となる回数をカウントし、同じ上位制御装置又はＰＬＣが連続して少数派となる場合、前記ＰＬＣのオペレータに異常を警告する、請求項５記載のＰＬＣ。
【請求項8】
前記多数決により少数派となったＰＬＣのメインメモリに再書き込みを行う間、前記ＰＬＣのプロセッサは、前記メインメモリの異常の有無を検知し、
前記通信部は、自己のＰＬＣのメインメモリが正常であれば、異常が検知されたＰＬＣに正常なデータを出力する、請求項５記載のＰＬＣ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＰＬＣ、及びＰＬＣシステムに関する。
【背景技術】
【0002】
プログラマブルロジックコントローラ（ＰＬＣ）は、工場に設けられた機械や設備の制御装置である。工場には複数のＰＬＣが設置される。ＰＬＣには１台又は複数台の機械や設備、センサが取り付けられている。ＰＬＣは、プログラムを実行して制御対象の機械や設備に制御信号を出力する。複数のＰＬＣがネットワークに接続されており、互いにデータをやり取りできる。
【0003】
従来、ＰＬＣの故障を原因とするシステムの停止を回避する手段として、あるＰＬＣの制御プログラムを他のＰＬＣで２重に実行し、一方の異常を検知すると、正常なＰＬＣの出力を、制御対象に出力する技術が知られている。例えば、特許文献１。
【先行技術文献】
【特許文献】
【0004】
【文献】特許第６３５６７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ＰＬＣが設置される工場内の環境としては、サーボモータ、インバータ、高圧電力装置など多種多様な装置がＰＬＣに接続され、あるいはＰＬＣの付近に配置されている。そのため、放射ノイズ、電源の瞬時停電、電磁界などにより、ＣＰＵモジュール内のメモリに格納されたデータの破壊が発生しやすくなる。また、ＣＰＵモジュール内のメモリのデータ破壊の現象は、宇宙線によっても生じる。
【0006】
特許文献１では、ソフトエラーを検出するために定期的にメモリの異常をチェックする。ソフトエラーを検出するために、メモリ全体のチェックをするのは時間がかかるため、異常が起きた時にリアルタイムに対応できない可能性がある。
【0007】
ＰＬＣの分野では、異常が発生しても運転を継続する技術が望まれている。
【課題を解決するための手段】
【0008】
本開示の一態様であるＰＬＣシステムは、Ｉ／Ｏ機器を介して制御対象に接続される複数のＰＬＣと、複数のＰＬＣを管理する上位制御装置とを備えるＰＬＣシステムであって、上位制御装置は、それぞれのＰＬＣに対して、該ＰＬＣ自身に接続された制御対象を制御する制御プログラムを自己プログラムとして割り当てるとともに、ＰＬＣシステム全体で１実行周期内に３箇所又はそれ以上でそれぞれの制御プログラムが並行に実行されるように、ＰＬＣシステムに含まれる他のＰＬＣの制御プログラムを他プログラムとして上位制御装置及び複数のＰＬＣに割り当て、ＰＬＣは、プロセッサと、メインメモリと、通信部と、を備え、通信部は、自己の制御対象から送信された入力データを記憶する第１入力用バッファメモリと、第１入力用バッファメモリに記憶する第１入力データに対する自己プログラムの実行結果である第１出力データを記憶する第１出力用バッファメモリと、上位制御装置又は複数のＰＬＣから受信した当該ＰＬＣの制御プログラムの実行結果を第２出力データとして記憶する少なくとも２つの第２出力用バッファメモリと、第１出力用バッファメモリに記憶するデータと第２出力用バッファメモリに記憶するデータの多数決を取り、多数派のデータをＩ／Ｏ機器を介して前記制御対象に出力する多数決回路と、を備え、ＰＬＣのプロセッサは、多数決により少数派となるデータが存在する場合、多数決により多数派となった上位制御装置又はＰＬＣのメインメモリのデータを多数決により少数派となった上位制御装置又はＰＬＣのメインメモリのデータで再書き込みする、ＰＬＣシステム。
本開示の一態様であるＰＬＣは、Ｉ／Ｏ機器を介して制御対象に接続される複数のＰＬＣと、複数のＰＬＣを管理する上位制御装置とを備えるＰＬＣシステムに含まれるＰＬＣであって、プロセッサと、メインメモリと、通信部と、を備え、メインメモリは、ＰＬＣが制御対象を制御する制御プログラムである自己プログラムと、ＰＬＣシステムに含まれる他のＰＬＣの制御プログラムである他プログラムとを記憶し、それぞれの制御プログラムはコントローラシステム全体で１実行周期内に３箇所以上で並行に実行されるように割り当てられており、通信部は、自己の制御対象から送信された入力データを記憶する第１入力用バッファメモリと、第１入力用バッファメモリに記憶する第１入力データに対する自己プログラムの実行結果である第１出力データを記憶する第１出力用バッファメモリと、上位制御装置又は複数のＰＬＣが他プログラムとして実行した当該ＰＬＣの制御プログラムの実行結果を第２出力データとして記憶する少なくとも２つの第２出力用バッファメモリと、第１出力用バッファメモリに記憶するデータと第２出力用バッファメモリに記憶するデータの多数決を取り、多数派のデータを前記Ｉ／Ｏ機器を介して前記制御対象に出力する多数決回路と、を備え、プロセッサは、多数決により多数派となった上位制御装置又はＰＬＣのメインメモリのデータを多数決により少数派となった上位制御装置又はＰＬＣのメインメモリのデータで再書き込みする。
本開示の一態様であるＰＬＣは、Ｉ／Ｏ機器を介して制御対象に接続される複数のＰＬＣと、複数のＰＬＣを管理する上位制御装置とを備えるＰＬＣシステムに含まれるＰＬＣであって、プロセッサと、メインメモリと、通信部と、を備え、メインメモリは、ＰＬＣが制御対象を制御する制御プログラムである自己プログラムと、ＰＬＣシステムに含まれる他のＰＬＣの制御プログラムである他プログラムとを記憶し、それぞれの制御プログラムはコントローラシステム全体で１実行周期内に３箇所以上で並行に実行されるように割り当てられており、通信部は、自己の制御対象から送信された入力データを記憶する第１入力用バッファメモリと、第１入力用バッファメモリに記憶する第１入力データに対する自己プログラムの実行結果である第１出力データを記憶する第１出力用バッファメモリと、上位制御装置又は複数のＰＬＣが他プログラムとして実行した当該ＰＬＣの制御プログラムの実行結果を第２出力データとして記憶する少なくとも２つの第２出力用バッファメモリと、第１出力用バッファメモリに記憶するデータと第２出力用バッファメモリに記憶するデータの多数決を取り、多数派のデータを前記Ｉ／Ｏ機器を介して前記制御対象に出力する多数決回路と、を備え、プロセッサは、多数決により多数派となった上位制御装置又はＰＬＣのメインメモリのデータを多数決により少数派となった上位制御装置又はＰＬＣのメインメモリのデータで再書き込みする。
【発明の効果】
【0009】
本発明の一態様により、ＰＬＣシステムで異常が発生しても運転を継続することができる。
【図面の簡単な説明】
【0010】
【図1】ＰＬＣシステムの概略図である。
【図2】ＰＣの概略構成図である。
【図3】ＰＬＣの概略構成図である。
【図4】ＰＬＣシステムへの制御プログラムの割り当て例を示す図である。
【図5】ＰＣ及びＰＬＣにおける１実行周期ごとの動作を説明する図である。
【図6】ＰＬＣのハードウェア構成を示す図である。
【図7】ＰＬＣシステムにおける入出力データの更新処理を説明する図である。
【図8】ＰＬＣシステムの動作を説明するフローチャートである。
【図9】多数決において少数派が発生した場合の処理を説明するフローチャートである。
【発明を実施するための形態】
【0011】
［第１の開示］
図１は、本開示のＰＬＣ（プログラマブルロジックコントローラ）システム１００の概略図である。ＰＬＣシステム１００は、上位制御装置であるＰＣ１２と、ＰＣ１２とデイジーチェーンで接続された複数（本開示では、５個）のＰＬＣ１４（ＰＬＣ１４１～１４５）と、複数のＰＬＣ１４の各々に接続されたＩ／Ｏ機器１６とを備える。またＩ／Ｏ機器１６には、各ＰＬＣ１４の制御対象１８が接続されている。制御対象１８は、工作機械や搬送機、ロボットなどの工場内の機械である。
図１は、本開示のＰＬＣ（プログラマブルロジックコントローラ）システム１００の概略図である。ＰＬＣシステム１００は、上位制御装置であるＰＣ１２と、ＰＣ１２とデイジーチェーンで接続された複数（本開示では、５個）のＰＬＣ１４（ＰＬＣ１４１～１４５）と、複数のＰＬＣ１４の各々に接続されたＩ／Ｏ機器１６とを備える。またＩ／Ｏ機器１６には、各ＰＬＣ１４の制御対象１８が接続されている。制御対象１８は、工作機械や搬送機、ロボットなどの工場内の機械である。
【0012】
ＰＣ１２とＰＬＣ１４は、例えばＥｔｈｅｒＣＡＴ（登録商標）システムによって接続されている。通信方式はＥｔｈｅｒＣＡＴに限定されず、シリアル通信、ＰＬＣ間データリンクなどでもよい。また、接続方式はデイジーチェーンでなくともよい。
ＥｔｈｅｒＣＡＴを含むＥｔｈｅｒｎｅｔの通信では、フレームを送受信する。フレームの先頭には、送信先のアドレス情報が記載されている。フレームを受信したＰＬＣ１４は、自アドレスのフレームを入力し、自アドレス以外のフレームを後段のＰＬＣ１４に転送する。また、ＰＬＣ１４からＰＣ１２にデータを送信する場合、ＰＬＣ１４は、後段から送られてきたＰＣ１２宛のフレームを前段に接続されたＰＣ１２又はＰＬＣ１４に送信する。
ＥｔｈｅｒＣＡＴを含むＥｔｈｅｒｎｅｔの通信では、フレームを送受信する。フレームの先頭には、送信先のアドレス情報が記載されている。フレームを受信したＰＬＣ１４は、自アドレスのフレームを入力し、自アドレス以外のフレームを後段のＰＬＣ１４に転送する。また、ＰＬＣ１４からＰＣ１２にデータを送信する場合、ＰＬＣ１４は、後段から送られてきたＰＣ１２宛のフレームを前段に接続されたＰＣ１２又はＰＬＣ１４に送信する。
【0013】
図２は、ＰＣ１２の概略構成図、図３は、ＰＬＣ１４の概略構成図である。図２に示すＰＣ１２は、ＣＰＵ等のプロセッサ２０と、メインメモリ（記憶部）２２と、通信部２４とを備える。図３に示すＰＬＣ１４は、ＣＰＵ等のプロセッサ３０とメインメモリ（記憶部）３２と、通信部３４とを備える。
ＰＬＣ１４の通信部３４は、デイジーチェーンで他のＰＬＣ１４及びＰＣ１２の通信部３４、２４と接続されている（図１参照）。ＰＬＣ１４のメインメモリ３２は、複数のＰＬＣ１４の各々で実行（処理）される複数のプログラムｎ（プログラム１～プログラム５）を記憶している。このプログラムｎは、ＰＬＣ１４ｎの制御対象１８を制御するためのプログラムである。添え字は、ＰＬＣ１４とプログラムの対応関係を表現する。例えば、ＰＬＣ１４１の制御プログラムはプログラム１であり、ＰＬＣ１４２の制御プログラムは制御プログラム２であり、ＰＬＣ１４３の制御プログラムはプログラム３である。以下、ＰＬＣ１４が自己の制御対象１８を制御するためのプログラムを自己プログラムと呼ぶ。また、自己に割り当てられた他のＰＬＣ１４の制御プログラムを他プログラムと呼ぶ。
ＰＬＣ１４の通信部３４は、デイジーチェーンで他のＰＬＣ１４及びＰＣ１２の通信部３４、２４と接続されている（図１参照）。ＰＬＣ１４のメインメモリ３２は、複数のＰＬＣ１４の各々で実行（処理）される複数のプログラムｎ（プログラム１～プログラム５）を記憶している。このプログラムｎは、ＰＬＣ１４ｎの制御対象１８を制御するためのプログラムである。添え字は、ＰＬＣ１４とプログラムの対応関係を表現する。例えば、ＰＬＣ１４１の制御プログラムはプログラム１であり、ＰＬＣ１４２の制御プログラムは制御プログラム２であり、ＰＬＣ１４３の制御プログラムはプログラム３である。以下、ＰＬＣ１４が自己の制御対象１８を制御するためのプログラムを自己プログラムと呼ぶ。また、自己に割り当てられた他のＰＬＣ１４の制御プログラムを他プログラムと呼ぶ。
【0014】
５つのプログラム１～５は、図４に示すように、ＰＣ１２、ＰＬＣ１４に分散して割り当てられる。このとき、１つのプログラムが必ず３つの情報処理装置（ＰＣ１２又はＰＬＣ１４）で実行されるようにプログラムを割り当てる。なお、割り当てる数は３つ以上でもよい。ここでは、３つの情報処理装置（ＰＣ１２又はＰＬＣ１４）に制御プログラムを割り当てる例を説明する。
【0015】
図４では、ＰＣ１２に「プログラム１」と「プログラム３」、ＰＬＣ１４１に「プログラム１」と「プログラム３」、ＰＬＣ１４２に「プログラム２」と「プログラム４」と「プログラム５」、ＰＬＣ１４３に「プログラム３」と「プログラム１」、ＰＬＣ１４４に「プログラム４」と「プログラム２」と「プログラム５」、ＰＬＣ１４５に「プログラム５」と「プログラム２」と「プログラム４」が割り当てられている。
【0016】
ＰＬＣ１４１の自己プログラムであるプログラム１は、「ＰＬＣ１４１」と「ＰＬＣ１４２」と「ＰＬＣ１４３」の３つの情報処理装置に割り当てられている。ＰＬＣ１４２の自己プログラムであるプログラム２は、「ＰＬＣ１４２」と「ＰＬＣ１４４」と「ＰＬＣ１４５」に割り当てられている。ＰＬＣ１４３の自己プログラムであるプログラム３は、「ＰＣ１２」と「ＰＬＣ１４１」と「ＰＬＣ１４３」に割り当てられている。ＰＬＣ１４４の自己プログラムであるプログラム４は、「ＰＬＣ１４２」と「ＰＬＣ１４４」と「ＰＬＣ１４５」に割り当てられている。ＰＬＣ１４５の自己プログラムであるプログラム５は、「ＰＬＣ１４２」と「ＰＬＣ１４４」と「ＰＬＣ１４５」に割り当てられている。このように、各制御プログラムは３つの情報処理装置（ＰＣ１２又はＰＬＣ１４）に割り当てられる。
【0017】
制御プログラムの割り当ては以下のようにして行う。
制御プログラムの割り当てでは、最初に、各ＰＬＣ１４に自己プログラムをロードする。そして、各ＰＬＣ１４でプログラムを実行し、制御プログラムの負荷情報を算出する。ＰＬＣ１４は、負荷情報をＰＣ１２に出力する。ＰＣ１２は、ＰＬＣ１４からの負荷情報を全て取得する。ＰＣ１２は、１実行周期におけるＰＣ１２のプロセッサの最大負荷Ｌｐｍａｘ、１実行周期内におけるＰＬＣ１４の最大負荷Ｌｍａｘを超えず、かつ、負荷率が例えば９０％を超えないように制御プログラムを割り当てる。負荷率とは、ＰＬＣ１４にかかる負荷を最大負荷Ｌｍａｘで除算した値である。例えば、プログラム１の負荷をＬ１とすると、プログラム１の実行によってかかる負荷の負荷率は、Ｌ１／Ｌｍａｘである。
制御プログラムの割り当てでは、最初に、各ＰＬＣ１４に自己プログラムをロードする。そして、各ＰＬＣ１４でプログラムを実行し、制御プログラムの負荷情報を算出する。ＰＬＣ１４は、負荷情報をＰＣ１２に出力する。ＰＣ１２は、ＰＬＣ１４からの負荷情報を全て取得する。ＰＣ１２は、１実行周期におけるＰＣ１２のプロセッサの最大負荷Ｌｐｍａｘ、１実行周期内におけるＰＬＣ１４の最大負荷Ｌｍａｘを超えず、かつ、負荷率が例えば９０％を超えないように制御プログラムを割り当てる。負荷率とは、ＰＬＣ１４にかかる負荷を最大負荷Ｌｍａｘで除算した値である。例えば、プログラム１の負荷をＬ１とすると、プログラム１の実行によってかかる負荷の負荷率は、Ｌ１／Ｌｍａｘである。
【0018】
ＰＣ１２及びＰＬＣ１４は、割り当てられた制御プログラムを１実行周期ごとに並行して同時に実行する。１実行周期とは、制御プログラムの実行を開始して次の実行を開始するまでの期間である。ＰＣ１２及びＰＬＣ１４は、１実行周期ごとに割り当てられた制御プログラムを繰り返し実行する。本開示では、図５に示すように、ＰＬＣ１４１は「プログラム１」と「プログラム３」を繰り返し実行する。ＰＬＣ１４２は「プログラム２」と「プログラム４」とプログラム５」を繰り返し実行する。ＰＬＣ１４３は「プログラム３」と「プログラム１」を繰り返し実行する。ＰＬＣ１４４は「プログラム４」と「プログラム２」と「プログラム５」を繰り返し実行する。ＰＬＣ１４５は「プログラム５」と「プログラム２」と「プログラム４」を繰り返し実行する。ＰＣ１２は「プログラム１」と「プログラム３」を繰り返し実行する。１実行周期が終了し次の実行周期が開始する前の期間は、入出力データの更新を行う。入出力データの更新については、図７を参照して後段で説明する。
【0019】
次に、図６を参照して、ＰＬＣ１４のハードウェア構成について説明する。ＰＬＣ１４の通信部３４は、プロセッサ３０と通信を行うためのシステムバスＩ／Ｆ４０、第１入力用バッファメモリ４２、第２入力用バッファメモリ４４、第１出力用バッファメモリ４６、第２出力用バッファメモリ４８、第３出力用バッファメモリ５０、ＰＬＣに接続されたＩ／Ｏ機器１６と通信を行うためのＭＡＣ５２、ＰＣ１２及び自己以外の他のＰＬＣ１４と通信を行うためのＭＡＣ５４、多数決回路５６を備える。
【0020】
なお、ＰＣ１２は、以下に説明するＰＬＣ１４の機能をエミュレートする。ＰＣ１２のメインメモリ２２はＰＬＣ１４の他プログラムを記憶している。ＰＣ１２は、ＰＬＣ１４から第２入力データを受信しメインメモリ２２に記憶する。ＰＣ１２は、ＰＬＣ１４の実行周期に合わせて他プログラムを実行し、第３出力データを作成する。ＰＣ１２は、第３出力データを対応するＰＬＣ１４に出力する。ＰＬＣ１４は、第３出力データを第２出力用バッファメモリ４８に記憶する。すなわち、ＰＣ１２は、他プログラムの実行と、他のＰＬＣ１４のデータ更新を行う。ＰＣ１２は、第１入力用バッファメモリ４２、第１出力用バッファメモリ４６、多数決回路５６に対応する機能は備えない。
【0021】
通信部３４のシステムバスＩ／Ｆ４０とプロセッサ３０とはシステムバス６０によって接続されている。ＭＡＣ５２は、例えばＭＩＩ（メディア・インデペンデント・インターフェース）６２を介してＰＨＹチップ６４と接続されている。ＰＨＹチップ６４は、Ｉ／Ｏ機器１６を介して制御対象に接続されている。
ＭＡＣ５４は、ＭＩＩ６６を介してＰＨＹチップ６８、７０に接続されている。ＰＨＹチップ６８は前段のＰＬＣ１４又はＰＣ１２に接続されている。ＰＨＹチップ７０は、後段のＰＬＣ１４に接続されている。前段のＰＬＣ１４又はＰＣ１２から受信したフレームは、ＭＡＣ５４に入力される。ＭＡＣ５４は、入力したフレームが自己宛てのフレームか否かを判定し、自己宛てのフレームでない場合には、後段のＰＬＣ１４に転送する。自己宛てのフレームの場合には、フレームに含まれる入力データを読み出す。
また、ＭＡＣ５４は、第３出力用バッファメモリ５０に記憶する他プログラムの実行結果を、対応する他のＰＬＣ１４に出力する。他のＰＬＣ１４は、受信した第３出力データを第２出力データとして第２出力用バッファメモリ４８に記憶する。
ＭＡＣ５４は、第１入力用バッファメモリ４２に記憶する制御対象からの入力データを、対応する他のＰＬＣ１４に出力する。他のＰＬＣ１４は、受信した入力データを用いてＰＬＣ１４の制御プログラムを他プログラムとして実行する。
ＭＡＣ５４は、ＭＩＩ６６を介してＰＨＹチップ６８、７０に接続されている。ＰＨＹチップ６８は前段のＰＬＣ１４又はＰＣ１２に接続されている。ＰＨＹチップ７０は、後段のＰＬＣ１４に接続されている。前段のＰＬＣ１４又はＰＣ１２から受信したフレームは、ＭＡＣ５４に入力される。ＭＡＣ５４は、入力したフレームが自己宛てのフレームか否かを判定し、自己宛てのフレームでない場合には、後段のＰＬＣ１４に転送する。自己宛てのフレームの場合には、フレームに含まれる入力データを読み出す。
また、ＭＡＣ５４は、第３出力用バッファメモリ５０に記憶する他プログラムの実行結果を、対応する他のＰＬＣ１４に出力する。他のＰＬＣ１４は、受信した第３出力データを第２出力データとして第２出力用バッファメモリ４８に記憶する。
ＭＡＣ５４は、第１入力用バッファメモリ４２に記憶する制御対象からの入力データを、対応する他のＰＬＣ１４に出力する。他のＰＬＣ１４は、受信した入力データを用いてＰＬＣ１４の制御プログラムを他プログラムとして実行する。
【0022】
ＭＡＣ５２、５４は、データリンク層の通信処理を行う。ＰＨＹチップ６４、６８、７０は、物理層の通信処理を行う。ＰＬＣ１４は、ＰＨＹチップ６４及びＭＡＣ５２、Ｉ／Ｏ機器１６を介して、制御対象と通信を行う。ＰＬＣ１４は、ＭＡＣ５４及びＰＨＹチップ６８を介して前段のＰＬＣ１４又はＰＣ１２と通信を行う。ＰＬＣ１４は、ＭＡＣ５４及びＰＨＹチップ７０を介して後段のＰＬＣ１４と通信を行う。
【0023】
第１入力用バッファメモリ４２は、ＰＬＣ１４の制御対象からのデータを記憶する。第１入力用バッファメモリ４２に記憶した第１入力データは、システムバスＩ／Ｆ４０を介してメインメモリ３２に記憶される。
【0024】
第２入力用バッファメモリ４４は、他のＰＬＣ１４から受信した第２入力データを記憶する。第２入力用バッファメモリ４４の数は、各ＰＬＣ１４に割り当てられた他プログラムと同数又はそれ以上設けられる。図４の例では、ＰＬＣ１４１に割り当てられた他プログラム（プログラム３）は１つであるため、第２入力用バッファメモリの数４４は１つである。ＰＬＣ１４２に割り当てられた他プログラム（プログラム４及びプログラム５）は２つであるため、第２入力用バッファメモリ４４の数は２つになる。ＰＬＣ１４３に割り当てられた他プログラム（プログラム１）の数は１つであるため、第２入力用バッファメモリ４４の数は１つになる。ＰＬＣ１４４に割り当てられた他プログラム（プログラム２及びプログラム５）の数は２つであるため、第２入力用バッファメモリ４４の数は２つになる。ＰＬＣ１４５に割り当てられた他プログラム（プログラム２及びプログラム４）の数は２つであるため、第２入力用バッファメモリ４４の数は２つになる。ただし、一つのメモリデバイスが、複数のバッファ用メモリの役割の担う形となってもよい。
第２入力用バッファメモリ４４に記憶した第２入力データは、システムバスＩ／Ｆ４０を介してメインメモリ３２に記憶される。
第２入力用バッファメモリ４４に記憶した第２入力データは、システムバスＩ／Ｆ４０を介してメインメモリ３２に記憶される。
【0025】
プロセッサ３０は、メインメモリ３２に記憶された自己プログラムと他プログラムとを実行する。自己プログラムとは、上述したように、ＰＬＣ１４が自己の制御対象を制御するための制御プログラムである。自己プログラムを実行する際、プロセッサ３０は、メインメモリ３２から第１入力データを読み出し、自己プログラムを実行する。第１入力データの実行結果は、システムバスＩ／Ｆ４０を介して第１出力用バッファメモリ４６に記憶される。
他プログラムとは、上述したように、ＰＬＣ１４に割り当てられた他のＰＬＣ１４の制御プログラムである。図４の例では、ＰＬＣ１４１の他プログラムは、ＰＬＣ１４３の自己プログラム（プログラム３）である。
ＰＬＣ１４は、実行周期を開始する前に他のＰＬＣ１４からの第２入力データを更新している。プロセッサ３０は、他のＰＬＣ１４３から取得した第２入力データをメインメモリ３２から読み出し、他プログラムを実行する。
他プログラムとは、上述したように、ＰＬＣ１４に割り当てられた他のＰＬＣ１４の制御プログラムである。図４の例では、ＰＬＣ１４１の他プログラムは、ＰＬＣ１４３の自己プログラム（プログラム３）である。
ＰＬＣ１４は、実行周期を開始する前に他のＰＬＣ１４からの第２入力データを更新している。プロセッサ３０は、他のＰＬＣ１４３から取得した第２入力データをメインメモリ３２から読み出し、他プログラムを実行する。
【0026】
プロセッサ３０は、他プログラムの実行結果である第３出力データを、第３出力用バッファメモリ５０に記憶する。第３出力用バッファメモリ５０は、ＰＬＣ１４が実行する他プログラムの数だけ設けられる。第３出力用バッファメモリ５０に記憶した第３出力データは、ＭＡＣ５４でフレーム化され、他のＰＬＣ１４へ出力される。
【0027】
他のＰＬＣ１４又はＰＣ１２から出力された第３出力データは、第２出力用バッファメモリ４８に記憶される。第２出力用バッファメモリ４８は、ＰＬＣ１４の制御プログラムを他プログラムとして実行する情報処理装置（ＰＣ１２又は他のＰＬＣ１４）の個数だけ設けられる。図４の例では、２つの情報処理装置（ＰＣ１２とＰＬＣ１４３）がＰＬＣ１４１の制御プログラム（プログラム１）を実行するので、ＰＬＣ１４１には、ＰＣ１２用とＰＬＣ１４３用の２つの第２出力用バッファメモリ４８が設けられる。２つの情報処理装置（ＰＬＣ１４４及びＰＬＣ１４５）がＰＬＣ１４２の制御プログラム（プログラム２）を実行するので、ＰＬＣ１４２にはＰＬＣ１４４用とＰＬＣ１４５用の２つＰＬＣ１４２の第２出力用バッファメモリ４８が設けられる。
【0028】
１実行周期が完了し、次の実行周期が開始するまでの間に、入出力データの更新を行う。入出力データの更新では、第１入力用バッファメモリ４２、第２入力用バッファメモリ４４、第１出力用バッファメモリ４６、第２出力用バッファメモリ４８、第３出力用バッファメモリ５０の入出力データが更新される。
【0029】
図７は、ＰＬＣ１４とＰＣ１２、他のＰＬＣ１４との間の入出力データの更新処理を示している。データの更新は、１実行周期の完了から次の実行周期の開始までの間に行う。１実行周期が完了すると、自己プログラムの実行結果である第１出力データ、及び他プログラムの実行結果である第３出力データが生成されメインメモリ３２に記憶される。ＰＬＣ１４は、第１出力データで第１出力用バッファメモリ４６を更新する内部処理を行う。ＰＣ１２は、第３出力データで第３出力用バッファメモリ５０を更新する内部処理を行う。
時刻Ｔ１において、ＰＬＣ１４は、Ｉ／Ｏ機器１６と通信を行い。制御対象１８から入力データを取得する。時刻Ｔ２において、ＰＬＣ１４は、第１入力データで第１入力用バッファメモリ４２を更新する。第１入力データの値はシステムバスＩ／Ｆ４０を介してメインメモリ３２に記憶される。
時刻Ｔ３において、ＰＬＣ１４は、他のＰＬＣ１４及びＰＣ１２と通信を行う。この通信において、ＰＬＣ１４は、他のＰＬＣ１４及びＰＣ１２に、第３出力用バッファメモリ５０に記憶した他プログラムの実行結果と、第１入力用バッファメモリ４２に記憶した制御対象１８からの入力データをＰＣ１２及び他のＰＬＣ１４に出力する。同時に、ＰＬＣ１４は、他のＰＬＣ１４の制御対象１８からの入力データと、ＰＣ１２及び他のＰＬＣ１４の第３出力データを入力する。
時刻Ｔ４において、ＰＬＣ１４は、他のＰＬＣ１４の制御対象からの入力データで、第２入力用バッファメモリ４４を更新し、他のＰＬＣ１４及びＰＣ１２からの第３出力データで第２出力用バッファメモリ４８を更新する。
時刻Ｔ１において、ＰＬＣ１４は、Ｉ／Ｏ機器１６と通信を行い。制御対象１８から入力データを取得する。時刻Ｔ２において、ＰＬＣ１４は、第１入力データで第１入力用バッファメモリ４２を更新する。第１入力データの値はシステムバスＩ／Ｆ４０を介してメインメモリ３２に記憶される。
時刻Ｔ３において、ＰＬＣ１４は、他のＰＬＣ１４及びＰＣ１２と通信を行う。この通信において、ＰＬＣ１４は、他のＰＬＣ１４及びＰＣ１２に、第３出力用バッファメモリ５０に記憶した他プログラムの実行結果と、第１入力用バッファメモリ４２に記憶した制御対象１８からの入力データをＰＣ１２及び他のＰＬＣ１４に出力する。同時に、ＰＬＣ１４は、他のＰＬＣ１４の制御対象１８からの入力データと、ＰＣ１２及び他のＰＬＣ１４の第３出力データを入力する。
時刻Ｔ４において、ＰＬＣ１４は、他のＰＬＣ１４の制御対象からの入力データで、第２入力用バッファメモリ４４を更新し、他のＰＬＣ１４及びＰＣ１２からの第３出力データで第２出力用バッファメモリ４８を更新する。
【0030】
このように、入出力データを更新すると、ＰＬＣ１４は、次の実行周期に入り、プロセッサ３０は、自己プログラムと他プログラムを実行する。
【0031】
本開示のＰＬＣシステム１００では、ＰＣ１２及び複数のＰＬＣ１４が同じ制御プログラムを並行して同時に実行するロックステップ方式になっている。ＰＬＣ１４は、次の実行周期のための入力データと、手前の実行周期における制御プログラムの実行結果を記憶している。１つの制御プログラムは、ＰＬＣ１４と他のＰＬＣ１４又はＰＣ１２の３箇所で実行する。制御プログラムの実行結果は、第１出力用バッファメモリ４６、及び第２出力用バッファメモリ４８に記憶される。
【0032】
多数決回路５６は、第１出力用バッファメモリ４６と第２出力用バッファメモリ４８に記憶する実行結果の多数決を取る。多数決回路５６は、複数のデータを入力し、入力したデータのなかで最も多いデータ（多数派のデータ）を出力する。全てのデータが同じであれば、そのデータを出力する。多数決回路５６は、既知の論理回路であるため技術的な説明は省略する。
【0033】
多数決回路５６の出力は、ＭＡＣ５２、ＰＨＹチップ６４、Ｉ／Ｏ機器１６を介して制御対象１８に出力される。制御対象１８は、多数決回路５６の内容に従い動作する。
多数決回路５６が少数派を検出すると、プロセッサ３０は、異常発生時のプログラムを起動し、少数派の実行結果を出力したバッファメモリ（第１出力用バッファメモリ４６、又は第２出力用バッファメモリ４８）を特定する。プロセッサ３０は、バッファメモリ（第１出力用バッファメモリ４６又は第２出力用バッファメモリ４８）に対応するＰＣ１２又はＰＬＣ１４を特定する。
第１出力用バッファメモリ４６が少数派の場合、プロセッサ３０は、他のＰＬＣ１４やＰＣ１２から自己のＰＬＣ１４で使用するメインメモリの内容（入力情報、中間処理情報、制御プログラム）を受信する。ＰＬＣ１４は、受信したメインメモリの内容の再書き込みを行う。
また、ＰＣ１２の実行結果が少数派の場合、ＰＬＣ１４のメインメモリ３２からＰＣ１２で使用するメインメモリの内容（入力情報、中間処理情報、制御プログラム）を読み出しＰＣ１２に転送する。ＰＣ１２は受信したメインメモリの内容の再書き込みを行う。
他のＰＬＣ１４の実行結果が少数派の場合、対応するＰＬＣ１４で使用するメインメモリの内容（入力情報、中間処理情報、制御プログラム）を対応するＰＬＣ１４に転送する。対応するＰＬＣ１４は、受信したメインメモリの内容の再書き込みを行う。
異常がソフトエラーによるものであれば、メモリの再書き込みを行うことで異常は解消される。再書き込みは、ＰＬＣ１４の制御と別に動作するため、ＰＬＣ１４の制御を遅延させることなく、ソフトエラーを解消することができる。
多数決回路５６が少数派を検出すると、プロセッサ３０は、異常発生時のプログラムを起動し、少数派の実行結果を出力したバッファメモリ（第１出力用バッファメモリ４６、又は第２出力用バッファメモリ４８）を特定する。プロセッサ３０は、バッファメモリ（第１出力用バッファメモリ４６又は第２出力用バッファメモリ４８）に対応するＰＣ１２又はＰＬＣ１４を特定する。
第１出力用バッファメモリ４６が少数派の場合、プロセッサ３０は、他のＰＬＣ１４やＰＣ１２から自己のＰＬＣ１４で使用するメインメモリの内容（入力情報、中間処理情報、制御プログラム）を受信する。ＰＬＣ１４は、受信したメインメモリの内容の再書き込みを行う。
また、ＰＣ１２の実行結果が少数派の場合、ＰＬＣ１４のメインメモリ３２からＰＣ１２で使用するメインメモリの内容（入力情報、中間処理情報、制御プログラム）を読み出しＰＣ１２に転送する。ＰＣ１２は受信したメインメモリの内容の再書き込みを行う。
他のＰＬＣ１４の実行結果が少数派の場合、対応するＰＬＣ１４で使用するメインメモリの内容（入力情報、中間処理情報、制御プログラム）を対応するＰＬＣ１４に転送する。対応するＰＬＣ１４は、受信したメインメモリの内容の再書き込みを行う。
異常がソフトエラーによるものであれば、メモリの再書き込みを行うことで異常は解消される。再書き込みは、ＰＬＣ１４の制御と別に動作するため、ＰＬＣ１４の制御を遅延させることなく、ソフトエラーを解消することができる。
【0034】
プロセッサ３０は、その後、異常の発生回数をカウントする。ソフトエラーは、ハードウェアの物理的な損傷が伴わないため、メモリを再書き込みして再度同じ動作を行うとソフトエラーは解消し正常に動作する。ソフトエラーは、再現性がないことが多く、また連続性がないため、同じ出力用バッファメモリ（第１出力用バッファメモリ４６又は第２出力用バッファメモリ４８）が連続して複数回少数派になった場合には、ソフトエラー以外の異常が発生したとみなしてオペレータに警告を出力する。
ソフトエラー以外の異常としては、プロセッサ３０やＭＡＣ５２、５４などのチップの故障や、通信経路の故障などハードウェアの故障がある。本開示のＰＬＣシステムでは、ソフトエラー以外の異常の有無を検出しても、異常を解消したり、異常の発生原因を特定したりすることはできない。
ソフトエラー以外の異常としては、プロセッサ３０やＭＡＣ５２、５４などのチップの故障や、通信経路の故障などハードウェアの故障がある。本開示のＰＬＣシステムでは、ソフトエラー以外の異常の有無を検出しても、異常を解消したり、異常の発生原因を特定したりすることはできない。
【0035】
本開示のＰＬＣシステム１００では、３つのバッファメモリのいずれかにソフトエラーが発生しても、残りの２つのバッファメモリに問題がなければ、そのデータを利用してそのまま処理を継続することができる。
【0036】
次いで、図８を参照して、本開示のＰＬＣシステム１００の動作を説明する。前処理として、ＰＬＣシステム１００は、制御プログラムの割り当てを行う。制御プログラムの割り当ての演算は、ＰＣ１２が行うが他の情報処理装置で行ってもよい。ＰＬＣ１４は各々の制御プログラムを実行する。そして、制御プログラムの負荷を算出する（ステップＳ１）。ＰＣ１２は、制御プログラムがＰＬＣ１４及びＰＣ１２の最大負荷Ｌｍａｘ及びＬｐｍａｘを超えない範囲で、負荷率が超えないようにＰＣ１２及びＰＬＣ１４に制御プログラムを割り当てる。このとき、各制御プログラムを３つの情報処理装置（ＰＣ１２及びＰＬＣ１４）に割り当てる（ステップＳ２）。
【0037】
ＰＬＣシステム１００は、ＰＣ１２及びＰＬＣ１４の入出力データを更新する。最初の更新では、プログラムを実行していないので、自身の制御対象からの入力データで第１入力用バッファメモリ４２を更新し、他のＰＬＣ１４の制御対象からの入力データで第２入力用バッファメモリ４４を更新する。
２回目以降の更新では、制御プログラムの実行結果も更新する。プロセッサ３０は、第１入力データと第２入力データをメインメモリ３２に記憶し、自己プログラムと他プログラムとを実行する。そして、自己プログラムの実行結果で第１出力用バッファメモリ４６を更新し、他プログラムの実行結果で第３出力用バッファメモリ５０を更新する。
その後、第３出力データを他のＰＬＣ１４に出力するとともに、ＰＣ１２及び他のＰＬＣ１４からの第３出力データを受信し、第２出力用バッファメモリ４８を更新する（ステップＳ３）。
２回目以降の更新では、制御プログラムの実行結果も更新する。プロセッサ３０は、第１入力データと第２入力データをメインメモリ３２に記憶し、自己プログラムと他プログラムとを実行する。そして、自己プログラムの実行結果で第１出力用バッファメモリ４６を更新し、他プログラムの実行結果で第３出力用バッファメモリ５０を更新する。
その後、第３出力データを他のＰＬＣ１４に出力するとともに、ＰＣ１２及び他のＰＬＣ１４からの第３出力データを受信し、第２出力用バッファメモリ４８を更新する（ステップＳ３）。
【0038】
このとき多数決回路５６は、第１出力用バッファメモリ４６に記憶する第１出力データと、第２出力用バッファメモリ４８に記憶する第２出力データの多数決をとる（ステップＳ４）。多数決回路５６は、多数派のデータを制御対象１８に出力する（ステップＳ５）。制御対象１８は、多数派のデータに従って動作する。
入出力データを更新すると、プロセッサ３０は、一実行周期で自己プログラム及び他プログラムを実行する（ステップＳ６）。
入出力データを更新すると、プロセッサ３０は、一実行周期で自己プログラム及び他プログラムを実行する（ステップＳ６）。
【0039】
ステップＳ４の制御プログラムの実行は、ＰＬＣ１４のプロセッサ３０で行う処理であり、多数派データの出力は、通信部３４の多数決回路５６で行う処理であるため、並行して行うことができる。
【0040】
多数派データを出力することにより問題なく運転を継続できる場合には（ステップＳ７；Ｙｅｓ）、ステップＳ２に移行し、入出力データの更新を行う。オペレータの指示により運転を停止したり、ソフトエラー以外の問題が発生したり、作業が完了した場合には（ステップＳ７；Ｎｏ）、ＰＬＣシステム１００の運転を終了する。
【0041】
図９を参照して少数派が発生した場合の処理について説明する。ステップＳ４の多数決の結果、少数派が存在した場合、プロセッサ３０は異常発生時のプログラムを起動する。異常発生時の処理において、プロセッサ３０は、少数派を記憶しているバッファメモリを基に、異常が疑われるＰＣ１２又はＰＬＣ１４を特定する（ステップＳ１１）。
少数派のＰＣ１２又はＰＬＣ１４は、ソフトエラーの発生が疑われるため、プロセッサ３０は、多数派のＰＣ１２又はＰＬＣ１４からメモリの内容（入力情報、中間処理情報、制御プログラムなど）を読み出し。少数派のＰＣ１２又はＰＬＣ１４のメモリにコピーする（ステップＳ１２）。
また、プロセッサ３０は、多数決の結果をカウントしており、同じバッファメモリが連続して少数派の場合には（ステップＳ１３；Ｙｅｓ）、ソフトエラー以外の異常が発生した可能性があるため、オペレータに警告を発する（ステップＳ１４）。前回と異なるバッファメモリが少数派となる場合には（ステップＳ１３；Ｎｏ）、ソフトエラーは解消したと考えられる。
少数派のＰＣ１２又はＰＬＣ１４は、ソフトエラーの発生が疑われるため、プロセッサ３０は、多数派のＰＣ１２又はＰＬＣ１４からメモリの内容（入力情報、中間処理情報、制御プログラムなど）を読み出し。少数派のＰＣ１２又はＰＬＣ１４のメモリにコピーする（ステップＳ１２）。
また、プロセッサ３０は、多数決の結果をカウントしており、同じバッファメモリが連続して少数派の場合には（ステップＳ１３；Ｙｅｓ）、ソフトエラー以外の異常が発生した可能性があるため、オペレータに警告を発する（ステップＳ１４）。前回と異なるバッファメモリが少数派となる場合には（ステップＳ１３；Ｎｏ）、ソフトエラーは解消したと考えられる。
【0042】
なお、図９に示す少数派が発生した場合の処理と図８に示す制御プログラムを実行する処理のタスクやコアを別にしてもよい。このような構成にすることで、２つの処理が並列して実行できるようになり、制御プログラムの実行に遅延が発生しない。
【0043】
以上説明したように、本開示のＰＬＣシステム１００は、複数のＰＬＣ１４を含み、３つ以上の情報処理装置（ＰＣ１２又はＰＬＣ１４）に各ＰＬＣ１４の制御プログラムを分配する。そして、ＰＬＣ１４の１実行周期に合わせて、３つ以上の情報処理装置（ＰＣ１２又はＰＬＣ１４）における制御プログラムの実行結果をバッファメモリ（第１出力用バッファメモリ４６及び第２出力用バッファメモリ４８）に記憶し、多数決回路５６を用いて実行結果の多数決を取る。
このとき多数派の値を制御対象に出力することにより、３つ以上の情報処理装置（ＰＣ１２又はＰＬＣ１４）のいずれかにおいてソフトエラーが発生しても、ソフトエラーの影響を受けない実行結果を選択することができる。ソフトエラーは、メモリの再書き込みにより解消される。同じバッファメモリ（第１出力用バッファメモリ４６又は第２出力用バッファメモリ４８）が連続して複数回少数派となる場合には、ソフトエラー以外の異常が発生したことが分かる。
このとき多数派の値を制御対象に出力することにより、３つ以上の情報処理装置（ＰＣ１２又はＰＬＣ１４）のいずれかにおいてソフトエラーが発生しても、ソフトエラーの影響を受けない実行結果を選択することができる。ソフトエラーは、メモリの再書き込みにより解消される。同じバッファメモリ（第１出力用バッファメモリ４６又は第２出力用バッファメモリ４８）が連続して複数回少数派となる場合には、ソフトエラー以外の異常が発生したことが分かる。
【0044】
ＰＬＣシステム１００は、同じ制御プログラムを同じ実行周期で繰り返し実行するので、制御プログラムを複数の情報処理装置（ＰＣ１２又はＰＬＣ１４）に多重化して割り当てるだけで、同期的に動作する多重システムを構築することができる。制御プログラムを多重化して実行することにより、１つの情報処理装置（ＰＣ１２又はＰＬＣ１４）で異常が発生してもシステムの運転を継続することができる。
【0045】
なお、本開示では、３つの情報処理装置（ＰＣ１２又はＰＬＣ１４）に制御プログラムを割り当てるとしたが、４つ以上の情報処理装置に制御プログラムを割り当ててもよい。４つ以上の情報処理装置に制御プログラムを割り当てると、１つの情報処理装置がメモリの再書き込みにより停止した状態であっても、多数決を取ることができる。すなわち、４つ以上の情報処理装置に制御プログラムを割り当てると、１つの情報処理装置が異常な状態であっても、３つ以上継続して動作するので多数決を取ることができる。
また、可動中の情報処理装置が２台になり、多数決が取れなくなった場合には、ＥＣＣなどの異常検出技術を用いて正常なメモリの選択するようにしてもよい。このとき、異常検出の方法を、多数決からＥＣＣなどに変更したことをオペレータに通知してもよい。オペレータは、通知を参考にＰＬＣシステム１００を運転継続するか否かを判断してもよい。
また、可動中の情報処理装置が２台になり、多数決が取れなくなった場合には、ＥＣＣなどの異常検出技術を用いて正常なメモリの選択するようにしてもよい。このとき、異常検出の方法を、多数決からＥＣＣなどに変更したことをオペレータに通知してもよい。オペレータは、通知を参考にＰＬＣシステム１００を運転継続するか否かを判断してもよい。
【符号の説明】
【0046】
１００ ＰＬＣシステム
１２ ＰＣ
１４ ＰＬＣ
１６ Ｉ／Ｏ機器
１８ 制御対象
２０ プロセッサ
２２ メインメモリ
２４ 通信部
３０ プロセッサ
３２ メインメモリ
３４ 通信部
４２ 第１入力用バッファメモリ
４４ 第２入力用バッファメモリ
４６ 第１出力用バッファメモリ
４８ 第２出力用バッファメモリ
５０ 第３出力用バッファメモリ
５６ 多数決回路
１２ ＰＣ
１４ ＰＬＣ
１６ Ｉ／Ｏ機器
１８ 制御対象
２０ プロセッサ
２２ メインメモリ
２４ 通信部
３０ プロセッサ
３２ メインメモリ
３４ 通信部
４２ 第１入力用バッファメモリ
４４ 第２入力用バッファメモリ
４６ 第１出力用バッファメモリ
４８ 第２出力用バッファメモリ
５０ 第３出力用バッファメモリ
５６ 多数決回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】