特許 7538503 半導体パッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-14

(45)【発行日】2024-08-22

(54)【発明の名称】半導体パッケージ

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240815BHJP

   H01L 25/04 20230101ALI20240815BHJP

   H01L 25/18 20230101ALI20240815BHJP

【ＦＩ】

H01L23/12 F

H01L25/04 Z

【請求項の数】 6

(21)【出願番号】P 2021151260

(22)【出願日】2021-09-16

(65)【公開番号】P2023043566

(43)【公開日】2023-03-29

【審査請求日】2023-09-07

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110002907

【氏名又は名称】弁理士法人イトーシン国際特許事務所

(72)【発明者】

【氏名】劉 佳

(72)【発明者】

【氏名】辻村 俊博

(72)【発明者】

【氏名】堀 将彦

(72)【発明者】

【氏名】刀禰館 達郎

【審査官】ゆずりは 広行

(56)【参考文献】

【文献】特開２０２１－０８９９７１（ＪＰ，Ａ）

【文献】特開２０１５－０５６５３１（ＪＰ，Ａ）

【文献】特開２０２０－０３５９２５（ＪＰ，Ａ）

【文献】特開２０１４－１７９４５７（ＪＰ，Ａ）

【文献】特開２０１４－２３６１４０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｌ ２５／０４

(57)【特許請求の範囲】

【請求項1】

第１の半導体チップと、
第２の半導体チップと、
第１の主面と前記第１の主面の反対側の第２の主面とを有し、前記第１の主面に、前記第１の半導体チップが非導電性接着剤を用いて固定されている非導電性の第１の剛性プレートと、前記第２の半導体チップの下面端子が半田接合されている導電性の第２の剛性プレートと、を有し、前記第２の主面に前記第１の半導体チップと電気的に接続されている入力端子と、前記第２の剛性プレートと電気的に接続されている出力端子と、を有する配線板と、を具備することを特徴とする半導体パッケージ。

【請求項2】

前記第１の主面の、前記第１の剛性プレートが配置されている第１の領域には、導電層が配設されていないことを特徴とする請求項１に記載の半導体パッケージ。

【請求項3】

前記入力端子および前記出力端子は、前記第１の領域の反対側の、前記第２の主面の第２の領域に延設されていることを特徴とする請求項２に記載の半導体パッケージ。

【請求項4】

前記第１の剛性プレートは、非透明材料からなることを特徴とする請求項１に記載の半導体パッケージ。

【請求項5】

前記配線板の厚さが１００μｍ未満であることを特徴とする請求項１に記載の半導体パッケージ。

【請求項6】

光信号を発生する第３の半導体チップである発光ダイオードチップを更に具備し、
前記第１の半導体チップが、前記光信号を受光するフォトダイオードアレイチップであり、
前記第２の半導体チップが、ＭＯＳ－ＦＥＴチップであることを特徴とする請求項１に記載の半導体パッケージ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、無接点リレーを有する半導体パッケージに関する。

【背景技術】

【0002】

ＩＣ用テスタ等の測定器では、被測定物と測定回路を電気的に分離するためにリレーが用いられている。従来は機械的接点を用いたメカニカルリレーが用いられていた。被測定物の動作速度の向上、ノイズ対策、高信頼化のため、光結合素子を用いたフォトリレー等の無接点リレーの使用が拡大している。

【0003】

ＩＣ用テスタにおいて用いられる動作クロック周波数は、近年のＩＣの性能向上により１ＧＨｚを超えている。フォトリレーの動作速度が被測定物と比較して十分では無い場合、測定精度の劣化、測定時間の増加を引き起こす。動作速度の向上に対応するため、また、測定効率向上のためにフォトリレーの動作速度の向上が求められている。

【0004】

フォトリレー等の半導体パッケージの動作速度向上には、パッケージの寄生容量低減が重要である。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２００４－１０３６５４公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明が解決しようとする課題は、寄生容量が低減された高性能な半導体パッケージを提供することである。

【課題を解決するための手段】

【0007】

実施形態の半導体パッケージは、第１の半導体チップと、第２の半導体チップと、第１の主面と前記第１の主面の反対側の第２の主面とを有し、前記第１の主面に、前記第１の半導体チップが非導電性接着剤を用いて固定されている非導電性の第１の剛性プレートと、前記第２の半導体チップの下面端子が半田接合されている導電性の第２の剛性プレートと、を有し、前記第２の主面に前記第１の半導体チップと電気的に接続されている第１配線と、前記第２の剛性プレートと電気的に接続されている第２配線と、を有する配線板と、を具備する。

【図面の簡単な説明】

【0008】

【図1】実施形態の半導体パッケージを含む半導体装置の斜視図である。

【図2】実施形態の半導体パッケージを含む半導体装置の斜視図である。

【図3】実施形態の半導体パッケージの斜視図である。

【図4】実施形態の半導体パッケージの上面図である。

【図5】実施形態の半導体パッケージの断面図である。

【図6】実施形態の半導体パッケージの回路図である。

【発明を実施するための形態】

【0009】

以下、図面を参照して実施形態の半導体パッケージ１について詳細に説明する。

【0010】

実施形態に基づく図面は、模式的であり、各部分の厚さと幅との関係、夫々の部分の厚さの比率および相対角度などは現実のものとは異なる。図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれている。一部の構成要素の図示および符号の付与を省略する。

【0011】

図１に示すように実施形態の半導体パッケージ１は、例えば、評価のために、配線板２に実装される。配線板２の電極４９は、半導体パッケージ１の入力端子３３（図５参照）と接続されている。図２に示すように、配線板２に配設されているリードフレーム２９は、半導体パッケージ１の出力端子３６（図５参照）と接続されている。

【0012】

図３および図４に示すように、半導体パッケージ１は、第１の半導体チップであるフォトダイオードアレイチップ（ＰＤＡチップ）１０と、第２の半導体チップである２つのＭＯＳ－ＦＥＴチップ（ＭＯＳチップ）２０Ａ、２０Ｂと、第３の半導体チップである発光ダイオードチップ（ＬＥＤチップ）４０と、配線板３０と、を具備する。以下、２つのＭＯＳチップ２０Ａ、２０Ｂの、それぞれをＭＯＳチップ２０という。

【0013】

配線板３０は第１の主面３０ＳＡと第１の主面３０ＳＡの反対側の第２の主面３０ＳＢとを有する。配線板３０は、例えば、厚さＤが５０μｍのポリイミド（ＰＩ）を基体とするフレキシブル配線板である。以下、配線板３０の第１の主面３０ＳＡの方向を、「上」という。配線板３０の第１の主面３０ＳＡには、非導電性の第１の剛性プレート１１と、２つの導電性の第２の剛性プレート３４と、２つの電極３１と、が配設されている。配線板３０の第２の主面３０ＳＢには、入力端子３３と出力端子３６と、が配設されている（図５参照）。

【0014】

非導電性の第１の剛性プレート１１には、非導電性の接着剤１５を用いてＰＤＡチップ１０が固定されている。例えば、第１の剛性プレート１１は、厚さ１００μｍのエポキシ樹脂からなる。ＰＤＡチップ１０は、フォトダイオードアレイと制御回路とを含む。ＰＤＡチップ１０の上面である受光面には、シリコーン等の透明樹脂４５を用いて、ＬＥＤチップ４０の発光面が固定されている。ＰＤＡチップ１０はＬＥＤチップ４０の発光に応じて電圧を発生する。

【0015】

導電性の第２の剛性プレート３４には、半田または導電性接着剤等の導電性材料２６を用いてＭＯＳチップ２０が固定されている。例えば、第２の剛性プレート３４は、厚さ５０μｍの銅からなる。

【0016】

ＬＥＤチップ４０の上面の端子４１は、配線板３０の電極３１と、ボンディングワイヤで接続されている。また、ＰＤＡチップ１０の上面の複数の電極も、ＭＯＳチップ２０の上面のゲート端子Ｇ、ソース端子Ｓと、それぞれボンディングワイヤで接続されている。

【0017】

配線板３０の電極３１は貫通配線３２を経由して第２の主面３０ＳＢの入力端子３３と接続されている。ＭＯＳチップ２０の下面端子であるドレイン端子（Ｄ）２５は、導電性材料２６、第２の剛性プレート３４、貫通配線３５を経由して第２の主面３０ＳＢの出力端子３６と接続されている。

【0018】

第１の主面３０ＳＡに配設されているＭＯＳチップ２０等の複数の半導体チップ（ダイ）は、熱硬化性エポキシ樹脂等のモールド樹脂５０により封止されている。半導体パッケージ１は、第２の主面３０ＳＢに、入力端子３３および出力端子３６を有する。

【0019】

＜製造方法＞
半導体パッケージ１の製造方法では、最初に配線板３０が作製される。例えば、ポリイミドを基体とし、両面に銅箔が配設されたプリント基板に、例えば、レーザ穿孔、スルホールめっきによって貫通配線３５が配設される。銅箔をパターニングすることによって、第１の主面３０ＳＡに、電極３１、第２の剛性プレート３４を有し、第２の主面３０ＳＢに、入力端子３３、出力端子３６が作製される。電極３１、第２の剛性プレート３４は、それぞれの貫通配線３２、３５を介して、入力端子３３、出力端子３６と接続されている。

【0020】

第２の剛性プレート３４は、銅箔のパターニングによって作製された銅パターンのうえに、さらに銅またはアルミニウムからなる金属板が配設されてもよい。厚さ１００μｍのエポキシ樹脂板である第１の剛性プレート１１が第１の主面３０ＳＡの所定位置に配設される。

【0021】

リードフレーム２９、配線板２との接合信頼性を担保するために、入力端子３３、出力端子３６の面積は広いことが好ましい。このため、このため、図５に示すように、入力端子３３および出力端子３６と、第１の主面３０ＳＡの第１の剛性プレート１１とは、上方から透明視した際に重畳領域ＳＡを有する。

【0022】

配線板３０の第１の剛性プレート１１に接着剤１５を用いてＰＤＡチップ１０が固定される。ＰＤＡチップ１０の受光面に、ＬＥＤチップ４０が透明樹脂を用いて固定される。２つのＭＯＳチップ２０が、それぞれの第２の剛性プレート３４に導電性材料２６である半田を用いて固定される。すなわち、ＭＯＳチップ２０の下面端子であるドレイン端子２５が、第２の剛性プレート３４に接合される。

【0023】

ＬＥＤチップ４０の端子４１と電極３１が、例えば、径１００μｍの金線を用いてワイヤボンディングされる。ＰＤＡチップ１０の端子とＭＯＳチップ２０の端子、および、２つのＭＯＳチップ２０の端子間が、ワイヤボンディングされる。半導体チップの端子は、表面に金めっきされていることが好ましい。

【0024】

ＰＤＡチップ１０、ＭＯＳチップ２０。ＬＥＤチップ４０が搭載された配線板３０の第１の主面３０ＳＡが、モールド樹脂５０を用いて封止されることによって半導体パッケージ１が作製される。

【0025】

＜動作＞
半導体パッケージ１の動作について簡単に説明する。入力端子３３を経由して入力信号が入力するとＬＥＤチップ４０は、光信号を発生する。光信号を受光したＰＤＡチップ１０は、電圧信号を発生する。電圧信号がＭＯＳチップ２０のゲート端子に印加されると、ＭＯＳチップ２０のドレイン端子２５は、「ＯＮ」モードとなる。これに対して、ＭＯＳチップ２０のゲート端子に印加される電圧信号が降下すると、ＭＯＳチップ２０のドレイン端子２５は、「ＯＦＦ」モードとなる。ドレイン端子２５は、出力端子３６と接続されている。

【0026】

半導体パッケージ１は、入力信号に応じてＯＮ／ＯＦＦを繰り返すフォトリレーである。入力端子３３と出力端子３６とは絶縁されているため、入力端子側の回路の電圧が、出力端子側の回路に印加されることはない。

【0027】

導電性の第２の剛性プレート３４は、ダイパッドなどとも呼ばれる。例えば、厚さ５０μｍ―５００μｍのダイパッドは、可撓性基板の所定の位置に半導体チップを支持し固定するために不可欠である。しかし、図５に示すように、ＰＤＡチップ１０を、ＭＯＳチップ２０と同じように、導電性の剛性プレートをダイパッドとして用いると、ダイパッドと入力端子３３との間で寄生容量Ｃ１が生じるとともに、ダイパッドと出力端子３６との間で寄生容量Ｃ２が生じる。また、寄生容量Ｃ１、Ｃ２と比べると小さいが、導電性の剛性プレートは、電極３１との間、および、第２の剛性プレート３４との間でも、それぞれ寄生容量Ｃ３、Ｃ４が生じる。

【0028】

すでに説明したように、入力端子３３および出力端子３６は、第１の主面３０ＳＡの第１の剛性プレート１１が配置されている第１の領域の反対側の、第２の主面３０ＳＢの第２の領域まで延設されている。このため、入力端子３３および出力端子３６は、すでに説明したように重畳領域ＳＡを有する。導電性の第１の剛性プレートを有する半導体パッケージは、第１の剛性プレートによる寄生容量が特に大きい。

【0029】

半導体パッケージ１では、ＰＤＡチップ１０を可撓性基板に固定するためのダイパッドに、非導電性の第１の剛性プレート１１を用いる。このため、半導体パッケージ１は、寄生容量Ｃ１－Ｃ４が生じることがない。寄生容量が低減された半導体パッケージ１は高性能である。

【0030】

また、寄生容量Ｃ１、Ｃ２は、配線板３０の厚さＤが薄いほど、大きい。このため、半導体パッケージ１の高さを低くするために、配線板３０の厚さＤが１００μｍ未満である場合に、本発明の効果が顕著である。なお、配線板３０の基体は、寄生容量低減のために、低誘電率であることが好ましく、比誘電率（ＡＳＴＭ Ｄ１５０）ｋが、３．５以下の材料であるＰＩ、ＰＰＥ、ＰＴＦＥ等からなることが特に好ましい。

【0031】

第１の剛性プレート１１の厚さは、ＰＤＡチップ１０を安定に保持するため、数十μｍ超であることが好ましい。また、寄生容量を生じないために、ＰＤＡチップ１０を第１の剛性プレート１１に固定するための接着剤は、非導電性であることが好ましい。言い替えれば、第１の主面３０ＳＡの第１の剛性プレート１１が配置されている第１の領域には、導電層が配設されていないことが好ましい。

【0032】

さらに、第１の剛性プレート１１は、ＰＤＡチップ１０を配線板３０の所定位置に配置するための位置決め部材の機能を有することが好ましい。このため、第１の剛性プレート１１は、ＰＤＡチップ１０よりも僅かに大きく、かつ、非透明材料からなることが好ましい。例えば、第１の剛性プレート１１は着色剤を含むエポキシ樹脂である。また、第１の剛性プレート１１に配設されたＰＤＡチップ１０を上から観察した際に、例えば、ＰＤＡチップ１０の４側面の周囲に、それぞれ、例えば、１００μｍ、第１の剛性プレート１１が観察できることが好ましい。第１の剛性プレート１１は非導電性であるため、大面積であっても寄生容量が発生することはない。

【0033】

発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0034】

１… 半導体パッケージ
１０… ＰＤＡチップ
１１… 第１の剛性プレート
１５… 接着剤
２０（２０Ａ、２０Ｂ）… ＭＯＳチップ
２５… ドレイン端子Ｄ
２６… 導電性材料
２９… リードフレーム
３０… 配線板
３１、４９… 電極
３２、３５… 貫通配線
３３… 入力端子
３４… 第２の剛性プレート
３６… 出力端子
４０… ＬＥＤチップ
４１… 端子
４５… 透明樹脂
５０… モールド樹脂

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】