特許 7538960 非対称特性を有する双方向サイリスタデバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-14

(45)【発行日】2024-08-22

(54)【発明の名称】非対称特性を有する双方向サイリスタデバイス

(51)【国際特許分類】

   H01L 29/747 20060101AFI20240815BHJP

【ＦＩ】

H01L29/747

【請求項の数】 9

(21)【出願番号】P 2023531666

(86)(22)【出願日】2021-11-24

(65)【公表番号】

(43)【公表日】2023-10-26

(86)【国際出願番号】 EP2021082811

(87)【国際公開番号】W WO2022112322

(87)【国際公開日】2022-06-02

【審査請求日】2023-07-04

(31)【優先権主張番号】20209833.1

(32)【優先日】2020-11-25

(33)【優先権主張国・地域又は機関】EP

【早期審査対象出願】

(73)【特許権者】

【識別番号】523380173

【氏名又は名称】ヒタチ・エナジー・リミテッド

【氏名又は名称原語表記】ＨＩＴＡＣＨＩ ＥＮＥＲＧＹ ＬＴＤ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】ボベッキー，ヤン

【審査官】岩本 勉

(56)【参考文献】

【文献】米国特許出願公開第２００５／０２４５００６（ＵＳ，Ａ１）

【文献】国際公開第２０１９／１５８５９４（ＷＯ，Ａ１）

【文献】特開２００３－２８２８６５（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／０２９４４３５（ＵＳ，Ａ１）

【文献】米国特許第０５０２１８５５（ＵＳ，Ａ）

【文献】米国特許出願公開第２００７／００５１９７２（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７４７

(57)【特許請求の範囲】

【請求項1】

第１の主面（２１）と、前記第１の主面（２１）に対向する第２の主面（２２）との間で鉛直方向に延在する半導体本体（２）と、
前記第１の主面（２１）上に配置された第１の主電極（３１）と、前記第２の主面（２２）上に配置された第２の主電極（３２）と
を備える双方向サイリスタデバイス（１）であって、
前記半導体本体（２）は、第１の導電型の第１のベース層（５１）と、前記第１の導電型の第２のベース層（５２）と、前記第１のベース層（５１）と前記第２のベース層（５２）との間に配置された、前記第１の導電型とは異なる第２の導電型の第３のベース層（５３）とを備え、
前記第１の主電極（３１）は、動作条件に応じて、前記双方向サイリスタデバイス（１）の第１のサイリスタ機能要素（１１）のためのカソードとして、または、前記双方向サイリスタデバイス（１）の第２の逆並列サイリスタ機能要素（１２）のためのアノードとして作用することが可能であり、
前記第１の主電極（３１）は、前記第２の導電型の少なくとも１つの第１のエミッタ領域（６１）および前記第１の導電型の複数の第１のエミッタ短領域（７１）に隣接し、
前記第２の主電極（３２）は、前記第２の導電型の少なくとも１つの第２のエミッタ領域（６２）および前記第１の導電型の複数の第２のエミッタ短領域（７２）に隣接し、
前記第１の主面（２１）における前記複数の第１のエミッタ短領域（７１）の配置は、前記鉛直方向に沿って見たときに前記第２の主面（２２）における前記複数の第２のエミッタ短領域（７２）の配置と異なるため、前記双方向サイリスタデバイス（１）は、前記第１のサイリスタ機能要素（１１）および前記第２の逆並列サイリスタ機能要素（１２）に関して非対称に構成され、
前記双方向サイリスタデバイス（１）は、
（ｉ）前記第１の主面（２１）上の第１のゲート電極（４１）であって、前記第１の主電極（３１）は、互いに離間された複数の第１のセグメント（３１０）を備え、前記第１のセグメント（３１０）のうちの少なくともいくつかは、前記鉛直方向に沿って見たときに前記第１のゲート電極（４１）によって完全に囲まれる、第１のゲート電極（４１）と、
（ｉｉ）前記第２の主面（２２）上の第２のゲート電極（４２）であって、前記第２の主電極（３２）は、互いに離間された複数の第２のセグメント（３２０）を備え、前記第２のセグメント（３２０）のうちの少なくともいくつかは、前記鉛直方向に沿って見たときに前記第２のゲート電極（４２）によって完全に囲まれる、第２のゲート電極（４２）と
のうちの少なくとも一方を備える、
双方向サイリスタデバイス（１）。

【請求項2】

前記第１のベース層（５１）と前記第３のベース層（５３）との間のｐ－ｎ接合における局所電荷キャリア再結合寿命は、前記第２のベース層（５２）と前記第３のベース層（５３）との間のｐ－ｎ接合における局所電荷キャリア再結合寿命とは異なる、
請求項１に記載の双方向サイリスタデバイス（１）。

【請求項3】

少なくとも１つの第１のエミッタ領域（６１）は、前記鉛直方向に沿って見たときに第２のエミッタ短領域（７２）と重なる、
請求項１または２に記載の双方向サイリスタデバイス（１）。

【請求項4】

前記第１のエミッタ短領域（７１）のうちの少なくともいくつかの中心（７１０）は、前記鉛直方向に沿って見たときに前記複数の第２のエミッタ短領域（７２）の横に配置される、
請求項１から３のいずれか１項に記載の双方向サイリスタデバイス（１）。

【請求項5】

前記鉛直方向に沿って見たときに、前記複数の第１のエミッタ短領域（７１）のうちの１つと、前記複数の第２のエミッタ短領域（７２）のうちの関連する最も近いものとに対して、以下の基準、すなわち、
（ｉ）前記第１のエミッタ短領域（７１）の最大横方向範囲（Ｅ１）は、前記関連する最も近い第２のエミッタ短領域（７２）の最大横方向範囲（Ｅ２）とは異なる、および
（ｉｉ）前記第１のエミッタ短領域（７１）と前記複数の第１のエミッタ短領域（７１）のうちのその最も近い近隣との間の中心間距離は、前記関連する最も近い第２のエミッタ短領域（７２）と前記複数の第２のエミッタ短領域（７２）のうちのその最も近い近隣との間の中心間距離とは異なる、
のうちの少なくとも１つが適用される、
請求項１から４のいずれか１項に記載の双方向サイリスタデバイス（１）。

【請求項6】

前記第１のエミッタ短領域（７１）によって形成される前記第１の主面（２１）の面積の割合は、前記第２のエミッタ短領域（７２）によって形成される前記第２の主面（２２）の面積の割合とは異なる、
請求項１から５のいずれか１項に記載の双方向サイリスタデバイス（１）。

【請求項7】

前記第１のサイリスタ機能要素（１１）および前記第２の逆並列サイリスタ機能要素（１２）は、異なる電気定格を有するように構成される、
請求項１から６のいずれか１項に記載の双方向サイリスタデバイス（１）。

【請求項8】

前記第１の主面（２１）および前記第２の主面（２２）の一方のみに、前記第１のゲート電極（４１）または前記第２のゲート電極（４２）の形態のゲート電極が設けられる、
請求項１から７のいずれか１項に記載の双方向サイリスタデバイス（１）。

【請求項9】

前記第１のサイリスタ機能要素（１１）および前記第２の逆並列サイリスタ機能要素（１２）のうちの一方は、動作中に過負荷を引き起こす宇宙線障害または外部障害に対する保護デバイスとして構成される、
請求項８に記載の双方向サイリスタデバイス（１）。

【発明の詳細な説明】

【技術分野】

【0001】

非対称特性を有する双方向サイリスタデバイスが規定される。

【背景技術】

【0002】

様々な用途では、従来のフレキシブル交流伝送システム（ＦＡＣＴＳ）のような費用効率の高い逆並列接続サイリスタが必要である。これらは、一般にハイブリッドマルチモジュラコンバータ（ＭＭＣ）と呼ばれる高電圧直流（ＨＶＤＣ）伝送用の電圧源コンバータ（ＶＳＣ）に基づく次世代バルブの概念にも有益である。

【0003】

双方向制御サイリスタ（ＢＣＴ）は、１つのウェハ上の２つの分離された個別にトリガされる領域によって形成される２つのモノリシックに集積された逆並列サイリスタ機能によって得ることができる。しかしながら、プロセスフローは非常に複雑であり、デバイス面積に依存する電気的パラメータは半分になる。例えば、サージ電流は、フルウェハデバイスの半分であり、サイリスタの熱抵抗は、同じサイズのウェハにおける単一サイリスタの熱抵抗の２倍である。

【0004】

国際公開第２０１９／１５８５９４Ａ１号は、いわゆるＢｉＰＣＴ概念を記載しており、デバイスは、両方の逆並列ｐ－ｎ－ｐ－ｎセクションに対して共通のｐ－ｎ－ｐ領域を有する。この概念は、短い転流ターンオフ時間を得ることを可能にする。

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、多くの用途は、現在別個のデバイスを使用して対処する必要がある異なる機能を有するデバイスを必要とする。

【0006】

したがって、本発明の目的は、異なる機能を提供することを可能にするデバイス概念を規定することである。

【課題を解決するための手段】

【0007】

この目的は、とりわけ、請求項１に記載の双方向サイリスタデバイスによって達成される。開発および便宜は、さらなる請求項の主題である。

【0008】

少なくとも１つの実施形態によれば、双方向サイリスタデバイスは、第１の主面と、第１の主面に対向する第２の主面との間で鉛直方向に延在する半導体本体を備える。第１の主電極が第１の主面上に配置され、第２の主電極が第２の主面上に配置される。半導体本体は、第１の導電型の第１のベース層と、第１の導電型の第２のベース層と、第１のベース層と第２のベース層との間に配置された、第１の導電型とは異なる第２の導電型の第３のベース層とを備える。第１の主電極は、双方向サイリスタデバイスの第１のサイリスタ機能要素のためのカソードとして、および第２のサイリスタ機能要素のためのアノードとして作用し、双方向サイリスタデバイスは、第１のサイリスタ機能要素および第２のサイリスタ機能要素に対して非対称に構成される。

【0009】

例えば、第１の主電極は、第２の導電型の少なくとも１つの第１のエミッタ領域および第１の導電型の複数の第１のエミッタ短領域に隣接し、第２の主電極は、第２の導電型の少なくとも１つの第２のエミッタ領域および第１の導電型の複数の第２のエミッタ短領域に隣接し、第１の主面における複数の第１のエミッタ短領域の配置は、鉛直方向に沿って見たときに第２の主面における複数の第２のエミッタ短領域の配置と少なくともいくつかの領域において異なるため、双方向サイリスタデバイスは、第１のサイリスタ機能要素および第２のサイリスタ機能要素に関して非対称に構成される。

【0010】

例えば、双方向サイリスタデバイスは、２つの逆並列サイリスタ間の分離領域の必要性を回避するために、アノード領域とカソード領域との交互嵌合を有する同じデバイス内の２つの逆並列接続サイリスタ構造（第１のサイリスタ機能要素および第２のサイリスタ機能要素）を提供することができる。

【0011】

非対称構成を使用すると、双方向サイリスタデバイスの少なくとも１つの特徴的性質は、第１の主電極と第２の主電極との間の電圧の異なる極性に対して異なる。例えば、第１のサイリスタ機能要素および第２のサイリスタ機能要素は、オン状態の電圧降下、サージ電流、ターンオフ時間、および技術曲線Ｑｒｒ－ＶＴのうちの少なくとも１つに関して互いに異なる。例えば、これらのパラメータのうちの少なくとも１つは、第１のサイリスタ機能要素と第２のサイリスタ機能要素との間で少なくとも１０％異なる。代替的または追加的に、第１のサイリスタ機能要素および第２のサイリスタ機能要素は、異なる機能を果たすように構成されてもよい。

【0012】

換言すれば、双方向サイリスタデバイスは、第１の主電極と第２の主電極との間の電圧の極性の変化に対して非対称に挙動するように意図的に構成される。

【0013】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、第１のベース層と第３のベース層との間のｐ－ｎ接合における局所電荷キャリア再結合寿命は、第２のベース層と第３のベース層との間のｐ－ｎ接合における局所電荷キャリア再結合寿命とは異なる。したがって、第１のサイリスタ機能要素および第２のサイリスタ機能要素は、それぞれのサイリスタ機能要素のカソードとして作用する主電極により近いベース層の間のｐ－ｎ接合に近い電荷キャリア再結合寿命の局所値に関して互いに異なる。例えば、半導体本体は、電荷キャリア再結合寿命に関して、第１および第２のサイリスタ機能要素のターンオフ時間が互いに異なるように構成される。外部回路による電圧転流に応答してサイリスタが確実にオフになることができるようにするために、ｎ型ベース層およびｐ型ベース層内の過剰な電荷キャリアの寿命は、ｐ－ｎ接合付近の電子、陽子または他のイオンの照射によって意図的に低減され得ることが分かっている。例えば、第１のベース層と第３のベース層との間のｐ－ｎ接合における領域は、第２のベース層と第３のベース層との間のｐ－ｎ接合における領域よりも大きい照射線量を受ける。

【0014】

例えば、第１のサイリスタ機能要素および第２のサイリスタ機能要素は、電圧転流中の臨界（ｄｉ／ｄｔ）_ｃｒｉｔに対して異なる値を有する。この臨界値を超えると、電圧転流中のターンオフはない。この場合、ブロッキングｐ－ｎ接合に近い電子正孔プラズマの濃度は、ゼロ電流レベルを横切る間に非常に高くなり、空間電荷領域（ＳＣＲ）の形成が防止される。したがって、双方向サイリスタデバイスは、第１の主電極と第２の主電極との間の電圧の極性が変化した場合にオン状態のままであり得る。したがって、双方向サイリスタデバイスがその保持電流を下回った場合にのみ、ターンオフが起こり得る。

【0015】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、第１の主電極は、第２の導電型の少なくとも１つの第１のエミッタ領域および第１の導電型の複数の第１のエミッタ短領域に隣接し、第２の主電極は、第２の導電型の少なくとも１つの第２のエミッタ領域および第１の導電型の複数の第２のエミッタ短領域に隣接する。例えば、第１の主電極は、第１のエミッタ領域を介して第１のサイリスタ機能要素のカソードとして作用し、第１のエミッタ短領域を介して第２のサイリスタ機能要素のアノードとして作用する。同様に、第２の主電極は、第２のエミッタ領域を介して第２のサイリスタ機能要素のカソードとして作用し、第２のエミッタ短領域を介して第１のサイリスタ機能要素のアノードとして作用する。換言すれば、１つのサイリスタ機能要素のカソード短領域は、同時に逆並列サイリスタ機能要素のアノード領域として作用する。

【0016】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、第１の主面における複数の第１のエミッタ短領域の配置は、第２の主面における複数の第２のエミッタ短領域の配置と少なくともいくつかの領域において異なる。例えば、第１のエミッタ短領域の配置が第２の主面上の第２の短領域の配置と異なる第１の主面の割合は、第１の主面の面積の５％～１００％になる。

【0017】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、少なくとも１つの第１のエミッタ領域は、鉛直方向に沿って見たときに第２のエミッタ短領域と重なる。この配置を使用して、第１のエミッタ領域と最も近い第２のエミッタ短領域との間の半導体本体内の電流経路の最小長さは、第１および第２の主面上のエミッタ短領域の完全に対称的な配置と比較して低減され得る。これは、双方向サイリスタデバイスのオン状態電圧降下を最小化するのに役立ち得る。

【0018】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、第１のエミッタ短領域および第２のエミッタ短領域は、少なくともいくつかの領域において上面視で少なくとも１つの方向に沿って交互に配置される。例えば、第１のエミッタ短領域および第２のエミッタ短領域は、少なくともいくつかの領域において上面視で２つの方向に沿って交互に配置される。例えば、２つの方向の間の角度は、４５°以上９０°以下、例えば６０°または９０°である。

【0019】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、第１のエミッタ短領域のうちの少なくともいくつかの中心は、鉛直方向に沿って見たときに複数の第２のエミッタ短領域の横に配置される。代替的または追加的に、第２のエミッタ短領域のうちの少なくともいくつかの中心は、鉛直方向に沿って見たときに第１のエミッタ短領域の横に配置される。例えば、鉛直方向に沿って見たときに、第１のエミッタ短領域の少なくとも２％および高々１００％は、最も近い第２のエミッタ短領域と重ならない。

【0020】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、鉛直方向に沿って見たときに、以下の基準（ｉ）および（ｉｉ）のうちの少なくとも１つが、複数の第１のエミッタ短領域のうちの１つと、複数の第２のエミッタ短領域のうちの関連する最も近いものとに対して適用される：
（ｉ）第１のエミッタ短領域の最大横方向範囲は、関連する最も近い第２のエミッタ短領域の最大横方向範囲とは異なる、および
（ｉｉ）第１のエミッタ短領域と複数の第１のエミッタ短領域のうちのその最も近い近隣との間の中心間距離は、関連する最も近い第２のエミッタ短領域と複数の第２のエミッタ短領域のうちのその最も近い近隣との間の中心間距離とは異なる。上記の基準のうちの少なくとも１つはまた、鉛直方向に沿って見たときに、第１のエミッタ短領域およびそれらの関連する最も近い第２のエミッタ短領域の複数またはさらにはすべてに適用され得る。換言すれば、第１のエミッタ短領域の配置および第２のエミッタ短領域の配置は、関連する主面における中心間距離および最大横方向範囲の少なくとも１つに関して少なくともいくつかの領域において互いに異なっていてもよい。短領域が円形形状を有する場合、最大横方向範囲は直径である。例えば、第１のエミッタ短領域および関連する第２のエミッタ短領域のうちの１つまたは複数は、上記パラメータのうちの少なくとも１つにおいて互いに少なくとも１０％異なる。これらのパラメータの異なる値を用いて、オン状態電圧ＶＴまたは技術曲線Ｑｒｒ－ＶＴに対する非対称挙動を得ることができ、ここでＱｒｒは回復電荷である。

【0021】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、第１のエミッタ短領域によって形成される第１の主面の面積の割合は、第２のエミッタ短領域によって形成される第２の主面の面積の割合とは異なる。例えば、第１の主面における割合は、第２の主面における割合よりも少なくとも１．５倍または２倍または５倍大きいか、またはその逆である。あるいは、割合は、少なくとも５パーセントポイントまたは少なくとも１０パーセントポイントまたは少なくとも２０パーセントポイントおよび／または最大５０パーセントポイントだけ異なってもよい。

【0022】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、第１のサイリスタ機能要素および第２の機能要素は、異なる電気定格を有するように構成される。例えば、第１および第２のサイリスタ機能要素は、オン状態の電圧降下、サージ電流、およびターンオフ時間のうちの少なくとも１つに対する定格に関して互いに異なる。したがって、異なる電気定格を有する２つのサイリスタ機能要素は、単一の半導体本体を有する共通のデバイスに統合されてもよい。これは、コストを削減し、かつ／またはより小さい設置面積を得るのに役立ち得る。例えば、第１のサイリスタ機能要素および第２のサイリスタ機能要素のうちの一方は、低いサージ電流ではクロウバーとして作用することができず、他方は、高いサージ電流に耐えることができるバイパスとして作用する。

【0023】

少なくとも１つの実施形態によれば、双方向サイリスタデバイスは、少なくとも１つのゲート電極を備える。例えば、双方向サイリスタデバイスは、第１の主面上の第１のゲート電極および第２の主面上の第２のゲート電極のうちの少なくとも一方を備える。

【0024】

少なくとも１つの実施形態によれば、双方向サイリスタデバイスは、第１の主面上に第１のゲート電極を備え、第１の主電極は、互いに離間された複数の第１のセグメントを備え、第１のセグメントのうちの少なくともいくつかは、鉛直方向に沿って見たときに第１のゲート電極によって完全に囲まれる。例えば、第１の主電極の第１のセグメントの各々は、第２の導電型の少なくとも１つの第１のエミッタ領域および第１の導電型の少なくとも１つの第１のエミッタ短領域に隣接する。

【0025】

第１の主電極のセグメントを囲む第１のゲート電極は、非常に速くオンになるサイリスタ機能要素を得ることを可能にする。例えば、第１のゲート電極は、第１の主面の全体に分布していてもよい。したがって、ゲート－カソード境界の長さが増加し、高速ターンオンのための増強されたｄｉ／ｄｔ能力をもたらし得る。同時に、ｄＶ／ｄｔ能力は変化しないままであり得る。

【0026】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、第２の主電極は、互いに離間された複数の第２のセグメントを備え、第２のセグメントのうちの少なくともいくつかは、鉛直方向に沿って見たときに第２のゲート電極によって完全に囲まれる。第１の主電極のセグメントを囲む第２のゲート電極は、両方の電流方向において非常に速くオンになる双方向サイリスタデバイスを得ることを可能にする。例えば、第２のゲート電極は、第２の主面の全体に分布していてもよい。

【0027】

したがって、逆並列に接続された２つのサイリスタ構造（第１のサイリスタ機能要素および第２のサイリスタ機能要素）のアノードおよびカソードの交互嵌合に加えて、第１のサイリスタ機能要素および第２のサイリスタ機能要素の少なくとも一方に対してゲート領域の交互嵌合が得られてもよい。したがって、交互嵌合ゲート領域は、第１および第２の主面の少なくとも一方に設けられてもよい。

【0028】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、第１のゲート電極または第２のゲート電極の形態のゲート電極が第１の主面および第２の主面の一方のみに設けられる。したがって、サイリスタ機能要素のうちの一方は、関連するゲートに印加される電流パルスを介して直接トリガすることができない。

【0029】

代替的に、第１および第２のゲート電極の両方が設けられていてもよい。この場合、双方向サイリスタデバイスは、第１および第２のゲート電極を介して両方の電流方向に電気的にトリガされてもよい。

【0030】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、第１のサイリスタ機能要素および第２の機能要素のうちの一方は、動作中に過負荷を引き起こす宇宙線障害または外部障害に対する保護デバイスとして構成される。したがって、双方向サイリスタデバイスは、サイリスタ機能要素のうちの一方を介して統合された保護デバイス機能を提供する。例えば、サイリスタ機能要素のうちの一方は、標準的な位相制御サイリスタのようにゲート電極を介して非常に速くオンになるように構成され、逆並列に接続されたサイリスタ機能要素は、順方向阻止レジームにおいてオン能力を提供するためにのみ使用される。ターンオンは、例えば、宇宙線によって引き起こされる単一の事象によってトリガされてもよい。宇宙線は、順阻止レジームにおけるサイリスタを損傷なしにオン状態にトリガすることができることが分かっている。これは、保護焼成とも呼ばれる。第１および第２のサイリスタ機能要素は逆並列に電気的に接続されているため、それらのうちの一方は、印加電圧の極性に関係なく順方向阻止レジームにある。したがって、従来のデバイスにおける逆阻止下で起こり得る単一事象バーンアウトのリスクは、排除され得るか、または少なくとも大幅に低減され得る。逆並列に接続された追加の外部保護デバイスは不要であり得る。例えば、ＶＴ－Ｑｒｒ技術曲線に関して、保護デバイスとして作用するサイリスタ機能要素の要件が低減されると、双方向サイリスタデバイスの構造パラメータは、サイリスタ機能要素の他方に対して最適化され得る。

【0031】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、第１のサイリスタ機能要素と第２のサイリスタ機能要素の両方は、第１のベース層と第３のベース層との間に形成されるｐ－ｎ接合の全エリアを使用する。例えば、第１のサイリスタ機能要素および第２のサイリスタ機能要素の各々は、個々に、第２のベース層と第３のベース層との間に形成されるｐ－ｎ接合の全エリアを使用する。例えば、第１の導電型がｐ型であり、第２の導電型がｎ型である場合、第１のサイリスタ機能要素および第２のサイリスタ機能要素は、共通のｐ－ｎ－ｐベース層シーケンスを使用することができる。２つの逆並列サイリスタ間の分離領域は省略されてもよい。第１、第２および第３のベース層は、横方向、すなわち第１の主面に平行に延びる方向に完全に非構造化されてもよい。さらに、双方向サイリスタデバイスの同じ側に２つの別個の電極を設ける必要はなく、一方の電極は一方のサイリスタのアノードとして作用し、他方の電極は他方のサイリスタのカソードとして作用する。

【0032】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、第１のゲート電極は第１のベース層とオーミックコンタクトを形成する。これは、例えば、第１のゲート電極と第１のベース層との間にｐ－ｎ接合が存在しないことを意味する。代替的または追加的に、第２のゲート電極は、第２のベース層とオーミックコンタクトを形成してもよい。

【0033】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、第１のゲート電極は、複数の第１のセルを有する第１のグリッド構造を備える。第１のセルは、第１の主面に向かって見て多角形形状を有してもよい。例えば、第１のセルは、六角形、八角形または四角形の形状を有することができる。例えば、双方向サイリスタデバイスは、２０個以上２０００個以下の第１のセルを備える。セルの数は、双方向サイリスタデバイスの特定の要件に応じて広範囲で変化し得る。例えば、第１のグリッド構造は、少なくともいくつかの領域にハニカムパターンを形成する。例えば、ハニカムパターンは、正六角形によって形成される。

【0034】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、複数の第１のエミッタ短領域が第１のセルのうちの１つの中に配置される。例えば、第１のセルのうちの１つの中の第１のエミッタ短領域の数は、２以上１００以下である。しかしながら、１つの第１のエミッタ短領域のみでも十分であり得る。

【0035】

第２のゲート電極は、複数の第２のセルを有する第２のグリッド構造を備えてもよい。第１のゲート電極に関連して説明した特徴は、第２のゲート電極にも適用することができる。

【0036】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、増幅ゲート構造が第１のゲート電極および第２のゲート電極の少なくとも一方に統合される。増幅ゲート構造は、大きなウェハ領域にわたるトリガ電流の迅速な横方向分布によって短いターンオン時間を得るのに役立つ。増幅ゲート構造を使用することにより、第１のゲート電極および第２の電極の両方に対して短いターンオン時間を両方の電流方向において得ることができる。

【0037】

双方向サイリスタデバイスの少なくとも１つの実施形態によれば、第１のゲート電極および第２のゲート電極は同じベース形状を有する。換言すれば、第２のゲート電極は、第１のゲート電極のコピーまたは少なくとも相似のコピーを表す。代替的に、第１および第２のゲート電極の構造が互いに異なっていてもよい。

【0038】

例示的な実施形態および図において、同様または同様に作用する構成部品には同じ参照符号が付されている。一般に、個々の実施形態に関する相違点のみを説明する。特に明記しない限り、一実施形態における部分または態様の説明は、別の実施形態における対応する部分または態様にも適用される。

【図面の簡単な説明】

【0039】

【図1A】双方向サイリスタデバイスの例示的な実施形態を示す断面図である。

【図1B】第１の主面に向かって見た、双方向サイリスタデバイスの例示的な実施形態を示す図である。

【図1C】第２の主面に向かって見た、双方向サイリスタデバイスの例示的な実施形態を示す図である。

【図2】双方向サイリスタデバイスの例示的な実施形態を示す断面図である。

【図3】双方向サイリスタデバイスの例示的な実施形態を示す上面図である。

【図4A】エミッタ短領域によって覆われる主面の割合および照射線量が異なるサンプルについて、１．５ｋＡの電流でのオン状態電圧ＶＴの関数としての２ｋＡの電流でのターンオフ時間ｔｑの測定結果を示す図である。

【図4B】エミッタ短領域によって覆われる主面の割合および照射線量が異なるサンプルについて、１．５ｋＡの電流でのオン状態電圧ＶＴの関数としての２ｋＡの電流でのターンオフ時間ｔｑの測定結果を示す図である。

【図4C】エミッタ短領域によって覆われる主面の割合および照射線量が異なるサンプルについて、１．５ｋＡの電流でのオン状態電圧ＶＴの関数としての２ｋＡの電流での（ｄｉ／ｄｔ）ｍａｘの測定結果を示す図である。

【図4D】エミッタ短領域によって覆われる主面の割合および照射線量が異なるサンプルについて、１．５ｋＡの電流でのオン状態電圧ＶＴの関数としての２ｋＡの電流での（ｄｉ／ｄｔ）ｍａｘの測定結果を示す図である。

【図4E】異なるサイズのエミッタ短領域を有する２つのサンプルのオン状態電圧ＶＴの関数としてのアノード電流を示す図である。

【図4F】エミッタ短領域間の距離が大きいサンプルについて、時間の関数としての電流Ｉおよび電圧Ｖのターンオフ挙動を示す図である。

【図4G】エミッタ短領域間の距離が小さいサンプルについて、時間の関数としての電流Ｉおよび電圧Ｖのターンオフ挙動を示す図である。

【図5A】双方向サイリスタデバイスの例示的な実施形態の詳細を示す上面図である。

【図5B】図５Ａの双方向サイリスタデバイスの断面図である。

【図6】異なる照射線量で処理したサンプルのｄｉ／ｄｔの関数としての電荷回復Ｑｒｒの測定結果を示す図である。

【発明を実施するための形態】

【0040】

図に示されている要素およびそれらの互いのサイズ関係は、必ずしも縮尺通りではない。むしろ、個々の要素または層の厚さは、より良い表現可能性のために、および／またはより良い理解のために、誇張されたサイズで表されることがある。

【0041】

図１Ａ、図１Ｂおよび図１Ｃは、双方向サイリスタデバイス１の例示的な実施形態を示す。双方向サイリスタデバイス１は、第１の主面２１と第２の主面２２との間に延在する半導体本体２を備える。

【0042】

半導体本体２は、第１の導電型の第１のベース層５１と、第１の導電型の第２のベース層５２と、鉛直方向において第１のベース層５１と第２のベース層５２との間に配置された、第１の導電型とは異なる第２の導電型の第３のベース層５３とを備える。第１の主電極３１が第１の主面２１上に配置され、第２の主電極３２が第２の主面２２上に配置される。例えば、第１の導電型はｐ型であり、第２の導電型はｎ型であり、またはその逆である。

【0043】

第１の主電極３１は、第１のサイリスタ機能要素１１のカソードとして、および第２のサイリスタ機能要素１２のアノードとして作用する。第２のサイリスタ機能要素１２では、第１の主電極３１は第１のエミッタ短領域７１を介してアノードとして作用する。第１のサイリスタ機能要素１１および第２のサイリスタ機能要素１２は、各サイリスタ機能要素に対して４つのサイリスタ記号を使用して図１Ａに示されており、１つの機能サイリスタ要素に属するサイリスタ記号は電気的に並列に接続されている。第１のサイリスタ機能要素１１および第２のサイリスタ機能要素１２は、逆並列に接続され、同じ半導体本体２内に配置された２つのサイリスタ構造を表す。

【0044】

双方向サイリスタデバイス１は、第１のサイリスタ機能要素１１および第２のサイリスタ機能要素１２に対して非対称に構成される。

【0045】

第１の主電極３１は、第２の導電型の少なくとも１つの第１のエミッタ領域６１および第１の導電型の複数の第１のエミッタ短領域７１に隣接する。

【0046】

第２の主電極３２は、第２の導電型の少なくとも１つの第２のエミッタ領域６２および第１の導電型の複数の第２のエミッタ短領域７２に隣接する。第１のサイリスタ機能要素１１は、この実施形態では、アノードとして作用する第２のエミッタ短領域７２、第２のベース層５２、第３のベース層５３、第１のベース層５１および第１のエミッタ領域６１によって形成される。

【0047】

これに応じて、第２のサイリスタ機能要素１２は、アノードとして作用する第１のエミッタ短領域７１、第１のベース層５１、第３のベース層５３、第２のベース層５２および第２のエミッタ領域６２によって形成される。その結果、エミッタ短領域７１、７２はまた、関連する逆並列サイリスタ機能要素のアノードの機能を果たす。

【0048】

第１のベース層５１と第３のベース層５３との間、および、第３のベース層５３と第２のベース層５２との間には、半導体本体２の全エリアにわたって延在するｐ－ｎ接合が形成される。したがって、第１のサイリスタ機能要素１１と第２のサイリスタ機能要素１２の両方がこれらのｐ－ｎ接合の全エリアを使用してもよい。このようにして、同じサイズの単一サイリスタに近い高いサージ電流能力を得ることができる。

【0049】

半導体本体２は、例えば、シリコンを含む。しかしながら、他の半導体材料、例えばＳｉＣ（炭化ケイ素）を使用することもできる。

【0050】

双方向サイリスタデバイス１は、第１の主面２１上の第１のゲート電極４１および第２の主面２２上の第２のゲート電極４２をさらに備える。２つのゲート電極を有する双方向サイリスタデバイス１は、両方の電流方向に対してオンにされてもよい。

【0051】

しかし、第１および第２のゲート電極４１、４２の一方を省略してもよい。
第１のゲート電極４１は、第１の主面２１に隣接する半導体本体２の第１のゲートコンタクト領域９１を介して、第１のベース層５１とオーミックコンタクトを形成する。第２のゲート電極４２は、第２の主面２２に隣接する半導体本体２の第２のゲートコンタクト領域９２を介して、第２のベース層５２とオーミックコンタクトを形成する。第１のゲートコンタクト領域９１および第２のゲートコンタクト領域９２は、第１のベース層５１と同じ導電型である。

【0052】

図示の例示的な実施形態では、増幅ゲート構造８が、第１のゲート電極４１および第２のゲート電極４２に一体化される。増幅ゲート構造８は、第１のゲート電極４１のセクション８０を備える。セクション８０は、例えば、第１のゲート電極パッド４１０の周囲に延在するリング状に形成される。第１のゲート電極パッド４１０は、第１のゲート電極４１に外部トリガ電流を印加するための外部コンタクトとして構成される。セクション８０は、第１の導電型の第１の部分領域８１および第２の導電型の第２の部分領域８２と重なる。これにより、第１のゲート電極パッド４１０を介して第１のゲート電極４１に印加される電流パルスが増幅される。原則として、これは、サイリスタ本体内に集積された２つのバイポーラトランジスタのダーリントン構成である。

【0053】

同様に、第２のゲート電極４２は、第２のゲート電極パッド４２０の周りに延在するセクション８０を有する増幅ゲート構造８を有する。

【0054】

図示の例示的な実施形態では、双方向サイリスタデバイス１は、第１のエミッタ短領域７１および第２のエミッタ短領域７２の異なる構成によって非対称に形成される。例示的には、第２のエミッタ短領域７２は、第１のエミッタ短領域７１よりも大きい。第１のエミッタ短領域７１および第２のエミッタ短領域７２は、双方向サイリスタデバイス１の全エリアにわたって、または例えば第１および第２のゲート電極４１、４２の近くの１つまたは複数の部分領域においてのみ互いに異なっていてもよい。

【0055】

例えば、第２のエミッタ短領域７２の最大横方向範囲Ｅ２は、第１のエミッタ短領域の最大横方向範囲Ｅ１よりも少なくとも１０％、または少なくとも２０％、または少なくとも５０％、または少なくとも２倍大きい。

【0056】

したがって、第１のエミッタ短領域７１によって覆われる第１の主面２１の面積の割合は、第２のエミッタ短領域７２によって覆われる第２の主面２２の面積の割合よりも小さい。例えば、この割合は、主面の一方が他方よりも少なくとも１．５倍または少なくとも２倍または少なくとも５倍大きい。代替的または追加的に、割合は、少なくとも５パーセントポイントまたは少なくとも１０パーセントポイントまたは少なくとも２０パーセントポイントおよび／または最大５０パーセントポイントだけ異なってもよい。

【0057】

ターンオフ時間に対する第１および第２のエミッタ短領域７１、７２の割合の影響を図４Ａおよび図４Ｂに示す。曲線９３１の場合、カソード側の被覆率は５％になり、アノード側の被覆率は３０％になる。曲線９３２の場合、カソード側の被覆率は３０％になり、アノード側の被覆率は５％になる。比較曲線９３９は、カソード側およびアノード側の両方で被覆率が３０％である場合を示す。

【0058】

それぞれの曲線上の測定点は、異なるプロトン照射線量を有する試料を表す。図４Ａに示すように、カソード側とアノード側の短領域の被覆率の差が比較的大きい場合、陽子照射線量に関係なく非常に短いターンオフ時間ｔｑを得ることができる。

【0059】

図４Ｂは、被覆率および被覆率間の差がより小さい場合、これが当てはまらないことを示している。曲線９４１は、カソード側で５％およびアノード側で１７％の被覆率を表すのに対して、曲線９４２は、カソード側で１７％およびアノード側で５％の被覆率を有するサンプルに属する。比較曲線９４９は、カソード側およびアノード側の両方で１７％の被覆率に対応する。

【0060】

その結果、第１の主面上の第１のエミッタ短領域７１および第２の主面上の第２のエミッタ短領域７２の非対称構成を使用して、第１のサイリスタ機能要素１１および第２のサイリスタ機能要素１２に対して異なるターンオフ時間を得ることができる。

【0061】

２ｋＡの電流での（ｄｉ／ｄｔ）_ｍａｘの測定結果を、図４Ａおよび図４Ｂに関連して説明したサンプルについて、それぞれ図４Ｃおよび図４Ｄに示す。

【0062】

図４Ｃの曲線９５１、９５２および９５９は、それぞれ曲線９３１、９３２および９３９と同じサンプルを指す。曲線９５１および９５２によって示されるように、転流ターンオフ中の高い（ｄｉ／ｄｔ）_ｍａｘ能力が得られる。

【0063】

図４Ｄの曲線９６１、９６２および９６９は、それぞれ曲線９４１、９４２および９４９と同じサンプルを指す。

【0064】

図４Ｄの曲線は、より小さい被覆率およびより小さい差について、カソード側およびアノード側の両方について１７％の同じ被覆率を有するサンプル９６９と比較して、曲線９６２のサンプルについてさらに良好な（ｄｉ／ｄｔ）_ｍａｘ能力が得られ得ることを示す。カソード側で５％、アノード側で１７％の被覆率を有する曲線９６１の場合、高いｄｉ／ｄｔでオフにする能力は、逆被覆率を有するサンプル９６２と比較して低下する。

【0065】

したがって、双方向サイリスタデバイス１の動的挙動は、第１のサイリスタ機能要素と第２のサイリスタ機能要素とで異なり得る。

【0066】

図４Ｅは、エミッタ短領域のサイズもアノード電流に影響を及ぼすことをさらに示す。曲線９７１のエミッタ短領域のサイズは、曲線９７２のエミッタ短領域のサイズよりも大きい。より大きなエミッタ短領域では、著しく低いオン状態電圧ＶＴで同じアノード電流が得られる。

【0067】

追加的または代替的に、非対称挙動はまた、第１および第２のエミッタ短領域７１、７２間の異なる距離によって得られ得る。

【0068】

図４Ｆおよび図４Ｇは、比較的長い距離を有するエミッタ短領域（図４Ｆ）および狭い間隔のエミッタ短領域（図４Ｇ）についての電流Ｉおよび電圧Ｖの時間の関数としてのターンオフ特性を示す。図４Ｆの場合、電圧転流はデバイスのターンオフをもたらさない。変化するのは単に電流方向である。

【0069】

対照的に、図４Ｇに示すサンプルでは、デバイスはオフになり、負の方向に大きな電流は流れない。

【0070】

したがって、双方向サイリスタデバイス１は、第１のサイリスタ機能要素１１と第２のサイリスタ機能要素１２とがターンオフ能力に関して互いに異なるように構成されてもよい。

【0071】

図１Ａに示す例示的な実施形態では、半導体本体２は、傾斜接合終端を有するフルウェハである。しかしながら、半導体本体２はウェハの一部であってもよく、双方向サイリスタデバイス１は、処理されたウェハを個々のデバイスに個片化したチップである。この場合、双方向サイリスタデバイス１は、例えばガードリングまたは可変横方向ドーピング（ＶＬＤ）を使用して、平面ｐ－ｎ接合終端を備えることができる。同時に、逆阻止能力のために深いｐ型シンクを設けることができる。以降の実施の形態においても同様である。

【0072】

図２および図３に示す例示的な実施形態では、第１のエミッタ短領域７１および第２のエミッタ短領域７２は、鉛直方向に沿って見たときのそれらの相対位置に関して互いに異なる。

【0073】

図２に示すように、第１のエミッタ短領域７１は、第２のエミッタ領域６２と重なる。したがって、第１のエミッタ短領域７１と第２のエミッタ短領域７２とが同じ横位置を有する配置と比較して、第１のエミッタ短領域７１と最も近い第２のエミッタ領域６２との間の直流経路の長さが短くなる。

【0074】

図３に示すように、第１のエミッタ短領域７１の中心７１０は、第２のエミッタ短領域７２の横に横方向に配置されてもよい。同様に、第２のエミッタ短領域７２の中心７２０は、第１のエミッタ短領域７１の横に横方向に配置されてもよい。第１および第２のエミッタ短領域７１、７２は、鉛直方向に沿って見たときに、互いに重ならないように配置されてもよい。第１のエミッタ短領域７１および第２のエミッタ短領域７２は、２つの方向に沿って交互に配置される。図では、２つの方向間の角度は９０°である。しかしながら、角度は９０°と異なっていてもよい。例えば、２つの方向の間の角度は、４５°以上９０°以下である。

【0075】

図５Ａおよび図５Ｂに示す双方向サイリスタデバイス１の例示的な実施形態は、図１Ａ～図１Ｃに関連して説明したものに本質的に対応する。

【0076】

そこから出発して、第１の主電極３１は、互いに離間した複数の第１のセグメント３１０を備える。第１のセグメント３１０の少なくとも一部、例えば第１のセグメントの少なくとも５０％、または少なくとも９０％、または全部は、第１の主面２１に向かって見て、第１のゲート電極４１によって完全に囲まれる。

【0077】

第１のゲート電極４１は、第１のゲート電極パッド４１０（図１Ａを参照）に接続された第１のグリッド構造４１１を有する。

【0078】

第１の主電極３１の第１のセグメント３１０の各々は、第２の導電型の少なくとも１つの第１のエミッタ領域６１および第１の導電型の少なくとも１つの第１のエミッタ短領域７１に隣接する。

【0079】

図５Ａに示す例示的な実施形態では、第１のグリッド構造４１１は六角形の複数の第１のセル４１１０を含み、それによってハニカム構造を形成する。しかしながら、他の多角形の第１のセル、例えば四角形または八角形も第１のグリッド構造４１１に適用され得る。

【0080】

図５Ｂの断面図に示すように、第２の主電極３２および第２のゲート電極４２は、半導体本体の第２の主面２２上に配置される。第２の主電極３２は、第１の主電極３１と同様に、複数の第２のセグメント３２０に分割される。第２のセグメント３２０の少なくとも一部、例えば第２のセグメント３２０の少なくとも５０％、または少なくとも９０％、または全部は、第２の主面２２に向かって見て、第２のゲート電極４２によって完全に囲まれる。

【0081】

第２の主電極３２の第２のセグメント３２０の各々は、第２の導電型の少なくとも１つの第２のエミッタ領域６２および第１の導電型の少なくとも１つの第２のエミッタ短領域７２に隣接する。

【0082】

双方向サイリスタデバイス１の動作中、第１の主電極３１の第１のセグメント３１０は、例えば導電性プレートまたは導電性ウェハを第１の主電極３１に押し付けることによって同じ電位に電気的に接触されてもよい。図５Ｂに示すように、第１のグリッド構造４１１内の第１のゲート電極４１の厚さは、第１の主電極３１の厚さよりも小さい。したがって、第１のグリッド構造４１１はプレートまたはウェハと電気的接触を形成しない。第２の主電極３２についても同様である。

【0083】

第１のセル４１１０の数は、双方向サイリスタデバイス１の意図される用途に応じて広い範囲で、例えば１０から５０００の間で変化し得る。例えば、１００ｍｍの直径を有するデバイスは、第１のグリッド構造４１１によって形成された数百の第１のセルを備えてもよい。

【0084】

第１の主面２１に向かって見た図は、第２の主面２２に向かって見た図に対応してもよい。したがって、第２の主面２２に向かって見た図は、図面に明示的に示されていない。例えば、第１の主電極３１、第１のゲート電極４１、第１のグリッド構造４１１、第１のセル４１１０、第１のエミッタ領域６１および第１のエミッタ短領域７１に関連して、第１の主面２１上の構成に関連して説明した特徴およびパラメータは、同様に、例えば、第２の主電極３２、第２のゲート電極４２、第２のグリッド構造４２１、第２のセル４２１０、第２のエミッタ領域６２および第２のエミッタ短領域７２それぞれについて、第２の主面２２上の対応する要素にも適用され得る。しかしながら、パラメータはまた、双方向サイリスタデバイスが非対称であるように、第１の主面２１と第２の主面２２との間で異なってもよい。

【0085】

第１のセル４１１０の１つの辺４１１１の長さＬ１は、例えば、５００μｍ以上５０００μｍ以下、または、９００μｍ以上３０００μｍ以下である。長さＬ１が大きいほど、第１の主電極３１の第１のセグメント３１０の連続面積が大きくなる。

【0086】

第１のセル４１１０のうちの少なくとも１つの一辺の幅Ｗ１は、１００μｍ以上２０００μｍ以下、例えば１００μｍ以上５００μｍ以下である。辺の幅は、それらの厚さとともに、第１のグリッド構造４１１の断面を画定する。第１のグリッド構造４１１の厚さは、例えば、３μｍ以上３０μｍ以下または５μｍ以上１２μｍ以下である。例えば、これらのパラメータを使用して、第１のグリッド構造４１１の断面は、第１のゲート電極パッドから第１のグリッド構造４１１の最外エリアまでのゲート経路に沿った著しい電圧降下を回避するのに十分な大きさである。

【0087】

「長さ」および「幅」という用語は、横方向の延長を指す。厚さは、鉛直方向、すなわち第１の主面に垂直な範囲を指す。

【0088】

第１のエミッタ短領域７１の最大横方向範囲Ｅ１は、例えば、５０μｍ以上１０００μｍ以下、または１００μｍ以上５００μｍ以下である。

【0089】

同じ第１のセル内の２つのエミッタ短領域７１間のエッジ間距離Ｄ１は、例えば、２００μｍ以上１０００μｍ以下、または３００μｍ以上５００μｍ以下である。エミッタ短領域間の距離は、十分に高いｄＶ／ｄｔを提供するように適切に選択することができる。

【0090】

第１のグリッド構造４１１と、第１のグリッド構造に最も近く配置された第１のエミッタ短領域との間のエッジ間距離Ｄ２は、例えば、５０μｍ以上４００μｍ以下、または１００μｍ以上２００μｍ以下である。

【0091】

上記のパラメータは、既存のデバイス概念に適用されない設計規則を考慮に入れることができる。例えば、これは、１つのサイリスタ機能要素のカソード側のエミッタ短領域が、同時に逆並列サイリスタ機能要素のアノード領域として作用するためである。

【0092】

例えば、図５Ａとは異なり、１つの第１のセル内に配置された第１のエミッタ短領域７１はまた、最大横方向範囲について異なる値を有してもよい。例えば、第１のセグメントのエッジの近くに配置されたエミッタ短領域は、それぞれの第１のセグメントの中心の近くに配置された第１のエミッタ短領域の最大横方向範囲よりも小さくてもよい。

【0093】

代替的または追加的に、中央の第１のエミッタ短領域７１は、いくつかのより小さい第１のエミッタ短領域７１に置き換えられてもよい。

【0094】

例えば、第１のセルのエッジに近接して配置された第１のエミッタ短領域７１は、１００μｍ以上２５０μｍ以下の直径を有してもよく、セルの中心に近接して配置された第１のエミッタ短領域７１は、１５０μｍ以上５００μｍ以下の直径を有してもよい。

【0095】

図５Ｂに示す例では、各第１のセグメント３１０は、複数の第１のエミッタ短領域７１と重なり、１つの第１のエミッタ短領域７１は第１のセグメント３１０の中心に配置され、さらなる第１のエミッタ短領域７１は第１のセグメント３１０の周囲に沿って配置される。しかしながら、単一のエミッタ短領域７１でも十分であり得る。

【0096】

記載されたデバイス構造は、第１および第２の主面上のゲート電極と主電極との間の界面面積が大幅に増加するため、高いｄｉ／ｄｔ能力を提供する。従来のデバイスと比較して、ゲート電流パルスの印加後の短いターンオン時間を得ることができる。

【0097】

従来のデバイスでは、主電極エッジからの短い領域の距離は、ｄＶ／ｄｔ能力に反比例するため、低く保たれている。これにより、ｄｉ／ｄｔ能力が低下する。対照的に、ｄＶ／ｄｔおよびｄｉ／ｄｔの高い値は、記載された双方向サイリスタデバイス１について、例えばゲート－カソード面積の大幅な増加に起因して同時に得られ得る。

【0098】

図５Ｂに示す例示的な実施形態では、第１のエミッタ短領域７１および第２のエミッタ短領域７２のサイズおよび位置は、第１の主面２１および第２の主面２２に対して同じである。

【0099】

第１のサイリスタ機能要素１１および第２のサイリスタ機能要素１２に対する双方向サイリスタデバイス１の非対称な挙動は、第１および第２のサイリスタ機能要素のターンオフ時間が互いに異なるように半導体本体２を構成することによって得ることができる。

【0100】

これは、第１のベース層５１と第３のベース層５３との間のｐ－ｎ接合の半導体本体２の領域を、第２のベース層５２と第３のベース層５３との間のｐ－ｎ接合の領域とは異なる照射線量にすることによって得ることができる。

【0101】

照射線量の影響は、異なる照射線量で処理されている３つのサンプルに属する曲線９８１、９８２および９８３を示す図６に示されている。各曲線について、これらのサンプルの臨界値を表す（ｄｉ／ｄｔ）_ｃｒｉｔの値が示されている。

【0102】

この臨界値を超えると、電圧転流中のターンオフはない。この臨界値を超えると、デバイスは物理的に破壊されることなく動作し、次のＡＣ電圧波のいくつかにおいてｄｉ／ｄｔが臨界値（ｄｉ／ｄｔ）_ｃｒｉｔを下回って戻ると、デバイスが過熱されない限り、ターンオフ能力が回復する。図６は、（ｄｉ／ｄｔ）_ｃｒｉｔの値を、デバイスの製造中の照射線量によって調整できることを示している。その結果、第１のサイリスタ機能要素１１と第２のサイリスタ機能要素１２とで異なる値が得られてもよい。

【0103】

より低い照射線量で照射されたデバイスは、より低い電気損失に反映されたオン状態のより低い電圧降下をさらに示す。例えば、直列のインダクタンスがより高いために、サイリスタ機能要素の一方がより低い転流ｄｉ／ｄｔを有する回路で動作する場合、このサイリスタ機能要素はより低い照射線量を必要とする可能性があり、オン状態での損失がより少ない可能性がある。オン状態電圧ＶＴの低下は、サージ電流Ｉ_ＴＳＭの大きさにも反映される。ＶＴの値が低いほど、Ｉ_ＴＳＭの大きさは大きくなる。

【0104】

したがって、サイリスタ機能要素の一方は、比較的低いサージ電流で機能しないクロウバーとして機能することができ、他方のサイリスタ機能要素は、高いサージ電流に耐えることができるバイパスとして機能する。

【0105】

前述の例示的な実施形態に関連して説明したデバイスには、異なる照射線量を適用することもできる。

【0106】

異なる電荷キャリア再結合寿命に代えて、またはそれに加えて、図５Ａおよび図５Ｂに示す例示的な実施形態の双方向サイリスタデバイスは、先の例示的な実施形態で説明したように、第１のエミッタ短領域７１および第２のエミッタ短領域７２の配置を変更することによって非対称に構成されてもよい。

【0107】

また、上記実施形態と同様に、第１および第２のゲート電極４１、４２の一方を省略してもよい。

【0108】

双方向サイリスタデバイスの非対称挙動を得るための上記の方法の様々な組合せを使用して、１つの半導体本体に集積された異なるサイリスタ機能要素を得ることができる。

【0109】

なお、ここで説明する発明は、例示的な実施形態を用いて説明した内容に限定されるものではない。むしろ、本発明は、この特徴またはこの組合せ自体が請求項または例示的な実施形態において明示的に示されていなくても、特に請求項における特徴の任意の組合せを含む、任意の新規な特徴および特徴の任意の組合せを包含する。

【符号の説明】

【0110】

参照符号のリスト
１ サイリスタデバイス
１１ 第１のサイリスタ機能要素
１２ 第２のサイリスタ機能要素
２ 半導体本体
２１ 第１の主面
２２ 第２の主面
３１ 第１の主電極
３１０ 第１のセグメント
３２ 第２の主電極
３２０ 第２のセグメント
４１ 第１のゲート電極
４１０ 第１のゲート電極パッド
４１１ 第１のグリッド構造
４１１０ 第１のセル
４１１１ 辺
４２ 第２のゲート電極
４２０ 第２のゲート電極パッド
４２１ 第２のグリッド構造
４２１０ 第２のセル
５１ 第１のベース層
５２ 第２のベース層
５３ 第３のベース層
６１ 第１のエミッタ領域
６２ 第２のエミッタ領域
７１ 第１のエミッタ短領域
７１０ 第１のエミッタ短領域の中心
７２ 第２のエミッタ短領域
７２０ 第２のエミッタ短領域の中心
８ 増幅ゲート構造
８０ セクション
８１ 第１の部分領域（第１の導電型）
８２ 第２の部分領域（第２の導電型）
９１ 第１のゲートコンタクト領域
９２ 第２のゲートコンタクト領域
９３１、９３２、９３９ 曲線
９４１、９４２、９４９ 曲線
９５１、９５２、９５９ 曲線
９６１、９６２、９６９ 曲線
９７１、９７２ 曲線
９８１、９８２、９８３ 曲線
Ｌ１ 辺の長さ
Ｗ１ 辺の幅（第１／第２のゲート電極に覆われる）
Ｅ１ 第１のエミッタ短領域の最大横方向範囲
Ｅ２ 第２のエミッタ短領域の最大横方向範囲
Ｄ１ エッジ間距離
Ｄ２ エッジ間距離

【図1A】

【図1B】

【図1C】

【図2】

【図3】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図4F】

【図4G】

【図5A】

【図5B】

【図6】