特許 7540416 電子部品の実装構造

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-19

(45)【発行日】2024-08-27

(54)【発明の名称】電子部品の実装構造

(51)【国際特許分類】

   H05K 1/18 20060101AFI20240820BHJP

   H01G 2/06 20060101ALI20240820BHJP

   H05K 3/34 20060101ALI20240820BHJP

   H01F 27/06 20060101ALN20240820BHJP

【ＦＩ】

H05K1/18 J

H01G2/06 C

H01G2/06 500

H05K3/34 501D

H01F27/06 103

【請求項の数】 8

(21)【出願番号】P 2021162785

(22)【出願日】2021-10-01

(65)【公開番号】P2023053630

(43)【公開日】2023-04-13

【審査請求日】2023-05-18

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】100145713

【弁理士】

【氏名又は名称】加藤 竜太

(74)【代理人】

【識別番号】100165157

【弁理士】

【氏名又は名称】芝 哲央

(72)【発明者】

【氏名】芹田 昇

(72)【発明者】

【氏名】阿部 慶之

【審査官】ゆずりは 広行

(56)【参考文献】

【文献】特開２０１４－０１１２１０（ＪＰ，Ａ）

【文献】国際公開第２０１５／１０８１５１（ＷＯ，Ａ１）

【文献】特開平０７－０４５９２６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０２１／０２１７５５９（ＵＳ，Ａ１）

【文献】特開２００５－２７６８８８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ １／１８

Ｈ０１Ｇ ２／０６

Ｈ０５Ｋ ３／３４

Ｈ０１Ｆ ２７／０６

(57)【特許請求の範囲】

【請求項1】

基板の上に互いに離間して配置された一対のランドと、
前記ランドの上にそれぞれ配置された半田と、
長さ方向を有する部品本体及び当該部品本体の前記長さ方向の両端部に配置される一対の外部電極と、を有し、前記一対の外部電極のそれぞれが前記一対のランドに前記半田を介して接続される電子部品と、を備え、
前記一対のランドの離間方向をＸ方向とし、前記Ｘ方向と直交する方向をＹ方向とした場合において、
前記ランドの前記Ｙ方向に沿った幅寸法をｃ、前記外部電極の前記Ｘ方向の寸法をｅ、前記ランドと前記外部電極とのギャップをＧａｐとすると、下記式（１）を満たす、電子部品の実装構造。
３．４＜（ｃ×ｅ）／Ｇａｐ＜２５８．８ …（１）

【請求項2】

下記式（２）を満たす、請求項１に記載の電子部品の実装構造。
９．０＜（ｃ×ｅ）／Ｇａｐ＜４８．２ …（２）

【請求項3】

前記ランドは、前記電子部品に対して、前記長さ方向で重畳する内側端縁及び前記長さ方向で重畳しない外側端縁を含み、
前記外部電極の前記長さ方向の端面と、前記ランドの前記外側端縁との間の前記基板の面内方向における距離が、０．０２ｍｍ以上０．８ｍｍ以下である、請求項１または２に記載の電子部品の実装構造。

【請求項4】

前記一対のランドの間に、前記電子部品と前記基板とを接合する接着剤が配置されている、請求項１～３のいずれか１項に記載の電子部品の実装構造。

【請求項5】

前記ランドは、前記電子部品に対して、前記長さ方向で重畳する内側端縁及び前記長さ方向で重畳しない外側端縁を含み、
前記外部電極の前記長さ方向の端面と、前記ランドの前記外側端縁との間の前記基板の面内方向における距離が、０．３ｍｍ以上１．６ｍｍ以下であり、
前記一対のランドの間に、前記電子部品と前記基板とを接合する接着剤が配置されている、請求項１または２に記載の電子部品の実装構造。

【請求項6】

前記ランドの前記内側端縁を含む端部は、当該端部への前記半田の付着を阻止する半田付着阻止物で覆われている、請求項３または５に記載の電子部品の実装構造。

【請求項7】

前記半田付着阻止物は、レジストである、請求項６に記載の電子部品の実装構造。

【請求項8】

前記半田付着阻止物は、接着剤である、請求項６に記載の電子部品の実装構造。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子部品の実装構造に関する。

【背景技術】

【0002】

従来、回路を有する基板に、積層セラミックコンデンサやインダクタ等の２端子電子部品を半田付けにより実装することが行われている。特許文献１には、積層セラミックコンデンサの長さ方向両端部に設けられた一対の外部電極を、基板に設けられた一対の電極パッドにそれぞれ半田付けにより接続する実装構造が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１４－０８６６０６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

このような積層セラミックコンデンサの実装構造では、基板にたわみが生じることにより、外面における外部電極と積層体との境界を起点として電子部品の本体にクラックが生じる場合があり、対策の必要がある。

【0005】

そこで本発明は、基板にたわみが生じた際に電子部品にクラックが発生することを抑制できる電子部品の実装構造を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明は、基板の上に互いに離間して配置された一対のランドと、前記ランドの上にそれぞれ配置された半田と、長さ方向を有する部品本体及び当該部品本体の前記長さ方向の両端部に配置される一対の外部電極と、を有し、前記一対の外部電極のそれぞれが前記一対のランドに前記半田を介して接続される電子部品と、を備え、前記一対のランドの離間方向をＸ方向とし、前記Ｘ方向と直交する方向をＹ方向とした場合において、前記ランドの前記Ｙ方向に沿った幅寸法をｃ、前記外部電極の前記Ｘ方向の寸法をｅ、前記ランドと前記外部電極とのギャップをＧａｐとすると、下記式（１）を満たす、電子部品の実装構造である。
３．４＜（ｃ×ｅ）／Ｇａｐ＜２５８．８ …（１）

【発明の効果】

【0007】

本発明によれば、基板にたわみが生じた際に電子部品にクラックが発生することを抑制できる電子部品の実装構造を提供することができる。

【図面の簡単な説明】

【0008】

【図1】第１実施形態に係る実装構造に適用される電子部品としての積層セラミックコンデンサの斜視図である。

【図2】第１実施形態に係る実装構造を示す平面図である。

【図3】図２のIII－III断面図である。

【図4】第１実施形態に係る実装構造の要部を示す一部拡大断面図である。

【図5】第２実施形態に係る実装構造を示す平面図である。

【図6】図５のVI－VI断面図である。

【図7】実施例の試験方法を模式的に示す側面図である。

【図8】実施例の結果に基づくたわみ量と（ｃ×ｅ）／Ｇａｐとの関係を示すグラフである。

【発明を実施するための形態】

【0009】

以下、図面を参照しながら実施形態について説明する。
（第１実施形態）
図１は、第１実施形態に係る電子部品としての積層セラミックコンデンサ１０を示している。第１実施形態は、積層セラミックコンデンサ１０を基板に実装する構造の一形態である。

【0010】

積層セラミックコンデンサ１０は、全体として略直方体形状を有する。積層セラミックコンデンサ１０は、部品本体１１と、一対の外部電極１６と、を備えている。図１に示すように、積層セラミックコンデンサ１０及び部品本体１１は、共通する長さ方向Ｌと、長さ方向Ｌに直交する幅方向Ｗと、長さ方向Ｌ及び幅方向Ｗに直交する厚み方向Ｔと、をそれぞれ有する。

【0011】

積層セラミックコンデンサ１０の寸法としては、例えば、長さ方向Ｌが０．２ｍｍ以上１．７ｍｍ以下、幅方向Ｗが０．１２ｍｍ以上０．９ｍｍ以下、厚み方向Ｔが０．１２ｍｍ以上０．９ｍｍ以下といった寸法が挙げられるが、これらに限定はされない。

【0012】

部品本体１１は、厚み方向Ｔにおいて相対する一対の主面１７ａと、幅方向Ｗにおいて相対する一対の側面１７ｂと、長さ方向Ｌにおいて相対する一対の端面１７ｃと、を有する。

【0013】

部品本体１１は、その内部に、内層部１２を有する。内層部１２は、図示しない複数の内部電極層及び複数の内層誘電体セラミック層が厚み方向Ｔに交互に積層された多層化構造を有する。内層部１２の幅方向Ｗの両側及び厚み方向Ｔの両側の４面は、上記誘電体セラミック層と同様の材料からなる外層誘電体セラミック層１３で覆われている。

【0014】

内層部１２を構成する上記内部電極層は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等に代表される金属材料により形成されるが、これらの金属材料に限られず、他の導電材料で形成されてもよい。

【0015】

内層部１２を構成する上記内層誘電体セラミック層及び外層誘電体セラミック層１３は、例えば、チタン酸バリウムを主成分とするセラミックス材料や、他の高誘電率のセラミックス材料（例えば、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３等を主成分とするもの）が焼成されて形成される。

【0016】

一対の外部電極１６は、部品本体１１の長さ方向Ｌの両端部にそれぞれ配置されている。各外部電極１６は、部品本体１１の一対の端面１７ｃをそれぞれ覆っている。内層部１２における複数の内部電極層においては、厚み方向Ｔに隣り合う内部電極層のうちの一方側が一方の外部電極１６に接続され、他方側が他方の外部電極に接続されている。一対の外部電極１６のそれぞれは、長さ方向Ｌの端面１６ａを有している。

【0017】

外部電極１６は、例えば、焼結金属層とめっき層との積層膜により構成される。焼結金属層は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等のペーストを焼き付けることで形成される。めっき層は、例えば、Ｎｉめっき層とこれを覆うＳｎめっき層とにより構成される。

【0018】

積層セラミックコンデンサ１０は、例えば、部品本体１１が焼成された後、一対の外部電極１６が焼き付けやめっき等により形成されて製造される。外部電極１６の一部が部品本体１１と同時に焼成され、その後、外部電極１６の例えばめっき層が後で形成される場合もある。

【0019】

図２及び図３は、基板２０に積層セラミックコンデンサ１０を実装した第１実施形態に係る実装構造１を示している。図２は実装構造１の平面図、図３は図２のIII－III断面図である。この実装構造１は、基板２０と、基板２０の上に互いに離間して配置された一対のランド３０と、各ランド３０の上にそれぞれ配置された半田４０と、積層セラミックコンデンサ１０と、を備える。積層セラミックコンデンサ１０は、半田付けにより基板２０に実装される。

【0020】

基板２０は、例えば、樹脂、ガラス、ガラスエポキシ、紙フェノール、セラミックス等の絶縁材料からなる材料によりシート状に形成されている。基板２０の表面２０ａは、矩形状の実装領域２０ｂを残してソルダーレジストによる絶縁膜２２で被覆されている。

【0021】

基板２０の表面２０ａには、配線３３が形成されている。配線３３は実装領域２０ｂで離間部２１を間に挟んで不連続の状態となっており、離間部２１の両側に、配線３３が絶縁膜２２で被覆されない部分である一対のランド３０が露出している。一対のランド３０は、実装領域２０ｂで露出する配線３３の一部である。一対のランド３０は、Ｘ方向に互いに離間して基板２０の表面２０ａに配置されている。

【0022】

ランド３０を含む配線３３は、例えば、Ｃｕ、Ａｇ等の高導電性の金属を基板２０の表面２０ａに成膜することにより形成されている。一対のランド３０のそれぞれは、図２に示すように平面視が矩形状の形状であって、互いにほぼ同じ形状及び寸法を有する。一対のランド３０のそれぞれは、Ｘ方向と直交するＹ方向の位置が互いに同じとなるようにＸ方向に並列している。一対のランド３０のそれぞれは、Ｘ方向において離間部２１側の内側端縁３１と、離間部２１と反対側の外側端縁３２と、を有する。外側端縁３２は、絶縁膜２２とランド３０との境界部分である。内側端縁３１及び外側端縁３２は、いずれもＹ方向に延びている。

【0023】

基板２０に実装された積層セラミックコンデンサ１０は、長さ方向ＬがＸ方向にほぼ沿っており、幅方向ＷがＹ方向にほぼ沿っており、厚み方向Ｔが基板２０の表面２０ａに直交する上下方向Ｚにほぼ沿っている。これにより、部品本体１１の一方の主面１７ａが基板２０の表面２０ａにほぼ平行に対向する。積層セラミックコンデンサ１０は、一方の外部電極１６が一方のランド３０に半田４０を介して接続され、他方の外部電極１６が他方のランド３０に半田４０を介して接続されている。各外部電極１６の端面１６ａは、いずれも半田４０でほぼ覆われる。積層セラミックコンデンサ１０は、幅方向Ｗの中央が、各ランド３０の幅方向Ｗの中央に一致するように配置されている。

【0024】

図２に示すように、各外部電極１６の端面１６ａは、ランド３０の外側端縁３２よりも内側端縁３１の側に位置している。したがって、各ランド３０は、積層セラミックコンデンサ１０に対して、長さ方向Ｌで重畳する内側端縁３１及び長さ方向Ｌで重畳しない外側端縁３２を含んでいる。

【0025】

図４に示すように、一対の外部電極１６は、いずれも、部品本体１１の端面１７ｃを覆う平板状の端面被覆部１６ｂと、端面被覆部１６ｂから長さ方向Ｌの内側である部品本体１１の側に屈曲して延在し、一対の主面１７ａ及び一対の側面１７ｂを覆う角筒状の屈曲部１６ｃと、を含む。基板２０に対向する部品本体１１の一方の主面１７ａを覆う屈曲部１６ｃが、ランド３０に半田４０を介して接続されている。

【0026】

半田４０は、各外部電極１６及び各ランド３０に適合する特性を有するものであれば特にその種類は限定されず、例えば、Ｓｎ－Ｐｂ系半田４０、Ｓｎ－Ａｇ－Ｃｕ系半田４０、Ｓｎ－Ｃｕ系半田４０、Ｓｎ－Ｂｉ系半田４０等であってよい。

【0027】

図４に示すように、ランド３０と、ランド３０に対向する外部電極１６の屈曲部１６ｃとの間には、ギャップＧａｐが形成される。このギャップＧａｐは、ランド３０と外部電極１６の屈曲部１６ｃとの間に介在する半田４０の厚みに応じた量となる。半田４０は、外部電極１６とランド３０との間のギャップＧａｐを隙間なく埋めている。

【0028】

図２～図４に示すように、第１実施形態の実装構造１においては、ランド３０のＹ方向に沿った幅寸法をｃ、外部電極１６のＸ方向の寸法をｅ、ランド３０と外部電極１６の屈曲部１６ｃとのギャップをＧａｐとすると、下記式（１）を満たすものとなっており、好ましくは、下記式（２）を満足するとよい。
３．４＜（ｃ×ｅ）／Ｇａｐ＜２５８．８ …（１）
９．０＜（ｃ×ｅ）／Ｇａｐ＜４８．２ …（２）

【0029】

また、ｃ／ｅは、０．５以上４以下が好ましい。

【0030】

第１実施形態において、半田４０による半田付けは、リフローにより行うことができる。すなわち積層セラミックコンデンサ１０を基板２０にリフロー実装することができる。リフロー実装の場合、予めペースト状の半田材料をランド３０に塗布しておくため、半田４０の配置領域は比較的小さくてよい。例えば、外部電極１６の端面１６ａと、ランド３０の外側端縁３２との間の基板２０の面内方向における距離Ｄ１は、幅方向Ｗの寸法が０．８ｍｍのとき、０．８ｍｍである。なお、Ｄ１は、０．０２ｍｍ以上０．８ｍｍ以下が好ましい。つまりは、Ｄ１は幅方向寸法Ｗ/２～Ｗが好ましい。なお、一対の側面１７ｂに外部電極１６が形成されていない場合、さらにＤ１を小さくすることが可能で、幅方向寸法Ｗが０．３ｍｍ～０．８ｍｍまでのときは、０．０２ｍｍ以上０．０５ｍｍとすることができる。つまりは、幅方向寸法１．１Ｗが好ましい。

【0031】

第１実施形態に係る実装構造１においては、基板２０にたわみが生じるなどに起因して積層セラミックコンデンサ１０に応力がかかると、図４に示す外部電極１６の屈曲部１６ｃの端縁と部品本体１１との境界部分１５を起点として、部品本体１１にクラックが生じやすい。しかし、第１実施形態に係る実装構造１では、上記（１）式を満たすことにより、境界部分１５に応力がかかりにくくなり、クラックの発生を抑制することができる。上記（２）式を満たすことにより、境界部分１５に応力が一層かかりにくくなり、クラック抑制効果をさらに顕著に得ることができる。

【0032】

以上説明した第１実施形態に係る実装構造１は、基板２０の上に互いに離間して配置された一対のランド３０と、ランド３０の上にそれぞれ配置された半田４０と、長さ方向Ｌを有する部品本体１１及び部品本体１１の長さ方向Ｌの両端部に配置される一対の外部電極１６と、を有し、一対の外部電極１６のそれぞれが一対のランド３０に半田４０を介して接続される電子部品としての積層セラミックコンデンサ１０と、を備え、一対のランド３０の離間方向をＸ方向とし、Ｘ方向と直交する方向をＹ方向とした場合において、ランド３０のＹ方向に沿った幅寸法をｃ、外部電極１６のＸ方向の寸法をｅ、ランド３０と外部電極１６とのギャップをＧａｐとすると、下記式（１）を満たす。
３．４＜（ｃ×ｅ）／Ｇａｐ＜２５８．８ …（１）

【0033】

これにより、基板２０にたわみが生じた際に積層セラミックコンデンサ１０にクラックが発生することを抑制できる。

【0034】

第１実施形態に係る実装構造１においては、下記式（２）を満たすことが好ましい。
９．０＜（ｃ×ｅ）／Ｇａｐ＜４８．２ …（２）

【0035】

これにより、クラック抑制効果をさらに顕著に得ることができる。

【0036】

第１実施形態に係る実装構造１において、ランド３０は、積層セラミックコンデンサ１０に対して、長さ方向Ｌで重畳する内側端縁３１及び長さ方向Ｌで重畳しない外側端縁３２を含み、外部電極１６の長さ方向Ｌの端面１６ａと、ランド３０の外側端縁３２との間の基板２０の面内方向における距離Ｄ１が、０．０２ｍｍ以上０．８ｍｍ以下であってよい。

【0037】

これにより、リフロー実装による半田付けを的確に行うことができつつ、ランド３０を必要最低限の大きさに抑えることができる。

【0038】

（第２実施形態）
次に、図５及び図６を参照しながら第２実施形態について説明する。第２実施形態は、上記第１実施形態の一部を変更したものである。したがって参照図面において第１実施形態と同様の構成要素には同一の符号を付してそれらの説明は省略し、主に相違点のみを説明する。

【0039】

図５は第２実施形態に係る実装構造２の平面図、図６は図５のVI－VI断面図である。この実装構造２においては、一対のランド３０の間に、積層セラミックコンデンサ１０の部品本体１１と基板２０とを接合する接着剤５０が配置されている。接着剤５０は離間部２１のほぼ中央に配置されている。

【0040】

また、接着剤５０のＸ方向の両側には、半田付着阻止物６０がそれぞれ配置されている。図６に示すように、側方から見た場合、半田付着阻止物６０は、積層セラミックコンデンサ１０、ランド３０、基板２０及び接着剤５０によって囲まれる空間を埋めている。これにより、各ランド３０の内側端縁３１を含む端部３１ａは、この端部３１ａへの半田４０の付着を阻止する半田付着阻止物６０で覆われている。また、上記境界部分１５が、半田付着阻止物６０で覆われている。

【0041】

接着剤５０としては、例えば、エポキシ系の樹脂接着剤等が用いられる。また、半田付着阻止物６０としては、例えば、レジストや接着剤を用いることができる。半田付着阻止物６０としてのレジストや接着剤は、エポキシ系の樹脂接着剤を用いることができる。したがって、接着剤５０及び半田付着阻止物６０を、エポキシ系樹脂接着剤により一体に形成してもよい。

【0042】

第２実施形態では、半田４０による半田付けは、半田４０の吹き付けによるフローによって行うことができる。すなわち積層セラミックコンデンサ１０を基板２０にフロー実装することができる。フロー実装の場合、半田４０を吹き付ける領域はリフローの場合よりも広く設定しておくことが好ましい。したがって、図５に示すように、外部電極１６の端面１６ａと、ランド３０の外側端縁３２との間の基板２０の面内方向における距離Ｄ２は、第１実施形態よりも長く、幅方向Ｗの寸法が０．３ｍｍのとき、０．３ｍｍ以上０．６ｍｍ以下であり、幅方向Ｗの寸法が０．８ｍｍのとき、０．８ｍｍ以上１．６ｍｍ以下であり、幅方向Ｗの寸法の大きさからその２倍の大きさまでが好ましい。とすることが好ましい。

【0043】

第２実施形態の実装構造２において、半田付着阻止物６０は積層セラミックコンデンサ１０を実装する前の段階で設けられ、積層セラミックコンデンサ１０を実装する際に、接着剤５０で積層セラミックコンデンサ１０を基板２０に接着することが行われる。したがってギャップＧａｐは、外部電極１６とランド３０との間に存在する半田付着阻止物６０の厚みに応じた量となる。接着剤５０により、積層セラミックコンデンサ１０が基板２０から落下しないようにしてフロー実装を行うことができる。

【0044】

第２実施形態に係る実装構造２においては、一対のランド３０の間に、積層セラミックコンデンサ１０と基板２０とを接合する接着剤５０が配置されている。

【0045】

第２実施形態によれば、接着剤５０により積層セラミックコンデンサ１０を基板２０に接着して基板２０から落下しない状態とした後に、半田４０によって基板２０に積層セラミックコンデンサ１０を実装することができる。これにより、実装時における基板２０の設置姿勢の自由度が高くなり、実装を容易に行うことができる。

【0046】

第２実施形態に係る実装構造２において、ランド３０は、積層セラミックコンデンサ１０に対して、長さ方向Ｌで重畳する内側端縁３１及び長さ方向Ｌで重畳しない外側端縁３２を含み、外部電極１６の長さ方向Ｌの端面１６ａと、ランド３０の外側端縁３２との間の基板２０の面内方向における距離Ｄ１が、０．３ｍｍ以上１．６ｍｍ以下であり、一対のランド３０の間に、積層セラミックコンデンサ１０と基板２０とを接合する接着剤５０が配置されている。

【0047】

これにより、フロー実装による半田付けを的確に行うことができつつ、ランド３０を必要最低限の大きさに抑えることができる。

【0048】

第２実施形態に係る実装構造２においては、ランド３０の内側端縁３１を含む端部３１ａは、この端部３１ａへの半田４０の付着を阻止する半田付着阻止物６０で覆われていることが好ましい。半田付着阻止物６０としては、レジストあるいは接着剤を用いることができる。

【0049】

これにより、ランド３０と外部電極１６との間のギャップＧａｐを半田付着阻止物６０で確保することができるとともに、そのギャップＧａｐの量を半田付着阻止物６０の厚みで調整することが容易にでき、結果として半田４０の厚みによる接合強度を適切に調整できる。また、外部電極１６と部品本体１１との境界部分１５を半田付着阻止物６０で覆って半田４０がこの境界部分１５に到達しない状態とすれば、クラックが積層セラミックコンデンサ１０に発生することを一層抑制することができる。

【0050】

なお、本発明は上記実施形態に限定されず、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。

【0051】

例えば、第１実施形態の実装構造１において、第２実施形態のように積層セラミックコンデンサ１０と基板２０との間に接着剤５０を配置して積層セラミックコンデンサ１０と基板２０とを接合してもよい。
リフロー実装を採用して第２実施形態の実装構造２を得ることも可能である。その場合は、接着剤５０を用いず、実装前の段階でハンダ付着阻止物６０のみを設けた構造としてよい。接着剤５０を用いない場合は、図６の接着剤５０の部分を空洞の状態としてもよく、接着剤５０の部分もハンダ付着阻止物６０で埋めるようにしてもよい。

【0052】

上記実施形態での積層セラミックコンデンサ１０は電子部品の一例であり、電子部品としてはこれに限定されず、インダクタ等の他の２端子電子部品も適用可能である。例えばインダクタの場合の部品本体は、磁性体セラミックス等で構成される。

【実施例】

【0053】

以下、本発明の実施例について説明する。
第１実施形態に示した実装構造１と実質的に同様の構成を有する実装構造において、基板２０がたわんで積層セラミックコンデンサ１０の部品本体１１にクラックが生じる応力を１３５ＭＰａと仮定した。基板２０をたわませる応力が１３５ＭＰａに到達した時点における（ｃ×ｅ）／Ｇａｐの値を仮想的に求めた。その結果を表１に示す。

【0054】

なお、図７に示すように、積層セラミックコンデンサ１０を実装した基板２０を、積層セラミックコンデンサ１０を下側に配置して長さ方向Ｌにおける両端を支持した状態で、両端間の中央部を上方から加圧して基板２０をたわませた際の、中央部の下方への変位量を、たわみ量（ｍｍ）と定義する。実施例では、たわみ量が１ｍｍ、２ｍｍ、３ｍｍ、４ｍｍのそれぞれの場合における（ｃ×ｅ）／Ｇａｐを求めた。

【0055】

【表1】

【0056】

図８に示すように、表１に基づいて基板２０のたわみ量が１ｍｍ、２ｍｍ、３ｍｍ、４ｍｍのそれぞれの場合における（ｃ×ｅ）／Ｇの値をプロットした。図８の曲線Ａは、当該プロットから求めたたわみ量と（ｃ×ｅ）／Ｇａｐとの関係を示している。

【0057】

基板のたわみ量が１ｍｍ以上２ｍｍ以下の場合においても積層セラミックコンデンサにクラックが発生しない実装構造とするには、図８より、「９．０＜（ｃ×ｅ）／Ｇａｐ＜４８．２」であることが求められる。また、これよりもたわみ量が許容されて、基板のたわみ量が０．５ｍｍ以上３ｍｍ以下であってもよい場合には、図８より、「３．４＜（ｃ×ｅ）／Ｇａｐ＜２５８．８」に設定されるとよい。

【0058】

これらの結果から、（ｃ×ｅ）／Ｇａｐは、３．４＜（ｃ×ｅ）／Ｇａｐ＜２５８．８であることが好ましく、９．０＜（ｃ×ｅ）／Ｇａｐ＜４８．２であればより好ましいことがわかる。

【符号の説明】

【0059】

１、２ 実装構造
１０ 積層セラミックコンデンサ（電子部品）
１１ 部品本体
１６ 外部電極
１６ａ 外部電極の端面
２０ 基板
３０ ランド
３１ ランドの内側端縁
３１ａ ランドの端部
３２ ランドの外側端縁
４０ 半田
５０ 接着剤
６０ 半田付着阻止物

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】