特許 7540714 半導体素子構造の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-19

(45)【発行日】2024-08-27

(54)【発明の名称】半導体素子構造の製造方法

(51)【国際特許分類】

   H01L 33/04 20100101AFI20240820BHJP

   H01L 33/32 20100101ALI20240820BHJP

【ＦＩ】

H01L33/04

H01L33/32

【請求項の数】 4

(21)【出願番号】P 2021018091

(22)【出願日】2021-02-08

(65)【公開番号】P2022120989

(43)【公開日】2022-08-19

【審査請求日】2023-10-10

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和２年度、文部科学省、「省エネルギー社会の実現に資する次世代半導体研究開発」委託事業、産業技術力強化法第１７条の適用を受ける特許出願

(73)【特許権者】

【識別番号】599002043

【氏名又は名称】学校法人 名城大学

(74)【代理人】

【識別番号】110000497

【氏名又は名称】弁理士法人グランダム特許事務所

(72)【発明者】

【氏名】竹内 哲也

(72)【発明者】

【氏名】上山 智

(72)【発明者】

【氏名】岩谷 素顕

(72)【発明者】

【氏名】赤▲崎▼ 勇

【審査官】高椋 健司

(56)【参考文献】

【文献】特開２０１０－０５６２３５（ＪＰ，Ａ）

【文献】特表２０２１－５０２７１３（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／０２０７０４３（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ３３／００－３３／６４

Ｈ０１Ｓ ５／００－ ５／５０

ＪＳＴＰｌｕｓ／ＪＭＥＤＰｌｕｓ／ＪＳＴ７５８０（ＪＤｒｅａｍＩＩＩ）

(57)【特許請求の範囲】

【請求項1】

基板を収容した反応炉内に水素元素を含むガスを供給して、前記基板の上に半導体層を積層して結晶成長させる結晶成長装置を用い、
ｐ型不純物が添加されたｐ型半導体層を前記基板の上に積層するｐ型半導体層形成工程と、
前記ｐ型半導体層形成工程を実行後、前記ｐ型半導体層に含まれる水素を前記ｐ型半導体層から脱離させる水素脱離工程と、
前記水素脱離工程を実行後、前記ｐ型半導体層の表面に前記ｐ型不純物が添加されない非ｐ型半導体層を積層する非ｐ型半導体層形成工程と、
を備え、
前記ｐ型半導体層及び前記非ｐ型半導体層は、窒化物半導体であり、
前記非ｐ型半導体層形成工程における前記基板の温度は、５００℃から６５０℃であることを特徴とする半導体素子構造の製造方法。

【請求項2】

基板を収容した反応炉内に水素元素を含むガスを供給して、前記基板の上に半導体層を積層して結晶成長させる結晶成長装置を用い、
ｐ型不純物が添加されたｐ型半導体層を前記基板の上に積層するｐ型半導体層形成工程と、
前記ｐ型半導体層形成工程を実行後、前記ｐ型半導体層に含まれる水素を前記ｐ型半導体層から脱離させる水素脱離工程と、
前記水素脱離工程を実行後、前記ｐ型半導体層の表面に前記ｐ型不純物が添加されない非ｐ型半導体層を積層する非ｐ型半導体層形成工程と、
を備え、
前記ｐ型半導体層及び前記非ｐ型半導体層は、窒化物半導体であり、
前記非ｐ型半導体層形成工程における前記基板の温度は、４５０℃から５５０℃であることを特徴とする半導体素子構造の製造方法。

【請求項3】

前記非ｐ型半導体層形成工程における前記基板の温度は、５００℃から５５０℃であることを特徴とする請求項１又は請求項２に記載の半導体素子構造の製造方法。

【請求項4】

前記非ｐ型半導体層の厚みは、１．７ｎｍから１５ｎｍであることを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体素子構造の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は半導体素子構造の製造方法に関するものである。

【背景技術】

【0002】

有機金属化合物気相成長法（ＭＯＶＰＥ法）等の、水素キャリアガス（Ｈ₂）やアンモニア（ＮＨ₃）などの水素化合物原料を使用する成長方法において、ｐ型不純物であるＭｇ（マグネシウム）などのアクセプタを添加してＧａＮ等の窒化物半導体を製造すると、ＭｇとＨ（水素）が結合することが知られている。本来、窒化物半導体に添加されたＭｇは正孔を吐き出してイオン化するはずであるが、Ｈと結合することによって正孔を供給することができなくなってしまう。これをＭｇの不活性化という。ゆえに、Ｍｇを添加したＧａＮをエピタキシャル成長させた層に対して、Ｈ₂を含まない雰囲気下において、５００℃以上の熱処理を施す。これによって、この層におけるＭｇとＨとの結合を解き、この層からＨを追い出してこの層におけるＭｇを活性化させることによって、この層にｐ型の特性を付与している。

【0003】

このとき、Ｍｇから切り離されたＨは、ｐ－ＧａＮ層（すなわち、ｐ型の特性が付与されたＧａＮ層）内において比較的自由に動くことができるが、ｎ型不純物が添加されたＧａＮ層であるｎ－ＧａＮ層内では自由に動くことができないことが報告されている。ゆえに、ｐ－ＧａＮ層がウエハの最表面に存在する場合は問題ないが、トンネル接合を有するＬＥＤなどの発光素子のように、ｐ－ＧａＮ層の上にｎ－ＧａＮ層が積層されているとｐ－ＧａＮ層内に存在するＨがｐ－ＧａＮ層の上に積層するｎ－ＧａＮ層を通過することができず、このＨをｐ－ＧａＮ層から追い出すことが困難である。それゆえ、ｐ－ＧａＮ層の上にｎ－ＧａＮ層が積層するようなＬＥＤ素子構造においては、エッチング等の手法によって円柱状のメサを切り出して形成し、ｎ－ＧａＮ層の下に埋め込まれたｐ－ＧａＮ層の側面を断面として露出させる。そして、ｐ－ＧａＮ層において、Ｈを横方向（層が拡がる方向）に移動させ、露出した断面からＨを脱離させる方法が行われている。

【先行技術文献】

【特許文献】

【0004】

【文献】Pirouz Sohi et al.,"Low-temperature growth of n ++-GaN by metalorganic chemical vapor deposition to achieve low-resistivity tunnel junctions on blue light emitting diodes"、Semiconductor Science and Technology.Vol.34.Number1(2018).

【文献】V. Fan Arcara et al.,"(Ga,In)N/GaN light emitting diodes with a tunnel junction and a rough n-contact layer grown by metalorganic chemical vapor deposition"、AIP Advances.Vol.9.issue.5(2019).

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかし、この方法では、ｐ－ＧａＮ層において、Ｈを横方向に長距離（数１０μｍから数１００μｍ）移動させる必要がある。このため、この方法では、形成したメサに対して高温（７００℃以上）、長時間（３０分以上）のアニールを施す必要がある。あるいは、十分な高温や長時間のアニールを施さないと、ｐ－ＧａＮ層の中央部において十分にＨを脱離させることが難しく、ｐ－ＧａＮ層の中央部におけるＭｇの活性化が不十分になる可能性があった。そこで、半導体素子のエピタキシャル成長の途中においてＭｇを添加したｐ－ＧａＮ層におけるＭｇの活性化（以降、水素脱離工程ともいう）を行い、その後、ｎ－ＧａＮ層を積層してｐ－ＧａＮ層を埋め込む方法が期待される。

【0006】

しかし、ｐ－ＧａＮ層が最表面にある段階で水素脱離工程を実行し、Ｍｇの活性化が適切に行われても、直後のｎ－ＧａＮ層のエピタキシャル成長時にＮＨ₃を利用することになるため、結局、ｎ－ＧａＮ層の直下のｐ－ＧａＮ層内のＭｇがＮＨ₃から生じるＨによって再び不活性化してしまうという課題が存在した。非特許文献１、２では、ｎ－ＧａＮ層を成長させる際の温度を、結晶性が大幅に劣化することがない７００℃程度の温度でエピタキシャル成長することによって、ｐ－ＧａＮ層内へＨが再び混入することの抑制を試みている。しかし、非特許文献１で得られたトンネル接合では、電流密度が８００Ａ／ｃｍ²における電圧はおよそ５．８Ｖであり、非特許文献２で得られたトンネル接合では、電流密度が８００Ａ／ｃｍ²における電圧はおよそ１１Ｖである。従って、非特許文献１、２における電流・電圧特性は、未だ高抵抗であり、素子としての使用に耐え得る十分な特性が得られていない。

【0007】

本発明は、上記従来の実情に鑑みてなされたものであって、ｐ型半導体層内におけるｐ型不純物の活性化を良好に行うことができる半導体素子構造の製造方法を提供することを解決すべき課題としている。

【課題を解決するための手段】

【0008】

第１発明の半導体素子構造の製造方法は、
基板を収容した反応炉内に水素元素を含むガスを供給して、前記基板の上に半導体層を積層して結晶成長させる結晶成長装置を用い、
ｐ型不純物が添加されたｐ型半導体層を前記基板の上に積層するｐ型半導体層形成工程と、
前記ｐ型半導体層形成工程を実行後、前記ｐ型半導体層に含まれる水素を前記ｐ型半導体層から脱離させる水素脱離工程と、
前記水素脱離工程を実行後、前記ｐ型半導体層の表面に前記ｐ型不純物が添加されない非ｐ型半導体層を積層する非ｐ型半導体層形成工程と、
を備え、
前記非ｐ型半導体層形成工程における前記基板の温度は、５００℃から６５０℃であることを特徴とする。

【0009】

第２発明の半導体素子構造の製造方法は、
基板を収容した反応炉内に水素元素を含むガスを供給して、前記基板の上に半導体層を積層して結晶成長させる結晶成長装置を用い、
ｐ型不純物が添加されたｐ型半導体層を前記基板の上に積層するｐ型半導体層形成工程と、
前記ｐ型半導体層形成工程を実行後、前記ｐ型半導体層に含まれる水素を前記ｐ型半導体層から脱離させる水素脱離工程と、
前記水素脱離工程を実行後、前記ｐ型半導体層の表面に前記ｐ型不純物が添加されない非ｐ型半導体層を積層する非ｐ型半導体層形成工程と、
を備え、
前記非ｐ型半導体層形成工程における前記基板の温度は、４５０℃から５５０℃であることを特徴とする。

【0010】

第１発明の半導体素子構造の製造方法は、ｐ型半導体層形成工程を実行後、水素脱離工程を実行したｐ型半導体層の上に、ｐ型不純物が添加されない非ｐ型半導体層を積層させる非ｐ型半導体層形成工程における基板の温度を５００℃から６５０℃（結晶性が大きく劣化してしまう極めて低い温度）にすることによって、非ｐ型半導体層における結晶性は劣化するものの、ｐ型半導体層へのＨの侵入、すなわちｐ型半導体層におけるｐ型不純物の不活性化を抑制し、結果として、良好な電流・電圧特性を有する半導体素子を得ることができる。ここで、基板の上とは、基板の直上だけでなく、基板の直上よりも上方の位置も含む。

【0011】

第２発明の半導体素子構造の製造方法は、非ｐ型半導体層形成工程において、Ｈが有する運動エネルギーを低下させることができ、これによって、Ｈがｐ型半導体層に対し、より侵入し難くすることができる。特に、この温度範囲を採用した半導体素子構造を有する半導体発光素子を製造すると、良好な電流・光出力特性の半導体発光素子を得ることができる。

【図面の簡単な説明】

【0012】

【図1】図１は、実施例１から実施例８の半導体発光素子の層の構造を示す模式断面図である。

【図2】図２は、実施例１から実施例８の半導体発光素子を素子形成した状態を示す模式断面図である。

【図3】図３は、実施例１から実施例５の各々のサンプルにおける、電流・電圧・光出力特性を示すグラフである。

【図4】図４は、実施例６から実施例８の各々のサンプルにおける、電流・電圧特性を示すグラフである。

【発明を実施するための形態】

【0013】

本発明における好ましい実施の形態を説明する。

【0014】

第１発明及び第２発明の半導体素子構造の製造方法において、非ｐ型半導体層形成工程における基板の温度は、５００℃から５５０℃であり得る。この構成によれば、非ｐ型半導体層形成工程において、Ｈが有する運動エネルギーを低下させることができ、これによって、Ｈがｐ型半導体層に対し、より侵入し難くすることができる。特に、この温度範囲を採用した半導体素子構造を有する半導体素子を製造すると、電流・電圧特性、及び電流・光出力特性が共に良好な半導体素子を得ることができるので、半導体発光素子を含む半導体素子の全般において、良好な性能のものとすることができる。

【0015】

第１発明及び第２発明の半導体素子構造の製造方法において、非ｐ型半導体層の厚みは、１．７ｎｍから１５ｎｍであり得る。この構成によれば、非ｐ型半導体層の表面平坦性を過度に悪化させることなくｐ型半導体層へのＨの侵入を抑制して、性能が良好な半導体素子を得ることができる。

【0016】

第１発明及び第２発明の半導体素子構造の製造方法において、ｐ型半導体層、及び非ｐ型半導体層は、窒化物半導体であり得る。この構成によれば、ｐ型半導体層に良好なｐ型の特性を付与した状態を維持しつつｐ型半導体層の上に非ｐ型半導体層を積層した構成を窒化物半導体を用いた場合にも実現することができる。

【0017】

第１発明及び第２発明の半導体素子構造の製造方法において、非ｐ型半導体層は、ｎ型不純物が添加されたｎ型半導体層であり得る。この構成によれば、ｐ型半導体層の上にＨが通過し難いｎ型半導体層を配置することによって、ｐ型半導体層へのＨの侵入をより効果的に抑制することができる。

【0018】

第１発明及び第２発明の半導体素子構造の製造方法において、ｐ型半導体層、及びｎ型半導体層は、トンネル接合層であり得る。この構成によれば、ｐ型半導体層に良好なｐ型の特性を付与した状態を維持しつつｐ型半導体層の上にｎ型半導体層を積層することができるので、良好な特性を有するトンネル接合層を形成することができる。

【0019】

次に、本発明の半導体素子構造の製造方法を具体化した実施例１から実施例８について、図面を参照しつつ説明する。

【0020】

＜実施例１から実施例５、比較例１、及び比較例２＞
〔トンネル接合の概要〕
通常のｐｎ接合は、ｐ型半導体層及びｎ型半導体層で構成され、ダイオード特性により逆バイアス電圧を印加しても電流が流れない。これに対して、トンネル接合は、ｐ型半導体層及びｎ型半導体層で構成されるｐｎ接合であるが、逆バイアス電圧を印加すると電流が流れる。詳しくは、トンネル接合は、通常のｐｎ接合に比べてｐ型半導体層及びｎ型半導体層のそれぞれにｐ型不純物及びｎ型不純物が高濃度に添加されたｐｎ接合である。これによって、トンネル接合は、通常のｐｎ接合に比べてｐ型半導体層とｎ型半導体層との界面近傍に形成される空乏層の層厚が薄くなり、ｐｎ接合の両端に逆バイアス電圧を印加するとキャリア（電子及びホール（正孔））が空乏層を通り抜ける（トンネルする）ことができる。つまり、トンネル接合は、ｎ型半導体層からｐ型半導体層に向けて電流を流すことができる。

【0021】

〔半導体発光素子の製造手順〕
本発明の半導体素子構造の製造方法を用いた半導体素子である半導体発光素子の製造手順について概要を説明する。この製造手順によって製造する半導体発光素子１は、図１に示すように、サファイア基板１０、アンドープＧａＮ層１１、下部ｎ－ＧａＮ層１２、ＧａＩｎＮ／ＧａＮ５重量子井戸活性層１３、ｐ－ＡｌＧａＮ層１４、ｐ－ＧａＮ層１５、トンネル接合層１６、及び上部ｎ－ＧａＮ層１７を備えている。トンネル接合層１６は、ｐ^＋＋－ＧａＮ層１６Ａ、及びｎ^＋＋－ＧａＮ層１６Ｂを有している。半導体発光素子１には、窒化物半導体が用いられている。ここで、ｐ^＋＋とはｐ型不純物であるＭｇが高濃度に添加された状態を意味し、ｎ^＋＋とはｎ型不純物であるＳｉが高濃度に添加された状態を意味する。

【0022】

半導体発光素子１の素子構造は、基板であるサファイア基板１０（以下、単に基板１０ともいう）の表面側（表は図１における上側である、以下同じ。）に積層された低温堆積緩衝層（図示せず）を介して形成したアンドープＧａＮ層１１の表面側に、ＭＯＣＶＤ法（有機金属気相成長法）を用いて積層して結晶成長する。なお、基板１０、及びアンドープＧａＮ層１１はｃ面（（０００１）面）が表面である。

【0023】

先ず、基板１０の表面側に形成されたアンドープＧａＮ層１１の表面に下部ｎ－ＧａＮ層１２を積層して結晶成長する。詳しくは、ＭＯＣＶＤ法を実行することができる結晶成長装置であるＭＯＣＶＤ装置（有機金属気相成長装置）の反応炉内にアンドープＧａＮ層１１が表面に形成された基板１０を収容する。そして、反応炉内にＮ（窒素）の原料であるＮＨ₃（アンモニア）、及びキャリアガスであるＨ₂を供給して、反応炉内の温度を調節して基板１０の温度を１０５０℃にする。反応炉内に供給するガスは、別途記載があるまで供給を停止しない。そして、反応炉内にＧａ（ガリウム）の原料であるＴＭＧａ（トリメチルガリウム）と、ｎ型不純物であるＳｉ（ケイ素）の原料であるＳｉＨ₄（シラン）とを供給して、２μｍの厚みの下部ｎ－ＧａＮ層１２を積層して結晶成長させる。反応炉内へのＳｉＨ₄の供給量は、下部ｎ－ＧａＮ層１２に添加されるＳｉ濃度が１×１０¹⁹ｃｍ^-3になるように調節する。つまり、ＭＯＣＶＤ装置（有機金属気相成長装置）は、基板１０を収容した反応炉内に水素元素（Ｈ）を含むガスを供給して、基板１０の上に半導体層を積層して結晶成長させるのである。

【0024】

次に、下部ｎ－ＧａＮ層１２の表面にＧａＩｎＮ／ＧａＮ５重量子井戸活性層１３を積層して結晶成長する。ＧａＩｎＮ／ＧａＮ５重量子井戸活性層１３は、ＧａＩｎＮ井戸層（図示せず）、及びＧａＮバリア層（図示せず）を有している。

【0025】

先ず、ＧａＩｎＮ井戸層を積層して結晶成長する。詳しくは、反応炉内へのＨ₂、ＴＭＧａ、及びＳｉＨ₄の供給を停止する。すなわち、ＮＨ₃以外の原料のガスの供給を停止する。そして、反応炉内にキャリアガスとしてＮ₂（窒素）を供給する。そして、反応炉内の温度を調節して基板１０の温度を７８０℃にする。そして、反応炉内にＧａの原料であるＴＥＧａ（トリエチルガリウム）と、Ｉｎ（インジウム）の原料であるＴＭＩｎ（トリメチルインジウム）とを供給して、３ｎｍの厚みのＧａＩｎＮ井戸層を積層して結晶成長させる。

【0026】

次に、ＧａＩｎＮ井戸層の表面にＧａＮバリア層を積層して結晶成長する。詳しくは、反応炉内へのＴＭＩｎの供給を停止して、６ｎｍの厚みのＧａＮバリア層を積層して結晶成長させる。こうして成長させたＧａＩｎＮ量子井戸層、及びＧａＮバリア層を１ペアとして、この１ペアを５ペア積層して結晶成長する。こうしてＧａＩｎＮ／ＧａＮ５重量子井戸活性層１３を形成する。そして、反応炉内へのＴＥＧａ及びＴＭＩｎの供給を停止する。

【0027】

次に、ＧａＩｎＮ／ＧａＮ５重量子井戸活性層１３の表面にＭｇが添加されたｐ型半導体層であるｐ－ＡｌＧａＮ層１４を積層して結晶成長するｐ型半導体層形成工程を実行する。ｐ－ＡｌＧａＮ層１４は、ｐ型不純物が添加され、基板１０の上にアンドープＧａＮ層１１、下部ｎ－ＧａＮ層１２、ＧａＩｎＮ／ＧａＮ５重量子井戸活性層１３を介して積層する。つまり、ｐ－ＡｌＧａＮ層１４は、他の半導体層を介して基板１０の上に積層される。詳しくは、反応炉内へ供給するキャリアガスをＮ₂からＨ₂に切り替える。そして、反応炉内の温度を調節して基板１０の温度を１０００℃にする。そして、反応炉内にＴＭＧａ、Ａｌ（アルミニウム）の原料であるＴＭＡｌ（トリメチルアルミニウム）、及びＭｇの原料であるＣｐ₂Ｍｇ（シクロペンタジエニルマグネシウム）を供給して、２０ｎｍの厚みのｐ－ＡｌＧａＮ層１４を積層して結晶成長させる。反応炉内へのＣｐ₂Ｍｇの供給量はｐ－ＡｌＧａＮ層１４に添加されるＭｇ濃度が３×１０¹⁹ｃｍ^-3になるように調節する。

【0028】

次に、ｐ－ＡｌＧａＮ層１４の表面にｐ型半導体層であるｐ－ＧａＮ層１５を積層して結晶成長するｐ型半導体層形成工程を実行する。ｐ－ＧａＮ層１５は、ｐ型不純物が添加され、基板１０の上にアンドープＧａＮ層１１、下部ｎ－ＧａＮ層１２、ＧａＩｎＮ／ＧａＮ５重量子井戸活性層１３、ｐ－ＡｌＧａＮ層１４を介して積層する。つまり、ｐ－ＧａＮ層１５は、他の半導体層を介して基板１０の上に積層される。詳しくは、反応炉内へのＴＭＡｌの供給を停止して、１６０ｎｍの厚みのｐ－ＧａＮ層１５を積層して結晶成長させる。ｐ－ＧａＮ層１５に添加されるＭｇ濃度は４×１０¹⁹ｃｍ^-3である。

【0029】

次に、反応炉内でｐ－ＧａＮ層１５の表面に窒化物半導体を用いたトンネル接合層１６の一部となる、アクセプタ（ｐ型不純物）としてＭｇが添加されたｐ型半導体層であるｐ^＋＋－ＧａＮ層１６Ａを積層して結晶成長するｐ型半導体層形成工程を実行する。ｐ^＋＋－ＧａＮ層１６Ａは、ｐ型不純物が添加され、基板１０の上にアンドープＧａＮ層１１、下部ｎ－ＧａＮ層１２、ＧａＩｎＮ／ＧａＮ５重量子井戸活性層１３、ｐ－ＡｌＧａＮ層１４、ｐ－ＧａＮ層１５を介して積層する。つまり、ｐ^＋＋－ＧａＮ層１６Ａは、他の半導体層を介して基板１０の上に積層される。

【0030】

先ず、アクセプタを添加してｐ^＋＋－ＧａＮ層１６Ａを形成する。詳しくは、反応炉内にＴＭＧａ、及びＣｐ₂Ｍｇを供給する。こうして、数ｎｍから１０数ｎｍの厚みのｐ^＋＋－ＧａＮ層１６Ａを成長させる。ｐ^＋＋－ＧａＮ層１６Ａに添加されるＭｇ濃度の最大値が２×１０²⁰ｃｍ^-3から３×１０²⁰ｃｍ^-3になるようにＴＭＧａ、及びＣｐ₂Ｍｇの流量を調節する。こうして、ｐ^＋＋－ＧａＮ層１６Ａの成長を終了する。そして、反応炉内へのＴＭＧａ、及びＣｐ₂Ｍｇの供給を停止する。すなわち、ＮＨ₃以外の原料のガスの供給を停止する。こうして、ｐ型半導体層形成工程を終了する。

【0031】

ｐ^＋＋－ＧａＮ層１６Ａは、通常、水素雰囲気下で成長する。ＴＭＧａ（Ｇａ原料）及びＣｐ₂Ｍｇ（Ｍｇ原料）の供給を停止してｐ^＋＋－ＧａＮ層１６Ａの成長を終了後、反応炉内へ供給するキャリアガスをＨ₂からＮ₂に切り替える。Ｎ原料であるＮＨ₃を流したまま反応炉内の降温を開始し、ＧａＩｎＮ／ＧａＮ５重量子井戸活性層１３の上のｐ－ＡｌＧａＮ層１４、ｐ－ＧａＮ層１５、及びこの時点での最表面層であるｐ^＋＋－ＧａＮ層１６ＡまでのＭｇを活性化するための温度として基板１０の温度が７００℃になるまで待つ。

【0032】

基板１０の温度が７００℃に到達した時点で、Ｎ原料及びＨを供給する要因ともなるＮＨ₃の供給を完全に停止し、Ｈ₂が全く存在しない雰囲気下、すなわち、反応炉内をＮ₂のみの雰囲気にする。この窒素雰囲気下において、基板１０の温度を７００℃にした状態を１５分間保持することによって、全てのｐ型半導体層（すなわち、ｐ－ＡｌＧａＮ層１４、ｐ－ＧａＮ層１５、ｐ^＋＋－ＧａＮ層１６Ａ、以下、単にｐ型半導体層１４，１５，１６Ａともいう）内のＨを除去する水素脱離工程を実行する。つまり、ｐ型半導体層形成工程を実行後、ｐ型半導体層１４，１５，１６Ａに含まれるＨ（水素）をｐ型半導体層１４，１５，１６Ａから脱離させる水素脱離工程を実行する。反応炉内でのＭｇの活性化、すなわち、水素脱離工程が終了すると、ｐ型半導体層１４，１５，１６Ａ内において不必要なＨがｐ型半導体層１４，１５，１６Ａから除去され、ｐ型半導体層１４，１５，１６ＡにおけるＭｇが活性化してＭｇから正孔が生成されるようになる。

【0033】

水素脱離工程を実行後、反応炉内の雰囲気をＮ₂のままとして、非ｐ型半導体層であり、ｐ^＋＋－ＧａＮ層１６Ａの表面にＭｇが添加されないｎ型半導体層であるｎ^＋＋－ＧａＮ層１６Ｂを積層して成長させる非ｐ型半導体層形成工程を実行する。

【0034】

非ｐ型半導体層形成工程では、Ｇａ原料、Ｓｉ原料、そしてＮ原料であるＮＨ₃を供給する必要がある。ここで課題となるのが、ＮＨ₃の供給に伴うＨの存在である。非ｐ型半導体層形成工程において反応炉内にＨが存在すると、ｐ型半導体層１４，１５，１６Ａの結晶成長中もそうであるように、ＮＨ₃の供給に伴いＮＨ₃から生じるＨがｐ型半導体層１４，１５，１６Ａ内に侵入し、ｐ型半導体層１４，１５，１６ＡにおけるＭｇを不活性化してしまう。ここで、非ｐ型半導体層形成工程における基板１０の温度を低下させると、Ｈが有する運動エネルギーが減少してＨがｐ型半導体層１４，１５，１６Ａへ侵入する割合が低下することが期待される。一方、通常、ＧａＮの成長温度は１０５０℃であり、この温度よりもはるかに低い成長温度では、ｎ^＋＋－ＧａＮ層１６Ｂの結晶性が大幅に低下して、期待する特性が得られない可能性がある。

【0035】

そこで、ｐ型半導体層１４，１５，１６ＡへのＨの侵入の抑制を期待して、半導体発光素子１の製造手順のうち、ｎ^＋＋－ＧａＮ層１６Ｂを形成する非ｐ型半導体層形成工程における基板１０の温度を変更させて、実施例１から実施例５、比較例１、及び比較例２のサンプルを作製した。具体的には、従来の温度（すなわち、非特許文献１において開示された温度７００℃）と概ね同じである７１０℃のサンプルを比較例１、２として作製すると共に、この温度よりも低い６５０℃、６００℃、５５０℃、５００℃、４５０℃でｎ^＋＋－ＧａＮ層１６Ｂを結晶成長させた実施例１から実施例５のサンプルを作製した。

【0036】

ここで、比較例１のサンプルは水素脱離工程を実施したものであるのに対して、比較例２のサンプルは水素脱離工程を実施していない。つまり、比較例２のサンプルは、半導体発光素子１の製造手順のうち、水素脱離工程を実行しない点、及びｎ^＋＋－ＧａＮ層１６Ｂを形成する非ｐ型半導体層形成工程における基板１０の温度が７１０℃である点が実施例１から実施例５のサンプルと異なる。

【0037】

具体的には、先ず、反応炉内の温度を調節して基板１０の温度を４５０℃、５００℃、５５０℃、６００℃、６５０℃、及び７１０℃のいずれかにする。基板１０の温度が上記のいずれかに到達したところで、反応炉内にＴＥＧａ（Ｇａ原料）、ＳｉＨ₄（Ｓｉ原料）、及びＮ原料であるＮＨ₃を供給して、１５ｎｍの厚みのｎ^＋＋－ＧａＮ層１６Ｂを積層して結晶成長させる。ｎ^＋＋－ＧａＮ層１６ＢにおけるＳｉ濃度は、３×１０²⁰ｃｍ^-3以上になるように、ＴＥＧａとＳｉＨ₄の供給量を調節する。ＴＥＧａとＳｉＨ₄の供給を停止して実施例１から実施例５、比較例１、及び比較例２における非ｐ型半導体層形成工程を終了する。その後、反応炉内へのＴＥＧａ及びＳｉＨ₄の供給を停止する。

【0038】

次に、ＮＨ₃を流したまま、キャリアガスをＮ₂からＨ₂に切り替えつつ、実施例１から実施例５、比較例１、及び比較例２の各々のサンプルの基板１０の温度を１０００℃まで上昇させる。最表面に厚みが１５ｎｍのｎ^＋＋－ＧａＮ層１６Ｂが存在するため、層の内部（すなわち、ｐ型半導体層１４，１５，１６Ａ）にＨは侵入しない。このため、ｐ型半導体層１４，１５，１６Ａに添加されているＭｇは、活性化された状態が保たれる。反応炉内を水素雰囲気にし、基板１０の温度が１０００℃になり次第、Ｇａ原料（例えば、ＴＭＧａ）、Ｓｉ原料（例えば、ＳｉＨ₄）を供給して、上部ｎ－ＧａＮ層１７を積層して結晶成長させる。上部ｎ－ＧａＮ層１７の厚みは、３００ｎｍである。Ｇａ原料とＳｉ原料の供給を停止して上部ｎ－ＧａＮ層１７の成長を終了する。成長終了後、反応炉にＮＨ₃を供給したまま、キャリアガスをＨ₂からＮ₂に変更し、基板１０の温度を室温まで下げる。基板１０の温度を室温まで下げる途中、基板１０の温度が４００℃を下回った時点でＮＨ₃の供給を停止する。こうして、実施例１から実施例５、比較例１、及び比較例２における半導体発光素子１の素子層構造の作製が終了する。

【0039】

次に、こうして素子層構造を作製した実施例１から実施例５、比較例１、及び比較例２におけるウエハの各々に対して直径３５μｍのＬＥＤ（半導体発光素子１）の素子形成を行う。フォトリソグラフィーによって、直径３５μｍの円形マスクを形成する。そして、円形マスクによって保護された以外の部分をドライエッチングによって下部ｎ－ＧａＮ層１２が露出するまでエッチングする。これによって、図２に示すように、ＧａＩｎＮ／ＧａＮ５重量子井戸活性層１３、ｐ－ＡｌＧａＮ層１４、ｐ－ＧａＮ層１５、トンネル接合層１６（ｐ^＋＋－ＧａＮ層１６Ａ、ｎ^＋＋－ＧａＮ層１６Ｂ）、及び上部ｎ－ＧａＮ層１７において露出した側面Ｓを形成する。

【0040】

従来は、この時点で反応炉内の雰囲気を窒素雰囲気にして、７２５℃、３０分のアニールを施すことによってｐ型半導体層１４，１５，１６Ａの側面ＳからＨを脱離させて、ｐ型半導体層１４，１５，１６Ａ内のＭｇの活性化を行っていた。しかし、この半導体素子構造の製造方法では、すでにｐ型半導体層形成工程の実行後であって非ｐ型半導体層形成工程の前に水素脱離工程を実行しているため、この時点でのｐ型半導体層１４，１５，１６ＡのＭｇの活性化は行わなくてよい。

【0041】

次に、上部ｎ－ＧａＮ層１７の表面、及び露出した下部ｎ－ＧａＮ層１２の表面にＣｒ／Ｎｉ／Ａｕ電極１８を真空蒸着法により形成する。こうして、上部ｎ－ＧａＮ層１７に形成した電極１８Ａをアノード、下部ｎ－ＧａＮ層１２に形成した電極１８ＢをカソードとするＬＥＤである半導体発光素子１を作製する。

【0042】

〔実施例１から実施例５、比較例１、及び比較例２のサンプルにおける電流・電圧・光出力特性の比較〕
先ず、ｎ^＋＋－ＧａＮ層１６Ｂの成長温度が７１０℃の比較例１、及び比較例２のサンプルの場合、水素脱離工程の有無による電流・電圧特性の差（違い）は見られなかった。なお、比較例１と比較例２との電流・電圧特性を比較する結果は図示しない。これは、７１０℃でＮＨ₃を供給するとウエハ最表面層（ｎ^＋＋－ＧａＮ層１６Ｂ）にＨが侵入し、Ｈがｎ^＋＋－ＧａＮ層１６Ｂを通過してｐ型半導体層１４，１５，１６Ａ内のＭｇが不活性化されることを示唆していると思われる。ゆえに、実施例１から実施例５のサンプルにおいて、比較例１のサンプル（ｎ^＋＋－ＧａＮ層１６Ｂの成長温度が７１０℃の）における電流・電圧特性よりも低い駆動電圧が観測されれば、水素脱離工程、及びＭｇの不活性化の抑制が共に実現していると判断できる。

【0043】

実施例１から実施例５、比較例１のサンプルの電流・電圧・光出力特性を測定した結果を図３（Ａ）から図３（Ｅ）に示す。比較例１のサンプルの電流・電圧・光出力特性は、比較のために、実施例１から実施例５のサンプルの各々の特性を示すグラフに点線で重ねてプロットした。比較例２のサンプルの電流・電圧・光出力特性は図示しない。これら特性の測定の結果は、二回目以降に安定し易い。このため、図３（Ａ）から図３（Ｅ）には二回目の測定結果を示した。

【0044】

電流・電圧特性は、５００℃から６５０℃（すなわち、実施例１から実施例４）の範囲において７１０℃（比較例１）の結果に比べて駆動電圧の低減が観測された。これは、５００℃から６５０℃の温度範囲において、水素脱離工程の効果が得られることを示しており、特にトンネル接合層１６での電圧降下に効果があると考えられる。ゆえに、非ｐ型半導体層形成工程における基板１０の温度を５００℃から６５０℃の温度範囲にすることによって、トンネル接合層１６を有する半導体素子の性能を向上させることができる。

【0045】

なお、実施例３（５５０℃）のサンプルにおいて、電流密度が８００Ａ／ｃｍ²における電圧は、およそ４．９Ｖである。この結果は、非特許文献１、２における電流・電圧特性に比べ、低い抵抗であり、半導体素子としての性能が非特許文献１、２のものよりも優れていることを示している。つまり、非ｐ型半導体層形成工程における基板１０の温度を５００℃から６５０℃の温度範囲にすることが好ましい。

【0046】

さらに、電流・光出力特性は、４５０℃から５５０℃（すなわち、実施例３から実施例５）の範囲において７１０℃（比較例１）の結果に比べて光出力が大きくなることがわかった。これは、４５０℃から５５０℃の温度範囲において、Ｍｇ活性化の効果が得られることを示しており、特にＧａＩｎＮ／ＧａＮ５重量子井戸活性層１３への正孔注入を促すＧａＩｎＮ／ＧａＮ５重量子井戸活性層１３の直上のｐ－ＡｌＧａＮ層１４内のＭｇの活性化に効果があると考えられる。ゆえに、非ｐ型半導体層形成工程における基板１０の温度を４５０℃から５５０℃の温度範囲にすることによって、良好な性能の半導体発光素子１を製造することができる。つまり、半導体発光素子１を製造する場合、非ｐ型半導体層形成工程における基板１０の温度を４５０℃から５５０℃の温度範囲にすることが好ましい。

【0047】

さらに、非ｐ型半導体層形成工程における基板１０の温度が５００℃から５５０℃の温度範囲においては、トンネル接合層１６の電圧降下、及びｐ－ＡｌＧａＮ層１４内のＭｇの活性化を共に実現することができる。このため、非ｐ型半導体層形成工程における基板１０の温度を５００℃から５５０℃の温度範囲にすることによって、半導体発光素子１を含む半導体素子の全般において良好な性能のものを製造することができる。つまり、非ｐ型半導体層形成工程における基板１０の温度を５００℃から５５０℃の温度範囲にすることがより好ましい。

【0048】

＜実施例６から実施例８＞
この半導体素子構造の製造方法におけるｎ^＋＋－ＧａＮ層１６Ｂの厚みが電流・電圧特性に及ぼす影響を検討するため、ｎ^＋＋－ＧａＮ層１６Ｂの厚さが１５ｎｍ、３．５ｎｍ、１．７ｎｍの３種類のサンプルを実施例６から実施例８として作製した。ここで、ｎ^＋＋－ＧａＮ層１６Ｂを１５ｎｍより厚くすると、結晶の表面平坦性が大幅に悪化したため、半導体素子に応用するには不適当と判断した。ｎ^＋＋－ＧａＮ層１６Ｂの成長温度は、実施例１から実施例５のサンプルにおいて電流・電圧特性、及び電流・光出力特性の両方に効果が得られた５５０℃を選択した。実施例６から実施例８のサンプルの製造手順は、ｎ^＋＋－ＧａＮ層１６Ｂの厚さを除いて実施例１から実施例５のサンプルと同じであり、実施例１から実施例５のサンプルにおける素子評価と同様の素子評価を行った。

【0049】

実施例６から実施例８のサンプルにおける電流・電圧特性を図４に示す。図４には、図３と同様に二回目の測定結果を示す。ｎ^＋＋－ＧａＮ層１６Ｂの厚さが１．７ｎｍ（実施例８）と薄い場合であっても、１５ｎｍ（実施例６）の場合と概ね同等の電流・電圧特性の結果が得られ、比較例１（７１０℃）のサンプルに比べ十分な特性の改善を得られることがわかった。また、実施例６から実施例８のうちｎ^＋＋－ＧａＮ層１６Ｂの厚さが３．５ｎｍ（実施例７）の場合、比較例１（７１０℃）のサンプルに比べ特性が最も改善していることがわかった。従って、ｎ^＋＋－ＧａＮ層１６Ｂの厚みは、１．７ｎｍから１５ｎｍの範囲においてｐ型半導体層１４，１５，１６ＡへのＨの侵入を良好に防ぎ得ることがわかった。

【0050】

次に、上記実施例における作用効果を説明する。

【0051】

この半導体素子構造の製造方法は、基板１０を収容した反応炉内に水素元素を含むガスを供給して、基板１０の上に半導体層を積層して結晶成長させる結晶成長装置を用い、Ｍｇが添加されたｐ型半導体層１４，１５，１６Ａを基板１０の上に積層するｐ型半導体層形成工程と、ｐ型半導体層形成工程を実行後、ｐ型半導体層１４，１５，１６Ａに含まれる水素をｐ型半導体層１４，１５，１６Ａから脱離させる水素脱離工程と、水素脱離工程を実行後、ｐ^＋＋－ＧａＮ層１６Ａの表面にＭｇが添加されないｎ^＋＋－ＧａＮ層１６Ｂを積層する非ｐ型半導体層形成工程と、を備え、非ｐ型半導体層形成工程における基板１０の温度は、５００℃から６５０℃である。この構成によれば、ｐ型半導体層形成工程を実行後、水素脱離工程を実行したｐ^＋＋－ＧａＮ層１６Ａの上に、Ｍｇが添加されないｎ^＋＋－ＧａＮ層１６Ｂを積層させる非ｐ型半導体層形成工程における基板１０の温度を５００℃から６５０℃（結晶性が大きく劣化してしまう極めて低い温度）にすることによって、ｎ^＋＋－ＧａＮ層１６Ｂにおける結晶性は劣化するものの、ｐ型半導体層１４，１５，１６ＡへのＨの侵入、すなわちｐ型半導体層１４，１５，１６ＡにおけるＭｇの不活性化を抑制し、結果として、良好な電流・電圧特性を有する半導体素子構造を得ることができる。

【0052】

この半導体素子構造の製造方法は、基板１０を収容した反応炉内に水素元素を含むガスを供給して、基板１０の上に半導体層を積層して結晶成長させる結晶成長装置を用い、Ｍｇが添加されたｐ型半導体層１４，１５，１６Ａを基板１０の上に積層するｐ型半導体層形成工程と、ｐ型半導体層形成工程を実行後、ｐ型半導体層１４，１５，１６Ａに含まれる水素をｐ型半導体層１４，１５，１６Ａから脱離させる水素脱離工程と、水素脱離工程を実行後、ｐ^＋＋－ＧａＮ層１６Ａの表面にＭｇが添加されないｎ^＋＋－ＧａＮ層１６Ｂを積層する非ｐ型半導体層形成工程と、を備え、非ｐ型半導体層形成工程における基板１０の温度は、４５０℃から５５０℃である。この構成によれば、非ｐ型半導体層形成工程において、Ｈが有する運動エネルギーを低下させることができ、これによって、Ｈがｐ型半導体層１４，１５，１６Ａに対し、より侵入し難くすることができる。特に、この温度範囲を採用した半導体素子構造を有する半導体発光素子１を製造すると、良好な電流・光出力特性の半導体発光素子１を得ることができる。

【0053】

この半導体素子構造の製造方法において、非ｐ型半導体層形成工程における基板１０の温度は、５００℃から５５０℃である。この構成によれば、非ｐ型半導体層形成工程において、Ｈが有する運動エネルギーを低下させることができ、これによって、Ｈがｐ型半導体層１４，１５，１６Ａに対し、より侵入し難くすることができる。特に、この温度範囲を採用した半導体素子構造を有する半導体素子を製造すると、電流・電圧特性、及び電流・光出力特性が共に良好な半導体素子を得ることができるので、半導体発光素子１を含む半導体素の全般において、良好な性能のものとすることができる。

【0054】

この半導体素子構造の製造方法において、ｎ^＋＋－ＧａＮ層１６Ｂの厚みは、１．7ｎｍから１５ｎｍである。この構成によれば、ｎ^＋＋－ＧａＮ層１６Ｂの表面平坦性を過度に悪化させることなくｐ型半導体層１４，１５，１６ＡへのＨの侵入を抑制して、性能が良好な半導体素子を得ることができる。

【0055】

この半導体素子構造の製造方法において、ｐ型半導体層１４，１５，１６Ａ、及びｎ^＋＋－ＧａＮ層１６Ｂは、窒化物半導体である。この構成によれば、ｐ型半導体層１４，１５，１６Ａに良好なｐ型の特性を付与した状態を維持しつつｐ型半導体層１４，１５，１６Ａの上にｎ^＋＋－ＧａＮ層１６Ｂを積層した構成を窒化物半導体を用いた場合にも実現することができる。

【0056】

この半導体素子構造の製造方法において、ｎ^＋＋－ＧａＮ層１６Ｂは、Ｓｉが添加されたｎ型半導体層である。この構成によれば、ｐ^＋＋－ＧａＮ層１６Ａの上にＨが通過し難いｎ^＋＋－ＧａＮ層１６Ｂを配置することによって、ｐ型半導体層１４，１５，１６ＡへのＨの侵入をより効果的に抑制することができる。

【0057】

この半導体素子構造の製造方法において、ｐ^＋＋－ＧａＮ層１６Ａ、及びｎ^＋＋－ＧａＮ層１６Ｂは、トンネル接合層１６である。この構成によれば、ｐ型半導体層１４，１５，１６Ａに良好なｐ型の特性を付与した状態を維持しつつｐ^＋＋－ＧａＮ層１６Ａの上にｎ^＋＋－ＧａＮ層１６Ｂを積層することができるので、良好な特性を有するトンネル接合層１６を形成することができる。

【0058】

本発明は上記記述及び図面によって説明した実施例１から実施例８に限定されるものではなく、例えば次のような実施例も本発明の技術的範囲に含まれる。
（１）上記実施例では、ＧａＮを用いたトンネル接合層を例示しているが、ＧａＩｎＮやＡｌＧａＮ、ＡｌＩｎＮ等の他の窒化物を用いたトンネル接合にも適用できる。
（２）上記実施例では、半導体発光素子としてＬＥＤを例示しているが、レーザーダイオードなどの他の半導体発光素子や、整流素子としてのダイオードやトランジスタ等の半導体素子においても本発明は有効である。また、トンネル接合を有したダイオードやトランジスタ等の半導体素子にも本発明は適用できる。また、トンネル接合に限らず、ｐ型不純物が添加されない半導体層によってｐ型半導体層が埋め込まれた構成を有する半導体発光素子や半導体素子に対しても本発明は有効である。
（３）上記実施例では、基板としてサファイア基板を用いているが、ＧａＮ基板やＳｉＣ基板等の他の基板であってもよい。
（４）上記実施例では、ｐ型不純物としてＭｇを用いているが、ｐ型不純物である、Ｚｎ，Ｂｅ、Ｃａ、Ｓｒ、及びＢａ等であってもよい。
（５）上記実施例では、ｎ型不純物としてＳｉを用いているが、ｎ型不純物である、Ｇｅ等であってもよい。
（６）上記実施例では、半導体発光素子として窒化物を用いているが、窒化物に代えて他の化合物を半導体発光素子や半導体素子に用いた構成であってもよい。
（７）上記実施例では、ＭＯＣＶＤ装置を用いて積層して結晶成長させているが、これに限らず、ＨＶＰＥやＬＰＥＥ等の他の方法を実行し得る装置を用い積層して結晶成長させても良い。
（８）上記実施例では、非ｐ型半導体層としてｎ型不純物を添加したｎ^＋＋－ＧａＮ層を例示しているが、ｐ型不純物及びｎ型不純物を添加しない半導体層を非ｐ型半導体層としてもよい。
（９）上記実施例では、発光素子などの半導体素子部（量子井戸活性層）が基板側であり、トンネル接合層が半導体素子部よりも表面側に存在するが、トンネル接合層が基板側であり、発光素子などの半導体素子部（量子井戸活性層）がトンネル接合層よりも表面側に存在する構造であってもよい。

【符号の説明】

【0059】

１０…サファイア基板（基板）
１４…ｐ－ＡｌＧａＮ層（ｐ型半導体層）
１５…ｐ－ＧａＮ層（ｐ型半導体層）
１６…トンネル接合層
１６Ａ…ｐ^＋＋－ＧａＮ層（ｐ型半導体層）（トンネル接合層）
１６Ｂ…ｎ^＋＋－ＧａＮ層（非ｐ型半導体層）（トンネル接合層）
Ｍｇ…ｐ型不純物

【図1】

【図2】

【図3】

【図4】