知財求人 - 知財ポータルサイト「IP Force」
▶ ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-19
(45)【発行日】2024-08-27
(54)【発明の名称】表示装置および表示装置の製造方法
(51)【国際特許分類】
G09F 9/30 20060101AFI20240820BHJP
G09F 9/00 20060101ALI20240820BHJP
H10K 59/12 20230101ALI20240820BHJP
【ＦＩ】
G09F9/30 338
G09F9/00 338
G09F9/30 365
H10K59/12
【請求項の数】
13
(21)【出願番号】P 2021005723
(22)【出願日】2021-01-18
(65)【公開番号】P2022110363
(43)【公開日】2022-07-29
【審査請求日】2023-12-18
(73)【特許権者】
【識別番号】523290528
【氏名又は名称】ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社
(74)【代理人】
【識別番号】100189430
【弁理士】
【氏名又は名称】吉川 修一
(74)【代理人】
【識別番号】100190805
【弁理士】
【氏名又は名称】傍島 正朗
(72)【発明者】
【氏名】小原 将紀
【審査官】村上 遼太
(56)【参考文献】
【文献】中国実用新案第２１０５１６００４（ＣＮ，Ｕ）
【文献】米国特許出願公開第２０２０／０１２７２２０（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０２０／０３７３５１８（ＵＳ，Ａ１）
【文献】特表２０２０－５３１８７９（ＪＰ，Ａ）
【文献】特開２０１９－０１６４７４（ＪＰ，Ａ）
【文献】特開２０２０－１２６２２２（ＪＰ，Ａ）
【文献】特開２０２０－０６０６５１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｆ ９／００－９／４６
Ｈ０５Ｂ３３／００－３３／２８
４４／００
４５／６０
Ｈ１０Ｋ５０／００－９９／００
(57)【特許請求の範囲】
【請求項1】
複数の画素回路を有する画素領域部と、前記画素領域部の外側を囲む外周領域部と、を備え、前記外周領域部は、底面および側面を有しかつ前記画素領域部を囲む外周溝と、前記側面に繋がる天面と、を備え、
前記側面には、前記天面および前記底面に対して傾きを有する複数の傾斜部、ならびに、前記複数の傾斜部の間に位置する凹部が設けられ、
前記天面、前記複数の傾斜部の表面、前記凹部の表面および前記底面は、金属パターン層によって覆われ、
前記金属パターン層は、前記複数の画素回路に電気的に接続されている
表示装置。
【請求項2】
前記天面に設けられた前記金属パターン層および前記底面に設けられた前記金属パターン層は、前記複数の傾斜部の表面および前記凹部の表面に設けられた前記金属パターン層を介して電気的に接続されている請求項１に記載の表示装置。
【請求項3】
前記凹部は、溝状であり、前記画素領域部を囲むように設けられている請求項１または２に記載の表示装置。
【請求項4】
前記凹部は、前記側面に複数設けられている請求項１～３のいずれか１項に記載の表示装置。
【請求項5】
前記複数の画素回路のそれぞれは、発光素子を有し、前記発光素子は、陽極層、発光層および陰極層が積層されたＥＬ（Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）層によって構成され、
前記金属パターン層は、前記陰極層に接続され、前記発光素子の陰極に電圧を供給する
請求項１～４のいずれか１項に記載の表示装置。
【請求項6】
前記外周領域部は、前記発光素子の陰極に供給する電圧が入力される電源端子と、前記電源端子に接続された第１の給電配線層と、を備え、前記第１の給電配線層の一部は、前記外周溝の前記底面を構成し、前記底面に設けられた前記金属パターン層に電気的に接続されている
請求項５に記載の表示装置。
【請求項7】
前記外周領域部は、さらに、前記第１の給電配線層上に設けられた第２の給電配線層を備え、前記第１の給電配線層は、前記底面において、前記第２の給電配線層を介して前記金属パターン層に電気的に接続されている
請求項６に記載の表示装置。
【請求項8】
前記複数の画素回路のそれぞれは、前記発光素子を発光させるために駆動するトランジスタを有し、前記トランジスタは、チャネル領域を有する半導体層、ゲート電極を構成する第１配線層、ならびに、ドレイン電極およびソース電極を構成する第２配線層を有するＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）層によって形成され、
前記ＴＦＴ層と前記ＥＬ層との間には、層間絶縁層が設けられ、
前記外周領域部は、前記層間絶縁層の一部によって構成され、
前記外周溝は、当該層間絶縁層の一部を貫通する溝である
請求項５～７のいずれか１項に記載の表示装置。
【請求項9】
前記層間絶縁層は、前記ＴＦＴ層上に設けられた第１の層間絶縁層、および、前記第１の層間絶縁層上に設けられた第２の層間絶縁層を含み、前記複数の傾斜部および前記凹部は、前記第１の層間絶縁層および前記第２の層間絶縁層のそれぞれに設けられている
請求項８に記載の表示装置。
【請求項10】
さらに、前記側面には、前記天面および前記底面に対して平行な平坦部が設けられている請求項９に記載の表示装置。
【請求項11】
複数の画素回路を有する画素領域部と、前記画素領域部を囲む外周領域部と、を備える表示装置の製造方法であって、前記外周領域部に、底面、および、凹部を含む側面を有する外周溝を形成する溝形成工程と、
前記底面、前記凹部を含む前記側面、および、前記側面に繋がる前記外周領域部の天面に金属パターン層を形成する金属パターン層形成工程と、
を含む表示装置の製造方法。
【請求項12】
前記溝形成工程は、前記底面、および、前記凹部を含む前記側面を有する前記外周溝に対応するパターン形状を有するフォトマスクを用いて、前記外周領域部を露光する工程と、
露光後の前記外周領域部を現像することで前記外周溝を形成する工程と、
を含む請求項１１に記載の表示装置の製造方法。
【請求項13】
前記金属パターン層形成工程は、前記底面、前記凹部を含む前記側面、および、前記天面に金属膜を形成する工程と、
前記金属膜上に所定パターンを有するレジストを形成した後、前記レジストに覆われていない前記金属膜をエッチングする工程と、
前記レジストを除去することで前記金属パターン層を形成する工程と、
を含む請求項１１または１２に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、複数の画素回路を備える表示装置、および、表示装置の製造方法に関する。
【背景技術】
【0002】
従来、有機ＥＬ（Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いたアクティブマトリクス型の表示装置が実用化されている（例えば、特許文献１など参照）。表示装置は、発光色がそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の発光素子を搭載した３つのサブ画素回路から構成される画素回路を、複数個マトリクス状に配置して構成される。表示装置は、サブ画素回路ごとに発光輝度を制御することにより、カラー画像を表示する。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２００７－７３４９９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
表示装置では、複数の画素回路を囲む外周領域において、複数の画素回路に電圧を供給するための配線である金属パターン層が形成される。しかし、従来の表示装置では、金属パターン層が外周領域内で分断して形成され、画素回路に電圧を安定して供給できない場合がある。そのため、画素回路の発光素子に発光不良が起きることがある。
【0005】
そこで、本開示は、画素回路に電圧を安定して供給することができる表示装置等を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記目的を達成するために、開示される一態様に係る表示装置は、複数の画素回路を有する画素領域部と、前記画素領域部の外側を囲む外周領域部と、を備え、前記外周領域部は、底面および側面を有しかつ前記画素領域部を囲む外周溝と、前記側面に繋がる天面と、を備え、前記側面には、前記天面および前記底面に対して傾きを有する複数の傾斜部、ならびに、前記複数の傾斜部の間に位置する凹部が設けられ、前記天面、前記複数の傾斜部の表面、前記凹部の表面および前記底面は、金属パターン層によって覆われ、前記金属パターン層は、前記複数の画素回路に電気的に接続されている。
【0007】
上記目的を達成するために、開示される一態様に係る表示装置の製造方法は、複数の画素回路を有する画素領域部と、前記画素領域部を囲む外周領域部と、を備える表示装置の製造方法であって、前記外周領域部に、底面、および、凹部を含む側面を有する外周溝を形成する溝形成工程と、前記底面、前記凹部を含む前記側面、および、前記側面に繋がる前記外周領域部の天面に金属パターン層を形成する金属パターン層形成工程と、を含む。
【発明の効果】
【0008】
本開示に係る表示装置等によれば、画素回路に電圧を安定して供給することができる。
【図面の簡単な説明】
【0009】
【図1】比較例の表示装置を模式的に示す平面図である。
【図2】比較例の表示装置を模式的に示す断面図である。
【図3】比較例の表示装置の外周溝の断面を示す拡大図である。
【図4】比較例の外周溝における金属パターン層の形成方法を示す図である。
【図5】実施の形態に係る表示装置の機能的な構成を示すブロック図である。
【図6】実施の形態に係る表示装置が備える画素回路の回路図である。
【図7】実施の形態の画素回路を模式的に示す平面図である。
【図8】実施の形態に係る表示装置を模式的に示す断面図である。
【図9】実施の形態に係る表示装置を模式的に示す平面図である。
【図10】実施の形態に係る表示装置の外周溝の断面を示す拡大図である。
【図11】実施の形態に係る表示装置の外周溝の他の断面を示す拡大図である。
【図12】実施の形態に係る表示装置の製造方法を示すフローチャートである。
【図13】実施の形態の外周溝における金属パターン層の形成方法を示す図である。
【図15】外周領域部におけるコンタクト抵抗を示す図である。
【図16】実施の形態の画素回路の駆動方法を示すタイミングチャートである。
【図17】実施の形態に係る表示装置の駆動方法を示すタイミングチャートである。
【図18】実施の形態の変形例１に係る表示装置の外周溝の断面を示す拡大図である。
【図19】実施の形態の変形例２に係る表示装置の外周溝の断面を示す拡大図である。
【図20】実施の形態の変形例３に係る表示装置の画素回路を模式的に示す平面図である。
【発明を実施するための形態】
【0010】
【0011】
【0012】
【0013】
複数の画素回路１１０のそれぞれは、Ｒ、Ｇ、Ｂの発光色にそれぞれ対応する３つのサブ画素回路１１Ｒ、１１Ｇ、１１Ｂを有している。各サブ画素回路１１Ｒ、１１Ｇ、１１Ｂは、有機ＥＬの発光素子、および、発光素子を発光させるために駆動する複数のトランジスタを有している（図示省略）。
【0014】
外周領域部１２２は、絶縁材料等によって構成されている。外周領域部１２２には、外部から画素領域部１２１に水分が侵入することを抑制するための外周溝１２５が設けられている。また、外周領域部１２２には、電源から画素回路１１０に電圧を供給するための給電配線１４１および金属パターン層１４３が形成されている。
【0015】
【0016】
外周溝１２５は、底面１２６と、底面１２６に対して傾斜する側面１２７とを有している。底面１２６および側面１２７には、発光素子の陰極に接続される金属パターン層１４３が形成される。金属パターン層１４３は、外周溝１２５の底面１２６にて給電配線１４１に接続され、画素回路１１０に電圧を供給する。しかしながら比較例の表示装置１０１では、図３に示すように、金属パターン層１４３が外周溝１２５の側面１２７にて分断され、画素回路１１０に電圧を供給できないことがある。
【0017】
図４は、外周溝１２５における金属パターン層１４３の形成方法を示す図である。
【0018】
外周溝１２５は、例えば、絶縁材料からなる外周領域部１２２を露光および現像処理することで形成される。この露光および現像処理によって、外周溝１２５の側面１２７は、図４の（ａ）に示すように、底面１２６に対して傾きを有して形成される。
【0019】
次に、図４の（ｂ）に示すように、外周溝１２５の底面１２６および側面１２７の全面を覆うように、金属膜１３３を形成する。
【0020】
次に、金属膜１３３上に液状のレジスト１３２が塗布されるが、側面１２７は傾きを有しており、側面１２７に塗布されたレジスト１３２の一部は、底面１２６側に向かって流動する。そのため、図４の（ｃ）に示すように、側面１２７には、レジスト１３２に覆われず金属膜１３３の露出した領域が形成される。
【0021】
次に、エッチングによって金属パターン層１４３を形成するが、この例では、本来レジスト１３２が形成されるべき領域にレジスト１３２が形成されていないため、図４の（ｄ）に示すように、エッチングすべきでない領域の金属膜１３３がエッチングされる。そのため、金属パターン層１４３が外周溝１２５の側面１２７にて分断して形成され、画素回路１１０に電圧を安定して供給できないことがある。
【0022】
それに対し、本開示の表示装置は、側面に塗布されたレジストが底面側に流動することを抑制することが可能な構造を有している。本開示の表示装置によれば、金属パターン層が外周溝の側面にて分断して形成されることを抑制し、画素回路に電圧を安定して供給することができる。
【0023】
以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【0024】
また、各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺などは必ずしも一致していない。なお、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
【0025】
また、本明細書において、「上」及び「下」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上」及び「下」という用語は、２つの構成要素が互いに接する状態で配置される場合のみならず、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合にも適用される。
【0026】
【0027】
図５は、実施の形態に係る表示装置１の機能的な構成を示すブロック図である。以下の説明では、簡潔のため、信号と信号を伝達する配線とを同一の符号で参照し、電圧と電圧を供給する配線とを同一の符号で参照することがある。また、回路と回路が形成される領域とを同一の符号で参照することがある。
【0028】
図５に示すように、表示装置１は、表示パネル１２、ゲートドライバ１３、データドライバ１５、コントローラ１６、および、電源１７を備える。
【0029】
表示パネル１２は、マトリクス状に配置された複数の画素回路１０を有している。複数の画素回路１０は、第１方向ｄ１、および、第１方向ｄ１に交差する第２方向ｄ２に沿って配置されている。第１方向ｄ１および第２方向ｄ２は、互いに直交している。
【0030】
各画素回路１０は、Ｒ、Ｇ、Ｂの発光色にそれぞれ対応する３つのサブ画素回路１１Ｒ、１１Ｇ、１１Ｂを有している。
【0031】
表示パネル１２には、画素回路１０に接続される初期化信号線ＩＮＩ、参照信号線ＲＥＦ、書き込み信号線ＷＳが設けられる。初期化信号線ＩＮＩ、参照信号線ＲＥＦ、書き込み信号線ＷＳは、ゲートドライバ１３から供給される初期化信号ＩＮＩ、参照信号ＲＥＦおよび書き込み信号ＷＳを、画素回路１０へ、それぞれ伝達する。
【0032】
また、表示パネル１２には、画素回路１０に接続されるデータ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢが設けられる。データ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢは、データドライバ１５から供給されるＲ、Ｇ、Ｂの発光輝度に関連するデータ信号ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢを、画素回路１０へ、それぞれ伝達する。
【0033】
コントローラ１６は、外部から映像信号を受信し、当該映像信号の各フレームの画像を表示パネル１２で表示するための制御信号を、ゲートドライバ１３およびデータドライバ１５へ供給する。
【0034】
電源１７は、表示パネル１２、ゲートドライバ１３、データドライバ１５、およびコントローラ１６へ電圧を供給する。表示パネル１２には、初期化電圧ＶＩＮＩ、参照電圧ＶＲＥＦ、正電源電圧ＶＣＣおよび負電源電圧ＶＣＡＴＨが、電源１７から供給される。
【0035】
【0036】
図６および図７に示すように、各サブ画素回路１１Ｒ、１１Ｇ、１１Ｂは、有機ＥＬの発光素子ＥＬＲ、ＥＬＧ、ＥＬＢ、および、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを発光させるために駆動する複数のトランジスタを有している。画素回路１０には、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを発光させるための電圧である正電源電圧ＶＣＣが供給される。また、画素回路１０には、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを発光させるための電圧である負電源電圧ＶＣＡＴＨが、陰極層５６（図８参照）等を介して供給される。
【0037】
画素回路１０を構成するサブ画素回路１１Ｒ、１１Ｇ、１１Ｂは、互いに同一の構成を有している。以下、画素回路１０の構成について、サブ画素回路１１Ｒに着目して説明する。
【0038】
サブ画素回路１１Ｒは、初期化トランジスタＴ１Ｒ、電圧補償トランジスタＴ２Ｒ、書き込みトランジスタＴ３Ｒ、駆動トランジスタＴＤＲ、保持容量ＣＳＲ、発光素子ＥＬＲを有している。
【0039】
初期化トランジスタＴ１Ｒは、初期化信号ＩＮＩに従ってオン状態となり、駆動トランジスタＴＤＲのソースノードを初期化電圧ＶＩＮＩに設定する。電圧補償トランジスタＴ２Ｒは、参照信号ＲＥＦに従ってオン状態となり、駆動トランジスタＴＤＲのゲートノードを参照電圧ＶＲＥＦに設定する。書き込みトランジスタＴ３Ｒは、書き込み信号ＷＳに従ってオン状態となり、データ信号ＶｄａｔＲの電圧を保持容量ＣＳＲに保持する。駆動トランジスタＴＤＲは、保持容量ＣＳＲに保持された電圧に応じて、発光素子ＥＬＲに電流を供給する。これにより、発光素子ＥＬＲは、データ信号ＶｄａｔＲの電圧に応じた輝度で発光する。
【0040】
サブ画素回路１１Ｇ、１１Ｂも、サブ画素回路１１Ｒと同様に構成される。そのため、サブ画素回路１１Ｇ、１１Ｂにおいても、初期化信号ＩＮＩ、参照信号ＲＥＦ、書き込み信号ＷＳに従って同じタイミングでデータ信号ＶｄａｔＧ、ＶｄａｔＢが保持され、保持されたデータ信号の電圧に応じた輝度で発光素子ＥＬＧ、ＥＬＢが発光する。
【0041】
【0042】
図８は、表示装置１を模式的に示す断面図である。
【0043】
図８に示されている表示パネル１２は、トップエミッション構造を有する有機ＥＬ表示パネルである。この表示パネル１２の画素回路１０は、基板５０上に設けられたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）層５１、ＴＦＴ層５１上に設けられた層間絶縁層６６、６７、６８、および、層間絶縁層６７、６８上に設けられたＥＬ層５３等によって構成されている。なお、ＥＬ層５３上に、保護膜、封止樹脂および封止基板がこの順で積層されてもよい（図示省略）。
【0044】
基板５０は、平坦な基台であり、例えば、ガラス基板またはガラスフィルムである。
【0045】
ＴＦＴ層５１は、チャネル領域を有する半導体層Ｌ０、ゲート電極を構成する第１配線層Ｌ１、ドレイン電極およびソース電極を構成する第２配線層Ｌ２、ならびに、複数の絶縁層６１、６２および６３等を有している。
【0046】
ＴＦＴ層５１上には、第１の層間絶縁層６６および第２の層間絶縁層６７が設けられ、さらに、複数のバンク（隔壁）を構成する第３の層間絶縁層６８が設けられている。各層間絶縁層６６～６８は、例えば、ポリイミド、ポリアミドまたはアクリル系樹脂材料などの絶縁材料によって構成される。
【0047】
第１の層間絶縁層６６は、絶縁層６３を覆うように設けられている。第２の層間絶縁層６７は、第１の層間絶縁層６６を覆うように設けられている。第３の層間絶縁層６８は、第２の層間絶縁層６７上に格子状に形成される。この格子状の第３の層間絶縁層６８によって、複数のバンクが形成され、隣り合うバンクの間にコンタクトホールが形成される。
【0048】
ＥＬ層５３は、第２の層間絶縁層６７および第３の層間絶縁層６８を覆うように設けられている。ＥＬ層５３は、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢの陽極を構成する陽極層５４、所定の電圧が印加されることで発光する発光層５５、および、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢの陰極を構成する陰極層５６が、この順で積層されることで形成されている。
【0049】
陽極層５４は、各発光素子ＥＬＲ、ＥＬＧ、ＥＬＢのコンタクトホールに対応して複数設けられている。陰極層５６は、表示パネル１２の全体で繋がった１枚の透明かつ面状の電極で構成され、第２の層間絶縁層６７上に設けられた金属パターン層４３に接続されている。陰極層５６には、金属パターン層４３を介して電圧が供給される。
【0050】
【0051】
【0052】
外周領域部２２は、底面２６および側面２７を有する外周溝２５と、側面２７に繋がる天面２４と、を備えている。
【0053】
外周溝２５は、外部から画素領域部２１に水分が侵入することを抑制するための溝である。外周溝２５は、画素領域部２１を囲むように四角形状に形成されている。
【0054】
天面２４は、第２の層間絶縁層６７の上側の面である。前述した陰極層５６および金属パターン層４３は、外周溝２５と画素領域部２１との間に位置する天面２４上にて接続されている。
【0055】
外周領域部２２は、電源端子４０と、第１の給電配線層４１および第２の給電配線層４２と、を備えている。図８および図９には、１つの電源端子４０、２本の第１の給電配線層４１および２本の第２の給電配線層４２が示されている。
【0056】
電源端子４０は、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢの陰極に供給する電圧、すなわち、負電源電圧ＶＣＡＴＨが入力される端子である。電源端子４０は、絶縁層６３上に設けられている。
【0057】
第１の給電配線層４１は、電源端子４０に入力された電圧を画素回路１０に供給するための配線層である。第１の給電配線層４１は、絶縁層６３上に設けられている。第１の給電配線層４１は、一方端が電源端子４０に接続され、他方端が外周溝２５の底面２６に到達するまで引き出されている。第１の給電配線層４１の一部である他方端は、外周溝２５の底面２６を構成し、外周溝２５に形成された金属パターン層４３に電気的に接続されている。具体的には、第１の給電配線層４１は、底面２６において、第２の給電配線層４２を介して金属パターン層４３に電気的に接続されている。
【0058】
第２の給電配線層４２は、第１の給電配線層４１による給電を補助するための配線層である。第２の給電配線層４２は、第１の層間絶縁層６６上に設けられている。第２の給電配線層４２は、一方端が電源端子４０に電気的に接続され、他方端が外周溝２５の側面２７および底面２６に到達するまで引き出されている。第２の給電配線層４２の一部である他方端も、外周溝２５の底面２６を構成し、外周溝２５に形成された金属パターン層４３に電気的に接続されている。
【0059】
図１０は、表示装置１の外周溝２５の断面を示す拡大図である。図１１は、表示装置１の外周溝２５の他の断面を示す拡大図である。図１０には、図９に示す外周溝２５をＸ－Ｘ線から見た断面図が示され、図１１には、図９に示す外周溝２５をＸＩ－ＸＩ線から見た断面図が示されている。なお、図１０および図１１の断面の拡大図では、基板５０、絶縁層６１、６２、陰極層５６等の図示を省略している（以下の断面の拡大図においても同様）。
【0060】
図１０および図１１に示すように、外周領域部２２は、層間絶縁層６６、６７の一部によって構成されている。外周溝２５は、外周領域部２２に位置する層間絶縁層６６、６７の一部を貫通する溝である。外周溝２５の側面２７は、層間絶縁層６６、６７の一部である、層間絶縁層６６、６７の貫通側面によって構成されている。外周溝２５の底面２６は、前述したように給電配線層４１、４２によって構成されている。
【0061】
外周溝２５の側面２７には、複数の傾斜部２７ａ、および、複数の傾斜部２７ａの間に位置する凹部２７ｂが設けられている。複数の傾斜部２７ａおよび凹部２７ｂは、第１の層間絶縁層６６および第２の層間絶縁層６７のそれぞれに設けられている。
【0062】
傾斜部２７ａは、天面２４または底面２６に対して傾きを有している。傾斜部２７ａは、直線状であってもよいし、曲線状であってもよい。傾斜部２７ａの平均の傾斜角は、例えば、１５°以上４５°以下である。傾斜部２７ａは、外周溝２５の両側面２７のそれぞれに、複数設けられている。図１０および図１１に示す例では、片側の側面２７に５つの傾斜部２７ａが設けられている。
【0063】
凹部２７ｂは、溝状であり、画素領域部２１を囲むように設けられている。凹部２７ｂは、複数の画素回路１０で構成される画面すなわち表示パネル１２に対して垂直な方向から見た場合に、四角形状である。複数の四角形状の凹部２７ｂは、相似形であり、中心の位置が同じである。凹部２７ｂは、外周溝２５の両側面２７のそれぞれに、複数設けられている。図１０および図１１に示す例では、側面２７に４つの凹部が設けられている。凹部２７ｂは、画面に対して垂直な方向に窪んでいる。凹部２７ｂの深さは、第１の層間絶縁層６６の厚み寸法または第２の層間絶縁層６７の厚み寸法よりも浅い。凹部２７ｂの幅は、金属パターン層４３の厚みの２倍よりも大きく、例えば、２μｍよりも大きく５μｍよりも小さい。凹部２７ｂは、深さ方向に向かうに従って幅が狭くなっていてもよい。凹部２７ｂのアスペクト比は、例えば、０．５以上１以下である。
【0064】
なお、凹部２７ｂは、四角形状の溝に限られず、非貫通穴であってもよいし、長さの短い溝であってもよい。すなわち、外周溝２５の側面２７には、画素領域部２１の外側をドット状または破線状に囲む複数の凹部が設けられていてもよい。
【0065】
金属パターン層４３は、所定パターンを有する配線層であり、画素回路１０に電気的に接続されている。具体的には、金属パターン層４３は、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを構成する陰極層５６に接続され、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢの陰極に電圧を供給する。金属パターン層４３は、例えば、アルミニウムまたは銀などの金属材料によって構成される。金属パターン層４３の厚みは、例えば、０．５μｍ以上１μｍ以下である。
【0066】
天面２４、底面２６、複数の傾斜部２７ａの表面および複数の凹部２７ｂの表面は、この金属パターン層４３によって覆われている。天面２４に設けられた金属パターン層４３および底面２６に設けられた金属パターン層４３は、複数の傾斜部２７ａの表面および複数の凹部２７ｂの表面に設けられた金属パターン層４３を介して、電気的に接続されている。
【0067】
このように表示装置１では、外周溝２５の側面２７の傾斜部２７ａおよび凹部２７ｂに金属パターン層４３が形成される。そのため、金属パターン層４３が側面２７にて分断して形成されることを抑制できる。これにより、画素回路１０に電圧を安定して供給することができる。
【0068】
【0069】
【0070】
表示装置１の製造方法では、まず、基板５０上に、ＴＦＴ層５１、第１の給電配線層４１および第１の層間絶縁層６６を形成する（ステップＳ１０）。具体的には、基板５０上に、絶縁層６１、半導体層Ｌ０、絶縁層６２、第１配線層Ｌ１および絶縁層６３を形成する。次に、絶縁層６３上に第２配線層Ｌ２および電源端子４０を形成する。第２配線層Ｌ２の一部は、第１の給電配線層４１となる。そして、第１の給電配線層４１を覆うように、絶縁層６３上に第１の層間絶縁層６６を形成する（図１３の（ａ）参照）。
【0071】
次に、外周領域部２２に外周溝２５および複数の凹部２７ｂを形成する溝形成工程を実行する（ステップＳ２０）。この溝形成工程は、外周溝２５の下部分を形成する第１段階および下部分を形成する第２段階に分けて実行される。
【0072】
第１段階では、まず、フォトマスク３１ａを用いて、外周領域部２２に位置する第１の層間絶縁層６６を露光する（ステップＳ２１）。フォトマスク３１ａとしては、外周溝２５および複数の凹部２７ｂの下部分に対応するパターン形状を有するものが用いられる。なお、フォトマスク３１ａとしては、エリアによって透過率が異なるグレイトーンマスクが用いられてもよい。
【0073】
次に、露光後の第１の層間絶縁層６６を現像することで、露光された部分の第１の層間絶縁層６６を除去し、図１３の（ｂ）に示すように、外周溝２５の下部分を形成する（ステップＳ２２）。このステップＳ２２の処理にて、第１の給電配線層４１の一部が、外周溝２５の底面２６を構成し、第１の層間絶縁層６６の一部が、外周溝２５の側面２７の下部分を構成する構造となる。なお、側面２７の下部分が形成される際に、下部分に対応する複数の傾斜部２７ａおよび複数の凹部２７ｂも形成される。
【0074】
次に、図１３の（ｃ）に示すように、第１の層間絶縁層６６上に第２の給電配線層４２を形成する（ステップＳ２３）。第２の給電配線層４２は、堆積、露光および現像処理によって、所定のパターン形状に形成される。
【0075】
そして、第２の給電配線層４２および第１の層間絶縁層６６を覆うように、第２の層間絶縁層６７を形成する（ステップＳ２４）。
【0076】
第２段階では、まず、フォトマスク３１ｂを用いて、外周領域部２２に位置する第２の層間絶縁層６７を露光する（ステップＳ２５）。フォトマスク３１ｂとしては、外周溝２５および複数の凹部２７ｂの上部分に対応するパターン形状を有するものが用いられる。なお、フォトマスク３１ｂとしては、エリアによって透過率が異なるグレイトーンマスクが用いられてもよい。
【0077】
次に、露光後の外周領域部２２を現像することで、露光された部分の第２の層間絶縁層６７を除去し、図１３の（ｄ）に示すように、外周溝２５の上部分を形成する（ステップＳ２６）。このステップＳ２６の処理にて、第２の層間絶縁層６７の一部が、外周溝２５の側面２７の上部分を構成する構造となる。なお、側面２７の上部分が形成される際に、上部分に対応する複数の傾斜部２７ａおよび複数の凹部２７ｂも形成される。これらのステップＳ２１～Ｓ２６が実行されることで、外周領域部２２に、複数の凹部２７ｂを有する外周溝２５が形成される。
【0078】
次に、底面２６、凹部２７ｂを含む側面２７、および、側面２７に繋がる外周領域部２２の天面２４に金属パターン層４３を形成する金属パターン層形成工程を実行する（ステップＳ３０）。
【0079】
まず、図１４の（ａ）に示すように、底面２６、凹部２７ｂを含む側面２７、および、天面２４の全面に金属膜３３を形成する（ステップＳ３１）。
【0080】
次に、金属膜３３上に所定パターンを有するレジスト３２を形成する（ステップＳ３２）。具体的には、まず、図１４の（ｂ）に示すように、金属膜３３の全面を覆うように液状のレジスト３２を塗布する。本実施の形態では、側面２７に凹部２７ｂが設けられているので、レジスト３２が凹部２７ｂの表面に保持され、レジスト３２の流動が抑制される。そして、レジスト３２の流動が抑制された状態で、レジスト３２を感光させることで、所定パターンを有するレジスト３２を形成する。レジスト３２としては、例えば、ＰＦＯＳ（ペルフルオロオクタンスルホン酸）を含む感光レジストが用いられる。
【0081】
次に、レジスト３２で覆われていない領域の金属膜３３をエッチングして除去する（ステップＳ３３）。
【0082】
そして、図１４の（ｃ）に示すように、レジスト３２を除去することで金属パターン層４３を形成する（ステップＳ３４）。
【0083】
これらのステップＳ１０、Ｓ２０（Ｓ２１～Ｓ２６）およびＳ３０（Ｓ３１～Ｓ３４）が実行されることで、金属パターン層４３が外周溝２５において分断して形成されることを抑制できる。
【0084】
図１５は、外周領域部２２におけるコンタクト抵抗を示す図である。なお、図１５の横軸はコンタクト抵抗であり、縦軸は度数（個数）である。コンタクト抵抗は、天面２４における金属パターン層４３および陰極層５６の接続点と、電源端子４０との間の配線抵抗である。この図に示すように、実施の形態は、比較例に比べてコンタクト抵抗が低い。また、実施の形態は、比較例に比べてコンタクト抵抗のばらつきが小さい。
【0085】
このように表示装置１の製造方法では、外周溝２５の側面２７に凹部２７ｂが形成される。これによれば、レジスト３２を塗布した際に、凹部２７ｂによってレジスト３２が保持され、側面２７からレジスト３２が流動して無くなることを抑制できる。そのため、エッチングすべきでない領域の金属膜３３がエッチングされることを抑制し、金属パターン層４３が側面２７にて分断して形成されることを抑制できる。これにより、比較例に比べて、陰極層５６に電圧を供給する配線の配線抵抗を低くすることができる。また、金属パターン層４３が分断して形成されることを抑制できるので、比較例に比べて、配線抵抗のばらつきを小さくすることができる。
【0086】
［画素回路および表示装置の駆動方法］
次に、画素回路１０および表示装置１の駆動方法について説明する。
次に、画素回路１０および表示装置１の駆動方法について説明する。
【0087】
図１６は、実施の形態の画素回路１０の駆動方法を示すタイミングチャートである。画素回路１０では、発光色Ｒ、Ｇ、Ｂにそれぞれ対応する次の動作が行われる。
【0088】
まず、消灯期間で駆動トランジスタＴＤＲ、ＴＤＧ、ＴＤＢのゲートノードに参照電圧ＶＲＥＦが供給され、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂが消灯する。次に初期化期間で、駆動トランジスタＴＤＲ、ＴＤＧ、ＴＤＢのソースノードに初期化電圧ＶＩＮＩが供給される。次に電圧補償期間で、駆動トランジスタＴＤＲ、ＴＤＧ、ＴＤＢのゲートノードに参照電圧ＶＲＥＦが供給され、保持容量ＣＳＲ、ＣＳＧ、ＣＳＢに駆動トランジスタＴＤＲ、ＴＤＧ、ＴＤＢの閾値電圧Ｖｔｈ相当の電荷が保持される（Ｖｔｈ補償動作）。次に、書き込み信号ＷＳに応じて発光輝度に関連するデータ信号Ｖｄａｔが、保持容量ＣＳＲ、ＣＳＧ、ＣＳＢに保持され、各データ信号Ｖｄａｔに応じた電流が、駆動トランジスタＴＤＲ、ＴＤＧ、ＴＤＢから出力される。駆動トランジスタＴＤＲ、ＴＤＧ、ＴＤＢから出力された電流は、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢに供給される。これにより各発光素子ＥＬＲ、ＥＬＧ、ＥＬＢは発光する。
【0089】
図１７は、実施の形態に係る表示装置１の駆動方法を示すタイミングチャートである。図１７において、信号名に付したかっこ書きの数字は、信号が供給される行を示している。この図に示すように、画素回路１０の動作は、表示装置１のすべての行０～ｎの画素回路において、行順次に行われる。
【0090】
［変形例１］
実施の形態の変形例１に係る表示装置１について説明する。変形例１では、外周溝２５Ａの形状が、実施の形態と異なる例について説明する。
実施の形態の変形例１に係る表示装置１について説明する。変形例１では、外周溝２５Ａの形状が、実施の形態と異なる例について説明する。
【0091】
図１８は、実施の形態の変形例１に係る表示装置１の外周溝２５Ａの断面を示す拡大図である。
【0092】
変形例１の表示装置１では、外周溝２５Ａの側面２７に、５つの傾斜部２７ａおよび３つの凹部２７ｂが設けられ、そのうちの２つの傾斜部２７ａの間に、凹部２７ｂの代わりに平坦部２７ｃが設けられている。平坦部２７ｃは、第１の層間絶縁層６６上に形成されている。平坦部２７ｃには、凹部２７ｂのような窪みが形成されておらず、天面２４または底面２６に対して平行である。変形例１に係る表示装置１も、実施の形態と同様の効果を有する。
【0093】
［変形例２］
実施の形態の変形例２に係る表示装置１について説明する。変形例２では、外周溝２５Ｂの形状が、実施の形態と異なる例について説明する。
実施の形態の変形例２に係る表示装置１について説明する。変形例２では、外周溝２５Ｂの形状が、実施の形態と異なる例について説明する。
【0094】
図１９は、実施の形態の変形例２に係る表示装置１の外周溝２５Ｂの断面を示す拡大図である。
【0095】
変形例２の表示装置１では、外周溝２５Ｂの２つの層間絶縁層６６、６７が、１つの層間絶縁層によって構成されている。この１つの層間絶縁層は、層間絶縁層６６によって構成されていてもよいし、層間絶縁層６７によって構成されていてもよい。変形例２に係る表示装置１も、実施の形態と同様の効果を有する。
【0096】
［変形例３］
実施の形態の変形例３に係る表示装置１の画素回路１０Ｃについて説明する。変形例３では、実施の形態に対して、画素回路１０Ｃに電圧を供給する電圧供給線がさらに追加されている例について説明する。
実施の形態の変形例３に係る表示装置１の画素回路１０Ｃについて説明する。変形例３では、実施の形態に対して、画素回路１０Ｃに電圧を供給する電圧供給線がさらに追加されている例について説明する。
【0097】
図２０は、変形例３に係る表示装置１の画素回路１０Ｃを模式的に示す平面図である。
【0098】
変形例３の表示装置１は、複数の画素回路１０Ｃに電圧を供給する複数の電圧供給線Ｖｓ１および複数の電圧供給線Ｖｓ２をさらに備えている。電圧供給線Ｖｓ１、Ｖｓ２のそれぞれは、複数の画素回路１０Ｃのそれぞれに接続されている。なお、図２０では、電圧供給線Ｖｓ１、Ｖｓ２をハッチング無しで示している。
【0099】
画素回路１０Ｃには、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを発光させるための電圧である正電源電圧ＶＣＣが第１方向ｄ１に沿って延在している。変形例３では、さらに、正電源電圧ＶＣＣを補助するための電圧が、３本の電圧供給線Ｖｓ１を用いて供給される。電圧供給線Ｖｓ１は、ビアを介して正電源電圧ＶＣＣに接続されている。また、画素回路１０Ｃには、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを発光させるための電圧である負電源電圧ＶＣＡＴＨが、陰極層５６によって供給される。変形例３では、さらに、負電源電圧ＶＣＡＴＨを補助するための電圧が、３本の電圧供給線Ｖｓ２を用いて供給される。これにより、画素回路１０Ｃに電圧を安定して供給することができる。
【0100】
［効果等］
本実施の形態に係る表示装置１は、複数の画素回路１０を有する画素領域部２１と、画素領域部２１の外側を囲む外周領域部２２と、を備える。外周領域部２２は、底面２６および側面２７を有しかつ画素領域部２１を囲む外周溝２５と、側面２７に繋がる天面２４と、を備える。側面２７には、天面２４および底面２６に対して傾きを有する複数の傾斜部２７ａ、ならびに、複数の傾斜部２７ａの間に位置する凹部２７ｂが設けられている。天面２４、複数の傾斜部２７ａの表面、凹部２７ｂの表面および底面２６は、金属パターン層４３によって覆われている。金属パターン層４３は、複数の画素回路１０に電気的に接続されている。
本実施の形態に係る表示装置１は、複数の画素回路１０を有する画素領域部２１と、画素領域部２１の外側を囲む外周領域部２２と、を備える。外周領域部２２は、底面２６および側面２７を有しかつ画素領域部２１を囲む外周溝２５と、側面２７に繋がる天面２４と、を備える。側面２７には、天面２４および底面２６に対して傾きを有する複数の傾斜部２７ａ、ならびに、複数の傾斜部２７ａの間に位置する凹部２７ｂが設けられている。天面２４、複数の傾斜部２７ａの表面、凹部２７ｂの表面および底面２６は、金属パターン層４３によって覆われている。金属パターン層４３は、複数の画素回路１０に電気的に接続されている。
【0101】
このように、外周溝２５の側面２７の傾斜部２７ａおよび凹部２７ｂに金属パターン層４３が形成されることで、金属パターン層４３が側面２７にて分断して形成されることを抑制できる。これにより、画素回路１０に電圧を安定して供給することができる。
【0102】
また、天面２４に設けられた金属パターン層４３および底面２６に設けられた金属パターン層４３は、複数の傾斜部２７ａの表面および凹部２７ｂの表面に設けられた金属パターン層４３を介して電気的に接続されていてもよい。
【0103】
これによれば、天面２４に設けられた金属パターン層４３および底面２６に設けられた金属パターン層４３を、確実に接続することができる。これにより、画素回路１０に電圧を安定して供給することができる。
【0104】
また、凹部２７ｂは、溝状であり、画素領域部２１を囲むように設けられていてもよい。
【0105】
これによれば、画素領域部２１の周囲において、金属パターン層４３が分断して形成されることを抑制できる。これにより、画素回路１０に電圧を安定して供給することができる。
【0106】
また、凹部２７ｂは、側面２７に複数設けられていてもよい。
【0107】
これによれば、側面２７において、さらに金属パターン層４３が分断して形成されることを抑制でき、画素回路１０に電圧を安定して供給することができる。
【0108】
また、複数の画素回路１０のそれぞれは、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを有し、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢは、陽極層５４、発光層５５および陰極層５６が積層されたＥＬ層５３によって構成され、金属パターン層４３は、陰極層５６に接続され、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢの陰極に電圧を供給してもよい。
【0109】
この構成によれば、画素回路１０に電圧を安定して供給することができ、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢの発光不良の発生を抑制することができる。
【0110】
また、外周領域部２２は、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢの陰極に供給する電圧が入力される電源端子４０と、電源端子４０に接続された第１の給電配線層４１と、を備え、第１の給電配線層４１の一部は、外周溝２５の底面２６を構成し、底面２６に設けられた金属パターン層４３に電気的に接続されていてもよい。
【0111】
これによれば、電源端子４０に入力された電圧を確実に金属パターン層４３へ供給することができる。これにより、画素回路１０に電圧を安定して供給することができ、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢの発光不良の発生を抑制することができる。
【0112】
また、外周領域部２２は、さらに、第１の給電配線層４１上に設けられた第２の給電配線層４２を備え、第１の給電配線層４１は、底面２６において、第２の給電配線層４２を介して金属パターン層４３に電気的に接続されていてもよい。
【0113】
このように、外周領域部２２が、第１の給電配線層４１に加え、さらに第２の給電配線層４２を備えることで、画素回路１０に電圧を供給する配線の配線抵抗を低くすることができる。これにより、画素回路１０に電圧を安定して供給することができ、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢの発光不良の発生を抑制することができる。
【0114】
また、複数の画素回路１０のそれぞれは、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを発光させるために駆動するトランジスタ（例えば駆動トランジスタＴＤＲ、ＴＤＧ、ＴＤＢ）を有し、トランジスタは、チャネル領域を有する半導体層Ｌ０、ゲート電極を構成する第１配線層Ｌ１、ならびに、ドレイン電極およびソース電極を構成する第２配線層Ｌ２を有するＴＦＴ層５１によって形成されている。ＴＦＴ層５１とＥＬ層５３との間には、層間絶縁層６６、６７が設けられ、外周領域部２２は、層間絶縁層６６、６７の一部によって構成され、外周溝２５は、層間絶縁層６６、６７の一部を貫通する溝であってもよい。
【0115】
この構成によれば、外周領域部２２において、外周溝２５を適切に形成することができる。これにより、外周溝２５の側面２７に凹部２７ｂを適切に設けることができ、金属パターン層４３が側面２７にて分断して形成されることを抑制できる。これにより、画素回路１０に電圧を安定して供給することができる。
【0116】
また、層間絶縁層は、ＴＦＴ層５１上に設けられた第１の層間絶縁層６６、および、第１の層間絶縁層６６上に設けられた第２の層間絶縁層６７を含み、複数の傾斜部２７ａおよび凹部２７ｂは、第１の層間絶縁層６６および第２の層間絶縁層６７のそれぞれに設けられていてもよい。
【0117】
これによれば、外周溝２５を構成する層間絶縁層６６、６７において、金属パターン層４３が分断して形成されることを抑制できる。これにより、画素回路１０に電圧を安定して供給することができる。
【0118】
また、さらに、側面２７には、天面２４および底面２６に対して平行な平坦部２７ｃが設けられていてもよい。
【0119】
これによれば、金属パターン層４３が側面２７にて分断して形成されることを抑制できる。これにより、画素回路１０に電圧を安定して供給することができる。
【0120】
本実施の形態に係る表示装置１の製造方法は、複数の画素回路１０を有する画素領域部２１と、画素領域部２１を囲む外周領域部２２と、を備える表示装置１の製造方法であって、外周領域部２２に、底面２６、および、凹部２７ｂを含む側面２７を有する外周溝２５を形成する溝形成工程と、底面２６、凹部２７ｂを含む側面２７、および、側面２７に繋がる外周領域部２２の天面２４に金属パターン層４３を形成する金属パターン層形成工程と、を含む。
【0121】
このように、外周領域部２２に、凹部２７ｂを含む側面２７を有する外周溝２５を形成することで、例えば側面２７にレジスト３２を形成する際に、凹部２７ｂによってレジスト３２が保持され、側面２７のレジスト３２が流動して無くなることを抑制できる。そのため、エッチングすべきでない領域の金属パターン層４３がエッチングされることを抑制でき、金属パターン層４３が側面２７にて分断して形成されることを抑制できる。これにより、画素回路１０に電圧を安定して供給することができる。
【0122】
また、溝形成工程は、底面２６、および、凹部２７ｂを含む側面２７を有する外周溝２５に対応するパターン形状を有するフォトマスク３１ａ、３１ｂを用いて、外周領域部２２を露光する工程と、露光後の外周領域部２２を現像することで外周溝２５を形成する工程と、を含んでいてもよい。
【0123】
これによれば、外周溝２５の側面２７に凹部２７ｂを適切に形成することができる。これにより、金属パターン層４３が側面２７にて分断して形成されることを適切に抑制できる。これにより、画素回路１０に電圧を安定して供給することができる。
【0124】
また、金属パターン層形成工程は、底面２６、凹部２７ｂを含む側面２７、および、天面２４に金属膜３３を形成する工程と、金属膜３３上に所定パターンを有するレジスト３２を形成した後、レジスト３２に覆われていない金属膜３３をエッチングする工程と、レジスト３２を除去することで金属パターン層４３を形成する工程と、を含んでいてもよい。
【0125】
これによれば、側面２７にレジスト３２を形成する際に、凹部２７ｂによってレジスト３２が保持され、側面２７のレジスト３２が流動することを抑制できる。これにより、エッチングすべきでない領域の金属パターン層４３がエッチングされることを抑制でき、金属パターン層４３が分断して形成されることを抑制できる。これにより、画素回路１０に電圧を安定して供給することができる。
【0126】
（その他の実施の形態）
以上、本開示の各実施の形態に係る表示装置について説明したが、本開示は、個々の実施の形態には限定されない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の一つまたは複数の態様の範囲内に含まれてもよい。
以上、本開示の各実施の形態に係る表示装置について説明したが、本開示は、個々の実施の形態には限定されない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の一つまたは複数の態様の範囲内に含まれてもよい。
【0127】
例えば、上記説明では、画素回路１０は、発光素子を発光させる表示装置として、駆動トランジスタと、初期化トランジスタと、電圧補償トランジスタと、書き込みトランジスタと、保持容量とを有する、いわゆる４Ｔｒ１Ｃの構成について説明した。しかし、画素回路１０の構成は、これに限らず、例えば、駆動トランジスタ回路と、書き込みトランジスタと、保持容量とを有する、いわゆる２Ｔｒ１Ｃの構成であってもよい。
【0128】
また、各トランジスタは、例えばＮ型チャネルのＴＦＴ素子であるが、それに限られず、Ｐ型チャネルのＴＦＴ素子であってもよい。また、複数のトランジスタのうちの一部のトランジスタがＮ型チャネルのＴＦＴ素子であって、他のトランジスタがＰ型チャネルのＴＦＴ素子であってもよい。
【0129】
例えば、ゲートドライバ１３は、表示パネル１２の片側に配置されていてもよいが、両側に配置されていてもよい。ゲートドライバ１３は、フリップフロップ回路を多段に接続したシフトレジスタで構成されてもよい。また、ゲートドライバ１３は、ＣＭＯＳトランジスタ、Ｎ型チャネルトランジスタ、およびＰ型チャネルトランジスタのいずれのトランジスタで構成されてもよい。
【0130】
また、データドライバ１５は、表示パネル１２にＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）で実装されてもよく、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）で実装されてもよい。
【産業上の利用可能性】
【0131】
本開示は、表示装置として、携帯情報端末、パーソナルコンピュータ、テレビジョン受信機などの様々な映像表示装置に広く利用できる。
【符号の説明】
【0132】
１ 表示装置
１０、１０Ｃ 画素回路
１１Ｒ、１１Ｇ、１１Ｂ サブ画素回路
１２ 表示パネル
１３ ゲートドライバ
１５ データドライバ
１６ コントローラ
１７ 電源
２１ 画素領域部
２２ 外周領域部
２４ 天面
２５、２５Ａ、２５Ｂ 外周溝
２６ 底面
２７ 側面
２７ａ 傾斜部
２７ｂ 凹部
２７ｃ 平坦部
３１ａ、３１ｂ フォトマスク
３２ レジスト
３３ 金属膜
４０ 電源端子
４１ 第１の給電配線層
４２ 第２の給電配線層
４３ 金属パターン層
５０ 基板
５１ ＴＦＴ層
５３ ＥＬ層
５４ 陽極層
５５ 発光層
５６ 陰極層
６１、６２、６３ 絶縁層
６６ 第１の層間絶縁層
６７ 第２の層間絶縁層
６８ 第３の層間絶縁層
ＥＬＲ、ＥＬＧ、ＥＬＢ 発光素子
Ｌ０ 半導体層
Ｌ１ 第１配線層
Ｌ２ 第２配線層
ＴＤＲ、ＴＤＧ、ＴＤＢ 駆動トランジスタ
ＶＣＡＴＨ 負電源電圧線（負電源電圧）
ＶＣＣ 正電源電圧線（正電源電圧）
１０、１０Ｃ 画素回路
１１Ｒ、１１Ｇ、１１Ｂ サブ画素回路
１２ 表示パネル
１３ ゲートドライバ
１５ データドライバ
１６ コントローラ
１７ 電源
２１ 画素領域部
２２ 外周領域部
２４ 天面
２５、２５Ａ、２５Ｂ 外周溝
２６ 底面
２７ 側面
２７ａ 傾斜部
２７ｂ 凹部
２７ｃ 平坦部
３１ａ、３１ｂ フォトマスク
３２ レジスト
３３ 金属膜
４０ 電源端子
４１ 第１の給電配線層
４２ 第２の給電配線層
４３ 金属パターン層
５０ 基板
５１ ＴＦＴ層
５３ ＥＬ層
５４ 陽極層
５５ 発光層
５６ 陰極層
６１、６２、６３ 絶縁層
６６ 第１の層間絶縁層
６７ 第２の層間絶縁層
６８ 第３の層間絶縁層
ＥＬＲ、ＥＬＧ、ＥＬＢ 発光素子
Ｌ０ 半導体層
Ｌ１ 第１配線層
Ｌ２ 第２配線層
ＴＤＲ、ＴＤＧ、ＴＤＢ 駆動トランジスタ
ＶＣＡＴＨ 負電源電圧線（負電源電圧）
ＶＣＣ 正電源電圧線（正電源電圧）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】