特許 7541097 電池管理システム用の開閉回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-19

(45)【発行日】2024-08-27

(54)【発明の名称】電池管理システム用の開閉回路

(51)【国際特許分類】

   H02H 7/18 20060101AFI20240820BHJP

   H02J 7/00 20060101ALI20240820BHJP

【ＦＩ】

H02H7/18

H02J7/00 S

【請求項の数】 9

(21)【出願番号】P 2022539107

(86)(22)【出願日】2020-05-19

(65)【公表番号】

(43)【公表日】2023-03-02

(86)【国際出願番号】 CN2020091103

(87)【国際公開番号】W WO2021128714

(87)【国際公開日】2021-07-01

【審査請求日】2023-02-28

(31)【優先権主張番号】201911365101.8

(32)【優先日】2019-12-26

(33)【優先権主張国・地域又は機関】CN

(31)【優先権主張番号】201922379646.6

(32)【優先日】2019-12-26

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】521176053

【氏名又は名称】上海派能能源科技股▲ふん▼有限公司

(74)【代理人】

【識別番号】100131381

【弁理士】

【氏名又は名称】黒田 雄一

(72)【発明者】

【氏名】王 紅星

(72)【発明者】

【氏名】施 ▲ルウ▼

(72)【発明者】

【氏名】李 番軍

(72)【発明者】

【氏名】姚 斌

【審査官】早川 卓哉

(56)【参考文献】

【文献】特開２０１７－１３９８６６（ＪＰ，Ａ）

【文献】特開２０１８－０４６６１８（ＪＰ，Ａ）

【文献】米国特許第０５５１９５５９（ＵＳ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｈ７／００

Ｈ０２Ｈ７／１０－７／２０

Ｈ０２Ｈ１１／００

Ｈ０２Ｊ１／００－１／１６

Ｈ０２Ｊ７／００－７／１２

Ｈ０２Ｊ７／３４－７／３６

(57)【特許請求の範囲】

【請求項1】

駆動信号入力端子、起動駆動信号出力端子、電源端子、電源信号抽出回路、トリガー回路及びスイッチを備えた電池管理システム用の開閉回路において、
前記駆動信号入力端子は前記スイッチを介して前記起動駆動信号出力端子に接続され、
前記電源信号抽出回路は、第１光結合器及び第２光結合器を備え、
前記電源端子は電源正極端子及び電源負極端子を備え、かつ、前記電源正極端子及び電源負極端子はそれぞれ前記第１光結合器の第１端部及び第２端部に電気接続されると共に、前記電源正極端子及び電源負極端子はそれぞれ前記第２光結合器の第２端部及び第１端部に電気接続され、
前記トリガー回路は第１信号トリガー端子及び第２信号トリガー端子を備え、前記第１光結合器が備える第３端部が前記駆動信号入力端子及び前記第１信号トリガー端子に電気接続され、前記第１光結合器が備える第４端部が地絡され、前記第１光結合器は前記電源端子から得る電源信号に基づいて前記スイッチの導通を制御する第１制御信号を出力し、
前記第２光結合器が備える第３端部は高レベルの信号端子に電気接続され、前記第２光結合器が備える第４端部は第１抵抗を介して地絡され、前記第２光結合器の第４端部は前記第２信号トリガー端子に電気接続され、前記第２光結合器は前記電源端子から得る電源信号に基づいて前記スイッチの遮断を制御する第２制御信号を出力し、
前記トリガー回路は、前記第１制御信号及び前記第２制御信号の切換えに基づいて前記スイッチの開閉を制御する
ことを特徴とする電池管理システム用の開閉回路。

【請求項2】

逆接続信号出力端子及び第１ＭＯＳ ＦＥＴをさらに備え、
前記第２光結合器の第４端部は前記第１ＭＯＳ ＦＥＴの制御端子に接続され、
前記第１ＭＯＳ ＦＥＴの第１端部は逆接続信号出力端子に接続され、
前記第１ＭＯＳ ＦＥＴの第２端部は地絡される
ことを特徴とする請求項１に記載の電池管理システム用の開閉回路。

【請求項3】

前記トリガー回路は、第２ＭＯＳ ＦＥＴ、第３ＭＯＳ ＦＥＴ、シュミットトリガー、Ｄ型フリップフロップ及び第４ＭＯＳ ＦＥＴをさらに備え、
前記第１光結合器の第３端部は前記第２ＭＯＳ ＦＥＴの制御端子に電気接続され、前記第２ＭＯＳ ＦＥＴの第１端部は前記シュミットトリガーの入力端子に電気接続され、前記第２ＭＯＳ ＦＥＴの第２端部は地絡され、
前記第２光結合器の第４端部は前記第３ＭＯＳ ＦＥＴの制御端子に電気接続され、前記第３ＭＯＳ ＦＥＴの第１端部は前記Ｄ型フリップフロップのクリア端子に電気接続され、前記第３ＭＯＳ ＦＥＴの第２端部は地絡され、
前記Ｄ型フリップフロップの出力端子は前記第４ＭＯＳ ＦＥＴの制御端子に電気接続され、前記第４ＭＯＳ ＦＥＴの第１端部は前記スイッチに電気接続され、前記第４ＭＯＳ ＦＥＴの第２端部は地絡される
ことを特徴とする請求項１に記載の電池管理システム用の開閉回路。

【請求項4】

補助遮断回路をさらに備え、
前記補助遮断回路は入力端子、出力端子及び補助遮断信号端子を備え、
前記補助遮断回路の入力端子は前記起動駆動信号出力端子に電気接続され、前記補助遮断回路の出力端子は前記Ｄ型フリップフロップのクリア端子に電気接続され、前記補助遮断回路は前記補助遮断信号端子に入力される信号に基づき、前記スイッチの遮断を制御する前記第２制御信号を出力する
ことを特徴とする請求項３に記載の電池管理システム用の開閉回路。

【請求項5】

前記補助遮断回路はトライオード、第３抵抗、第１コンデンサ及び第５ＭＯＳ ＦＥＴをさらに備え、
前記トライオードの制御端子は前記補助遮断信号端子に電気接続され、前記トライオードの第１端部は前記起動駆動信号出力端子に電気接続され、前記第３抵抗は前記第１コンデンサに並列接続され、前記トライオードの第２端部は前記第３抵抗を介して地絡され、前記トライオードの第２端部は前記第５ＭＯＳ ＦＥＴの制御端子に電気接続され、
前記第５ＭＯＳ ＦＥＴの第１端部は前記Ｄ型フリップフロップのクリア端子に電気接続され、前記第５ＭＯＳ ＦＥＴの第２端部は地絡される
ことを特徴とする請求項４に記載の電池管理システム用の開閉回路。

【請求項6】

前記補助遮断回路は第４抵抗、第５抵抗、第６抵抗及び第７抵抗をさらに備え、
前記起動駆動信号出力端子は前記第４抵抗を介して前記トライオードの第１端部に電気接続され、前記起動駆動信号出力端子は前記第５抵抗を介して前記トライオードの制御端子に電気接続され、前記補助遮断信号端子は前記第６抵抗を介して前記トライオードの制御端子に電気接続され、前記トライオードの第２端部は前記第７抵抗を介して前記第５ＭＯＳ ＦＥＴの制御端子に電気接続される
ことを特徴とする請求項５に記載の電池管理システム用の開閉回路。

【請求項7】

緊急起動回路をさらに備え、
前記緊急起動回路はプッシュスイッチを備え、前記プッシュスイッチの第１端部は地絡され、前記プッシュスイッチの第２端部は前記第２ＭＯＳ ＦＥＴの制御端子に電気接続される
ことを特徴とする請求項３に記載の電池管理システム用の開閉回路。

【請求項8】

前記プッシュスイッチの第２端部は、第８抵抗を介して前記第２ＭＯＳ ＦＥＴの制御端子に電気接続されることを特徴とする請求項７に記載の電池管理システム用の開閉回路。

【請求項9】

前記電源正極端子は第１ダイオードを介して前記第１光結合器の第１端部に電気接続され、前記電源負極端子は第２ダイオードを介して前記第２光結合器の第１端部に電気接続され、
前記電源正極端子と前記電源負極端子の間に第３ダイオードが並列接続され、前記電源正極端子は第１インダクタンスを介して前記第１光結合器の第１端部に電気接続され、
前記電源正極端子は第９抵抗及び第１０抵抗を介して前記電源負極端子に電気接続され、前記電源正極端子は前記第９抵抗を介して前記第１光結合器の第１端部に電気接続される
ことを特徴とする請求項１に記載の電池管理システム用の開閉回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施例は、電子電力技術に関し、特に電池管理システム用の開閉回路に関する。

【背景技術】

【0002】

電池管理システム（Ｂａｔｔｅｒｙ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ、ＢＭＳ）は、電池とユーザーの間をつなぐもので、主要な対象は二次電池であり、主に電池の利用率向上と過充電・過放電防止を目的とする。

【0003】

従来技術の電池管理系の製品は、電池管理システムの開閉制御を実現するために、例えば短押しでの起動及び電源逆接続保護を実現するために、マイクロプロセッサーＭＣＵを使用して開閉信号を制御する。しかし、マイクロプロセッサーを使用するには、それぞれの制御プログラムを書く必要があり、かつ何度もデバッグする必要があり、時間と労力を浪費する。また、マイクロプロセッサーの価格が高くコストがかかる。さらに、マイクロプロセッサーに基づいて設計された開閉電路は拡張されにくく、再利用性が低い。

【0004】

そのため、コストが低く、再利用性が高く、電池管理システムを起動させる際に電源の逆接続によりシステムが短絡することを防止できる逆接続保護機能を備える開閉回路が求められている。

【0005】

発明内容

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明は、電池管理システム用の開閉回路を提供し、ロスが小さく、コストが低く、かつ容易に拡張できるという特徴を開閉回路に持たせることを実現する。

【課題を解決するための手段】

【0007】

本発明の実施例は、電池管理システム用の開閉回路を提供し、駆動信号入力端子、起動駆動信号出力端子、電源端子、電源信号抽出回路、トリガー回路、スイッチを含む。前記駆動信号入力端子は、前記スイッチを介して、前記起動駆動信号出力端子に接続される。前記電源信号抽出回路は、電源端子に接続され、前記電源端子に入力された電源信号に基づいて制御信号を出力する。前記トリガー回路は、前記電源信号抽出回路に電気接続され、前記制御信号の切換えに基づいて前記スイッチの導通または遮断を制御する。

【0008】

さらに、前記電源信号抽出回路は第１光結合器と第２光結合器を含む。前記電源端子は電源正極端子と電源負極端子を含む。前記電源正極端子と電源負極端子はそれぞれ、前記第１光結合器の第１端部と第２端部、また、前記第２光結合器の第２端部と第１端部に電気接続される。前記トリガー回路は第１信号トリガー端子と第２信号トリガー端子を含む。前記第１光結合器の第３端部は前記駆動信号入力端子および前記第１信号トリガー端子に電気接続される。前記第１光結合器の第４端部は地絡される。前記第１光結合器は、前記スイッチの導通を制御する第１制御信号を出力する。前記第２光結合器の第３端部は高レベルの信号端子に電気接続される。前記第２光結合器の第４端部は第１抵抗を介して地絡される。前記第２光結合器の第４端部は前記第２信号トリガー端子に電気接続される。前記第２光結合器は、前記スイッチの遮断を制御する第２制御信号を出力する。

【0009】

さらに、逆接続信号出力端子と第１ＭＯＳ ＦＥＴを含む。前記第２光結合器の第４端部は前記第１ＭＯＳ ＦＥＴの制御端子に電気接続される。前記第１ＭＯＳ ＦＥＴの第１端部は逆接続信号出力端子に電気接続される。前記第１ＭＯＳ ＦＥＴの第２端部は地絡される。

【0010】

さらに、前記トリガー回路は第２ＭＯＳ ＦＥＴ、第３ＭＯＳ ＦＥＴ、シュミットトリガー、Ｄ型フリップフロップと第４ＭＯＳ ＦＥＴを含む。前記第１光結合器の第３端部は前記第２ＭＯＳ ＦＥＴの制御端子に電気接続される。前記第２ＭＯＳ ＦＥＴの第１端部は前記シュミットトリガーの入力端子に電気接続される。前記第２ＭＯＳ ＦＥＴの第２端部は地絡される。前記第２光結合器の第４端部は前記第３ＭＯＳ ＦＥＴの制御端子に電気接続される。前記第３ＭＯＳ ＦＥＴの第１端部は前記Ｄ型フリップフロップのクリア端子に電気接続される。前記第３ＭＯＳ ＦＥＴの第２端部は地絡される。前記Ｄ型フリップフロップの出力端子は前記第４ＭＯＳ ＦＥＴの制御端子に電気接続される。前記第４ＭＯＳ ＦＥＴの第１端部は前記スイッチに電気接続される。前記第４ＭＯＳ ＦＥＴの第２端部は地絡される。

【0011】

さらに、補助遮断回路を含み、前記補助遮断回路は入力端子、出力端子及び、補助遮断信号端子を含む。前記補助遮断回路の入力端子は前記起動駆動信号の出力端子に電気接続され、前記補助遮断回路の出力端子は前記Ｄ型フリップフロップのクリア端子に電気接続される。前記補助遮断回路は、前記補助遮断信号端子に入力される信号に基づいて、前記スイッチの遮断を制御する第２制御信号を出力する。

【0012】

さらに、前記補助遮断回路はトライオード、第３抵抗、第１コンデンサ及び第５ＭＯＳ ＦＥＴを含む。前記トライオードの制御端子は、前記補助遮断信号端子に電気接続され、前記トライオードの第１端部は前記起動駆動信号出力端子に電気接続され、前記第３抵抗は前記第1コンデンサに並列接続される。前記トライオードの第２端部は第３抵抗を介して地絡され、前記第５ＭＯＳ ＦＥＴの制御端子に電気接続される。前記第５ＭＯＳ ＦＥＴの第１端部は前記Ｄ型フリップフロップのクリア端子に電気接続される。前記第５ＭＯＳ ＦＥＴの第２端部は地絡される。

【0013】

さらに、前記補助遮断回路は第４抵抗、第５抵抗、第６抵抗及び第７抵抗を含む。前記起動駆動信号出力端子は、前記第４抵抗を介して前記トライオードの第１端部に電気接続され、前記第５抵抗を介して前記トライオードの制御端子に電気接続される。前記補助遮断信号端子は、前記第６抵抗を介して前記トライオードの制御端子に電気接続される。前記トライオードの第２端部は、前記第７抵抗を介して前記第５ＭＯＳ ＦＥＴの制御端子に電気接続される。

【0014】

さらに、緊急起動回路も含まれる。前記緊急起動回路はプッシュスイッチを含む。前記プッシュスイッチの第１端部は地絡され、前記プッシュスイッチの第２端部は前記第２ＭＯＳ ＦＥＴの制御端子に電気接続される。

【0015】

さらに、前記プッシュスイッチの第２端部は第８抵抗を介して前記第２ＭＯＳ ＦＥＴの制御端子に電気接続される。

【0016】

さらに、前記電源正極端子は、第１ダイオードを介して前記第１光結合器の第１端部に電気接続される。前記電源負極端子は、第２ダイオードを介して第２光結合器の第１端部に電気接続される。

【0017】

前記電源正極端子と前記電源負極端子の間に第３ダイオードが並列接続される。前記電源正極端子は第１インダクタンスを介して前記第１光結合器の第１端部に電気接続される。

【0018】

前記電源正極端子は第９抵抗及び第１０抵抗を介して、前記電源負極端子に電気接続され、前記第９抵抗を介して、前記第１光結合器の第１端部に電気接続される。

【発明の効果】

【0019】

本発明が提供する電池管理システム用の開閉回路は、トリガー回路を介して、電源信号抽出回路が出力するスイッチ開又は閉信号を受信し、開閉信号の統一管理を実現する。開閉回路の拡張が容易で、再利用性も高い。

【図面の簡単な説明】

【0020】

【図1】図１は実施形態における電池管理システム用の開閉回路である。

【0021】

【図2】図２は実施形態における電池管理システム用の別の開閉回路である。

【0022】

【図3】図３は実施形態における電池管理システム用のさらに一つの開閉回路である。

【0023】

【図4】図４は実施形態における電池管理システム用のさらに一つの開閉回路である。

【0024】

【図5】図５は実施形態における電池管理システム用のさらに一つの開閉回路である。

【発明を実施するための形態】

【0025】

本発明について、図面及び実施形態を参照しながら、下記のように詳細に説明する。本明細書に記載される特定の実施形態は本発明を説明するものであり、本発明を限定するものではない。さらに、説明を容易にするため、図面は本発明の全体構造ではなく、関連部分のみを示すものである。

【0026】

実施例１

【0027】

図１は実施形態における電池管理システム用の開閉回路である。図１の通り、当該開閉回路に駆動信号入力端子ＶＬＳＰ、起動駆動信号出力端子Ｏｎ＿Ａｕｘ＿Ｐｗｒ、電源端子ＤＣ＿ＩＮ＋、ＤＣ＿ＩＮ－、電源信号抽出回路１００、トリガー回路２００及びスイッチ３００が含まれる。

【0028】

駆動信号入力端子ＶＬＳＰはスイッチ３００を介して、起動駆動信号出力端子Ｏｎ＿Ａｕｘ＿Ｐｗｒに接続され、電源信号抽出回路１００は電源端子ＤＣ＿ＩＮ＋、ＤＣ＿ＩＮ－に接続され、電源端子ＤＣ＿ＩＮ＋、ＤＣ＿ＩＮ－にアクセスされた電源信号に基づき、制御信号を出力する。トリガー回路２００は電源信号抽出回路１００に電気接続され、トリガー回路２００は制御信号の切換えに基づき、スイッチ３００の開閉を制御する。本実施形態において、駆動信号出力端子Ｏｎ＿Ａｕｘ＿Ｐｗｒは電池管理システムの給電電源に電気接続され、電源信号抽出回路１００は電源端子ＤＣ＿ＩＮ＋、ＤＣ＿ＩＮ－に接続される。電源端子が正常に接続される場合、電源信号抽出回路１００はトリガー回路２００に、スイッチ３００の導通を制御する第１制御信号を出力する。スイッチ３００が導通後、駆動信号出力端子Ｏｎ＿Ａｕｘ＿Ｐｗｒは給電電源に、高レベルの信号を出力し、給電電源及び電池管理システムがオンになる。電源端子が逆接続される場合、電源信号抽出回路１００はトリガー回路２００に、スイッチ３００の遮断を制御する第２制御信号を出力する。スイッチ３００が遮断後、駆動信号出力端子Ｏｎ＿Ａｕｘ＿Ｐｗｒは給電電源に低レベルの信号を出力し、給電電源及び電源管理システムはオフになる。

【0029】

本実施形態では、駆動信号入力端子ＶＳＬＰは、３．０Ｖ～５．５Ｖの電圧信号を提供し、低消費電力ＬＤＯの使用が可能であり、例えば、ＴＰＳ７２３３は当該駆動信号出力端子ＶＳＬＰが入力する電圧を生成し、電気回路の静的消費電力を３０ｕＡ以下にする。電源信号抽出回路１００は、電源端子に接続された電圧で給電し、低消費電力ＬＤＯの電流を消費しない。

【0030】

例示的に、スイッチ３００には、ＭＯＳ ＦＥＴ、トライオード及びリレーが含まれる。具体的に、スイッチ３００の制御端子はトリガー回路２００の出力端子に電気接続され、スイッチ３００の第１端部は駆動信号入力端子ＶＬＳＰに電気接続され、スイッチ３００の第１端部は駆動信号出力端子Ｏｎ＿Ａｕｘ＿Ｐｗｒに電気接続される。

【0031】

例示的に、電源信号抽出回路１００に光結合器が含まれることが可能であり、光結合器の入力端子は電源端子に電気接続される。光結合器の中の光感応トライオードの集電極は制御信号の出力端子として、電源端子が正常に接続される場合、光結合器がオンになり、光感応トライオードの集電極のレベル信号は、トリガー回路２００に出力する、スイッチ３００の導通を制御する制御信号である。電源端子が逆接続される場合、光結合器がオフになり、光感応トライオードの集電極のレベル信号は、トリガー回路２００に出力する、スイッチ３００の遮断を制御する制御信号である。電源信号抽出ユニットは、ＮＭＯＳ ＦＥＴなどのＭＯＳ ＦＥＴを含むこともできる。その際、ＮＭＯＳ ＦＥＴは電源回路に直列接続され、ＮＭＯＳ ＦＥＴのグリッドは、抵抗器を介して電源端子ＤＣ＿ＩＮ＋に電気接続され、電源端子が正常に接続すると、ＮＭＯＳ ＦＥＴがオンになり、ＮＭＯＳ ＦＥＴのドレインのレベル信号は、トリガー回路２００に出力するスイッチ３００の導通を制御する制御信号になり、電源端子が逆接続されると、ＮＭＯＳ ＦＥＴはオフになり、ＮＭＯＳ ＦＥＴのドレインのレベル信号は、トリガー回路２００に出力するスイッチ３００の遮断を制御する制御信号になる。トリガー回路２００は、ＡＮＤ／ＮＯＴゲート素子を含むことができる。例えば、ＡＮＤゲート７４ＬＳ０８を含む場合、ＡＮＤゲートの一つの入力端子は基準レベルに接続され、もう一つの入力端子は電源信号抽出回路１００の出力端子に電気接続され、ＡＮＤゲートの出力端子はスイッチ３００の制御端子に電気接続される。

【0032】

例示的に、電源信号抽出回路１００は複数の光結合器を含むことができる。例えば、二つの光結合器を使用することが可能で、二つの光結合器の入力端子と電源端子ＤＣ＿ＩＮ＋、ＤＣ＿ＩＮ－の接続を逆にする。こうすると、電源端子を正常に接続するとき、そのうちの一つの光結合器を介してトリガー回路２００にスイッチ３００の導通を制御する制御信号を出力し、電源端子が逆接続するとき、もう一つの光結合器を介してトリガー回路にスイッチ３００の遮断を制御する制御信号を出力する。トリガー回路２００は、シュミットトリガーとＤ型フリップフロップを含むことも可能で、シュミットトリガーの出力端子はＤ型フリップフロップのクロック端子に電気接続され、Ｄ型フリップフロップの出力端子はスイッチ３００の制御端子に電気接続され、スイッチ３００の導通信号を出力する光結合器の集電極はシュミットトリガーの入力端子に電気接続され、スイッチ３００の遮断信号を出力する光結合器のエミッターはＤ型フリップフロップのクリア端子に電気接続される。光結合器の導通状態が変わると、シュミットトリガーはＤ型フリップフロップに立ち上がりエッジ信号を出力し、また、Ｄ型フリップフロップからスイッチ３００の開閉を制御する信号を出力する。

【0033】

本実施形態における開閉電気回路は、トリガー回路２００を介して電源信号抽出回路１００から出力する開閉信号を受信する。そのうち、トリガー回路２００が使用するデバイスにはＡＮＤ／ＮＯＴゲート素子、シュミットトリガーまたはＤ型フリップフロップが含まれ、電気回路を設計する際、電源信号抽出回路１００が出力する信号を前記デバイスの入力ピンに接続することにより、開閉電気回路の統一管理を実現すると同時に、開閉回路は容易に拡張でき、例えば、外部の回路の出力を制御する開閉制御信号などのほかの制御信号を、直接に前記のデバイスの入力ピンに接続することにより、開閉回路の機能を高めることが可能である。開閉回路の全体的な設計コストが低く、再利用性が高い。

【0034】

図２は実施形態における別の電池管理システム用の開閉回路である。図２の通り、好ましくは、電源信号抽出回路１００には第１光結合器Ｕ１、第２光結合器Ｕ２が含まれ、電源端子には電源正極端子ＤＣ＿ＩＮ＋及び電源負極端子ＤＣ＿ＩＮ－が含まれ、電源正極端子ＤＣ＿ＩＮ＋と電源負極端子ＤＣ＿ＩＮ－はそれぞれ第１光結合器Ｕ１の第１端部と第２端部に電気接続され、電源正極端子ＤＣ＿ＩＮ＋は電源負極端子ＤＣ＿ＩＮ－はそれぞれ第２光結合器Ｕ２の第２端部及び第１端部に電気接続される。トリガー回路２００には第１信号トリガー端子Ｓ１及び第２信号トリガー端子Ｓ２が含まれ、第１光結合器Ｕ１の第３端子は駆動信号入力端子ＶＬＳＰ及び第１信号トリガー端子Ｓ１に電気接続され、第１光結合器Ｕ１の第４端部は地絡され、第１光結合器Ｕ１はスイッチ３００の導通を制御する制御信号を出力することに使用され、第２光結合器Ｕ２の第３端部は高レベルの信号端子Ｖ１に電気接続され、第２光結合器Ｕ２の第４端部は第１抵抗Ｒ１５を介して地絡され、第２光結合器の第４端部は第２信号トリガー端子Ｓ２に電気接続され、第２光結合器Ｕ２はスイッチ３００の遮断を制御する制御信号を出力する。

【0035】

図２の電源信号抽出回路１００には２つの光結合器が含まれ、電源端子が正常に接続すると、第１光結合器Ｕ１はオンになり、第２光結合器Ｕ２がオフになり、Ｕ１がオンになると、第１信号トリガー端子Ｓ１は高レベルから低レベルになり、トリガー回路２００は第１信号トリガー端子Ｓ１を介して第１光結合器Ｕ１から出力する制御信号を受信する。電源端子が逆接続されると、第１光結合器Ｕ１はオフになり、第２光結合器Ｕ２はオンになり、Ｕ２はオンになると、第２信号トリガー端子Ｓ２は低レベルの信号から高レベルの信号になり、トリガー回路２００は第２信号トリガー端子Ｓ２を介して第２光結合器Ｕ２が出力する制御信号を受信する。例示的に、トリガー回路２００はＡＮＤゲート素子を使用し、スイッチ３００はＰＭＯＳ ＦＥＴを使用し、ＡＮＤゲート素子の参考端子は高レベルの信号に接続され、ＡＮＤゲートの入力端子は第１信号トリガー端子Ｓ１及び第２信号トリガー端子Ｓ２に電気接続され、ＡＮＤゲート素子の出力端子はＰＭＯＳ ＦＥＴの制御端子に電気接続され、第１光結合器Ｕ１がオンになると、ＡＮＤゲート素子の入力端子は低レベルの信号で、ＡＮＤゲート素子の出力端子は低レベルを出力し、その際、ＰＭＯＳ ＦＥＴがオンになり、駆動信号出力端子Ｏｎ＿Ａｕｘ＿Ｐｗｒは給電電源に高レベルの信号を出力し、給電電源はオンになり、電池管理システムが起動する。第２光結合器Ｕ２がオンになると、ＡＮＤゲート素子の入力端子は高レベルになり、ＡＮＤゲート素子の出力端子は高レベルを出力し、その際、ＰＭＯＳ ＦＥＴがオフになり、駆動信号出力端子Ｏｎ＿Ａｕｘ＿Ｐｗｒは給電電源に低レベルの信号を出力し、給電電源がオフになり、電池管理システムが遮断する。

【0036】

図２の通り、オプションとして、逆接続信号出力端子ＲＥＶＥＲＳＥ＿ＯＵＴと第１ＭＯＳ ＦＥＴ Ｔ１が含まれ、第２光結合器Ｕ２の第４端部は第１ＭＯＳ ＦＥＴ Ｔ１の制御端子に電気接続され、第１ＭＯＳ ＦＥＴ Ｔ１の第１端部は逆接続信号出力端子ＲＥＶＥＲＳＥ＿ＯＵＴに電気接続され、第１ ＭＯＳ ＦＥＴ Ｔ１の第２端子は地絡される。

【0037】

第２光結合器Ｕ２がオンになると、第１ＭＯＳ ＦＥＴ Ｔ１のグリッドの信号レベルは低レベルから高レベルに変わり、第１ＭＯＳ ＦＥＴ Ｔ１がオンになり、逆接続信号出力端子ＲＥＶＥＲＳＥ＿ＯＵＴの信号レベルは高レベルから低レベルに変わる。逆接続信号出力端子ＲＥＶＥＲＳＥ＿ＯＵＴの信号レベルの変化により、電源端子の逆接続の有無を検査できる。

【0038】

図２の通り、好ましくは、電源正極端子ＤＣ＿ＩＮ＋は第１ダイオードＤ２を介して第１光結合器Ｕ１の第一端子に電気接続され、電源負極端子ＤＣ＿ＩＮ－は第２ダイオードＤ３を介して第２光結合器Ｕ２の第１端部に電気接続され、電源正極端子ＤＣ＿ＩＮ＋と電源負極端子ＤＣ＿ＩＮ－の間に第３ダイオードＤ１が並列接続され、電源正極端子ＤＣ＿ＩＮ＋は第９抵抗Ｒ１２及び第１インダクタンスＬ１を介して第１光結合器Ｕ１の第１端部に電気接続され、電源正極端子ＤＣ＿ＩＮ＋は第９抵抗Ｒ１２及び第１０抵抗Ｒ１６を介して電源負極端子ＤＣ＿ＩＮ＋に電気接続される。

【0039】

光結合器を使用することにより、信号抽出回路、トリガー回路２００及びスイッチ３００の間の電圧絶縁を実現すると同時に、第３ダイオードＤ１及び第１インダクタＬ１を併せ用いて、落雷で発生するサージを吸収するための避雷構造を構成する。第９抵抗器Ｒ１２、第１０抵抗器Ｒ１６、第１ダイオードＤ２及び第２ダイオードＤ３を介して、第１光結合器Ｕ１、第２光結合器Ｕ２に接続される電圧の安定を実現する。

【0040】

図３は実施形態におけるさらに一つの電池管理システム用の開閉回路である。図３の通り、好ましくは、トリガー回路２００に第２ＭＯＳ ＦＥＴ Ｔ２、第３ＭＯＳ ＦＥＴ Ｔ３、シュミットトリガーＵ３、Ｄ型フリップフロップＵ４及び第４ＭＯＳ ＦＥＴ Ｔ４が含まれ、第１光結合器Ｕ１の第３端部は第２ ＭＯＳ ＦＥＴ Ｔ２の制御端子に電気接続され、第２ ＭＯＳ ＦＥＴ Ｔ２の第１端部はシュミットトリガーＵ３の入力端子Ａに電気接続され、第２ ＭＯＳ ＦＥＴ Ｔ２の第２端部は地絡される。第２光結合器Ｕ２の第４端部は第３ ＭＯＳ ＦＥＴ Ｔ３の制御端子に電気接続され、第３ ＭＯＳ ＦＥＴ Ｔ３の第１端部はＤ型フリップフロップＵ４のクリア端子ＣＬＲ＃に電気接続され、第３ＭＯＳ ＦＥＴ Ｔ３の第２端部は地絡される。Ｄ型フリップフロップＵ４の出力端子Ｑは第４ＭＯＳ ＦＥＴの制御端子に電気接続され、第４ＭＯＳ ＦＥＴ Ｔ４の第１端部はスイッチ３００に電気接続され、第４ＭＯＳ ＦＥＴ Ｔ４の第２端部は地絡される。これらのうち、第２ＭＯＳ ＦＥＴ Ｔ２、第３ＭＯＳ ＦＥＴ Ｔ３、第４ＭＯＳ ＦＥＴ Ｔ４はＮＭＯＳ ＦＥＴであり、スイッチ３００はＰＭＯＳ ＦＥＴである。

【0041】

図３の通り、初期状態では、電源端子に電圧がなく、光結合器がオンにならず、ネットワーク内のＶ１＿Ｇポイントは高レベルで、Ｕ３＿Ａポイントは低レベルで、シュミットトリガーＵ３の出力端子Ｏは低レベルである。電源端子が正常に接続される場合、第１光結合器Ｕ１がオンになり、Ｖ１＿Ｇのレベルがプルダウンされ、第２ＭＯＳ ＦＥＴ Ｔ２がオフになり、Ｕ３＿Ａポイントの電位は０から１に切換えられる。当該信号はシュミットトリガーＵ３のシェーピングを介して急な立ち上がりエッジレベルを生成し、レベル信号をＤ型フリップフロップＵ４に出力する。これは、Ｄ型フリップフロップＵ４にクロック信号を出力することに相当する。Ｄ型フリップフロップＵ４の出力端子Ｑは高レベルを出力し、第４ＭＯＳ ＦＥＴ Ｔ４がオンになり、スイッチ３００がオンになり、ＶＳＬＰ電圧がＯｎ＿Ａｕｘ Ｐｗｒ信号端子に出力され、システム電源がアクティブになる。電源端子が逆接続される場合、第２光結合器Ｕ２はオンになり、第３ＭＯＳ ＦＥＴ Ｔ３のグリッドのレベルは低レベルから高レベルになり、第３ＭＯＳ ＦＥＴ Ｔ３がオンになり、Ｄ型フリップフロップＵ４のクリア端子ＣＬＲ＃の電気レベルがプルダウンされ、Ｄ型フリップフロップＵ４の出力端子Ｑは低レベルを出力し、第４ＭＯＳ ＦＥＴ Ｔ４がオフになり、スイッチ３００がオフになり、システム電源が遮断する。

【0042】

シュミットトリガーを利用して、電源端子が正常に接続される際に生成する立ち上がりエッジ信号を抽出し、電源導通の起動を実現し、開閉回路の安定性を向上させる。

【0043】

図４は実施形態におけるさらに一つの電池管理システム用の開閉回路である。図５は実施形態におけるさらに一つの電池管理システム用の開閉回路である。図４及び図５を参照すると、オプションとして、開閉回路に補助遮断回路４００を含む。補助遮断回路４００には、出力端子Ｓ３、出力端子Ｓ４及び補助遮断回路の信号端子ＣＰＵ＿ＳＨＵＴが含まれる。補助遮断回路４００の入力端子Ｓ３は起動駆動信号出力端子Ｏｎ＿Ａｕｘ＿Ｐｗｒに電気接続される。補助遮断回路４００の出力端子Ｓ４はトリガー回路２００に電気接続され、具体的に、Ｄ型フリップフロップＵ４のクリア端子ＣＬＲ＃に電気接続される。補助遮断回路４００は補助遮断信号端子ＣＰＵ＿ＳＨＵＴに入力される信号に基づき、スイッチ３００の遮断を制御する制御信号を出力する。

【0044】

図５を参照すると、具体的に、補助遮断回路４００にはトライオードＴ５、第３抵抗Ｒ１８、第１コンデンサＣ５０及び第５ＭＯＳ ＦＥＴ Ｔ６を含む。トライオードＴ５の制御端子は補助遮断信号端子ＣＰＵ＿ＳＨＵＴに電気接続され、トライオードＴ５の第１端部は起動駆動信号出力端子Ｏｎ＿Ａｕｘ＿Ｐｗｒに電気接続され、第３抵抗Ｒ１８は第１コンデンサＣ５０に並列接続され、トライオードＴ５の第２端部は第３抵抗Ｒ１８を介して地絡され、トライオードの第２端部は第５ＭＯＳ ＦＥＴの制御端子に電気接続され、第５ＭＯＳ ＦＥＴ Ｔ６の第１端部はＤ型フリップフロップＵ４のクリア端子ＣＬＲ＃に電気接続され、第５ＭＯＳ ＦＥＴ Ｔ６の第２端部は地絡される。これらのうち、トライオードＴ５はＰＮＰトライオードで、第５ＭＯＳ ＦＥＴ Ｔ６はＮＭＯＳ ＦＥＴである。

【0045】

外部遮断信号が補助遮断信号端子ＣＰＵ＿ＳＨＵＴから入力され、入力される電気レベルが低レベルである場合、トライオードＴ５はオンになり、Ｖ５＿Ｇポイントが高レベルで、第５ＭＯＳ ＦＥＴ Ｔ６がオンになり、Ｄ型フリップフロップＵ４のクリア端子ＣＬＲ＃の電気レベルがプルダウンされ、Ｄ型フリップフロップＵ４の出力端子Ｑは低レベルを出力し、第４ＭＯＳ ＦＥＴ Ｔ４がオフになり、スイッチ３００がオフになり、システム電源が遮断する。

【0046】

図５を参照すると、オプションとして、補助遮断回路４００には、第４抵抗Ｒ８、第５抵抗Ｒ９、第６抵抗Ｒ１０及び第７抵抗Ｒ８５も含まれ、起動駆動信号出力端子Ｏｎ＿Ａｕｘ＿Ｐｗｒは第４抵抗Ｒ８を介してトライオードＴ５の第１端部に電気接続され、起動駆動信号出力端子Ｏｎ＿Ａｕｘ＿Ｐｗｒは第５抵抗Ｒ９を介してトライオードＴ５の制御端子に電気接続され、補助遮断信号端子ＣＰＵ＿ＳＨＵＴは第６抵抗Ｒ１０を介してトライオードＴ５の制御端子に電気接続され、トライオードＴ５の第２端部は第７抵抗Ｒ８５を介して第５ＭＯＳ ＦＥＴ Ｔ５の制御端子に電気接続される。そのうち、第４抵抗Ｒ８、第５抵抗Ｒ９は電流制限抵抗器として使用され、第６抵抗Ｒ１０はプルダウン抵抗器として使用され、第７抵抗Ｒ８５はプルアップ抵抗器として使用される。

【0047】

図４及び図５を参照すると、開閉回路には緊急起動回路５００も含まれ、緊急起動回路５００にはプッシュスイッチＫ１が含まれ、プッシュスイッチＫ１の第１端部は地絡され、プッシュスイッチＫ１の第２端部は第２ＭＯＳ ＦＥＴ Ｔ２の制御端子に電気接続される。

【0048】

緊急起動回路５００は電源端子に電圧入力のない状況に使用され、特殊な場合では、プッシュスイッチＫ１を介して緊急にシステム電源を起動することもできる。プッシュスイッチＫ１がオフすると、Ｖ１＿Ｇのレベルがプルダウンされ、第２ＭＯＳ ＦＥＴ Ｔ２はオフになり、Ｕ３＿Ａポイントの電位は０から１に切換わり、当該信号はシュミットトリガーＵ３のシェーピングを介して急な立ち上がりエッジレベルを生成し、レベル信号をＤ型フリップフロップＵ４に出力する。これは、Ｄ型フリップフロップＵ４にクロック信号を出力することに相当する。 Ｄ型フリップフロップＵ４の出力端子Ｑは高レベルを出力し、第４ ＭＯＳ ＦＥＴ Ｔ４がオンになり、スイッチ３００がオンになり、ＶＳＬＰ電圧がＯｎ＿Ａｕｘ Ｐｗｒ信号端子に送信され、システム電源がアクティブになる。

【0049】

好ましくは、プッシュスイッチＫ１の第２端部は第８抵抗Ｒ１を介して第２ＭＯＳ ＦＥＴ Ｔ２の制御端子に電気接続される。第８抵抗Ｒ１を通して第２ＭＯＳ ＦＥＴ Ｔ２の干渉防止能力を向上させる。

【0050】

留意すべき点として、前記内容は本発明の比較的好ましい実施形態及びそれに適用される技術原理に限って述べたことが挙げられる。当業者は、本発明が本明細書に記載される特定の実施形態に限定されないことを理解できる。当業者は本発明の保護範囲を逸脱せず、各種の顕著な変更、再調整及び置換を行うことができる。 したがって、本発明は上記実施形態により詳細に説明したが、本発明は上記内容に限定されるものではない。本発明の概念を逸脱しない場合、他の同等の実施形態を含むことができる。また、本発明の範囲は添付の請求項によって決定される。

【図1】

【図2】

【図3】

【図4】

【図5】