特許 7541768 半導体電界効果トランジスタ、それを含む電力増幅器、およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-21

(45)【発行日】2024-08-29

(54)【発明の名称】半導体電界効果トランジスタ、それを含む電力増幅器、およびその製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20240822BHJP

   H01L 29/778 20060101ALI20240822BHJP

   H01L 29/812 20060101ALI20240822BHJP

【ＦＩ】

H01L29/80 H

【請求項の数】 11

(21)【出願番号】P 2023013661

(22)【出願日】2023-01-31

(65)【公開番号】P2023134363

(43)【公開日】2023-09-27

【審査請求日】2023-01-31

(31)【優先権主張番号】111109266

(32)【優先日】2022-03-14

(33)【優先権主張国・地域又は機関】TW

(73)【特許権者】

【識別番号】523034852

【氏名又は名称】超赫科技股▲分▼有限公司

(74)【代理人】

【識別番号】110002848

【氏名又は名称】弁理士法人ＮＩＰ＆ＳＢＰＪ国際特許事務所

(72)【発明者】

【氏名】▲呉▼ 展興

【審査官】岩本 勉

(56)【参考文献】

【文献】米国特許第０５２６２６６０（ＵＳ，Ａ）

【文献】米国特許第０９２３１０６４（ＵＳ，Ｂ１）

【文献】特開２０１４－２１２２１７（ＪＰ，Ａ）

【文献】特開平０４－１００２４７（ＪＰ，Ａ）

【文献】特開２００３－１０９９７３（ＪＰ，Ａ）

【文献】特開２０１８－２０６９９４（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１４／０３１２３５７（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１８／０３５０９６３（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／８１２

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２１／３３８

(57)【特許請求の範囲】

【請求項1】

半導体電界効果トランジスタであって、
チャネル層と、
該チャネル層の上方に設けられるバリア層と、
該バリア層の上方に設けられるゲートと、
それぞれ該ゲートの両端に設けられるソースおよびドレインとを、含み、
該チャネル層および該バリア層が異なる材料からなり、該チャネル層の該バリア層寄り位置に二次元電子ガス領域が設けられ、
該チャネル層が、該二次元電子ガス領域の境界に設けられるｎ型ドープ層をさらに含み、
該ｎ型ドープ層は、１．５＊１０ ^１２ ～６＊１０ ^１２ ｎｓ＊ｃｍ ^－２ の電子面積濃度を有し、該ｎ型ドープ層は、電子濃度が１．５＊１０ ^１９ ～３＊１０ ^１９ ｎｓ＊ｃｍ ^－３ の高濃度電子群を含む、半導体電界効果トランジスタ。

【請求項2】

該ｎ型ドープ層は、シリコンドーパントを含む、請求項１に記載の半導体電界効果トランジスタ。

【請求項3】

該ｎ型ドープ層と、該チャネル層および該バリア層の接触面との間の距離は、６０～１００オングストロームである、請求項１に記載の半導体電界効果トランジスタ。

【請求項4】

該チャネル層は非意図的にドープされたかまたはドープされていないＧａＮからなり、該バリア層は非意図的にドープされたかまたはドープされていないＡｌＧａＮからなる、請求項１に記載の半導体電界効果トランジスタ。

【請求項5】

該バリア層に設けられるパッシベーション層をさらに含み、かつ該パッシベーション層が該ソース、該ゲートおよび該ドレインのそれぞれの上面の少なくとも一部を覆う、請求項１に記載の半導体電界効果トランジスタ。

【請求項6】

該チャネル層の下方に設けられるバッファ層をさらに含む、請求項１に記載の半導体電界効果トランジスタ。

【請求項7】

変調ドープ電界効果トランジスタ（Ｍｏｄｕｌａｔｉｏｎ－Ｄｏｐｅｄ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、ＭＯＤＦＥＴ）、高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、ＨＥＭＴ）、金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、ＭＯＳＦＥＴ）、金属半導体電界効果トランジスタ（Ｍｅｔａｌ Ｅｐｉｔａｘｉａｌ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、ＭＥＳＦＥＴ）または金属絶縁体半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、ＭＩＳＦＥＴ）である、請求項１～６のいずれか一項に記載の半導体電界効果トランジスタ。

【請求項8】

請求項１～６のいずれか一項に記載の半導体電界効果トランジスタを含む、電力増幅器。

【請求項9】

基板の上方にバッファ層を形成するステップと、
該バッファ層の上方にチャネル層を形成して、該チャネル層内にｎ型ドープ層を形成するステップと、
該チャネル層の上方にバリア層を形成するステップと、
該バリア層の上方にゲートを形成して、該ゲートの両端にそれぞれソースとドレインを形成されるステップとを、含み、
該ｎ型ドープ層は、１．５＊１０ ^１２ ～６＊１０ ^１２ ｎｓ＊ｃｍ ^－２ の電子面積濃度を有し、該ｎ型ドープ層は、電子濃度が１．５＊１０ ^１９ ～３＊１０ ^１９ ｎｓ＊ｃｍ ^－３ の高濃度電子群を含む、半導体電界効果トランジスタの製造方法。

【請求項10】

該ｎ型ドープ層は、シリコンドーパントでドープすることによって形成される、請求項９に記載の半導体電界効果トランジスタの製造方法。

【請求項11】

該ｎ型ドープ層の形成位置と、該チャネル層および該バリア層の接触面との間の距離は、約６０～１００オングストロームである、請求項９または１０に記載の半導体電界効果トランジスタの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、主に半導体装置に関するが、これに限定されるものではなく、特に半導体電界効果トランジスタ、それを含む電力増幅器、およびその製造方法に関する。

【背景技術】

【0002】

ワイヤレス通信システムおよびモバイルデバイスの活発な開発と普及に伴い、無線周波数（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ、 ＲＦ）パワーコンポーネントに対する業界の需要が徐々に増加している。特に５Ｇインフラストラクチャの応用市場では、コストを削減し、効率を改善し、帯域幅を拡大するために、優れた無線周波数コンポーネントが不可欠な役割を果たしている。

【0003】

半導体電界効果トランジスタのうち、窒化アルミニウムガリウム（ＡｌＧａＮ）／窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒｓ、 ＨＥＭＴｓ）は、オン抵抗が低く、電流密度が高く、ブレークダウン電圧が大きいという利点があるため、無線周波数パワーコンポーネントの一般的な技術オプションと見なされている。上記の優れた特性は、主に、広いバンドギャップ（ｂａｎｄｇａｐ）、高い臨界電界（ｃｒｉｔｉｃａｌ ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ）、高い電子飽和速度（ｓａｔｕｒａｔｉｏｎ ｖｅｌｏｃｉｔｙ）など、ＧａＮの優れた材料特性によるものである。さらに、ＧａＮの自発分極効果により、ドープなしでＡｌＧａＮ／ＧａＮの異種構造の界面ブロックに二次元電子ガス（ｔｗｏ ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓｅｓ、 ２ＤＥＧ）が誘起される。これにより、ＡｌＧａＮ／ＧａＮ ＨＥＭＴｓは、非常に低いオン抵抗で高電流を出力して動作できる。

【0004】

一方で、電力増幅器の線形性（ｌｉｎｅａｒｉｔｙ）も無線通信の関連分野では非常に重要な指標である。改善された線形性により、パワーコンポーネントの異なる周波数信号間の相互変調歪み（ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ ｄｉｓｔｏｒｔｉｏｎ）、特に３次相互変調歪み（ｔｈｉｒｄ－ｏｒｄｅｒ ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ ｄｉｓｔｏｒｔｉｏｎ）を低減可能であり、さらに通信システムのノイズを低減することができる。研究によると、ゲート－ソース間電圧（Ｖ_ｇｓ）に対するコンポーネントのトランスコンダクタンス（ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ、 ｇ_ｍ）の数値分布がより滑らか／均一であるほどか、または、

の値が小さいほど、そのコンポーネントの線形性が優れている。

【発明の概要】

【0005】

発明の概要は、本発明の簡略化された要約を提供して、読者に本発明の基本的な理解を提供することを目的とする。この発明の概要は、本発明の網羅的な概観ではなく、本発明の実施例の重要または主要なコンポーネントを特定すること、または本発明の範囲を限定することを意図するものではない。

【0006】

本発明者らは、従来の半導体電界効果トランジスタが、Ｖｇｓ値の特定の範囲内でｇｍの少なくとも一部の顕著なピークを示すことが多く、線形性が低いという懸念につながることを発見した。本発明者らはさらに、トランジスタ内の電子濃度の空間分布が、Ｖｇｓに対するｇｍの数値分布と高い相関関係を持っていることを発見した。前記トランジスタ内の電子は、特に、次のようなチャネル層内の電子群を指し、ポテンシャルエネルギー井戸に閉じ込められた二次元電子ガス（ｔｗｏ ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓｅｓ、 ２ＤＥＧ）またはドープによって形成されたドープチャネル（ｄｏｐｅｄ ｃｈａｎｎｅｌ）などがある。本発明者らは、前記電子群の分布を調整することによって、ゲート－ソース間電圧に対するコンポーネントのトランスコンダクタンスの数値分布を効果的に調整することができ、それによってコンポーネントの線形性をさらに改善できると考えている。これを考慮して、本発明は、半導体電界効果トランジスタを提供し、そのチャネル層には、ｎ型ドープ層が設けられ、前記ｎ型ドープ層が、トランジスタ内の電子濃度の空間分布を変更させるために使用され、それによってコンポーネント全体のＲＦ線形性を改善し、それにより製造された半導体電界効果トランジスタは、電荷を調整することによって閾値電圧を制御できるだけでなく、その抵抗を低減することもできる。

【0007】

具体的には、本発明は、チャネル層、バリア層、ゲート、ソースおよびドレインを含む半導体電界効果トランジスタを提供する。該バリア層は、該チャネル層の上方に設けられ、かつ該チャネル層および該バリア層が異なる材料からなり、該チャネル層の該バリア層寄り位置に二次元電子ガス領域があり、該ゲートが該バリア層の上方に設けられ、該ソースおよび該ドレインがそれぞれ該ゲートの両端に設けられ、該チャネル層が、該二次元電子ガス領域の境界に設けられるｎ型ドープ層をさらに含む。

【0008】

本発明の一実施例によれば、該ｎ型ドープ層は、シリコンドーパントを含む。

【0009】

本発明の一実施例によれば、該ｎ型ドープ層は、１．５＊１０^１２～６＊１０^１２ ｎｓ＊ｃｍ^－２の電子面積濃度を有し、該ｎ型ドープ層は、電子濃度が１．５＊１０^１９～３＊１０^１９ ｎｓ＊ｃｍ^－３の高濃度電子群を含む。

【0010】

本発明の一実施例によれば、該ｎ型ドープ層と、該チャネル層および該バリア層の接触面との間の距離は、６０～１００オングストロームである。

【0011】

本発明の一実施例によれば、該チャネル層は、非意図的にドープされたかまたはドープされていないＧａＮからなり、該バリア層は、非意図的にドープされたかまたはドープされていないＡｌＧａＮからなる。

【0012】

本発明の一実施例によれば、前記半導体電界効果トランジスタは、該バリア層に設けられるパッシベーション層をさらに含み、かつ該パッシベーション層が該ソース、該ゲートおよび該ドレインのそれぞれの上面の少なくとも一部を覆う。

【0013】

本発明の一実施例によれば、前記半導体電界効果トランジスタは、該チャネル層の下方に設けられるバッファ層をさらに含む。

【0014】

本発明のいくつかの実施例によれば、前記半導体電界効果トランジスタは、変調ドープ電界効果トランジスタ（Ｍｏｄｕｌａｔｉｏｎ－Ｄｏｐｅｄ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、 ＭＯＤＦＥＴ）、高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、 ＨＥＭＴ）、金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、 ＭＯＳＦＥＴ）、金属半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、 ＭＥＳＦＥＴ）または金属絶縁体半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、 ＭＩＳＦＥＴ）である。

【0015】

本発明の別の態様は、上述の半導体電界効果トランジスタを含む電力増幅器を提供する。

【0016】

本発明のさらに別の態様は、半導体電界効果トランジスタの製造方法であって、基板の上方にバッファ層を形成するステップと、該バッファ層の上方にチャネル層を形成し、該チャネル層にｎ型ドープ層を形成するステップと、該チャネル層の上方にバリア層を形成するステップと、該バリア層の上方にゲートを形成し、該ゲートの両端にそれぞれソースとドレインを形成するステップとを、含む方法を提供する。

【0017】

本発明の一実施例によれば、該ｎ型ドープ層は、シリコンドーパントでドープすることによって形成される。

【0018】

本発明の一実施例によれば、形成された後の該ｎ型ドープ層は、１．５＊１０^１２～６＊１０^１２ ｎｓ＊ｃｍ^－２の電子面積濃度を有し、該ｎ型ドープ層は、電子濃度が１．５＊１０^１９～３＊１０^１９ ｎｓ＊ｃｍ^－３の高濃度電子群を含む。

【0019】

本発明の一実施例によれば、該ｎ型ドープ層の形成位置と、該チャネル層とおよび該バリア層の接触面との間の距離は、約６０～１００オングストロームである。

【0020】

本発明の別の態様は、本発明の半導体電界効果トランジスタを含む線形電力増幅器を提供する。

【0021】

本発明によって提供される半導体電界効果トランジスタおよびその製造方法の利点は、次のとおりである。チャネル層内に設けられるｎ型ドープ層を介して、トランジスタ内の電子分布を変え、例えば、二次元電子ガス周囲の空間の電子濃度を変えて、コンポーネントのＲＦ線形性を実際に改善し、それにより、電荷の調整によって閾値電圧を制御し、その抵抗を下げることができる。したがって、本発明は、様々な半導体電界効果トランジスタの本来の利点を保持するだけでなく、優れた線形性を有し、高周波電力増幅器の関連分野に適用される本発明の潜在的価値をさらに高める。

【図面の簡単な説明】

【0022】

本発明の上記および他の目的、特徴、利点、および実施例をより容易に理解させるために、添付図面の説明は以下のとおりである。

【0023】

【図1】従来の半導体装置の層体断面図である。

【図2a】従来の半導体装置による特性解析図である。

【図2b】従来の半導体装置による特性解析図である。

【図2c】従来の半導体装置による特性解析図である。

【図2d】従来の半導体装置による特性解析図である。

【図2e】従来の半導体装置による特性解析図である。

【図3a】本発明の一実施例による特性解析図である。

【図3b】本発明の一実施例による特性解析図である。

【図3c】本発明の一実施例による特性解析図である。

【図3d】本発明の一実施例による特性解析図である。

【図4】本発明の様々な実施例による半導体装置の層体断面図である。

【図5】本発明の様々な実施例による半導体装置の層体断面図である。

【図6】本発明の様々な実施例による半導体装置の層体断面図である。

【図7】本発明の様々な実施例による半導体装置の層体断面図である。

【図8】本発明の様々な実施例による半導体電界効果トランジスタの製造を示すフローチャートである。

【0024】

図面中の様々な特徴およびコンポーネントは、一定の縮尺で描かれておらず、一般的な慣行に従って、本発明に関連する具体的な特徴およびコンポーネントを最もよく示すように描かれている。さらに、異なる図面間で類似のコンポーネントおよび部品を同一または類似の参照番号で示すことにする。

【発明を実施するための形態】

【0025】

本発明の説明をより詳細かつ完全なものにするために、以下では、本発明の実施形態および具体的な実施例について例示的な説明を提供するが、これは、本発明の具体的な実施例を実装または使用する唯一の形ではない。本明細書および添付の特許出願の範囲において、文脈上別段の指示がない限り、「一」および「該」は複数形と解釈することもできる。また、本明細書および添付の特許出願の範囲において、特に別段の指示がない限り、「何かに設けられる」とは、付着または他の形態によって何かの表面に直接的または間接的に接触するものと見なすことができ、該表面の定義は、明細書の文脈／段落の意味および本発明が属する分野の常識に従って判断されるべきである。

【0026】

本発明を定義するために使用される数値範囲およびパラメータは近似値であるにもかかわらず、具体的な実施例に示される数値は可能な限り正確に示されている。ただし、数値には、個々のテスト方法による標準偏差が本質的に含まれている。本明細書で使用される場合、「約」は一般に、実際の値が特定の値または範囲の±１０％、５％、１％、または０．５％以内にあると意味する。あるいは、「約」という言葉は、本発明が属する分野の当業者によって決定されるように、実際の値が平均値の許容可能な標準誤差内にあることを意味する。したがって、特に断りのない限り、本明細書および添付の特許出願の範囲に開示されている数値パラメータは、おおよその数値であり、必要に応じて変更することができる。少なくとも、これらの数値パラメーターは、示されている有効桁数と、通常の丸めを適用して得られた数値を意味すると解釈する必要がある。

【0027】

本発明は、半導体電界効果トランジスタ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）およびその製造方法に関し、該半導体電界効果トランジスタは、好ましくは化合物半導体電界効果トランジスタであり、より好ましくは窒化アルミニウムガリウム（ＡｌＧａＮ）／窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒｓ、 ＨＥＭＴｓ）である。ただし、異なる実施例によって、該半導体電界効果トランジスタは、変調ドープ電界効果トランジスタ（Ｍｏｄｕｌａｔｉｏｎ－Ｄｏｐｅｄ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、 ＭＯＤＦＥＴ）、金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、 ＭＯＳＦＥＴ）、金属半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、 ＭＥＳＦＥＴ）または金属絶縁体半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、 ＭＩＳＦＥＴ）であっても良い。具体的には、本明細書のいわゆる金属酸化物半導体電界効果トランジスタは、ｎ型またはｐ型のシリコン金属酸化物半導体電界効果トランジスタ（Ｓｉ－ＭＯＳＦＥＴ）あるいはｎ型またはｐ型炭化ケイ素金属酸化物半導体電界効果トランジスタ（ＳｉＣ－ＭＯＳＦＥＴ）であってもよく、該半導体電界効果トランジスタは平面トランジスタまたは非平面トランジスタであり、例えば、フィン電界効果トランジスタ（Ｆｉｎ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、ＦｉｎＦＥＴ）、または、ゲートオールアラウンド電界効果トランジスタ（Ｇａｔｅ－Ａｌｌ－Ａｒｏｕｎｄ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、ＧＡＡＦＥＴ）であってもよい。該半導体電界効果トランジスタは、チャネル層およびバリア層を含み、かつ該チャネル層および該バリア層が異なる材料からなるため、両者の間に異種接触面が設けられ、該異種接触面のブロックに二次元電子ガス（ｔｗｏ ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓｅｓ、２ＤＥＧ）領域が誘起される。さらに、本発明によって提供される化合物半導体電界効果トランジスタは、チャネル層内の二次元電子ガス領域の境界寄り位置にｎ型材料層が設けられ、二次元電子ガスの周囲空間の電子濃度を実質的に変え、それによってコンポーネントの線形性を改善させた。

【0028】

本明細書で使用される「二次元電子ガス領域の境界」という用語は、二次元電子ガス領域の電子濃度がゼロに近づくチャネル層内の位置を指す。一般的には、該二次元電子ガス領域の境界と、該チャネル層および該バリア層の接触面との間の距離は、異なる材料によって異なる可能性があり、本発明の好ましい実施例によれば、その距離は６０～１００オングストロームであって、例えば、６０、６１、６２、６３、６４、６５、６６、６７、６８、６９、７０、７１、７２、７３、７４、７５、７６、７７、７８、７９、８０、８１、８２、８３、８４、８５、８６、８７、８８、８９、９０、９１、９２、９３、９４、９５、９６、９７、９８、９９または１００である。

【0029】

具体的には、本発明の「高電子移動度トランジスタ」は、負の閾値電圧を有するノーマリオン（ｎｏｒｍａｌｌｙ ＯＮ）構造であってもよく、正の閾値電圧を有するノーマリオフ（ｎｏｒｍａｌｌｙ ＯＦＦ）構造に変換することもできる。一方、本発明に記載の「半導体材料」には、化学周期表の異なる族の１つ以上の元素に属する、ＧａＮを含むがこれに限定されない様々な元素の化合物が含まれる。これらの化合物は、第１３族（即ち、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、およびタリウム（Ｔｌ）を含むグループ）の元素および第１５族（即ち、窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）含むグループ）の元素からなるペア、あるいは、炭化ケイ素（ＳｉＣ）やシリコンゲルマニウム合金などの、第１４族（即ち、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）などの元素を含むグループ）の元素からなるペアを含んでもよい。周期表の前記第１３～１５族は、それぞれ第ＩＩＩ族、第ＩＶ族、および第Ｖ族と呼ぶことができる。

【0030】

本発明の別の態様は、半導体電界効果トランジスタの製造方法に関する。一般に、本明細書に記載される層体、ドープ、遮蔽、および装置構造などの関連するものは、そのような層体、ドープ、遮蔽、および装置構造を形成するための任意の適切な技術（例えば、堆積、成長、パターニング、またはエッチング）を利用して形成されている。

【0031】

また、本発明によって提供される半導体電界効果トランジスタは、電力増幅器内に配置することができる。

【0032】

実施例

【0033】

図１は、従来の半導体装置１００に従って描かれた層体の断面図である。図１を参照すると、該従来の半導体装置１００は、実質的に、窒化アルミニウムガリウム／窒化ガリウム高電子移動度トランジスタに基づく半導体装置であり、かつエピタキシャル成長された層体である。該従来の半導体装置１００は、基板１１０、バッファ層１２０、チャネルブロック１３０、ソース電極１４０、ゲート電極１５０およびドレイン電極１６０を含む。

【0034】

該チャネルブロック１３０は、該バッファ層１２０の表面に設けられ、さらに、チャネル層１３１およびバリア層１３３を含む。該チャネル層１３１と該バリア層１３３との間には、異種材料界面の接触面１３２が設けられ、該チャネル層１３１内の該接触面１３２寄り位置に二次元電子ガス領域１３２Ｇが形成され、該ソース電極１４０と該ドレイン電極１６０とを電気的に結合する目的などを達成するために、該二次元電子ガス領域１３２Ｇは、バイアス電圧が印加されるとき、自由電子の伝導チャネルを形成することができる。具体的には、該チャネル層１３１の化合物半導体材料は、ドープされていないかまたは非意図的にドープされたＧａＮであり、該バリア層１３３の化合物半導体材料は、ドープされていないかまたは非意図的にドープされたＡｌ_ｘＧａ_１－ｘＮであり、ｘは約０．１～約１である。

【0035】

図２ａ～図２ｄは、上述した従来の半導体装置１００の特性を解析したものであり、図１～２ｄを併せて参照されたい。図２ａは、該従来の半導体装置１００による、チャネル層の空間に対する電子濃度の変化を示すグラフであり、縦軸が電子濃度（ｎｓ＊ｃｍ^－３）を表し、横軸が該チャネル層１３１の内部と該接触面１３２との間の距離（オングストローム）を表す。図２ａから分かるように、該チャネル層１３１の該接触面１３２寄り位置の電子濃度は鐘形（ｂｅｌｌ ｓｈａｐｅｄ）に成し、つまり該二次元電子ガス領域１３２Ｇの電子濃度の分布である。より具体的には、該チャネル層１３１において、該接触面１３２まで１５０オングストロームの距離内で、その電子面積濃度は１．１＊１０^１３ｎｓ＊ｃｍ^－２である。

【0036】

図２ｂは、従来の半導体装置１００による単位面積当たりの電子数に対する電子飽和速度の変化を示すグラフであり、縦軸が電子飽和速度（１０^７ｃｍ／ｓ）を表し、横軸が電子面積濃度（ｎｓ＊ｃｍ^－２）を表す。図２ｃは、従来の半導体装置１００によるゲート－ソース間電圧（Ｖ_ｇｓ）に対するトランスコンダクタンス（ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ、ｇ_ｍ）の変化を示すグラフであり、縦軸がトランスダクション（ｍＳ）を表し、横軸がゲート－ソース間電圧（Ｖ）を表す。本明細書で使用される「トランスコンダクタンス」という用語は、ソース出力電流の変化量とゲート－ソース間電圧の変化量との比を指し、ソース出力電流に対する、コンポーネントのゲート－ソース間電圧の制御能力を測定するために使用することができる。トランスコンダクタンスの単位は、通常ジーメンス（Ｓ）であり、本発明では、ミリジーメンス（ｍＳ）を使用する。

【0037】

本願の発明者らはさらに解析して、特定の理論に限定されるものではないが、電子面積濃度に対するコンポーネントの電子飽和速度の変化（図２ｂに示すように）に基づいて、相対空間の電子濃度の分布（図２ａに示す結果）により、ゲート－ソース間電圧に対するトランスコンダクタンスの変化関係（図２ｃに示す結果）が得られることを分かった。上記の例を取り上げると、該従来の半導体装置１００は、電子濃度の空間分布（図２ａに示すように）の条件下で、ゲート－ソース間電圧に対するトランスコンダクタンスの変化において、少なくともトランスコンダクタンスの顕著なピーク期間（図２ｃに示すように）が示され、それにより、該従来の半導体装置１００の線形性（ｌｉｎｅａｒｉｔｙ）が不十分であることを意味する。一方、本実施例は図２ａおよび図２ｂに従って、該従来の半導体装置１００のゲート－ソース間電圧に対するトランスコンダクタンスの一次元シミュレーション（ｏｎｅ ｄｉｍｅｎｓｉｏｎａｌ ｓｉｍｕｌａｔｉｏｎ）を行い（図２ｄに示すように）、その試験結果は図２ｅに示される。図２ｄおよび図２ｅによれば、いずれも縦軸は、単位長さあたりのトランスコンダクタンス値（ｍＳ／ｍｍ）を表し、横軸は、ゲート－ソース間電圧（Ｖ）を表し、それから見ると、該従来の半導体装置１００がその電子濃度分布の条件（即ち、図２ａに示されるもの）下で、ゲート－ソース間電圧に対するトランスコンダクタンスのグラフに不均一な数値パターンが示されることが分かる。

【0038】

上記の例によって提示された内容を考慮して、特定の理論によって制限されることなく、本願の発明者らは、電子面積濃度に対するコンポーネントの電子飽和速度の変化関係に基づいて、相対空間の電子濃度の分布からゲート－ソース間電圧に対するコンポーネントのトランスダクションの状態を導き出すことができる。そこで、本発明者らは、本実施例を提案し、トランジスタのチャネル層内の二次元電子ガス領域のエッジ付近に電子群を注入して、半導体装置の二次元電子ガス領域の周囲空間における電子濃度の分布を調整し、ゲート－ソース間電圧に対するトランスダクションの変化におけるコンポーネントの性能を改善し、それによってトランジスタの線形性を改善する。具体的には、本実施例は、チャネル層の空間に対する電子濃度の変化を示すグラフ（図３ａ）を提供し、縦軸が電子濃度（ｎｓ＊ｃｍ^－３）を表し、横軸がトランジスタのチャネル層およびバリア層の接触面までの距離（オングストローム）を表す。チャネル層内の接触面から１５０オングストローム以内の距離では、その元の電子面積濃度は１．１＊１０^１３ｎｓ＊ｃｍ^－２である。前記電子群はチャネル層内の接触面まで約６０～１００オングストロームの位置に注入され、その電子面積濃度は１．９２＊１０^１２ｎｓ＊ｃｍ^－２であり、前記電子群は急激に立ち上がる高濃度電子群を含み、その電子濃度は約１．５＊１０^１９ｎｓ＊ｃｍ^－３である。本実施例はまた、図３ａに対応する、ゲート－ソース間電圧に対するトランスダクションの一次元シミュレーション図（図３ｂ）および試験結果図（図３ｃ）を提供し、これら２つの縦軸が単位当たりのトランスダクション値（ｍＳ／ｍｍ）を表し、横軸がゲート－ソース間電圧（Ｖ）を表す。図３ａ～３ｃから、トランジスタのチャネル層の二次元電子ガス領域の境界付近に電子群が注入され、特に該電子群には急激に立ち上がる高濃度の電子群が含まれる場合、トランジスタ内の電子濃度の空間分布が調整されたため、トランジスタのゲート－ソース間電圧に対するトランスダクションの変化に緩やかな数値パターンが示され、それはトランジスタの線形性が向上されたことを意味する。

【0039】

異なる実施例によれば、注入された電子群の電子面積濃度が増加すると、トランジスタのゲート－ソース間電圧に対するトランスダクションの変化により緩やかな数値パターンが示されることに役立つ。具体的には、本発明の一実施例によれば、前記注入された電子群の電子面積濃度は、上記実施例の濃度の２倍になり、即ち４．０＊１０^１２ｎｓ＊ｃｍ^－２であり、同様の分布パターンで、それに含まれる高濃度電子群の電子濃度は、３＊１０^１９ｎｓ＊ｃｍ^－３である。図３ｄは、ゲート－ソース間電圧に対するトランスダクションの測定結果図であり、縦軸では実線で単位長さあたりのトランスダクション値（ｍＳ／ｍｍ）を表し、点線でドレイン－ソース電流値（ｍＡ／ｍｍ）を表し、横軸がゲート－ソース間電圧（Ｖ）を表す。図３ｄから分かるように、より高い濃度の電子群が注入されると、トランジスタ内の電子濃度の空間分布はさらに調整され、トランジスタの線形性も向上される。

【0040】

異なる実施例によれば、前記注入された電子群の電子面積濃度は６．０＊１０^１２ｎｓ＊ｃｍ^－２に達することができ、その具体的な濃度値は、本願が属する分野の当業者によって、コンポーネントの具体的なパラメータに従って調整することができる。しかしながら、その濃度値の範囲は、好ましくは１．５＊１０^１２～６＊１０^１２ｎｓ＊ｃｍ^－２である。

【0041】

上記電子群の電子面積濃度に影響を与えることなく、その上記高濃度電子群の分布領域のサイズは、ユーザーのニーズに合わせて調整することができる。本発明の一実施例によれば、その高濃度電子群は、幅のある波形を呈し、その具体的な分布領域（幅）は、３０オングストローム以下であり、好ましくは１０～３０オングストロームであり、例えば、１０、１５、２０オングストローム、２５または３０オングストロームである。

【0042】

以上の実施例の内容に鑑み、本願の発明者らは、二次元電子ガス領域の境界の周りに電子群を注入することにより、二次元電子ガス領域を有するトランジスタにおける電子濃度の分布を効果的に調整し、トランジスタの線形性をさらに改善することを分かった。トランジスタ自体の材料または構造特性に応じて、本発明が属する分野の当業者は、個々のコンポーネントの電子面積濃度に対する電子飽和速度の変化状況、および二次元電子ガス領域の電子面積濃度またはその分布領域のサイズなどの要因に従って、それぞれ、注入される電子群の電子面積濃度または注入位置を調整することができ、本発明の概念と矛盾しないことに基づいて、本発明が属する分野の当業者は、その詳細な定義を適切に調整することができ、本発明の範囲を超えると見なされるべきではないことを理解されたい。

【0043】

詳細には、前記電子群は、トランジスタのチャネル層とバリア層との接触面から６０～１００オングストロームで離れた位置に設けられ、好ましくは、６５、６６、６７、６８、６９、７０、７１、７２、７３、７４、７５、７６、７７、７８、７９または８０オングストロームなどの、６５～８０オングストロームで離れた位置に設けられる。

【0044】

同じ概念で、本発明が属する分野の当業者は、要件に応じて、上記の実施例のキャリアを電子から正孔に変更することもでき、したがって、ユーザーは、上記注入された電子群を正孔群に合理的に変更することもできる。

【0045】

次に、本発明は、上記概念を適用したトランジスタを含む半導体装置である、別の実施例をさらに提案する。図４は、本実施例による層体断面図である。図４を参照すると、本実施例は、ＧａＮベースの半導体装置２００Ａであって、ＧａＮベースの化合物半導体電界効果トランジスタを含む半導体装置２００Ａを提供するが、該半導体装置に他の適切な単結晶シリコン化合物半導体材料を使用することもできる。該半導体装置構造２００Ａは、エピタキシャル成長による層体であってもよく、具体的に基板２１０、バッファ層２２０、チャネルブロック２３０、ソース電極２４０、ゲート電極２５０およびドレイン電極２６０を含む。

【0046】

該基板２１０はウェーハを含み、絶縁にする必要があり、例えば、サファイア、ＧａＮ、ＧａＡｓ、シリコン結晶、またはＳｉの炭化ケイ素（ＳｉＣ）の任意の多形(ウルツ鉱を含む)、ＡｌＮ、ＩｎＰ、または半導体用の同様の基板材料などの、高品質の単結晶シリコン半導体材料でウェーハを作製する。

【0047】

該バッファ層２２０は、該基板２１０の表面に設けられ、該基板２１０と他の層体との間の不整合を補償するために、適切な格子構造および／または熱膨張係数を有することができる。該バッファ層２２０は、ドープされていないか、または、非意図的にドープ（ｕｎｉｎｔｅｎｔｉｏｎａｌｌｙ ｄｏｐｉｎｇ、ＵＩＤ）されたか、または炭素ドープ（ｃａｒｂｏｎ ｄｏｐｉｎｇ、 Ｃ ｄｏｐｉｎｇ）されたＧａＮまたはＡｌＮなどの化合物半導体材料を含み、その材料はエピタキシャル成長によって形成されるか、または化学気相堆積などの他の薄膜形成技術によって薄膜構造に形成することができる。パラメータに関しては、該バッファ層２２０の厚さは約１５０～２５０ｎｍであり、好ましくは２００ｎｍである。

【0048】

該チャネルブロック２３０は、該バッファ層２２０の表面に設けられ、チャネル層２３１およびバリア層２３３をさらに含む。該チャネル層２３１と該バリア層２３３との間に接触面２３２が設けられ、該チャネル層２３１および該バリア層２３３が異なる材料からなり、該接触面２３２が異種材料界面であり、該チャネル層２３１の該接触面２３２寄り位置に二次元電子ガス領域２３２Ｇが設けられ、該二次元電子ガス領域２３２Ｇは、ソース電極２４０とドレイン電極２６０とを電気的に結合する目的などを達成するために、バイアス電圧が印加されるとき、自由電子の伝導チャネルを形成することができる。具体的には、該チャネル層２３１の化合物半導体材料は、ドープされていないかまたは非意図的にドープされたＧａＮであり、該バリア層２３３の化合物半導体材料は、ドープされていないかまたは非意図的にドープされたＡｌ_ｘＧａ_１－ｘＮであり、ｘが約０．１～約１の範囲内にあり、いくつかの実施例によれば、ｘが０．１５～１であり、異なる実施例によれば、ｘが０．２０～０．２５であり、例えば、０．２０、０．２１、０．２２、０．２３、０．２４または０．２５である。一方、該チャネル層２３１の厚さは約１５０～５００ｎｍの範囲内にあり、好ましくは１５０～２５０ｎｍであり、該バリア層２３３の厚さは約１．５～２５ｎｍの範囲内にあり、好ましくは１．５～２０ｎｍであり、該厚さはｘの値によって調整できる。

【0049】

なお、該チャネル層２３１の該接触面２３２寄り位置（同様に、即ち該二次元電子ガス領域２３２Ｇ寄り位置）には、ｎ型ドーパントを含むが、好ましくはシリコンドーパントを含むｎ型ドープ層２３４が設けられる。具体的には、該ｎ型ドープ層２３４の配置位置は、該接触面２３２までの距離が約６０～１００オングストロームであり、好ましくは、６５、６６、６７、６８、６９、７０、７１、７２、７３、７４、７５、７６、７７、７８、７９または８０オングストロームなど、６５～８０オングストロームである。一方、該ｎ型ドープ層２３４は、１．５＊１０^１２、２＊１０^１２、２．５＊１０^１２、３＊１０^１２、３．５＊１０^１２、４＊１０^１２、４．５＊１０^１２、５＊１０^１２、５．５＊１０^１２または６＊１０^１２ ｎｓ＊ｃｍ^－２などの、１．５＊１０^１２～６＊１０^１２ ｎｓ＊ｃｍ^－２の電子面積濃度を有し、該ｎ型ドープ層は、電子濃度が１．５＊１０^１９～３＊１０^１９ ｎｓ＊ｃｍ^－３であり、例えば、１．５＊１０^１９、２＊１０^１９、２．５＊１０^１９または３＊１０^１９ ｎｓ＊ｃｍ^－３である高濃度電子群を含む。

【0050】

同じ概念で、本発明が属する分野の当業者は、要件に応じて上記の実施例のキャリアを電子から正孔に変更することもでき、したがって、ユーザーは、上記に設定されたｎ型ドープ層をｐ型ドープ層に合理的に変更することもできる。

【0051】

該ゲート電極２５０は該バリア層２３３の上方に設けられ、該ソース電極２４０および該ドレイン電極２６０がそれぞれ該ゲート電極２５０の両側に設けられる。具体的には、該ゲート電極２５０は、半導体装置２００Ａにバイアス電圧を印加するか、または半導体装置２００Ａを制御できる任意の導電性材料であってもよく、本発明で使用される化合物半導体材料がより大きな価電子帯ギャップを有することを考慮すると、好ましくはニッケル（Ｎｉ）／金（Ａｕ）またはジルコニウム（Ｚｒ）／金（Ａｕ）である。該ソース電極２４０および該ドレイン電極２６０は、該二次元電子ガス領域２３２Ｇとオーム接触または他の導電性界面を形成することができる任意の適切な導電性材料、好ましくはチタン（Ｔｉ）／アルミニウム（Ａｌ）／ニッケル（Ｎｉ）／金（Ａｕ）であってもよく、より好ましくは、ニッケルに加えて、タンタル（Ｔａ）またはモリブデン（Ｍｏ）などの高融点金属（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ）も、アルミニウムと金の間の拡散バリア層（Ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ）として使用することができる。

【0052】

図５は、本発明の一実施例による半導体装置２００Ｂの層体断面図である。図４と図５を併せて参照すると、両者の構造は基本的に類似しており、両方とも、ＧａＮベースの化合物半導体電界効果トランジスタを含むＧａＮベースの半導体装置であってもよい。相違点は、該半導体装置２００Ｂにおいて、該バリア層２３３の上方にパッシベーション層２７０がさらに設けられ、該パッシベーション層２７０が、該ソース電極２４０、該ゲート電極２５０および該ドレイン電極２６０のそれぞれの上面の少なくとも一部を覆い、該パッシベーション層２７０が、ゲート酸化物層または窒化シリコン（Ｓｉ３Ｎ４）材料であってもよいことである。

【0053】

図６は、本発明の一実施例による半導体装置２００Ｃの層体断面図である。図５および図６を併せて参照すると、両者によって示される構造は基本的に類似しており、両方とも、ＧａＮベースの化合物半導体電界効果トランジスタを含むＧａＮベースの半導体装置であってもよい。相違点は、該半導体装置２００Ｃが超格子層（ｓｕｐｅｒｌａｔｔｉｃｅ ｌａｙｅｒ）２１３および核生成層（ｎｕｃｌｅａｔｉｏｎ ｌａｙｅｒ）２１１をさらに含み、これらが該基板１１０と該バッファ層１２０との間に配置されることである。本明細書で使用されるように、いわゆる超格子層は、複数の格子の重ね合わせにより、基本単位格子よりも周期構造が長い格子層を含む。

【0054】

具体的には、該超格子層２１３は、第１超格子サブ層２１３Ａおよび第２超格子サブ層２１３Ｂをさらに含む。該第１超格子サブ層２１３Ａは、ドープされていないかまたは非意図的にドープされたＡｌＮを含み、その厚さは約４～５ｎｍで、好ましくは４．５ｎｍであり、該第２超格子サブ層２１３Ｂはドープされていないかまたは非意図的にドープされたＧａＮを含み、その厚さは約１０～３０ｎｍ、好ましくは２０ｎｍである。該超格子層２１３は、約４０個周期を有するので、その合計厚さは約５６０～１４００ｎｍ、好ましくは９８０ｎｍである。一方、該核生成層２１１は、ドープされていないかまたは非意図的にドープされたＡｌＮ化合物を含み、その厚さは約１００ｎｍである。

【0055】

図７は、本発明の一実施例による半導体装置２００Ｄの層体断面図である。本実施例と前述の半導体装置２００Ａ～２００Ｃとは、構造が基本的に同様であり、いずれもＧａＮベースの半導体装置であり、ＧａＮベースの化合物半導体電界効果トランジスタを含む。相違点は、本実施例の半導体装置２００Ｄでは、該チャネルブロック２３０と該基板２１０との間に核生成層２１１のみが設けられ、該バッファ層２２０が設けられていないことであり、本実施例の設定条件に基づいて製造された半導体装置２００Ｄは、より高いブレークダウン電圧および電力密度を有し、熱抵抗、電流破壊、メモリー効果を効果的に低減することができる。

【0056】

本発明のいくつかの実施例によれば、上記半導体装置の該バリア層２３３の上方には、キャップ層（ｃａｐ ｌａｙｅｒ）がさらに設けられてもよく、該キャップ層は、ドープされていないかまたは非意図的にドープされた化合物半導体材料を含み、好ましくはドープされていないかまたは非意図的にドープされたＧａＮを含む。

【0057】

さらに、本発明が属する分野の当業者は、本発明の概念を、内部に電子群の分布が発生する他のトランジスタにも適用できるはずである。具体的には、本発明のトランジスタが適用される半導体装置は、シリコン金属酸化物半導体電界効果トランジスタ（Ｓｉ－ＭＯＳＦＥＴ）または炭化ケイ素金属酸化物半導体電界効果トランジスタ（ＳｉＣ－ＭＯＳＦＥＴ）を使用してもよい。言い換えれば、上記の実施例におけるチャネルブロックおよび基板などの層体構造は、全体としてシリコンまたは炭化ケイ素基板であってもよく、ゲートにバイアス電圧が印加されると、バリア層の下方に電荷が引き寄せられて、チャネル層と見なされる電荷チャネルが発生する。しかしながら、トランジスタ自体の材料または構造特性に応じて、本発明が属する分野の当業者は、個々のコンポーネントの電子面積濃度に対する電子飽和速度の変化状況、二次元電子ガス領域内の電子面積濃度またはその分布領域のサイズなどの要因に従って、前記ｎ型ドープ層の電子面積濃度または配置位置をそれぞれ調整することができることを理解されたい。本発明の概念と矛盾しないことに基づいて、本発明が属する分野の当業者は、詳細な定義を適切に調整することができ、本発明の範囲を超えると見なされるべきではない。

【0058】

製造方法

【0059】

図８は、本発明の各実施例による半導体電界効果トランジスタの製造を示すフローチャートである。図８を参照すると、本発明の実施例による半導体電界効果トランジスタの製造方法は、基板の上方にバッファ層を形成するステップ１００１と、該バッファ層の上方にチャネル層を形成して、該チャネル層内にｎ型ドープ層を形成するステップ１００２と、該チャネル層の上方にバリア層を形成するステップ１００３と、ソース電極、ゲート電極およびドレイン電極を形成するステップ１００４とを含む。なお、本明細書に記載された方法のステップは、本発明者の概念に従って例示されているにすぎず、本発明が属する分野の当業者は、同じまたは類似の概念に従って上記方法の内容をわずかに置き換えることができ、および上記のステップの順序を変更することさえでき、そのような置換または変更は、依然として本発明の概念の範囲内にある。

【0060】

本発明に記載の「適切なエピタキシャル成長または堆積プロセス」は、化学気相堆積法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）、低圧化学気相堆積法（ｌｏｗ ｐｒｅｓｓｕｒｅ ＣＶＤ、ＬＰＣＶＤ）、大気圧化学気相堆積法（ａｔｍｏｓｐｈｅｒｉｃ ｐｒｅｓｓｕｒｅ ＣＶＤ、ＡＰＣＶＤ）、超高真空化学気相堆積法（ｕｌｔｒａｈｉｇｈ ｖａｃｕｕｍ ＣＶＤ、ＵＨＶＣＶＤ）、原子層堆積法（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ、ＡＬＤ）、分子層堆積法（ｍｏｌｅｃｕｌａｒ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ、ＭＬＤ）、プラズマ化学気相堆積法（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ＣＶＤ、ＰＥＣＶＤ）、有機金属化学気相堆積法（ｍｅｔａｌ－ｏｒｇａｎｉｃ ＣＶＤ、ＭＯＣＶＤ）、分子線エピタキシー（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ、ＭＢＥ）、スパッタリングなど、またはそれらの組み合わせを含むが、それらに限定されない。

【0061】

ステップ１００１において、該基板は、前の製造プロセスからのものであってもよいか、または、１つまたは複数の基板成長および処理技術に従って製造されてもよい。該基板は、サファイア、ＧａＮ、ＧａＡｓ、Ｓｉの炭化ケイ素（ＳｉＣ）の任意の多形（ウルツ鉱を含む）、ＡｌＮ、ＩｎＰまたは半導体用の同様の基板材料などの、高品質単結晶シリコン半導体材料で製造されたウェーハを含み、該バッファ層は、ドープされていないか、非意図的にドープされたか、または炭素ドープされたＧａＮなどの、化合物半導体材料を含み、該バッファ層は、適切なエピタキシャル成長または堆積プロセスによって形成された薄膜であり、その厚さは約１５０～２５０ｎｍ、好ましくは２００ｎｍである。

【0062】

異なる実施形態によれば、ステップ１００１において、適切なエピタキシャル成長または堆積プロセスによって該基板の上方に核形成層および超格子層が形成されてもよい。該核形成層は、ドープされていないかまたは非意図的にドープされたＡｌＮ化合物で形成され、その厚さは約１００ｎｍである。該超格子層を形成する場合、第１超格子サブ層および第２超格子サブ層を形成することをさらに含み、該第１超格子サブ層は、ドープされていないかまたは非意図的にドープされたＡｌＮでできており、その厚さは約４～５ｎｍ、好ましくは４．５ｎｍであり、該第２超格子サブ層は、ドープされていないかまたは非意図的にドープされたＧａＮでできており、その厚さは約１０～３０ｎｍ、好ましくは２０ｎｍであり、該超格子層は約４０個周期で形成されるため、超格子層の合計厚さは約５６０～１４００ｎｍ、好ましくは９８０ｎｍである。

【0063】

ステップ１００２において、該チャネル層は、ドープされていないかまたは非意図的にドープされたＧａＮを形成材料として、適切なエピタキシャル成長または堆積プロセスによって製造され、該チャネル層の厚さは、約１５０～５００ｎｍであり、好ましくは１５０ｎｍ～４００ｎｍである。該ｎ型ドープ層では、適切なエピタキシャル成長または堆積プロセスによって、ドーパントを該チャネル層内にドープすることができ、該ドーパントがシリコンドーパントであり、具体的には、該チャネル層の形成中にドーパントを注入することができる。該ｎ型ドープ層が形成された後、１．５＊１０^１２、２＊１０^１２、２．５＊１０^１２、３＊１０^１２、３．５＊１０^１２、４＊１０^１２、４．５＊１０^１２、５＊１０^１２、５．５＊１０^１２または６＊１０^１２ ｎｓ＊ｃｍ^－２などの、１．５＊１０^１２～６＊１０^１２ｎｓ＊ｃｍ^－２の電子面積濃度を有し、該ｎ型ドープ層は、１．５＊１０^１９、２＊１０^１９、２．５＊１０^１９または３＊１０^１９ ｎｓ＊ｃｍ^－３など、即ち、１．５＊１０^１９～３＊１０^１９ ｎｓ＊ｃｍ^－３の電子濃度を有する高濃度電子群を含む。

【0064】

同じ概念で、本発明が属する分野の当業者は、要件に応じて上記の実施例のキャリアを電子から正孔に変更することもでき、したがって、ユーザーは、上記に設定されたｎ型ドープ層をｐ型ドープ層に合理的に変更して、それによりｐ型ドーパントを注入することができる。

【0065】

ステップ１００３において、バリア層は、ドープされていないかまたは非意図的にドープされたＡｌ_ｘＧａ_１－ｘＮから形成され、ｘは、約０．１～約１の範囲内にあり、いくつかの実施例によれば、ｘは、０．１５～１の範囲内にあり、異なる実施例によれば、ｘは０．２０～０．２５であり、適切なエピタキシャル成長または堆積プロセスによって製造され、該バリア層の厚さは約５～２０ｎｍ、好ましくは１０ｎｍ～１５ｎｍである。

【0066】

ステップ１００４は、必要に応じて、メサ分離（ｍｅｓａ ｉｓｏｌａｔｉｏｎ）製造などの事前準備プロセスを含むことができ、エッチングプロセスなどのプロセスをさらに含む。該エッチングプロセスは、ドライエッチングまたはウェットエッチングであってもよく、好ましくはドライエッチングであり、例えば、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ、ＲＩＥ）、誘導結合およびプラズマエッチング（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ、 ＩＣＰ）などの物理的衝撃法である。次に、ゲートは、半導体装置に対してバイアス電圧の印加または制御を行い可能な任意の導電性材料からなり、好ましくはニッケル（Ｎｉ）／金（Ａｕ）またはジルコニウム（Ｚｒ）／金（Ａｕ）を使用して、適切なエピタキシャル成長または堆積プロセスによって該ｐ型材料層上に形成することができ、ソースおよびドレインは、オーミック接触または他の導電性接触面を形成可能な任意の適切な導電性材料で作ることができ、好ましくは、チタン（Ｔｉ）／アルミニウム（Ａｌ）／ニッケル（Ｎｉ）／タンタル（Ｔａ）／モリブデン（Ｍｏ）／金（Ａｕ）を使用して、適切なエピタキシャル成長または堆積プロセスによって該ゲート電極の両端に形成することができる。さらに、いくつかの実施例において、ステップ１００４はパッシベーションプロセスをさらに含むことができ、該パッシベーションプロセスではパッシベーション層を準備し、該パッシベーション層が、該ソース電極、該ゲート電極および該ドレイン電極のそれぞれの上面の少なくとも一部を覆うように、適切なエピタキシャル成長または堆積プロセスによって形成することができる。該パッシベーション層が、ゲート酸化物層または窒化ケイ素（Ｓｉ_３Ｎ_４）材料で形成することもできる。

【0067】

上記の製造方法に関して、該ｎ型ドープ層の具体的な形成位置と、該チャネル層および該バリア層の接触面との間の距離は、約６０～１００オングストロームで、好ましくは６５～８０オングストロームであり、例えば、６５、６６、６７、６８、６９、７０、７１、７２、７３、７４、７５、７６、７７、７８、７９または８０オングストロームである。

【0068】

以上をまとめると、従来技術と比較して、本発明で解決される技術的課題は、トランジスタにおける二次元電子ガス領域の周囲空間における電子濃度の分布と、コンポーネントの線形性との関連性に基づいて、本発明によって提供される半導体電界効果トランジスタのチャネル層において、二次元電子ガス領域の境界に特定の電子面積濃度を有するｎ型ドープ層が設けられ、前記ｎ型ドープ層が、トランジスタの二次元電子ガス領域の周囲空間の電子濃度分布を変更するために使用され、これにより、コンポーネント全体の線形性を改善する。

【0069】

以上、本発明を詳細に説明したが、上述したものは本発明の好ましい実施例に過ぎず、本発明の実施範囲を限定するものではなく、即ち、本発明の特許出願の範囲に従って行われたすべての同等の変更および修正は、依然として本発明の特許の範囲内にあるはずである。

【符号の説明】

【0070】

１００、２００Ａ、２００Ｂ、２００Ｃ、２００Ｄ：半導体装置
１００１～１００４：ステップ
１１０、２１０：基板
１２０、２２０：バッファ層
１３０、２３０：チャネルブロック
１３１、２３１：チャネル層
１３２、２３２：接触面
１３２Ｇ、２３２Ｇ：二次元電子ガス領域
１３３、２３３：バリア層
１４０、２４０：ソース電極
１５０、２５０：ゲート電極
１６０、２６０：ドレイン電極
２１１：核形成層
２１３：超格子層
２１３Ａ：第１超格子サブ層
２１３Ｂ：第２超格子サブ層
２３４：ｎ型ドープ層
２７０：パッシベーション層

【図1】

【図2a】

【図2b】

【図2c】

【図2d】

【図2e】

【図3a】

【図3b】

【図3c】

【図3d】

【図4】

【図5】

【図6】

【図7】

【図8】