特許 7542009 アレイ基板及び表示パネル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-21

(45)【発行日】2024-08-29

(54)【発明の名称】アレイ基板及び表示パネル

(51)【国際特許分類】

   G02F 1/1368 20060101AFI20240822BHJP

   G02F 1/1343 20060101ALN20240822BHJP

【ＦＩ】

G02F1/1368

G02F1/1343

【請求項の数】 6

(21)【出願番号】P 2021568340

(86)(22)【出願日】2021-11-05

(65)【公表番号】

(43)【公表日】2023-12-06

(86)【国際出願番号】 CN2021128862

(87)【国際公開番号】W WO2023070725

(87)【国際公開日】2023-05-04

【審査請求日】2021-12-20

(31)【優先権主張番号】202111264075.7

(32)【優先日】2021-10-27

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】515203228

【氏名又は名称】ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド

【氏名又は名称原語表記】ＴＣＬ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】Ｎｏ．９－２，Ｔａｎｇｍｉｎｇ Ｒｄ，Ｇｕａｎｇｍｉｎｇ Ｎｅｗ Ｄｉｓｔｒｉｃｔ，Ｓｈｅｎｚｈｅｎ，Ｇｕａｎｇｄｏｎｇ，Ｃｈｉｎａ ５１８１３２

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】肖 軍城

(72)【発明者】

【氏名】李 吉

(72)【発明者】

【氏名】龍 芬

(72)【発明者】

【氏名】趙 迎春

(72)【発明者】

【氏名】葛 茹

【審査官】植田 裕美子

(56)【参考文献】

【文献】中国特許出願公開第１１０９３１５１２（ＣＮ，Ａ）

【文献】特開２０１４－１４６０２１（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１０／００６０８３８（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０２Ｆ １／１３６－１／１３６８

Ｇ０２Ｆ １／１３４３

Ｇ０２Ｆ １／１３３３

Ｇ０２Ｆ １／１３３７

(57)【特許請求の範囲】

【請求項1】

基板と、前記基板上にアレイ状に配列される複数の画素セルと、を含み、
各前記画素セルは、主画素領域と副画素領域とに分けられ、
隣り合う前記画素セルの間に設けられるデータ線と、
前記データ線と交差するように前記基板に設けられて、前記主画素領域と前記副画素領域との間に位置する走査線と、
前記走査線の前記主画素領域に近い側の前記基板に設けられて、前記走査線と平行である第１共通線と、
前記走査線の前記副画素領域に近い側の前記基板に設けられて、前記走査線と平行である第１共有線と、を含み、
各前記画素セルは、
前記主画素領域内に設けられる主画素電極であって、前記データ線と平行である第１幹電極を含む主画素電極と、
前記副画素領域内に設けられる副画素電極であって、前記データ線と平行である第２幹電極を含む副画素電極と、
ゲートが前記走査線に電気的に接続され、ソースが前記データ線に電気的に接続され、ドレインが前記主画素電極に電気的に接続される主画素薄膜トランジスタと、
ゲートが前記走査線に電気的に接続され、ソースが前記データ線に電気的に接続され、ドレインが前記副画素電極に電気的に接続される副画素薄膜トランジスタと、
ゲートが前記走査線に電気的に接続され、ソースが前記副画素薄膜トランジスタのドレインに電気的に接続され、ドレインが前記第１共有線に電気的に接続される共有薄膜トランジスタと、をさらに含み、
各前記画素セルは、
前記データ線と平行であって、一端が前記第１共有線に電気的に接続され、他端が前記画素セルの副画素領域から隣り合う前記画素セルの主画素領域まで前記データ線の延在方向に沿って延在する第２共有線をさらに含む、
アレイ基板。

【請求項2】

前記第１共通線、前記第１共有線及び前記走査線が同層に設けられる請求項１に記載のアレイ基板。

【請求項3】

前記第２共有線は、互いに離間して設けられる第１副共有線、第２副共有線及び第３副共有線を含み、
前記主画素領域において、前記第１副共有線が前記主画素電極と前記データ線との間に設けられ、前記第２副共有線が前記主画素電極の前記データ線から遠い側に設けられ、前記第３副共有線が前記第１幹電極に対応して設けられ、
前記副画素領域において、前記第１副共有線が前記副画素電極と前記データ線との間に設けられ、前記第２副共有線が前記副画素電極の前記データ線から遠い側に設けられ、前記第３副共有線が前記第２幹電極に対応して設けられる請求項１に記載のアレイ基板。

【請求項4】

前記走査線が前記第２共有線と同層に設けられる請求項１に記載のアレイ基板。

【請求項5】

前記主画素領域において、前記第１幹電極は、前記第３副共有線の前記基板から遠い側に積層して設けられ、前記副画素領域において、前記第２幹電極は、前記第３副共有線の前記基板から遠い側に積層して設けられる請求項３に記載のアレイ基板。

【請求項6】

アレイ基板と、前記アレイ基板に対応して設けられるカラーフィルタ基板と、前記アレイ基板と前記カラーフィルタ基板との間に設けられる液晶層とを含み、
前記アレイ基板は、請求項１～５のいずれか一項に記載のアレイ基板である、
表示パネル。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示の技術分野に関し、具体的にアレイ基板及び表示パネルに関する。

【背景技術】

【0002】

現在、垂直配向型（英語表記：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ，ＶＡと略称する）液晶表示パネルは、視角によって液晶分子の複屈折率の差が大きく、色ずれが大きい。高垂直配向型（英語表記：Ｈｉｇｈ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ，ＨＶＡと略称する）液晶表示パネルは、色ずれを改善するためにマルチドメイン表示を設計する必要がある。電気的原理に基づき、画素セルを液晶分子の回転角度が異なる主画素（英語表記：ｍａｉｎ ｐｉｘｅｌ）領域と副画素（英語表記：ｓｕｂ ｐｉｘｅｌ）領域に分け、物理的構造上の４ドメイン（ｄｏｍａｉｎ）と組み合わせることで８ドメイン表示を実現することができる。

【0003】

現在の８ドメイン表示は、主画素薄膜トランジスタにより主画素電極を制御し、副画素薄膜トランジスタ及び共有薄膜トランジスタにより副画素電極を共同制御し、主画素電極と副画素電極との異なる電位を実現し、このような設計は、副画素電極バイアスを独立して制御し、低色ずれ（英語表記：Ｌｏｗ ｃｏｌｏｒ ｓｈｉｆｔ）及び残像最適化を実現する。

【発明の概要】

【発明が解決しようとする課題】

【0004】

図１、図２に示すように、現在の共有薄膜トランジスタの共有電極線１００’（英語表記：ｓｈａｒｅ ｂａｒ）は、主画素領域及び副画素領域の中間を縦断することで、画素セルの光透過面積を減少させ、画素セルの開口率を低下させ、現在の共有薄膜トランジスタの共通線２００’は、第１層金属配線であり、共有電極線１００’は、第２層金属配線であり、共有電極線１００’は、共通線２００’の上方を覆うことで、画素セルの透過率を低下させる。

【課題を解決するための手段】

【0005】

本発明の目的は、従来技術において画素セルの開口率の低下及び透過率の低下などの問題点を解消することができるアレイ基板及び表示パネルを提供することにある。

【0006】

上記問題点を解消するために、本発明は、基板と、前記基板上にアレイ状に配列される複数の画素セルと、を含み、各前記画素セルは、主画素領域と副画素領域とに分けられ、隣り合う前記画素セルの間に設けられるデータ線と、前記データ線と交差するように前記基板に設けられて、前記主画素領域と前記副画素領域との間に位置する走査線と、前記走査線の前記主画素領域に近い側の前記基板に設けられて、前記走査線と平行である第１共通線と、前記走査線の前記副画素領域に近い側の前記基板に設けられて、前記走査線と平行である第１共有線と、を含むアレイ基板を提供する。

【0007】

さらに、前記第１共通線、前記第１共有線及び前記走査線が同層に設けられる。

【0008】

さらに、各前記画素セルは、前記主画素領域内に設けられる主画素電極であって、前記データ線と平行である第１幹電極を含む主画素電極と、前記副画素領域内に設けられる副画素電極であって、前記データ線と平行である第２幹電極を含む副画素電極と、ゲートが前記走査線に電気的に接続され、ソースが前記データ線に電気的に接続され、ドレインが前記主画素電極に電気的に接続される主画素薄膜トランジスタと、ゲートが前記走査線に電気的に接続され、ソースが前記データ線に電気的に接続され、ドレインが前記副画素電極に電気的に接続される副画素薄膜トランジスタと、ゲートが前記走査線に電気的に接続され、ソースが前記副画素薄膜トランジスタのドレインに電気的に接続され、ドレインが前記第１共有線に電気的に接続される共有薄膜トランジスタと、をさらに含む。

【0009】

さらに、各前記画素セルは、前記データ線と平行であって、一端が前記第１共通線に電気的に接続され、他端が前記画素セルの主画素領域から隣り合う前記画素セルの副画素領域まで前記データ線の延在方向に沿って延在する第２共通線をさらに含む。

【0010】

さらに、前記第２共通線は、互いに離間して設けられる第１副共通線、第２副共通線及び第３副共通線を含み、前記主画素領域において、前記第１副共通線が前記主画素電極と前記データ線との間に設けられ、前記第２副共通線が前記主画素電極の前記データ線から遠い側に設けられ、前記第３副共通線が前記第１幹電極に対応して設けられ、前記副画素領域において、前記第１副共通線が前記副画素電極と前記データ線との間に設けられ、前記第２副共通線が前記副画素電極の前記データ線から遠い側に設けられ、前記第３副共通線が前記第２幹電極に対応して設けられる。

【0011】

さらに、各前記画素セルは、前記データ線と平行であって、一端が前記第１共有線に電気的に接続され、他端が前記画素セルの副画素領域から隣り合う前記画素セルの主画素領域まで前記データ線の延在方向に沿って延在する第２共有線をさらに含む。

【0012】

さらに、前記第２共有線は、互いに離間して設けられる第１副共有線、第２副共有線及び第３副共有線を含み、前記主画素領域において、前記第１副共有線が前記主画素電極と前記データ線との間に設けられ、前記第２副共有線が前記主画素電極の前記データ線から遠い側に設けられ、前記第３副共有線が前記第１幹電極に対応して設けられ、前記副画素領域において、前記第１副共有線が前記副画素電極と前記データ線との間に設けられ、前記第２副共有線が前記副画素電極の前記データ線から遠い側に設けられ、前記第３副共有線が前記第２幹電極に対応して設けられる。

【0013】

さらに、前記走査線、前記第２共通線及び前記第２共有線が同層に設けられる。

【0014】

さらに、前記主画素領域において、前記第１幹電極は、前記第３副共通線の前記基板から遠い側に積層して設けられ、前記副画素領域において、前記第２幹電極は、前記第３副共通線の前記基板から遠い側に積層して設けられ、又は前記主画素領域において、前記第１幹電極は、前記第３副共有線の前記基板から遠い側に積層して設けられ、前記副画素領域において、前記第２幹電極は、前記第３副共有線の前記基板から遠い側に積層して設けられる。

【0015】

上記の問題点を解消するために、本発明は、本発明に係るアレイ基板と、前記アレイ基板に対応して設けられるカラーフィルタ基板と、前記アレイ基板と前記カラーフィルタ基板との間に設けられる液晶層とを含む表示パネルを提供する。

【発明の効果】

【0016】

本発明は、第１共通線及び第１共有線を走査線の両側にそれぞれ設けることによって、従来技術における第１共有線が前記主画素領域及び副画素領域を縦断することを防止し、画素セルの開口率及び透過率を向上させる。第１共通線、第１共有線及び走査線を同層に設けることで、画素セルの透過率をさらに向上させることができる。

【図面の簡単な説明】

【0017】

本発明の実施例の技術的手段をより明確に説明するために、以下の実施例の説明で必要となる添付図面を簡単に紹介し、以下の説明における図面は、本発明の幾つかの実施例に過ぎず、当業者にとっては創造的努力なしにこれらの図面から他の図面を導き出すこともできることは明らかである。

【図1】図１は従来技術のアレイ基板の画素セルを示す平面模式図である。

【図2】図２は図１のＡ－Ａ断面図である。

【図3】図３は本発明の実施例１のアレイ基板を示す平面模式図である。

【図4】図４は本発明の実施例１のアレイ基板の画素セルを示す平面模式図である。

【図5】図５は図４のＢ－Ｂ断面図である。

【図6】図６は本発明の実施例１のアレイ基板の２つの画素セルを示す部分平面模式図である。

【図7】図７は図４のＣ－Ｃ断面図である。

【図8】図８は図４のＤ－Ｄ断面図である。

【図9】図９は本発明の実施例１のアレイ基板の駆動回路図である。

【図10】図１０は本発明の実施例２のアレイ基板の画素セルを示す平面模式図である。

【図11】図１１は本発明の実施例２のアレイ基板の２つの画素セルを示す部分平面模式図である。

【図12】図１２は図１０のＥ－Ｅ断面図である。

【図13】図１３は図１０のＦ－Ｆ断面図である。

【発明を実施するための形態】

【0018】

以下、添付図面を参照して本発明の好ましい実施例を詳細に説明することにより、当業者に本発明の技術内容を十分に紹介し、本発明が実施できることを例として示し、本発明が開示された技術内容をより明確にすることにより、当業者が本発明をどのように実施するかをより容易に理解することができるようにする。しかしながら、本発明は、多くの異なる形態の実施例によって具現化されてもよく、本発明の保護範囲は、本明細書に言及される実施例に限定されるものではない。以下の実施例の説明は、本発明の範囲を限定するためのものではない。

【0019】

［上］、［下］、［前］、［後］、［左］、［右］、［内］、［外］、「側面］などの本発明で言及された方向の用語は、図面における方向に過ぎず、本明細書で使用された方向の用語は、本発明の保護範囲を限定するためのものではなく、本発明を解釈し説明するためのものである。

【0020】

図面において、同一の構成要素は同一の符号で表され、各同様の構成又は機能を有する構成要素は同様の符号で表される。また、図面に示された各構成要素の寸法及び厚さは、説明の便宜のために任意に示されたものであり、本発明が各構成要素の寸法及び厚さを限定するものではない。

【0021】

［実施例１］

【0022】

本実施例は、表示パネルを提供する。前記表示パネルは、アレイ基板、前記アレイ基板に対応して設けられるカラーフィルタ基板、及び前記アレイ基板と前記カラーフィルタ基板との間に設けられる液晶層を含む。

【0023】

図３に示すように、前記アレイ基板１００は、基板１０１と、前記基板１０１上にアレイ状に配列される複数の画素セル１０２とを含む。

【0024】

基板１０１の材質がガラス、ポリイミド、ポリカーボネート、ポリエチレンテレフタレート及びポリエチレンナフタレートの１種以上であるため、基板１０１は優れた耐衝撃性を有して、表示パネルを効果的に保護することができる。

【0025】

図４に示すように、各前記画素セル１０２は、主画素領域１０２１と副画素領域１０２２とに分けられる。各前記画素セル１０２は、走査線１、第１共通線２、第１共有線３、データ線４、主画素電極５、副画素電極６、主画素薄膜トランジスタ７、副画素薄膜トランジスタ８、共有薄膜トランジスタ９、第２共通線１０を含む。

【0026】

図４、図５及び図６に示すように、走査線１は、前記データ線４と交差するように前記基板１０１に設けられて、前記主画素領域１０２１と前記副画素領域１０２２との間に位置する。本実施例において、前記走査線１の材質が金属である。他の実施例において、前記走査線１の材質が他の導電性材料であってもよい。例えば、合金、金属材料の窒化物、金属材料の酸化物、金属材料の酸窒化物、又は金属材料と他の導電性材料との積層体、又は他の適切な材料である。

【0027】

図４、図５、図６に示すように、第１共通線２は、前記走査線１の前記主画素領域１０２１に近い側の前記基板１０１に設けられる。前記第１共通線２は、前記走査線１と平行であって、前記走査線１と離間して設けられる。本実施例において、前記第１共通線２の材質が金属である。他の実施例において、前記第１共通線２の材質が他の導電性材料であってもよい。例えば、合金、金属材料の窒化物、金属材料の酸化物、金属材料の酸窒化物、又は金属材料と他の導電性材料との積層体、又は他の適切な材料である。

【0028】

図４、図５、図６に示すように、第１共有線３は、前記走査線１の前記副画素領域１０２２に近い側の前記基板１０１に離間して設けられる。前記第１共有線３は、前記走査線１と平行であって、前記走査線１と離間して設けられる。本実施例において、前記第１共有線３の材質が金属である。他の実施例において、前記第１共有線３の材質が他の導電性材料であってもよい。例えば、合金、金属材料の窒化物、金属材料の酸化物、金属材料の酸窒化物、又は金属材料と他の導電性材料との積層体、又は他の適切な材料である。

【0029】

前記走査線１、前記第１共通線２及び前記第１共有線３は同層に設けられる。本実施例において、前記走査線１、前記第１共通線２及び前記第１共有線３の材質が同じであるため、一工程で同時に製造形成することができ、工程を節約し、製造コストを節約することができる。

【0030】

本実施例は、第１共通線２及び第１共有線３を走査線１の両側にそれぞれ設けることによって、従来技術における第１共有線１００’が前記主画素領域１０２１及び副画素領域１０２２を縦断することを防止し、画素セル１０２の開口率及び透過率を向上させる。第１共通線２、第１共有線３及び走査線１を同層に設けることで、画素セル１０２の透過率をさらに向上させることができる。

【0031】

図４、図６に示すように、データ線４は、隣り合う前記画素セル１０２の間に設けられて、前記走査線１と互いに交差して設けられる。つまり、前記データ線４の延在方向と走査線１の延在方向とは平行ではない。本実施例において、前記データ線４の延在方向と走査線１の延在方向とは互いに直交する。本実施例において、前記データ線４の材質が金属である。他の実施例において、前記データ線４の材質が他の導電性材料であってもよい。例えば、合金、金属材料の窒化物、金属材料の酸化物、金属材料の酸窒化物、又は金属材料と他の導電性材料との積層体、又は他の適切な材料である。

【0032】

図４、図６、図７に示すように、主画素電極５は前記主画素領域１０２１内に設けられる。主画素電極５は前記データ線４と平行である第１幹電極５１を含む。

【0033】

図４、図６、図８に示すように、副画素電極６は前記副画素領域１０２２内に設けられる。副画素電極６は前記データ線４と平行である第２幹電極６１を含む。

【0034】

図４、図６に示すように、第２共通線１０は、一端が前記第１共通線２に電気的に接続され、他端が前記画素セル１０２の主画素領域１０２１から隣り合う前記画素セル１０２の副画素領域１０２２まで前記データ線４の延在方向に沿って延在する。第２共通線１０は、前記データ線４と平行であって、前記データ線４と離間して設けられる。前記第２共通線１０は、前記走査線１、前記第１共通線２及び前記第１共有線３と同層に設けられる。

【0035】

図４、図６に示すように、前記第２共通線１０は、互いに離間して設けられる第１副共通線１１０、第２副共通線１２０及び第３副共通線１３０を含む。

【0036】

図４、図６、図７に示すように、前記主画素領域１０２１において、前記第１副共通線１１０は、前記主画素電極５と前記データ線４との間に設けられ、前記第２副共通線１２０は、前記主画素電極５の前記データ線４から遠い側に設けられ、前記第３副共通線１３０は、前記第１幹電極５１に対応して設けられる。前記主画素領域１０２１において、前記第１幹電極５１は、前記第３副共通線１３０の前記基板１０１から遠い側に積層して設けられる。これにより、アレイ基板１００の光透過面積を余分に占有することを防止し、アレイ基板１００の開口率を向上させることができる。

【0037】

図４、図６、図８に示すように、前記副画素領域１０２２において、前記第１副共通線１１０は、前記副画素電極６と前記データ線４との間に設けられ、前記第２副共通線１２０は、前記副画素電極６の前記データ線４から遠い側に設けられ、前記第３副共通線１３０は、前記第２幹電極６１に対応して設けられる。前記副画素領域１０２２において、前記第２幹電極６１は、前記第３副共通線１３０の前記基板１０１から遠い側に積層して設けられる。これにより、アレイ基板１００の光透過面積を余分に占有することを防止し、アレイ基板１００の開口率を向上させることができる。

【0038】

図４、図９に示すように、前記主画素薄膜トランジスタ７（即ち図９におけるＴ１）のゲートが前記走査線１（即ち図９におけるＧａｔｅ）に電気的に接続され、前記主画素薄膜トランジスタ７（即ち図９におけるＴ１）のソースが前記データ線４（即ち図９におけるＤａｔａ）に電気的に接続され、前記主画素薄膜トランジスタ７（即ち図９におけるＴ１）のドレインが前記主画素電極５に電気的に接続される。

【0039】

図４、図９に示すように、前記副画素薄膜トランジスタ８（即ち図９におけるＴ２）のゲートが前記走査線１（即ち図９におけるＧａｔｅ）に電気的に接続され、前記副画素薄膜トランジスタ８（即ち図９におけるＴ２）のソースが前記データ線４（即ち図９におけるＤａｔａ）に電気的に接続され、前記副画素薄膜トランジスタ８（即ち図９におけるＴ２）のドレインが前記副画素電極６に電気的に接続される。

【0040】

図４、図９に示すように、前記共有薄膜トランジスタ９（即ち図９におけるＴ３）のゲートが前記走査線１（即ち図９におけるＧａｔｅ）に電気的に接続され、前記共有薄膜トランジスタ９（即ち図９におけるＴ３）のソースが前記副画素薄膜トランジスタ８（即ち図９におけるＴ２）のドレインに電気的に接続され、前記共有薄膜トランジスタ９（即ち図９におけるＴ３）のドレインが前記第１共有線３に電気的に接続される。

【0041】

前記主画素薄膜トランジスタ７のゲート、前記副画素薄膜トランジスタ８のゲート及び前記共有薄膜トランジスタ９のゲートが、同一の前記走査線１に電気的に接続され、前記主画素薄膜トランジスタ７のソース及び前記副画素薄膜トランジスタ８のソースが、同一の前記データ線４に電気的に接続される。

【0042】

［実施例２］

【0043】

図１０～図１３に示すように、実施例２は、実施例１の技術的特徴の大部分を含み、実施例１の第２共通線１０を除去し、実施例１の第２共通線１０の位置に第２共有線１１を設けた点で実施例１と異なる。

【0044】

図１０、図１１に示すように、第２共有線１１は、一端が前記第１共有線３に電気的に接続され、他端が前記画素セル１０２の副画素領域１０２２から隣り合う前記画素セル１０２の主画素領域１０２１まで前記データ線４の延在方向に沿って延在する。第２共有線１１は、前記データ線と平行であって、前記データ線４と離間して設けられる。第２共有線１１は、前記走査線１、前記第１共通線２及び前記第１共有線３と同層に設けられる。

【0045】

図１０、図１１に示すように、前記第２共有線１１は、互いに離間して設けられる第１副共有線１１１、第２副共有線１１２及び第３副共有線１１３を含む。

【0046】

図１０、図１１、図１２に示すように、前記主画素領域１０２１において、前記第１副共有線１１１は、前記主画素電極５と前記データ線４との間に設けられ、前記第２副共有線１１２は、前記主画素電極５の前記データ線４から遠い側に設けられ、前記第３副共有線１１３は、前記第１幹電極５１に対応して設けられる。前記主画素領域１０２１において、前記第１幹電極５１は、前記第３副共有線１１３の前記基板１０１から遠い側に積層して設けられる。これにより、アレイ基板１００の光透過面積を余分に占有することを防止し、アレイ基板１００の開口率を向上させることができる。

【0047】

図１０、図１１、図１３に示すように、前記副画素領域１０２２において、前記第１副共有線１１１は、前記副画素電極６と前記データ線４との間に設けられ、前記第２副共有線１１２は、前記副画素電極６の前記データ線４から遠い側に設けられ、前記第３副共有線１１３は、前記第２幹電極６１に対応して設けられる。前記副画素領域１０２２において、前記第２幹電極６１は、前記第３副共有線１１３の前記基板１０１から遠い側に積層して設けられる。これにより、アレイ基板１００の光透過面積を余分に占有することを防止し、アレイ基板１００の開口率を向上させることができる。

【0048】

本実施例は、第１共通線２及び第１共有線３を走査線１の両側にそれぞれ設けることによって、従来技術における第１共有線１００’が前記主画素領域１０２１及び副画素領域１０２２を縦断することを防止し、画素セル１０２の開口率及び透過率を向上させる。第１共通線２、第１共有線３及び走査線１を同層に設けることで、画素セル１０２の透過率をさらに向上させることができる。

【0049】

以上、本発明に係るアレイ基板及び表示パネルについて詳細に説明したが、本明細書では具体的な実施例を用いて本発明の原理及び実施形態について説明したが、以上の実施例の説明は本発明の方法及びその核心的な思想を理解するためのものに過ぎず、一方、当業者であれば、本発明の構想に基づき、具体的な実施形態及び適用範囲に変更を加えることがあり、要約すると、本明細書の内容は本発明を限定するものとして理解されるべきではない。

【符号の説明】

【0050】

１００ アレイ基板、 １０１ 基板、
１０２ 画素セル、
１０２１ 主画素領域、 １０２２ 副画素領域、
１ 走査線、 ２ 第１共通線、
３ 第１共有線、 ４ データ線、
５ 主画素電極、 ６ 副画素電極、
７ 主画素薄膜トランジスタ、 ８ 副画素薄膜トランジスタ、
９ 共有薄膜トランジスタ、 １０ 第２共通線、
１１ 第２共有線、
１１０ 第１副共通線、 １２０ 第２副共通線、
１３０ 第３副共通線、
１１１ 第１副共有線、 １１２ 第２副共有線、
１１３ 第３副共有線、
５１ 第１幹電極、 ６１ 第２幹電極。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】