特許 7542338 電子回路、電流計測装置、電圧計測装置、電力変換器、およびインバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-22

(45)【発行日】2024-08-30

(54)【発明の名称】電子回路、電流計測装置、電圧計測装置、電力変換器、およびインバータ

(51)【国際特許分類】

   H03F 3/38 20060101AFI20240823BHJP

   H02M 7/12 20060101ALI20240823BHJP

   H02M 7/48 20070101ALI20240823BHJP

   H02M 1/00 20070101ALI20240823BHJP

   H04L 25/02 20060101ALI20240823BHJP

   H03K 19/0175 20060101ALN20240823BHJP

   H03K 17/689 20060101ALN20240823BHJP

   H03K 17/0812 20060101ALN20240823BHJP

   H03K 17/08 20060101ALN20240823BHJP

【ＦＩ】

H03F3/38 210

H02M7/12 Q

H02M7/12 F

H02M7/48 E

H02M1/00 E

H02M1/00 H

H04L25/02 303B

H03K19/0175 280

H03K17/689

H03K17/0812

H03K17/08 C

【請求項の数】 18

(21)【出願番号】P 2020114811

(22)【出願日】2020-07-02

(65)【公開番号】P2022022716

(43)【公開日】2022-02-07

【審査請求日】2022-09-09

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(74)【代理人】

【識別番号】100091487

【弁理士】

【氏名又は名称】中村 行孝

(74)【代理人】

【識別番号】100105153

【弁理士】

【氏名又は名称】朝倉 悟

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118876

【弁理士】

【氏名又は名称】鈴木 順生

(74)【代理人】

【識別番号】100206243

【弁理士】

【氏名又は名称】片桐 貴士

(72)【発明者】

【氏名】高谷 聡

(72)【発明者】

【氏名】石原 寛明

(72)【発明者】

【氏名】鬼塚 浩平

【審査官】福田 正悟

(56)【参考文献】

【文献】特開昭６０－１６５８０９（ＪＰ，Ａ）

【文献】特開昭６１－０４５６１１（ＪＰ，Ａ）

【文献】特開平１１－１９６１３６（ＪＰ，Ａ）

【文献】特開２０００－０３７０７３（ＪＰ，Ａ）

【文献】特開２０１６－２０８７７０（ＪＰ，Ａ）

【文献】国際公開第２０２０／０２１６８１（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ ３／３８

Ｈ０２Ｍ ７／１２

Ｈ０２Ｍ ７／４８

Ｈ０２Ｍ １／００

Ｈ０４Ｌ ２５／０２

Ｈ０３Ｋ １９／０１７５

Ｈ０３Ｋ １７／６８９

Ｈ０３Ｋ １７／０８１２

Ｈ０３Ｋ １７／０８

(57)【特許請求の範囲】

【請求項1】

第１クロック信号および前記第１クロック信号を遅延させた第２クロック信号を生成する生成回路と、
前記第１クロック信号および前記第２クロック信号の少なくとも一方を、絶縁部を介する電磁界結合により伝送し、一部が入力側に、他の一部が出力側に含まれるように配置された第１キャパシタを含む第１電磁界結合部と、
前記第１電磁界結合部から伝送された、前記第１クロック信号および前記第２クロック信号の一方により駆動し、入力信号を前記第１クロック信号および前記第２クロック信号の一方に対応する周波数の第１信号に変換する第１周波数変換器と、
前記第１信号を、絶縁部を介する電磁界結合により伝送し、一部が入力側に、他の一部が出力側に含まれるように配置された第２キャパシタを含む第２電磁界結合部と、
前記第１クロック信号および前記第２クロック信号の他方を用いて、前記第２電磁界結合部から伝送された前記第１信号を前記入力信号に対応する周波数の第２信号に変換する第２周波数変換器と、
前記第２信号を出力する出力部と、
前記第１電磁界結合部と前記第１周波数変換器の間を、前記第１クロック信号および前記第２クロック信号の一方が伝送される第１線路に接続される第１保護回路と、を備える、電子回路。

【請求項2】

前記第１保護回路は、前記入力信号の中間電位と、前記第１電磁界結合部及び前記第１周波数変換器の接続ノードの電位との電位差が所定の基準値を超えた場合に動作する、請求項１に記載の電子回路。

【請求項3】

前記第１保護回路は、
第１ゲート端子および第１ドレイン端子を有し、前記第１ゲート端子と前記第１ドレイン端子とが接続される第１トランジスタと、
前記第１トランジスタと並列に接続され、第２ゲート端子および第１ソース端子を有し、前記第２ゲート端子と前記第１ソース端子とが接続される第２トランジスタと、を含む、請求項１または２に記載の電子回路。

【請求項4】

前記第１保護回路は、
前記第１トランジスタと直列に接続され、第３ゲート端子および第２ドレイン端子を有し、前記第３ゲート端子と前記第２ドレイン端子とが接続される第３トランジスタと、
前記第２トランジスタと直列に接続され、第４ゲート端子および第２ソース端子を有し、前記第４ゲート端子と前記第２ソース端子とが接続される第４トランジスタと、をさらに含む、請求項３に記載の電子回路。

【請求項5】

前記第１保護回路は、
第１ゲート端子および第１ドレイン端子を有する第１トランジスタと、
前記第１ドレイン端子と接続される第２ゲート端子および前記第１ゲート端子と接続される第２ドレイン端子を有する第２トランジスタと、を含む、請求項１または２に記載の電子回路。

【請求項6】

前記第１保護回路は、
前記第１トランジスタと直列に接続され、前記第１ゲート端子および前記第２ドレイン端子と接続される第３ゲート端子を有する第３トランジスタと、
前記第２トランジスタと直列に接続され、前記第２ゲート端子および前記第１ドレイン端子と接続される第４ゲート端子を有する第４トランジスタと、をさらに含む、請求項５に記載の電子回路。

【請求項7】

前記第１周波数変換器と前記第２電磁界結合部の間を、前記第１信号が伝送される第２線路に接続される第２保護回路をさらに備える、請求項１乃至６のいずれか一項に記載の電子回路。

【請求項8】

前記入力信号が入力される入力端子と、
前記入力端子と前記第１周波数変換器の間を、前記入力信号が伝送される第３線路に接続される第３保護回路と、をさらに備える、請求項１乃至７のいずれか一項に記載の電子回路。

【請求項9】

前記第２信号の振幅に基づいて、前記生成回路が遅延させる遅延量を決定する制御回路をさらに備える、請求項１乃至８のいずれか一項に記載の電子回路。

【請求項10】

前記制御回路は、前記第２信号の振幅の最大値に基づいて、前記生成回路が遅延させる遅延量を決定する、請求項９に記載の電子回路。

【請求項11】

前記第１電磁界結合部および前記第２電磁界結合部のそれぞれは、電気的に絶縁されている絶縁部を介して電磁界結合する、請求項１乃至１０のいずれか一項に記載の電子回路。

【請求項12】

前記電子回路は、第１チップおよび第２チップを含み、
前記第１チップは前記第１電磁界結合部、前記第２電磁界結合部、および第１周波数変換器を含み、
前記第２チップは第２周波数変換器を含む、請求項１乃至１１のいずれか一項に記載の電子回路。

【請求項13】

前記電子回路は、少なくとも第１チップおよび第２チップを含み、
前記第１チップは前記第１電磁界結合部、前記第２電磁界結合部、および第２周波数変換器を含み、
前記第２チップは第１周波数変換器を含む、請求項１乃至１１のいずれか一項に記載の電子回路。

【請求項14】

前記第１電磁界結合部と接続され、前記第１電磁界結合部から伝送された信号を電磁界結合によって伝送する第３電磁界結合部と、
前記第２電磁界結合部と接続され、前記第２電磁界結合部から伝送された信号を電磁界結合によって伝送する第４電磁界結合部と、をさらに備え、
前記電子回路は、少なくとも第１チップおよび第２チップを有し、
前記第１チップは前記第１電磁界結合部および前記第２電磁界結合部を含み、
前記第２チップは前記第３電磁界結合部および前記第４電磁界結合部を含む、請求項１乃至１１のいずれか一項に記載の電子回路。

【請求項15】

電子機器または電気機器の入力電流または出力電流を計測する電流計測装置であって、
請求項１乃至１４のいずれか一項に記載の電子回路と、
前記入力電流または前記出力電流を電圧に変換する第１抵抗部と、を備え、
前記入力信号は、前記第１抵抗部の第１端における電圧を示す第１電圧信号および前記第１抵抗部の第２端における電圧を示す第２電圧信号であり、
前記第２信号は、前記入力電流または前記出力電流を示す信号である、電流計測装置。

【請求項16】

電子機器または電気機器の入力電圧を計測する電圧計測装置であって、
請求項１乃至１４のいずれか一項に記載の電子回路と、
前記入力電圧を分圧する第２抵抗部および第３抵抗部と、を備え、
前記入力信号は、前記第２抵抗部と接続される前記第３抵抗部の第１端における電圧を示す第３電圧信号、および前記第３抵抗部の第２端における電圧を示す第４電圧信号であり、
前記第２信号は、前記入力電圧を示す信号である、電圧計測装置。

【請求項17】

請求項１５に記載され、前記入力電流を計測する電流計測装置と、
請求項１６に記載の電圧計測装置と、
直流電流を生成するスイッチング素子と、
前記スイッチング素子に供給する電流を生成するゲートドライバと、
前記入力電流の値を示す信号および前記入力電圧の値を示す信号に基づいて、前記ゲートドライバが生成する電流を決定する制御部と、を備える、電力変換器。

【請求項18】

入力電流又は出力電流を計測する複数の電流計測装置と、
請求項１６に記載の電圧計測装置と、
前記出力電流を生成する複数のスイッチング素子と、
前記複数のスイッチング素子のそれぞれに対応して設けられ、対応する前記スイッチング素子に供給する電流を生成する複数のゲートドライバと、
前記出力電流の値を示す信号および前記入力電圧の値を示す信号に基づいて、前記ゲートドライバが生成する出力電流を決定する制御部と、を備え、
前記複数の電流計測装置のそれぞれは、
請求項１乃至１４のいずれか一項に記載の電子回路と、
前記入力電流または前記出力電流を電圧に変換する第１抵抗部と、を備え、
前記入力信号は、前記第１抵抗部の第１端における電圧を示す第１電圧信号および前記第１抵抗部の第２端における電圧を示す第２電圧信号であり、
前記第２信号は、前記電子機器または電気機器の入力電流または前記出力電流を示す信号である、インバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、電子回路、電流計測装置、電圧計測装置、電力変換器、およびインバータに関する。

【背景技術】

【0002】

入力部と出力部の間を、絶縁を介してアナログ信号を伝達する電子回路が開発されている。この電子回路では、アナログ信号を一度高周波信号に変換し、電磁界結合により絶縁を介して伝達し、元のアナログ信号に復元する。この電子回路において、入力信号の電圧や基準電位の変動速度によっては、内部回路への充放電が間に合わず、電子回路が破壊される可能性がある。入力信号の電圧や基準電位の変動に対して、内部回路への充放電を行うことが可能な電子回路が望まれる。

【先行技術文献】

【特許文献】

【0003】

【文献】米国特許第８３７８６６３号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の実施形態が解決しようとする課題は、入力信号の電位や基準電位の変動に対応可能な電子回路、電流計測装置、電圧計測装置、電力変換器、およびインバータを提供することである。

【課題を解決するための手段】

【0005】

上記課題を解決するために、実施形態の電子回路は、第１クロック信号およびこの第１クロック信号を遅延させた第２クロック信号を生成する生成回路と、この第１クロック信号およびこの第２クロック信号の一方を電磁界結合によって伝送する第１電磁界結合部と、この第１電磁界結合部から伝送された、この第１クロック信号およびこの第２クロック信号の一方により駆動し、第１入力信号をこの第１クロック信号およびこの第２クロック信号の一方に対応する周波数の第１信号に変換する第１周波数変換器と、この第１信号を電磁界結合によって伝送する第２電磁界結合部と、この第１クロック信号およびこの第２クロック信号の他方を用いて、この第２電磁界結合部から伝送されたこの第１信号をこの第１入力信号に対応する周波数の第２信号に変換する第２周波数変換器と、この第２信号を出力する出力部と、この第１電磁界結合部とこの第１周波数変換器の間を、この第１クロック信号およびこの第２クロック信号の一方が伝送される第１線路に接続される第１保護回路を備える。

【図面の簡単な説明】

【0006】

【図1】第１の実施形態の電子回路１００の構成図。

【図2】電子回路１００の詳細を説明する図。

【図3】比較例である電子回路１０の構成図。

【図4】電子回路１０と電子回路１００において、入力コモンモード電位Ｖ_ＣＭのスルーレートによる電位Ｖ_{ＣＬＫＡ１}の変動を説明する図。

【図5】第１の実施形態に適用可能な電子回路１００’の構成図。

【図6】第１の実施形態に適用可能な電子回路１００”の構成図。

【図7】保護回路１７０ａおよび１７０ｂのバリエーションを説明する図。

【図8】図７の回路を多段化した例を説明する図。

【図9】第１の実施形態に適用可能な電子回路１８０の構成図。

【図10】第１の実施形態に適用可能な電子回路１８０’の構成図。

【図11】第１の実施形態に適用可能な電子回路１００Ｔの構成図。

【図12】第１の実施形態に適用可能な電子回路１００Ａの構成図。

【図13】第１の実施形態に適用可能な電子回路１００Ｂの構成図。

【図14】第１の実施形態に適用可能な電子回路１００Ｃの構成図。

【図15】第１の実施形態に適用可能な電子回路１００Ｄの構成図。

【図16】第２の実施形態の電力変換器２００の構成図。

【図17】第３の実施形態のインバータ３００の構成図。

【発明を実施するための形態】

【0007】

以下、発明を実施するための実施形態について図面を参照して説明する。開示はあくまで一例にすぎず、以下の実施形態に記載した内容により発明が限定されるものではない。当業者が容易に想到し得る変形は、当然に開示の範囲に含まれる。説明をより明確にするため、図面において、各部分のサイズ、形状等を実際の実施態様に対して変更して模式的に表す場合もある。複数の図面において、対応する要素には同じ参照数字を付して、詳細な説明を省略する場合もある。

【0008】

（第１の実施形態）
図１は、第１の実施形態の電子回路１００の構成図である。電子回路１００は、絶縁部１０１（図面ではＩｓｏｌａｔｉｏｎ Ｂａｒｒｉｅｒと称する）を備えており、絶縁部１０１を介してアナログ信号を伝送する回路である。電子回路１００は、アイソレーションアンプとも呼ばれる。電子回路１００は、図面ではＩｓｏｌａｔｉｏｎ Ａｍｐｌｉｆｉｅｒと称する。

【0009】

電子回路１００は、絶縁部１０１によって入力端子ＩＮＡおよびＩＮＢを含む入力側と出力端子ＯＵＴＰおよびＯＵＴＮを含む出力側とは電気的に絶縁されている。電子回路１００は入力側に、変調回路１３０（図面ではＭｏｄｕｌａｔｉｏｎ Ｃｉｒｃｕｉｔと称する）、ＥＳＤ（Ｅｌｅｃｔｒｏ－Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）回路１６０ａ、１６０ｂ、保護回路１７０ａおよび１７０ｂ、電磁界結合部１２０および１４０の一部を備える。電子回路１００は出力側に、制御回路１１０（図面ではＣｏｎｔｒｏｌ Ｃｉｒｃｕｉｔと称する）、復調回路１５０（図面ではＤｅ－ｍｏｄｕｌａｔｉｏｎ Ｃｉｒｃｕｉｔと称する）、ＥＳＤ回路１６０ｃ、１６０ｄ、１６０ｅ、電磁界結合部１２０および１４０の一部を備える。また、入力側および出力側は、電磁界結合部１２０および電磁界結合部１４０により電磁界結合されている。

【0010】

電気的に絶縁されているとは、完全に絶縁されていることに限定されず、絶縁とみなせる程度に電気を遮断することができればよい。ここで、電子回路１００は、出力側には電源ＶＤＤ２から電源が供給されているが、入力側には電源供給がなされていない。すなわち、制御回路１１０、復調回路１５０は電源ＶＤＤ２から電源供給を受けて駆動するが、変調回路１３０は電源供給を受けずに駆動する。また、電子回路１００は、入力側と出力側とは電気的に絶縁されているため、基準電位が異なる場合がある。ここでは入力側の基準電位を基準電位ＧＮＤ１と称し、出力側の基準電位を基準電位ＧＮＤ２と称する。

【0011】

なお、変調回路１３０は周波数変換器１３０（図面ではＰａｓｓｉｖｅ Ｍｉｘｅｒ）とも称する。

【0012】

制御回路１１０はロジック回路１１１（図面ではＬｏｇｉｃと称する）およびクロック回路１１２（図面ではＣｌｏｃｋ Ｃｉｒｃｕｉｔ）を備える。

【0013】

ロジック回路１１１は、電子回路１００の構成要素に指令を送る回路である。例えば、ロジック回路１１１はクロック回路１１２に対してクロック信号ＣＬＫＡ０およびＣＬＫＢ０を生成するよう指令したり、フィルタ回路１５３に対してフィルタリングする周波数を指令する。ロジック回路１１１は、後述する復調回路１５０が復調した信号の振幅に基づいてクロック信号ＣＬＫＡ２およびＣＬＫＢ２の遅延量を決定する。より詳細には、ロジック回路１１１は復調回路１５０が復調した信号の振幅の最大値に応じて、クロック信号ＣＬＫＡ２およびＣＬＫＢ２の遅延量を決定する。ロジック回路１１１は、クロック回路１１２に対してクロック信号ＣＬＫＡ０を決定された遅延量だけ位相を遅延させたクロック信号ＣＬＫＡ２およびＣＬＫＢ０を決定された遅延量だけ遅延させたクロック信号ＣＬＫＢ２を生成するように指令する。

【0014】

クロック回路１１２は、ロジック回路１１１からの指令に応じて、クロック信号ＣＬＫＡ０およびＣＬＫＢ０、決定された遅延量だけ位相が遅れたクロック信号ＣＬＫＡ２およびＣＬＫＢ２を生成する。クロック信号ＣＬＫＡ０は線路Ｌ_{ＣＬＫＡ０}を通じて電磁界結合部１２０に送られ、クロック信号ＣＬＫＢ０は線路Ｌ_{ＣＬＫＢ０}を通じて電磁界結合部１２０に送られる。決定された遅延量だけ遅れたクロック信号ＣＬＫＡ２およびＣＬＫＢ２は復調回路１５０の周波数変換器１５１に送られて、信号の復調に使われる。

【0015】

電磁界結合部１２０は、絶縁部１０１を介して電磁界結合しており、クロック回路１１２から送られたクロック信号ＣＬＫＡ０およびＣＬＫＢ０を電磁界結合によって入力側に伝送する。クロック信号ＣＬＫＡ０およびＣＬＫＢ０は、電磁界結合部１２０によって伝送される過程において位相ずれが生じ、クロック信号ＣＬＫＡ１およびＣＬＫＢ１となる。クロック信号ＣＬＫＡ１は線路Ｌ_{ＣＬＫＡ１}を通じて周波数変換器１３０に送られ、クロック信号ＣＬＫＢ１は線路Ｌ_{ＣＬＫＢ１}を通じて周波数変換器１３０に送られる。電磁界結合部１２０は例えば向かい合ったキャパシタやトランスによって実現され、絶縁部１０１は向かい合ったキャパシタやトランスの間に位置する。

【0016】

入力端子ＩＮＡおよびＩＮＢには、アナログ信号が入力される。以降、入力端子ＩＮＡに入力されたアナログ信号を入力信号Ｓ_ＩＮＡ、入力端子ＩＮＢに入力されたアナログ信号を入力信号Ｓ_ＩＮＢとも称する。入力信号Ｓ_ＩＮＡは線路Ｌ_Ａ０を通じて周波数変換器１３０に送られ、入力信号Ｓ_ＩＮＢは線路Ｌ_Ｂ０を通じて周波数変換器１３０に送られる。

【0017】

周波数変換器１３０は、電磁界結合部１２０から送られたクロック信号ＣＬＫＡ１およびＣＬＫＢ１により駆動し、入力信号Ｓ_ＩＮＡおよびＳ_ＩＮＢの周波数を変換し、高周波信号Ｓ_Ａ１、Ｓ_Ｂ１とする。周波数変換器１３０は、入力信号Ｓ_ＩＮＡを高周波信号Ｓ_Ａ１に変換し、入力信号Ｓ_ＩＮＢを高周波信号Ｓ_Ｂ１に変換する。周波数変換器１３０は、クロック信号ＣＬＫＡ１およびＣＬＫＢ１により駆動するため、電源の供給を受けない。このような周波数変換器は、パッシブミキサとも称される。高周波信号Ｓ_Ａ１は線路Ｌ_Ａ１を通じて電磁界結合部１４０に送られ、高周波信号Ｓ_Ｂ１は線路Ｌ_Ａ１を通じて電磁界結合部１４０に送られる。

【0018】

電磁界結合部１４０は、絶縁部１０１を介して電磁界結合しており、周波数変換器１３０から送られた高周波信号Ｓ_Ａ１およびＳ_Ｂ１を電磁界結合によって伝送する。高周波信号Ｓ_Ａ１およびＳ_Ｂ１は、電磁界結合部１４０によって伝送される過程において位相ずれが生じ、高周波信号Ｓ_Ａ２およびＳ_Ｂ２となる。高周波信号Ｓ_Ａ２は線路Ｌ_Ａ２を通じて復調回路１５０に送られ、高周波信号Ｓ_Ｂ２は線路Ｌ_Ｂ２を通じて復調回路１５０に送られる。電磁界結合部１４０は例えば向かい合ったキャパシタやトランスによって実現され、絶縁部１０１は向かい合ったキャパシタやトランスの間に位置する。

【0019】

復調回路１５０は周波数変換器１５１（図面ではＭｉｘｅｒと称する）、増幅器１５２（図面ではＡｍｐ．と称する）、フィルタ回路１５３（図面ではＬＰＦ）、およびバッファ回路１５４（図面ではＢｕｆｆｅｒと称する）を備える。

【0020】

周波数変換器１５１は、クロック回路１１２から送られたクロック信号ＣＬＫＡ２およびＣＬＫＢ２を用いて、高周波信号Ｓ_Ａ２およびＳ_Ｂ２を復調し、復元信号Ｓ_Ａ３およびＳ_Ｂ３とする。復元信号Ｓ_Ａ３およびＳ_Ｂ３とは、入力信号Ｓ_ＩＮＡおよびＳ_ＩＮＢと同程度の周波数に復元されたアナログ信号である。増幅器１５２は、周波数変換器１５１から送られた復元信号Ｓ_Ａ３およびＳ_Ｂ３を増幅して出力する。フィルタ回路１５３は、増幅器１５２から送られた復元信号Ｓ_Ａ３およびＳ_Ｂ３をフィルタリングする。本実施形態の一例として、フィルタ回路１５３はローパスフィルタとする。バッファ回路１５４は、フィルタ回路１５３から送られた信号を調整する。

【0021】

復元信号Ｓ_Ａ３は線路Ｌ_Ａ３を通じて出力端子ＯＵＴＰから出力され、復元信号Ｓ_Ｂ３は線路Ｌ_Ｂ３を通じて出力端子ＯＵＴＮから出力される。また、復元信号Ｓ_Ａ３およびＳ_Ｂ３はロジック回路１１１にも送られる。復元信号Ｓ_Ａ３およびＳ_Ｂ３は、ロジック回路１１１においてクロック信号ＣＬＫＡ０およびＣＬＫＢ０の遅延量の決定に使われる。詳細には、復元信号Ｓ_Ａ３およびＳ_Ｂ３は、元となった高周波信号Ｓ_Ａ２およびＳ_Ｂ２が位相ずれを含んでいるため、クロック信号ＣＬＫＡ２およびＣＬＫＡ２に付加された遅延量によっては振幅が小さくなる場合がある。ロジック回路１１１は、復元信号Ｓ_Ａ３およびＳ_Ｂ３の振幅の最大値に応じて、振幅が小さくならない（高周波信号Ｓ_Ａ２およびＳ_Ｂ２の位相ずれを補正する）遅延量を決定する。

【0022】

ＥＳＤ回路１６０ａ～１６０ｅは、電子回路１００の内部回路を静電気等の電圧変動から保護する回路である。ＥＳＤ回路１６０ａは線路Ｌ_Ａ０および基準電位ＧＮＤ１と接続され、ＥＳＤ回路１６０ｂは線路Ｌ_Ｂ０および基準電位ＧＮＤ１と接続され、ＥＳＤ回路１６０ｃは線路Ｌ_Ａ３、電源ＶＤＤ２、および基準電位ＧＮＤ２と接続され、ＥＳＤ回路１６０ｄは線路Ｌ_Ｂ３、電源ＶＤＤ２、および基準電位ＧＮＤ２と接続され、ＥＳＤ回路１６０ｅは電源ＶＤＤ２および基準電位ＧＮＤ２と接続される。詳しくは後述するが、電子回路１００のうち、電源供給を受けない入力側では、入力信号Ｓ_ＩＮＡおよびＳ_ＩＮＢの電圧や基準電位ＧＮＤ１の変動から、電子回路１００の内部回路を保護できない場合がある。

【0023】

保護回路１７０ａおよび１７０ｂは、電子回路１００の入力側の内部回路を電圧変動から保護する回路である。保護回路１７０ａは、電磁界結合部１２０および周波数変換器１３０の間を接続する線路Ｌ_{ＣＬＫＡ１}および基準電位ＧＮＤ１と接続される。保護回路１７０ｂは、電磁界結合部１２０および周波数変換器１３０の間を接続する線路Ｌ_{ＣＬＫＢ１}および基準電位ＧＮＤ１と接続される。詳しくは後述するが、保護回路１７０ａおよび１７０ｂは、ＥＳＤ回路１６０ａおよび１６０ｂでは保護できない場合がある、入力信号Ｓ_ＩＮＡおよびＳ_ＩＮＢの電圧や基準電位ＧＮＤ１の変動においても、電子回路１００の内部回路を保護することができる。

【0024】

以上に、電子回路１００の構成を説明した。電子回路１００は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）などの集積回路で実装されてもよい。１チップ上にまとめて実装されてもよいし、一部の回路が別のチップ上に実装されてもよい。また、制御回路１３０の機能は、プロセッサなどの処理部で実現するようにしてもよい。

【0025】

以下、本実施形態における電磁界結合部１２０および１４０、周波数変換器１３０、保護回路１７０ａおよび１７０ｂを詳細に説明する。図２は、電磁界結合部１２０および１４０、周波数変換器１３０、保護回路１７０ａおよび１７０ｂの詳細を含む電子回路１００の詳細図である。なお図２では、図１に表したＥＳＤ回路１６０ａ～１６０ｅを省略している。

【0026】

電磁界結合部１２０および１４０は、本実施形態ではキャパシタとしている。電磁界結合部１２０はキャパシタＣ_ＣＬＫ１およびＣ_ＣＬＫ２を備え、電磁界結合部１４０はキャパシタＣ_ＳＩＧ１およびＣ_ＳＩＧ２を備える。キャパシタＣ_ＣＬＫ１、Ｃ_ＣＬＫ２、Ｃ_ＳＩＧ１、およびＣ_ＳＩＧ２は、それぞれ電磁界結合している。キャパシタＣ_ＣＬＫ１は、一方の平板と線路Ｌ_{ＣＬＫＡ０}が接続され、もう一方の平板と線路Ｌ_{ＣＬＫＡ１}が接続されている。キャパシタＣ_ＣＬＫ２は、一方の平板と線路Ｌ_{ＣＬＫＢ０}が接続され、もう一方の平板と線路Ｌ_{ＣＬＫＢ１}が接続されている。キャパシタＣ_ＳＩＧ１は、一方の平板と線路Ｌ_Ａ１が接続され、もう一方の平板と線路Ｌ_Ａ２が接続されている。キャパシタＣ_ＳＩＧ２は、一方の平板と線路Ｌ_Ｂ１が接続され、もう一方の平板と線路Ｌ_Ｂ２が接続されている。それぞれのキャパシタが備える平板の間に、絶縁部１０１が位置する。電磁界結合部１２０および１４０として、本実施形態ではキャパシタを用いているが、少なくとも１つのキャパシタをトランスに変更してもよい。

【0027】

周波数変換器１３０は、本実施形態では４つのＮＭＯＳトランジスタＭ_１、Ｍ_２、Ｍ_３、およびＭ_４を備える（以降、単にトランジスタＭ_１、Ｍ_２、Ｍ_３、Ｍ_４とも称する）。トランジスタＭ_１およびＭ_２は、線路Ｌ_{ＣＬＫＢ１}を通じて送られるクロック信号ＣＬＫＢ１がゲート端子に入力されることにより駆動する。トランジスタＭ_３およびＭ_４は、線路Ｌ_{ＣＬＫＡ１}を通じて送られるクロック信号ＣＬＫＡ１がゲート端子に入力されることにより駆動する。トランジスタＭ_１～Ｍ_４が駆動することにより、入力信号Ｓ_ＩＮＡおよびＳ_ＩＮＢは高周波信号Ｓ_Ａ１およびＳ_Ｂ１に変換される。

【0028】

保護回路１７０ａおよび１７０ｂは、並列接続されて電流が流れる方向が異なる複数のダイオードを備える。例えば、保護回路１７０ａはダイオードＤ_１ａおよびＤ_２ａを備え、保護回路１６０ｂはダイオードＤ_１ｂおよびＤ_２ｂを備える。ダイオードＤ_１ａおよびＤ_２ａは、線路Ｌ_{ＣＬＫＡ１}および基準電位ＧＮＤ１と接続される。ダイオードＤ_１ｂおよびＤ_２ｂは、線路Ｌ_{ＣＬＫＢ１}および基準電位ＧＮＤ１と接続される。これらのダイオードは、入力信号Ｓ_ＩＮＡおよびＳ_ＩＮＢの電圧や基準電位ＧＮＤ１の変動が予め定められた一定以上となった場合にオンし、線路Ｌ_{ＣＬＫＡ１}およびＬ_{ＣＬＫＢ１}と、基準電位ＧＮＤ１の間で電荷を移動させることにより、線路Ｌ_{ＣＬＫＡ１}およびＬ_{ＣＬＫＢ１}と、基準電位ＧＮＤ１の電位差を電子回路１００の内部回路を破壊しない範囲内に抑える。

【0029】

なお本実施形態では、線路Ｌ_{ＣＬＫＡ１}およびＬ_{ＣＬＫＢ１}とは、直列に接続された抵抗Ｒ_１およびＲ_２を介して接続されている。抵抗Ｒ_１およびＲ_２の間には、基準電位ＧＮＤ１が接続されている。これにより、線路Ｌ_{ＣＬＫＡ１}およびＬ_{ＣＬＫＢ１}の動作点は基準電位ＧＮＤ１が基準となる。

【0030】

以上、電子回路１００の詳細について説明した。以下、保護回路１７０ａおよび１７０ｂがある場合およびない場合それぞれについて、入力信号Ｓ_ＩＮＡおよびＳ_ＩＮＢの電圧や基準電位ＧＮＤ１が変動した場合を説明する。説明のために、保護回路１７０ａおよび１７０ｂを備えない電子回路１０を電子回路１００の比較例として図３に表す。電子回路１０は、保護回路１７０ａおよび１７０ｂを備えない以外は電子回路１００と同様であるため、電子回路１０の構成要素には電子回路１００の構成要素と同じ番号を付して説明を省略する。

【0031】

図４は、電子回路１０および１００それぞれにおいて、入力信号Ｓ_ＩＮＡおよびＳ_ＩＮＢの電圧や基準電位ＧＮＤ１の変動が大きい場合と小さい場合について説明する。説明の簡単化のために、電子回路１０および１００の外部において、入力端子ＩＮＡ、ＩＮＢ、および基準電位ＧＮＤ１が短絡されている、または抵抗値が十分小さい抵抗（例えば、１Ω以下の抵抗）を介して接続されているとする。以降、入力端子ＩＮＡの電位を電位Ｖ_ＩＮＡ、入力端子ＩＮＢの電位を電位Ｖ_ＩＮＢ、基準電位ＧＮＤ１の電位を基準電位Ｖ_ＧＮＤ１、線路Ｌ_{ＣＬＫＡ１}の電位を電位Ｖ_{ＣＬＫＡ１}、線路Ｌ_{ＣＬＫＢ１}の電位を電位Ｖ_{ＣＬＫＢ１}と称する。また説明のために、入力端子ＩＮＡおよびＩＮＢの中間電位を、入力コモンモード電位Ｖ_ＣＭと称する。すなわち、入力コモンモード電位Ｖ_ＣＭ、電位Ｖ_ＩＮＡ、および電位Ｖ_ＩＮＢには、式（１）の関係がある。

【数1】

【0032】

またこの場合、入力端子ＩＮＡ、ＩＮＢ、基準電位ＧＮＤ１の間の電位差は十分小さい。すなわち、式（２）で表される。

【数2】

【0033】

電位Ｖ_ＩＮＡ、Ｖ_ＩＮＢ、基準電位Ｖ_ＧＮＤ１が変動した場合、入力コモンモード電位Ｖ_ＣＭも変動することが式（２）により表されている。以降、入力コモンモード電位Ｖ_ＣＭが変動する場合とは、電位Ｖ_ＩＮＡ、Ｖ_ＩＮＢ、基準電位Ｖ_ＧＮＤ１の少なくともいずれかが変動した場合を表す。

【0034】

本実施形態の一例として、入力コモンモード電位Ｖ_ＣＭが変動した場合の電位Ｖ_{ＣＬＫＡ１}について説明する。線路Ｌ_{ＣＬＫＡ１}は、線路Ｌ_{ＣＬＫＡ１}自身が有する寄生容量と、線路Ｌ_{ＣＬＫＡ１}と接続される、キャパシタの容量Ｃ_ＣＬＫ１および周波数変換器１３０の入力容量とに応じた容量を有する。以降、この容量を容量Ｃ_１とも称する。線路Ｌ_{ＣＬＫＡ１}は抵抗Ｒ_１を介して基準電位ＧＮＤ１と接続されているため、入力コモンモード電位Ｖ_ＣＭが変動した場合、電荷は容量Ｃ_１と基準電位ＧＮＤ１の間で移動する。これにより、入力コモンモード電位Ｖ_ＣＭが変動した場合、電位Ｖ_{ＣＬＫＡ１}も追従して変動する。また、線路Ｌ_{ＣＬＫＡ１}と基準電位ＧＮＤ１は抵抗Ｒ_１を介して接続されているため、線路Ｌ_{ＣＬＫＡ１}と基準電位ＧＮＤ１の間にはローパスフィルタが形成される。このローパスフィルタにより、電位Ｖ_{ＣＬＫＡ１}の変動速度（以降、電位の変動速度をスルーレートとも称する）には制限がかかる。ここで、式（３）に表すように、入力コモンモード電位Ｖ_ＣＭと電位Ｖ_{ＣＬＫＡ１}の差分を電位差ΔＶとする。

【数3】

【0035】

本実施形態の一例として、電位差ΔＶ＝５Ｖとしたとき、電位Ｖ_{ＣＬＫＡ１}の変動速度の上限は、容量Ｃ_１（容量値もＣ_１と称し、例えば１００ｆＦとする）、抵抗Ｒ_１（抵抗値もＲ_１と称し、例えば１００ｋΩとする）、および電位差ΔＶとで式（４）に表される。

【数4】

【0036】

すなわち本実施形態では、保護回路１７０ａが備えられない場合、入力コモンモード電位Ｖ_ＣＭのスルーレートが５００Ｖ／μｓまでであれば電位Ｖ_{ＣＬＫＡ１}も追従して変動することができる。よって、図４上段のように、入力コモンモード電位Ｖ_ＣＭのスルーレートが比較的低い（例えば５０Ｖ／μｓ）場合、電子回路１０および１００の両方とも電位Ｖ_{ＣＬＫＡ１}は入力コモンモード電位Ｖ_ＣＭに追従して変動し、電位差ΔＶは一定のレベルを維持する。

【0037】

一方、入力コモンモード電位Ｖ_ＣＭのスルーレートが５００Ｖ／μｓを超える場合、電子回路１０では、入力コモンモード電位Ｖ_ＣＭの変動に対して電位Ｖ_{ＣＬＫＡ１}は追従して変動することができない。例えば図４下段のように、入力コモンモード電位Ｖ_ＣＭのスルーレートが高い（例えば５０ｋＶ／μｓ）場合、容量Ｃ_１と基準電位ＧＮＤ１の間で電荷の移動が追い付かず、電位Ｖ_{ＣＬＫＡ１}の電位変動が遅れている。この場合、電位差ΔＶは一定ではなく大きくなってしまい、電子回路１００の入力側における内部回路が大きくなった電位差ΔＶによって破壊されてしまう可能性がある。例えば、周波数変換器１３０に含まれるトランジスタが破壊されてしまう可能性がある。電源供給を受ける回路の場合は、電源に接続されるＥＳＤ回路を通じて電荷の移動が可能であり、電位差ΔＶによる内部回路の破壊を抑制することができる。しかし本実施形態の入力側は電源供給を受けていないため、上記の問題が発生する。また本実施形態では、線路Ｌ_{ＣＬＫＡ１}はトランジスタＭ_３およびＭ_４のゲート端子に接続され、線路Ｌ_{ＣＬＫＢ１}はトランジスタＭ_１およびＭ_２のゲート端子に接続される。トランジスタＭ_１～Ｍ_４のゲート端子を通じた、線路Ｌ_{ＣＬＫＡ１}および基準電位ＧＮＤ１の間の電荷の移動は起こりづらいため、上記の問題が発生する。

【0038】

これに対し、電子回路１００では、電位差ΔＶが予め定められた特定の値を超えると、保護回路１７０ａがオンする。図４の例では容量Ｃ_１に電荷を充電するため、ダイオードＤ_１ａがオンする。ダイオードＤ_１ａを介する電荷の充電は、抵抗Ｒ_１によるローパスフィルタの影響が小さいため、抵抗Ｒ_１を介する場合よりも、より速く電荷を移動させることができる。保護回路１７０ａにより、入力コモンモード電位Ｖ_ＣＭのスルーレートが高い場合でも、電位Ｖ_{ＣＬＫＡ１}は追従して変動することができ、電位差ΔＶは一定のレベルを維持する。これにより、入力信号Ｓ_ＩＮＡおよびＳ_ＩＮＢの電位変動および基準電位ＧＮＤ１の変動が急峻な場合でも、電子回路１００の内部回路を保護することができる。電子回路１００は、入力信号Ｓ_ＩＮＡおよびＳ_ＩＮＢの電位変動および基準電位ＧＮＤ１の変動が急峻な場合でも、入力信号Ｓ_ＩＮＡおよびＳ_ＩＮＢを復元信号Ｓ_Ａ３およびＳ_Ｂ３として出力することができる。すなわち、電子回路１００を高いＣＭＴＩ（Ｃｏｍｍｏｎ Ｍｏｄｅ Ｔｒａｎｓｉｅｎｔ Ｉｍｍｕｎｉｔｙ）特性を有する回路とすることができる。

【0039】

なお、図４の例では今回は容量Ｃ_１に電荷を充電するためダイオードＤ_１ａがオンしたが、入力コモンモード電位Ｖ_ＣＭの傾きがマイナスの場合、容量Ｃ_１から電荷を放電するためダイオードＤ_２ａがオンすることになる。

【0040】

本実施形態の一例として、入力コモンモード電位Ｖ_ＣＭが変動した場合の電位Ｖ_{ＣＬＫＡ１}について説明したが、電位Ｖ_{ＣＬＫＢ１}についても同様である。線路Ｌ_{ＣＬＫＢ１}は、線路Ｌ_{ＣＬＫＢ１}自身が有する寄生容量と、線路Ｌ_{ＣＬＫＢ１}と接続される、キャパシタの容量Ｃ_ＣＬＫ２および周波数変換器１３０の入力容量とに応じた容量を有する。以降、この容量を容量Ｃ_２とも称する。線路Ｌ_{ＣＬＫＢ１}は抵抗Ｒ_１を介して基準電位ＧＮＤ１と接続されているため、入力コモンモード電位Ｖ_ＣＭが変動した場合、電荷は容量Ｃ_２と基準電位ＧＮＤ１の間で移動する。これにより、入力コモンモード電位Ｖ_ＣＭが変動した場合、電位Ｖ_{ＣＬＫＢ１}も追従して変動する。また、線路Ｌ_{ＣＬＫＢ１}と基準電位ＧＮＤ１は抵抗Ｒ_２を介して接続されているため、線路Ｌ_{ＣＬＫＢ１}と基準電位ＧＮＤ１の間にはローパスフィルタが形成される。このローパスフィルタにより、電位Ｖ_{ＣＬＫＢ１}のスルーレートには制限がかかる。保護回路１６０ｂが備えられない場合、スルーレートによっては入力コモンモード電位Ｖ_ＣＭと電位Ｖ_{ＣＬＫＢ１}の電位差ΔＶ２が一定のレベルを保てなくなり、電子回路１００の内部回路の破壊につながる。

【0041】

これに対し、電子回路１００では、電位差ΔＶ２が予め定められた特定の値を超えると、保護回路１６０ｂがオンする。図４の例では容量Ｃ_２に電荷を充電するため、ダイオードＤ_１ｂがオンする。ダイオードＤ_１ｂを介する電荷の充電は、抵抗Ｒ_２によるローパスフィルタの影響が小さいため、抵抗Ｒ_２を介する場合よりも、より速く電荷を移動させることができる。保護回路１６０ｂにより、入力コモンモード電位Ｖ_ＣＭのスルーレートが高い場合でも、電位Ｖ_{ＣＬＫＢ１}は追従して変動することができ、電位差ΔＶ２は一定のレベルを維持する。これにより、入力信号Ｓ_ＩＮＡおよびＳ_ＩＮＢの電位変動および基準電位ＧＮＤ１の変動が急峻な場合でも、電子回路１００の内部回路を保護することができ、電子回路１００を高いＣＭＴＩ特性を有する回路とすることができる。

【0042】

以上に本実施形態を説明したが、変形例は様々に実装、実行可能である。例えば、本実施形態では一例として、バッファ回路１５４から出力された復元信号Ｓ_Ａ３およびＳ_Ｂ３がロジック回路１１１に送られているが、周波数変換器１５１、増幅器１５２、またはフィルタ回路１５３からロジック回路１１１に送られてもよい。以下、本実施形態における構成および動作の変形例について説明する。

【0043】

（変形例１）
図５は、入力端子ＩＮＢの電位レベルが基準電位ＧＮＤ１と同様のレベルである電子回路１００’の構成図である。入力端子の電位レベルを基準電位ＧＮＤ１と同様のレベルとすることで、ＥＳＤ回路１６０ｂを省略および入力側の端子数を削減することができる。これにより、回路規模の削減、実装面積の削減、コストの低減を図ることができる。

【0044】

（変形例２）
図６は、クロック回路１１２がクロック信号ＣＬＫＡ０およびＣＬＫＢ０と、クロック信号ＣＬＫＡ２およびＣＬＫＢ２の出力先を交換した電子回路１００”の構成図である。本実施形態では、電磁界結合部１４０の伝送による、高周波信号Ｓ_Ａ２およびＳ_Ｂ２に付加される位相のずれを、クロック信号ＣＬＫＡ２およびＣＬＫＢ２によって補正していた。本変形例では、周波数変換器１３０にて高周波信号に変換する段階で、電磁界結合部１４０の伝送によって高周波信号に付加される位相のずれに対応させる。

【0045】

クロック回路１１２は、クロック信号ＣＬＫＡ２およびＣＬＫＢ２を電磁界結合部１２０に送り、クロック信号ＣＬＫＡ０およびＣＬＫＢ０を周波数変換器１５１に送る。クロック信号ＣＬＫＡ２およびＣＬＫＢ２は電磁界結合部１２０による伝送によって位相ずれが生じ、クロック信号ＣＬＫＡ３およびＣＬＫＢ３となって周波数変換器１３０に送られる。周波数変換器１３０は、クロック信号ＣＬＫＡ３およびＣＬＫＢ３により駆動し、入力信号Ｓ_ＩＮＡおよびＳ_ＩＮＢを高周波信号Ｓ_Ａ１’およびＳ_Ｂ１’に変換する。高周波信号Ｓ_Ａ１’およびＳ_Ｂ１’は電磁界結合部１４０による伝送によって位相ずれが生じ、高周波信号Ｓ_Ａ２’およびＳ_Ｂ２’となって周波数変換器１５１に送られる。周波数変換器１５１は、クロック信号ＣＬＫＡ０およびＣＬＫＢ０を用いて、高周波信号Ｓ_Ａ２’およびＳ_Ｂ２’の周波数を入力信号Ｓ_ＩＮＡおよびＳ_ＩＮＢと同様の周波数に変換して復元信号Ｓ_Ａ３およびＳ_Ｂ３とする。この復元信号Ｓ_Ａ３およびＳ_Ｂ３は、増幅器１５２、フィルタ回路１５３、およびバッファ回路１５４を通じて、出力端子ＯＵＴＰおよび出力端子ＯＵＴＮに出力される。

【0046】

本実施形態および本変形例を合わせると、電磁界結合部１２０は、クロック信号ＣＬＫＡ０およびＣＬＫＢ０の組と、クロック信号ＣＬＫＡ２およびＣＬＫＢ２の組の一方を電磁界結合によって伝送する。周波数変換器１３０は、クロック信号ＣＬＫＡ０およびＣＬＫＢ０の位相がずれたクロック信号ＣＬＫＡ１およびＣＬＫＢ１の組と、クロック信号ＣＬＫＡ２およびＣＬＫＢ２の位相がずれたクロック信号ＣＬＫＡ３およびＣＬＫＢ３の組の一方により駆動し、入力信号Ｓ_ＩＮＡおよびＳ_ＩＮＢを、高周波信号Ｓ_Ａ１およびＳ_Ｂ１の組、またはＳ_Ａ１’およびＳ_Ｂ１’の組に変換する。高周波信号Ｓ_Ａ１およびＳ_Ｂ１の組、またはＳ_Ａ１’およびＳ_Ｂ１’の組は、電磁界結合部１４０によって高周波信号Ｓ_Ａ２およびＳ_Ｂ２の組、またはＳ_Ａ２’およびＳ_Ｂ２’の組となる。周波数変換器１５１は、クロック信号ＣＬＫＡ０およびＣＬＫＢ０の組と、クロック信号ＣＬＫＡ２およびＣＬＫＢ２の組の他方を用いて、高周波信号Ｓ_Ａ１およびＳ_Ｂ１の組、またはＳ_Ａ１’およびＳ_Ｂ１’の組を、復元信号Ｓ_Ａ３およびＳ_Ｂ３に変換する。

【0047】

以上説明したように、クロック信号ＣＬＫＡ０およびＣＬＫＢ０と、クロック信号ＣＬＫＡ２およびＣＬＫＢ２の出力先は交換されてもよい。なお、電磁界結合部１２０および１４０の伝送による位相ずれの特性、周波数変換器１５１の特性、または線路Ｌ_{ＣＬＫＡ０}、Ｌ_{ＣＬＫＡ１}、Ｌ_{ＣＬＫＢ０}、Ｌ_{ＣＬＫＢ１}に設置される電子機器の特性等に応じて、クロック信号ＣＬＫＡ０およびＣＬＫＢ０はクロック信号ＣＬＫＡ０’およびＣＬＫＢ０’に調整されてもよい。なおこの場合、クロック信号ＣＬＫＡ２およびＣＬＫＢ２はクロック信号ＣＬＫＡ２’およびＣＬＫＢ２’に調整されてもよい。

【0048】

（変形例３）
図７は、保護回路１７０ａおよび１７０ｂのバリエーションを説明する図である。図７（ａ）は、本実施形態で説明したダイオードを含む保護回路である。保護回路１７０ａにはダイオードＤ_１ａおよびＤ_２ａが備えられ、保護回路１７０ｂにはダイオードＤ_１ｂおよびＤ_２ｂが備えられる。

【0049】

図７（ｂ）は、ＭＯＳトランジスタを用いた保護回路１７０ａ’および１７０ｂ’の構成図である。保護回路１７０ａ’は、線路Ｌ_{ＣＬＫＡ１}に並列接続されるトランジスタＭ_１ａおよびＭ_２ａを備える。トランジスタＭ_１ａのゲート端子はドレイン端子に接続され、ソース端子は基準電位ＧＮＤ１に接続される。トランジスタＭ_２ａのゲート端子はソース端子に接続され、ソース端子は基準電位ＧＮＤ１に接続される。トランジスタＭ_１ａは電荷を放電する際にオンとなって電流を流し、トランジスタＭ_２ａは電荷を充電する際にオンとなって電流を流す。保護回路１７０ｂ’はトランジスタＭ_１ｂおよびＭ_２ｂを備え、トランジスタＭ_１ｂはトランジスタＭ_１ａの説明と同様であり、トランジスタＭ_２ｂはトランジスタＭ_２ａの説明と同様である。

【0050】

図７（ｃ）は、線路Ｌ_{ＣＬＫＡ１}およびＬ_{ＣＬＫＢ１}の両方に接続される保護回路１７０ａ”（１７０ｂ”）の構成図である。以降、単に保護回路１７０ａ”とも称する。保護回路１７０ａ”は、トランジスタＭ_１ａ’およびＭ_２ａ’を備える。トランジスタＭ_１ａ’のドレイン端子は線路Ｌ_{ＣＬＫＡ１}およびトランジスタＭ_２ａ’のゲート端子に接続される。トランジスタＭ_１ａ’およびトランジスタＭ_２ａ’のソース端子は基準電位ＧＮＤ１に接続される。トランジスタＭ_２ａ’のドレイン端子は線路Ｌ_{ＣＬＫＢ１}およびトランジスタＭ_１ａ’のゲート端子に接続される。基準電位ＧＮＤ１からトランジスタＭ_１ａ’を通じて線路Ｌ_{ＣＬＫＡ１}に対して電荷の充電・放電が行われ、基準電位ＧＮＤ１からトランジスタＭ_２ａ’を通じて線路Ｌ_{ＣＬＫＢ１}に対して電荷の充電・放電が行われる。保護回路１７０ａ”は、保護回路１７０ａ’および１７０ｂ’の場合と比較してトランジスタの個数を削減することができるため、回路規模を削減することができ、コストを低減させることができる。

【0051】

（変形例４）
図８は、図７で説明した回路を多段化した保護回路の構成図である。一例として、図８では図７で説明した回路の二段化した場合を表しているが、三段以上であってもよい。

【0052】

図７（ａ）は、本実施形態で説明したダイオードを多段化した保護回路１７０ａ２および１７０ｂ２の構成図である。保護回路１７０ａ２には保護回路１７０ａにさらにダイオードＤ_３ａおよびＤ_４ａが備えられ、保護回路１７０ｂ２には保護回路１７０ｂにさらにダイオードＤ_３ｂおよびＤ_４ｂが備えられる。ダイオードＤ_３ａはダイオードＤ_１ａと同じ向きに電流を流すダイオードであり、ダイオードＤ_１ａと直列に接続されている。ダイオードＤ_４ａはダイオードＤ_２ａと同じ向きに電流を流すダイオードであり、ダイオードＤ_２ａと直列に接続されている。ダイオードＤ_３ｂはダイオードＤ_１ｂと同じ向きに電流を流すダイオードであり、ダイオードＤ_１ｂと直列に接続されている。ダイオードＤ_４ｂはダイオードＤ_２ｂと同じ向きに電流を流すダイオードであり、ダイオードＤ_２ｂと直列に接続されている。

【0053】

保護回路１７０ａ２および１７０ｂ２の動作には、保護回路１７０ａおよび１７０ｂと同様に所定の電位差ΔＶおよびΔＶ２が必要であるが、ダイオードを多段化することにより、電位差ΔＶおよびΔＶ２を任意に設定することができる。これにより、線路Ｌ_{ＣＬＫＡ１}および線路Ｌ_{ＣＬＫＢ１}を流れる信号への影響を低減させることができる。

【0054】

図８（ｂ）は、図７（ｂ）で説明したトランジスタを多段化した保護回路１７０ａ２’および１７０ｂ２’を説明する図である。保護回路１７０ａ２’には保護回路１７０ａ’にさらにトランジスタＭ_３ａおよびＭ_４ａが備えられ、保護回路１７０ｂ２’には保護回路１７０ｂ’にさらにトランジスタＭ_３ｂおよびＭ_４ｂが備えられる。トランジスタＭ_３ａはトランジスタＭ_１ａと直列に接続（トランジスタＭ_１ａのソース端子とトランジスタＭ_３ａのドレイン端子とが接続）される。トランジスタＭ_３ａのゲート端子はトランジスタＭ_３ａのドレイン端子と接続され、トランジスタＭ_３ａのソース端子は基準電位ＧＮＤ１に接続される。トランジスタＭ_４ａはトランジスタＭ_２ａと直列に接続（トランジスタＭ_２ａのソース端子とトランジスタＭ_４ａのドレイン端子とが接続）される。トランジスタＭ_４ａのゲート端子はトランジスタＭ_４ａのソース端子と接続され、トランジスタＭ_４ａのソース端子は基準電位ＧＮＤ１に接続される。トランジスタＭ_１ａおよびＭ_３ａは電荷を放電する際にオンとなって電流を流し、トランジスタＭ_２ａおよびＭ_４ａは電荷を充電する際にオンとなって電流を流す。

【0055】

保護回路１７０ｂ２’の説明は保護回路１７０ａ２’の説明と同様である。トランジスタＭ_１ａがＭ_１ｂに、トランジスタＭ_２ａがＭ_２ｂに、トランジスタＭ_３ａがＭ_３ｂに、トランジスタＭ_４ａがＭ_４ｂに、それぞれ対応している。

【0056】

保護回路１７０ａ２’および１７０ｂ２’も、保護回路１７０ａ２および１７０ｂ２と同様に、トランジスタを多段化することにより、電位差ΔＶおよびΔＶ２を任意に設定することができる。これにより、線路Ｌ_{ＣＬＫＡ１}および線路Ｌ_{ＣＬＫＢ１}を流れる信号への影響を低減させることができる。

【0057】

図８（ｃ）は、図７（ｃ）で説明したトランジスタを多段化した保護回路１７０ａ２”（１７０ｂ２”）の構成図である。以降、単に保護回路１７０ａ２”とも称する。保護回路１７０ａ２”には保護回路１７０ａ２’にさらにトランジスタＭ_３ａ’およびＭ_４ａ’が備えられる。トランジスタＭ_３ａ’はトランジスタＭ_１ａ’と直列に接続（トランジスタＭ_１ａ’のソース端子とトランジスタＭ_３ａ’のドレイン端子とが接続）される。トランジスタＭ_３ａ’のゲート端子はトランジスタＭ_１ａ’のゲート端子およびトランジスタＭ_２ａ’のドレイン端子と接続される。トランジスタＭ_３ａ’のソース端子は基準電位ＧＮＤ１に接続される。トランジスタＭ_４ａ’はトランジスタＭ_２ａ’と直列に接続（トランジスタＭ_２ａ’のソース端子とトランジスタＭ_４ａ’のドレイン端子とが接続）される。トランジスタＭ_４ａ’のゲート端子はトランジスタＭ_２ａ’のゲート端子およびトランジスタＭ_１ａ’のドレイン端子と接続される。トランジスタＭ_４ａ’のソース端子は基準電位ＧＮＤ１に接続される。基準電位ＧＮＤ１からトランジスタＭ_１ａ’およびＭ_３ａ’を通じて線路Ｌ_{ＣＬＫＡ１}に対して電荷の充電・放電が行われ、基準電位ＧＮＤ１からトランジスタＭ_２ａ’およびＭ_４ａ’を通じて線路Ｌ_{ＣＬＫＢ１}に対して電荷の充電・放電が行われる。

【0058】

保護回路１７０ａ２”も、保護回路１７０ａ２’および１７０ｂ２’と同様に、トランジスタを多段化することにより、電位差ΔＶおよびΔＶ２を任意に設定することができる。これにより、線路Ｌ_{ＣＬＫＡ１}および線路Ｌ_{ＣＬＫＢ１}を流れる信号への影響を低減させることができる。また、保護回路１７０ａ２”は、保護回路１７０ａ２’および１７０ｂ２’の場合と比較してトランジスタの個数を削減することができるため、回路規模の削減することができ、コストを低減させることができる。

【0059】

（変形例５）
図９は、電子回路１００の周波数変換器１３０および電磁界結合部１４０の間に、さらに保護回路１７０ｃおよび１７０ｄを備える電子回路１８０の構成図である。保護回路１７０ｃは線路Ｌ_Ａ１および基準電位ＧＮＤ１と接続され、保護回路１７０ｄは線路Ｌ_Ｂ１および基準電位ＧＮＤ１と接続される。保護回路１７０ｃおよび１７０ｄは、本実施形態における保護回路１７０ａおよび１７０ｂと同様であり、変形例３および４のバリエーションも適用可能である。

【0060】

線路Ｌ_Ａ１の電位を電位Ｖ_Ａ１、線路Ｌ_Ｂ１の電位を電位Ｖ_Ｂ１とすると、電位Ｖ_Ａ１およびＶ_Ｂ１についても、本実施形態と同様に、入力コモンモード電位Ｖ_ＣＭの変動に追従して変動する。まず、電位Ｖ_Ａ１の変動について説明する。線路Ｌ_Ａ１は、線路Ｌ_Ａ１自身が有する寄生容量、線路Ｌ_Ａ１と接続される、キャパシタの容量Ｃ_ＳＩＧ１および周波数変換器１３０の出力容量に応じた容量を有する。以降、この容量を容量Ｃ_３とも称する。容量Ｃ_３と基準電位ＧＮＤ１との間の電荷の移動により、電位Ｖ_Ａ１は入力コモンモード電位Ｖ_ＣＭの変動に追従して変動する。線路Ｌ_Ａ１はトランジスタＭ_１およびＭ_４と接続されており、トランジスタＭ_１およびＭ_４のドレイン・ソース間を通じて電荷の移動が可能である。しかし、入力コモンモード電位Ｖ_ＣＭのスルーレートが急峻となる場合、電荷の移動が間に合わず、電位Ｖ_Ａ１と入力コモンモード電位Ｖ_ＣＭの電位差ΔＶ３が一定のレベルを保てない可能性が生じる。そこで、電位差ΔＶ３が所定の値となると動作する保護回路１７０ｃを備えることにより、線路Ｌ_Ａ１と基準電位ＧＮＤ１との間の電荷の移動をより速くすることができる。保護回路１７０ｃにより、電位差ΔＶ３を一定のレベルに保つことができ、線路Ｌ_Ａ１に接続されるトランジスタＭ_１およびＭ_４、キャパシタＣ_ＳＩＧ１等の回路を保護することができ、電子回路１００をより高いＣＭＴＩ特性を有する回路とすることができる。

【0061】

電位Ｖ_Ｂ１の変動についても、電位Ｖ_Ａ１の変動と同様である。線路Ｌ_Ｂ１は、線路Ｌ_Ｂ１自身が有する寄生容量と、線路Ｌ_Ｂ１と接続される、キャパシタの容量Ｃ_ＳＩＧ２および周波数変換器１３０の出力容量とに応じた容量を有する。以降、この容量を容量Ｃ_４とも称する。容量Ｃ_４と基準電位ＧＮＤ１との間の電荷の移動により、電位Ｖ_Ｂ１は入力コモンモード電位Ｖ_ＣＭの変動に追従して変動する。線路Ｌ_Ｂ１はトランジスタＭ_２およびＭ_３と接続されており、トランジスタＭ_２およびＭ_３のドレイン・ソース間を通じて電荷の移動が可能である。しかし、入力コモンモード電位Ｖ_ＣＭのスルーレートが急峻となる場合、電荷の移動が間に合わず、電位Ｖ_Ｂ１と入力コモンモード電位Ｖ_ＣＭの電位差ΔＶ４が一定のレベルを保てない可能性が生じる。そこで、電位差ΔＶ４が所定の値となると動作する保護回路１７０ｄを備えることにより、線路Ｌ_Ｂ１と基準電位ＧＮＤ１との間の電荷の移動をより速くすることができる。保護回路１７０ｄにより、電位差ΔＶ４を一定のレベルに保つことができ、線路Ｌ_Ｂ１に接続されるトランジスタＭ_２およびＭ_３、キャパシタＣ_ＳＩＧ２等の回路を保護することができ、電子回路１００をより高いＣＭＴＩ特性を有する回路とすることができる。

【0062】

（変形例６）
図１０は、電子回路１８０の入力端子ＩＮＡおよび周波数変換器１３０との間にさらに保護回路１７０ｅを備え、電子回路１８０の入力端子ＩＮＢおよび周波数変換器１３０との間にさらに保護回路１７０ｆを備える電子回路１８０’の構成図である。保護回路１７０ｅは線路Ｌ_Ａ０および基準電位ＧＮＤ１と接続され、保護回路１７０ｆは線路Ｌ_Ｂ０および基準電位ＧＮＤ１と接続される。保護回路１７０ｅおよび１７０ｆは、本実施形態における保護回路１７０ａおよび１７０ｂと同様であり、変形例３および４のバリエーションも適用可能である。

【0063】

線路Ｌ_Ａ０の電位を電位Ｖ_Ａ０、線路Ｌ_Ｂ０の電位を電位Ｖ_Ｂ０とすると、電位Ｖ_Ａ０およびＶ_Ｂ０についても、本実施形態と同様に、入力コモンモード電位Ｖ_ＣＭの変動に追従して変動する。まず、電位Ｖ_Ａ０の変動について説明する。線路Ｌ_Ａ０は、線路Ｌ_Ａ０自身が有する寄生容量、線路Ｌ_Ａ０と接続される、入力端子ＩＮＡの容量および周波数変換器１３０の入力容量に応じた容量を有する。以降、この容量を容量Ｃ_５とも称する。容量Ｃ_５と基準電位ＧＮＤ１との間の電荷の移動により、電位Ｖ_Ａ０は入力コモンモード電位Ｖ_ＣＭの変動に追従して変動する。線路Ｌ_Ａ０は入力端子ＩＮＡやＥＳＤ回路１６０ａを通じて電荷の移動が可能である。しかし、入力コモンモード電位Ｖ_ＣＭのスルーレートが急峻となる場合、電荷の移動が間に合わず、電位Ｖ_Ａ０と入力コモンモード電位Ｖ_ＣＭの電位差ΔＶ５が一定のレベルを保てない可能性が生じる。そこで、電位差ΔＶ５が所定の値となると動作する保護回路１７０ｅを備えることにより、線路Ｌ_Ａ０と基準電位ＧＮＤ１との間の電荷の移動をより速くすることができる。保護回路１７０ｅにより、電位差ΔＶ５を一定のレベルに保つことができ、線路Ｌ_Ａ０に接続される入力端子ＩＮＡ、トランジスタＭ_１およびＭ_３等の回路を保護することができ、電子回路１００をより高いＣＭＴＩ特性を有する回路とすることができる。

【0064】

電位Ｖ_Ｂ０の変動についても、電位Ｖ_Ａ０の変動と同様である。線路Ｌ_Ｂ０は、線路Ｌ_Ｂ０自身が有する寄生容量、線路Ｌ_Ｂ０と接続される、入力端子ＩＮＢの容量および周波数変換器１３０の入力容量に応じた容量を有する。以降、この容量を容量Ｃ_６とも称する。容量Ｃ_６と基準電位ＧＮＤ１との間の電荷の移動により、電位Ｖ_Ｂ０は入力コモンモード電位Ｖ_ＣＭの変動に追従して変動する。線路Ｌ_Ｂ０は入力端子ＩＮＢやＥＳＤ回路１６０ｂを通じて電荷の移動が可能である。しかし、入力コモンモード電位Ｖ_ＣＭのスルーレートが急峻となる場合、電荷の移動が間に合わず、電位Ｖ_Ｂ０と入力コモンモード電位Ｖ_ＣＭの電位差ΔＶ６が一定のレベルを保てない可能性が生じる。そこで、電位差ΔＶ６が所定の値となると動作する保護回路１７０ｆを備えることにより、線路Ｌ_Ｂ０と基準電位ＧＮＤ１との間の電荷の移動をより速くすることができる。保護回路１７０ｆにより、電位差ΔＶ６を一定のレベルに保つことができ、線路Ｌ_Ｂ０に接続される入力端子ＩＮＢ、トランジスタＭ_２およびＭ_４等の回路を保護することができ、電子回路１００をより高いＣＭＴＩ特性を有する回路とすることができる。

【0065】

（変形例７）
図１０は、電磁界結合部１２０および１４０のキャパシタをトランスとした電子回路１００Ｔの構成図である。電磁界結合部１２０’はトランスＴ_ＣＬＫ、電磁界結合部１４０’はトランスＴ_ＳＩＧを有する。トランスＴ_ＣＬＫは電磁界結合する一対のコイルであり、このコイルの間に絶縁部１３０が位置する。トランスＴ_ＳＩＧは電磁界結合する一対のコイルであり、このコイルの間に絶縁部１３０が位置する。このようにすることで、復元信号のＳＮ比を向上させることができる。また、電磁界結合部１２０および１４０は、キャパシタとトランスを組み合わせて構成するようにしてもよい。

【0066】

以上、電子回路１００における変形例を説明した。これらの変形例は、組み合わせて用いることができる。この電子回路１００はチップへの配置において様々な例が考えられる。以下配置例として説明する。

【0067】

（配置例１）
図１２は、電磁界結合部１２０および１４０、並びに周波数変換器１３０を同じチップに配置し、その他の機器を異なるチップに配置する電子回路１００Ａの構成図である。Ｃｈｉｐ１には電磁界結合部１２０および１４０、並びに周波数変換器１３０（図面ではＰａｓｓｉｖｅ Ｍｉｘｅｒと称する）が配置されている。Ｃｈｉｐ２には回路部１９０（図面ではＡｃｔｉｖｅ Ｃｉｒｃｕｉｔｒｙと称する）が配置されている。回路部１９０は少なくとも周波数変換器１５１が含まれ、電子回路１００の構成要素のうち、出力側に配置された構成要素を含む。例えば、回路部１９０は、制御回路１１０および復調回路１５０を含む。以降、回路部１９０の一部は、さらに異なるチップに配置されるようにしてもよい。

【0068】

（配置例２）
図１３は、電磁界結合部１２０および１４０、並びに周波数変換器１５１を同じチップに配置し、周波数変換器１３０を異なるチップに配置する電子回路１００Ｂの構成図である。Ｃｈｉｐ１には周波数変換器１３０が配置されている。Ｃｈｉｐ２には電磁界結合部１２０および１４０、並びに回路部１９０が配置されている。

【0069】

（配置例３）
図１４は、電磁界結合部１２０に直列に接続される電磁界結合部１２０”、および電磁界結合部１４０に直列に接続される電磁界結合部１４０”をさらに備える電子回路１００Ｃの構成図である。電磁界結合部１２０”および１４０”は、本実施形態の電磁界結合部１２０および１４０と同様でもよいし、電磁界結合部１２０’および１４０’を適用してもよい。Ｃｈｉｐ１には電磁界結合部１２０および１４０、並びに周波数変換器１３０が配置されている。Ｃｈｉｐ２には電磁界結合部１２０”および１４０”、並びに回路部１９０が配置されている。電磁界結合部を直列に二段構成とすることで、電子回路１００の入力端子ＩＮＡおよびＩＮＢと、出力端子ＯＵＴＰおよびＯＵＴＮの間の絶縁性をさらに高めることができる。また、どちらか片側のチップの電磁界結合部が絶縁破壊されたとしても、もう片側で一定以上の絶縁性を保持することができ、安全性が向上する。電磁界結合部１２０および１４０は三段以上の構成としてもよい。

【0070】

（配置例４）
図１５は、電磁界結合部１２０および１４０をさらに異なるチップに配置した電子回路１００Ｄの構成図である。Ｃｈｉｐ１には周波数変換器１３０が配置されている。Ｃｈｉｐ２には電磁界結合部１２０および１４０が配置されている。Ｃｈｉｐ３には回路部１９０が配置されている。電磁界結合部１２０および１４０を周波数変換器１３０および回路部１９０と異なるチップに配置することで、電磁界結合部１２０および１４０が配置されるＣｈｉｐ２は、Ｃｈｉｐ１およびＣｈｉｐ３とは異なるプロセスで製造することができる。Ｃｈｉｐ２をより耐圧性能の高いプロセス製造することができ、電子回路１００Ｄの入力端子ＩＮＡおよびＩＮＢと、出力端子ＯＵＴＰおよびＯＵＴＮの間の絶縁性をさらに高めることができる。

【0071】

以上、本実施形態およびその変形例、配置例を説明した。本実施形態における電子回路は、電源供給を受けない周波数変換器１３０とクロック信号を電磁界結合により伝送する電磁界結合部１２０との間に、保護回路１７０ａおよび１７０ｂを備える。保護回路１７０ａおよび１７０ｂにより、入力信号の電位Ｖ_ＩＮＡおよびＶ_ＩＮＢ、基準電位Ｖ_ＧＮＤ１の変動が急峻な場合であっても、電子回路１００の内部回路を電位差による破壊から保護することができ、電子回路１００を高いＣＭＴＩ特性を有する回路とすることができる。

【0072】

（第２の実施形態）
第２の実施形態では、第１の実施形態で説明した電子回路１００を用いた適用例を説明する。図１６は、電子回路１００を用いた電力変換器２００（図面ではＰｏｗｅｒ Ｃｏｎｖｅｒｔｅｒと称する）の構成図である。電力変換器２００は、交流電源２０から入力された電力を直流に変換し、負荷３０（図面ではＬｏａｄと称する）に対して出力する装置である。電力変換器２００は、電子回路１００ａおよび１００ｂ、制御部２０１（図面ではＰＦＣ Ｃｏｎｔｒｏｌｌｅｒと称する）、抵抗部Ｒ_Ｄ１、Ｒ_Ｄ２、およびＲ_{ＳＨＵＮＴ}、インダクタＬ、ゲートドライバＧ_Ｄ１およびＧ_Ｄ２（図面ではＧａｔｅ Ｄｒｉｖｅｒと称する）、スイッチング素子Ｐ_Ｄ１およびＰ_Ｄ２（図面ではＰｏｗｅｒ Ｄｅｖｉｃｅと称する）ダイオードＤ_Ｄ１およびＤ_Ｄ２、キャパシタＣ_Ｄを備える。

【0073】

電子回路１００ａおよび１００ｂは、第１の実施形態で説明した電子回路１００と同様である。電子回路１００ａの入力端子ＩＮＡは抵抗部Ｒ_{ＳＨＵＮＴ}の一端と接続され、電子回路１００ａの入力端子ＩＮＢは抵抗部Ｒ_{ＳＨＵＮＴ}のもう一端と接続される。抵抗部Ｒ_{ＳＨＵＮＴ}は電力変換器２００への入力電流を電圧に変換する抵抗部である。抵抗部Ｒ_{ＳＨＵＮＴ}の一端における電圧が電子回路１００ａの入力信号Ｓ_ＩＮＡとして入力され、抵抗部Ｒ_{ＳＨＵＮＴ}のもう一端における電圧が電子回路１００ａの入力信号Ｓ_ＩＮＢとして入力される。電子回路１００ａは、電力変換器２００の入力電流を計測する電流計測装置として動作する。電子回路１００ａは、最終的に電力変換器２００の入力電流（図ではＩ_Ｌと称する）を示す信号を、復元信号Ｓ_Ａ３およびＳ_Ｂ３として制御部２０１に送る。

【0074】

電子回路１００ｂの入力端子ＩＮＡは抵抗部Ｒ_Ｄ１およびＲ_Ｄ２の間に接続され、電子回路１００ｂの入力端子ＩＮＢは抵抗部Ｒ_Ｄ２の、抵抗部Ｒ_Ｄ１と接続する端とは反対の端と接続される。抵抗部Ｒ_Ｄ１およびＲ_Ｄ２は電力変換器２００への入力電圧を分圧する抵抗部である。抵抗部Ｒ_Ｄ１と接続する抵抗部Ｒ_Ｄ２の端における電圧が電子回路１００ｂの入力信号Ｓ_ＩＮＡとして入力され、抵抗部Ｒ_Ｄ２のもう一端における電圧が電子回路１００ｂの入力信号Ｓ_ＩＮＢとして入力される。電子回路１００ｂは、電力変換器２００の入力電圧を計測する電圧計測装置として動作する。電子回路１００ｂは、最終的に電力変換器２００の入力電圧を示す信号を、復元信号Ｓ_Ａ３およびＳ_Ｂ３として制御部２０１に送る。図１６では、交流電源の２端の間における電圧差はＶ_ＡＣと表されている。

【0075】

制御部２０１は、電子回路１００ａおよび１００ｂから送られる、電力変換器２００の入力電流を示す信号および入力電圧を示す信号を用いて、ゲートドライバＧ_Ｄ１がスイッチング素子Ｐ_Ｄ１に供給する電流およびゲートドライバＧ_Ｄ２がスイッチング素子Ｐ_Ｄ２に供給する電流を決定する。制御部２０１は、ゲートドライバＧ_Ｄ１およびＧ_Ｄ２に決定した電流を供給するよう指令する。本実施形態では一例として、制御部２０１はＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｌｌｅｃｔｉｏｎ） Ｃｏｎｔｒｏｌｌｅｒとするが、任意の処理ＩＣを適用可能である。

【0076】

ゲートドライバＧ_Ｄ１は制御部２０１の指令を受けてスイッチング素子Ｐ_Ｄ１に電流を供給する。例えば、図１６ではゲートドライバＧ_Ｄ１はスイッチング素子Ｐ_Ｄ１のゲート端子に電流を供給する。ゲートドライバＧ_Ｄ２は制御部２０１の指令を受けてスイッチング素子Ｐ_Ｄ２に電流を供給する。例えば、図１６ではゲートドライバＧ_Ｄ２はスイッチング素子Ｐ_Ｄ２のゲート端子に電流を供給する。

【0077】

スイッチング素子Ｐ_Ｄ１はゲートドライバＧ_Ｄ１から供給された電流に応じてスイッチングを行う。スイッチング素子Ｐ_Ｄ２はゲートドライバＧ_Ｄ２から供給された電流に応じてスイッチングを行う。スイッチング素子Ｐ_Ｄ１およびＰ_Ｄ２のスイッチングにより、直流電流が生成される。直流電流はダイオードＤ_Ｄ１およびＤ_Ｄ２、キャパシタＣ_Ｄで調整され、負荷３０に出力電流として出力される。

【0078】

以上に本実施形態の電力変換器２００を説明した。電力変換器２００の変形例は様々に実装、実行可能である。例えば、電力変換器２００に備えられる電子回路１００ａおよび１００ｂは、第１の実施形態で説明した変形例および配置例を適用可能である。本実施形態の電力変換器２００は、電子回路１００ａを電流計測装置として動作させ、電子回路１００ｂを電圧計測装置として動作させる。これにより、電力変換器２００の入力電流および入力電圧に応じて、直流の出力電流を制御することができる。電子回路１００ａおよび１００ｂを用いることにより、電力変換器２００の入力電流、入力電圧、基準電位ＧＮＤ１の変動が急峻であっても、電子回路１００ａおよび１００ｂの内部回路を電位差による破壊から保護することができる。電子回路１００ａおよび１００ｂが高いＣＭＴＩ特性を有する回路となることで、制御部２０１に送られる入力電流および入力電圧を示す信号のノイズが小さくなり、制御部２０１はゲートドライバＧ_Ｄ１およびＧ_Ｄ２への指令をより正確に行うことができる。

【0079】

（第３の実施形態）
第３の実施形態では、第１の実施形態で説明した電子回路１００を用いた適用例を説明する。図１６は、電子回路１００を用いたインバータ３００の構成図である。インバータ３００は、一例としてモータＭに電流を供給する三相インバータである。インバータ３００は、電子回路１００ａ、１００ｂ、１００ｃ、１００ｄ、制御部３０１（図面ではＭＣＵと称する）、抵抗部Ｒ_Ｄ１、Ｒ_Ｄ２、Ｒ_{ＳＨＵＮＴ１}、Ｒ_{ＳＨＵＮＴ２}、およびＲ_{ＳＨＵＮＴ３}、ゲートドライバＧ_Ｄ１、Ｇ_Ｄ２、Ｇ_Ｄ３、Ｇ_Ｄ４、Ｇ_Ｄ５、Ｇ_Ｄ６、スイッチング素子Ｐ_Ｄ１、Ｐ_Ｄ２、Ｐ_Ｄ３、Ｐ_Ｄ４、Ｐ_Ｄ５、およびＰ_Ｄ６を備える。

【0080】

電子回路１００ａ、１００ｂ、１００ｃ、および１００ｄは、第１の実施形態で説明した電子回路１００と同様である。電子回路１００ａの入力端子ＩＮＡは抵抗部Ｒ_Ｄ１およびＲ_Ｄ２の間に接続され、電子回路１００ａの入力端子ＩＮＢは抵抗部Ｒ_Ｄ２の、抵抗部Ｒ_Ｄ１と接続する端とは反対の端と接続される。抵抗部Ｒ_Ｄ１およびＲ_Ｄ２はインバータ３００への入力電圧Ｖ＋を分圧する抵抗部である。抵抗部Ｒ_Ｄ１と接続する抵抗部Ｒ_Ｄ２の端における電圧が電子回路１００ａの入力信号Ｓ_ＩＮＡとして入力され、抵抗部Ｒ_Ｄ２のもう一端における電圧が電子回路１００ａの入力信号Ｓ_ＩＮＢとして入力される。電子回路１００ａは、インバータ３００の入力電圧Ｖ＋を計測する電圧計測装置として動作する。電子回路１００ａは、最終的にインバータ３００の入力電圧Ｖ＋を示す信号を、復元信号Ｓ_Ａ３およびＳ_Ｂ３として制御部３０１に送る。

【0081】

電子回路１００ｂの入力端子ＩＮＡは抵抗部Ｒ_{ＳＨＵＮＴ１}の一端と接続され、電子回路１００ｂの入力端子ＩＮＢは抵抗部Ｒ_{ＳＨＵＮＴ１}のもう一端と接続される。抵抗部Ｒ_{ＳＨＵＮＴ１}はスイッチング素子Ｐ_Ｄ１およびＰ_Ｄ２が生成する出力電流Ｉ_１を電圧に変換する抵抗部である。抵抗部Ｒ_{ＳＨＵＮＴ１}の一端における電圧が電子回路１００ｂの入力信号Ｓ_ＩＮＡとして入力され、抵抗部Ｒ_{ＳＨＵＮＴ１}のもう一端における電圧が電子回路１００ｂの入力信号Ｓ_ＩＮＢとして入力される。電子回路１００ｂは、スイッチング素子Ｐ_Ｄ１およびＰ_Ｄ２が生成する出力電流Ｉ_１を計測する電流計測装置として動作する。電子回路１００ｂは、最終的に出力電流Ｉ_１を示す信号を、復元信号Ｓ_Ａ３およびＳ_Ｂ３として制御部３０１に送る。

【0082】

電子回路１００ｃの入力端子ＩＮＡは抵抗部Ｒ_{ＳＨＵＮＴ２}の一端と接続され、電子回路１００ｃの入力端子ＩＮＢは抵抗部Ｒ_{ＳＨＵＮＴ２}のもう一端と接続される。抵抗部Ｒ_{ＳＨＵＮＴ２}はスイッチング素子Ｐ_Ｄ３およびＰ_Ｄ４が生成する出力電流Ｉ_２を電圧に変換する抵抗部である。抵抗部Ｒ_{ＳＨＵＮＴ２}の一端における電圧が電子回路１００ｃの入力信号Ｓ_ＩＮＡとして入力され、抵抗部Ｒ_{ＳＨＵＮＴ２}のもう一端における電圧が電子回路１００ｃの入力信号Ｓ_ＩＮＢとして入力される。電子回路１００ｃは、スイッチング素子Ｐ_Ｄ３およびＰ_Ｄ４が生成する出力電流Ｉ_２を計測する電流計測装置として動作する。電子回路１００ｃは、最終的に出力電流Ｉ_２を示す信号を、復元信号Ｓ_Ａ３およびＳ_Ｂ３として制御部３０１に送る。

【0083】

電子回路１００ｄの入力端子ＩＮＡは抵抗部Ｒ_{ＳＨＵＮＴ３}の一端と接続され、電子回路１００ｄの入力端子ＩＮＢは抵抗部Ｒ_{ＳＨＵＮＴ３}のもう一端と接続される。抵抗部Ｒ_{ＳＨＵＮＴ３}はスイッチング素子Ｐ_Ｄ５およびＰ_Ｄ６が生成する出力電流Ｉ_３を電圧に変換する抵抗部である。抵抗部Ｒ_{ＳＨＵＮＴ３}の一端における電圧が電子回路１００ｄの入力信号Ｓ_ＩＮＡとして入力され、抵抗部Ｒ_{ＳＨＵＮＴ３}のもう一端における電圧が電子回路１００ｄの入力信号Ｓ_ＩＮＢとして入力される。電子回路１００ｄは、スイッチング素子Ｐ_Ｄ５およびＰ_Ｄ６が生成する出力電流Ｉ_３を計測する電流計測装置として動作する。電子回路１００ｄは、最終的に出力電流Ｉ_３を示す信号を、復元信号Ｓ_Ａ３およびＳ_Ｂ３として制御部３０１に送る。

【0084】

制御部３０１は、電子回路１００ａ～１００ｄから送られる、インバータ３００の入力電圧を示す信号および出力電圧Ｉ_１、Ｉ_２、Ｉ_３を示す信号を用いて、ゲートドライバＧ_Ｄ１がスイッチング素子Ｐ_Ｄ１に供給する電流、ゲートドライバＧ_Ｄ２がスイッチング素子Ｐ_Ｄ２に供給する電流、ゲートドライバＧ_Ｄ３がスイッチング素子Ｐ_Ｄ３に供給する電流ゲートドライバＧ_Ｄ４がスイッチング素子Ｐ_Ｄ４に供給する電流ゲートドライバＧ_Ｄ５がスイッチング素子Ｐ_Ｄ５に供給する電流ゲートドライバＧ_Ｄ６がスイッチング素子Ｐ_Ｄ６に供給する電流を決定する。制御部３０１は、ゲートドライバＧ_Ｄ１～Ｇ_Ｄ６にそれぞれ決定した電流を供給するよう指令する。本実施形態では一例として、制御部３０１はＭＣＵ（Ｍｉｃｒｏ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）とするが、任意の処理ＩＣを適用可能である。

【0085】

ゲートドライバＧ_Ｄ１～Ｇ_Ｄ６は制御部３０１の指令を受けてスイッチング素子Ｐ_Ｄ１～Ｐ_Ｄ６に電流を供給する。ゲートドライバＧ_Ｄ１～Ｇ_Ｄ６は、スイッチング素子Ｐ_Ｄ１～Ｐ_Ｄ６のそれぞれに対応して設けられており、対応するスイッチング素子に制御部３０１から指令された電流を供給する。例えば、図１６ではゲートドライバＧ_Ｄ１はスイッチング素子Ｐ_Ｄ１のゲート端子に、ゲートドライバＧ_Ｄ２はスイッチング素子Ｐ_Ｄ２のゲート端子に、ゲートドライバＧ_Ｄ３はスイッチング素子Ｐ_Ｄ３のゲート端子に、ゲートドライバＧ_Ｄ４はスイッチング素子Ｐ_Ｄ４のゲート端子に、ゲートドライバＧ_Ｄ５はスイッチング素子Ｐ_Ｄ５のゲート端子に、ゲートドライバＧ_Ｄ６はスイッチング素子Ｐ_Ｄ６のゲート端子に、それぞれ制御部３０１から指令された電流を供給する。

【0086】

スイッチング素子Ｐ_Ｄ１～Ｐ_Ｄ６は、ゲートドライバＧ_Ｄ１～Ｇ_Ｄ６のうち接続されたゲートドライバから供給された電流に応じてスイッチングを行う。スイッチング素子Ｐ_Ｄ１～Ｐ_Ｄ６のスイッチングにより、出力電流が生成される。例えば、スイッチング素子Ｐ_Ｄ１およびＰ_Ｄ２のスイッチングにより出力電流Ｉ_１が生成され、スイッチング素子Ｐ_Ｄ３およびＰ_Ｄ４のスイッチングにより出力電流Ｉ_２が生成され、スイッチング素子Ｐ_Ｄ５およびＰ_Ｄ６のスイッチングにより出力電流Ｉ_３が生成される。生成された出力電流Ｉ_１～Ｉ_３はモータＭに出力され、モータＭを駆動する。

【0087】

以上に本実施形態のインバータ３００を説明した。インバータ３００の変形例は様々に実装、実行可能である。例えば、インバータ３００に備えられる電子回路１００ａ～１００ｄは、第１の実施形態で説明した変形例および配置例を適用可能である。また、本実施形態で説明した抵抗部Ｒ_Ｄ１、Ｒ_Ｄ２、ゲートドライバＧ_Ｄ１およびＧ_Ｄ２、スイッチング素子Ｐ_Ｄ１およびＰ_Ｄ２は、第２の実施形態で説明したものと同様でもよいし、異なってもよい。

【0088】

本実施形態のインバータ３００は、電子回路１００ａを電圧計測装置として動作させ、電子回路１００ｂ～１００ｄを電流計測装置として動作させる。これにより、インバータ３００の入力電圧および出力電流Ｉ_１～Ｉ_３に応じて、出力電流Ｉ_１～Ｉ_３を制御することができる。電子回路１００ａ～１００ｄを用いることにより、インバータ３００の入力電圧、出力電流Ｉ_１～Ｉ_３、基準電位ＧＮＤ１の変動が急峻であっても、電子回路１００ａ～１００ｄの内部回路を電位差による破壊から保護することができる。電子回路１００ａ～１００ｄが高いＣＭＴＩ特性を有する回路となることで、制御部３０１に送られるインバータ３００の入力電圧を示す信号および出力電流Ｉ_１～Ｉ_３を示す信号のノイズが小さくなり、制御部３０１はゲートドライバＧ_Ｄ１～Ｇ_Ｄ６への指令をより正確に行うことができる。

【0089】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規の実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0090】

１０：電子回路
２０：交流電源
３０：負荷
１００、１００’、１００”１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００Ｔ：電子回路
１１０：制御回路
１１１：ロジック回路
１１２：クロック回路
１２０、１２０’、１２０”：電磁界結合部
１３０：変調回路（周波数変換器）
１４０、１４０’、１４０”：電磁界結合部
１５０：復調回路
１５１：周波数変換器
１５２：増幅器
１５３：フィルタ回路
１５４：バッファ回路
１６０ａ、１６０ｂ、１６０ｃ、１６０ｄ、１６０ｅ：ＥＳＤ回路
１７０ａ、１７０ａ’、１７０ａ”、１７０ａ２、１７０ａ２’、１７０ａ２”、１７０ｂ、１７０ｂ’、１７０ｂ”、１７０ｂ２、１７０ｂ２’、１７０ｂ２”、１７０ｃ、１７０ｄ、１７０ｅ、１７０ｆ：保護回路
１８０、１８０’：電子回路
１９０：回路部
２００：電力変換器
２０１：制御部
３００：インバータ
３０１：制御部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】